(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023124334
(43)【公開日】2023-09-06
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/3205 20060101AFI20230830BHJP
H01L 21/60 20060101ALI20230830BHJP
【ＦＩ】
H01L21/88 T
H01L21/60 301P
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022028040
(22)【出願日】2022-02-25
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】桑島 照弘
【テーマコード（参考）】
5F033
5F044
【Ｆターム（参考）】
5F033HH08
5F033HH09
5F033MM05
5F033MM08
5F033MM13
5F033NN17
5F033PP15
5F033RR04
5F033SS11
5F033VV07
5F044EE04
5F044EE06
5F044EE13
(57)【要約】
【課題】無電解めっき膜の上面にノジュールが形成されることを抑制可能な半導体装置を提供する。
【解決手段】半導体装置は、配線と、キャップ膜と、パッシベーション膜と、遮蔽膜と、無電解めっき膜を備える。配線は、ボンディングパッドを有し、かつアルミニウム又はアルミニウム合金により形成されている。キャップ膜は、配線の上面上に配置されている。パッシベーション膜は、配線及びキャップ膜を覆うように配置されている。キャップ膜及びパッシベーション膜には、キャップ膜及びパッシベーション膜を貫通し、かつボンディングパッドの上面を部分的に露出させる開口部が形成されている。開口部から露出しているボンディングパッドの上面は、第１領域と、第２領域とに区分されている。遮蔽膜は、第２領域上に配置されている。無電解めっき膜は、第１領域上及び遮蔽膜上に配置されている。
【選択図】図２
【解決手段】半導体装置は、配線と、キャップ膜と、パッシベーション膜と、遮蔽膜と、無電解めっき膜を備える。配線は、ボンディングパッドを有し、かつアルミニウム又はアルミニウム合金により形成されている。キャップ膜は、配線の上面上に配置されている。パッシベーション膜は、配線及びキャップ膜を覆うように配置されている。キャップ膜及びパッシベーション膜には、キャップ膜及びパッシベーション膜を貫通し、かつボンディングパッドの上面を部分的に露出させる開口部が形成されている。開口部から露出しているボンディングパッドの上面は、第１領域と、第２領域とに区分されている。遮蔽膜は、第２領域上に配置されている。無電解めっき膜は、第１領域上及び遮蔽膜上に配置されている。
【選択図】図２
【特許請求の範囲】
【請求項1】
配線と、
キャップ膜と、
パッシベーション膜と、
遮蔽膜と、
無電解めっき膜を備え、
前記配線は、ボンディングパッドを有し、かつアルミニウム又はアルミニウム合金により形成され、
前記キャップ膜は、前記配線の上面上に配置されており、
前記パッシベーション膜は、前記配線及び前記キャップ膜を覆うように配置され、
前記キャップ膜及び前記パッシベーション膜には、前記キャップ膜及び前記パッシベーション膜を貫通し、かつ前記ボンディングパッドの前記上面を部分的に露出させる開口部が形成され、
前記開口部から露出している前記ボンディングパッドの前記上面は、第１領域と、第２領域とに区分され、
前記遮蔽膜は、前記第１領域上に配置され、
前記無電解めっき膜は、前記第２領域上及び前記遮蔽膜上に配置されている、半導体装置。
キャップ膜と、
パッシベーション膜と、
遮蔽膜と、
無電解めっき膜を備え、
前記配線は、ボンディングパッドを有し、かつアルミニウム又はアルミニウム合金により形成され、
前記キャップ膜は、前記配線の上面上に配置されており、
前記パッシベーション膜は、前記配線及び前記キャップ膜を覆うように配置され、
前記キャップ膜及び前記パッシベーション膜には、前記キャップ膜及び前記パッシベーション膜を貫通し、かつ前記ボンディングパッドの前記上面を部分的に露出させる開口部が形成され、
前記開口部から露出している前記ボンディングパッドの前記上面は、第１領域と、第２領域とに区分され、
前記遮蔽膜は、前記第１領域上に配置され、
前記無電解めっき膜は、前記第２領域上及び前記遮蔽膜上に配置されている、半導体装置。
【請求項2】
前記パッシベーション膜は、第１パッシベーション膜と、前記第１パッシベーション膜上に配置されている第２パッシベーション膜とを有し、
前記遮蔽膜は、前記第２パッシベーション膜と同一材料により形成されている、請求項１に記載の半導体装置。
前記遮蔽膜は、前記第２パッシベーション膜と同一材料により形成されている、請求項１に記載の半導体装置。
【請求項3】
前記遮蔽膜は、第１パッシベーション膜と、前記第１パッシベーション膜上に配置されている第２パッシベーション膜とを有し、
前記遮蔽膜は、前記キャップ膜と同一材料により形成されている第１層と、前記第１層上に配置され、かつ前記第１パッシベーション膜と同一材料により形成されている第２層と、前記第２層上に配置され、かつ前記第２パッシベーション膜と同一材料により形成されている第３層とを有する、請求項１に記載の半導体装置。
前記遮蔽膜は、前記キャップ膜と同一材料により形成されている第１層と、前記第１層上に配置され、かつ前記第１パッシベーション膜と同一材料により形成されている第２層と、前記第２層上に配置され、かつ前記第２パッシベーション膜と同一材料により形成されている第３層とを有する、請求項１に記載の半導体装置。
【請求項4】
前記遮蔽膜は、前記キャップ膜と同一材料により形成されている第１層と、前記第１層上に配置され、かつ前記パッシベーション膜と同一材料により形成されている第２層とを有する、請求項１に記載の半導体装置。
【請求項5】
前記遮蔽膜は、前記キャップ膜と同一材料により形成されている、請求項１に記載の半導体装置。
【請求項6】
前記ボンディングパッドは、複数の部分に分割されている、請求項１に記載の半導体装置。
【請求項7】
前記遮蔽膜の幅をＸ、前記遮蔽膜の厚さをＹ、前記無電解めっき膜の厚さをＺとした際に、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係が満たされている、請求項１に記載の半導体装置。
【請求項8】
前記遮蔽膜の幅をＸ、前記遮蔽膜の厚さをＹ、前記無電解めっき膜の厚さをＺとした際に、Ｙ＜ＺかつＸ＞（Ｚ－Ｙ）×０．５との関係が満たされている、請求項１に記載の半導体装置。
【請求項9】
前記遮蔽膜は、複数の部分に分割され、
前記複数の部分は、平面視において、第１方向に沿って間隔を空けて並んでおり、
前記複数の部分の各々は、平面視において、前記第１方向に直交している第２方向に沿って延びている、請求項１に記載の半導体装置。
前記複数の部分は、平面視において、第１方向に沿って間隔を空けて並んでおり、
前記複数の部分の各々は、平面視において、前記第１方向に直交している第２方向に沿って延びている、請求項１に記載の半導体装置。
【請求項10】
前記第２領域は、複数の領域に分割され、
前記複数の領域の各々は、平面視において、互いに間隔を空けて格子状に並んでいる、請求項１に記載の半導体装置。
前記複数の領域の各々は、平面視において、互いに間隔を空けて格子状に並んでいる、請求項１に記載の半導体装置。
【請求項11】
前記無電解めっき膜に接合されているボンディングワイヤをさらに備え、
前記遮蔽膜は、平面視において円環状になっている円環部を有し、
前記円環部は、平面視において、前記無電解めっき膜に接合されている前記ボンディングワイヤの周縁部よりも内側にあり、かつ前記周縁部との間の距離が前記ボンディングパッドの幅の０．２倍以下になっている、請求項１に記載の半導体装置。
前記遮蔽膜は、平面視において円環状になっている円環部を有し、
前記円環部は、平面視において、前記無電解めっき膜に接合されている前記ボンディングワイヤの周縁部よりも内側にあり、かつ前記周縁部との間の距離が前記ボンディングパッドの幅の０．２倍以下になっている、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
例えば特開２０１２－１４６７２０号公報（特許文献１）には、半導体装置が記載されている。特許文献１に記載の半導体装置は、配線と、キャップ膜と、パッシベーション膜と、無電解めっき膜とを有している。
【0003】
配線は、アルミニウムにより形成されている。配線は、ボンディングパッドを有している。配線の上面上には、キャップ膜が配置されている。パッシベーション膜は、配線を覆うように配置されている。キャップ膜及びパッシベーション膜には、ボンディングパッドの上面を部分的に露出させる開口部が形成されている。無電解めっき膜は、キャップ膜及びパッシベーション膜の開口部から露出しているボンディングパッドの上面上に配置されている。無電解めっき膜には、ボンディングワイヤが接合されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１２－１４６７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ボンディングパッドの上面には、ヒロックが形成されていることがある。ヒロックが存在しているボンディングパッドの上面上に無電解めっき膜が形成されると、当該ヒロックの上方にある無電解めっき膜の上面に、ノジュール（隆起部）が形成されることがある。無電解めっき膜の上面にノジュールが形成されると、ボンディングパッドとの接合強度が低下してしまう。
【0006】
その他の課題及び新規な特徴は、本明細書の記載及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0007】
本開示の半導体装置は、配線と、キャップ膜と、パッシベーション膜と、遮蔽膜と、無電解めっき膜を備える。配線は、ボンディングパッドを有し、かつアルミニウム又はアルミニウム合金により形成されている。キャップ膜は、配線の上面上に配置されている。パッシベーション膜は、配線及びキャップ膜を覆うように配置されている。キャップ膜及びパッシベーション膜には、キャップ膜及びパッシベーション膜を貫通し、かつボンディングパッドの上面を部分的に露出させる開口部が形成されている。開口部から露出しているボンディングパッドの上面は、第１領域と、第２領域とに区分されている。遮蔽膜は、第１領域上に配置されている。無電解めっき膜は、第２領域上及び遮蔽膜上に配置されている。
【発明の効果】
【0008】
本開示の半導体装置によると、無電解めっき膜の上面にノジュールが形成されることを抑制可能である。
【図面の簡単な説明】
【0009】
【図1】半導体装置ＤＥＶ１の断面図である。
【図2】ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ１の断面図である。
【図3】半導体装置ＤＥＶ１の製造方法を示す工程図である。
【図4】配線形成工程Ｓ１を説明する断面図である。
【図5】第１パッシベーション膜形成工程Ｓ２を説明する断面図である。
【図6】第１エッチング工程Ｓ３を説明する断面図である。
【図7】第２パッシベーション膜形成工程Ｓ４を説明する断面図である。
【図8】第２エッチング工程Ｓ５を説明する断面図である。
【図9】ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ２の断面図である。
【図10】ボンディングパッドＢＰ近傍の変形例に係る半導体装置ＤＥＶ１の断面図である。
【図11A】遮蔽膜ＳＦの第１レイアウト例である。
【図11B】遮蔽膜ＳＦの第２レイアウト例である。
【図11C】遮蔽膜ＳＦの第３レイアウト例である。
【図12】ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ３の断面図である。
【図13】半導体装置ＤＥＶ３の製造方法を示す工程図である。
【図14】第３エッチング工程Ｓ７を説明する断面図である。
【図15】ボンディングパッドＢＰ近傍の変形例１に係る半導体装置ＤＥＶ３の断面図である。
【図16】ボンディングパッドＢＰ近傍の変形例２に係る半導体装置ＤＥＶ３の断面図である。
【図17】ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ４の断面図である。
【図18】半導体装置ＤＥＶ４の製造方法を示す工程図である。
【図19】第４エッチング工程Ｓ８を説明する断面図である。
【図20】第５エッチング工程Ｓ９を説明する断面図である。
【図21】ボンディングパッドＢＰ近傍の変形例に係る半導体装置ＤＥＶ４の断面図である。
【図22】ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ５の断面図である。
【発明を実施するための形態】
【0010】
本開示の実施形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。
【0011】
（第１実施形態）
第１実施形態に係る半導体装置を説明する。第１実施形態に係る半導体装置を、半導体装置ＤＥＶ１とする。
第１実施形態に係る半導体装置を説明する。第１実施形態に係る半導体装置を、半導体装置ＤＥＶ１とする。
【0012】
＜半導体装置ＤＥＶ１の概略構成＞
以下に、半導体装置ＤＥＶ１の概略構成を説明する。
以下に、半導体装置ＤＥＶ１の概略構成を説明する。
【0013】
図１は、半導体装置ＤＥＶ１の断面図である。図１に示されるように、半導体装置ＤＥＶ１は、半導体基板ＳＵＢと、ゲート絶縁膜ＧＩと、ゲートＧと、サイドウォールスペーサＳＷＳと、素子分離膜ＳＴＩとを有している。半導体装置ＤＥＶ１は、層間絶縁膜ＩＬＤ１と、コンタクトプラグＣＰと、層間絶縁膜ＩＬＤ２と、配線ＷＬ１と、複数の層間絶縁膜ＩＬＤ３と、複数の配線ＷＬ２と、ビアプラグＶＰ１と、層間絶縁膜ＩＬＤ４と、ビアプラグＶＰ２と、配線ＷＬ３と、バリアメタルＢＭと、キャップ膜ＣＡＰと、パッシベーション膜ＰＶと、無電解めっき膜ＯＰＭとをさらに有している。
【0014】
半導体基板ＳＵＢは、例えば単結晶シリコン（Ｓｉ）により形成されている。半導体基板ＳＵＢは、ソース領域ＳＲと、ドレイン領域ＤＲと、ウェル領域ＷＲとを有している。ソース領域ＳＲ及びドレイン領域ＤＲは、半導体基板ＳＵＢの上面に配置されている。ソース領域ＳＲ及びドレイン領域ＤＲは、互いに離間している。ソース領域ＳＲ及びドレイン領域ＤＲの導電型は、第１導電型である。第１導電型は、例えばｎ型である。
【0015】
ソース領域ＳＲは、第１部分ＳＲ１と、第２部分ＳＲ２を有している。ドレイン領域ＤＲは、第１部分ＤＲ１と、第２部分ＤＲ２とを有している。第１部分ＳＲ１は、第２部分ＳＲ２よりもドレイン領域ＤＲ側にある。第１部分ＤＲ１は、第２部分ＤＲ２よりもソース領域ＳＲ側にある。第１部分ＳＲ１におけるドーパント濃度は、第２部分ＳＲ２におけるドーパント濃度よりも低い。第１部分ＤＲ１におけるドーパント濃度は、第２部分ＤＲ２におけるドーパント濃度よりも低い。すなわち、ソース領域ＳＲ及びドレイン領域ＤＲは、ＬＤＤ（Lightly Doped Diffusion）構造になっている。
【0016】
ウェル領域ＷＲは、ソース領域ＳＲ及びドレイン領域ＤＲを取り囲むように、半導体基板ＳＵＢの上面に配置されている。ウェル領域ＷＲの導電型は、第２導電型である。第２導電型は、第１導電型の反対の導電型である。第１導電型が例えばｎ型である場合、第２導電型はｐ型である。半導体基板ＳＵＢの上面にあり、かつソース領域ＳＲとドレイン領域ＤＲとの間にあるウェル領域ＷＲの部分を、チャネル領域ということがある。
【0017】
ゲート絶縁膜ＧＩは、ソース領域ＳＲとドレイン領域ＤＲとの間にある半導体基板ＳＵＢの上面上に配置されている。ゲート絶縁膜ＧＩは、例えばシリコン酸化物（ＳｉＯ２）により形成されている。すなわち、ゲート絶縁膜ＧＩは、チャネル領域上に配置されている。ゲートＧは、ゲート絶縁膜ＧＩ上に配置されている。すなわち、ゲートＧは、ゲート絶縁膜ＧＩにより絶縁されながらチャネル領域と対向配置されている。ゲートＧは、ドーパントを含む多結晶のシリコンにより形成されている。ソース領域ＳＲ、ドレイン領域ＤＲ、ウェル領域ＷＲ、ゲート絶縁膜ＧＩ及びゲートＧは、トランジスタを構成している。
【0018】
サイドウォールスペーサＳＷＳは、ゲートＧの側面に接するように、第１部分ＳＲ１上及び第１部分ＤＲ１上に配置されている。
【0019】
半導体基板ＳＵＢの上面には、溝ＴＲ１が形成されている。溝ＴＲ１において、半導体基板ＳＵＢの上面は、半導体基板ＳＵＢの裏面側に窪んでいる。溝ＴＲ１は、平面視において（半導体基板ＳＵＢの上面の法線方向に沿って半導体基板ＳＵＢの上面側から見た際に）、ウェル領域ＷＲを取り囲んでいる。溝ＴＲ１の内部には、素子分離膜ＳＴＩが埋め込まれている。素子分離膜ＳＴＩは、例えばシリコン酸化物により形成されている。これにより、隣り合っている２つのトランジスタは、互いに絶縁分離されている。
【0020】
層間絶縁膜ＩＬＤ１は、ゲートＧ、サイドウォールスペーサＳＷＳ及び素子分離膜ＳＴＩを覆うように、半導体基板ＳＵＢの上面上に配置されている。層間絶縁膜ＩＬＤ１は、例えばシリコン酸化物により形成されている。層間絶縁膜ＩＬＤ１には、コンタクトホールＣＨが形成されている。コンタクトホールＣＨは、層間絶縁膜ＩＬＤ１を厚さ方向に沿って貫通している。コンタクトホールＣＨからは、ソース領域ＳＲ（第２部分ＳＲ２）及びドレイン領域ＤＲ（第２部分ＤＲ２）が露出している。図示されていないが、コンタクトホールＣＨからは、ゲートＧが露出している。
【0021】
コンタクトプラグＣＰは、コンタクトホールＣＨの内部に埋め込まれている。コンタクトプラグＣＰの下端は、ソース領域ＳＲ（第２部分ＳＲ２）、ドレイン領域ＤＲ（第２部分ＤＲ２）又はゲートＧに電気的に接続されている。コンタクトプラグＣＰは、例えばタングステン（Ｗ）により形成されている。
【0022】
層間絶縁膜ＩＬＤ２は、層間絶縁膜ＩＬＤ１上に配置されている。層間絶縁膜ＩＬＤ２は、例えばシリコン酸化物により形成されている。層間絶縁膜ＩＬＤ２には、溝ＴＲ２が形成されている。溝ＴＲ２は、層間絶縁膜ＩＬＤ２を厚さ方向に沿って貫通している。溝ＴＲ２の内部には、配線ＷＬ１が埋め込まれている。配線ＷＬ１は、コンタクトプラグＣＰの上端に電気的に接続されている。配線ＷＬ１は、例えば銅（Ｃｕ）又は銅合金により形成されている。
【0023】
複数の層間絶縁膜ＩＬＤ３は、層間絶縁膜ＩＬＤ２上に積層配置されている。層間絶縁膜ＩＬＤ３は、シリコン酸化物により形成されている。層間絶縁膜ＩＬＤ３には、溝ＴＲ３と、ビアホールＶＨ１とが形成されている。溝ＴＲ３は、層間絶縁膜ＩＬＤ３の上面に形成されている。層間絶縁膜ＩＬＤ３の上面は、溝ＴＲ３において、層間絶縁膜ＩＬＤ３の裏面側に窪んでいる。ビアホールＶＨ１は、層間絶縁膜ＩＬＤ３を厚さ方向に沿って貫通している。ビアホールＶＨ１の上端は溝ＴＲ３の底面において開口しており、ビアホールＶＨ１の下端は層間絶縁膜ＩＬＤ３の裏面において開口している。
【0024】
溝ＴＲ３の内部及びビアホールＶＨ１の内部には、それぞれ配線ＷＬ２及びビアプラグＶＰ１が埋め込まれている。配線ＷＬ２及びビアプラグＶＰ１は、一体形成されている。配線ＷＬ２及びビアプラグＶＰ１は、例えば銅又は銅合金により形成されている。ビアプラグＶＰ１は、配線ＷＬ２とその下層にある配線とを電気的に接続している。
【0025】
層間絶縁膜ＩＬＤ４は、最上層の層間絶縁膜ＩＬＤ３上に配置されている。層間絶縁膜ＩＬＤ４は、例えばシリコン酸化物により形成されている。層間絶縁膜ＩＬＤ４には、ビアホールＶＨ２が形成されている。ビアホールＶＨ２は、層間絶縁膜ＩＬＤ４を厚さ方向に沿って貫通している。ビアホールＶＨ２の内部には、ビアプラグＶＰ２が埋め込まれている。ビアプラグＶＰ２は、例えば銅又は銅合金により形成されている。ビアプラグＶＰ２の下端は、最上層の配線ＷＬ２に電気的に接続されている。
【0026】
配線ＷＬ３は、層間絶縁膜ＩＬＤ４上に配置されている。配線ＷＬ３は、アルミニウム（Ａｌ）により形成されている。配線ＷＬ３は、アルミニウム合金により形成されていてもよい。配線ＷＬ３は、ビアプラグＶＰ２の上端に電気的に接続されている。配線ＷＬ３は、ボンディングパッドＢＰを有している。バリアメタルＢＭは、配線ＷＬ３と層間絶縁膜ＩＬＤ４との間に配置されている。キャップ膜ＣＡＰは、配線ＷＬ３の上面上に配置されている。バリアメタルＢＭ及びキャップ膜ＣＡＰは、例えば窒化チタン（ＴｉＮ）により形成されている。
【0027】
パッシベーション膜ＰＶは、配線ＷＬ３及びキャップ膜ＣＡＰを覆うように、層間絶縁膜ＩＬＤ４上に配置されている。パッシベーション膜ＰＶ及びキャップ膜ＣＡＰには、開口部ＯＰが形成されている。開口部ＯＰは、パッシベーション膜ＰＶ及びキャップ膜ＣＡＰを厚さ方向に沿って貫通している。開口部ＯＰからは、配線ＷＬ３の上面が露出している。無電解めっき膜ＯＰＭは、開口部ＯＰから露出している配線ＷＬ３の上面上に配置されている。無電解めっき膜ＯＰＭは、開口部ＯＰの周囲にあるパッシベーション膜ＰＶ上にも配置されている。無電解めっき膜ＯＰＭは、無電解めっきにより形成されている膜である。図１には示されていないが、無電解めっき膜ＯＰＭの上面には、ボンディングワイヤＢＷが接合される。
【0028】
＜半導体装置ＤＥＶ１の詳細構成＞
図２は、ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ１の断面図である。図２に示されるように、パッシベーション膜ＰＶは、第１パッシベーション膜ＰＶ１と、第２パッシベーション膜ＰＶ２とを有している。第１パッシベーション膜ＰＶ１は、配線ＷＬ３及びキャップ膜ＣＡＰを覆うように層間絶縁膜ＩＬＤ４上に配置されている。第２パッシベーション膜ＰＶ２は、第２パッシベーション膜ＰＶ２は、第１パッシベーション膜ＰＶ１上に配置されている。第２パッシベーション膜ＰＶ２は、開口部ＯＰの内壁面上にも配置されている。
図２は、ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ１の断面図である。図２に示されるように、パッシベーション膜ＰＶは、第１パッシベーション膜ＰＶ１と、第２パッシベーション膜ＰＶ２とを有している。第１パッシベーション膜ＰＶ１は、配線ＷＬ３及びキャップ膜ＣＡＰを覆うように層間絶縁膜ＩＬＤ４上に配置されている。第２パッシベーション膜ＰＶ２は、第２パッシベーション膜ＰＶ２は、第１パッシベーション膜ＰＶ１上に配置されている。第２パッシベーション膜ＰＶ２は、開口部ＯＰの内壁面上にも配置されている。
【0029】
第２パッシベーション膜ＰＶ２は、第１パッシベーション膜ＰＶ１と異なる材料により形成されている。第１パッシベーション膜ＰＶ１は例えばシリコン酸化物により形成されており、第２パッシベーション膜ＰＶ２は例えばシリコン窒化物（ＳｉＮ）により形成されている。
【0030】
開口部ＯＰから露出している配線ＷＬ３の上面は、第１領域Ｒ１と、第２領域Ｒ２とを有している。第１領域Ｒ１上には、遮蔽膜ＳＦが配置されている。遮蔽膜ＳＦは、第２パッシベーション膜ＰＶ２と同一材料により形成されている。遮蔽膜ＳＦは、第２領域Ｒ２上には配置されていない。このことを別の観点から言えば、遮蔽膜ＳＦの間からは、配線ＷＬ３の上面が露出している。
【0031】
無電解めっき層ＯＰＭは、例えば、ニッケル層ＯＰＭ１と、パラジウム層ＯＰＭ２と、金層ＯＰＭ３とを有している。ニッケル層ＯＰＭ１は、無電解めっきにより形成されているニッケル（Ｎｉ）の層である。パラジウム層ＯＰＭ２は、無電解めっきにより形成されているパラジウム（Ｐｄ）の層である。金層ＯＰＭ３は、無電解めっきにより形成されている金（Ａｕ）の層である。ニッケル層ＯＰＭ１は、遮蔽膜ＳＦ上及び第２領域Ｒ２上に配置されている。パラジウム層ＯＰＭ２は、ニッケル層ＯＰＭ１上に配置されている。金層ＯＰＭ３は、パラジウム層ＯＰＭ２上に配置されている。但し、無電解めっき層ＯＰＭの層構成は、これに限られるものではない。
【0032】
遮蔽膜ＳＦの厚さの幅を、Ｘとする。遮蔽膜ＳＦの厚さを、Ｙとする。無電解めっき膜ＯＰＭの厚さを、Ｚとする。Ｘ、Ｙ及びＺは、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係を満たしていることが好ましい。無電解めっき膜ＯＰＭは、先ずは、第２領域Ｒ２上に成長する。無電解めっき膜ＯＰＭがある程度成長すると、無電解めっき膜ＯＰＭは、遮蔽膜ＳＦ上においても成長する。その結果、上記の関係が満たされている場合、複数の第２領域Ｒ２の各々から成長した無電解めっき膜ＯＰＭが遮蔽膜ＳＦ上において接触し、一体化されることになる。
【0033】
＜半導体装置ＤＥＶ１の製造方法＞
以下に、半導体装置ＤＥＶ１の製造方法を説明する。
以下に、半導体装置ＤＥＶ１の製造方法を説明する。
【0034】
図３は、半導体装置ＤＥＶ１の製造方法を示す工程図である。図３に示されるように、半導体装置ＤＥＶ１の製造方法は、配線形成工程Ｓ１と、第１パッシベーション膜形成工程Ｓ２と、第１エッチング工程Ｓ３と、第２パッシベーション膜形成工程Ｓ４と、第２エッチング工程Ｓ５と、無電解めっき工程Ｓ６とを有している。
【0035】
図示されていないが、配線形成工程Ｓ１が行われる前に、配線ＷＬ３よりも下層にある半導体装置ＤＥＶ１の構造を形成するための工程が行われる。これらの工程は、従来公知の方法により行われればよいため、ここでは説明を省略する。
【0036】
図４は、配線形成工程Ｓ１を説明する断面図である。図４に示されるように、配線形成工程Ｓ１では、バリアメタルＢＭ、配線ＷＬ３及びキャップ膜ＣＡＰが形成される。配線形成工程Ｓ１では、第１に、バリアメタルＢＭ、配線ＷＬ３及びキャップ膜ＣＡＰの構成材料が層間絶縁膜ＩＬＤ４上に順次成膜される。バリアメタルＢＭ、配線ＷＬ３及びキャップ膜ＣＡＰの構成材料の成膜は、例えば、スパッタリングにより行われる。第２に、成膜されたバリアメタルＢＭ、配線ＷＬ３及びキャップ膜ＣＡＰの構成材料がパターンニングされる。このパターンニングは、フォトリソグラフィを用いてパターンニングされたフォトレジストをマスクとするエッチングにより行われる。
【0037】
図５は、第１パッシベーション膜形成工程Ｓ２を説明する断面図である。図５に示されるように、第１パッシベーション膜形成工程Ｓ２では、キャップ膜ＣＡＰ及び配線ＷＬ３を覆うように第１パッシベーション膜ＰＶ１が形成される。第１パッシベーション膜ＰＶ１の形成は、例えば、ＣＶＤ（Chemical Vapor Deposition）により行われる。
【0038】
図６は、第１エッチング工程Ｓ３を説明する断面図である。図６に示されるように、第１エッチング工程Ｓ３では、第１パッシベーション膜ＰＶ１及びキャップ膜ＣＡＰに、開口部ＯＰが形成される。開口部ＯＰの形成は、フォトリソグラフィを用いてパターンニングされたフォトレジストをマスクとするエッチングにより行われる。
【0039】
図７は、第２パッシベーション膜形成工程Ｓ４を説明する断面図である。図７に示されるように、第２パッシベーション膜形成工程Ｓ４では、第１パッシベーション膜ＰＶ１上に第２パッシベーション膜ＰＶ２が形成される。この際、第１パッシベーション膜ＰＶ１は、開口部ＯＰの内壁面上及び開口部ＯＰから露出している配線ＷＬ３の上面上にも形成される。第２パッシベーション膜ＰＶ２の形成は、例えば、ＣＶＤにより行われる。
【0040】
図８は、第２エッチング工程Ｓ５を説明する断面図である。図８に示されるように、第２エッチング工程Ｓ５では、開口部ＯＰから露出している配線ＷＬ３の上面上に配置されている第２パッシベーション膜ＰＶ２がパターンニングされる。このパターンニングは、フォトリソグラフィを用いてパターンニングされたフォトレジストをマスクとするエッチングにより行われる。開口部ＯＰから露出している配線ＷＬ３の上面上に配置されている第２パッシベーション膜ＰＶ２は、パターンニングされることにより遮蔽膜ＳＦとなる。
【0041】
無電解めっき工程Ｓ６では、ニッケルの無電解めっき、パラジウムの無電解めっき及び金の無電解めっきが順次行われることにより、遮蔽膜ＳＦ上、第２領域Ｒ２上及び開口部ＯＰの周囲にあるパッシベーション膜ＰＶ上に、無電解めっき膜ＯＰＭが形成される。以上により、図１及び図２に示される構造の半導体装置ＤＥＶ１が形成される。
【0042】
＜半導体装置ＤＥＶ１の効果＞
以下に、半導体装置ＤＥＶ１の効果を比較例と対比しながら説明する。比較例に係る半導体装置を、半導体装置ＤＥＶ２とする。
以下に、半導体装置ＤＥＶ１の効果を比較例と対比しながら説明する。比較例に係る半導体装置を、半導体装置ＤＥＶ２とする。
【0043】
図９は、ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ２の断面図である。図９に示されるように、半導体装置ＤＥＶ２では、開口部ＯＰから露出しているボンディングパッドＢＰの上面上に、遮蔽膜ＳＦが配置されていない。その他の点に関して、半導体装置ＤＥＶ２の構成は、半導体装置ＤＥＶ１の構成と共通している。
【0044】
配線ＷＬ３はアルミニウム又はアルミニウム合金により形成されているため、ボンディングパッドＢＰの上面が露出された状態で熱が加わることにより、ボンディングパッドＢＰの上面にヒロックが形成されてしまうことがある。ヒロックが形成された状態でボンディングパッドＢＰの上面上に無電解めっき膜ＯＰＭが形成されると、無電解めっき膜ＯＰＭの上面にノジュールが形成されてしまう。このようなノジュールは、ボンディングワイヤＢＷとの接合強度を低下させる原因となる。半導体装置ＤＥＶ２では、開口部ＯＰから露出しているボンディングパッドＢＰの上面の面積が大きいためにヒロックが発生しやすく、ひいてはボンディングワイヤＢＷとの接合強度が低下しやすい。
【0045】
他方で、半導体装置ＤＥＶ１では、開口部ＯＰから露出しているボンディングパッドＢＰの上面が第１領域Ｒ１と第２領域Ｒ２とに区分されており、第１領域Ｒ１上に遮蔽膜ＳＦが配置されている。そのため、半導体装置ＤＥＶ１では、第１領域Ｒ１においてヒロックが発生しがたく、無電解めっき膜ＯＰＭの上面にノジュールが形成されがたい。このように、半導体装置ＤＥＶ１では、無電解めっき膜ＯＰＭの上面におけるノジュールが抑制される結果、ボンディングワイヤＢＷとの接合強度を確保することが可能となる。
【0046】
＜変形例＞
図１０は、ボンディングパッドＢＰ近傍の変形例に係る半導体装置ＤＥＶ１の断面図である。図１０に示されるように、半導体装置ＤＥＶ１では、Ｙ＜ＺかつＸ＞（Ｚ－Ｙ）×０．５との関係が満たされていてもよい。すなわち、半導体装置ＤＥＶ１では、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されていなくてもよい。なお、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係が満たされている場合（すなわち、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されている場合）、ボンディングワイヤＢＷとの接合面積が増加するため、ボンディングワイヤＢＷとの接合強度が改善されることになる。
図１０は、ボンディングパッドＢＰ近傍の変形例に係る半導体装置ＤＥＶ１の断面図である。図１０に示されるように、半導体装置ＤＥＶ１では、Ｙ＜ＺかつＸ＞（Ｚ－Ｙ）×０．５との関係が満たされていてもよい。すなわち、半導体装置ＤＥＶ１では、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されていなくてもよい。なお、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係が満たされている場合（すなわち、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されている場合）、ボンディングワイヤＢＷとの接合面積が増加するため、ボンディングワイヤＢＷとの接合強度が改善されることになる。
【0047】
＜遮蔽膜ＳＦのレイアウト例＞
図１１Ａは、遮蔽膜ＳＦの第１レイアウト例である。図１１Ａに示されるように、遮蔽膜ＳＦは、複数の部分に分割されていてもよい。遮蔽膜ＳＦの複数の部分は、第１方向Ｄ１に沿って並んでいる。遮蔽膜ＳＦの複数の部分の各々は、平面視において、第２方向Ｄ２に沿って延びている。第２方向Ｄ２は、第１方向Ｄ１に直交している方向である。このことを別の観点から言えば、第２領域Ｒ２は複数の帯状領域に区分されており、この複数の帯状領域は、第１方向Ｄ１に沿って並んでいる。
図１１Ａは、遮蔽膜ＳＦの第１レイアウト例である。図１１Ａに示されるように、遮蔽膜ＳＦは、複数の部分に分割されていてもよい。遮蔽膜ＳＦの複数の部分は、第１方向Ｄ１に沿って並んでいる。遮蔽膜ＳＦの複数の部分の各々は、平面視において、第２方向Ｄ２に沿って延びている。第２方向Ｄ２は、第１方向Ｄ１に直交している方向である。このことを別の観点から言えば、第２領域Ｒ２は複数の帯状領域に区分されており、この複数の帯状領域は、第１方向Ｄ１に沿って並んでいる。
【0048】
図１１Ｂは、遮蔽膜ＳＦの第２レイアウト例である。図１１Ｂに示されるように、第２領域Ｒ２は、複数の領域に分割されていてもよい。第２領域Ｒ２の複数の領域の各々は、平面視において、格子状に配列されていてもよい。
【0049】
図１１Ｃは、遮蔽膜ＳＦの第３レイアウト例である。なお、図１１Ｃ中では、無電解めっき膜ＯＰＭに接合されているボンディングワイヤＢＷの周縁部の位置が、点線により示されている。図１１Ｃに示されるように、遮蔽膜ＳＦは、平面視において円環状になっている部分（円環部ＳＦａ）を有していてもよい。円環部ＳＦａは、平面視において、無電解めっき膜ＯＰＭに接合されているボンディングワイヤＢＷの周縁部の位置よりも内側にある。
【0050】
平面視におけるボンディングパッドＢＰの幅を、幅Ｗとする。幅Ｗは、平面視におけるボンディングパッドＢＰの幅である。平面視においてボンディングパッドＢＰに長手方向がある場合、幅Ｗは、当該長手方向において測定される。円環部ＳＦａと無電解めっき膜ＯＰＭに接合されているボンディングワイヤＢＷの周縁部の位置との間の距離を、距離ＤＩＳとする。距離ＤＩＳを幅Ｗで除した値は、好ましくは、０．２以下である。
【0051】
無電解めっき膜ＯＰＭの上面にあるノジュールが無電解めっき膜ＯＰＭに接合されているボンディングワイヤＢＷの周縁部の近傍にあると、ボンディングワイヤＢＷの剥離が特に生じやすい。円環部ＳＦａの上方にある無電解めっき膜ＯＰＭの上面には、ノジュールが形成されにくい。そのため、距離ＤＩＳを幅Ｗで除した値が０．２以下である場合、ボンディングワイヤＢＷの剥離をさらに抑制することが可能である。
【0052】
（第２実施形態）
第２実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置ＤＥＶ３とする。ここでは、半導体装置ＤＥＶ１と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第２実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置ＤＥＶ３とする。ここでは、半導体装置ＤＥＶ１と異なる点を主に説明し、重複する説明は繰り返さないものとする。
【0053】
＜半導体装置ＤＥＶ３の構成＞
以下に、半導体装置ＤＥＶ３の構成を説明する。
以下に、半導体装置ＤＥＶ３の構成を説明する。
【0054】
図１２は、ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ３の断面図である。図１２に示されるように、半導体装置ＤＥＶ３では、遮蔽膜ＳＦが、第１層ＳＦ１と、第２層ＳＦ２と、第３層ＳＦ３とを有している。第１層ＳＦ１は、第１領域Ｒ１上に配置されている。第１層ＳＦ１は、キャップ膜ＣＡＰと同一材料により形成されている。第２層ＳＦ２は、第１層ＳＦ１上に配置されている。第２層ＳＦ２は、第１パッシベーション膜ＰＶ１と同一材料により形成されている。第３層ＳＦ３は、第２層ＳＦ２上に配置されている。第３層ＳＦ３は、第２パッシベーション膜ＰＶ２と同一材料により形成されている。
【0055】
その他の点に関して、半導体装置ＤＥＶ３の構成は、半導体装置ＤＥＶ１の構成と共通している。なお、半導体装置ＤＥＶ３でも、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係が満たされており、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されている。
【0056】
＜半導体装置ＤＥＶ３の製造方法＞
以下に、半導体装置ＤＥＶ３の製造方法を説明する。
以下に、半導体装置ＤＥＶ３の製造方法を説明する。
【0057】
図１３は、半導体装置ＤＥＶ３の製造方法を示す工程図である。図１３に示されるように、半導体装置ＤＥＶ３の製造方法は、配線形成工程Ｓ１と、第１パッシベーション膜形成工程Ｓ２と、第２パッシベーション膜形成工程Ｓ４と、無電解めっき工程Ｓ６とを有している。半導体装置ＤＥＶ３の製造方法は、第１エッチング工程Ｓ３及び第２エッチング工程Ｓ５に代えて、第３エッチング工程Ｓ７を有している。半導体装置ＤＥＶ３の製造方法では、第２パッシベーション膜形成工程Ｓ４が第１パッシベーション膜形成工程Ｓ２の後に行われ、第３エッチング工程Ｓ７が第２パッシベーション膜形成工程Ｓ４の後に行われ、無電解めっき工程Ｓ６が第３エッチング工程Ｓ７の後に行われる。
【0058】
図１４は、第３エッチング工程Ｓ７を説明する断面図である。第３エッチング工程Ｓ７では、図１４に示されるように、第１パッシベーション膜ＰＶ１、第２パッシベーション膜ＰＶ２及びキャップ膜ＣＡＰのパターンニングが、一括して行われる。このパターンニングは、フォトリソグラフィを用いてパターンニングされたフォトレジストをマスクとするエッチングにより行われる。これにより、開口部ＯＰ及び遮蔽膜ＳＦが、一括して形成されることになる。その他の点に関して、半導体装置ＤＥＶ３の製造方法は、半導体装置ＤＥＶ１の製造方法と同一である。
【0059】
＜半導体装置ＤＥＶ３の効果＞
以下に、半導体装置ＤＥＶ３の効果を説明する。
以下に、半導体装置ＤＥＶ３の効果を説明する。
【0060】
半導体装置ＤＥＶ１の製造工程では、開口部ＯＰ及び遮蔽膜ＳＦを形成するために、２回のエッチング工程（第１エッチング工程Ｓ３及び第２エッチング工程Ｓ５）が必要となる。他方で、半導体装置ＤＥＶ３の製造工程では、開口部ＯＰ及び遮蔽膜ＳＦを形成するために、１回のエッチング工程（第３エッチング工程Ｓ７）が行われればよい。このように、半導体装置ＤＥＶ３によると、製造工程を簡略化することが可能となる。
【0061】
＜変形例１＞
図１５は、ボンディングパッドＢＰ近傍の変形例１に係る半導体装置ＤＥＶ３の断面図である。図１５に示されるように、半導体装置ＤＥＶ３では、Ｙ＜ＺかつＸ＞（Ｚ－Ｙ）×０．５との関係が満たされていてもよい。すなわち、半導体装置ＤＥＶ３では、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されていなくてもよい。
図１５は、ボンディングパッドＢＰ近傍の変形例１に係る半導体装置ＤＥＶ３の断面図である。図１５に示されるように、半導体装置ＤＥＶ３では、Ｙ＜ＺかつＸ＞（Ｚ－Ｙ）×０．５との関係が満たされていてもよい。すなわち、半導体装置ＤＥＶ３では、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されていなくてもよい。
【0062】
＜変形例２＞
図１６は、ボンディングパッドＢＰ近傍の変形例２に係る半導体装置ＤＥＶ３の断面図である。図１６に示されるように、半導体装置ＤＥＶ３では、パッシベーション膜ＰＶが第１パッシベーション膜ＰＶ１及び第２パッシベーション膜ＰＶ２を有していなくてもよい。すなわち、半導体装置ＤＥＶ３では、パッシベーション膜ＰＶが、デュアルパッシベーション構造ではなく、１層構造になっていてもよい。その結果、半導体装置ＤＥＶ３では、遮蔽膜ＳＦが第１層ＳＦ１及び第２層ＳＦ２により構成されており、第２層ＳＦ２がパッシベーション膜ＰＶと同一材料により形成されていてもよい。
図１６は、ボンディングパッドＢＰ近傍の変形例２に係る半導体装置ＤＥＶ３の断面図である。図１６に示されるように、半導体装置ＤＥＶ３では、パッシベーション膜ＰＶが第１パッシベーション膜ＰＶ１及び第２パッシベーション膜ＰＶ２を有していなくてもよい。すなわち、半導体装置ＤＥＶ３では、パッシベーション膜ＰＶが、デュアルパッシベーション構造ではなく、１層構造になっていてもよい。その結果、半導体装置ＤＥＶ３では、遮蔽膜ＳＦが第１層ＳＦ１及び第２層ＳＦ２により構成されており、第２層ＳＦ２がパッシベーション膜ＰＶと同一材料により形成されていてもよい。
【0063】
（第３実施形態）
第３実施形態に係る半導体装置を説明する。第３実施形態に係る半導体装置を、半導体装置ＤＥＶ４とする。ここでは、半導体装置ＤＥＶ１と異なる点を説明し、重複する説明は繰り返さないものとする。
第３実施形態に係る半導体装置を説明する。第３実施形態に係る半導体装置を、半導体装置ＤＥＶ４とする。ここでは、半導体装置ＤＥＶ１と異なる点を説明し、重複する説明は繰り返さないものとする。
【0064】
＜半導体装置ＤＥＶ４の構成＞
以下に、半導体装置ＤＥＶ４の構成を説明する。
以下に、半導体装置ＤＥＶ４の構成を説明する。
【0065】
【0066】
その他の点に関して、半導体装置ＤＥＶ４の構成は、半導体装置ＤＥＶ１の構成と共通している。なお、半導体装置ＤＥＶ４でも、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係が満たされており、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されている。
【0067】
＜半導体装置ＤＥＶ４の製造方法＞
図１８は、半導体装置ＤＥＶ４の製造方法を示す工程図である。図１８に示されるように、半導体装置ＤＥＶ４の製造方法は、配線形成工程Ｓ１と、第１パッシベーション膜形成工程Ｓ２と、第２パッシベーション膜形成工程Ｓ４と、無電解めっき工程Ｓ６とを有している。半導体装置ＤＥＶ４の製造方法は、第１エッチング工程Ｓ３及び第２エッチング工程Ｓ５に代えて、第４エッチング工程Ｓ８及び第５エッチング工程Ｓ９を有している。
図１８は、半導体装置ＤＥＶ４の製造方法を示す工程図である。図１８に示されるように、半導体装置ＤＥＶ４の製造方法は、配線形成工程Ｓ１と、第１パッシベーション膜形成工程Ｓ２と、第２パッシベーション膜形成工程Ｓ４と、無電解めっき工程Ｓ６とを有している。半導体装置ＤＥＶ４の製造方法は、第１エッチング工程Ｓ３及び第２エッチング工程Ｓ５に代えて、第４エッチング工程Ｓ８及び第５エッチング工程Ｓ９を有している。
【0068】
半導体装置ＤＥＶ４の製造方法では、第２パッシベーション膜形成工程Ｓ４が第１パッシベーション膜形成工程Ｓ２の後に行われ、第４エッチング工程Ｓ８が第２パッシベーション膜形成工程Ｓ４の後に行われる。半導体装置ＤＥＶ４の製造方法では、第５エッチング工程Ｓ９が第４エッチング工程Ｓ８の後に行われ、無電解めっき工程Ｓ６が第５エッチング工程Ｓ９の後に行われる。
【0069】
図１９は、第４エッチング工程Ｓ８を説明する断面図である。第４エッチング工程Ｓ８では、図１９に示されるように、第１パッシベーション膜ＰＶ１及び第２パッシベーション膜ＰＶ２のパターンニングが、一括して行われる。このパターンニングは、フォトリソグラフィを用いてパターンニングされたフォトレジストをマスクとするエッチングにより行われる。
【0070】
図２０は、第５エッチング工程Ｓ９を説明する断面図である。第５エッチング工程Ｓ９では、キャップ膜ＣＡＰがパターンニングされることにより、遮蔽膜ＳＦとなる。このパターンニングは、フォトリソグラフィを用いてパターンニングされたフォトレジストをマスクとするエッチングにより行われる。その他の点に関して、半導体装置ＤＥＶ３の製造方法は、半導体装置ＤＥＶ１の製造方法と同一である。
【0071】
半導体装置ＤＥＶ４では、遮蔽膜ＳＦがキャップ膜ＣＡＰをパターンニングすることにより形成されているため、遮蔽膜ＳＦの厚さ（Ｙの値）を、半導体装置ＤＥＶ１及び半導体装置ＤＥＶ３と比較して小さくすることができる。そのため、無電解めっき膜ＯＰＭの厚さ（Ｚの値）が小さい場合でも、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係を満たす（すなわち、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭを一体化する）ことが可能となる。
【0072】
＜変形例＞
図２１は、ボンディングパッドＢＰ近傍の変形例に係る半導体装置ＤＥＶ４の断面図である。図２１に示されるように、半導体装置ＤＥＶ１では、Ｙ＜ＺかつＸ＞（Ｚ－Ｙ）×０．５との関係が満たされていてもよい。すなわち、半導体装置ＤＥＶ４では、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されていなくてもよい。
図２１は、ボンディングパッドＢＰ近傍の変形例に係る半導体装置ＤＥＶ４の断面図である。図２１に示されるように、半導体装置ＤＥＶ１では、Ｙ＜ＺかつＸ＞（Ｚ－Ｙ）×０．５との関係が満たされていてもよい。すなわち、半導体装置ＤＥＶ４では、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されていなくてもよい。
【0073】
（第４実施形態）
第４実施形態に係る半導体装置を説明する。第４実施形態に係る半導体装置を、半導体装置ＤＥＶ５とする。ここでは、半導体装置ＤＥＶ３と異なる点を説明し、重複する説明は繰り返さないものとする。
第４実施形態に係る半導体装置を説明する。第４実施形態に係る半導体装置を、半導体装置ＤＥＶ５とする。ここでは、半導体装置ＤＥＶ３と異なる点を説明し、重複する説明は繰り返さないものとする。
【0074】
＜半導体装置ＤＥＶ５の構成＞
以下に、半導体装置ＤＥＶ５の構成を説明する。
以下に、半導体装置ＤＥＶ５の構成を説明する。
【0075】
図２２は、ボンディングパッドＢＰ近傍の半導体装置ＤＥＶ５の断面図である。図２２に示されるように、半導体装置ＤＥＶ５では、ボンディングパッドＢＰが、複数の部分に分割されている。図２２に示される例では、ボンディングパッドＢＰが、第１部分ＢＰ１と第２部分ＢＰ２とに分割されている。その他の点に関して、半導体装置ＤＥＶ４の構成は、半導体装置ＤＥＶ１の構成と共通している。なお、半導体装置ＤＥＶ４でも、Ｙ＜ＺかつＸ≦（Ｚ－Ｙ）×０．５との関係が満たされており、各々の第２領域Ｒ２から成長した無電解めっき膜ＯＰＭが一体化されている。
【0076】
上記においては、ボンディングパッドＢＰを複数の部分に分割する構成を半導体装置ＤＥＶ３に適用して半導体装置ＤＥＶ５とする例を示したが、ボンディングパッドＢＰを複数の部分に分割する構成は、半導体装置ＤＥＶ１又は半導体装置ＤＥＶ４に適用されてもよい。
【0077】
＜半導体装置ＤＥＶ５の効果＞
ボンディングパッドＢＰの体積が大きくなるに伴って、開口部ＯＰから露出しているボンディングパッドＢＰの上面にヒロックが発生しやすくなる。半導体装置ＤＥＶ５では、ボンディングパッドＢＰが複数の部分に分割されているため、半導体装置ＤＥＶ３と比較して、ボンディングパッドＢＰの各々の部分の体積が小さくなっている。そのため、半導体装置ＤＥＶ５によると、ボンディングパッドＢＰの上面におけるヒロックの発生、ひいては無電解めっき膜ＯＰＭの上面におけるノジュールの発生をさらに抑制することが可能である。
ボンディングパッドＢＰの体積が大きくなるに伴って、開口部ＯＰから露出しているボンディングパッドＢＰの上面にヒロックが発生しやすくなる。半導体装置ＤＥＶ５では、ボンディングパッドＢＰが複数の部分に分割されているため、半導体装置ＤＥＶ３と比較して、ボンディングパッドＢＰの各々の部分の体積が小さくなっている。そのため、半導体装置ＤＥＶ５によると、ボンディングパッドＢＰの上面におけるヒロックの発生、ひいては無電解めっき膜ＯＰＭの上面におけるノジュールの発生をさらに抑制することが可能である。
【0078】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【0079】
ＢＭ バリアメタル、ＢＰ ボンディングパッド、ＢＰ１ 第１部分、ＢＰ２ 第２部分、ＢＷ ボンディングワイヤ、ＣＡＰ キャップ膜、ＣＨ コンタクトホール、ＣＰ コンタクトプラグ、Ｄ１ 第１方向、Ｄ２ 第２方向、ＤＥＶ１，ＤＥＶ２，ＤＥＶ３，ＤＥＶ４，ＤＥＶ５ 半導体装置、ＤＩＳ 距離、ＤＲ ドレイン領域、ＤＲ１ 第１部分、ＤＲ２ 第２部分、Ｇ ゲート、ＧＩ ゲート絶縁膜、ＩＬＤ１，ＩＬＤ２，ＩＬＤ３，ＩＬＤ４ 層間絶縁膜、ＯＰ 開口部、ＯＰＭ１ ニッケル層、ＯＰＭ２ パラジウム層、ＯＰＭ３ 金層、ＰＶ パッシベーション膜、ＰＶ１ 第１パッシベーション膜、ＰＶ２ 第２パッシベーション膜、Ｒ１ 第１領域、Ｒ２ 第２領域、Ｓ１ 配線形成工程、Ｓ２ 第１パッシベーション膜形成工程、Ｓ３ 第１エッチング工程、Ｓ４ 第２パッシベーション膜形成工程、Ｓ５ 第２エッチング工程、Ｓ６ 無電解めっき工程、Ｓ７ 第３エッチング工程、Ｓ８ 第４エッチング工程、Ｓ９ 第５エッチング工程、ＳＦ 遮蔽膜、ＳＦ１ 第１層、ＳＦ２ 第２層、ＳＦ３ 第３層、ＳＦａ 円環部、ＳＲ ソース領域、ＳＲ１ 第１部分、ＳＲ２ 第２部分、ＳＴＩ 素子分離膜、ＳＵＢ 半導体基板、ＳＷＳ サイドウォールスペーサ、ＴＲ１，ＴＲ２，ＴＲ３ 溝、ＶＨ１，ＶＨ２ ビアホール、ＶＰ１，ＶＰ２ ビアプラグ、Ｗ 幅、ＷＬ１，ＷＬ２，ＷＬ３ 配線、ＷＲ ウェル領域。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】