特開 2023-125053 出力インピーダンス可変ドライバ回路、レーザドライバ回路およびＣＰＯモジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023125053

(43)【公開日】2023-09-07

(54)【発明の名称】出力インピーダンス可変ドライバ回路、レーザドライバ回路およびＣＰＯモジュール

(51)【国際特許分類】

   H01S 5/042 20060101AFI20230831BHJP

【ＦＩ】

H01S5/042 630

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022028963

(22)【出願日】2022-02-28

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人情報通信研究機構委託事業、研究開発項目「Ｂｅｙｏｎｄ ５Ｇ 超大容量無線通信を支える次世代エッジクラウドコンピューティング基盤の研究開発」副題「Ｂｅｙｏｎｄ ５Ｇに向けた革新的高速大容量データ転送ハードウェア開発と高機能エッジクラウド情報処理基盤の研究開発」、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】506158197

【氏名又は名称】公立大学法人 滋賀県立大学

(71)【出願人】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(74)【代理人】

【識別番号】110001210

【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所

(72)【発明者】

【氏名】井上 敏之

(72)【発明者】

【氏名】岸根 桂路

(72)【発明者】

【氏名】土谷 亮

(72)【発明者】

【氏名】伊藤 大輔

(72)【発明者】

【氏名】▲高▼橋 康宏

(72)【発明者】

【氏名】中村 誠

【テーマコード（参考）】

5F173

【Ｆターム（参考）】

5F173SE01

5F173SF12

5F173SF34

5F173SF43

5F173SF73

(57)【要約】

【課題】ＣＰＯ（Co-Packaged Optics）モジュールにおける多チャンネル化に対応可能で、製造時の設計誤差、或いはレーザドライバ回路のＰＶＴばらつきに対して、通信品質の劣化を抑制可能とする出力インピーダンス可変ドライバ回路、レーザドライバ回路およびＣＰＯモジュールを提供する。
【解決手段】出力インピーダンス可変ドライバ回路４０は、差動信号入力部４１と、差動増幅信号を出力する出力回路部４２とを備え、出力回路部４２は、出力インピーダンスを制御可能に構成される。
【選択図】図２

【特許請求の範囲】

【請求項1】

差動信号入力部と、
差動増幅信号を出力する出力回路部と、
を備え、
前記出力回路部は、出力インピーダンスを制御可能に構成される、
出力インピーダンス可変ドライバ回路。

【請求項2】

前記出力回路部は、
一端を制御電源に接続され、制御端子を備えるトランジスタを有し、
前記制御電源の電圧と、前記トランジスタの前記制御端子に印加される電圧との少なくとも一方を制御することで、前記トランジスタのインピーダンスを変化させる、
請求項１に記載の出力インピーダンス可変ドライバ回路。

【請求項3】

前記差動信号入力部は、差動対となる第１のｎ－ＭＯＳＦＥＴと第２のｎ－ＭＯＳＦＥＴとを有し、
前記第１のｎ－ＭＯＳＦＥＴのソース端子と、前記第２のｎ－ＭＯＳＦＥＴのソース端子は、第３のｎ－ＭＯＳＦＥＴを有する電流源に接続され、
前記出力回路部が有する前記トランジスタは、ｐ－ＭＯＳＦＥＴである、
請求項２に記載の出力インピーダンス可変ドライバ回路。

【請求項4】

差動入力型の入力バッファ回路と、
前記入力バッファ回路の出力する電圧を入力する波形整形回路と、
前記波形整形回路の出力する電圧を入力する請求項１～３のいずれか一項に記載の出力インピーダンス可変ドライバ回路と、
を備える、
レーザドライバ回路。

【請求項5】

請求項４に記載のレーザドライバ回路と、
前記レーザドライバ回路の出力電流を入力するレーザダイオードと、
を基板に実装したＣＰＯ（Co-Packaged Optics）モジュールであって、
前記出力回路部の出力インピーダンスは、前記レーザドライバ回路と前記レーザダイオードの間の配線の特性インピーダンスとインピーダンスマッチングする、
ＣＰＯモジュール。

【請求項6】

前記配線の前記特性インピーダンスと前記レーザダイオードの入力インピーダンスが一致している、
請求項５に記載のＣＰＯモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、出力インピーダンス可変ドライバ回路、レーザドライバ回路およびＣＰＯモジュールに関する。

【背景技術】

【0002】

実空間上の大規模データを高速ネットワークで伝送し、サイバー空間で大規模なデータ処理を行うサイバーフィジカルシステム（ＣＰＳ）が注目を集めており、データセンター内の光通信システムの更なる高速・大容量化が求められている。

【0003】

集積回路の高周波動作に限界があり、1チャンネルあたりの伝送レートの増大は困難であるため、多数の光コアを１本のファイバに集約したマルチコアファイバを用いた多チャンネル伝送が提案されている。これを実現する技術として、多数の光デバイスと集積回路、スイッチＡＳＩＣを１つのパッケージにまとめ、消費電力量の削減や熱効率の改善、小型化を図るＣＰＯ（Co-Packaged Optics）が有力視されている。

【0004】

ＣＰＯモジュールにおいて、レーザダイオード（ＬＤ）とレーザドライバ回路（ＬＤＤ）間は、インターポーザを介して配線される。多チャンネル化による配線長の増大と、信号の高速化の影響による通信品質の劣化が課題となっている。

【0005】

通信品質の劣化は、入出力インピーダンスと配線の特性インピーダンスの不整合によって発生する反射波に起因する。特許文献1には、反射波の発生を抑制するために、差動構成をなす一対のトランジスタに直列にインピーダンス整合のための抵抗を備えるレーザドライバ回路が記載されている。特許文献２には、光素子をパッケージ外の部品とインピーダンス整合するための終端抵抗を備える光／電気変換モジュールが記載されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００４－３６３３６０号公報

【特許文献2】特開２００５－１６７１８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１、２に記載のインピーダンス整合手法は、何れも固定抵抗を用いるものである。しかし、ＣＰＯモジュールの多チャンネル化に対応するには、多数のレーザダイオードとレーザドライバ回路の間の各チャンネルの物理構造が同一でなくなる、あるいは、高周波信号同士が近接してチャンネル間で電磁界の結合が生じて、特性インピーダンスがチャンネルごとに異なるため、固定抵抗で対応することは困難である。また、ＣＰＯモジュール製造時の設計誤差やレーザドライバ回路のＰＶＴ（Process-Voltage-Temperature）ばらつき等も、インピーダンス整合条件から外れる要因となる。

【0008】

本発明の目的は、ＣＰＯモジュールにおける多チャンネル化に対応可能で、製造時の設計誤差、或いはレーザドライバ回路のＰＶＴばらつきに対して、通信品質の劣化を抑制可能とする出力インピーダンス可変ドライバ回路、レーザドライバ回路およびＣＰＯモジュールを提供することである。

【課題を解決するための手段】

【0009】

本発明に係る出力インピーダンス可変ドライバ回路は、差動信号入力部と、差動増幅信号を出力する出力回路部とを備え、出力回路部は、出力インピーダンスを制御可能に構成されていることを特徴とする。

【0010】

上記構成によれば、ドライバ回路の出力インピーダンスを可変できるので、回路実装後においてもドライバ回路の出力インピーダンスを配線の特性インピーダンスに調整することが可能となり、信号に反射波の影響の少ないドライバ回路が実現できる。

【0011】

本発明に係る出力インピーダンス可変ドライバ回路において、出力回路部は、一端を制御電源に接続され、制御端子を備えるトランジスタを有し、制御電源の電圧と、トランジスタの制御端子に印加される電圧との少なくとも一方を制御することで、トランジスタのインピーダンスを変化させることが好ましい。

【0012】

上記構成によれば、能動素子であるトランジスタを使用することで、電圧制御により、容易にドライバ回路の出力インピーダンスを変化させることができる。

【0013】

本発明に係る出力インピーダンス可変ドライバ回路において、差動信号入力部は、差動対となる第１のｎ－ＭＯＳＦＥＴと第２のｎ－ＭＯＳＦＥＴとを有し、第１のｎ－ＭＯＳＦＥＴのソース端子と、第２のｎ－ＭＯＳＦＥＴのソース端子は、第３のｎ－ＭＯＳＦＥＴを有する電流源に接続され、出力回路部が有するトランジスタは、ｐ－ＭＯＳＦＥＴであることが好ましい。

【0014】

上記構成によれば、ＭＯＳＦＥＴでドライバ回路を構成したので、駆動電力が小さく高効率のドライバ回路が実現できる。

【0015】

本発明に係るレーザドライバ回路は、差動入力型の入力バッファ回路と、入力バッファ回路の出力する電圧を入力する波形整形回路と、波形整形回路の出力する電圧を入力する出力インピーダンス可変ドライバ回路とを備えることを特徴とする。

【0016】

上記構成によれば、回路実装後に配線の特性インピーダンスに出力インピーダンスを調整でき、通信品質の劣化を抑制可能なレーザドライバ回路を実現できる。

【0017】

本発明に係るＣＰＯモジュールは、レーザドライバ回路と、レーザドライバ回路の出力電流を入力するレーザダイオードとを基板に実装したＣＰＯモジュールであって、レーザドライバ回路の出力回路部の出力インピーダンスは、レーザドライバ回路とレーザダイオードの間の配線の特性インピーダンスとインピーダンスマッチングすることを特徴とする。

【0018】

上記構成によれば、レーザドライバ回路において反射波を抑制することができ、通信品質の劣化を抑制可能なＣＰＯモジュールが実現できる。

【0019】

本発明に係るＣＰＯモジュールは、更に配線の特性インピーダンスとレーザダイオードの入力インピーダンスが一致していることが好ましい。

【0020】

上記構成によれば、レーザダイオードから配線を介してレーザドライバ回路への反射波を抑制することができ、レーザドライバ回路の動作を安定させることができる。

【発明の効果】

【0021】

本発明に係る出力インピーダンス可変ドライバ回路、レーザドライバ回路およびＣＰＯモジュールによれば、多チャンネル化に対応可能で、製造時の設計誤差、或いはＬＤＤのＰＶＴばらつきに対して、通信品質の劣化を抑制することができる。

【図面の簡単な説明】

【0022】

【図1】本発明の実施形態のＣＰＯモジュールが備えるレーザドライバ回路およびレーザダイオードの基本回路図である。

【図2】本発明に係る出力インピーダンス可変ドライバ回路の回路図である。

【図3】従来のドライバ回路のインピーダンスマッチングを説明する図である。

【図4】本発明の出力インピーダンス可変ドライバ回路のインピーダンスマッチングを説明する図である。

【図5】本発明に係る出力インピーダンス可変ドライバ回路の出力インピーダンスの制御効果を説明する図である。

【発明を実施するための形態】

【0023】

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下の説明において、具体的な形状、材料、方向、数値等は、本発明の理解を容易にするための例示であって、用途、目的、仕様等に合わせて適宜変更することができる。また、以下で説明する実施形態および変形例の構成要素を選択的に組み合わせることは当初から想定されている。

【0024】

図１に本発明のＣＰＯ（Co-Packaged Optics）モジュール１が備えるレーザドライバ回路ＬＤＤとレーザダイオードＬＤの基本回路１０を示す。ＣＰＯモジュール１は、図１に示す基本回路１０がチャンネル数だけ実装され、多チャンネル光伝送を実現するモジュールである。図１に示すＣＰＯモジュール１の基本回路１０において、レーザドライバ回路ＬＤＤとレーザダイオードＬＤは、電気配線に相当するインターポーザ（Interposer）１１によって接続されている。

【0025】

レーザドライバ回路ＬＤＤは、差動電圧Ｖ_ＩＮＰ、Ｖ_ＩＮＮを入力されて、差動電圧Ｖ_ＩＮＰとＶ_ＩＮＮの差を増幅した電圧Ｖ_ＯＵＴを出力し、レーザダイオードＬＤに電流を流す。レーザドライバ回路ＬＤＤの出力電流は、インターポーザ１１を介して、レーザダイオードＬＤに伝達される。

【0026】

インターポーザ１１は、レーザドライバ回路ＬＤＤの出力端子とレーザダイオードＬＤのアノード端子の間を電気的に接続する基板構造である。インターポーザ１１は、レーザドライバ回路ＬＤＤが出力する信号周波数帯域において、特性インピーダンスＺ_０を有している。

【0027】

レーザダイオードＬＤは、レーザドライバ回路ＬＤＤからの出力電流を受けて発光する。ＣＰＯモジュール１において、レーザダイオードＬＤは、レーザドライバ回路ＬＤＤの変調された出力電流に応じて点滅し、図示しない後段の光ファイバに光信号として伝送する。

【0028】

図１のレーザドライバ回路ＬＤＤの詳細について説明する。レーザドライバ回路ＬＤＤは、入力バッファ回路２０、波形整形回路３０、出力インピーダンス可変ドライバ回路４０（以降、単にドライバ回路４０という）を有している。

【0029】

入力バッファ回路２０は、正相入力端子と逆相入力端子を有している。入力バッファ回路２０は、外部からの変調信号が正相入力端子と逆相入力端子に入力される。

【0030】

入力バッファ回路２０の正相入力端子には、電圧Ｖ_ＩＮＰが入力される。逆相入力端子には、電圧Ｖ_ＩＮＰと逆相の電圧Ｖ_ＩＮＮが入力される。入力バッファ回路２０は、電圧Ｖ_ＩＮＰとＶ_ＩＮＮの差を増幅した電圧を差動電圧として出力する。

【0031】

波形整形回路３０は、入力バッファ回路２０が出力した電圧波形の劣化を補償する回路である。例えば、波形整形回路３０は、ＦＦＥ（Feed Forward Equalizer）で構成されている。但し、波形整形回路３０はＦＦＥに限定されず、ＣＴＬＥ（Continuous Time Linear Equalizer）や、他の構成でもよい。また、波形整形回路３０は、必須の構成ではなく、省略してもよい。

【0032】

ドライバ回路４０は、波形整形回路３０が出力した差動電圧が入力され、電圧／電流変換を行う。ドライバ回路４０から出力される変調された電流信号によって、レーザダイオードＬＤが駆動される。レーザダイオードＬＤは、電流信号に応じて発光（点滅）し、光信号を出力する。

【0033】

レーザドライバ回路ＬＤＤの出力する電気信号は、数ＧＨｚオーダーの高周波信号であり、高速・大容量の光伝送を可能としている。このため、レーザダイオードＬＤの駆動回路であるレーザドライバ回路ＬＤＤからインターポーザ１１の間を伝送する電気信号は、出力インピーダンス不整合による反射波の影響を受け、通信品質の劣化を招くことになる。

【0034】

インピーダンス不整合による通信品質の劣化に対応するためには、レーザドライバ回路ＬＤＤの出力インピーダンス、インターポーザ１１の特性インピーダンス、レーザダイオードＬＤの入力インピーダンスのインピーダンスマッチングを行う必要がある。

【0035】

通常、インピーダンスマッチングは、出力インピーダンス或いは入力インピーダンスがインターポーザ１１の特性インピーダンスＺ_０に一致するように固定抵抗を接続することで行われる。先述したようにＣＰＯモジュール１は、図１に示す基本回路１０を複数有しており、それぞれのレーザドライバ回路とレーザダイオードの間のインターポーザの特性インピーダンスの値がチャンネル毎に異なるために、１つの固定抵抗で全てのインピーダンス整合を行うことは困難である。また、課題で述べたように、固定抵抗であるとＣＰＯモジュール１の製造時の設計誤差やＬＤＤのＰＶＴ（Process-Voltage-Temperature）ばらつきに対して対応できない。

【0036】

次に本発明のレーザドライバ回路ＬＤＤが備えるドライバ回路４０の回路構成を図２に示す。ドライバ回路４０は、差動電圧Ｖ_ＩＮＰ’、Ｖ_ＩＮＮ’を入力し、電圧／電流変換を行い、変調電流を出力する回路である。ドライバ回路４０は、差動信号入力部４１、出力回路部４２、定電流部４３を有している。ドライバ回路４０は、出力回路部４２によりバイアス電流を生成し、差動信号入力部４１に差動変調信号を入力することで、レーザダイオードに変調電流を出力する。

【0037】

ドライバ回路４０は、ｎ－ＭＯＳＦＥＴとｐ－ＭＯＳＦＥＴにより構成される。具体的には、第１のトランジスタＭ_Ｎ１、第２のトランジスタＭ_Ｎ２、第３のトランジスタＭ_Ｎ３、第４のトランジスタＭ_Ｐにより構成されている。図２において、第１～第３のトランジスタは、ｎ－ＭＯＳＦＥＴで構成され、第４のトランジスタＭ_Ｐは、ｐ－ＭＯＳＦＥＴで構成されている。

【0038】

差動信号入力部４１は、第１のトランジスタＭ_Ｎ１と第２のトランジスタＭ_Ｎ２で構成されている。差動信号入力部４１の第１のトランジスタＭ_Ｎ１のドレイン端子は、第１の電源電圧Ｖ_ＤＤＬが印加され、ソース端子は、第２のトランジスタＭ_Ｎ２のソース端子および第３のトランジスタのドレイン端子と接続され、ゲート端子は、正相の差動電圧Ｖ_ＩＮＰ’が入力される。差動信号入力部４１の第２のトランジスタＭ_Ｎ２のドレイン端子は、第３のトランジスタＭ_Ｎ３のドレイン端子と接続され、ソース端子は、第１のトランジスタＭ_Ｎ１のソース端子および第３のトランジスタのドレイン端子と接続され、ゲート端子は、逆相の差動電圧Ｖ_ＩＮＮ’が入力される。

【0039】

定電流部４３は、第３のトランジスタＭ_Ｎ３で構成されている。定電流部４３の第３のトランジスタＭ_Ｎ３のドレイン端子は、第１、第２のトランジスタのソース端子と接続されている。第３のトランジスタＭ_Ｎ３ソース端子は、回路グランドＧＮＤと接続され、ゲート端子は、バイアス電圧Ｖ_ＮＢが入力される。定電流部４３は、バイアス電圧Ｖ_ＮＢを制御することで、差動信号入力部４１に流れる電流を制御する機能を有する。

【0040】

出力回路部４２は、第４のトランジスタＭ_Ｐで構成されている。出力回路部４２の第４のトランジスタＭ_Ｐのソース端子は、第２の電源電圧Ｖ_ＤＤＨが印加され、ドレイン端子は、第２のトランジスタＭ_Ｎ２のドレイン端子が接続され、ゲート端子は、制御電圧Ｖ_ＰＢが印加される。後述するように、第４のトランジスタＭ_Ｐのゲート端子の制御電圧Ｖ_ＰＢ、或いは、第２の電源電圧Ｖ_ＤＤＨを制御することで、第４のトランジスタＭ_Ｐの内部抵抗を制御することができる。

【0041】

次に図３、４を参照して、レーザドライバ回路ＬＤＤのインピーダンス整合について説明する。以下は、ドライバ回路４０の出力インピーダンスをインターポーザ１１の特性インピーダンスと整合するものとして説明する。

【0042】

図３は、従来手法のインピーダンス整合を行うドライバ回路４０Ａの回路図である。図２のドライバ回路４０と同様の構成には同じ符号を付して詳細な説明は省略する。ドライバ回路４０Ａは、図２のドライバ回路４０の出力回路部４２を固定抵抗Ｒ_ＯＵＴ（出力回路部４２Ａ）に置き換えた以外は同様の構成である。インターポーザ１１の特性インピーダンスの設計値をＺ_０とする。出力インピーダンスをインターポーザ１１の特性インピーダンスと合わせて、インピーダンス整合するために、第２の電源電圧Ｖ_ＤＤＨと出力端子Ｖ_ＯＵＴの間に固定抵抗Ｒ_ＯＵＴ（抵抗値Ｚ_０）を接続する。既に述べたように、ＣＰＯモジュール１において、レーザドライバ回路ＬＤＤ、インターポーザ１１、レーザダイオードＬＤによる基本回路１０は、多数実装されている。個々の基本回路１０それぞれにおいて、インターポーザ１１の特性インピーダンスは異なっている。すると、基本回路１０毎にインピーダンスマッチングのための抵抗値が異なることになる。また、現実の設計においては、インターポーザ１１の特性インピーダンスＺ_０は設計誤差が生じ、抵抗値Ｚ_０と一致せず、インピーダンスマッチング条件から外れる場合がある。しかし、抵抗Ｒ_ＯＵＴは固定抵抗であるため、回路作成後は、抵抗値を変えることはできない。更に基本回路１０毎にインターポーザ１１の特性インピーダンスが異なり、インピーダンスマッチング条件が異なっている。従って、ＣＰＯモジュール１において、電気配線のインピーダンスマッチングを行い、通信品質の劣化を抑制することは容易ではない。

【0043】

これに対応するためには、回路実装後にレーザドライバ回路ＬＤＤの出力インピーダンスを可変とする必要がある。本発明は、図４に示すように、第２の電源電圧Ｖ_ＤＤＨと出力端子Ｖ_ＯＵＴの間の出力回路部４２のインピーダンスを可変とする構成とした。このように構成することで、回路実装後において、製造時の設計誤差、或いはＬＤＤのＰＶＴばらつきによるインピーダンス不整合の場合でも、出力インピーダンスを調整して、インピーダンスマッチングさせることができる。従って、ＣＰＯモジュール１の光伝送の通信品質の劣化を抑制することが可能である

【0044】

具体的には、図４に示すように出力インピーダンスを可変する手段として、出力回路部４２を第２の電源電圧Ｖ_ＤＤＨと出力端子Ｖ_ＯＵＴの間をＭＯＳＦＥＴのような能動素子に置き換える。ＭＯＳＦＥＴを線形領域で動作するように、ゲート電圧を制御することにより、ＭＯＳＦＥＴの内部抵抗ｒ_ｏｕｔの抵抗値を変えることができる。これによって、インターポーザ１１の特性インピーダンスの値の製造誤差、あるいはチャンネル毎にインターポーザ１１の特性インピーダンス値の違いがあっても、出力インピーダンスが調整可能であり、インピーダンスマッチングを取ることが可能となるので、反射波の影響を抑制することができる。

【0045】

本発明の図２のドライバ回路４０において、制御電圧Ｖ_ＰＢを制御することで、第４のトランジスタＭ_Ｐの内部インピーダンスを制御することができ、レーザドライバ回路ＬＤＤの出力インピーダンスを調整することができる。更に第２の電源電圧Ｖ_ＤＤＨの値を変化させることによっても、第４のトランジスタＭ_Ｐの内部インピーダンスを変化させることができる。

【0046】

上記構成のドライバ回路４０によって、第２の電源電圧Ｖ_ＤＤＨおよび制御電圧Ｖ_ＰＢを制御することによって、第４のトランジスタＭ_Ｐの内部抵抗値を制御することが可変となる。よって、ドライバ回路４０の出力インピーダンスを制御することが可能となり、後段に接続されるインターポーザ１１の特性インピーダンスと整合させることによって、反射波を抑制することが可能となる。更に当該ドライバ回路４０を有するレーザドライバ回路ＬＤＤは、光伝送の通信品質の劣化を抑制することが可能となる。また、インターポーザ１１の特性インピーダンスは、レーザダイオードＬＤの入力インピーダンスと一致するように設計を行うことが好ましい。これによって、レーザダイオードＬＤからインターポーザ１１を介してレーザドライバ回路ＬＤＤへの反射波が抑制できるので、レーザドライバ回路ＬＤＤの動作を安定させることができる。

【0047】

次に図５によって、本発明のドライバ回路４０の出力インピーダンスの制御性について説明する。図５は、制御電圧Ｖ_ＰＢを変化させたときの、出力インピーダンスを示している。

【0048】

制御電圧Ｖ_ＰＢを０Ｖから０．５Ｖまで変化させたとき、出力インピーダンスの値は、約５０Ωから約９０Ωに変化することが確認できる。インターポーザの特性インピーダンス値は、例えば５０Ωに設定されるので、設計誤差や多チャンネル間の特性インピーダンスの違いを補償するのに十分な制御性を確保できることが分かる。

【0049】

よって、設計誤差やプロセスばらつきによるインピーダンスの不整合を制御電圧により補償することができ、従って、レーザドライバ回路ＬＤＤを使用した光通信の信号品質の劣化を抑制することができる。また、本発明のドライバ回路を備えることにより、高周波信号入力時のレーザドライバ回路ＬＤＤの出力電圧の波形のアイパターンも良好となることが期待できる。

【0050】

なお、本発明は上述した実施形態およびその変形例に限定されるものではなく、本願の特許請求の範囲に記載された事項の範囲内において種々の変更や改良が可能であることは勿論である。

【符号の説明】

【0051】

１ ＣＰＯモジュール、１０ 基本回路、１１ インターポーザ、２０ 入力バッファ回路、３０ 波形整形回路、４０、４０Ａ 出力インピーダンス可変ドライバ回路（ドライバ回路）、４１ 差動入力部、４２、４２Ａ 出力回路部、４３ 定電流部、ＬＤＤ レーザドライバ回路、ＬＤ レーザダイオード

【図1】

【図2】

【図3】

【図4】

【図5】