(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023125214
(43)【公開日】2023-09-07
(54)【発明の名称】半導体装置および半導体装置の製造方法
(51)【国際特許分類】
H01L 29/06 20060101AFI20230831BHJP
H01L 29/41 20060101ALI20230831BHJP
H01L 29/78 20060101ALI20230831BHJP
H01L 29/739 20060101ALI20230831BHJP
H01L 21/336 20060101ALI20230831BHJP
【ＦＩ】
H01L29/06 301F
H01L29/44 Y
H01L29/78 652Q
H01L29/78 652P
H01L29/06 301V
H01L29/06 301G
H01L29/78 653A
H01L29/78 655F
H01L29/78 658F
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022029196
(22)【出願日】2022-02-28
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】五十嵐 俊昭
(72)【発明者】
【氏名】中西 翔
(72)【発明者】
【氏名】宇野 友彰
(72)【発明者】
【氏名】柳井 幸志郎
(72)【発明者】
【氏名】村山 昌也
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA01
4M104BB01
4M104BB02
4M104BB03
4M104BB05
4M104BB09
4M104BB14
4M104DD37
4M104DD43
4M104EE02
4M104EE05
4M104EE12
4M104EE17
4M104FF10
4M104GG02
4M104GG09
4M104GG18
4M104HH18
4M104HH20
(57)【要約】
【課題】フィールドプレート部を有する半導体装置の信頼性を向上させる。
【解決手段】半導体装置を構成する半導体基板ＳＢの主面上に、フィールドプレート部ＦＰを覆うように絶縁膜ＺＦが形成され、絶縁膜ＺＦ上にフィールドプレート部ＦＰよりも厚い金属パターンが形成され、絶縁膜ＺＦ上に、金属パターンを覆うように保護膜ＰＦが形成されている。フィールドプレート部ＦＰは多結晶シリコンからなり、かつ、絶縁膜ＺＦは、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる。
【選択図】図６
【解決手段】半導体装置を構成する半導体基板ＳＢの主面上に、フィールドプレート部ＦＰを覆うように絶縁膜ＺＦが形成され、絶縁膜ＺＦ上にフィールドプレート部ＦＰよりも厚い金属パターンが形成され、絶縁膜ＺＦ上に、金属パターンを覆うように保護膜ＰＦが形成されている。フィールドプレート部ＦＰは多結晶シリコンからなり、かつ、絶縁膜ＺＦは、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる。
【選択図】図６
【特許請求の範囲】
【請求項1】
互いに反対側に位置する主面および裏面を有する半導体基板と、
前記半導体基板の前記主面上に第１絶縁膜を介して形成されたフィールドプレート部と、
前記半導体基板の前記主面上に、前記第１絶縁膜および前記フィールドプレート部を覆うように形成された第２絶縁膜と、
前記第２絶縁膜上に形成された第１金属パターンおよび第２金属パターンと、
前記第２絶縁膜上に、前記第１金属パターンおよび前記第２金属パターンを覆うように形成された絶縁性の保護膜と、
を有し、
前記第１金属パターンおよび前記第２金属パターンのぞれぞれは、前記フィールドプレート部と電気的に接続され、
前記第１金属パターンおよび前記第２金属パターンのぞれぞれは、前記フィールドプレート部よりも厚く、
前記フィールドプレート部は多結晶シリコンからなり、
前記第２絶縁膜は、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる、半導体装置。
前記半導体基板の前記主面上に第１絶縁膜を介して形成されたフィールドプレート部と、
前記半導体基板の前記主面上に、前記第１絶縁膜および前記フィールドプレート部を覆うように形成された第２絶縁膜と、
前記第２絶縁膜上に形成された第１金属パターンおよび第２金属パターンと、
前記第２絶縁膜上に、前記第１金属パターンおよび前記第２金属パターンを覆うように形成された絶縁性の保護膜と、
を有し、
前記第１金属パターンおよび前記第２金属パターンのぞれぞれは、前記フィールドプレート部と電気的に接続され、
前記第１金属パターンおよび前記第２金属パターンのぞれぞれは、前記フィールドプレート部よりも厚く、
前記フィールドプレート部は多結晶シリコンからなり、
前記第２絶縁膜は、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる、半導体装置。
【請求項2】
請求項１記載の半導体装置において、
前記第２絶縁膜は、第１酸化シリコン膜と、前記第１酸化シリコン膜上の第１窒化シリコン膜と、前記第１窒化シリコン膜上の第２酸化シリコン膜との積層膜からなる、半導体装置。
前記第２絶縁膜は、第１酸化シリコン膜と、前記第１酸化シリコン膜上の第１窒化シリコン膜と、前記第１窒化シリコン膜上の第２酸化シリコン膜との積層膜からなる、半導体装置。
【請求項3】
請求項２記載の半導体装置において、
前記第１酸化シリコン膜は、前記フィールドプレート部に接している、半導体装置。
前記第１酸化シリコン膜は、前記フィールドプレート部に接している、半導体装置。
【請求項4】
請求項１記載の半導体装置において、
前記第２絶縁膜は、第１酸化シリコン膜と前記第１酸化シリコン膜上の第１窒化シリコン膜との積層膜からなる、半導体装置。
前記第２絶縁膜は、第１酸化シリコン膜と前記第１酸化シリコン膜上の第１窒化シリコン膜との積層膜からなる、半導体装置。
【請求項5】
請求項４記載の半導体装置において、
前記第１酸化シリコン膜は、前記フィールドプレート部に接している、半導体装置。
前記第１酸化シリコン膜は、前記フィールドプレート部に接している、半導体装置。
【請求項6】
請求項１記載の半導体装置において、
前記第２絶縁膜は、第１窒化シリコン膜と前記第１窒化シリコン膜上の第１酸化シリコン膜との積層膜からなる、半導体装置。
前記第２絶縁膜は、第１窒化シリコン膜と前記第１窒化シリコン膜上の第１酸化シリコン膜との積層膜からなる、半導体装置。
【請求項7】
請求項６記載の半導体装置において、
前記第１窒化シリコン膜は、前記フィールドプレート部に接している、半導体装置。
前記第１窒化シリコン膜は、前記フィールドプレート部に接している、半導体装置。
【請求項8】
請求項１記載の半導体装置において、
前記保護膜は、前記第１金属パターンおよび前記第２金属パターンに接しており、
前記保護膜は、窒化シリコン膜を含んでいない、半導体装置。
前記保護膜は、前記第１金属パターンおよび前記第２金属パターンに接しており、
前記保護膜は、窒化シリコン膜を含んでいない、半導体装置。
【請求項9】
請求項８記載の半導体装置において、
前記保護膜は最上層の膜である、半導体装置。
前記保護膜は最上層の膜である、半導体装置。
【請求項10】
請求項１記載の半導体装置において、
前記保護膜は樹脂膜からなる、半導体装置。
前記保護膜は樹脂膜からなる、半導体装置。
【請求項11】
請求項１記載の半導体装置において、
前記半導体基板の前記主面の中央部には、半導体素子が形成された素子領域が配置され、
前記第１金属パターンは、平面視において前記素子領域を取り囲むように配置され、かつ、前記第２絶縁膜から露出する前記半導体基板の第１部分と電気的に接続され、
前記第２金属パターンは、平面視において前記第１金属パターンを取り囲むように配置され、かつ、前記第２絶縁膜から露出する前記半導体基板の第２部分と電気的に接続され、
前記フィールドプレート部は、平面視において前記素子領域を取り囲むように配置された第１導体パターンと、平面視において前記第１導体パターンを取り囲むように配置された第２導体パターンと、平面視において前記第１導体パターンと前記第２導体パターンとの間に配置され、かつ、前記第１導体パターンと前記第２導体パターンとをつなぐ第３導体パターンと、を一体的に有し、
前記第１金属パターンは、前記フィールドプレート部の前記第１導体パターンと電気的に接続され、
前記第２金属パターンは、前記フィールドプレート部の前記第２導体パターンと電気的に接続されている、半導体装置。
前記半導体基板の前記主面の中央部には、半導体素子が形成された素子領域が配置され、
前記第１金属パターンは、平面視において前記素子領域を取り囲むように配置され、かつ、前記第２絶縁膜から露出する前記半導体基板の第１部分と電気的に接続され、
前記第２金属パターンは、平面視において前記第１金属パターンを取り囲むように配置され、かつ、前記第２絶縁膜から露出する前記半導体基板の第２部分と電気的に接続され、
前記フィールドプレート部は、平面視において前記素子領域を取り囲むように配置された第１導体パターンと、平面視において前記第１導体パターンを取り囲むように配置された第２導体パターンと、平面視において前記第１導体パターンと前記第２導体パターンとの間に配置され、かつ、前記第１導体パターンと前記第２導体パターンとをつなぐ第３導体パターンと、を一体的に有し、
前記第１金属パターンは、前記フィールドプレート部の前記第１導体パターンと電気的に接続され、
前記第２金属パターンは、前記フィールドプレート部の前記第２導体パターンと電気的に接続されている、半導体装置。
【請求項12】
請求項１１記載の半導体装置において、
前記半導体素子用の第１電極が、前記素子領域上の前記第２絶縁膜上に形成され、
前記半導体素子用の第２電極が、前記半導体基板の前記裏面上に形成されており、
前記保護膜は、前記第１電極の一部を覆っている、半導体装置。
前記半導体素子用の第１電極が、前記素子領域上の前記第２絶縁膜上に形成され、
前記半導体素子用の第２電極が、前記半導体基板の前記裏面上に形成されており、
前記保護膜は、前記第１電極の一部を覆っている、半導体装置。
【請求項13】
請求項１２記載の半導体装置において、
前記第１金属パターンは前記第１電極と電気的に接続され、
前記第２金属パターンは、前記半導体基板を通じて前記第２電極と電気的に接続されている、半導体装置。
前記第１金属パターンは前記第１電極と電気的に接続され、
前記第２金属パターンは、前記半導体基板を通じて前記第２電極と電気的に接続されている、半導体装置。
【請求項14】
請求項１１記載の半導体装置において、
前記第３導体パターンでは、前記第３導体パターンの延在方向に沿ってｐ型半導体領域とｎ型半導体領域とが交互に複数配列している、半導体装置。
前記第３導体パターンでは、前記第３導体パターンの延在方向に沿ってｐ型半導体領域とｎ型半導体領域とが交互に複数配列している、半導体装置。
【請求項15】
（ａ）互いに反対側に位置する主面および裏面を有する半導体基板を用意する工程、
（ｂ）前記半導体基板の素子領域に半導体素子を形成する工程、
（ｃ）前記半導体基板の前記主面上に第１絶縁膜を介してフィールドプレート部を形成する工程、
（ｄ）前記半導体基板の前記主面上に、前記第１絶縁膜および前記フィールドプレート部を覆うように、第２絶縁膜を形成する工程、
（ｅ）前記第２絶縁膜上に第１金属パターンおよび第２金属パターンを形成する工程、
（ｆ）前記第２絶縁膜上に、前記第１金属パターンおよび前記第２金属パターンを覆うように、絶縁性の保護膜を形成する工程、
を有し、
前記第１金属パターンおよび前記第２金属パターンのぞれぞれは、前記フィールドプレート部と電気的に接続され、
前記フィールドプレート部は多結晶シリコンからなり、
前記第２絶縁膜は、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる、半導体装置の製造方法。
（ｂ）前記半導体基板の素子領域に半導体素子を形成する工程、
（ｃ）前記半導体基板の前記主面上に第１絶縁膜を介してフィールドプレート部を形成する工程、
（ｄ）前記半導体基板の前記主面上に、前記第１絶縁膜および前記フィールドプレート部を覆うように、第２絶縁膜を形成する工程、
（ｅ）前記第２絶縁膜上に第１金属パターンおよび第２金属パターンを形成する工程、
（ｆ）前記第２絶縁膜上に、前記第１金属パターンおよび前記第２金属パターンを覆うように、絶縁性の保護膜を形成する工程、
を有し、
前記第１金属パターンおよび前記第２金属パターンのぞれぞれは、前記フィールドプレート部と電気的に接続され、
前記フィールドプレート部は多結晶シリコンからなり、
前記第２絶縁膜は、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる、半導体装置の製造方法。
【請求項16】
請求項１５記載の半導体装置の製造方法において、
前記（ｅ）工程では、前記半導体素子用の第１電極が、前記素子領域上の前記第２絶縁膜上に形成され、
前記（ｆ）工程後に、
（ｇ）前記半導体基板の前記裏面上に前記半導体素子用の第２電極を形成する工程、
を更に有し、
前記第１金属パターンは前記第１電極と電気的に接続され、
前記第２金属パターンは、前記半導体基板を通じて前記第２電極と電気的に接続される、半導体装置の製造方法。
前記（ｅ）工程では、前記半導体素子用の第１電極が、前記素子領域上の前記第２絶縁膜上に形成され、
前記（ｆ）工程後に、
（ｇ）前記半導体基板の前記裏面上に前記半導体素子用の第２電極を形成する工程、
を更に有し、
前記第１金属パターンは前記第１電極と電気的に接続され、
前記第２金属パターンは、前記半導体基板を通じて前記第２電極と電気的に接続される、半導体装置の製造方法。
【請求項17】
請求項１５記載の半導体装置の製造方法において、
前記第２絶縁膜は、前記フィールドプレート部に接する第１酸化シリコン膜と、前記第１酸化シリコン膜上の第１窒化シリコン膜と、前記第１窒化シリコン膜上の第２酸化シリコン膜との積層膜からなる、半導体装置の製造方法。
前記第２絶縁膜は、前記フィールドプレート部に接する第１酸化シリコン膜と、前記第１酸化シリコン膜上の第１窒化シリコン膜と、前記第１窒化シリコン膜上の第２酸化シリコン膜との積層膜からなる、半導体装置の製造方法。
【請求項18】
請求項１５記載の半導体装置の製造方法において、
前記第２絶縁膜は、前記フィールドプレート部に接する第１酸化シリコン膜と前記第１酸化シリコン膜上の第１窒化シリコン膜との積層膜からなる、半導体装置の製造方法。
前記第２絶縁膜は、前記フィールドプレート部に接する第１酸化シリコン膜と前記第１酸化シリコン膜上の第１窒化シリコン膜との積層膜からなる、半導体装置の製造方法。
【請求項19】
請求項１５記載の半導体装置の製造方法において、
前記第２絶縁膜は、前記フィールドプレート部に接する第１窒化シリコン膜と前記第１窒化シリコン膜上の第１酸化シリコン膜との積層膜からなる、半導体装置の製造方法。
前記第２絶縁膜は、前記フィールドプレート部に接する第１窒化シリコン膜と前記第１窒化シリコン膜上の第１酸化シリコン膜との積層膜からなる、半導体装置の製造方法。
【請求項20】
請求項１５記載の半導体装置の製造方法において、
前記保護膜は、前記第１金属パターンおよび前記第２金属パターンに接し、かつ、窒化シリコン膜を含んでいない、半導体装置の製造方法。
前記保護膜は、前記第１金属パターンおよび前記第２金属パターンに接し、かつ、窒化シリコン膜を含んでいない、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関し、例えば、フィールドプレート部を有する半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【0002】
特開２０１９－６２０３１号公報（特許文献１）および国際公開ＷＯ２０１３／０６９４０８号（特許文献２）には、抵抗性フィールドプレート部を有する半導体装置に関する技術が記載されている。また、特開２０１５－２３０９６５号公報（特許文献２）には、電界集中を抑制するための金属配線に関する技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－６２０３１号公報
【特許文献2】国際公開ＷＯ２０１３／０６９４０８号
【特許文献3】特開２０１５－２３０９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
フィールドプレート部を有する半導体装置において、信頼性を向上させることが望まれる。
【0005】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0006】
一実施の形態によれば、半導体装置は、半導体基板と、前記半導体基板の主面上に第１絶縁膜を介して形成されたフィールドプレート部と、前記半導体基板の前記主面上に、前記第１絶縁膜および前記フィールドプレート部を覆うように形成された第２絶縁膜と、を有する。半導体装置は、更に、前記第２絶縁膜上に形成された第１金属パターンおよび第２金属パターンと、前記第２絶縁膜上に、前記第１金属パターンおよび第２金属パターンを覆うように形成された絶縁性の保護膜と、を有する。前記第１金属パターンおよび前記第２金属パターンのぞれぞれは、前記フィールドプレート部と電気的に接続され、かつ、前記フィールドプレート部よりも厚い。前記フィールドプレート部は多結晶シリコンからなり、かつ、前記第２絶縁膜は、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる。
【発明の効果】
【0007】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【0008】
【図1】一実施の形態の半導体装置の上面図である。
【図2】一実施の形態の半導体装置の下面図である。
【図3】一実施の形態の半導体装置の平面透視図である。
【図4】一実施の形態の半導体装置の要部平面図である。
【図5】一実施の形態の半導体装置の平面透視図である。
【図6】一実施の形態の半導体装置の要部断面図である。
【図7】一実施の形態の半導体装置の要部断面図である。
【図8】一実施の形態の半導体装置の要部断面図である。
【図9】一実施の形態の半導体装置の製造工程中の要部断面図である。
【図20】第１検討例の半導体装置の要部断面図である。
【図21】第２検討例の半導体装置の要部断面図である。
【図22】第３検討例の半導体装置の要部断面図である。
【図23】第１変形例の半導体装置の要部断面図である。
【図24】第２変形例の半導体装置の要部断面図である。
【図25】第３変形例の半導体装置の要部平面図である。
【発明を実施するための形態】
【0009】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0010】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0011】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0012】
（実施の形態１）
＜半導体装置の構造について＞
本実施の形態の半導体装置ＣＰの構造について、図１～図９を参照して説明する。図１は、本実施の形態の半導体装置ＣＰの上面図であり、図２は、本実施の形態の半導体装置ＣＰの下面図（裏面図）である。図３は、本実施の形態の半導体装置ＣＰの平面透視図であり、図４は、本実施の形態の半導体装置ＣＰの要部平面図である。図５は、本実施の形態の半導体装置ＣＰの平面透視図であり、ｐ型半導体領域ＦＰＲおよび絶縁膜ＩＬ１の形成位置をハッチングを付して示してある。図６～図８は、本実施の形態の半導体装置ＣＰの要部断面図である。図１において点線で囲まれた領域ＲＧ１を拡大した部分拡大平面図が、図４に対応している。また、図４のＡ１－Ａ１線の位置での断面図が、図６に対応している。また、図７および図８は、図３に示される素子領域ＤＲの要部断面図であるが、図７は、エミッタ電極ＥＥが保護膜ＰＦの開口部（エミッタパッド用の開口部）から露出されている領域における断面図に対応し、図８は、エミッタ電極ＥＥが保護膜ＰＦで覆われている領域における断面図に対応している。
＜半導体装置の構造について＞
本実施の形態の半導体装置ＣＰの構造について、図１～図９を参照して説明する。図１は、本実施の形態の半導体装置ＣＰの上面図であり、図２は、本実施の形態の半導体装置ＣＰの下面図（裏面図）である。図３は、本実施の形態の半導体装置ＣＰの平面透視図であり、図４は、本実施の形態の半導体装置ＣＰの要部平面図である。図５は、本実施の形態の半導体装置ＣＰの平面透視図であり、ｐ型半導体領域ＦＰＲおよび絶縁膜ＩＬ１の形成位置をハッチングを付して示してある。図６～図８は、本実施の形態の半導体装置ＣＰの要部断面図である。図１において点線で囲まれた領域ＲＧ１を拡大した部分拡大平面図が、図４に対応している。また、図４のＡ１－Ａ１線の位置での断面図が、図６に対応している。また、図７および図８は、図３に示される素子領域ＤＲの要部断面図であるが、図７は、エミッタ電極ＥＥが保護膜ＰＦの開口部（エミッタパッド用の開口部）から露出されている領域における断面図に対応し、図８は、エミッタ電極ＥＥが保護膜ＰＦで覆われている領域における断面図に対応している。
【0013】
本実施の形態の半導体装置（半導体チップ）ＣＰは、例えば、パワートランジスタ（電力系トランジスタ）を備えるパワーデバイスであり、半導体装置ＣＰを構成する半導体基板ＳＢにパワートランジスタが形成されている。半導体装置ＣＰを構成する半導体基板ＳＢは、例えば単結晶シリコンからなり、主面と、それとは反対側の裏面とを有している。半導体装置ＣＰおよびそれを構成する半導体基板ＳＢは、矩形状の平面形状を有している。
【0014】
半導体装置ＣＰは、最上層配線として、エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線（金属パターン）ＦＣＷと外側周回配線（金属パターン）ＳＣＷと接続配線部ＪＷとを有している。エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷは、それぞれ金属材料からなるため、金属電極、金属配線または金属パターンとみなすことができる。エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷとは、同層の配線（金属パターン）であり、バリア導体膜ＢＲとその上に形成された主導体膜ＭＣとの積層導体膜からなる。
【0015】
平面視において、半導体装置ＣＰの中央にエミッタ電極ＥＥが配置され、エミッタ電極ＥＥの外周（外側）にゲート電極配線ＧＥＷが配置され、ゲート電極配線ＧＥＷの外周（外周）に内側周回配線ＦＣＷが配置され、内側周回配線ＦＣＷの外周（外側）に外側周回配線ＳＣＷが配置されている。
【0016】
なお、本願において、平面視とは、半導体装置ＣＰまたは半導体基板ＳＢの主面または裏面に平行な平面で見た場合に対応している。
【0017】
エミッタ電極ＥＥは、半導体装置ＣＰ（半導体基板ＳＢ）に形成されたパワートランジスタのエミッタ領域と電気的に接続されている。エミッタ電極ＥＥは、例えば、平面視において略正方形状に形成されている。
【0018】
ゲート電極配線ＧＥＷは、半導体装置ＣＰ（半導体基板ＳＢ）に形成されたパワートランジスタのゲート電極と電気的に接続されている。ゲート電極配線ＧＥＷは、平面視において、エミッタ電極ＥＥを取り囲むように、エミッタ電極ＥＥの外周に配置されており、一体的に形成されたゲート電極部ＧＥおよびゲート配線部ＧＷを有している。ゲート電極部ＧＥは、例えば、平面視で略正方形状に形成されており、エミッタ電極ＥＥの１つの角部近傍に配置されている。また、ゲート配線部ＧＷは、ゲート電極部ＧＥより幅の狭い帯状のパターンで形成されており、平面視においてエミッタ電極ＥＥを取り囲むように配置されている。
【0019】
内側周回配線ＦＣＷは、平面視において、ゲート電極配線ＧＥＷを取り囲むように、ゲート電極配線ＧＥＷの外周に配置されている。内側周回配線ＦＣＷは、接続配線部ＪＷを通じてエミッタ電極ＥＥと電気的に接続されている。内側周回配線ＦＣＷと接続配線部ＪＷとエミッタ電極ＥＥとは、同一の導体膜からなり、一体的に形成されている。
【0020】
外側周回配線ＳＣＷは、平面視において、内側周回配線ＦＣＷを取り囲むように、内側周回配線ＦＣＷの外周に配置されている。外側周回配線ＳＣＷは、半導体装置ＣＰ（半導体基板ＳＢ）に形成されたパワートランジスタのコレクタ領域と電気的に接続されている。
【0021】
また、半導体装置ＣＰは、内側周回配線ＦＣＷと外側周回配線ＳＣＷとを電気的に接続するフィールドプレート部（抵抗性フィールドプレート部、導体プレート部）ＦＰを更に有している。フィールドプレート部ＦＰは、多結晶シリコンからなる抵抗性フィールドプレート部である。フィールドプレート部ＦＰは、平面視において、内側周回配線ＦＣＷと外側周回配線ＳＣＷとの間に配置されている。図１および図４は、平面図であるが、図面を見易くするために、フィールドプレート部ＦＰにハッチングを付している。フィールドプレート部ＦＰは、パワートランジスタのコレクタ－エミッタ間を電気的に接続する導体パターンＦＣＰ，ＴＣＰ，ＳＣＰで形成されている。
【0022】
また、図３からも分かるように、半導体装置ＣＰを構成する半導体基板ＳＢの主面の中央には、素子領域（能動領域、内周領域）ＤＲが配置されている。また、半導体基板ＳＢの主面において、素子領域ＤＲの外周には、素子領域ＤＲを取り囲むように周辺領域（外周領域）ＰＲが配置されている。
【0023】
素子領域ＤＲは、半導体素子が形成された領域である。素子領域ＤＲには、複数（多数）の単位トランジスタセルが配置されており、それら複数の単位トランジスタが並列に接続されることで、パワートランジスタが構成されている。個々の単位トランジスタセルは、同じ構造を有している。
【0024】
素子領域ＤＲの単位トランジスタセルについて、図７および図８を参照して以下に説明する。図７および図８は、図３の素子領域ＤＲに配置された単位トランジスタセルの一例を示す要部断面図である。但し、上述のように、図７は、エミッタ電極ＥＥが保護膜ＰＦの開口部から露出されている領域における断面図に対応し、図８は、エミッタ電極ＥＥが保護膜ＰＦで覆われている領域における断面図に対応している。
【0025】
図７および図８に示されるように、単位トランジスタセルとして、例えば、メサ型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）が形成されている。以下では、絶縁ゲートバイポーラトランジスタを、単にトランジスタと称する。トランジスタ（素子）は、ｐ型のコレクタ領域ＣＲと、ｎ型のエミッタ領域ＥＲと、これらの間のｎ－型のドリフト領域ＤＦおよびｐ型のチャネル形成領域ＣＨと、トレンチゲート電極ＴＧとを有している。
【0026】
すなわち、半導体基板ＳＢの裏面側には、半導体基板ＳＢの裏面から所定の深さにわたってｐ型のコレクタ領域ＣＲが形成されている。コレクタ領域ＣＲは、半導体基板ＳＢに形成されたｐ型半導体領域からなる。半導体基板ＳＢの裏面上には、コレクタ電極ＣＥが形成されており、コレクタ領域ＣＲは、コレクタ電極ＣＥに隣接して、コレクタ電極ＣＥと電気的に接続されている。コレクタ電極ＣＥは、例えば、半導体基板ＳＢの裏面上のアルミニウム（Ａｌ）層と、その上のチタン（Ｔｉ）層と、その上のニッケル（Ｎｉ）層と、その上の金（Ａｕ）層との積層膜からなる。コレクタ電極ＣＥは、半導体基板ＳＢの裏面全面上に形成されている。
【0027】
ｐ型のコレクタ領域ＣＲとｎ－型のドリフト領域ＤＦとの間には、ｎ型のフィールドストップ領域ＳＲが形成されている。フィールドストップ領域ＳＲは、半導体基板ＳＢに形成されたｎ型半導体領域からなり、ドリフト領域ＤＦは、半導体基板ＳＢに形成されたｎ型半導体領域からなる。フィールドストップ領域ＳＲのｎ型不純物濃度は、ドリフト領域ＤＦのｎ型不純物濃度よりも高く、また、エミッタ領域ＥＲのｎ型不純物濃度は、フィールドストップ領域ＳＲのｎ型不純物濃度よりも高い。フィールドストップ領域ＳＲは、トランジスタがターンオフしているときにパンチスルー現象（チャネル形成領域ＣＨからドリフト領域ＤＦ内に成長する空乏層がコレクタ領域ＣＲに接触する現象）が生じるのを防止する機能を備えている。また、フィールドストップ領域ＳＲは、コレクタ領域ＣＲからドリフト領域ＤＦへのホール注入量を制限する機能も備えている。
【0028】
半導体基板ＳＢの主面側には、半導体基板ＳＢの主面から所定の深さにわたってｎ型のエミッタ領域ＥＲが形成されている。エミッタ領域ＥＲは、半導体基板ＳＢに形成されたｎ型半導体領域からなる。ドリフト領域ＤＦおよびチャネル形成領域ＣＨのうち、チャネル形成領域ＣＨがエミッタ領域ＥＲと隣接しており、チャネル形成領域ＣＨの上部にエミッタ領域ＥＲが位置し、エミッタ領域ＥＲとドリフト領域ＤＦとの間にはチャネル形成領域ＣＨが介在している。ｐ型のチャネル形成領域ＣＨは、半導体基板ＳＢに形成されｐ型半導体領域からなる。
【0029】
また、素子領域ＤＲにおいて、半導体基板ＳＢには、その主面から半導体基板ＳＢの厚さ方向に延びる溝（ゲート溝）ＴＲが形成されている。溝ＴＲは、エミッタ領域ＥＲとその下のチャネル形成領域ＣＨとを貫通して、ドリフト領域ＤＦに達するように形成されている。別の見方をすると、隣り合う溝ＴＲの間にチャネル形成領域ＣＨが形成され、チャネル形成領域ＣＨの上部で、かつ、溝ＴＲに隣接する位置に、エミッタ領域ＥＲが形成されている。
【0030】
溝ＴＲ内には、ゲート絶縁膜ＧＦを介してトレンチゲート電極ＴＧが埋め込まれている。ゲート絶縁膜ＧＦは、例えば酸化シリコン膜からなり、溝ＴＲの底面および側面に形成されている。トレンチゲート電極ＴＧは、例えばｎ型不純物（例えばリン）が導入された多結晶シリコン膜からなる。トレンチゲート電極ＴＧは、上記単位トランジスタセルのゲート（ゲート電極）としての機能を有している。トレンチゲート電極ＴＧは、上記ゲート電極配線ＧＥＷと電気的に接続されている。
【0031】
また、半導体基板ＳＢの主面上には、エミッタ領域ＥＲおよびトレンチゲート電極ＴＧの上面を覆うように、絶縁膜ＺＦが形成されている。絶縁膜ＺＦは、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる。図７および図８の場合は、絶縁膜ＺＦは、酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上の窒化シリコン膜ＮＴと、窒化シリコン膜ＮＴ上の酸化シリコン膜ＯＸ２との積層膜からなる。絶縁膜ＺＦ上には、上記エミッタ電極ＥＥが形成されている。
【0032】
エミッタ電極ＥＥは、バリア導体膜ＢＦと、その上に形成された主導体膜ＭＦとの積層膜で形成されている。主導体膜ＭＦの厚さは、バリア導体膜ＢＦの厚さよりも厚い。バリア導体膜ＢＦは、例えば、チタンタングステン（ＴｉＷ）からなる。主導体膜ＭＦは、例えば、アルミニウム（Ａｌ）の単体膜、ＡｌにＳｉまたは銅（Ｃｕ）を添加した導体膜、あるいはＡｌにＳｉおよびＣｕを添加した導体膜からなる。この中でもＡｌスパイクを抑制する観点からはＡｌＳｉが好ましい。Ａｌ中のＳｉの含有率は、例えば、０．５％～１．５％の範囲である。
【0033】
また、素子領域ＤＲにおいて、絶縁膜ＺＦおよびエミッタ領域ＥＲを貫通してチャネル形成領域ＣＨに達するコンタクトホール（接続溝）ＣＴ１が形成されている。コンタクトホールＣＴ１内は、エミッタ電極ＥＥで埋め込まれている。エミッタ電極ＥＥは、コンタクトホールＣＴ１の側面から露出するエミッタ領域ＥＲと接して、そのエミッタ領域ＥＲと電気的に接続されている。また、エミッタ電極ＥＥは、コンタクトホールＣＴ１の底部に隣接する位置の半導体基板ＳＢに形成されたｐ＋型半導体領域ＰＳ１を通じて、ｐ型のチャネル形成領域ＣＨと電気的に接続されている。平面視において、エミッタ電極ＥＥは、パワートランジスタを構成する複数の単位トランジスタセルが形成された素子領域ＤＲ全体にわたって形成されている。
【0034】
半導体装置ＣＰは、最上層の膜（絶縁膜）として、絶縁性の保護膜（表面保護膜、パッシベーション膜）ＰＦを有している。保護膜ＰＦは、絶縁膜からなるが、好ましくは、ポリイミド樹脂などの樹脂膜からなる。本実施の形態では、保護膜ＰＦは、窒化シリコン膜を含んでいない。エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷと接続配線部ＪＷとは、保護膜ＰＦで覆われている。すなわち、絶縁膜ＺＦ上に、エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷと接続配線部ＪＷとを覆うように、保護膜ＰＦが形成されている。保護膜ＰＦは、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷに接している。
【0035】
但し、保護膜ＰＦには、パッド（ボンディングパッド）用の開口部が形成されている。保護膜ＰＦのエミッタパッド用の開口部は、平面視においてエミッタ電極ＥＥに内包されるように形成されており、保護膜ＰＦのエミッタパッド用の開口部からエミッタ電極ＥＥの一部が露出される。保護膜ＰＦのエミッタパッド用の開口部から露出するエミッタ電極ＥＥにより、エミッタパッド（エミッタ用のボンディングパッド）が形成される。また、保護膜ＰＦのゲートパッド用の開口部は、平面視においてゲート電極部ＧＥに内包されるように形成されており、保護膜ＰＦのゲートパッド用の開口部からゲート電極部ＧＥの一部が露出される。保護膜ＰＦのゲートパッド用の開口部から露出する上記ゲート電極部ＧＥにより、ゲートパッド（ゲート用のボンディングパッド）が形成される。上記ゲート配線部ＧＷと上記内側周回配線ＦＣＷと上記外側周回配線ＳＣＷと上記接続配線部ＪＷとは、全体が保護膜ＰＦで覆われており、保護膜ＰＦから露出されない。
【0036】
素子領域ＤＲに形成されている複数の単位トランジスタセルのトレンチゲート電極ＴＧは、ゲート電極配線ＧＥＷを通じて互いに電気的に接続されている。このため、ゲート用のパッドから、ゲート電極配線ＧＥＷを通じて、パワートランジスタのゲート（パワートランジスタを構成する複数の単位トランジスタセルのトレンチゲート電極ＴＧ）に、ゲート電圧が供給される。
【0037】
また、パワートランジスタを構成する複数の単位トランジスタセルのエミッタ領域ＥＲは、エミッタ電極ＥＥに電気的に接続されるとともに、そのエミッタ電極ＥＥを通じて互いに電気的に接続されている。
【0038】
また、パワートランジスタを構成する複数の単位トランジスタセルのコレクタ領域は、コレクタ領域ＣＲおよびコレクタ電極ＣＥを通じて、互いに電気的に接続されている。
【0039】
また、ここでは、素子領域ＤＲに形成する半導体素子としてＩＧＢＴを適用した場合について説明した。他の形態として、素子領域ＤＲに形成する半導体素子として、上記したＩＧＢＴに代えて、パワーＭＯＳＦＥＴを形成してもよい。その場合は、エミッタ領域ＥＲはソース領域となり、エミッタ電極ＥＥはソース電極となり、コレクタ領域ＣＲは形成されず、コレクタ電極ＣＥはドレイン電極となる。また、素子領域ＤＲに形成する半導体素子として、ＩＧＢＴやパワーＭＯＳＦＥＴに代えて、ＲＣ（Reverse-Conducting）－ＩＧＢＴやバイポーラトランジスタ（Bipolar Transistor）等のような他のトランジスタを単位トランジスタセルとして適用してもよい。また、素子領域ＤＲに形成する半導体素子としてダイオードを適用することもできる。その場合は、エミッタ電極ＥＥとコレクタ電極ＣＥのうちの一方がアノード電極となり、他方がカソード電極となり、ゲート電極配線ＧＥＷは形成されない。
【0040】
【0041】
図６に示されるように、半導体装置ＣＰの周辺領域において、半導体基板ＳＢの主面側には、ｐ型半導体領域ＦＰＲとｐ－型のリサーフ領域ＲＳとが形成されている。ｐ型半導体領域ＦＰＲは、半導体基板ＳＢに形成されたｐ型半導体領域からなり、リサーフ領域ＲＳは、半導体基板ＳＢに形成されたｐ－型半導体領域からなり、ｐ－型のリサーフ領域ＲＳの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域ＦＰＲの不純物濃度（ｐ型不純物濃度）よりも低い。ｐ型半導体領域ＦＰＲの平面形状は、図５に示されるように、素子領域ＤＲを取り囲むように平面視で枠状に形成されている。ｐ型半導体領域ＦＰＲは、パワートランジスタのオフ時に０Ｖの電位（グランド電位）に固定される。
【0042】
また、ｐ－型のリサーフ領域ＲＳも素子領域ＤＲを取り囲むように形成されている。このリサーフ領域ＲＳは、ｐ型半導体領域ＦＰＲと電気的に接続された状態で半導体装置ＣＰの外周に向かって延び、フィールドプレート部ＦＰの下方（直下）に形成されている。フィールドプレート部ＦＰとリサーフ領域ＲＳとの組み合わせは、耐圧特性の上で非常に相性が良く、リサーフ領域ＲＳを設けることで、半導体基板ＳＢの主面の電界（表面電界）を緩和でき、耐圧を向上させることができる。
【0043】
また、半導体基板ＳＢの主面において、フィールドプレート部ＦＰより更に外側（外周側）には、フィールドプレート部ＦＰを取り囲むように、ｎ＋型のチャネルストッパ領域ＣＳが形成されている。チャネルストッパ領域ＣＳは、ｐ型半導体領域ＦＰＲから延びる空乏層の延びを抑える機能を有している。このチャネルストッパ領域ＣＳは、パワートランジスタのオフ時に例えば６００Ｖ程度の電位に固定される。
【0044】
また、図６に示されるように、半導体装置ＣＰの周辺領域において、半導体基板ＳＢの主面上には、絶縁膜ＩＬ１と、その絶縁膜ＩＬ１を覆うように絶縁膜ＩＬ２とが形成されている。絶縁膜ＩＬ１の厚さは、絶縁膜ＩＬ２の厚さよりも厚い。絶縁膜ＩＬ１は、例えばシリコン酸化膜からなり、絶縁膜ＩＬ１の厚さは、例えば１μｍ程度である。絶縁膜ＩＬ１の平面形状は、図５に示されるように、ｐ型半導体領域ＦＰＲを取り囲むように平面視で枠状に形成されている。ｐ型半導体領域ＦＰＲは、絶縁膜ＩＬ１に対して自己整合的に形成されており、平面視において、ｐ型半導体領域ＦＰＲの外周端部は、厚い絶縁膜ＩＬ１の内周端部とほぼ一致している。絶縁膜ＩＬ２は、例えば、絶縁膜ＩＬ１と同様にシリコン酸化膜からなるが、絶縁膜ＩＬ１よりも薄く、絶縁膜ＩＬ２の厚さは、例えば０．２μｍ程度である。
【0045】
また、図６に示されるように、絶縁膜ＩＬ１および絶縁膜ＩＬ２上には、上述したフィールドプレート部ＦＰが形成されている。フィールドプレート部ＦＰは、パワートランジスタのオフ時に半導体装置ＣＰの周辺領域ＰＲの耐圧を確保するための構造体である。フィールドプレート部ＦＰは、上記パワートランジスタ（素子領域ＤＲに形成された複数の単位トランジスタセルにより構成されるパワートランジスタ）のコレクタ－エミッタ間に電気的に接続された状態で、半導体装置ＣＰの周辺領域ＰＲ（図３参照）に配置されている。フィールドプレート部ＦＰを構成する導体パターンＦＣＰ，ＴＣＰ，ＳＣＰに電流を流すことで、一定の電位を持ったフィールドプレートを形成し、その電位分布で周辺領域の耐圧を確保することができる。
【0046】
フィールドプレート部ＦＰは、図１、図４および図６に示されるように、内側の導体パターンＦＣＰと、その外側の導体パターンＳＣＰと、それら（導体パターンＦＣＰおよび導体パターンＳＣＰ）を電気的に接続する中間の導体パターンＴＣＰとを、一体的に有している。これらの導体パターンＦＣＰ，ＳＣＰ，ＴＣＰは、多結晶シリコン（ポリシリコン）からなり、その厚さは、例えば５００～６００ｎｍ程度である。導体パターンＦＣＰ，ＳＣＰ，ＴＣＰは、フィールドプレートとして適した抵抗率になるように、所定濃度の不純物（ｎ型またはｐ型の不純物）を含んでいる。導体パターンＦＣＰ，ＳＣＰ，ＴＣＰの不純物濃度は、例えば１×１０１７／ｃｍ３～１×１０２０／ｃｍ３程度とすることができる。
【0047】
内側の導体パターンＦＣＰは、図１および図４からも分かるように、平面視において、素子領域ＤＲを取り囲むように枠状に形成されている。内側の導体パターンＦＣＰは、図６に示されるように、平面視において絶縁膜ＩＬ１に重なる部分と絶縁膜ＩＬ１に重ならない部分とを一体的に有している。すなわち、内側の導体パターンＦＣＰのうちの内周側の部分は、半導体基板ＳＢ（ｐ型半導体領域ＦＰＲ）上の絶縁膜ＩＬ２上に形成されており、その下方には絶縁膜ＩＬ１は存在していないが、内側の導体パターンＦＣＰのうちの外周側の部分は、絶縁膜ＩＬ１上の絶縁膜ＩＬ２上に形成されており、その下方に絶縁膜ＩＬ１が存在している。
【0048】
外側の導体パターンＳＣＰは、図１および図４からも分かるように、平面視において、内側の導体パターンＦＣＰを取り囲むように枠状に形成されている。外側の導体パターンＳＣＰは、図６に示されるように、平面視において絶縁膜ＩＬ１に重なる部分と絶縁膜ＩＬ１に重ならない部分とを一体的に有している。すなわち、外側の導体パターンＳＣＰのうちの内周側の部分は、絶縁膜ＩＬ１上の絶縁膜ＩＬ２上に形成されており、その下方に絶縁膜ＩＬ１が存在しているが、外側の導体パターンＳＣＰのうちの外周側の部分は、半導体基板ＳＢ上の絶縁膜ＩＬ２上に形成されており、その下方には絶縁膜ＩＬ１は存在していない。
【0049】
中間の導体パターンＴＣＰは、図１および図４からも分かるように、平面視において内側の導体パターンＦＣＰと外側の導体パターンＳＣＰとの間に形成されており、断面視において、絶縁膜ＩＬ１上の絶縁膜ＩＬ２上に形成されている。このため、中間の導体パターンＴＣＰの下方には絶縁膜ＩＬ１が存在している。
【0050】
また、中間の導体パターンＴＣＰは、図１および図４に示されるように、例えば、平面視においてスパイラル状（渦状）に形成されている。中間の導体パターンＴＣＰの互いに反対側に位置する両方の端部のうち、一方の端部は内側の導体パターンＦＣＰに一体的に接続され、他方の端部は外側の導体パターンＳＣＰに一体的に接続されている。
【0051】
このようなフィールドプレート部ＦＰの導体パターンＦＣＰ，ＴＣＰ，ＳＣＰに、コレクタからエミッタに向かって（すなわち外側の導体パターンＳＣＰから内側の導体パターンＦＣＰに向かって）電流（例えば数μＡ程度の電流）を流すと、導体パターンＦＣＰ，ＴＣＰ，ＳＣＰにより電位が分圧され、周辺領域ＰＲに一定の電位を持ったフィールドプレートが形成される。そして、そのフィールドプレートの電位分布によって周辺領域ＰＲにおける半導体基板ＳＢ内部の電界分布が均一化され、また、半導体基板ＳＢの上面の電位が固定され、その結果、半導体装置ＣＰの周辺領域ＰＲの耐圧が向上し、半導体装置ＣＰの信頼性が向上する。また、フィールドプレート部ＦＰを用いた周辺構造では、導体パターンＦＣＰ，ＳＣＰ，ＴＣＰに流れる電流によってコレクタ－エミッタ間の電位分布が固定されているため、半導体装置ＣＰは外部電荷の影響を受け難くなる。
【0052】
図６に示されるように、半導体基板ＳＢの主面上には、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＳＣＰ，ＴＣＰ）および絶縁膜ＩＬ２等を覆うように、上述した絶縁膜ＺＦが形成されている。そして、この絶縁膜ＺＦ上には、上述した内側周回配線ＦＣＷおよび外側周回配線ＳＣＷが形成されている。内側周回配線ＦＣＷおよび外側周回配線ＳＣＷは、エミッタ電極ＥＥと同様に、バリア導体膜ＢＦと、その上に形成された主導体膜ＭＦとの積層膜で形成されている。
【0053】
図６に示されるように、内側周回配線ＦＣＷは、絶縁膜ＺＦおよび絶縁膜ＩＬ２に形成されたコンタクトホールＣＴ２を通じてｐ型半導体領域ＦＰＲと電気的に接続されている。すなわち、コンタクトホールＣＴ２は、ｐ型半導体領域ＦＰＲと平面視で重なる位置に形成されており、絶縁膜ＺＦとその下の絶縁膜ＩＬ２とを貫通し、コンタクトホールＣＴ２内は内側周回配線ＦＣＷで埋め込まれている。内側周回配線ＦＣＷは、半導体基板ＳＢにおける絶縁膜ＺＦ（のコンタクトホールＣＴ）から露出する部分と電気的に接続されている。具体的には、コンタクトホールＣＴ２の底部ではｐ型半導体領域ＦＰＲが露出して、コンタクトホールＣＴ２内の内側周回配線ＦＣＷとｐ型半導体領域ＦＰＲとが電気的に接続される。また、ｐ型半導体領域ＦＰＲにおけるコンタクトホールＣＴ２の底部に隣接する位置に、ｐ型半導体領域ＦＰＲよりも高不純物濃度のｐ＋型半導体領域ＰＳ２を形成しておき、内側周回配線ＦＣＷをｐ＋型半導体領域ＰＳ２を通じてｐ型半導体領域ＦＰＲと電気的に接続することもできる。これにより、側周回配線ＦＣＷとｐ型半導体領域ＦＰＲとの接続抵抗を低減することができる。
【0054】
また、図６に示されるように、内側周回配線ＦＣＷは、絶縁膜ＺＦに形成されたコンタクトホールＣＴ３を通じてフィールドプレート部ＦＰの導体パターンＦＣＰと電気的に接続されている。すなわち、コンタクトホールＣＴ３は、フィールドプレート部ＦＰの導体パターンＦＣＰと平面視で重なる位置に形成されており、絶縁膜ＺＦを貫通し、コンタクトホールＣＴ３内は内側周回配線ＦＣＷで埋め込まれている。コンタクトホールＣＴ３の底部ではフィールドプレート部ＦＰの導体パターンＦＣＰが露出して、コンタクトホールＣＴ３内の内側周回配線ＦＣＷとフィールドプレート部ＦＰの導体パターンＦＣＰとが電気的に接続される。また、フィールドプレート部ＦＰの導体パターンＦＣＰにおけるコンタクトホールＣＴ３の底部に隣接する位置に、導体パターンＦＣＰよりも高不純物濃度のｐ＋型半導体領域（図示せず）を形成しておき、そのｐ＋型半導体領域を通じて内側周回配線ＦＣＷをフィールドプレート部ＦＰの導体パターンＦＣＰと電気的に接続することもできる。これにより、内側周回配線ＦＣＷとフィールドプレート部ＦＰの導体パターンＦＣＰとの接続抵抗を低減することができる。図６の場合は、コンタクトホールＣＴ３は、絶縁膜ＩＬ１上に位置する部分の導体パターンＦＣＰ上ではなく、絶縁膜ＩＬ１上には位置しない部分の導体パターンＦＣＰ上に形成している。
【0055】
他の形態として、コンタクトホールＣＴ３を、絶縁膜ＩＬ１上に位置する部分の導体パターンＦＣＰ上（すなわち平面視において絶縁膜ＩＬ１に重なる位置の導体パターンＦＣＰ上）に設けることもできる。また、その場合は、平面視において、導体パターンＦＣＰの全てが絶縁膜ＩＬ１と重なっていてもよい。
【0056】
コンタクトホールＣＴ３は、平面視で内側周回配線ＦＣＷの外周に沿って周回するように形成することができ、コンタクトホールＣＴ２も同様である。
【0057】
また、図６に示されるように、外側周回配線ＳＣＷは、絶縁膜ＺＦおよび絶縁膜ＩＬ２に形成されたコンタクトホールＣＴ４を通じて、ｐ＋型半導体領域ＰＳ３およびｎ＋型のチャネルストッパ領域ＣＳと電気的に接続されている。ｐ＋型半導体領域ＰＳ３は、半導体基板ＳＢに形成されたｐ型の半導体領域であり、チャネルストッパ領域ＣＳは、半導体基板ＳＢに形成されたｎ型の半導体領域である。コンタクトホールＣＴ４は、ｐ＋型半導体領域ＰＳ３と平面視で重なる位置に形成されており、絶縁膜ＺＦとその下の絶縁膜ＩＬ２とを貫通し、コンタクトホールＣＴ４内は外側周回配線ＳＣＷで埋め込まれている。外側周回配線ＳＣＷは、半導体基板ＳＢにおける絶縁膜ＺＦ（のコンタクトホールＣＴ４）から露出する部分と電気的に接続されている。具体的には、コンタクトホールＣＴ４内の外側周回配線ＳＣＷは、コンタクトホールＣＴ２の底部で露出するｐ＋型半導体領域ＰＳ３と電気的に接続される。外側周回配線ＳＣＷは、コンタクトホールＣＴ４およびｐ＋型半導体領域ＰＳ３を通じて半導体基板ＳＢの裏面側のコレクタ領域ＣＲと電気的に接続されている。従って、外側周回配線ＳＣＷは、半導体基板ＳＢを通じてコレクタ電極ＣＥと電気的に接続される。
【0058】
また、図６に示されるように、外側周回配線ＳＣＷは、絶縁膜ＺＦに形成されたコンタクトホールＣＴ５を通じてフィールドプレート部ＦＰの導体パターンＳＣＰと電気的に接続されている。すなわち、コンタクトホールＣＴ５は、フィールドプレート部ＦＰの導体パターンＳＣＰと平面視で重なる位置に形成されており、絶縁膜ＺＦを貫通し、コンタクトホールＣＴ５内は外側周回配線ＳＣＷで埋め込まれている。コンタクトホールＣＴ５の底部ではフィールドプレート部ＦＰの導体パターンＳＣＰが露出して、コンタクトホールＣＴ５内の外側周回配線ＳＣＷとフィールドプレート部ＦＰの導体パターンＳＣＰとが電気的に接続される。また、フィールドプレート部ＦＰの導体パターンＳＣＰにおけるコンタクトホールＣＴ５の底部に隣接する位置に、導体パターンＳＣＰよりも高不純物濃度のｐ＋型半導体領域（図示せず）を形成しておき、そのｐ＋型半導体領域を通じて外側周回配線ＳＣＷをフィールドプレート部ＦＰの導体パターンＳＣＰと電気的に接続することもできる。これにより、外側周回配線ＳＣＷとフィールドプレート部ＦＰの導体パターンＳＣＰとの接続抵抗を低減することができる。図６の場合は、コンタクトホールＣＴ５は、絶縁膜ＩＬ１上に位置する部分の導体パターンＳＣＰ上ではなく、絶縁膜ＩＬ１上には位置しない部分の導体パターンＳＣＰ上に形成している。
【0059】
他の形態として、コンタクトホールＣＴ５を、絶縁膜ＩＬ１上に位置する部分の導体パターンＳＣＰ上（すなわち平面視において絶縁膜ＩＬ１に重なる位置の導体パターンＳＣＰ上）に設けることもできる。また、その場合は、平面視において、導体パターンＳＣＰの全てが絶縁膜ＩＬ１と重なっていてもよい。
【0060】
コンタクトホールＣＴ５は、平面視で外側周回配線ＳＣＷの外周に沿って周回するように形成することができ、コンタクトホールＣＴ４も同様である。
【0061】
従って、半導体装置ＣＰ（半導体基板ＳＢ）の素子領域ＤＲでは、半導体基板ＳＢの主面上に、エミッタ領域ＥＲおよびトレンチゲート電極ＴＧを覆うように、絶縁膜ＺＦが形成されている。また、半導体装置ＣＰ（半導体基板ＳＢ）の周辺領域ＰＲでは、半導体基板ＳＢの主面上に、絶縁膜（ここでは絶縁膜ＩＬ１および絶縁膜ＩＬ２からなる絶縁膜）を介してフィールドプレート部ＦＰが形成されている。そして、半導体基板ＳＢの主面上に、絶縁膜ＩＬ１，ＩＬ２およびフィールドプレート部ＦＰ（導体パターンＦＣＰ，ＳＣＰ，ＴＣＰ）を覆うように、絶縁膜ＺＦが形成されている。絶縁膜ＺＦは、層間絶縁膜として機能することができるが、フィールドプレート部ＦＰを覆っているため、フィールドプレート部ＦＰの保護膜としても機能することができる。更に、絶縁膜ＺＦ上に、エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷとが形成され、それらを覆うように、絶縁膜ＺＦ上に保護膜ＰＦが形成されている。
【0062】
エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷのそれぞれの厚さは、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＳＣＰ，ＴＣＰ）の厚さよりも厚い。なお、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷのそれぞれの厚さは、絶縁膜ＺＦ上に位置する部分の厚さ（図６に示される厚さＴ１）として規定することができる。また、図６には、フィールドプレート部ＦＰの厚さＴ２も示されており、Ｔ１＞Ｔ２が成り立つ。
【0063】
保護膜ＰＦは、半導体チップである半導体装置ＣＰの最上層の膜である。エミッタ電極ＥＥの一部（中央部）が保護膜ＰＦの開口部から露出されて、エミッタ用パッドが形成され、また、ゲート電極配線ＧＥＷのゲート電極部ＧＥの一部が保護膜ＰＦの開口部から露出されて、ゲート用パッドが形成されている。
【0064】
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法の一例を図９～図１９を参照して説明する。図９～図１９は、本実施の形態の半導体装置の製造工程中の要部断面図である。図９～図１９のそれぞれにおいて、図中の左側に示される断面は、上記図７に対応する断面であり、図中の右側に示される断面は、上記図６に対応する断面である。
次に、本実施の形態の半導体装置の製造方法の一例を図９～図１９を参照して説明する。図９～図１９は、本実施の形態の半導体装置の製造工程中の要部断面図である。図９～図１９のそれぞれにおいて、図中の左側に示される断面は、上記図７に対応する断面であり、図中の右側に示される断面は、上記図６に対応する断面である。
【0065】
まず、図９に示されるように、半導体基板ＳＢを用意する。この段階では、半導体基板ＳＢは、平面視で略円形状の半導体ウエハである。半導体基板ＳＢは、主面と、それとは反対側の裏面とを有している。半導体基板ＳＢは、例えば単結晶シリコンからなり、ｎ型不純物が導入されたｎ－型の半導体基板を用いることができる。半導体基板ＳＢとして、半導体基板上にエピタキシャル半導体層を形成したエピタキシャルウエハを用いることもできる。
【0066】
次に、半導体基板ＳＢの主面上にシリコン酸化膜などからなる絶縁膜を形成した後、その絶縁膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることで、図１０に示されるように、周辺領域ＰＲにおける半導体基板ＳＢの主面上に絶縁膜ＩＬ１のパターンを形成する。
【0067】
次に、周辺領域ＰＲにおける半導体基板ＳＢの主面側に、フォトレジストパターンをマスクとしたイオン注入を行うことにより、ｐ－型のリサーフ領域ＲＳを形成する。
【0068】
周辺領域ＰＲにおける半導体基板ＳＢの主面側に、フォトレジストパターンおよび絶縁膜ＩＬ１をマスクとしたイオン注入を行うことにより、ｐ型半導体領域ＦＰＲを形成する。ｐ型半導体領域ＦＰＲは、絶縁膜ＩＬ１の内周端部に対して自己整合的に形成される。
【0069】
次に、図１１に示されるように、素子領域ＤＲにおける半導体基板ＳＢに溝ＴＲをエッチングにより形成してから、溝ＴＲの内面（側面および底面）にゲート絶縁膜ＧＦを熱酸化法などを用いて形成する。それから、半導体基板ＳＢの主面上に、溝ＴＲ内を埋めるように、トレンチゲート電極ＴＧ形成用の導体膜（例えば多結晶シリコン膜）をＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法などで形成してから、その導体膜をエッチバックする。これにより、溝ＴＲ内にゲート絶縁膜ＧＦを介して残存する導体膜により、トレンチゲート電極ＴＧが形成される。
【0070】
次に、図１２に示されるように、半導体基板ＳＢの主面上に、絶縁膜ＩＬ２および多結晶シリコン膜（フィールドプレート部ＦＰ形成用の多結晶シリコン膜）をＣＶＤ法などを用いて順に形成した後、その多結晶シリコン膜ＰＣに、ｐ型またはｎ型の不純物をイオン注入により導入する。それから、その多結晶シリコン膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、フィールドプレート部ＦＰを構成する導体パターンＦＣＰ，ＳＣＰ，ＴＣＰを形成する。図１２には、この段階が示されている。フィールドプレート部ＦＰを構成する導体パターンＦＣＰ，ＳＣＰ，ＴＣＰは、半導体基板ＳＢの主面上に絶縁膜（ここでは絶縁膜ＩＬ１および絶縁膜ＩＬ２からなる絶縁膜）を介して形成される。
【0071】
次に、図１３に示されるように、素子領域ＤＲにおける半導体基板ＳＢに、フォトレジストパターンをマスクとしてｐ型不純物のイオン注入を行うことにより、ｐ型のチャネル形成領域ＣＨを形成し、その後、同じフォトレジストパターンをマスクとしてｎ型不純物のイオン注入を行うことにより、ｎ型のエミッタ領域ＥＲを形成する。
【0072】
次に、周辺領域ＰＲにおける半導体基板ＳＢの主面側に、フォトレジストパターンをマスクとしたイオン注入を行うことにより、ｎ＋型のチャネルストッパ領域ＣＳを形成する。
【0073】
次に、図１４に示されるように、半導体基板ＳＢの主面上に、トレンチゲート電極ＴＧ、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＳＣＰ，ＴＣＰ）、絶縁膜ＩＬ２および絶縁膜ＩＬ１を覆うように、絶縁膜ＺＦを形成する。絶縁膜ＺＦは、上述のように、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる。絶縁膜ＺＦを構成する窒化シリコン膜と酸化シリコン膜とは、それぞれＣＶＤ法などを用いて形成することができる。
【0074】
図１４の場合は、絶縁膜ＺＦは、酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上の窒化シリコン膜ＮＴと、窒化シリコン膜ＮＴ上の酸化シリコン膜ＯＸ２との積層膜からなる。この場合は、絶縁膜ＺＦを形成する工程は、酸化シリコン膜ＯＸ１を形成する工程と、酸化シリコン膜ＯＸ１上に窒化シリコン膜ＮＴを形成する工程と、窒化シリコン膜ＮＴ上に酸化シリコン膜ＯＸ２を形成する工程とを含んでいる。
【0075】
次に、図１５に示されるように、絶縁膜ＺＦに、フォトリソグラフィ技術およびエッチング技術を用いてコンタクトホールＣＴ１を形成する。コンタクトホールＣＴ１の底部で半導体基板ＳＢをエッチングすることにより、コンタクトホールＣＴ１は、絶縁膜ＺＦおよびエミッタ領域ＥＲを貫通してチャネル形成領域ＣＨに達するように形成される。また、絶縁膜ＺＦに、フォトリソグラフィ技術およびエッチング技術を用いてコンタクトホールＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５を形成する。
【0076】
次に、図１６に示されるように、イオン注入により、ｐ＋型半導体領域ＰＳ１，ＰＳ２，ＰＳ３を形成する。ｐ＋型半導体領域ＰＳ１は、コンタクトホールＣＴ１の底部で露出するチャネル形成領域ＣＨ内に形成され、ｐ＋型半導体領域ＰＳ２は、コンタクトホールＣＴ３の底部で露出する半導体基板ＳＢ内に形成され、ｐ＋型半導体領域ＰＳ３は、コンタクトホールＣＴ５の底部で露出する半導体基板ＳＢ内に形成される。また、この際、コンタクトホールＣＴ３の底部で露出する導体パターンＦＣＰの上部とコンタクトホールＣＴ５の底部で露出する導体パターンＳＣＰの上部とにｐ＋型の半導体領域（図示せず）を形成することもできる。
【0077】
次に、図１７に示されるように、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５の内面（側面および底面）上を含む絶縁膜ＺＦ上に、バリア導体膜ＢＦをスパッタリング法などを用いて形成してから、そのバリア導体膜ＢＦ上に主導体膜ＭＦをスパッタリング法などを用いて、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５内を埋め込むように形成する。それから、バリア導体膜ＢＦと主導体膜ＭＦとの主導体膜を、フォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷを形成する。図１７には、この段階が示されている。
【0078】
次に、図１８に示されるように、絶縁膜ＺＦ上に、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷを覆うように、ポリイミド樹脂などからなる保護膜ＰＦを形成する。それから、保護膜ＰＦにエミッタパッド用開口部とゲートパッド用開口部とを形成する。保護膜ＰＦのエミッタパッド用開口部からエミッタ電極ＥＥの一部が露出されてエミッタパッドが形成され、保護膜ＰＦのゲートパッド用開口部からゲート電極配線ＧＥＷの上記ゲート電極部ＧＥが露出されてゲートパッドが形成される。
【0079】
次に、必要に応じて半導体基板ＳＢの裏面側を研削して半導体基板ＳＢを薄くする。
【0080】
次に、図１９に示されるように、半導体基板ＳＢの裏面側に、イオン注入によりｎ型のフィールドストップ領域ＳＲを形成してから、イオン注入によりｐ型のコレクタ領域ＣＲを形成する。
【0081】
次に、半導体基板ＳＢの裏面上にスパッタリング法などを用いてコレクタ電極ＣＥを形成する。その後、半導体基板ＳＢをダイシングにより切断して個片化する。これにより、半導体チップとしての半導体装置ＣＰが製造される。
【0082】
また、製造された半導体装置ＣＰを用いて半導体パッケージを製造することができる。例えば、リードフレーム（図示せず）のダイパッド上に半導体装置ＣＰを搭載してダイパッドと半導体装置ＣＰのコレクタ電極ＣＥとダイパッドとを電気的に接続してから、リードフレームの複数のリードと半導体装置ＣＰのエミッタ用パッド（エミッタ電極ＥＥ）およびゲート用パッド（ゲート電極ＧＥ）とを導電性接続部材（例えばボンディングワイヤ）を介してそれぞれ電気的に接続する。それから、半導体装置ＣＰと導電性接続部材とダイパッドとリードとを樹脂封止してから、リードおよびダイパッドをリードフレームから切断して分離する。このようにして、半導体パッケージを製造することができる。
【0083】
＜検討の経緯＞
本発明者は、抵抗性フィールドプレート部を有する半導体装置について検討している。抵抗性フィールドプレート部（上記フィールドプレート部ＦＰに対応）は、多結晶シリコンからなり、半導体基板ＳＢの主面上に、絶縁膜を介して形成される。
本発明者は、抵抗性フィールドプレート部を有する半導体装置について検討している。抵抗性フィールドプレート部（上記フィールドプレート部ＦＰに対応）は、多結晶シリコンからなり、半導体基板ＳＢの主面上に、絶縁膜を介して形成される。
【0084】
図２０は、本発明者が検討した第１検討例の半導体装置の要部断面図であり、上記図６に相当するものである。図２０に示される第１検討例の半導体装置においては、上記絶縁膜ＺＦに相当する絶縁膜ＺＦ１００は、酸化シリコン膜の単体膜により構成されている。
【0085】
抵抗性フィールドプレート部を有する半導体装置については、耐湿性を向上させることが重要である。なぜなら、半導体装置ＣＰ内に水分が侵入してフィールドプレート部ＦＰに到達すると、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応して劣化し、不具合が生じる虞があるからである。例えば、フィールドプレート部ＦＰは、幅が細いパターン（導体パターンＴＣＰ）を有しており、その細いパターンが侵入した水分と反応して、断線する虞がある。
【0086】
図２０に示される第１検討例の半導体装置においては、フィールドプレート部ＦＰを覆う絶縁膜ＺＦ１００は、酸化シリコン膜の単体膜により構成されている。酸化シリコン膜は、水分に対するバリア性が低く、水分を通過させやすい膜（水分の透過率が高い膜）である。このため、保護膜ＰＦを通過した水分は、更に絶縁膜ＺＦ１００を通過してフィールドプレート部ＦＰに到達しやすいため、フィールドプレート部ＦＰが水分と反応することが懸念される。フィールドプレート部ＦＰが水分と反応することは、半導体装置の信頼性の低下につながる。抵抗性フィールドプレート部を有する半導体装置の信頼性を向上させるためには、多結晶シリコンからなる抵抗性フィールドプレート部が水分と反応することを防ぐことが重要である。
【0087】
＜主要な特徴と効果について＞
フィールドプレート部ＦＰは、多結晶シリコンからなり、半導体基板ＳＢの主面上に、絶縁膜（ここでは絶縁膜ＩＬ１および絶縁膜ＩＬ２からなる絶縁膜）を介して形成されており、その絶縁膜上に、フィールドプレート部ＦＰを覆うように、絶縁膜ＺＦが形成されている。
フィールドプレート部ＦＰは、多結晶シリコンからなり、半導体基板ＳＢの主面上に、絶縁膜（ここでは絶縁膜ＩＬ１および絶縁膜ＩＬ２からなる絶縁膜）を介して形成されており、その絶縁膜上に、フィールドプレート部ＦＰを覆うように、絶縁膜ＺＦが形成されている。
【0088】
本実施の形態では、絶縁膜ＺＦは、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる。図６～図８の場合は、絶縁膜ＺＦは、酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上の窒化シリコン膜ＮＴと、窒化シリコン膜ＮＴ上の酸化シリコン膜ＯＸ２との積層膜からなる。酸化シリコン膜に比べて、窒化シリコン膜は、水分に対するバリア性が高く、水分を通過させにくい膜（水分の透過率が低い膜）である。本実施の形態では、フィールドプレート部ＦＰを覆う絶縁膜ＺＦは、水分に対するバリア性が高い窒化シリコン膜ＮＴを含んでおり、絶縁膜ＺＦに含まれている窒化シリコン膜ＮＴが、水分に対するバリア膜として機能することができる。このため、絶縁膜ＺＦが窒化シリコン膜ＮＴを含んでいることにより、水分が絶縁膜ＺＦを通過してフィールドプレート部ＦＰに到達するのを抑制または防止することができる。これにより、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応することを抑制または防止することができ、抵抗性フィールドプレート部を有する半導体装置の信頼性を向上させることができる。
【0089】
図２１は、本発明者が検討した第２検討例の半導体装置の要部断面図であり、上記図６に相当するものである。図２１に示される第２検討例の半導体装置においては、上記絶縁膜ＺＦに相当する絶縁膜ＺＦ２００は、窒化シリコン膜の単体膜により構成されている。
【0090】
図２１に示される第２検討例の場合は、フィールドプレート部ＦＰを覆う絶縁膜ＺＦ２００が窒化シリコン膜の単体膜により構成されているため、水分が絶縁膜ＺＦ２００を通過してフィールドプレート部ＦＰに到達するのを抑制または防止することができる。これにより、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応することを抑制または防止することができる。
【0091】
しかしながら、図２１に示される第２検討例の場合は、フィールドプレート部ＦＰを覆う絶縁膜ＺＦ２００が窒化シリコン膜の単体膜により構成されていることで、以下のような問題が生じてしまう。
【0092】
すなわち、半導体基板の主面に形成された酸化シリコン膜に比べて、半導体基板の主面に形成された窒化シリコン膜は、半導体基板に応力を生じさせやすい。また、半導体基板の主面に形成された窒化シリコン膜は、その厚さが厚くなるほど、半導体基板により大きな応力を生じさせる。このため、図２１に示される第２検討例の場合は、フィールドプレート部ＦＰを覆う絶縁膜ＺＦ２００が窒化シリコン膜の単体膜により構成されていることから、窒化シリコンからなる絶縁膜ＺＦ２００が半導体基板ＳＢに応力を生じさせやすい。半導体装置の製造時に半導体基板に大きな応力が生じると、半導体基板の反りの原因となり、半導体装置の製造工程の管理が難しくなる。また、製造後の半導体装置において、半導体基板に大きな応力が生じると、半導体装置の電気的特性に影響を及ぼす虞がある。これは、半導体装置の電気的特性のばらつきを招くため、望ましくない。このため、図２１に示される第２検討例の場合において、フィールドプレート部ＦＰを覆う絶縁膜ＺＦ２００が半導体基板ＳＢに生じさせる応力を抑制するために、絶縁膜ＺＦ２００を薄くすることが考えられる。しかしながら、絶縁膜ＺＦ２００を薄くしてしまうと、フィールドプレート部ＦＰを覆う絶縁膜ＺＦ２００がフィールドプレート部ＦＰを保護する機能が低下してしまう。また、絶縁膜ＺＦ２００は、層間絶縁膜を兼ねているが、絶縁膜ＺＦ２００を薄くしてしまうと、層間絶縁膜としての機能も低下してしまう。このため、絶縁膜ＺＦ２００は、ある程度厚くする必要があるが、絶縁膜ＺＦ２００を厚くすると、上述のように絶縁膜ＺＦ２００に起因して半導体基板ＳＢに応力が生じることが懸念される。
【0093】
それに対して、本実施の形態では、絶縁膜ＺＦは、窒化シリコン膜の単体膜ではなく、一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなる。このため、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴの厚さを厚くしなくとも、絶縁膜ＺＦが一層以上の酸化シリコン膜（ここでは酸化シリコン膜ＯＸ１，ＯＸ２）を含むことにより、絶縁膜ＺＦの厚さを確保することができる。従って、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴの厚さを抑制しながら、絶縁膜ＺＦの厚さを確保して、フィールドプレート部ＦＰを覆う絶縁膜ＺＦがフィールドプレート部ＦＰを保護する機能を確保することができる。また、絶縁膜ＺＦの層間絶縁膜としての機能も確保することができる。
【0094】
また、半導体基板の主面に形成された窒化シリコン膜に比べて、半導体基板の主面に形成された酸化シリコン膜は、半導体基板に応力を生じさせにくい。このため、本実施の形態では、絶縁膜ＺＦが一層以上の酸化シリコン膜（ここでは酸化シリコン膜ＯＸ１，ＯＸ２）を含んでいても、半導体基板ＳＢ生じる応力を抑制することができる。本実施の形態では、絶縁膜ＺＦが一層以上の酸化シリコン膜（ここでは酸化シリコン膜ＯＸ１，ＯＸ２）を含むことで、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴの厚さを抑制できることにより、窒化シリコン膜ＮＴに起因して半導体基板ＳＢに生じる応力を抑制または防止することができる。これにより、半導体装置の製造時に、半導体基板に生じる応力に起因して半導体基板に反りが生じるのを抑制または防止できるため、半導体装置の製造工程の管理が容易となる。また、製造後の半導体装置において、半導体基板生じる応力が半導体装置の電気的特性に影響を及ぼすことを、抑制または防止することができる。このため、半導体装置の信頼性を向上させることができる。
【0095】
図２２は、本発明者が検討した第３検討例の半導体装置の要部断面図であり、上記図６に相当するものである。図２２に示される第３検討例の半導体装置においては、上記絶縁膜ＺＦに相当する絶縁膜ＺＦ１００は、上記第１検討例と同様に酸化シリコン膜の単体膜により構成されている。そして、図２２に示される第３検討例の半導体装置においては、上記保護膜ＰＦに相当する保護膜ＰＦ１００は、窒化シリコン膜ＰＦ１０１と窒化シリコン膜ＰＦ１０１上の樹脂膜ＰＦ１０２との積層膜により形成されている。
【0096】
図２２に示される第３検討例の場合は、保護膜ＰＦ１００は窒化シリコン膜ＰＦ１０１を含んでおり、この窒化シリコン膜ＰＦ１０１が水分に対するバリア膜として機能することができる。このため、図２２に示される第３検討例の場合は、水分が窒化シリコン膜ＰＦ１０１を通過することを抑制または防止できるため、水分が窒化シリコン膜ＰＦ１０１および絶縁膜ＺＦ１００を通過してフィールドプレート部ＦＰに到達するのを抑制または防止することができる。これにより、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応することを抑制または防止することができる。
【0097】
しかしながら、図２２に示される第３検討例の場合は、窒化シリコン膜ＰＦ１０１にクラックが発生する虞がある。その理由について、以下に説明する。
【0098】
すなわち、図２２に示される第３検討例の場合、窒化シリコン膜ＰＦ１０１を含む保護膜ＰＦ１００は、エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷとを覆うように形成されているが、エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷとは、厚さが厚い。このため、厚い電極等（エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷ）を覆う窒化シリコン膜ＰＦ１０１には、大きな段差が発生し、その段差に応力が集中してクラックが発生しやすくなってしまう。窒化シリコン膜ＰＦ１０１にクラックが発生すると、窒化シリコン膜ＰＦ１０１による水分の侵入を防止する作用が低下してしまうため、水分が窒化シリコン膜ＰＦ１０１および絶縁膜ＺＦ１００を通過してフィールドプレート部ＦＰに到達し、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応する現象が生じやすくなる。窒化シリコン膜ＰＦ１０１のクラックの発生を防ぐには、エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷとの厚さを薄くする必要があるが、それらを薄くすることは、半導体装置の性能を低下させる虞があるため、望ましくない。なぜなら、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷは、抵抗を低くすることが望ましいが、そのためには、それらの厚さをある程度厚くすることが必要だからである。また、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷは、抵抗を低くするために、多結晶シリコンではなく、金属材料により形成されている。また、エミッタ電極ＥＥとゲート電極配線ＧＥＷと内側周回配線ＦＣＷと外側周回配線ＳＣＷの厚さを薄くした場合には、半導体装置（半導体チップ）を用いて半導体パッケージを製造する際のワイヤボンディング工程において、エミッタ用パッドやゲート用パッドに加わる圧力や超音波振動によるダメージ（例えばパッドの下方の構造に生じるダメージ）が懸念される。
【0099】
それに対して、本実施の形態では、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷは、絶縁膜ＺＦ上に形成されている。このため、絶縁膜ＺＦは、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷよりも下層であり、従って、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴは、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷよりも下層である。つまり、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴは、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷのそれぞれの下方に存在しているが、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷの上方には存在していない。すなわち、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴは、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷに乗り上げてはいない。
【0100】
このため、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷまたは外側周回配線ＳＣＷに起因した段差は、絶縁膜ＺＦおよび絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴには発生しない。従って、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷの厚さが厚かったとしても、その影響は、絶縁膜ＺＦおよび絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴには発生しない。また、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＴＣＰ，ＳＣＰ）の厚さは、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷの各厚さよりも小さい。なぜなら、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷは、抵抗を低くするために、金属材料で形成しかつ厚さをある程度厚くする必要があるが、フィールドプレート部ＦＰは、抵抗をある程度高くする必要があるため、金属材料ではなく多結晶シリコンで形成し、フィールドプレート部ＦＰの厚さは厚くする必要は無いからである。このため、フィールドプレート部ＦＰを覆う絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴにおいて、フィールドプレート部ＦＰに起因した段差が発生したとしても、その段差の大きさは、上記図２２の第３検討例で窒化シリコン膜ＰＦ１０１に生じ得る段差よりも小さなものとなる。このため、フィールドプレート部ＦＰを覆う絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴにクラックが発生するリスクは、上記図２２の第３検討例で窒化シリコン膜ＰＦ１０１にクラックが発生するリスクよりも低くなる。
【0101】
従って、上記図２２の第３検討例の窒化シリコン膜ＰＦ１０１に比べて、フィールドプレート部ＦＰを覆う絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴでは、クラックが発生しにくいため、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴは、水分の侵入を防止する機能を的確に維持することができる。その結果、水分が絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴを通過してフィールドプレート部ＦＰに到達するのを的確に抑制または防止することができ、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応する現象が生じるのを、的確に抑制または防止することができる。従って、抵抗性フィールドプレート部を有する半導体装置の信頼性を的確に向上させることができる。
【0102】
また、本実施の形態では、保護膜ＰＦは、窒化シリコン膜を含んでいない。図２２に示される第３検討例の場合は、保護膜ＰＦ１００が窒化シリコン膜ＰＦ１０１を含んでいるため、保護膜ＰＦ１００に含まれる窒化シリコン膜ＰＦ１０１に大きな段差が発生して、その段差でクラックが生じることが懸念されるが、本実施の形態では、保護膜ＰＦは窒化シリコン膜を含んでいないため、そのような懸念は生じない。
【0103】
また、保護膜ＰＦは、好ましくは、樹脂膜からなる。樹脂膜は、無機絶縁膜に比べて柔らかい。保護膜ＰＦとして樹脂膜を用いることにより、半導体装置ＣＰを取り扱いやすくなる。しかしながら、樹脂膜は、無機絶縁膜に比べて、水分を通しやすい。このため、保護膜ＰＦとして樹脂膜を用いた場合には、水分が保護膜ＰＦを通過しやすくなる。それに対して、本実施の形態では、フィールドプレート部ＦＰを覆う絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴが、水分に対するバリア膜として機能するこことができるため、保護膜ＰＦを通過した水分が絶縁膜ＺＦを通過してフィールドプレート部ＦＰに到達するのを、抑制または防止することができる。このため、保護膜ＰＦとして樹脂膜を用いた場合にも、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応することを的確に抑制または防止することができ、抵抗性フィールドプレート部を有する半導体装置の信頼性を的確に向上させることができる。
【0104】
＜変形例＞
図２３は、本実施の形態の半導体装置ＣＰの第１変形例を示す要部断面図であり、図２４は、本実施の形態の半導体装置ＣＰの第２変形例を示す要部断面図であり、それぞれ上記図６に対応する断面図である。
図２３は、本実施の形態の半導体装置ＣＰの第１変形例を示す要部断面図であり、図２４は、本実施の形態の半導体装置ＣＰの第２変形例を示す要部断面図であり、それぞれ上記図６に対応する断面図である。
【0105】
図６の場合と図２３（第１変形例）の場合と図２４（第２変形例）の場合とで、絶縁膜ＺＦが一層以上の窒化シリコン膜と一層以上の酸化シリコン膜との積層膜からなることは、共通である。しかしながら、絶縁膜ＺＦを構成する積層膜の具体的な構成が、図６の場合と図２３（第１変形例）の場合と図２４（第２変形例）の場合とで、相違している。
【0106】
すなわち、図６の場合は、絶縁膜ＺＦは、酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上の窒化シリコン膜ＮＴと、窒化シリコン膜ＮＴ上の酸化シリコン膜ＯＸ２との積層膜からなる。そして、絶縁膜ＺＦを構成する積層膜の最下層の酸化シリコン膜ＯＸ１は、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＴＣＰ，ＳＣＰ）と接し、絶縁膜ＺＦを構成する積層膜の最上層の酸化シリコン膜ＯＸ２は、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷに接している。
【0107】
図２３（第１変形例）の場合は、絶縁膜ＺＦは、窒化シリコン膜ＮＴと、窒化シリコン膜ＮＴ上の酸化シリコン膜ＯＸ２との積層膜からなる。そして、絶縁膜ＺＦを構成する積層膜の最下層の窒化シリコン膜ＮＴは、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＴＣＰ，ＳＣＰ）と接し、絶縁膜ＺＦを構成する積層膜の最上層の酸化シリコン膜ＯＸ２は、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷに接している。
【0108】
図２４（第２変形例）の場合は、絶縁膜ＺＦは、酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上の窒化シリコン膜ＮＴとの積層膜からなる。そして、絶縁膜ＺＦを構成する積層膜の最下層の酸化シリコン膜ＯＸ１は、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＴＣＰ，ＳＣＰ）と接し、絶縁膜ＺＦを構成する積層膜の最上層の窒化シリコン膜ＮＴは、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷに接している。
【0109】
図６の場合と図２３（第１変形例）の場合と図２４（第２変形例）の場合のいずれにおいても、絶縁膜ＺＦが窒化シリコン膜ＮＴを含んでいることにより、上述したように、水分が絶縁膜ＺＦを通過してフィールドプレート部ＦＰに到達するのを抑制または防止することができる。これにより、多結晶シリコンからなるフィールドプレート部ＦＰが水分と反応することを抑制または防止することができ、抵抗性フィールドプレート部を有する半導体装置の信頼性を向上させることができる。
【0110】
図６の場合と図２３（第１変形例）の場合と図２４（第２変形例）の場合のいずれにおいても、絶縁膜ＺＦが酸化シリコン膜も含んでいることで、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴの厚さを厚くしなくとも、絶縁膜ＺＦの厚さを確保することができる。従って、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴの厚さを抑制しながら、絶縁膜ＺＦの厚さを確保して、フィールドプレート部ＦＰを覆う絶縁膜ＺＦがフィールドプレート部ＦＰを保護する機能を確保することができる。また、絶縁膜ＺＦの層間絶縁膜としての機能も確保することができる。また、窒化シリコン膜ＮＴに起因して半導体基板ＳＢに生じる応力を抑制または防止することができる。
【0111】
図６の場合と図２３（第１変形例）の場合と図２４（第２変形例）の場合のそれぞれにおいて、絶縁膜ＺＦの厚さは、例えば４００ｎｍ～２０００ｎｍ程度とすることができ、また、窒化シリコン膜ＮＴの厚さは、例えば１０ｎｍ～３００ｎｍ程度とすることができる。
【0112】
また、図６の場合と図２３（第１変形例）の場合と図２４（第２変形例）の場合のそれぞれにおいて、窒化シリコン膜ＮＴの厚さとしては、水分に対するバリア作用をある程度得られるような膜厚を確保することが好ましく、この観点で、窒化シリコン膜ＮＴの厚さは１０ｎｍ以上することが好ましい。そして、窒化シリコン膜ＮＴに起因して半導体基板ＳＢに応力が生じるのを抑制するためには、窒化シリコン膜ＮＴの厚さを抑制することが望ましいため、窒化シリコン膜ＮＴの厚さは、絶縁膜ＺＦの厚さの半分未満とすることが好ましい。すなわち、絶縁膜ＺＦの厚さの過半（半分よりも多く）を、酸化シリコン膜に割り当てることが好ましい。このため、図６の場合は、窒化シリコン膜ＮＴの厚さは、酸化シリコン膜ＯＸ１の厚さと酸化シリコン膜ＯＸ２の厚さの合計よりも小さくすることが好ましい。また、図２３（第１変形例）の場合は、窒化シリコン膜ＮＴの厚さは、酸化シリコン膜ＯＸ２の厚さよりも小さくすることが好ましい。また、図２４（第２変形例）の場合は、窒化シリコン膜ＮＴの厚さは、酸化シリコン膜ＯＸ１の厚さよりも小さくすることが好ましい。
【0113】
ところで、窒化シリコン膜は、電荷蓄積機能を有する絶縁膜である。このため、図２３（第１変形例）の場合は、フィールドプレート部ＦＰに窒化シリコン膜ＮＴが接していることから、以下のことが懸念される。すなわち、酸化シリコン膜に比べて、窒化シリコン膜は、膜中の電荷トラップが多く、膜中に電荷が蓄積されやすい。このため、窒化シリコン膜は、成膜時に膜中に電荷が蓄積され、その電荷蓄積状態が半導体装置の製造後も維持されやすい。このため、フィールドプレート部ＦＰに窒化シリコン膜ＮＴが接している場合には、窒化シリコン膜ＮＴ中の蓄積電荷がフィールドプレート部ＦＰの電気的特性に影響を与えてしまい、フィールドプレート部ＦＰの電気的特性が変動する虞がある。
【0114】
それに対して、図６の場合と図２４（第２変形例）の場合とにおいては、絶縁膜ＺＦに含まれる窒化シリコン膜ＮＴはフィールドプレート部ＦＰには接していない。すなわち、窒化シリコン膜ＮＴとフィールドプレート部ＦＰとの間には、酸化シリコン膜ＯＸ１が介在している。このため、窒化シリコン膜ＮＴ中にたとえ電荷が蓄積されていたとしても、窒化シリコン膜ＮＴとフィールドプレート部ＦＰとの間には酸化シリコン膜ＯＸ１が介在しているので、窒化シリコン膜ＮＴ中の蓄積電荷がフィールドプレート部ＦＰの電気的特性に影響を与えることを抑制または防止できる。従って、窒化シリコン膜ＮＴ中の蓄積電荷に起因してフィールドプレート部ＦＰの電気的特性が変動するのを抑制または防止することができる。
【0115】
また、図６の場合は、窒化シリコン膜ＮＴはエミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷにも接していないため、エミッタ電極ＥＥ、ゲート電極配線ＧＥＷ、内側周回配線ＦＣＷおよび外側周回配線ＳＣＷから窒化シリコン膜ＮＴに電荷が移動して窒化シリコン膜ＮＴ中に蓄積されることを防止することができる。このため、窒化シリコン膜ＮＴ中の蓄積電荷に起因してフィールドプレート部ＦＰの電気的特性が変動するのを防ぐには、図６の場合が最も優れている。
【0116】
一方、図６の場合は、絶縁膜ＺＦを形成するには、３つの絶縁膜をそれぞれ成膜する工程が必要なのに対して、図２３（第１変形例）の場合と図２４（第２変形例）の場合とでは、絶縁膜ＺＦを形成するには、２つの絶縁膜をそれぞれ成膜する工程が必要である。このため、図６の場合よりも、図２３（第１変形例）の場合と図２４（第２変形例）の場合の方が、半導体装置の製造工程数を低減することができる。
【0117】
図２５は、本実施の形態の半導体装置ＣＰの第３変形例を示す要部平面図であり、フィールドプレート部ＦＰの導体パターンＴＣＰが示されている。
【0118】
【0119】
それに対して、図２５に示される第３変形例の場合は、フィールドプレート部ＦＰの導体パターンＴＣＰは、導体パターンＴＣＰの延在方向（電流が流れる方向）に沿って、ｐ型半導体領域ＰＲＧとｎ型半導体領域ＮＲＧとが交互に複数配列した構造を有している。ｐ型半導体領域ＰＲＧとｎ型半導体領域ＮＲＧとの間には、ＰＮ接合が形成されている。フィールドプレート部ＦＰの導体パターンＦＣＰは、全体がｐ型半導体領域またはｎ型半導体領域となっており、また、フィールドプレート部ＦＰの導体パターンＳＣＰは、全体がｐ型半導体領域またはｎ型半導体領域となっている。
【0120】
図２５に示される第３変形例の場合は、フィールドプレート部ＦＰの導体パターンＴＣＰを電流が流れる際には、電流はｐ型半導体領域ＰＲＧとｎ型半導体領域ＮＲＧとを交互に通過することなるため、電流は複数のＰＮ接合を通過することになる。このため、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＴＣＰ，ＳＣＰ）全体がｐ型半導体領域となっている場合や、フィールドプレート部ＦＰ（導体パターンＦＣＰ，ＴＣＰ，ＳＣＰ）全体がｎ型半導体領域となっている場合に比べて、図２５に示される第３変形例の場合は、フィールドプレート部ＦＰを通ってコレクタ－エミッタ間に流れる電流を低減することができる。図２５に示される第３変形例を適用した場合は、半導体装置ＣＰに形成されている半導体素子（例えばＩＧＢＴ）のリーク電流を抑制することができるため、低いリーク電流が要求される半導体装置には、適している。
【0121】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0122】
ＢＦ バリア導体膜
ＣＥ コレクタ電極
ＣＨ チャネル形成領域
ＣＰ 半導体装置
ＣＲ コレクタ領域
ＣＳ チャネルストッパ領域
ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５ コンタクトホール
ＤＲ 素子領域
ＥＥ エミッタ電極
ＥＲ エミッタ領域
ＦＣＰ 導体パターン
ＦＣＷ 内側周回配線
ＦＰ フィールドプレート部
ＦＰＲ ｐ型半導体領域
ＩＬ１，ＩＬ２ 絶縁膜
ＪＷ 接続配線部
ＧＥ ゲート電極部
ＧＥＷ ゲート電極配線
ＧＦ ゲート絶縁膜
ＧＷ ゲート配線部
ＭＦ 主導体膜
ＮＲＧ ｎ型半導体領域
ＮＴ 窒化シリコン膜
ＯＸ１，ＯＸ２ 酸化シリコン膜
ＰＦ，ＰＦ１００ 保護膜
ＰＦ１０１ 窒化シリコン膜
ＰＦ１０２ 樹脂膜
ＰＲ 周辺領域
ＰＲＧ ｐ型半導体領域
ＰＳ１，ＰＳ２，ＰＳ３ ｐ＋型半導体領域
ＲＳ リサーフ領域
ＳＢ 半導体基板
ＳＣＰ 導体パターン
ＳＣＷ 外側周回配線
ＳＲ フィールドストップ領域
ＴＣＰ 導体パターン
ＴＧ トレンチゲート電極
ＴＲ 溝
ＺＦ，ＺＦ１００，ＺＦ２００ 絶縁膜
ＣＥ コレクタ電極
ＣＨ チャネル形成領域
ＣＰ 半導体装置
ＣＲ コレクタ領域
ＣＳ チャネルストッパ領域
ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５ コンタクトホール
ＤＲ 素子領域
ＥＥ エミッタ電極
ＥＲ エミッタ領域
ＦＣＰ 導体パターン
ＦＣＷ 内側周回配線
ＦＰ フィールドプレート部
ＦＰＲ ｐ型半導体領域
ＩＬ１，ＩＬ２ 絶縁膜
ＪＷ 接続配線部
ＧＥ ゲート電極部
ＧＥＷ ゲート電極配線
ＧＦ ゲート絶縁膜
ＧＷ ゲート配線部
ＭＦ 主導体膜
ＮＲＧ ｎ型半導体領域
ＮＴ 窒化シリコン膜
ＯＸ１，ＯＸ２ 酸化シリコン膜
ＰＦ，ＰＦ１００ 保護膜
ＰＦ１０１ 窒化シリコン膜
ＰＦ１０２ 樹脂膜
ＰＲ 周辺領域
ＰＲＧ ｐ型半導体領域
ＰＳ１，ＰＳ２，ＰＳ３ ｐ＋型半導体領域
ＲＳ リサーフ領域
ＳＢ 半導体基板
ＳＣＰ 導体パターン
ＳＣＷ 外側周回配線
ＳＲ フィールドストップ領域
ＴＣＰ 導体パターン
ＴＧ トレンチゲート電極
ＴＲ 溝
ＺＦ，ＺＦ１００，ＺＦ２００ 絶縁膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】