特開 2023-125275 ドライバ回路、光スイッチシステム、及び通信ネットワーク

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023125275

(43)【公開日】2023-09-07

(54)【発明の名称】ドライバ回路、光スイッチシステム、及び通信ネットワーク

(51)【国際特許分類】

   H03K 19/0175 20060101AFI20230831BHJP

   H04B 10/275 20130101ALI20230831BHJP

【ＦＩ】

H03K19/0175 220

H04B10/275

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022029275

(22)【出願日】2022-02-28

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人情報通信研究機構、「Ｂｅｙｏｎｄ ５Ｇ 超大容量無線通信を支える次世代エッジクラウドコンピューティング基盤の研究開発」副題「Ｂｅｙｏｎｄ ５Ｇに向けた革新的高速大容量データ転送ハードウェア開発と高機能エッジクラウド情報処理基盤の研究開発」に係る委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(71)【出願人】

【識別番号】506158197

【氏名又は名称】公立大学法人 滋賀県立大学

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(72)【発明者】

【氏名】伊藤 大輔

(72)【発明者】

【氏名】▲高▼橋 康宏

(72)【発明者】

【氏名】中村 誠

(72)【発明者】

【氏名】井上 敏之

(72)【発明者】

【氏名】土谷 亮

(72)【発明者】

【氏名】岸根 桂路

【テーマコード（参考）】

5J056

5K102

【Ｆターム（参考）】

5J056AA05

5J056BB02

5K102AL02

5K102MA04

5K102MA05

5K102MB11

5K102NA02

5K102RD05

(57)【要約】

【課題】適切なバイアスを印加しながら、高速バイアス切替動作を行うことができるドライバ回路、光スイッチシステム、及び通信ネットワークを提供することである。
【解決手段】ドライバ回路１００は、第１制御装置と、複数の第２制御装置２０とを環状に接続する光通信ネットワークにおいて送受信される光信号を、第２制御装置２０において送受信される電気信号に応じて変換する光スイッチ装置３０と、第２制御装置２０とを接続する電気通信ネットワークに設けられたドライバ回路１００であって、ドライバ回路１００は、ドライバ部１０１と、通常バイアスＴ回路部１０２と、バーストモードバイアスＴ回路部１０３を有し、ドライバ部１０１は、第２制御装置２０が送信する電気信号を増幅し、バーストモードバイアスＴ回路部１０３は、通常バイアスＴ回路部１０２に比して、バイアス切替動作に係る時定数τが小さい。
【選択図】図３

【特許請求の範囲】

【請求項1】

複数の制御装置を環状に接続する光通信ネットワークにおいて送受信される光信号を、前記制御装置において送受信される電気信号に応じて変換する光スイッチ装置と、前記制御装置とを接続する電気通信ネットワークに設けられたドライバ回路であって、
前記電気通信ネットワークの線路には、前記光スイッチ装置の第１端子と、前記制御装置の第１端子とを接続する第１線路と、前記光スイッチ装置の第２端子と、前記制御装置の第２端子とを接続する第２線路とが含まれ、
前記ドライバ回路は、ドライバ部と、通常バイアスＴ回路部と、バーストモードバイアスＴ回路部を有し、
前記ドライバ部は、前記制御装置が送信する電気信号を増幅し、
前記バーストモードバイアスＴ回路部は、前記通常バイアスＴ回路部に比して、バイアス切替動作に係る時定数が小さい、
ことを特徴とするドライバ回路。

【請求項2】

前記電気通信ネットワークの線路には、前記光スイッチ装置の第１端子と、前記制御装置の第１端子とを接続する第１線路と、前記光スイッチ装置の第２端子と、前記制御装置の第２端子とを接続する第２線路とが含まれ、
前記通常バイアスＴ回路部は、前記第１線路上に設けられた第１コンデンサと、一端が前記第１線路に接続され、他端には制御電圧信号が印加される第１抵抗と、前記第２線路上に設けられた第２コンデンサと、一端が前記第２線路に接続され、他端には前記制御電圧信号が印加される第２抵抗とを有し、
前記バーストモードバイアスＴ回路部は、第１電源と、第２電源との間に、直列に接続された第１トランジスタと、第２トランジスタとを有し、且つ前記第１電源と、前記第２電源との間に、直列に接続された第３トランジスタと、第４トランジスタとを有し、
前記第１トランジスタと、前記第２トランジスタとの接続点は、前記第１線路に接続されており、
前記第３トランジスタと、前記第４トランジスタとの接続点は、前記第２線路に接続されており、
第１状態において、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び前記第４トランジスタがオフ状態に制御され、
第２状態において、前記第１トランジスタ、及び前記第４トランジスタがオン状態に制御され、且つ前記第２トランジスタ、及び前記第３トランジスタがオフ状態に制御され、
第３状態において、前記第１トランジスタ、及び前記第４トランジスタがオフ状態に制御され、且つ前記第２トランジスタ、及び前記第３トランジスタがオン状態に制御される、
請求項１に記載のドライバ回路。

【請求項3】

複数の制御装置を環状に接続する光通信ネットワークにおいて送受信される光信号を前記制御装置において送受信される電気信号に応じて変換する光スイッチ装置と、
前記光スイッチ装置と、前記制御装置とを接続する電気通信ネットワークに設けられたドライバ回路であって、請求項１又は２に記載のドライバ回路と、を備える、
ことを特徴とする光スイッチシステム。

【請求項4】

複数の制御装置と、
複数の前記制御装置を環状に接続する光通信ネットワークと、
前記光通信ネットワークにおいて送受信される光信号を前記制御装置において送受信される電気信号に応じて変換する光スイッチ装置と、
前記光スイッチ装置と、前記制御装置とを接続する電気通信ネットワークに設けられたドライバ回路であって、請求項１又は２に記載のドライバ回路と、を備える、
ことを特徴とする通信ネットワーク。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ドライバ回路、光スイッチシステム、及び通信ネットワークに関する。

【背景技術】

【0002】

近年、ネットワークの大容量・低遅延化が求められている。そこで、シリコンフォトニクス技術を活用した小型、軽量、且つ大容量の情報通信量を扱える光通信ネットワークを用いる構成が検討されている。この場合、光通信ネットワークと、電気通信ネットワークとを中継するゲートウェイ装置が用いられる場合がある。

【0003】

ゲートウェイ装置は、一般に、光スイッチ装置と、ドライバ回路とを有する。ゲートウェイ装置は、電気信号を光信号に変換する電気光学効果を有する材料や、半導体の電界吸収効果を用いた光スイッチ装置を、ドライバ回路で駆動することにより、高速かつ広帯域な光信号を出力する装置である。ここで、ゲートウェイ装置が送受信する光信号は、データフレームと、データフレームの間に設けられたガードタイムとを含むバースト信号により実現される。データフレームには、プリアンブル区間と、情報が格納されたペイロード区間とが含まれる。プリアンブル区間には、光スイッチ装置の送受信動作の準備に用いられる任意のビットパターンが含まれる。光スイッチ装置は、プリアンブル区間の次に設けられたペイロード区間に格納される情報を、１ビット目から確実に受信するため、プリアンブル区間において、送受信動作の準備が完了していることが求められる。ゲートウェイ装置は、ペイロード区間に格納される情報の信号を損失無く送受信できるように、ペイロード区間にかかる前のプリアンブル区間で動作準備が完了していなければならない。動作準備とは、例えば、電気通信ネットワークのバイアス切替動作である。したがって、ゲートウェイ装置は、動作準備において高速なバイアス切替動作が求められる。

【0004】

ここで、バイアス切替動作を実現する一実施形態として、ドライバ回路にバイアスＴ回路を用いる技術が知られている。従来のドライバ回路に用いられるバイアスＴ回路としては、一般に、ドライバ回路の直流成分を遮断する直列コンデンサと、出力バイアスを印加する素子とで構成されるものが知られている（例えば、特許文献１）。

【0005】

特許文献１のバイアスＴ回路のように、出力バイアスを印加する素子には、一般にインダクタが利用される。一方で、バイアスＴ回路にインダクタを利用すると、低周波数帯での損失をさけるために大きなインダクタンス値が必要となる。このため、インダクタのサイズが大きくなり、基板面積におけるバイアスＴ回路の占有面積が広くなる。従来のバイアスＴ回路として、バイアスＴ回路の占有面積が広くなることを避けるため、インダクタに代えて、抵抗を用いた構成が知られている（例えば、特許文献２）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１８－１９１２２２号公報

【特許文献2】特開２００７－２４１１４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

ここで、バイアス電圧切替時の応答時間は、バイアスＴ回路の時定数に依存する。したがって、高速バイアス切替動作を行うためには、バイアスＴ回路に用いる抵抗の抵抗値、及びコンデンサの静電容量を小さくすることが求められる。一方で、適切なバイアスを印加するためには、バイアスＴ回路に、ある程度の抵抗値を有した抵抗を用いることが求められる。また、前段回路の直流成分を遮断するためには、バイアスＴ回路に、ある程度の静電容量を有したコンデンサを用いることが求められる。したがって、従来のドライバ回路に用いられるバイアスＴ回路では、低周波数帯での損失を防ぎ、前段回路の直流成分を遮断しつつ、且つ高速バイアス切替動作を行うことは困難であった。

【課題を解決するための手段】

【0008】

上記目的を達成するドライバ回路は、複数の制御装置を環状に接続する光通信ネットワークにおいて送受信される光信号を、前記制御装置において送受信される電気信号に応じて変換する光スイッチ装置と、前記制御装置とを接続する電気通信ネットワークに設けられたドライバ回路であって、前記電気通信ネットワークの線路には、前記光スイッチ装置の第１端子と、前記制御装置の第１端子とを接続する第１線路と、前記光スイッチ装置の第２端子と、前記制御装置の第２端子とを接続する第２線路とが含まれ、前記ドライバ回路は、ドライバ部と、通常バイアスＴ回路部と、バーストモードバイアスＴ回路部を有し、前記ドライバ部は、前記制御装置が送信する電気信号を増幅し、前記バーストモードバイアスＴ回路部は、前記通常バイアスＴ回路部に比して、バイアス切替動作に係る時定数が小さい。

【0009】

かかる構成によれば、ドライバ回路は、適切なバイアスを印加しながら、高速バイアス切替動作を行うことができる。
上記ドライバ回路において、前記電気通信ネットワークの線路には、前記光スイッチ装置の第１端子と、前記制御装置の第１端子とを接続する第１線路と、前記光スイッチ装置の第２端子と、前記制御装置の第２端子とを接続する第２線路とが含まれ、前記通常バイアスＴ回路部は、前記第１線路上に設けられた第１コンデンサと、一端が前記第１線路に接続され、他端には制御電圧信号が印加される第１抵抗と、前記第２線路上に設けられた第２コンデンサと、一端が前記第２線路に接続され、他端には前記制御電圧信号が印加される第２抵抗とを有し、前記バーストモードバイアスＴ回路部は、第１電源と、第２電源との間に、直列に接続された第１トランジスタと、第２トランジスタとを有し、且つ前記第１電源と、前記第２電源との間に、直列に接続された第３トランジスタと、第４トランジスタとを有し、前記第１トランジスタと、前記第２トランジスタとの接続点は、前記第１線路に接続されており、前記第３トランジスタと、前記第４トランジスタとの接続点は、前記第２線路に接続されており、第１状態において、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び前記第４トランジスタがオフ状態に制御され、第２状態において、前記第１トランジスタ、及び前記第４トランジスタがオン状態に制御され、且つ前記第２トランジスタ、及び前記第３トランジスタがオフ状態に制御され、第３状態において、前記第１トランジスタ、及び前記第４トランジスタがオフ状態に制御され、且つ前記第２トランジスタ、及び前記第３トランジスタがオン状態に制御されてもよい。

【0010】

かかる構成によれば、ドライバ回路は、適切なバイアスを印加しながら、低周波数帯での損失を防ぎ、光スイッチ装置への直流成分を遮断しつつ、且つ高速バイアス切替動作を行うことができる。

【0011】

上記目的を達成する光スイッチシステムは、複数の制御装置を環状に接続する光通信ネットワークにおいて送受信される光信号を前記制御装置において送受信される電気信号に応じて変換する光スイッチ装置と、前記光スイッチ装置と、前記制御装置とを接続する電気通信ネットワークに設けられたドライバ回路であって、上記ドライバ回路と、を備える。

【0012】

かかる構成によれば、光スイッチシステムは、上記ドライバ回路と同様の効果を得ることができる。
上記目的を達成する通信ネットワークは、複数の制御装置と、複数の前記制御装置を環状に接続する光通信ネットワークと、前記光通信ネットワークにおいて送受信される光信号を前記制御装置において送受信される電気信号に応じて変換する光スイッチ装置と、前記光スイッチ装置と、前記制御装置とを接続する電気通信ネットワークに設けられたドライバ回路であって、上記ドライバ回路と、を備える。

【0013】

かかる構成によれば、通信ネットワークは、上記ドライバ回路と同様の効果を得ることができる。

【発明の効果】

【0014】

本発明によれば、適切なバイアスを印加しながら、高速バイアス切替動作を行うことができる。

【図面の簡単な説明】

【0015】

【図1】ネットワークの構成の一例を示す図である。

【図2】各状態における動作の一例を示すタイミングチャートである。

【図3】ドライバ回路の構成の一例を示す図である。

【図4】第１状態におけるドライバ回路の動作の説明に用いられる図である。

【図5】第２状態におけるドライバ回路の動作の説明に用いられる図である。

【図6】第３状態におけるドライバ回路の動作の説明に用いられる図である。

【図7】各状態のドライバ回路の動作の一例を示す図である。

【図8】本実施形態のドライバ回路と、従来のドライバ回路との比較結果の一例を示す図である。

【発明を実施するための形態】

【0016】

＜実施形態＞
［全体構成］
以下、図面を参照し、バイアスＴ回路を具体化した実施形態について説明する。図１に示すように、ネットワーク１は、第１制御装置１０と、複数の第２制御装置２０と、第２制御装置２０に対応する数の複数の光スイッチ装置３０とを備える。第１制御装置１０は、例えば、各第２制御装置２０に対して各種動作を指示するメイン制御装置であって、第２制御装置２０は、例えば、第１制御装置１０の指示に基づいて、各種動作を実行するサブ制御装置である。光通信ネットワークＬ１は、第１制御装置１０と、第２制御装置２０とを環状に接続する。詳しくは、光通信ネットワークＬ１は、第１制御装置１０と、光スイッチ装置３０とを接続する。第２制御装置２０と、光スイッチ装置３０とは、対応する電気通信ネットワークＬ２によってそれぞれ接続される。光通信ネットワークＬ１と、電気通信ネットワークＬ２とでは、例えば、ＣＡＮ（Controller Area Network）通信等の通信プロトコルを用いて情報の送受信が実現される。

【0017】

以降の説明において、ネットワーク１が、第２制御装置２０－１，２０－２，２０－３の三つの第２制御装置２０を備え、光スイッチ装置３０－１，３０－２，３０－３の三つの光スイッチ装置３０を備える場合について説明する。第２制御装置２０－１と、光スイッチ装置３０－１とは、電気通信ネットワークＬ２－１によって通信可能に接続される。第２制御装置２０－２と、光スイッチ装置３０－２とは、電気通信ネットワークＬ２－２によって通信可能に接続される。第２制御装置２０－３と、光スイッチ装置３０－３とは、電気通信ネットワークＬ２－３によって通信可能に接続される。電気通信ネットワークＬ２－１，Ｌ２－２，Ｌ２－３は、例えば、第１線路ＬＮ１と、第２線路ＬＮ２との二本の通信線に発生する電圧差の有無によってデータを送信する２線式差動電圧方式により、情報を送受信する。

【0018】

また、電気通信ネットワークＬ２－１には、ドライバ回路１００－１が設けられ、電気通信ネットワークＬ２－２には、ドライバ回路１００－２が設けられ、電気通信ネットワークＬ２－３には、ドライバ回路１００－３が設けられる。ドライバ回路１００－１，１００－２，１００－３の構成の詳細については、後述する。

【0019】

以降の説明において、第２制御装置２０－１，２０－２，２０－３を互いに区別しない場合には、単に第２制御装置２０と記載する。光スイッチ装置３０－１，３０－２，３０－３を互いに区別しない場合には、単に光スイッチ装置３０と記載する。電気通信ネットワークＬ２－１，Ｌ２－２，Ｌ２－３を互いに区別しない場合には、単に電気通信ネットワークＬ２と記載する。ドライバ回路１００－１，１００－２，１００－３を互いに区別しない場合には、単にドライバ回路１００と記載する。また、光スイッチ装置３０と、電気通信ネットワークＬ２を介して直接接続される第２制御装置２０について、「光スイッチ装置３０に対応する第２制御装置２０」とも記載する。詳しくは、光スイッチ装置３０－１に対応する第２制御装置２０は、第２制御装置２０－１である。光スイッチ装置３０－２に対応する第２制御装置２０は、第２制御装置２０－２である。光スイッチ装置３０－３に対応する第２制御装置２０は、第２制御装置２０－３である。

【0020】

［光通信ネットワークＬ１、及び電気通信ネットワークＬ２について］
第１制御装置１０は、光通信ネットワークＬ１、及び電気通信ネットワークＬ２に係る通信の同期制御信号によって、光通信ネットワークＬ１における通信、及び電気通信ネットワークＬ２における通信のタイミング制御を行う。第１制御装置１０は、光通信ネットワークＬ１を介して各種情報を送信端子Ｔｘから送信する。また、第１制御装置１０は、光通信ネットワークＬ１を介して各種情報を受信端子Ｒｘから受信する。

【0021】

［光スイッチ装置３０の動作について］
光スイッチ装置３０は、第１制御装置１０のタイミング制御に基づいて、光通信ネットワークＬ１において送受信される光信号を、第２制御装置２０において送受信される電気信号に応じて変換する装置である。光スイッチ装置３０の動作は、第１制御装置１０と、第２制御装置２０との間の通信に応じて、第１状態、第２状態、及び第３状態の三つの状態に遷移する。光スイッチ装置３０の動作が、いずれの場合に、第１状態、第２状態、及び第３状態に遷移するかの詳細については後述し、まずは、第１状態、第２状態、及び第３状態における光スイッチ装置３０の動作の詳細について説明する。

【0022】

第１状態は、第２制御装置２０から第１制御装置１０、又は他の第２制御装置２０に情報を送信する状態である。光スイッチ装置３０は、第１状態において、電気通信ネットワークＬ２を介して対応する第２制御装置２０から受信した電気信号を光信号に変換した後、変換した光信号を、光通信ネットワークＬ１を介して第１制御装置１０、又は他の第２制御装置２０に送信する。第２状態は、第２制御装置２０が第１制御装置１０、又は他の第２制御装置２０によって送信された情報を受信する状態である。光スイッチ装置３０は、第２状態において、光通信ネットワークＬ１を介して第１制御装置１０、又は他の第２制御装置２０から受信した光信号を受信する。第３状態は、光スイッチ装置３０が光通信ネットワークＬ１を介して受信した光信号を、そのまま光通信ネットワークＬ１の下流の光スイッチ装置３０、又は第１制御装置１０に送信する状態である。以降の説明において、光スイッチ装置３０が受信した情報を、そのまま下流の光スイッチ装置３０、又は第１制御装置１０に送信することを「光信号をスルーする」とも記載する。つまり、第３状態は、光スイッチ装置３０が光信号をスルーする状態である。

【0023】

［各状態における光信号と電気信号について］
以下、第１制御装置１０と、第２制御装置２０－２との間の通信を一例に、光スイッチ装置３０－２が送受信する光信号と、光スイッチ装置３０－２が受信する電気信号との詳細について説明する。図２に示す波形Ｗ１２は、光スイッチ装置３０－２が光通信ネットワークＬ１を介して受信する光信号の一例を示す波形である。波形Ｗ１３は、光スイッチ装置３０－２が受信の光信号の一例を示す波形である。波形Ｗ１４は、光スイッチ装置３０が光通信ネットワークＬ１を介して送信する光信号の一例を示す波形である。波形Ｗ１２～Ｗ１４のグラフにおいて、横軸は、時間を示し、縦軸は、光信号の有無を示す。波形Ｗ１１は、三つの状態を実現する電気通信ネットワークＬ２－２の線路間に生じる電位差の一例を示す波形である。波形Ｗ１１のグラフにおいて、横軸は、時間を示し、縦軸は、電圧の大きさを示す。

【0024】

図２において、光スイッチ装置３０の動作は、時刻ｔ１１～ｔ１２までの間、第１状態に遷移し、時刻ｔ１３～ｔ１４までの間、第２状態に遷移し、時刻ｔ１５～ｔ１６までの間、第３状態に遷移する。波形Ｗ１２が示すように、光スイッチ装置３０－２は、第１状態の間、第１制御装置１０から第２制御装置２０－２の送信タイミングを指示する連続光の光信号を受信する。波形Ｗ１１が示すように、光スイッチ装置３０－２は、第１状態の間、第２制御装置２０からデータフレームを示す電気信号を受信する。波形Ｗ１４が示すように、光スイッチ装置３０－２は、第１状態の間、受信した電気信号を光信号に変換しつつ、変換した光信号によって連続光の光信号を変調させて、光通信ネットワークＬ１に送信する。

【0025】

波形Ｗ１２が示すように、光スイッチ装置３０－２は、第２状態の間、第１制御装置１０、又は第２制御装置２０－２以外の第２制御装置２０から送信された光信号を受信する。波形Ｗ１１が示すように、第２状態の間、電気通信ネットワークＬ２は、バイアス切替動作によって順バイアス状態にされる。順バイアス状態とは、電気通信ネットワークＬ２を実現する第１線路ＬＮ１と、第２線路ＬＮ２とのうち、第２線路ＬＮ２には、０［Ｖ］電位が印加され、第１線路ＬＮ１には、０［Ｖ］より高い電位が印加される状態である。波形Ｗ１３が示すように、光スイッチ装置３０－２は、電気通信ネットワークＬ２が順バイアス状態にされると、光信号を受信する。

【0026】

波形Ｗ１２が示すように、光スイッチ装置３０－２は、第３状態の間、第２制御装置２０－２以外の第２制御装置２０に対して送信された光信号を受信する。波形Ｗ１１が示すように、第３状態の間、電気通信ネットワークＬ２は、バイアス切替動作によって逆バイアス状態にされる。逆バイアス状態とは、電気通信ネットワークＬ２を実現する第１線路ＬＮ１と、第２線路ＬＮ２とのうち、第１線路ＬＮ１には、０［Ｖ］電位が印加され、第２線路ＬＮ２には、０［Ｖ］より高い電位が印加される状態である。波形Ｗ１３が示すように、光スイッチ装置３０－２は、第３状態の間、受信した光信号をスルーする。したがって、波形Ｗ１４が示すように、光スイッチ装置３０－２は、電気通信ネットワークＬ２が逆バイアス状態に制御されると、受信した光信号をスルーする。つまり、光スイッチ装置３０－２は、受信した光信号を光通信ネットワークＬ１の下流に存在する他の第２制御装置２０や第１制御装置１０にそのまま送信する。

【0027】

［高速バイアス切替動作について］
ここで、光通信ネットワークＬ１において送受信される光信号は、各光スイッチ装置３０宛のデータフレームと、データフレームの間に設けられたガードタイムとを含むバースト信号により実現される。データフレームには、プリアンブル区間と、情報が格納されたペイロード区間とが含まれる。プリアンブル区間には、光スイッチ装置３０の送受信動作の準備に用いられる任意のビットパターンが含まれる。光スイッチ装置３０は、プリアンブル区間の次に設けられたペイロード区間に格納される情報を、１ビット目から確実に受信するため、プリアンブル区間において、送受信動作の準備が完了していることが求められる。送受信動作の準備とは、例えば、電気通信ネットワークＬ２のバイアス切替動作である。

【0028】

ドライバ回路１００が、電気通信ネットワークＬ２のバイアス切替動作を高速に行えず、送受信動作の準備がペイロード区間にかかってしまうと、ペイロード区間に格納される情報を受信、及びスルーすることができない。したがって、ドライバ回路１００は、電気通信ネットワークＬ２において、送受信動作の準備が完了するように、高速なバイアス切替動作が求められる。以下、高速バイアス切替動作を実現するドライバ回路１００の構成について説明する。

【0029】

［ドライバ回路１００の構成について］
図３に示すように、ドライバ回路１００は、電気通信ネットワークＬ２を実現する第１線路ＬＮ１と、第２線路ＬＮ２との間に設けられる。第１線路ＬＮ１は、第２制御装置２０の第１端子Ｐ１１と、光スイッチ装置３０の第１端子Ｐ２１とを接続し、第２線路ＬＮ２は、第２制御装置２０の第２端子Ｐ１２と、光スイッチ装置３０の第２端子Ｐ２２とを接続する。

【0030】

ドライバ回路１００は、例えば、ドライバ部１０１と、通常バイアスＴ回路部１０２と、バーストモードバイアスＴ回路部１０３とを備える。ドライバ部１０１は、第２制御装置２０から受信した電気信号を、光スイッチ装置３０を駆動可能な振幅に増幅する。通常バイアスＴ回路部１０２は、例えば、第１コンデンサＣ１と、第２コンデンサＣ２と、第１抵抗Ｒ１と、第２抵抗Ｒ２とを備える。第１コンデンサＣ１は、第１線路ＬＮ１上に設けられる。第２コンデンサＣ２は、第２線路ＬＮ２上に設けられる。第１抵抗Ｒ１は、一端が第１線路ＬＮ１に接続され、他端には、第１制御装置１０のタイミング制御に係る制御電圧信号Ｓ２が印加される。制御電圧信号Ｓ２は、第１制御装置１０のタイミング制御に係る制御信号である。第２抵抗Ｒ２は、一端が第２線路ＬＮ２に接続され、他端には、制御電圧信号Ｓ２が印加される。以下、第１抵抗Ｒ１、及び第２抵抗Ｒ２が同一の抵抗値であって、第１コンデンサＣ１、及び第２コンデンサＣ２が同一の静電容量であるものとする。

【0031】

第１抵抗Ｒ１、及び第２抵抗Ｒ２は、ハイレベルの制御電圧信号Ｓ２が印加されると、第１線路ＬＮ１、及び第２線路ＬＮ２にバイアスを印加する。また、第１コンデンサＣ１、及び第２コンデンサＣ２は、光スイッチ装置３０に対して直流成分を遮断する。つまり、第１コンデンサＣ１、及び第２コンデンサＣ２は、光スイッチ装置３０の第１端子Ｐ２１、及び第２端子Ｐ２２に対して高電位の直流電圧が印加されることを抑制する。制御電圧信号Ｓ２は、例えば、ハイレベルの信号である。

【0032】

バーストモードバイアスＴ回路部１０３は、例えば、第１トランジスタＱ１と、第２トランジスタＱ２と、第３トランジスタＱ３と、第４トランジスタＱ４とを備える。第１トランジスタＱ１、及び第３トランジスタＱ３は、例えば、Ｐ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）により実現され、第２トランジスタＱ２、及び第４トランジスタＱ４は、例えば、Ｎ型ＭＯＳＦＥＴにより実現される。以降の説明において、例えば、第１トランジスタＱ１と、第２トランジスタＱ２と、第３トランジスタＱ３と、第４トランジスタＱ４とを互いに区別しない場合には、単にトランジスタＱと記載する。

【0033】

第１トランジスタＱ１と、第２トランジスタＱ２とは、ドレイン電圧ＶＤＤを出力する第１電源と、ソース電圧ＶＳＳとを出力する第２電源との間に、直列に接続されている。また、第３トランジスタＱ３と、第４トランジスタＱ４とは、ドレイン電圧ＶＤＤを出力する第１電源と、ソース電圧ＶＳＳとを出力する第２電源との間に、直列に接続されている。詳しくは、第１トランジスタＱ１のドレイン端子と、第３トランジスタＱ３のドレイン端子とには、ドレイン電圧ＶＤＤが印加される。第２トランジスタＱ２のソース端子と、第４トランジスタＱ４のソース端子とには、ソース電圧ＶＳＳが印加される。

【0034】

第１トランジスタＱ１と、第２トランジスタＱ２との接続点は、第１線路ＬＮ１に接続されている。また、第３トランジスタＱ３と、第４トランジスタＱ４との接続点は、第２線路ＬＮ２に接続されている。

【0035】

第１トランジスタＱ１のゲート端子には、第１制御装置１０のタイミング制御に係る制御電圧信号Ｓ３が反転回路Ｎ１を介して入力される。第４トランジスタＱ４のゲート端子には、制御電圧信号Ｓ３が入力される。第２トランジスタＱ２のゲート端子には、第１制御装置１０のタイミング制御に係る制御電圧信号Ｓ４が入力される。第３トランジスタＱ３のゲート端子には、制御電圧信号Ｓ４が反転回路Ｎ２を介して入力される。

【0036】

ここで、Ｐ型ＭＯＳＦＥＴ（つまり、第１トランジスタＱ１、及び第３トランジスタＱ３）と、Ｎ型ＭＯＳＦＥＴ（つまり、第２トランジスタＱ２、及び第４トランジスタＱ４）とでは、オン状態に制御される際にゲート端子に印加される電圧が異なる。詳しくは、Ｐ型ＭＯＳＦＥＴは、ゲート端子に所定の電圧が印加されている場合、オフ状態に制御され、ゲート端子に所定の電圧が印加されていない場合、オン状態に制御される。一方で、Ｎ型ＭＯＳＦＥＴは、ゲート端子に所定の電圧が印加されていない場合、オフ状態に制御され、ゲート端子に所定の電圧が印加されている場合、オン状態に制御される。所定の電圧とは、例えば、Ｐ型ＭＯＳＦＥＴをオフ状態にするために必要な電圧（つまり、オフ電圧）、及びＮ型ＭＯＳＦＥＴをオン状態にするために必要な電圧（つまり、オン電圧）である。

【0037】

したがって、制御電圧信号Ｓ３が所定の電圧未満の信号である場合、第１トランジスタＱ１、及び第４トランジスタＱ４がオフ状態に制御される。以下、所定の電圧未満を、「ローレベル」とも記載する。制御電圧信号Ｓ３が所定の電圧以上のハイレベルの信号である場合、第１トランジスタＱ１、及び第４トランジスタＱ４がオン状態に制御される。以下、所定の電圧以上を、「ハイレベル」とも記載する。制御電圧信号Ｓ４がローレベルの信号である場合、第２トランジスタＱ２、及び第３トランジスタＱ３がオフ状態に制御される。制御電圧信号Ｓ４がハイレベルの信号である場合、第２トランジスタＱ２、及び第３トランジスタＱ３がオン状態に制御される。

【0038】

［第１状態，第２状態，第３状態への遷移について］
以下、図４～図６を参照し、第１状態、第２状態、及び第３状態への光スイッチ装置３０、及びドライバ回路１００の遷移と、各状態におけるドライバ回路１００動作の詳細とについて説明する。

【0039】

図４に示すように、第１状態とは、ドライバ部１０１をオン状態に制御する制御信号Ｓ１が入力され、通常バイアスＴ回路部１０２にハイレベルの制御電圧信号Ｓ２が印加され、且つバーストモードバイアスＴ回路部１０３にローレベルの制御電圧信号Ｓ３、及びローレベルの制御電圧信号Ｓ４が入力される状態である。通常バイアスＴ回路部１０２は、第１状態において、第１抵抗Ｒ１、及び第２抵抗Ｒ２は、ハイレベルの制御電圧信号Ｓ２が印加されることにより、第１線路ＬＮ１、及び第２線路ＬＮ２にバイアスを印加する。また、バーストモードバイアスＴ回路部１０３には、第１状態において、ローレベルの制御電圧信号Ｓ３、及びローレベルの制御電圧信号Ｓ４が入力されることにより、トランジスタＱは、いずれもオフ状態に制御される。したがって、第１状態において、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３、及び第４トランジスタＱ４は、高抵抗素子として動作する。この場合、第２制御装置２０が送信する電気信号が、ドライバ部１０１、及びドライバ回路１００を通過し、光スイッチ装置３０の第１端子Ｐ１１と、第２端子Ｐ１２とに印加される。光スイッチ装置３０は、印加された電気信号に基づいて、第１制御装置１０が送信した連続光の光信号を変調する。

【0040】

第１状態において、通常バイアスＴ回路部１０２により第１線路ＬＮ１、及び第２線路ＬＮ２にバイアスが印加された際の、バイアス切替時の応答時間は、通常バイアスＴ回路部１０２の時定数τに依存する。詳しくは、時定数τは、次式（１）によって表される。

【0041】

τ＝ＲＣ［ｓｅｃ］…（１）
τ：時定数
Ｒ：第１抵抗Ｒ１、又は第２抵抗Ｒ２の抵抗値
Ｃ：第１コンデンサＣ１、又は第２コンデンサＣ２の静電容量
図５に示すように、第２状態とは、ドライバ部１０１をオフ状態に制御する制御信号Ｓ１が入力され、通常バイアスＴ回路部１０２にローレベルの制御電圧信号Ｓ２が印加され、且つバーストモードバイアスＴ回路部１０３にハイレベルの制御電圧信号Ｓ３、及びローベルの制御電圧信号Ｓ４が入力される状態である。通常バイアスＴ回路部１０２は、第２状態において、第１抵抗Ｒ１、及び第２抵抗Ｒ２は、ローレベルの制御電圧信号Ｓ２が印加されることにより、第１線路ＬＮ１、及び第２線路ＬＮ２にバイアスを印加しない。また、バーストモードバイアスＴ回路部１０３には、第２状態において、ハイレベルの制御電圧信号Ｓ３、及びローベルの制御電圧信号Ｓ４が入力される。このため、第１トランジスタＱ１、及び第４トランジスタＱ４がオン状態に制御され、第２トランジスタＱ２、及び第３トランジスタＱ３がオフ状態に制御される。これにより、光スイッチ装置３０の第１端子Ｐ２１には、ドレイン電圧ＶＤＤが印加され、第２端子Ｐ２２には、ソース電圧ＶＳＳが印加される。したがって、光スイッチ装置３０の第１端子Ｐ２１と、第２端子Ｐ２２との間には、順バイアスの電圧が印加され、光スイッチ装置３０は、第２状態における動作を実行する。

【0042】

ここで、トランジスタＱのソース－ドレイン間は、オン状態において十分に抵抗値が低くなる。以下、トランジスタＱがオン状態に制御されている際の、ソース－ドレイン間の抵抗値を、オン抵抗Ｒｏｎと記載する。また、以下、第１トランジスタＱ１と、第２トランジスタＱ２と、第３トランジスタＱ３と、第４トランジスタＱ４とのオン抵抗Ｒｏｎが同一の抵抗値であるものとする。第２状態において、バーストモードバイアスＴ回路部１０３の合成抵抗Ｒｇは、次式（２）によって表され、第２状態における時定数τは、次式（３）によって表される。

【0043】

Ｒｇ＝Ｒｏｎ／（Ｒｏｎ＋Ｒ）［Ω］…（２）
τ＝ＣＲ（Ｒｏｎ／（Ｒｏｎ＋Ｒ））［ｓｅｃ］…（３）
Ｒｇ：第２状態におけるバーストモードバイアスＴ回路部１０３の合成抵抗
Ｒｏｎ：第１トランジスタＱ１、又は第４トランジスタＱ４のオン抵抗
τ：時定数
Ｒ：第１抵抗Ｒ１、又は第２抵抗Ｒ２の抵抗値
Ｃ：第１コンデンサＣ１、又は第２コンデンサＣ２の静電容量
オン抵抗Ｒｏｎは、第１抵抗Ｒ１、又は第２抵抗Ｒ２の抵抗値Ｒに比して十分に小さい抵抗値である。このため、第２状態では、ドライバ回路１００が、ドライバ部１０１、及び通常バイアスＴ回路部１０２のみを備える場合に比して、Ｒｏｎ／（Ｒｏｎ＋Ｒ）だけ、時定数τを小さくすることができる。したがって、第２状態では、ドライバ回路１００は、高速なバイアス切替動作を実現することができる。また、ドライバ部１０１からみた通常バイアスＴ回路部１０２、及びバーストモードバイアスＴ回路部１０３の入力インピーダンスを低くすることができるため、ドライバ部１０１が出力する信号は、第１端子Ｐ２１、及び第２端子Ｐ２２において減衰する。これにより、光スイッチ装置３０は、受信動作を実現する。

【0044】

図６に示すように、第３状態とは、ドライバ部１０１をオフ状態に制御する制御信号Ｓ１が入力され、通常バイアスＴ回路部１０２にローレベルの制御電圧信号Ｓ２が印加され、且つバーストモードバイアスＴ回路部１０３にローレベルの制御電圧信号Ｓ３、及びハイベルの制御電圧信号Ｓ４が入力される状態である。通常バイアスＴ回路部１０２は、第３状態において、第１抵抗Ｒ１、及び第２抵抗Ｒ２は、ローレベルの制御電圧信号Ｓ２が印加されることにより、第１線路ＬＮ１、及び第２線路ＬＮ２にバイアスを印加しない。また、バーストモードバイアスＴ回路部１０３には、第３状態において、ローレベルの制御電圧信号Ｓ３、及びハイベルの制御電圧信号Ｓ４が入力される。このため、第１トランジスタＱ１、及び第４トランジスタＱ４がオフ状態に制御され、第２トランジスタＱ２、及び第３トランジスタＱ３がオン状態に制御される。これにより、光スイッチ装置３０の第１端子Ｐ２１には、ソース電圧ＶＳＳが印加され、第２端子Ｐ２２には、ドレイン電圧ＶＤＤが印加される。したがって、光スイッチ装置３０の第１端子Ｐ２１と、第２端子Ｐ２２との間には、逆バイアスの電圧が印加され、光スイッチ装置３０は、第３状態における動作を実行する。第３状態において、バーストモードバイアスＴ回路部１０３の合成抵抗Ｒｇは、第２状態における合成抵抗Ｒｇと同様であり、第３状態における時定数τは、第２状態における時定数τと同様である。

【0045】

このため、第３状態では、ドライバ回路１００が、ドライバ部１０１、及び通常バイアスＴ回路部１０２のみを備える場合に比して、Ｒｏｎ／（Ｒｏｎ＋Ｒ）だけ、時定数τを小さくすることができる。したがって、第３状態では、第２状態と同様に、高速なバイアス切替動作を実現することができる。また、ドライバ部１０１からみた通常バイアスＴ回路部１０２、及びバーストモードバイアスＴ回路部１０３の入力インピーダンスを低くすることができるため、ドライバ部１０１が出力する信号は、第１端子Ｐ２１、及び第２端子Ｐ２２において減衰する。これにより、光スイッチ装置３０は、光信号をスルーすることができる。

【0046】

［ドライバ回路１００の動作について］
以下、図７を参照し、本実施形態のドライバ回路１００の動作の詳細について説明する。図７に示す波形Ｗ２１は、第２制御装置２０の第１端子Ｐ１１，第２端子Ｐ１２に印加される電気信号の一例を示す波形である。波形Ｗ２２は、制御信号Ｓ１の一例を示す波形である。波形Ｗ２３は、制御電圧信号Ｓ３の一例を示す波形である。波形Ｗ２４は、制御電圧信号Ｓ４の一例を示す波形である。波形Ｗ２５は、電気通信ネットワークＬ２から光スイッチ装置３０に入力される電気信号の一例を示す波形である。波形Ｗ２１～Ｗ２５のグラフにおいて、横軸は、時間を示し、縦軸は、電圧の大きさを示す。

【0047】

光スイッチ装置３０の動作、及びドライバ回路１００の動作は、約０．１～約０．４［μｓｅｃ］の間、第１状態に遷移される。これは、波形Ｗ２２が示すように、約０．１～約０．４［μｓｅｃ］の間、ドライバ部１０１には、ハイレベルの制御信号Ｓ１が入力されるためである。これにより、波形Ｗ２５が示すように、約０．１～約０．４［μｓｅｃ］の間、電気通信ネットワークＬ２には、第２制御装置２０が送信する電気信号が現れる。また、波形Ｗ２３、及び波形Ｗ２４が示すように、第１状態の間、バーストモードバイアスＴ回路部１０３には、ローレベルの制御電圧信号Ｓ３、及びローレベルの制御電圧信号Ｓ４が入力される。このため、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３、及び第４トランジスタＱ４は、いずれもオフ状態に制御される。

【0048】

光スイッチ装置３０の動作、及びドライバ回路１００の動作は、約０．６～約０．７［μｓｅｃ］の間、第２状態に遷移される。詳しくは、波形Ｗ２３～Ｗ２４が示すように、ドライバ回路１００には、ハイレベルの制御電圧信号Ｓ３と、ローレベルの制御電圧信号Ｓ４が入力される。これにより、光スイッチ装置３０の第１端子Ｐ２１には、ドレイン電圧ＶＤＤが印加され、第２端子Ｐ２２には、ソース電圧ＶＳＳが印加される。このため、光スイッチ装置３０の第１端子Ｐ２１、及び第２端子Ｐ２２には、順バイアスの電圧が印加され、光スイッチ装置３０の動作は、第２状態に遷移される。上述したように、第２状態において、バーストモードバイアスＴ回路部１０３の合成抵抗Ｒｇが小さくなることに伴い、時定数τが小さくなる。このため、第２状態では、ドライバ回路１００は、高速なバイアス切替動作を実現することができる。詳しくは、ドライバ回路１００は、波形Ｗ２５が示すように、約０．６［μｓｅｃ］におけるバイアス切替動作に伴う立ち上がりを急峻にすることができる。

【0049】

光スイッチ装置３０の動作、及びドライバ回路１００の動作は、約１．１～約１．４［μｓｅｃ］の間、第３状態に遷移される。詳しくは、波形Ｗ２３～Ｗ２４が示すように、ドライバ回路１００には、ローレベルの制御電圧信号Ｓ３と、ハイレベルの制御電圧信号Ｓ４が入力される。これにより、光スイッチ装置３０の第１端子Ｐ２１には、ソース電圧ＶＳＳが印加され、第２端子Ｐ２２には、ドレイン電圧ＶＤＤが印加される。このため、光スイッチ装置３０の第１端子Ｐ２１、及び第２端子Ｐ２２には、逆バイアスの電圧が印加され、光スイッチ装置３０の動作は、第３状態に遷移される。上述したように、第３状態において、バーストモードバイアスＴ回路部１０３の合成抵抗Ｒｇが小さくなることに伴い、時定数τが小さくなる。このため、第３状態では、ドライバ回路１００は、高速なバイアス切替動作を実現することができる。詳しくは、ドライバ回路１００は、波形Ｗ２５が示すように、約１．１［μｓｅｃ］におけるバイアス切替動作に伴う立ち下がりを急峻にすることができる。

【0050】

［ドライバ回路１００と、従来のドライバ回路との比較結果について］
以下、図８を参照して、本実施形態のドライバ回路１００と、従来のドライバ回路との比較結果について説明する。従来のドライバ回路とは、例えば、ドライバ回路１００のうち、ドライバ部１０１、及び通常バイアスＴ回路部１０２のみを備え、バーストモードバイアスＴ回路部１０３を備えない回路である。図８の波形Ｗ３１は、ドライバ回路１００において、電気通信ネットワークＬ２から光スイッチ装置３０に入力される電気信号の一例を示す波形である。波形Ｗ３２は、従来のドライバ回路において、電気通信ネットワークＬ２から光スイッチ装置３０に入力される電気信号の一例を示す波形である。

【0051】

波形Ｗ３１が示すように、本実施形態のドライバ回路１００では、バイアス切替動作に伴い、約０．６［μｓｅｃ］において遅滞なく第１線路ＬＮ１、及び第２線路ＬＮ２にバイアスが印加され、急峻に波形が立ち上っている。一方で、波形Ｗ３２が示すように、従来のドライバ回路では、バイアス切替動作に伴い、約０．６［μｓｅｃ］においてバイアスが印加され、波形が立ち上り始めているものの、適切にバイアスが印加されたのが、約０．７５［μｓｅｃ］となっている。したがって、本実施形態のドライバ回路１００では、従来のドライバ回路に比して、応答時間を９０［％］程度削減し、高速バイアス切替動作を実現することができる。

【0052】

［実施形態の効果］
上記実施形態によれば、以下のような効果を得ることができる。
（１）ドライバ回路１００は、第１制御装置１０と、複数の第２制御装置２０とを環状に接続する光通信ネットワークＬ１において送受信される光信号を、第２制御装置２０において送受信される電気信号に応じて変換する光スイッチ装置３０と、第２制御装置２０とを接続する電気通信ネットワークＬ２に設けられたドライバ回路１００であって、電気通信ネットワークＬ２の線路には、光スイッチ装置３０の第１端子Ｐ２１と、第２制御装置２０の第１端子Ｐ１１とを接続する第１線路ＬＮ１と、光スイッチ装置３０の第２端子Ｐ２２と、第２制御装置２０の第２端子Ｐ１２とを接続する第２線路ＬＮ２とが含まれ、ドライバ回路１００は、ドライバ部１０１と、通常バイアスＴ回路部１０２と、バーストモードバイアスＴ回路部１０３を有し、ドライバ部１０１は、第２制御装置２０が送信する電気信号を増幅し、バーストモードバイアスＴ回路部１０３は、通常バイアスＴ回路部１０２に比して、バイアス切替動作に係る時定数τが小さい。

【0053】

かかる構成によれば、ドライバ回路１００は、適切なバイアスを印加しながら、従来のドライバ回路に比して、時定数τを小さくすることができる。したがって、ドライバ回路１００は、適切なバイアスを印加しながら、高速バイアス切替動作を行うことができる。

【0054】

（２）ドライバ回路１００において、電気通信ネットワークＬ２の線路には、光スイッチ装置３０の第１端子Ｐ２１と、第２制御装置２０の第１端子Ｐ１１とを接続する第１線路ＬＮ１と、光スイッチ装置３０の第２端子Ｐ２２と、第２制御装置２０の第２端子Ｐ１２とを接続する第２線路ＬＮ２とが含まれる。通常バイアスＴ回路部１０２は、第１線路ＬＮ１上に設けられた第１コンデンサＣ１と、一端が第１線路ＬＮ１に接続され、他端には制御電圧信号Ｓ２が印加される第１抵抗Ｒ１と、第２線路ＬＮ２上に設けられた第２コンデンサＣ２と、一端が第２線路ＬＮ２に接続され、他端には制御電圧信号Ｓ２が印加される第２抵抗Ｒ２とを有する。バーストモードバイアスＴ回路部１０３は、ドレイン電圧ＶＤＤを出力する第１電源と、ソース電圧ＶＳＳを出力する第２電源との間に、直列に接続された第１トランジスタＱ１と、第２トランジスタＱ２とを有し、且つドレイン電圧ＶＤＤを出力する第１電源と、ソース電圧ＶＳＳを出力する第２電源との間に、直列に接続された第３トランジスタＱ３と、第４トランジスタＱ４とを有する。第１トランジスタＱ１と、第２トランジスタＱ２との接続点は、第１線路ＬＮ１に接続されている。第３トランジスタＱ３と、第４トランジスタＱ４との接続点は、第２線路ＬＮ２に接続されている。第１状態において、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３、及び第４トランジスタＱ４がオフ状態に制御される。第２状態において、第１トランジスタＱ１、及び第４トランジスタＱ４がオン状態に制御され、且つ第２トランジスタＱ２、及び第３トランジスタＱ３がオフ状態に制御される。第３状態において、第１トランジスタＱ１、及び第４トランジスタＱ４がオフ状態に制御され、且つ第２トランジスタＱ２、及び第３トランジスタＱ３がオン状態に制御される。

【0055】

かかる構成によれば、ドライバ回路１００は、通常バイアスＴ回路部１０２が備える第１抵抗Ｒ１、第２抵抗Ｒ２、第１コンデンサＣ１、及び第２コンデンサＣ２によって、低周波数帯での損失を防ぎながら、光スイッチ装置３０に対して直流成分を遮断することができる。また、ドライバ回路１００は、通常バイアスＴ回路部１０２が備える第１抵抗Ｒ１、及び第２抵抗Ｒ２と、バーストモードバイアスＴ回路部１０３とによって、適切なバイアスを印加しながら、従来のドライバ回路に比して、時定数τを小さくすることができる。したがって、ドライバ回路１００は、適切なバイアスを印加しながら、低周波数帯での損失を防ぎ、光スイッチ装置３０への直流成分を遮断しつつ、且つ高速バイアス切替動作を行うことができる。

【0056】

また、ドライバ回路１００は、適切なバイアスを印加する素子として、インダクタに代えて、第１抵抗Ｒ１、及び第２抵抗Ｒ２を用いている。このため、ドライバ回路１００は、インダクタを用いる場合に比して、基板面積におけるドライバ回路１００の占有面積を小さくし、ドライバ回路１００を小型化することができる。

【0057】

上記各実施形態は以下のように変更してもよい。なお、上記実施形態、及び以下の各別例は、技術的に矛盾しない範囲で互いに組み合わせてもよい。
〇上述では、第１トランジスタＱ１、及び第３トランジスタＱ３が、Ｐ型ＭＯＳＦＥＴにより実現され、第２トランジスタＱ２、及び第４トランジスタＱ４が、Ｎ型ＭＯＳＦＥＴにより実現される場合について説明したが、これに限られない。第１トランジスタＱ１、及び第３トランジスタＱ３は、ＰＮＰ型バイポーラトランジスタにより実現されてもよく、第２トランジスタＱ２、及び第４トランジスタＱ４は、ＮＰＮ型バイポーラトランジスタにより実現されてもよい。この場合、上述の説明のうち、ドレイン端子は、コレクタ端子に読み替えればよく、ゲート端子は、ベース端子に読み替えればよく、ソース端子は、エミッタ端子に読み替えればよい。また、第１電源は、ドレイン電圧ＶＤＤに代えて、コレクタ電圧を出力し、第２電源は、ソース電圧ＶＳＳに代えて、エミッタ電圧を出力する。また、所定の電圧とは、例えば、ＰＮＰ型バイポーラトランジスタをオフ状態にするためにベース端子に印加する電圧、及びＮＰＮ型バイポーラトランジスタをオン状態にするためにベース端子に印加する電圧である。

【0058】

〇ネットワーク１が備える第２制御装置２０は、三つに限られず、一つ、又は二つであってもよく、三つよりも多い数であってもよい。
〇上述では、第１制御装置１０が、光通信ネットワークＬ１における通信、及び電気通信ネットワークＬ２における通信のタイミング制御を行う場合について説明したが、これに限られない。ネットワーク１は、第１制御装置１０に代えて（或いは、加えて）光通信ネットワークＬ１における通信、及び電気通信ネットワークＬ２における通信のタイミング制御を行う他の装置を備えていてもよい。この場合、当該他の装置は、同期制御信号、制御信号Ｓ１、制御電圧信号Ｓ２、制御電圧信号Ｓ３、及び制御電圧信号Ｓ４をネットワーク１の各部に出力する。

【0059】

〇上述では、ドライバ回路１００が、光通信ネットワークＬ１と、電気通信ネットワークＬ２とを備えるネットワーク１において適応される場合について説明したが、これに限られない。ドライバ回路１００は、光通信ネットワークＬ１と、電気通信ネットワークＬ２とを備えるネットワークであれば、いずれのネットワークにおいても適応可能である。例えば、ネットワーク１は、車載機器を接続する車載ネットワークにおいて用いられてもよい。この場合、第１制御装置１０や、第２制御装置２０は、例えば、ＥＣＵ（Electronic Control Unit）等により実現される。詳しくは、第１制御装置１０は、例えば、メインＥＣＵであって、第２制御装置２０は、例えば、車両の各部を制御するサブＥＣＵである。

【0060】

次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
（イ）上記ドライバ回路において、前記第１トランジスタ、及び前記第３トランジスタは、Ｐ型ＭＯＳＦＥＴにより実現され、前記第２トランジスタ、及び前記第４トランジスタは、Ｎ型ＭＯＳＦＥＴにより実現され、前記第１電源の電圧は、ドレイン電圧であり、前記第２電源の電圧は、ソース電圧である。

【0061】

（ロ）上記ドライバ回路において、前記第１トランジスタ、及び前記第３トランジスタは、ＰＮＰ型バイポーラトランジスタにより実現され、前記第２トランジスタ、及び前記第４トランジスタは、ＮＰＮ型バイポーラトランジスタにより実現され、前記第１電源の電圧は、コレクタ電圧であり、前記第２電源の電圧は、エミッタ電圧である。

【符号の説明】

【0062】

１…ネットワーク、１０…第１制御装置、２０，２０－１，２０－２，２０－３…第２制御装置、３０，３０－１，３０－２，３０－３…光スイッチ装置、１００，１００－１，１００－２，１００－３…ドライバ回路、１０１…ドライバ部、１０２…通常バイアスＴ回路部、１０３…バーストモードバイアスＴ回路部、Ｃ１…第１コンデンサ、Ｃ２…第２コンデンサ、Ｌ１…光通信ネットワーク、Ｌ２，Ｌ２－１，Ｌ２－２，Ｌ２－３…電気通信ネットワーク、ＬＮ１…第１線路、ＬＮ２…第２線路、Ｎ１，Ｎ２…反転回路、Ｐ１１，Ｐ２１…第１端子、Ｐ１２，Ｐ２２…第２端子、Ｑ…トランジスタ、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、Ｑ３…第３トランジスタ、Ｑ４…第４トランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｓ１…制御信号、Ｓ２，Ｓ３，Ｓ４…制御電圧信号。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】