特開 2023-126323 光検出素子及び光検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023126323

(43)【公開日】2023-09-07

(54)【発明の名称】光検出素子及び光検出装置

(51)【国際特許分類】

   H01L 27/146 20060101AFI20230831BHJP

   H04N 25/70 20230101ALI20230831BHJP

   H04N 25/76 20230101ALI20230831BHJP

【ＦＩ】

H01L27/146 E

H04N25/70

H04N25/76

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023111849

(22)【出願日】2023-07-07

(62)【分割の表示】P 2020528743の分割

【原出願日】2019-06-07

(31)【優先権主張番号】P 2018126650

(32)【優先日】2018-07-03

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】110001357

【氏名又は名称】弁理士法人つばさ国際特許事務所

(72)【発明者】

【氏名】兼田 有希央

(72)【発明者】

【氏名】古閑 史彦

(57)【要約】

【課題】光検出素子の動作中、隣接する光検出素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷が第１電極にスムースに転送される光検出素子を提供する。
【解決手段】本開示の一実施形態の光検出装置は、第１電極、前記第１電極と離間して配置された電荷蓄積用電極、前記第１電極及び前記電荷蓄積用電極と離間して配置され、前記電荷蓄積用電極を取り囲む分離電極、前記第１電極と電気的に接続され、絶縁層を介して前記電荷蓄積用電極の上方に形成された光電変換層、並びに、前記光電変換層上に形成された第２電極、を備えており、前記分離電極は、第１分離電極、及び、前記第１分離電極と離間して配置された第２分離電極から構成されており、前記第１分離電極は、前記第１電極と前記第２分離電極との間に位置する。
【選択図】 図１

【特許請求の範囲】

【請求項1】

第１電極、
前記第１電極と離間して配置された電荷蓄積用電極、
前記第１電極及び前記電荷蓄積用電極と離間して配置され、前記電荷蓄積用電極を取り囲む分離電極、
前記第１電極と電気的に接続され、絶縁層を介して前記電荷蓄積用電極の上方に形成された光電変換層、並びに、
前記光電変換層上に形成された第２電極、
を備えており、
前記分離電極は、第１分離電極、及び、前記第１分離電極と離間して配置された第２分離電極から構成されており、
前記第１分離電極は、前記第１電極と前記第２分離電極との間に位置する
光検出素子。

【請求項2】

前記第１分離電極の電位は一定の値Ｖ_ES-1であり、前記第２分離電極の電位も一定の値Ｖ_ES-2である、請求項１に記載の光検出素子。

【請求項3】

前記第１分離電極の電位は一定の値Ｖ_ES-1から変化し、前記第２分離電極の電位は一定の値Ｖ_ES-2である、請求項１に記載の光検出素子。

【請求項4】

蓄積すべき電荷が電子の場合、Ｖ_ES-1＞Ｖ_ES-2、蓄積すべき正孔が電子の場合、Ｖ_ES-1＜Ｖ_ES-2を満足する、請求項２又は請求項３に記載の光検出素子。

【請求項5】

Ｖ_ES-2＝Ｖ_ES-1を満足する、請求項２又は請求項３に記載の光検出素子。

【請求項6】

第１の方向に沿ってＰ個、前記第１の方向とは異なる第２の方向に沿ってＱ個の、Ｐ×Ｑ個（但し、Ｐ≧２，Ｑ≧１）の光検出素子から構成された光検出素子ブロックを、複数、有しており、
前記光検出素子は、
第１電極、
前記第１電極と離間して配置された電荷蓄積用電極、
前記第１電極及び前記電荷蓄積用電極と離間して配置され、前記電荷蓄積用電極を取り囲む分離電極、
前記第１電極と電気的に接続され、絶縁層を介して前記電荷蓄積用電極の上方に形成された光電変換層、並びに、
前記光電変換層上に形成された第２電極、
を備えており、
前記分離電極は、第１分離電極、第２分離電極及び第３分離電極から構成されており、
前記第１分離電極は、前記光検出素子ブロックにおける、少なくとも前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、
前記第２分離電極は、前記光検出素子ブロックにおける前記光検出素子と前記光検出素子との間に配置されており、
前記第３分離電極は、前記光検出素子ブロックと前記光検出素子ブロックとの間に配置され、
前記第１分離電極は、前記第１電極と前記第２分離電極との間に位置する
光検出装置。

【請求項7】

前記第３分離電極は、隣接する前記光検出素子ブロックにおいて共有されている、請求項６に記載の光検出装置。

【請求項8】

前記第１分離電極は、前記光検出素子ブロックにおける、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、
前記第２分離電極は、前記第１の方向に沿って並置された前記光検出素子と前記光検出素子との間に配置されており、且つ、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１分離電極と離間して配置されている、請求項６に記載の光検出装置。

【請求項9】

前記第２分離電極と前記第３分離電極とは繋がっている、請求項８に記載の光検出装置。

【請求項10】

前記第１分離電極は、前記光検出素子ブロックにおける、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、更に、前記第１の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、
前記第２分離電極は、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１分離電極と離間して配置されており、更に、前記第１の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１分離電極と離間して配置されている、請求項６に記載の光検出装置。

【請求項11】

前記第２分離電極と前記第３分離電極とは繋がっている、請求項１０に記載の光検出装置。

【請求項12】

前記第１分離電極の電位は一定の値Ｖ_ES-1であり、前記第２分離電極及び前記第３分離電極の電位も一定の値Ｖ_ES-2である、請求項１１に記載の光検出装置。

【請求項13】

前記第１分離電極の電位は一定の値Ｖ_ES-1から変化し、前記第２分離電極及び前記第３分離電極の電位は一定の値Ｖ_ES-2である、請求項１１に記載の光検出装置。

【請求項14】

蓄積すべき電荷が電子の場合、Ｖ_ES-1＞Ｖ_ES-2、蓄積すべき正孔が電子の場合、Ｖ_ES-1＜Ｖ_ES-2を満足する、請求項１２に記載の光検出装置。

【請求項15】

Ｖ_ES-2＝Ｖ_ES-1を満足する、請求項１２に記載の光検出装置。

【請求項16】

前記光検出素子ブロックを構成するＰ×Ｑ個の前記光検出素子において、前記第１電極は共有されている、請求項６に記載の光検出装置。

【請求項17】

Ｐ＝２，Ｑ＝２である、請求項６に記載の光検出装置。

【請求項18】

請求項１乃至請求項１７のいずれか１項に記載の光検出素子を少なくとも１つ有する積層型光検出素子を備えている光検出装置。

【請求項19】

前記光検出素子の下方には、少なくとも１つの下方光検出素子が設けられており、
前記光検出素子が受光する光の波長と、前記下方光検出素子が受光する光の波長とは、異なる、請求項１８に記載の光検出装置。

【請求項20】

２つの前記下方光検出素子が積層されている、請求項１９に記載の光検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、光検出素子、及び、係る光検出素子を備えた光検出装置に関する。

【背景技術】

【0002】

光電変換層に有機半導体材料を用いる光検出素子（例えば、撮像素子）は、特定の色（波長帯）を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップ・カラーフィルタ（ＯＣＣＦ）と撮像素子との組合せから副画素が成り、副画素が２次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造（積層型撮像素子）を得ることが可能である（例えば、特開２０１７－１５７８１６号公報参照）。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。尚、以下の説明において、半導体基板の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第１タイプの撮像素子』と呼び、第１タイプの撮像素子を構成する光電変換部を、便宜上、『第１タイプの光電変換部』と呼び、半導体基板内に設けられた撮像素子を、便宜上、『第２タイプの撮像素子』と呼び、第２タイプの撮像素子を構成する光電変換部を、便宜上、『第２タイプの光電変換部』と呼ぶ場合がある。

【0003】

図５７に、特開２０１７－１５７８１６号公報に開示された積層型撮像素子（積層型固体撮像装置）の構造例を示す。図５７に示す例では、半導体基板７０内に、第２タイプの撮像素子である第３撮像素子１５及び第２撮像素子１３を構成する第２タイプの光電変換部である第３光電変換部４３及び第２光電変換部４１が積層され、形成されている。また、半導体基板７０の上方（具体的には、第２撮像素子１３の上方）には、第１タイプの光電変換部である第１光電変換部１１’が配置されている。ここで、第１光電変換部１１’は、第１電極２１、有機材料から成る光電変換層２３、第２電極２２を備えており、第１タイプの撮像素子である第１撮像素子１１を構成する。また、第１電極２１と離間して電荷蓄積用電極２４が設けられており、電荷蓄積用電極２４の上方には、絶縁層８２を介して光電変換層２３が位置している。第２光電変換部４１及び第３光電変換部４３においては、吸収係数の違いにより、それぞれ、例えば、青色光及び赤色光が光電変換される。また、第１光電変換部１１’においては、例えば、緑色光が光電変換される。

【0004】

第２光電変換部４１及び第３光電変換部４３において光電変換によって生成した電荷は、これらの第２光電変換部４１及び第３光電変換部４３に一旦蓄積された後、それぞれ、縦型トランジスタ（ゲート部４５を図示する）と転送トランジスタ（ゲート部４６を図示する）によって第２浮遊拡散層（Floating Diffusion）ＦＤ₂及び第３浮遊拡散層ＦＤ₃に転送され、更に、外部の読み出し回路（図示せず）に出力される。これらのトランジスタ及び浮遊拡散層ＦＤ₂，ＦＤ₃も半導体基板７０に形成されている。

【0005】

第１光電変換部１１’において光電変換によって生成した電荷は、電荷蓄積時、電荷蓄積用電極２４に引き付けられ、光電変換層２３に蓄積される。電荷転送時、光電変換層２３に蓄積された電荷は、第１電極２１、コンタクトホール部６１、配線層６２を介して、半導体基板７０に形成された第１浮遊拡散層ＦＤ₁に蓄積される。また、第１光電変換部１１’は、コンタクトホール部６１、配線層６２を介して、電荷量を電圧に変換する増幅トランジスタのゲート部５２にも接続されている。そして、第１浮遊拡散層ＦＤ₁は、リセット・トランジスタ（ゲート部５１を図示する）の一部を構成している。尚、参照番号６３，６４，６５，６６，７１，７２，７６，８１，８３，９０等については、実施例１において説明する。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１７－１５７８１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

ところで、このような第１撮像素子１１において、光電変換層２３に蓄積された電荷が、第１撮像素子１１の動作中に、隣接する第１撮像素子１１に移動する可能性が皆無とは云えない。また、光電変換層２３に蓄積された電荷が、第１電極２１にスムースに転送されない可能性が皆無とは云えない。そして、このような現象が発生すると、光検出装置（例えば、固体撮像装置）の特性劣化へと繋がる。

【0008】

従って、本開示の目的は、光検出素子の動作中、隣接する光検出素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷が、第１電極にスムースに転送される構成、構造を有する光検出素子、係る光検出素子を備えた光検出装置を提供することにある。

【課題を解決するための手段】

【0009】

上記の目的を達成するための本開示の光検出素子は、
第１電極、
第１電極と離間して配置された電荷蓄積用電極、
第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲む分離電極、
第１電極と電気的に接続され、絶縁層を介して電荷蓄積用電極の上方に形成された光電変換層、並びに、
光電変換層上に形成された第２電極、
を備えており、
分離電極は、第１分離電極、及び、第１分離電極と離間して配置された第２分離電極から構成されており、
第１分離電極は、第１電極と第２分離電極との間に位置する。

【0010】

上記の目的を達成するための本開示の第１の態様に係る光検出装置は、
第１の方向に沿ってＰ個、第１の方向とは異なる第２の方向に沿ってＱ個の、Ｐ×Ｑ個（但し、Ｐ≧２，Ｑ≧１）の光検出素子から構成された光検出素子ブロックを、複数、有しており、
光検出素子は、
第１電極、
第１電極と離間して配置された電荷蓄積用電極、
第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲む分離電極、
第１電極と電気的に接続され、絶縁層を介して電荷蓄積用電極の上方に形成された光電変換層、並びに、
光電変換層上に形成された第２電極、
を備えており、
分離電極は、第１分離電極、第２分離電極及び第３分離電極から構成されており、
第１分離電極は、光検出素子ブロックにおける、少なくとも第２の方向に沿って並置された光検出素子と光検出素子との間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、光検出素子ブロックにおける光検出素子と光検出素子との間に配置されており、
第３分離電極は、光検出素子ブロックと光検出素子ブロックとの間に配置され、
第１分離電極は、第１電極と第２分離電極との間に位置する。

【0011】

上記の目的を達成するための本開示の第２の態様に係る光検出装置は、本開示の撮像素子を少なくとも１つ有する積層型光検出素子を備えている。

【図面の簡単な説明】

【0012】

【図1】図１は、実施例１の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に示す図である。

【図2】図２Ａ及び図２Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。

【図3】図３Ａ及び図３Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。

【図4】図４Ａ及び図４Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。

【図5】図５Ａ、図５Ｂ及び図５Ｃは、実施例１の撮像素子における各電極の電位を模式的に示す図である。

【図6】図６Ａ及び図６Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。

【図7】図７Ａ及び図７Ｂは、実施例１の撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図、及び、第１分離電極を設けない撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図である。

【図8】図８は、実施例１の撮像素子、積層型撮像素子の１つの模式的な一部断面図である。

【図9】図９は、実施例１の撮像素子、積層型撮像素子の等価回路図である。

【図10】図１０は、実施例１の撮像素子、積層型撮像素子の等価回路図である。

【図11】図１１は、実施例１の固体撮像装置の概念図である。

【図12】図１２は、実施例１の撮像素子、積層型撮像素子の変形例（実施例１の変形例１）の等価回路図である。

【図13】図１３は、実施例１の撮像素子（並置された２つの撮像素子を図示する）の変形例（実施例１の変形例２）の模式的な断面図である。

【図14】図１４は、実施例２の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の配置状態を模式的に示す図である。

【図15】図１５は、実施例２の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の配置状態を模式的に示す図である。

【図16】図１６Ａ及び図１６Ｂは、実施例３の撮像素子（並置された２つの撮像素子）及びその変形例の模式的な一部断面図である。

【図17】図１７Ａ及び図１７Ｂは、実施例３の撮像素子（並置された２つの撮像素子）の別の変形例の模式的な一部断面図である。

【図18】図１８は、実施例４の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図19】図１９は、実施例５の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図20】図２０は、実施例５の撮像素子、積層型撮像素子の変形例の模式的な一部断面図である。

【図21】図２１は、実施例５の撮像素子の別の変形例の模式的な一部断面図である。

【図22】図２２は、実施例５の撮像素子の更に別の変形例の模式的な一部断面図である。

【図23】図２３は、実施例６の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図24】図２４は、実施例６の撮像素子、積層型撮像素子の等価回路図である。

【図25】図２５は、実施例６の撮像素子、積層型撮像素子の等価回路図である。

【図26】図２６は、実施例７の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図27】図２７は、実施例７の撮像素子、積層型撮像素子の等価回路図である。

【図28】図２８は、実施例７の撮像素子、積層型撮像素子の等価回路図である。

【図29】図２９は、実施例７の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。

【図30】図３０は、実施例８の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図31】図３１は、実施例８の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。

【図32】図３２は、実施例９の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。

【図33】図３３は、実施例１０の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図34】図３４は、実施例１１及び実施例１２の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図35】図３５Ａ及び図３５Ｂは、実施例１２における電荷蓄積用電極セグメントの模式的な平面図である。

【図36】図３６Ａ及び図３６Ｂは、実施例１２における電荷蓄積用電極セグメントの模式的な平面図である。

【図37】図３７は、実施例１３及び実施例１２の撮像素子、積層型撮像素子の模式的な一部断面図である。

【図38】図３８Ａ及び図３８Ｂは、実施例１３における電荷蓄積用電極セグメントの模式的な平面図である。

【図39】図３９は、実施例１の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。

【図40】図４０は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。

【図41】図４１Ａ、図４１Ｂ及び図４１Ｃは、実施例１の撮像素子、積層型撮像素子の更に別の変形例の第１電極の部分等の拡大された模式的な一部断面図である。

【図42】図４２は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。

【図43】図４３は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。

【図44】図４４は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。

【図45】図４５は、実施例６の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。

【図46】図４６は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。

【図47】図４７は、実施例６の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。

【図48】図４８は、実施例８の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。

【図49】図４９は、実施例９の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。

【図50】図５０は、実施例１の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に示す図である。

【図51】図５１Ａ及び図５１Ｂは、実施例１の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に示す図である。

【図52】図５２は、実施例２の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の配置状態を模式的に示す図である。

【図53】図５３は、電荷排出電極を備えた実施例２の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極、電荷排出電極及び第１電極の配置状態を模式的に示す図である。

【図54】図５４は、実施例２の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の模式的な平面図である。

【図55】図５５Ａ、図５５Ｂ及び図５５Ｃは、図５４に示した実施例２の固体撮像装置の変形例における読み出し駆動例を示すチャートである。

【図56】図５６は、本開示の撮像素子、積層型撮像素子から構成された固体撮像装置を電子機器（カメラ）を用いた例の概念図である。

【図57】図５７は、従来の積層型撮像素子（積層型固体撮像装置）の概念図である。

【図58】図５８は、車両制御システムの概略的な構成の一例を示すブロック図である。

【図59】図５９は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

【図60】図６０は、内視鏡手術システムの概略的な構成の一例を示す図である。

【図61】図６１は、カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

【発明を実施するための形態】

【0013】

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の撮像素子、本開示の第１の態様～第２の態様に係る光検出装置（固体撮像装置）、全般に関する説明
２．実施例１（本開示の光検出素子、及び、本開示の第２の態様に係る光検出装置）
３．実施例２（本開示の第１の態様に係る光検出装置）
４．実施例３（実施例１～実施例２の変形）
５．実施例４（実施例１～実施例３の変形）
６．実施例５（実施例１～実施例４の変形）
７．実施例６（実施例１～実施例５の変形、転送制御用電極を備えた撮像素子）
８．実施例７（実施例１～実施例６の変形、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子）
９．実施例８（実施例１～実施例６の変形、第１構成及び第６構成の光検出素子）
１０．実施例９（本開示の第２構成及び第６構成の光検出素子）
１１．実施例１０（第３構成の光検出素子）
１２．実施例１１（第４構成の光検出素子）
１３．実施例１２（第５構成の光検出素子）
１４．実施例１３（第６構成の光検出素子）
１５．その他

【0014】

〈本開示の光検出素子（撮像素子）、本開示の第１の態様～第２の態様に係る光検出装置（固体撮像装置）、全般に関する説明〉
本開示の第２の態様に係る固体撮像装置において、撮像素子の下方には、少なくとも１つの下方撮像素子が設けられており、撮像素子が受光する光の波長と、下方撮像素子が受光する光の波長とは、異なる形態とすることができる。そして、この場合、２つの下方撮像素子が積層されている形態とすることができる。

【0015】

本開示の撮像素子、あるいは又、上記の好ましい形態を含む本開示の第２の態様に係る固体撮像装置を構成する本開示の撮像素子において、第１分離電極の電位は一定の値Ｖ_ES-1であり、第２分離電極の電位も一定の値Ｖ_ES-2である形態とすることができるし、あるいは又、第１分離電極の電位は一定の値Ｖ_ES-1から変化し（具体的には、値Ｖ_ES-1’へと変化し）、第２分離電極の電位は一定の値Ｖ_ES-2である形態とすることができる。そして、これらの形態にあっては、蓄積すべき電荷が電子の場合、Ｖ_ES-1＞Ｖ_ES-2、蓄積すべき正孔が電子の場合、Ｖ_ES-1＜Ｖ_ES-2を満足する形態とすることができるし、あるいは又、Ｖ_ES-2＝Ｖ_ES-1を満足する形態とすることができる。

【0016】

本開示の第１の態様に係る固体撮像装置において、第３分離電極は、隣接する撮像素子ブロックにおいて共有されている形態とすることができる。

【0017】

そして、上記の好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、
第１分離電極は、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、第１の方向に沿って並置された撮像素子と撮像素子の間に配置されており、且つ、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極と離間して配置されている構成とすることができる。そして、この場合、第２分離電極と第３分離電極とは繋がっている構成とすることができる。

【0018】

あるいは又、上記の好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、
第１分離電極は、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極と離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極と離間して配置されている構成とすることができる。そして、この場合、第２分離電極と第３分離電極とは繋がっている構成とすることができる。

【0019】

更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置において、第１分離電極の電位は一定の値Ｖ_ES-1であり、第２分離電極及び第３分離電極の電位も一定の値Ｖ_ES-2である形態とすることができるし、あるいは又、第１分離電極の電位は一定の値Ｖ_ES-1から変化し（具体的には、値Ｖ_ES-1’へと変化し）、第２分離電極及び第３分離電極の電位は一定の値Ｖ_ES-2である形態とすることができる。そして、これらの形態にあっては、蓄積すべき電荷が電子の場合、Ｖ_ES-1＞Ｖ_ES-2、蓄積すべき正孔が電子の場合、Ｖ_ES-1＜Ｖ_ES-2を満足する形態とすることができるし、あるいは又、Ｖ_ES-2＝Ｖ_ES-1を満足する形態とすることができる。

【0020】

更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置にあっては、撮像素子ブロックを構成するＰ×Ｑ個の撮像素子において、第１電極は共有されている形態とすることができる。そして、各撮像素子ブロックは、制御部を有しており、制御部は、少なくとも浮遊拡散層及び増幅トランジスタから構成されており、共有された第１電極は、制御部に接続されている形態とすることができる。

【0021】

このように、本開示の第１の態様に係る固体撮像装置にあっては、１つの撮像素子ブロックを構成するＰ×Ｑ個の撮像素子において第１電極を共有化することで、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。そして、Ｐ×Ｑ個の撮像素子によって構成された１つの撮像素子ブロックに対して１つの浮遊拡散層が設けられている。ここで、１つの浮遊拡散層に対して設けられるＰ×Ｑ個の撮像素子は、後述する第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の後述する第２タイプの撮像素子とから構成されていてもよい。

【0022】

更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置において、限定するものではないが、Ｐ＝２，Ｑ＝２とすることができる。

【0023】

更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置は、本開示の撮像素子を少なくとも１つ有する積層型撮像素子を備えている形態とすることができる。そして、このような形態の本開示の第１の態様に係る固体撮像装置において、複数の撮像素子ブロックの下方には、少なくとも１層の下方撮像素子ブロックが設けられており、
下方撮像素子ブロックは、複数（具体的には、第１の方向に沿ってＰ個、第２の方向に沿ってＱ個のＰ×Ｑ個）の撮像素子から構成されており、
撮像素子ブロックを構成する撮像素子が受光する光の波長と、下方撮像素子ブロックを構成する撮像素子が受光する光の波長とは、異なる形態とすることができる。そして、このような好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、下方撮像素子ブロックは、２層、設けられている形態とすることができる。更には、以上に説明した好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、下方撮像素子ブロックを構成する複数（具体的には、Ｐ×Ｑ個）の撮像素子は、共有された浮遊拡散層を備えている形態とすることができる。

【0024】

本開示の第１の態様に係る固体撮像装置において、撮像素子ブロックを構成する４個の撮像素子において第１電極が共有されている場合、各種分離電極の制御下、４つの撮像素子に蓄積された電荷を、別々に、都合４回で読み出す読み出し方式を採用してもよいし、４つの撮像素子に蓄積された電荷を、同時に、都合１回で読み出す読み出し方式を採用してもよい。前者を、便宜上、『第１モードの読み出し方法』と呼び、後者を、便宜上、『第２モードの読み出し方法』と呼ぶ場合がある。第１モードの読み出し方法にあっては、固体撮像装置によって得られる画像の高精細化を図ることができる。第２モードの読み出し方法にあっては、感度の増加を図るために４つの撮像素子によって得られた信号が加算される。第１モードの読み出し方法と第２モードの読み出し方法との切替は、固体撮像装置に適切な切替手段を設けることで達成することができる。第１モードの読み出し方法にあっては、電荷転送期間のタイミングを適切に制御することで、Ｐ×Ｑ個の撮像素子が１つの浮遊拡散層を共有することが可能であり、撮像素子ブロックを構成するＰ×Ｑ個の撮像素子が１つの駆動回路に接続されている。但し、電荷蓄積用電極の制御は、撮像素子毎に行われる。

【0025】

本開示の撮像素子、あるいは又、上記の好ましい形態を含む本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の撮像素子（以下、これらを総称して、『本開示の撮像素子等』と呼ぶ場合がある）において、第１分離電極、第２分離電極、第３分離電極は、絶縁層を介して光電変換層の領域に対向した領域に設けられている形態とすることができる。尚、これらの分離電極を、便宜上、『下方第１分離電極』、『下方第２分離電極』、『下方第３分離電極』と呼ぶ場合があるし、これらを総称して、『下方分離電極』と呼ぶ場合がある。あるいは又、第１分離電極、第２分離電極、第３分離電極は、光電変換層の上に、第２電極と離間して設けられている形態とすることができる。尚、これらの分離電極を、便宜上、『上方第１分離電極』、『上方第２分離電極』、『上方第３分離電極』と呼ぶ場合があるし、これらを総称して、『上方分離電極』と呼ぶ場合がある。

【0026】

本開示の撮像素子等において、分離電極は、第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲んでおり、第１分離電極は、第１電極と第２分離電極との間に位置するが、上方分離電極の場合にあっては、分離電極の正射影像が、第１電極及び電荷蓄積用電極の正射影像と離間して位置し、電荷蓄積用電極の正射影像を取り囲んでおり、第１分離電極の正射影像は、第１電極の正射影像と第２分離電極の正射影像との間に位置する。場合によっては、第２分離電極の正射影像の一部と電荷蓄積用電極の正射影像の一部が重なっていてもよい。あるいは又、第１分離電極の正射影像は、撮像素子ブロックにおける、少なくとも第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極の正射影像と隣接して、且つ、離間して位置しており、第２分離電極は、撮像素子ブロックにおける撮像素子と撮像素子の間に配置されており、第３分離電極は、撮像素子ブロックと撮像素子ブロックの間に配置されている。

【0027】

以下の説明において各種電極に印加される電位を表す符号を、以下に示す。

【0028】

電荷蓄積期間 電荷転送期間
第１電極 Ｖ₁₁ Ｖ₁₂
第２電極 Ｖ₂₁ Ｖ₂₂
電荷蓄積用電極 Ｖ₃₁ Ｖ₃₂
第１分離電極
ケース－１ Ｖ_ES-1 Ｖ_ES-1
ケース－２ Ｖ_ES-1 Ｖ_ES-1’
第２分離電極 Ｖ_ES-2 Ｖ_ES-2
第３分離電極 Ｖ_ES-3 Ｖ_ES-3
転送制御用電極 Ｖ₄₁ Ｖ₄₂
電荷排出電極 Ｖ₅₁ Ｖ₅₂

【0029】

以上に説明した好ましい形態、構成を含む本開示の撮像素子等は、半導体基板を更に備えており、光電変換部は、半導体基板の上方に配置されている形態とすることができる。尚、第１電極、電荷蓄積用電極、第２電極、各種分離電極や各種電極は、後述する駆動回路に接続されている。

【0030】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、電荷蓄積用電極の大きさは第１電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をｓ₁’、第１電極の面積をｓ₁としたとき、限定するものではないが、
４≦ｓ₁’／ｓ₁
を満足することが好ましい。

【0031】

光入射側に位置する第２電極は、上方分離電極が形成されている場合を除き、複数の撮像素子において共通化されていてもよい。即ち、第２電極を所謂ベタ電極とすることができる。光電変換層は、複数の撮像素子において共通化することができる。即ち、複数の撮像素子において１層の光電変換層が形成されている形態とすることができる。

【0032】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている形態とすることができる。あるいは又、光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている形態とすることができ、この場合、
第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する形態とすることができ、更には、第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。尚、光電変換層と第１電極との間に他の層が形成されている形態（例えば、光電変換層と第１電極との間に電荷蓄積に適した材料層が形成されている形態）を包含する。

【0033】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₃₁が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ₁₂が印加され、電荷蓄積用電極に電位Ｖ₃₂が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ₃₁≧Ｖ₁₁、且つ、Ｖ₃₂＜Ｖ₁₂
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ₃₁≦Ｖ₁₁、且つ、Ｖ₃₂＞Ｖ₁₂
である。

【0034】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等は、第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極（電荷転送電極）を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『転送制御用電極を備えた本開示の撮像素子等』と呼ぶ場合がある。そして、転送制御用電極を備えた本開示の撮像素子等にあっては、電荷蓄積期間において、転送制御用電極に印加される電位をＶ₄₁としたとき、第１電極の電位が第２電極の電位よりも高い場合、Ｖ₄₁≦Ｖ₁₁，Ｖ₄₁＜Ｖ₃₁を満足するが好ましい。また、電荷転送期間において、転送制御用電極に印加される電位をＶ₄₂としたとき、第１電極の電位が第２電極の電位よりも高い場合、Ｖ₃₂≦Ｖ₄₂≦Ｖ₁₂を満足するが好ましい。

【0035】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、光電変換層に接続され、第１電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『電荷排出電極を備えた本開示の撮像素子等』と呼ぶ。そして、電荷排出電極を備えた本開示の撮像素子等において、電荷排出電極は、第１電極及び電荷蓄積用電極を取り囲むように（即ち、額縁状に）配置されている形態とすることができる。電荷排出電極は、複数の撮像素子において共有化（共通化）することができる。電荷排出電極を設ける場合、各種分離電極を上方分離電極から構成することが好ましい。そして、この場合、
光電変換層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁層で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する形態とすることができる。

【0036】

更には、電荷排出電極を備えた本開示の撮像素子等にあっては、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₃₁が印加され、電荷排出電極に電位Ｖ₅₁が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ₁₂が印加され、電荷蓄積用電極に電位Ｖ₃₂が印加され、電荷排出電極に電位Ｖ₅₂が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ₅₁＞Ｖ₁₁、且つ、Ｖ₅₂＜Ｖ₁₂
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ₅₁＜Ｖ₁₁、且つ、Ｖ₅₂＞Ｖ₁₂
である。

【0037】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等』と呼ぶ場合がある。電荷蓄積用電極セグメントの数は、２以上であればよい。そして、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等にあっては、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加える場合、
第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも高く、
第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも低い形態とすることができる。

【0038】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている形態とすることができる。そして、この場合、更には、
半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている形態とすることができる。

【0039】

あるいは又、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等の変形例として、以下に説明する第１構成～第６構成の撮像素子を挙げることができる。即ち、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等における第１構成～第６構成の撮像素子において、
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
第１構成～第３構成の撮像素子にあっては、電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第４構成～第５構成の撮像素子にあっては、電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置する。

【0040】

そして、第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している。また、第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している。更には、第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。また、第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。更には、第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。尚、面積は、連続的に小さくなっていてもよいし、階段状に小さくなっていてもよい。

【0041】

あるいは又、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等における第６構成の撮像素子において、電荷蓄積用電極と絶縁層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。尚、断面積の変化は、連続的な変化であってもよいし、階段状の変化であってもよい。

【0042】

第１構成～第２構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられており、Ｎ個の絶縁層セグメントも連続して設けられており、Ｎ個の電荷蓄積用電極セグメントも連続して設けられている。第３構成～第５構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられている。また、第４構成、第５構成の撮像素子において、Ｎ個の絶縁層セグメントは連続して設けられている一方、第３構成の撮像素子において、Ｎ個の絶縁層セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。更には、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。そして第１構成～第６構成の撮像素子にあっては、電荷蓄積用電極セグメントの全てに同じ電位が加えられる。あるいは又、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。

【0043】

第１構成～第６構成の撮像素子、係る撮像素子を適用した本開示の第１の態様～第２の態様に係る固体撮像装置にあっては、絶縁層セグメントの厚さが規定され、あるいは又、光電変換層セグメントの厚さが規定され、あるいは又、絶縁層セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントの面積が規定され、あるいは又、積層部分の断面積が規定されているので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に、第１電極へ転送することが可能となる。そして、その結果、残像の発生や電荷転送残しの発生を防止することができる。

【0044】

本開示の第１の態様に係る固体撮像装置の変形例として、上述した第１構成～第６構成の撮像素子を、複数、備えている固体撮像装置とすることができるし、本開示の第２の態様に係る固体撮像装置の変形例として、上述した第１構成～第６構成の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、備えている固体撮像装置とすることができる。

【0045】

第１構成～第５構成の撮像素子にあっては、ｎの値が大きい光電変換部セグメントほど第１電極から離れて位置するが、第１電極から離れて位置するか否かは、Ｘ方向を基準として判断する。また、第６構成の撮像素子にあっては、第１電極から離れる方向をＸ方向としているが、『Ｘ方向』を以下のとおり、定義する。即ち、撮像素子あるいは積層型撮像素子が複数配列された画素領域は、２次元アレイ状に、即ち、Ｘ方向及びＹ方向に規則的に複数配列された画素から構成される。画素の平面形状を矩形とした場合、第１電極に最も近い辺が延びる方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。あるいは又、画素の平面形状を任意の形状とした場合、第１電極に最も近い線分や曲線が含まれる全体的な方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。

【0046】

以下、第１構成～第６構成の撮像素子に関して、第１電極の電位が第２電極の電位よりも高い場合についての説明を行うが、第１電極の電位が第２電極の電位よりも低い場合は、電位の高低を逆にすればよい。

【0047】

第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているが、絶縁層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。

【0048】

蓄積すべき電荷を電子とする場合、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用すればよい。そして、これらの場合、電荷蓄積期間において、｜Ｖ₃₁｜≧｜Ｖ₁₁｜といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、｜Ｖ₃₂｜＜｜Ｖ₁₂｜といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。

【0049】

第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているが、光電変換層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。

【0050】

蓄積すべき電荷を電子とする場合、光電変換層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、光電変換層セグメントの厚さが、漸次、厚くなる構成を採用すればよい。そして、光電変換層セグメントの厚さが、漸次、厚くなる場合、電荷蓄積期間においてＶ₃₁≧Ｖ₁₁といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、電荷蓄積期間においてＶ₃₁≦Ｖ₁₁といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、光電変換層セグメントの厚さが、漸次、厚くなる場合、Ｖ₃₂＜Ｖ₁₂といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、Ｖ₃₂＞Ｖ₁₂といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。

【0051】

第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の比誘電率の値が、漸次、小さくなることが好ましい。そして、このような構成を採用することで、電荷蓄積期間において、Ｖ₃₁≧Ｖ₁₁といった状態になると、第ｎ番目の光電変換部セグメントの方、が第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ₃₂＜Ｖ₁₂といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。

【0052】

第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の仕事関数の値が、漸次、大きくなることが好ましい。そして、このような構成を採用することで、電圧（電位）の正負に依存すること無く、信号電荷転送に有利な電位勾配を形成することができる。

【0053】

第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっており、これによって、一種の電荷転送勾配が形成されるので、電荷蓄積期間において、Ｖ₃₁≧Ｖ₁₁といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ₃₂＜Ｖ₁₂といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。

【0054】

第６構成の撮像素子において、積層部分の断面積は第１電極からの距離に依存して変化し、これによって、一種の電荷転送勾配が形成される。具体的には、積層部分の断面の厚さを一定とし、積層部分の断面の幅を第１電極から離れるほど狭くする構成を採用すれば、第５構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ₃₁≧Ｖ₁₁といった状態になると、第１電極に近い領域の方が、遠い領域よりも多くの電荷を蓄積することができる。従って、電荷転送期間において、Ｖ₃₂＜Ｖ₁₂といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。一方、積層部分の断面の幅を一定とし、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さを、漸次、厚くする構成を採用すれば、第１構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ₃₁≧Ｖ₁₁といった状態になると、第１電極に近い領域の方が、遠い領域よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ₃₂＜Ｖ₁₂といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。また、光電変換層セグメントの厚さを、漸次、厚くする構成を採用すれば、第２構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ₃₁≧Ｖ₁₁といった状態になると、第１電極に近い領域の方が、遠い領域よりも強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ₃₂＜Ｖ₁₂といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。

【0055】

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている形態とすることができる。あるいは又、第２電極側から光が入射し、第１電極（場合によっては、第１電極及び転送制御用電極）には光が入射しない形態とすることができる。そして、この場合、第２電極よりの光入射側であって、第１電極（場合によっては、第１電極及び転送制御用電極）の上方には遮光層が形成されている形態とすることができるし、あるいは又、電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される形態とすることができる。ここで、遮光層は、第２電極の光入射側の面よりも上方に配設されてもよいし、第２電極の光入射側の面の上に配設されてもよい。場合によっては、第２電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、光を通さない樹脂（例えば、ポリイミド樹脂）を例示することができる。

【0056】

本開示の撮像素子等として、具体的には、青色光（４２５ｎｍ乃至４９５ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの青色光電変換層』と呼ぶ）を備えた青色光に感度を有する撮像素子（便宜上、『第１タイプの青色光用撮像素子』と呼ぶ）、緑色光（４９５ｎｍ乃至５７０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの緑色光電変換層』と呼ぶ）を備えた緑色光に感度を有する撮像素子（便宜上、『第１タイプの緑色光用撮像素子』と呼ぶ）、赤色光（６２０ｎｍ乃至７５０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの赤色光電変換層』と呼ぶ）を備えた赤色光に感度を有する撮像素子（便宜上、『第１タイプの赤色光用撮像素子』と呼ぶ）を挙げることができる。また、電荷蓄積用電極を備えていない従来の撮像素子であって、青色光に感度を有する撮像素子を、便宜上、『第２タイプの青色光用撮像素子』と呼び、緑色光に感度を有する撮像素子を、便宜上、『第２タイプの緑色光用撮像素子』と呼び、赤色光に感度を有する撮像素子を、便宜上、『第２タイプの赤色光用撮像素子』と呼び、第２タイプの青色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの青色光電変換層』と呼び、第２タイプの緑色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの緑色光電変換層』と呼び、第２タイプの赤色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの赤色光電変換層』と呼ぶ。

【0057】

本開示における積層型撮像素子は、少なくとも本開示の撮像素子等（光電変換素子）を１つ有するが、具体的には、例えば、
［Ａ］第１タイプの青色光用光電変換部、第１タイプの緑色光用光電変換部及び第１タイプの赤色光用光電変換部が、垂直方向に積層され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第１タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｂ］第１タイプの青色光用光電変換部及び第１タイプの緑色光用光電変換部が、垂直方向に積層され、
これらの２層の第１タイプの光電変換部の下方に、第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｃ］第１タイプの緑色光用光電変換部の下方に、第２タイプの青色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの緑色光用撮像素子、第２タイプの青色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｄ］第１タイプの青色光用光電変換部の下方に、第２タイプの緑色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第２タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
を挙げることができる。尚、これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色光用光電変換部、緑色光用光電変換部、赤色光用光電変換部の順、あるいは、光入射方向から緑色光用光電変換部、青色光用光電変換部、赤色光用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色光用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、１つの画素が構成される。また、第１タイプの赤外線用光電変換部を備えていてもよい。ここで、第１タイプの赤外線用光電変換部の光電変換層は、例えば、有機系材料から構成され、第１タイプの撮像素子の積層構造の最下層であって、第２タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第１タイプの光電変換部の下方に、第２タイプの赤外線用光電変換部を備えていてもよい。

【0058】

第１タイプの撮像素子にあっては、例えば、第１電極が、半導体基板の上に設けられた層間絶縁層上に形成されている。半導体基板に形成された撮像素子は、裏面照射型とすることもできるし、表面照射型とすることもできる。

【0059】

光電変換層を有機系材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。

【0060】

ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンゾイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンゾオキサゾール誘導体、ベンゾオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。有機系材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０^-8ｍ乃至５×１０^-7ｍ、好ましくは２．５×１０^-8ｍ乃至３×１０^-7ｍ、より好ましくは２．５×１０^-8ｍ乃至２×１０^-7ｍ、一層好ましくは１×１０^-7ｍ乃至１．８×１０^-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。

【0061】

あるいは又、緑色光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができるし、青色光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。

【0062】

あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ₂）、ＣｕＩｎＳ₂、ＣｕＡｌＳ₂、ＣｕＡｌＳｅ₂、ＣｕＧａＳ₂、ＣｕＧａＳｅ₂、ＡｇＡｌＳ₂、ＡｇＡｌＳｅ₂、ＡｇＩｎＳ₂、ＡｇＩｎＳｅ₂、あるいは又、ＩＩＩ－Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ₂Ｓｅ₃、Ｉｎ₂Ｓ₃、Ｂｉ₂Ｓｅ₃、Ｂｉ₂Ｓ₃、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。

【0063】

あるいは又、光電変換層を、下層半導体層と、上層光電変換層の積層構造とすることができる。このように下層半導体層を設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層に蓄積した電荷の第１電極への電荷転送効率を増加させることができる。更には、光電変換層で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。上層光電変換層を構成する材料は、上記の光電変換層を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層を構成する材料として、バンドギャップエネルギーの値が大きく（例えば、３．０ｅＶ以上のバンドギャップエネルギーの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましい。具体的には、酸化物半導体材料；遷移金属ダイカルコゲナイド；シリコンカーバイド；ダイヤモンド；グラフェン；カーボンナノチューブ；縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料を挙げることができ、より具体的には、酸化物半導体材料として、インジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物や、これらの酸化物が少なくとも１種類含まれる材料、これらの材料にドーパントを添加した材料、具体的には、例えば、ＩＧＺＯ、ＩＴＺＯ、ＩＷＺＯ、ＩＷＯ、ＺＴＯ、ＩＴＯ－ＳｉＯ_X系材料、ＧＺＯ、ＩＧＯ、ＺｎＳｎＯ₃、ＡｌＺｎＯ、ＧａＺｎＯ、ＩｎＺｎＯを挙げることができるし、また、ＣｕＩ、ＩｎＳｂＯ₄、ＺｎＭｇＯ、ＣｕＩｎＯ₂、ＭｇＩｎ₂Ｏ₄、ＣｄＯ等を含む材料を挙げることができるが、これらの材料に限定するものではない。あるいは又、下層半導体層を構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができるし、蓄積すべき電荷が正孔である場合、光電変換層を構成する材料の電子親和力よりも小さな電子親和力を有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０¹⁸ｃｍ^-3以下であることが好ましい。下層半導体層は、単層構成であってもよいし、多層構成であってもよい。また、電荷蓄積用電極の上方に位置する下層半導体層を構成する材料と、第１電極の上方に位置する下層半導体層を構成する材料とを、異ならせてもよい。

【0064】

本開示の第１の態様～第２の態様に係る固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。

【0065】

積層型撮像素子を備えた本開示の第１の態様～第２の態様に係る固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり（即ち、カラーフィルタを用いて青色、緑色、赤色の分光を行うのではなく）、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタを配設しなくとも色分離が可能である。

【0066】

一方、積層型撮像素子ではなく撮像素子を備えた本開示の第１の態様に係る固体撮像装置にあっては、カラーフィルタを用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。本開示の第１の態様に係る固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの撮像素子によって１つの画素（あるいは副画素）が構成される。

【0067】

本開示の撮像素子等あるいは本開示における積層型撮像素子が複数配列された画素領域は、２次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。

【0068】

以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第１電極が陽極を構成し、第２電極が陰極を構成する形態もあるし、逆に、第１電極が陰極を構成し、第２電極が陽極を構成する形態もある。

【0069】

積層型撮像素子を構成する場合、第１電極、電荷蓄積用電極、各種分離電極、転送制御用電極、電荷排出電極及び第２電極は透明導電材料から成る構成とすることができる。尚、第１電極、電荷蓄積用電極、各種分離電極、転送制御用電極及び電荷排出電極を総称して、『第１電極等』と呼ぶ場合がある。あるいは又、本開示の撮像素子等が、例えばベイヤ配列のように平面に配される場合には、第２電極は透明導電材料から成り、第１電極や電荷蓄積用電極等は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第２電極は透明導電材料から成り、第１電極等は、例えば、Ａｌ－Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る構成とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは３．１ｅＶ以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ₂Ｏ₃、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ₄）、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム－錫－亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ₂Ｏ₃）、酸化錫（ＳｎＯ₂）、ＡＴＯ（ＳｂドープのＳｎＯ₂）、ＦＴＯ（ＦドープのＳｎＯ₂）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ₂）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ₂Ｏ₄構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０^-8ｍ乃至２×１０^-7ｍ、好ましくは３×１０^-8ｍ乃至１×１０^-7ｍを挙げることができる。第１電極が透明性を要求される場合、製造プロセスの簡素化といった観点から、他の電極も透明導電材料から構成することが好ましい。

【0070】

あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数（例えば、φ＝４．５ｅＶ～５．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム－カリウム合金、アルミニウム－リチウム合金、マグネシウム－銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。

【0071】

第１電極等や第２電極（陽極や陰極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法（ＰＶＤ法）及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。第１電極等や第２電極の平坦化技術として、レーザー平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。

【0072】

絶縁層や各種層間絶縁層、絶縁膜を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮ_Y）；酸化アルミニウム（Ａｌ₂Ｏ₃）等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯ_X）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。

【0073】

制御部を構成する浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造は、従来の浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造と同様とすることができる。駆動回路も周知の構成、構造とすることができる。

【0074】

第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されているが、第１電極と浮遊拡散層及び増幅トランジスタのゲート部との接続のためにコンタクトホール部を形成すればよい。コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ₂、ＭｏＳｉ₂等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）を例示することができる。

【0075】

有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。

【0076】

各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、ＥＢ蒸着法、各種スパッタリング法（２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法）、ＤＣ（Direct Current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法、分子線エピタキシー法（ＭＢＥ法）を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、具体的には、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。尚、塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。

【0077】

以上に説明した好ましい形態、構成を含む第１構成～第６構成の撮像素子の２種類あるいはそれ以上を、所望に応じて、適宜、組み合わせることができる。

【0078】

撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。

【0079】

例えば、固体撮像装置を読出し用集積回路（ＲＯＩＣ）と積層する場合、読出し用集積回路及び銅（Ｃｕ）から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。

【0080】

また、本開示の第１の態様～第２の態様に係る固体撮像装置を駆動するための駆動方法にあっては、
全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法とすることができる。

【0081】

このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。

【実施例0082】

実施例１は、本開示の撮像素子及び本開示の第２の態様に係る固体撮像装置に関する。実施例１の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に図１に示す。また、実施例１の撮像素子、積層型撮像素子の模式的な一部断面図を図８に示し、実施例１の撮像素子、積層型撮像素子の等価回路図を図９及び図１０に示す。尚、図８は、図１に示す一点鎖線Ａ－Ａに沿った模式的な一部断面図である。尚、後述する層間絶縁層より下方に位置する各種の撮像素子構成要素を、図面を簡素化するために、便宜上、纏めて、参照番号９１で示す場合がある。また、図１において、１つの撮像素子に駆動回路（但し、値Ｖ_ES-1は一定）を書き加え、別の１つの撮像素子に駆動回路（但し、値Ｖ_ES-1から値Ｖ_ES-1’に変化）を書き加えた。

【0083】

実施例１の撮像素子（光電変換素子）１１は、
第１電極２１、
第１電極２１と離間して配置された電荷蓄積用電極２４、
第１電極２１及び電荷蓄積用電極２４と離間して配置され、電荷蓄積用電極２４を取り囲む分離電極３０、
第１電極２１と接し、絶縁層８２を介して電荷蓄積用電極２４の上方に形成された光電変換層２３、並びに、
光電変換層２３上に形成された第２電極２２、
を備えており、
分離電極３０は、第１分離電極３１Ａ、及び、第１分離電極３１Ａと離間して配置された第２分離電極３１Ｂから構成されており、
第１分離電極３１Ａは、第１電極２１と第２分離電極３１Ｂとの間に位置する。

【0084】

また、実施例１の固体撮像装置は、実施例１の撮像素子１１を少なくとも１つ有する積層型撮像素子を備えている。具体的には、実施例１の撮像素子１１の下方には、少なくとも１つの下方撮像素子１３，１５が設けられており、撮像素子１１が受光する光の波長と、下方撮像素子１３，１５が受光する光の波長とは、異なり、この場合、２つの下方撮像素子１３，１５が積層されている。

【0085】

光入射側に位置する第２電極２２は、後述する実施例３の撮像素子を除き、複数の撮像素子１１において共通化されている。即ち、第２電極２２は所謂ベタ電極とされている。光電変換層２３は、複数の撮像素子１１において共通化されている。即ち、複数の撮像素子１１において１層の光電変換層２３が形成されている。

【0086】

実施例１の積層型撮像素子は、実施例１の撮像素子１１あるいは後述する実施例３の撮像素子を少なくとも１つ（具体的には、実施例１にあっては実施例１の撮像素子１１あるいは後述する実施例３の撮像素子１１を１つ）、有する。

【0087】

第１分離電極３１Ａ及び第２分離電極３１Ｂは、隣接する撮像素子１１の間に位置する光電変換層２３の領域に絶縁層８２を介して対向する領域に設けられている。即ち、第１分離電極３１Ａ及び第２分離電極３１Ｂは、下方第１分離電極及び下方第２分離電極である。第１分離電極３１Ａ、第２分離電極３１Ｂは、第１電極２１あるいは電荷蓄積用電極２４と同じレベルに形成されているが、異なるレベルに形成されていてもよい。

【0088】

更には、半導体基板に設けられ、駆動回路を有する制御部を更に備えており、第１電極２１、第２電極２２、電荷蓄積用電極２４、第１分離電極３１Ａ及び第２分離電極３１Ｂは、駆動回路に接続されている。第２分離電極３１Ｂに接続された配線は、適宜、複数の撮像素子において共通化されており、第２分離電極３１Ｂは、複数の撮像素子において同時に制御される。あるいは又、第２分離電極３１Ｂは、適宜、複数の撮像素子において共通化されており、第２分離電極３１Ｂは、複数の撮像素子において同時に制御されてもよい。一方、第１分離電極３１Ａは、撮像素子において別々に制御される。

【0089】

例えば、第１電極２１を正の電位とし、第２電極２２を負の電位とし、光電変換層２３において光電変換によって生成した電子が第１浮遊拡散層ＦＤ₁に読み出される。他の実施例においても同様とする。尚、第１電極２１を負の電位とし、第２電極２２を正の電位とし、光電変換層２３において光電変換に基づき生成した正孔が第１浮遊拡散層ＦＤ₁に読み出される形態にあっては、以下の述べる電位の高低を逆にすればよい。

【0090】

そして、撮像素子１１の動作中、即ち、電荷蓄積期間、リセット動作期間及び電荷転送期間において、第１分離電極３１Ａの電位は一定の値Ｖ_ES-1であり、第２分離電極３１Ｂの電位も一定の値Ｖ_ES-2である。あるいは又、第１分離電極３１Ａの電位は一定の値Ｖ_ES-1から値Ｖ_ES-1’に変化し、第２分離電極３１Ｂの電位は一定の値Ｖ_ES-2である。具体的には、電荷蓄積期間及びリセット動作期間において、第１分離電極３１Ａの電位は一定の値Ｖ_ES-1であり、電荷転送期間において、第１分離電極３１Ａの電位は値Ｖ_ES-1’［Ｖ_ES-1’＞Ｖ_ES-1、あるいは又、（Ｖ₃₂－Ｖ_ES-1’）＜（Ｖ₃₁－Ｖ_ES-1）］）である。一方、電荷蓄積期間、リセット動作期間及び電荷転送期間において、第２分離電極３１Ｂの電位は一定の値Ｖ_ES-2である。更には、これらの場合、Ｖ_ES-1＞Ｖ_ES-2を満足するし、あるいは又、Ｖ_ES-2＝Ｖ_ES-1を満足する。

【0091】

尚、抵抗器等を用いて電圧を制御することで、１つの電源から、各種電極に印加する電位を得ることが可能であるし、適切な電位の高低の制御を行う装置（例えば、オペアンプ）を用いる場合でも、１つの電源から、各種電極に印加する電位を得ることが可能である。

【0092】

また、実施例１の撮像素子１１は、
半導体基板７０に設けられ、駆動回路を有する制御部を更に備えており、
第１電極２１及び電荷蓄積用電極２４は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ₁₁が印加され、電荷蓄積用電極２４に電位Ｖ₃₁が印加され、光電変換層２３に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ₁₂が印加され、電荷蓄積用電極２４に電位Ｖ₃₂が印加され、光電変換層２３に蓄積された電荷が第１電極２１を経由して制御部に読み出される。但し、第１電極２１の電位を第２電極２２の電位よりも高くしたので、
Ｖ₃₁≧Ｖ₁₁、且つ、Ｖ₃₂＜Ｖ₁₂
である。

【0093】

以下、図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図５Ｃ、図６Ａ及び図６Ｂに基づき、実施例１の固体撮像装置の動作の説明を行うが、読み出し方式は第１モードの読み出し方法である。尚、これらの図において、電位を縦方向の高さで示し、高さが低いほど、高い電位である。

【0094】

〈電荷蓄積期間〉
具体的には、電荷蓄積期間においては、駆動回路から、第１電極２１に電位Ｖ₁₁が印加され、電荷蓄積用電極２４に電位Ｖ₃₁が印加され、第１分離電極３１Ａに電位Ｖ_ES-1が印加され、第２分離電極３１Ｂに電位Ｖ_ES-2が印加される。また、第２電極２２に電位Ｖ₂₁が印加される。こうして、光電変換層２３に電荷（電子であり、模式的に黒点で示す）が蓄積される。電荷蓄積期間の終了直前における電荷の蓄積状態を模式的に図２Ａあるいは図５Ａに示す。光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まる。即ち、光電変換層２３に電荷が蓄積される。Ｖ₃₁＞Ｖ₁₁であるが故に、光電変換層２３の内部に生成した電子が、第１電極２１に向かって移動することはない。また、電荷蓄積用電極２４の電位Ｖ₃₁は、第１分離電極３１Ａの電位Ｖ_ES-1及び第２分離電極３１Ｂの電位Ｖ_ES-2よりも高いので、光電変換層２３の内部に生成した電子が、第１分離電極３１Ａ及び第２分離電極３１Ｂに向かって移動することもない。即ち、光電変換によって生成した電荷が隣接する撮像素子１１に流れ込むことを抑制することができる。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した光電変換層２３の領域における電位は、より負側の値となる。電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ₁の電位がリセットされ、第１浮遊拡散層ＦＤ₁の電位（Ｖ_FD）は電源の電位Ｖ_DDとなる。

【0095】

ここで、図２Ａに示す例にあっては、Ｖ_ES-1＞Ｖ_ES-2を満足しており、図５Ａに示す例にあっては、Ｖ_ES-1＝Ｖ_ES-2を満足している。

【0096】

〈電荷転送期間〉
リセット動作の完了後、電荷転送期間が開始される。電荷転送期間においては、駆動回路から、第１電極２１に電位Ｖ₁₂が印加され、電荷蓄積用電極２４に電位Ｖ₃₂が印加され、第１分離電極３１Ａに電位Ｖ_ES-1あるいは電位Ｖ_ES-1’が印加され、第２分離電極３１Ｂに電位Ｖ_ES-2が印加される。また、第２電極２２に電位Ｖ₂₂が印加される。こうして、撮像素子１１の光電変換層２３に蓄積された電荷が、読み出される。電荷転送期間の終了直前における電荷の蓄積状態を模式的に図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ｂ、図５Ｂ、図６Ａ、図６Ｂに示す。即ち、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ₁へと読み出される。云い換えれば、光電変換層２３に蓄積された電荷は制御部に読み出される。第１分離電極３１Ａの電位は、第１電極２１の電位よりも低いが、電荷蓄積用電極２４の電位よりも高いので、光電変換層２３の内部に生成した電子は、第１電極２１へと流れ、第２分離電極３１Ｂに向かって移動することがない。即ち、光電変換によって生成した電荷が隣接する撮像素子１１に流れ込むことを抑制することができる。

【0097】

ここで、図２Ｂに示す例にあっては、
Ｖ_FD＞Ｖ₁₂＝Ｖ_ES-1＞Ｖ₃₂＞Ｖ_ES-2，Ｖ₃₁＞Ｖ₃₂
を満足する。また、図３Ａに示す例にあっては、
Ｖ_FD＞Ｖ₁₂＞Ｖ_ES-1＞Ｖ₃₂＞Ｖ_ES-2，Ｖ₃₁＞Ｖ₃₂
を満足する。更には、図３Ｂに示す例にあっては、
Ｖ_FD＞Ｖ₁₂＞Ｖ_ES-1’＞Ｖ₃₂＞Ｖ_ES-2，Ｖ_ES-1’＞Ｖ_ES-1，Ｖ₃₁＞Ｖ₃₂
を満足する。また、図４Ａに示す例にあっては、
Ｖ_FD＞Ｖ₁₂＝Ｖ_ES-1’＞Ｖ₃₂（＝Ｖ₃₁）＞Ｖ_ES-2，Ｖ_ES-1’＞Ｖ_ES-1
を満足する。また、図４Ｂに示す例にあっては、
Ｖ_FD＞Ｖ₁₂＞Ｖ_ES-1’＞Ｖ₃₂＞Ｖ_ES-2，Ｖ_ES-1’＞Ｖ_ES-1，Ｖ₃₁＞Ｖ₃₂
を満足する。

【0098】

一方、図５Ｂに示す例にあっては、
Ｖ_FD＞Ｖ₁₂＝Ｖ_ES-1’＞Ｖ₃₂（＝Ｖ₃₁）＞Ｖ_ES-2
を満足する。また、図５Ｃに示す例にあっては、
Ｖ_FD＞Ｖ₁₂＞Ｖ_ES-1’＞Ｖ₃₂（＝Ｖ₃₁）＞Ｖ_ES-2
を満足する。更には、図６Ａに示す例にあっては、
Ｖ_FD＞Ｖ₁₂（＝Ｖ₁₁）＝Ｖ_ES-1’＞Ｖ₃₂＞Ｖ_ES-2，Ｖ₃₁＞Ｖ₃₂
を満足する。また、図６Ｂに示す例にあっては、
Ｖ_FD＞Ｖ₁₂（＝Ｖ₁₁）＞Ｖ_ES-1’＞Ｖ₃₂＞Ｖ_ES-2，Ｖ₃₁＞Ｖ₃₂
を満足する。

【0099】

以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。

【0100】

第１浮遊拡散層ＦＤ₁へ電子が読み出された後の増幅トランジスタＴＲ１_amp、選択トランジスタＴＲ１_selの動作は、従来のこれらのトランジスタの動作と同じである。第２撮像素子１３、第３撮像素子１５の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。第１浮遊拡散層ＦＤ₁のリセットノイズは、従来と同様に、相関２重サンプリング（ＣＤＳ，Correlated Double Sampling）処理によって除去することができる。

【0101】

以上のとおり、実施例１の撮像素子あるいは固体撮像装置において、分離電極は、第１分離電極、及び、第１分離電極と離間して配置された第２分離電極から構成されており、第１分離電極は、第１電極と第２分離電極との間に位置するので、第１分離電極及び第２分離電極の制御下、撮像素子の動作中、隣接する撮像素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷を、第１電極にスムースに転送することができ、また、飽和電荷量が低減することが無いといった飽和電荷量の改善、電荷転送残りの減少とブルーミングの発生抑制との両立を図ることができ、撮影された映像（画像）に品質劣化が生じることが無い。

【0102】

実施例１の撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図を図７Ａに示す。また、第１分離電極３１Ａを設けない撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図を図７Ｂに示す。図７Ｂに示す例では、電荷転送期間において、Ｖ₁₂＞Ｖ₃₂＞Ｖ_ES-2の関係にある。従って、第１電極２１と電荷蓄積用電極２４とによって挟まれた領域（図７Ａ及び図７Ｂでは「領域Ａ」で示す）における電位の変化は、シミュレーションの結果、電荷蓄積用電極２４から領域Ａに向かって、一旦、減少し、次いで、領域Ａから第１電極２１に向かって増加する変化となった。即ち、領域Ａには、電子が乗り越えられない電位障壁（電子から見た場合、「電位の山」）が生成される。従って、電荷蓄積用電極２４から第１電極２１への電子の移動は滑らかにはならない虞がある。一方、図７Ａに示す例では、電荷転送期間において、Ｖ₁₂＞Ｖ_ES-1＞Ｖ₃₂＞Ｖ_ES-2あるいはＶ₁₂＞Ｖ_ES-1’＞Ｖ₃₂＞Ｖ_ES-2の関係にある。従って、第１電極２１と電荷蓄積用電極２４とによって挟まれた領域Ａにおける電位の変化は、シミュレーションの結果、電荷蓄積用電極２４から領域Ａ、第１電極２１へと滑らかに増加する変化となる結果が得られた。従って、撮像素子の動作中、隣接する撮像素子間における電荷（電子）の移動を確実に抑制することができ、しかも、光電変換層２３に蓄積された電荷を、第１電極２１にスムースに転送することができ、撮影された映像（画像）に品質劣化が生じることが無い。

【0103】

しかも、実施例１あるいは後述する実施例２～実施例１３の撮像素子にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層と絶縁層と電荷蓄積用電極とによって一種のキャパシタが形成され、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。しかも、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。

【0104】

実施例１の撮像素子１１において、隣接する撮像素子１１の間に位置する光電変換層２３の領域２３’に絶縁層８２を介して対向する領域には、第１分離電極３１Ａ及び第２分離電極３１Ｂが形成されている。尚、以下の説明においては、第１分離電極３１Ａ及び第２分離電極３１Ｂを総称して、『分離電極３０』と呼ぶ場合がある。云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極２４と電荷蓄積用電極２４とによって挟まれた領域における絶縁層８２の部分８２’の下に、分離電極３０が形成されている。分離電極３０は、電荷蓄積用電極２４と離間して設けられているし、第１電極２１とも離間して設けられている。あるいは又、云い換えれば、分離電極３０は、電荷蓄積用電極２４と離間して設けられており、分離電極３０は絶縁層８２を介して、光電変換層の領域２３’と対向して配置されている。

【0105】

分離電極３０、並びに、後述する接続孔３４、パッド部３３及び配線Ｖ_OBが図示されていない撮像素子を、便宜上、『本開示の基礎構造を有する撮像素子』と呼ぶ。図８は、本開示の基礎構造を有する撮像素子の模式的な一部断面図であり、図１６Ａ、図１６Ｂ、図１７Ａ、図１７Ｂ、図１８、図１９、図２０、図２１、図２２、図２３、図２６、図３０、図３３、図３４、図３７、図３９、図４０、図４２、図４３、図４４、図４５、図４６、図４７は、図８に示す本開示の基礎構造を有する撮像素子の各種変形例の模式的な一部断面図であり、分離電極等の図示は省略している。

【0106】

そして、半導体基板（より具体的には、シリコン半導体層）７０を更に備えており、光電変換部は、半導体基板７０の上方に配置されている。また、半導体基板７０に設けられ、第１電極２１や第２電極２２、電荷蓄積用電極２４、分離電極３０が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板７０における光入射面を上方とし、半導体基板７０の反対側を下方とする。半導体基板７０の下方には複数の配線から成る配線層６２が設けられている。

【0107】

半導体基板７０には、制御部を構成する少なくとも浮遊拡散層ＦＤ₁及び増幅トランジスタＴＲ１_ampが設けられており、第１電極２１は、浮遊拡散層ＦＤ₁及び増幅トランジスタＴＲ１_ampのゲート部に接続されている。半導体基板７０には、更に、制御部を構成するリセット・トランジスタＴＲ１_rst及び選択トランジスタＴＲ１_selが設けられている。浮遊拡散層ＦＤ₁は、リセット・トランジスタＴＲ１_rstの一方のソース／ドレイン領域に接続されており、増幅トランジスタＴＲ１_ampの他方のソース／ドレイン領域は、選択トランジスタＴＲ１_selの一方のソース／ドレイン領域に接続されており、選択トランジスタＴＲ１_selの他方のソース／ドレイン領域は信号線ＶＳＬ₁に接続されている。これらの増幅トランジスタＴＲ１_amp、リセット・トランジスタＴＲ１_rst及び選択トランジスタＴＲ１_selは、駆動回路を構成する。

【0108】

図示した例では、１つの撮像素子１１に対して浮遊拡散層ＦＤ₁等が設けられている状態を示しているが、後述する実施例２には、４つの撮像素子１１に対して浮遊拡散層ＦＤ₁等が共有されている。

【0109】

具体的には、実施例１の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、緑色光を吸収する第１タイプの緑色光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（以下、『第１撮像素子』と呼ぶ）、青色光を吸収する第２タイプの青色光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（以下、『第２撮像素子』と呼ぶ）、赤色光を吸収する第２タイプの赤色光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（以下、『第３撮像素子』と呼ぶ）の３つの撮像素子１１，１３，１５が積層された構造を有する。ここで赤色光用撮像素子（第３撮像素子）１５及び青色光用撮像素子（第２撮像素子）１３は、半導体基板７０内に設けられており、第２撮像素子１３の方が、第３撮像素子１５よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）１１は、青色光用撮像素子（第２撮像素子）１３の上方に設けられている。第１撮像素子１１、第２撮像素子１３及び第３撮像素子１５の積層構造によって、１画素が構成される。カラーフィルタは設けられていない。

【0110】

第１撮像素子１１にあっては、層間絶縁層８１上に、第１電極２１及び電荷蓄積用電極２４が、離間して形成されている。また、層間絶縁層８１上に、分離電極３０が、電荷蓄積用電極２４と離間して形成されている。層間絶縁層８１、電荷蓄積用電極２４及び分離電極３０は、絶縁層８２によって覆われている。絶縁層８２上には光電変換層２３が形成され、光電変換層２３上には第２電極２２が形成されている。第２電極２２を含む全面には、保護層８３が形成されており、保護層８３上にオンチップ・マイクロ・レンズ９０が設けられている。第１電極２１、電荷蓄積用電極２４、分離電極３０及び第２電極２２は、例えば、ＩＴＯ（仕事関数：約４．４ｅＶ）から成る透明電極から構成されている。光電変換層２３は、少なくとも緑色光に感度を有する周知の有機光電変換材料（例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料）を含む層から構成されている。また、光電変換層２３は、更に、電荷蓄積に適した材料層を含む構成であってもよい。即ち、光電変換層２３と第１電極２１との間に（例えば、接続部６７内に）、更に、電荷蓄積に適した材料層が形成されていてもよい。層間絶縁層８１や絶縁層８２、保護層８３は、周知の絶縁材料（例えば、ＳｉＯ₂やＳｉＮ）から構成されている。光電変換層２３と第１電極２１とは、絶縁層８２に設けられた接続部６７によって接続されている。接続部６７内には、光電変換層２３が延在している。即ち、光電変換層２３は、絶縁層８２に設けられた開口部８４内を延在し、第１電極２１と接続されている。

【0111】

電荷蓄積用電極２４は駆動回路に接続されている。具体的には、電荷蓄積用電極２４は、層間絶縁層８１内に設けられた接続孔６６、パッド部６４及び配線Ｖ_OAを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。

【0112】

分離電極３０も駆動回路に接続されている。具体的には、分離電極３０は、層間絶縁層８１内に設けられた接続孔３４、パッド部３３及び配線Ｖ_OBを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。より具体的には、分離電極３０は、光電変換層２３の領域２３’に絶縁層８２を介して対向する領域（絶縁層の領域８２’）に形成されている。云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極２４と電荷蓄積用電極２４とによって挟まれた領域における絶縁層８２の部分８２’の下に、分離電極３０が形成されている。分離電極３０は、電荷蓄積用電極２４と離間して設けられている。あるいは又、云い換えれば、分離電極３０は、電荷蓄積用電極２４と離間して設けられており、分離電極３０は絶縁層８２を介して、光電変換層２３の領域２３’と対向して配置されている。

【0113】

電荷蓄積用電極２４の大きさは第１電極２１よりも大きい。電荷蓄積用電極２４の面積をｓ₁’、第１電極２１の面積をｓ₁としたとき、限定するものではないが、
４≦ｓ₁’／ｓ₁
を満足することが好ましく、実施例１あるいは後述する各種実施例の撮像素子にあっては、限定するものではないが、例えば、
ｓ₁’／ｓ₁＝８
とした。尚、後述する実施例７～実施例１０にあっては、３つの光電変換部セグメント２０₁，２０₂，２０₃）の大きさを同じ大きさとし、平面形状も同じとした。

【0114】

半導体基板７０の第１面（おもて面）７０Ａの側には素子分離領域７１が形成され、また、半導体基板７０の第１面７０Ａには酸化膜７２が形成されている。更には、半導体基板７０の第１面側には、第１撮像素子１１の制御部を構成するリセット・トランジスタＴＲ１_rst、増幅トランジスタＴＲ１_amp及び選択トランジスタＴＲ１_selが設けられ、更に、第１浮遊拡散層ＦＤ₁が設けられている。

【0115】

リセット・トランジスタＴＲ１_rstは、ゲート部５１、チャネル形成領域５１Ａ、及び、ソース／ドレイン領域５１Ｂ，５１Ｃから構成されている。リセット・トランジスタＴＲ１_rstのゲート部５１はリセット線ＲＳＴ₁に接続され、リセット・トランジスタＴＲ１_rstの一方のソース／ドレイン領域５１Ｃは、第１浮遊拡散層ＦＤ₁を兼ねており、他方のソース／ドレイン領域５１Ｂは、電源Ｖ_DDに接続されている。

【0116】

第１電極２１は、層間絶縁層８１内に設けられた接続孔６５、パッド部６３、半導体基板７０及び層間絶縁層７６に形成されたコンタクトホール部６１、層間絶縁層７６に形成された配線層６２を介して、リセット・トランジスタＴＲ１_rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ₁）に接続されている。

【0117】

増幅トランジスタＴＲ１_ampは、ゲート部５２、チャネル形成領域５２Ａ、及び、ソース／ドレイン領域５２Ｂ，５２Ｃから構成されている。ゲート部５２は配線層６２を介して、第１電極２１及びリセット・トランジスタＴＲ１_rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ₁）に接続されている。また、一方のソース／ドレイン領域５２Ｂは、電源Ｖ_DDに接続されている。

【0118】

選択トランジスタＴＲ１_selは、ゲート部５３、チャネル形成領域５３Ａ、及び、ソース／ドレイン領域５３Ｂ，５３Ｃから構成されている。ゲート部５３は、選択線ＳＥＬ₁に接続されている。また、一方のソース／ドレイン領域５３Ｂは、増幅トランジスタＴＲ１_ampを構成する他方のソース／ドレイン領域５２Ｃと、領域を共有しており、他方のソース／ドレイン領域５３Ｃは、信号線（データ出力線）ＶＳＬ₁（１１７）に接続されている。

【0119】

第２撮像素子１３は、半導体基板７０に設けられたｎ型半導体領域４１を光電変換層として備えている。縦型トランジスタから成る転送トランジスタＴＲ２_trsのゲート部４５が、ｎ型半導体領域４１まで延びており、且つ、転送ゲート線ＴＧ₂に接続されている。また、転送トランジスタＴＲ２_trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃには、第２浮遊拡散層ＦＤ₂が設けられている。ｎ型半導体領域４１に蓄積された電荷は、ゲート部４５に沿って形成される転送チャネルを介して第２浮遊拡散層ＦＤ₂に読み出される。

【0120】

第２撮像素子１３にあっては、更に、半導体基板７０の第１面側に、第２撮像素子１３の制御部を構成するリセット・トランジスタＴＲ２_rst、増幅トランジスタＴＲ２_amp及び選択トランジスタＴＲ２_selが設けられている。

【0121】

リセット・トランジスタＴＲ２_rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ２_rstのゲート部はリセット線ＲＳＴ₂に接続され、リセット・トランジスタＴＲ２_rstの一方のソース／ドレイン領域は電源Ｖ_DDに接続され、他方のソース／ドレイン領域は、第２浮遊拡散層ＦＤ₂を兼ねている。

【0122】

増幅トランジスタＴＲ２_ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ２_rstの他方のソース／ドレイン領域（第２浮遊拡散層ＦＤ₂）に接続されている。また、一方のソース／ドレイン領域は、電源Ｖ_DDに接続されている。

【0123】

選択トランジスタＴＲ２_selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ₂に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ２_ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ₂に接続されている。

【0124】

第３撮像素子１５は、半導体基板７０に設けられたｎ型半導体領域４３を光電変換層として備えている。転送トランジスタＴＲ３_trsのゲート部４６は転送ゲート線ＴＧ₃に接続されている。また、転送トランジスタＴＲ３_trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃには、第３浮遊拡散層ＦＤ₃が設けられている。ｎ型半導体領域４３に蓄積された電荷は、ゲート部４６に沿って形成される転送チャネル４６Ａを介して第３浮遊拡散層ＦＤ₃に読み出される。

【0125】

第３撮像素子１５にあっては、更に、半導体基板７０の第１面側に、第３撮像素子１５の制御部を構成するリセット・トランジスタＴＲ３_rst、増幅トランジスタＴＲ３_amp及び選択トランジスタＴＲ３_selが設けられている。

【0126】

リセット・トランジスタＴＲ３_rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ３_rstのゲート部はリセット線ＲＳＴ₃に接続され、リセット・トランジスタＴＲ３_rstの一方のソース／ドレイン領域は電源Ｖ_DDに接続され、他方のソース／ドレイン領域は、第３浮遊拡散層ＦＤ₃を兼ねている。

【0127】

増幅トランジスタＴＲ３_ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ３_rstの他方のソース／ドレイン領域（第３浮遊拡散層ＦＤ₃）に接続されている。また、一方のソース／ドレイン領域は、電源Ｖ_DDに接続されている。

【0128】

選択トランジスタＴＲ３_selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ₃に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ３_ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ₃に接続されている。

【0129】

リセット線ＲＳＴ₁，ＲＳＴ₂，ＲＳＴ₃、選択線ＳＥＬ₁，ＳＥＬ₂，ＳＥＬ₃、転送ゲート線ＴＧ₂，ＴＧ₃は、駆動回路を構成する垂直駆動回路１１２に接続され、信号線（データ出力線）ＶＳＬ₁，ＶＳＬ₂，ＶＳＬ₃は、駆動回路を構成するカラム信号処理回路１１３に接続されている。

【0130】

ｎ型半導体領域４３と半導体基板７０の表面７０Ａとの間にはｐ⁺層４４が設けられており、暗電流発生を抑制している。ｎ型半導体領域４１とｎ型半導体領域４３との間には、ｐ⁺層４２が形成されており、更には、ｎ型半導体領域４３の側面の一部はｐ⁺層４２によって囲まれている。半導体基板７０の裏面７０Ｂの側には、ｐ⁺層７３が形成されており、ｐ⁺層７３から半導体基板７０の内部のコンタクトホール部６１を形成すべき部分には、ＨｆＯ₂膜７４及び絶縁膜７５が形成されている。層間絶縁層７６には、複数の層に亙り配線が形成されているが、図示は省略した。

【0131】

ＨｆＯ₂膜７４は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。尚、ＨｆＯ₂膜の代わりに、酸化アルミニウム（Ａｌ₂Ｏ₃）膜、酸化ジルコニウム（ＺｒＯ₂）膜、酸化タンタル（Ｔａ₂Ｏ₅）膜、酸化チタン（ＴｉＯ₂）膜、酸化ランタン（Ｌａ₂Ｏ₃）膜、酸化プラセオジム（Ｐｒ₂Ｏ₃）膜、酸化セリウム（ＣｅＯ₂）膜、酸化ネオジム（Ｎｄ₂Ｏ₃）膜、酸化プロメチウム（Ｐｍ₂Ｏ₃）膜、酸化サマリウム（Ｓｍ₂Ｏ₃）膜、酸化ユウロピウム（Ｅｕ₂Ｏ₃）膜、酸化ガドリニウム（（Ｇｄ₂Ｏ₃）膜、酸化テルビウム（Ｔｂ₂Ｏ₃）膜、酸化ジスプロシウム（Ｄｙ₂Ｏ₃）膜、酸化ホルミウム（Ｈｏ₂Ｏ₃）膜、酸化ツリウム（Ｔｍ₂Ｏ₃）膜、酸化イッテルビウム（Ｙｂ₂Ｏ₃）膜、酸化ルテチウム（Ｌｕ₂Ｏ₃）膜、酸化イットリウム（Ｙ₂Ｏ₃）膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法が挙げることができる。

【0132】

図１１に、実施例１の固体撮像装置の概念図を示す。実施例１の固体撮像装置１００は、積層型撮像素子１０１が２次元アレイ状に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。尚、これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ型固体撮像装置やＣＭＯＳ型固体撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。尚、図１１において、積層型撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。

【0133】

駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスター・クロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。

【0134】

垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各積層型撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）は、信号線（データ出力線）１１７，ＶＳＬを介してカラム信号処理回路１１３に送られる。

【0135】

カラム信号処理回路１１３は、例えば、積層型撮像素子１０１の列毎に配置されており、１行分の積層型撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。

【0136】

水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。

【0137】

出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。

【0138】

実施例１の撮像素子、積層型撮像素子の変形例（実施例１の変形例１）の等価回路図を図１２に示すように、リセット・トランジスタＴＲ１_rstの他方のソース／ドレイン領域５１Ｂを、電源Ｖ_DDに接続する代わりに、接地してもよい。

【0139】

実施例１の撮像素子、積層型撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、ＳＯＩ基板を準備する。そして、ＳＯＩ基板の表面に第１シリコン層をエピタキシャル成長法に基づき形成し、この第１シリコン層に、ｐ⁺層７３、ｎ型半導体領域４１を形成する。次いで、第１シリコン層上に第２シリコン層をエピタキシャル成長法に基づき形成し、この第２シリコン層に、素子分離領域７１、酸化膜７２、ｐ⁺層４２、ｎ型半導体領域４３、ｐ⁺層４４を形成する。また、第２シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層６２や層間絶縁層７６、各種配線を形成した後、層間絶縁層７６と支持基板（図示せず）とを貼り合わせる。その後、ＳＯＩ基板を除去して第１シリコン層を露出させる。尚、第２シリコン層の表面が半導体基板７０の表面７０Ａに該当し、第１シリコン層の表面が半導体基板７０の裏面７０Ｂに該当する。また、第１シリコン層と第２シリコン層を纏めて半導体基板７０と表現している。次いで、半導体基板７０の裏面７０Ｂの側に、コンタクトホール部６１を形成するための開口部を形成し、ＨｆＯ₂膜７４、絶縁膜７５及びコンタクトホール部６１を形成し、更に、パッド部６３，６４，３３、層間絶縁層８１、接続孔６５，６６，３４、第１電極２１、電荷蓄積用電極２４、分離電極３０、絶縁層８２を形成する。次に、接続部６７を開口し、光電変換層２３、第２電極２２、保護層８３及びオンチップ・マイクロ・レンズ９０を形成する。以上によって、実施例１の撮像素子、積層型撮像素子を得ることができる。

【0140】

あるいは又、実施例１の撮像素子（並置された２つの撮像素子を図示する）の変形例（実施例１の変形例２）の模式的な一部断面図を図１３に示すが、光電変換層を、下層半導体層２３_DNと、上層光電変換層２３_UPの積層構造とすることができる。上層光電変換層２３_UP及び下層半導体層２３_DNは、複数の撮像素子において共通化されている。即ち、複数の撮像素子において１層の上層光電変換層２３_UP及び下層半導体層２３_DNが形成されている。このように下層半導体層２３_DNを設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層２３に蓄積した電荷の第１電極２１への電荷転送効率を増加させることができる。更には、光電変換層２３で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。上層光電変換層２３_UPを構成する材料は、光電変換層２３を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層２３_DNを構成する材料として、バンドギャップエネルギーの値が大きく（例えば、３．０ｅＶ以上のバンドギャップエネルギーの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましく、具体的には、例えば、ＩＧＺＯ等の酸化物半導体材料を挙げることができる。あるいは又、下層半導体層２３_DNを構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０¹⁸ｃｍ^-3以下であることが好ましい。尚、この実施例１の変形例２の構成、構造は、他の実施例に適用することができる。

【実施例0141】

実施例２は、本開示の第１の態様に係る固体撮像装置に関する。実施例２の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極、第２分離電極及び第１電極の配置状態を模式的に図１４及び図１５に示す。尚、実施例２の撮像素子、積層型撮像素子の模式的な一部断面図は、実質的に、図８と同様であるし、実施例２の撮像素子、積層型撮像素子の等価回路図は、実質的に、図９及び図１０と同様である。図１５において、１つの撮像素子ブロックに駆動回路（但し、値Ｖ_ES-1から値Ｖ_ES-1’に変化）を書き加えた。

【0142】

実施例２の固体撮像装置は、
第１の方向に沿ってＰ個、第１の方向とは異なる第２の方向に沿ってＱ個の、Ｐ×Ｑ個（但し、Ｐ≧２，Ｑ≧１であり、実施例２においては、Ｐ＝２，Ｑ＝２）の撮像素子（光電変換素子）から構成された撮像素子ブロック１０を、複数、有しており、
各撮像素子１１は、
第１電極２１、
第１電極２１と離間して配置された電荷蓄積用電極２４、
第１電極２１及び電荷蓄積用電極２４と離間して配置され、電荷蓄積用電極２４を取り囲む分離電極３０、
第１電極２１と接し、絶縁層８２を介して電荷蓄積用電極２４の上方に形成された光電変換層２３、並びに、
光電変換層２３上に形成された第２電極２２、
を備えており、
分離電極３０は、第１分離電極３１Ａ、第２分離電極３１Ｂ及び第３分離電極３２から構成されており、
第１分離電極３１Ａは、撮像素子ブロックにおける、少なくとも第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、
第２分離電極３１Ｂは、撮像素子ブロックにおける撮像素子と撮像素子の間に配置されており、
第３分離電極３２は、撮像素子ブロックと撮像素子ブロックの間に配置されている。

【0143】

そして、実施例２の固体撮像装置において、第３分離電極３２は、隣接する撮像素子ブロックにおいて共有されている。

【0144】

また、図１４に示すように、実施例２の固体撮像装置において、
第１分離電極３１Ａは、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、
第２分離電極３１Ｂは、第１の方向に沿って並置された撮像素子と撮像素子の間に配置されており、且つ、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極３１Ａと離間して配置されている。そして、この場合、第２分離電極３１Ｂと第３分離電極３２とは繋がっている。

【0145】

あるいは又、図１５に示すように、実施例２の固体撮像装置の変形例において、
第１分離電極３１Ａは、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、
第２分離電極３１Ｂは、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極３１Ａと離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極３１Ａと離間して配置されている。そして、この場合、第２分離電極３１Ｂと第３分離電極３２とは繋がっている。

【0146】

第２分離電極３１Ｂ及び第３分離電極３２は、適宜、複数の撮像素子において共有化されており、第２分離電極３１Ｂ及び第３分離電極３２は、複数の撮像素子において同時に制御される。一方、第１分離電極３１Ａは、撮像素子において別々に制御される。固体撮像装置の駆動形態によっては、撮像素子ブロックにおける第１分離電極３１Ａは、複数の撮像素子において同時に制御される場合もある。

【0147】

また、実施例２の固体撮像装置においても、実施例１において説明したと同様に、第１分離電極３１Ａの電位は一定の値Ｖ_ES-1であり、第２分離電極３１Ｂ及び第３分離電極３２の電位も一定の値Ｖ_ES-2であるし、あるいは又、第１分離電極３１Ａの電位は一定の値Ｖ_ES-1から変化し（具体的には、値Ｖ_ES-1’へと変化し）、第２分離電極３１Ｂ及び第３分離電極３２の電位は一定の値Ｖ_ES-2である。そして、｜Ｖ_ES-2｜＞｜Ｖ_ES-1｜を満足し、あるいは又、｜Ｖ_ES-2｜＝｜Ｖ_ES-1｜を満足する。

【0148】

第１分離電極３１Ａ、第２分離電極３１Ｂ及び第３分離電極３２は、隣接する撮像素子１１の間に位置する光電変換層２３の領域に絶縁層８２を介して対向する領域に設けられている。即ち、第１分離電極３１Ａ、第２分離電極３１Ｂ及び第３分離電極３２は、下方第１分離電極、下方第２分離電極及び下方第３分離電極である。第１分離電極３１Ａ、第２分離電極３１Ｂ、第３分離電極３２は、第１電極２１あるいは電荷蓄積用電極２４と同じレベルに形成されているが、異なるレベルに形成されていてもよい。

【0149】

更には、実施例２の固体撮像装置において、撮像素子ブロックを構成するＰ×Ｑ個の撮像素子において、第１電極２１は共有されている。そして、各撮像素子ブロックは、制御部を有しており、制御部は、少なくとも浮遊拡散層及び増幅トランジスタから構成されており、共有された第１電極２１は、制御部に接続されている。これによって、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。１つの浮遊拡散層に対して設けられるＰ×Ｑ個の撮像素子は、第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の後述する第２タイプの撮像素子とから構成されていてもよい。

【0150】

更には、実施例２の固体撮像装置にあっては、実施例１において説明した撮像素子１１を少なくとも１つ有する積層型撮像素子を備えている。そして、このような実施例２の固体撮像装置において、複数の撮像素子ブロックの下方には、少なくとも１層（具体的には、２層）の下方撮像素子ブロックが設けられており、
下方撮像素子ブロックは、複数（具体的には、第１の方向に沿ってＰ個、第２の方向に沿ってＱ個のＰ×Ｑ個）の撮像素子から構成されており、
撮像素子ブロックを構成する撮像素子が受光する光の波長と、下方撮像素子ブロックを構成する撮像素子が受光する光の波長とは、異なる。下方撮像素子ブロックを構成する複数（具体的には、Ｐ×Ｑ個）の撮像素子は、共有された浮遊拡散層を備えている。そして、第３分離電極３２の制御下、隣接する撮像素子ブロック間における撮像素子の間での、光電変換層２３に蓄積された電荷の移動は禁止される。

【0151】

実施例２の固体撮像装置の動作は、実質的に、実施例１の固体撮像装置の動作と同様とすることができるので、詳細な説明は省略するが、分離電極３０の制御下、４つの撮像素子に蓄積された電荷を、別々に、都合４回で読み出す第１モードの読み出し方式を採用する場合、３つの撮像素子を電荷蓄積状態とし、残りの１つの撮像素子を読み出すとき、電荷を読み出すべき撮像素子における各種電極の電位をＶ₁₂＞Ｖ_ES-1＞Ｖ₃₂＞Ｖ_ES-2あるいはＶ₁₂＞Ｖ_ES-1’＞Ｖ₃₂＞Ｖ_ES-2とし、電荷を読み出さない撮像素子における各種電極の電位をＶ₁₂＞Ｖ₃₂＞Ｖ_ES-1＞Ｖ_ES-2あるいはＶ₁₂＞Ｖ₃₂＞Ｖ_ES-1’＞Ｖ_ES-2とする。尚、図５Ｂ、図５Ｃ、図６Ａ及び図６Ｂにおいて、このような電荷を読み出さない撮像素子における電荷蓄積用電極２４の電位を一点鎖線で示す。こうして、電荷を読み出さない撮像素子に蓄積された電荷が第１電極２１へと移動することを禁止する。１つの撮像素子の電荷読み出しが完了したならば、残り３つの撮像素子の内の１つの撮像素子を同様にして動作させ、電荷を読み出す。このような操作を、合計、４回、行えばよい。

【0152】

一方、４つの撮像素子に蓄積された電荷を、同時に、都合１回で読み出す第２モードの読み出し方式を採用する場合、４つの電荷蓄積状態にある撮像素子における各種電極の電位を、同時に、Ｖ₁₂＞Ｖ_ES-1＞Ｖ₃₂＞Ｖ_ES-2あるいはＶ₁₂＞Ｖ_ES-1’＞Ｖ₃₂＞Ｖ_ES-2とする。これによって、４つの撮像素子に蓄積された電荷を、同じタイミングで、第１電極２１へと移動させることができる。

【0153】

実施例２の固体撮像装置において、第１分離電極は、撮像素子ブロックにおける、少なくとも第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、第２分離電極は、撮像素子ブロックにおける撮像素子と撮像素子の間に配置されており、第３分離電極は、撮像素子ブロックと撮像素子ブロックの間に配置されているので、第１分離電極、第２分離電極及び第３分離電極の制御下、撮像素子の動作中、隣接する撮像素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷を、第１電極にスムースに転送することができ、また、飽和電荷量が低減することが無いといった飽和電荷量の改善、電荷転送残りの減少とブルーミングの発生抑制との両立を図ることができる。