知財求人 - 知財ポータルサイト「IP Force」
特開2023-127739スパッタリングターゲット、カルコゲナイド膜の成膜方法及びメモリ装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023127739
(43)【公開日】2023-09-14
(54)【発明の名称】スパッタリングターゲット、カルコゲナイド膜の成膜方法及びメモリ装置
(51)【国際特許分類】
C23C 14/34 20060101AFI20230907BHJP
C23C 14/06 20060101ALI20230907BHJP
H01L 21/363 20060101ALI20230907BHJP
H10B 63/10 20230101ALI20230907BHJP
H10N 70/00 20230101ALI20230907BHJP
【ＦＩ】
C23C14/34 A
C23C14/06 A
H01L21/363
H01L27/105 449
H01L45/00 A
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022031611
(22)【出願日】2022-03-02
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(74)【代理人】
【識別番号】100114177
【弁理士】
【氏名又は名称】小林 龍
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(72)【発明者】
【氏名】大場 和博
(72)【発明者】
【氏名】荒谷 勝久
(72)【発明者】
【氏名】保田 周一郎
(72)【発明者】
【氏名】清 宏彰
【テーマコード（参考）】
4K029
5F083
5F103
【Ｆターム（参考）】
4K029BD01
4K029CA06
4K029DC04
4K029DC09
4K029DC35
4K029EA09
5F083FZ10
5F083JA31
5F083JA35
5F083JA36
5F083JA37
5F083JA39
5F083JA40
5F083JA60
5F083PR03
5F083PR22
5F103AA08
5F103BB22
5F103DD30
5F103LL20
5F103NN06
5F103RR02
5F103RR05
5F103RR08
(57)【要約】
【課題】パーティクルの増大を抑制しつつ、耐熱性が高いカルコゲナイド膜を成膜することができるスパッタリングターゲット、カルコゲナイド膜の成膜方法及びメモリ装置を提供する。
【解決手段】スパッタリングターゲットは、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなる。合金におけるボロンの含有量は、５原子％以上２０原子％以下である。
【選択図】図１
【解決手段】スパッタリングターゲットは、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなる。合金におけるボロンの含有量は、５原子％以上２０原子％以下である。
【選択図】図１
【特許請求の範囲】
【請求項1】
ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下である、スパッタリングターゲット。
【請求項2】
前記合金におけるカーボンの含有量は少なくとも０．５原子％未満あるいは０原子％である、請求項１に記載のスパッタリングターゲット。
【請求項3】
前記合金は、添加成分としてガリウム及びインジウムの少なくとも一方を含み、
前記合金における前記添加成分の含有量は１原子％以上１０原子％以下である、請求項１に記載のスパッタリングターゲット。
前記合金における前記添加成分の含有量は１原子％以上１０原子％以下である、請求項１に記載のスパッタリングターゲット。
【請求項4】
平面視による形状が円形で直径が３００ｍｍ以上であり、厚みが３ｍｍ以下である、請求項１に記載のスパッタリングターゲット。
【請求項5】
ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下であるスパッタリングターゲットを用いて、スパッタリングを行うことによってカルコゲナイド膜を成膜する、カルコゲナイド膜の成膜方法。
【請求項6】
前記スパッタリングは、成膜雰囲気に窒素を添加する窒素リアクティブスパッタリングである、請求項５に記載のカルコゲナイド膜の成膜方法。
【請求項7】
前記スパッタリングターゲットは、平面視による形状が円形で直径が３００ｍｍ以上であり、厚みが３ｍｍ以下であり、
前記カルコゲナイド膜を成膜する工程では、
前記スパッタリングターゲットにターゲットの面積当たり０．７Ｗ／ｃｍ２以上の高周波電力を印加する、請求項５に記載のカルコゲナイド膜の成膜方法。
前記カルコゲナイド膜を成膜する工程では、
前記スパッタリングターゲットにターゲットの面積当たり０．７Ｗ／ｃｍ２以上の高周波電力を印加する、請求項５に記載のカルコゲナイド膜の成膜方法。
【請求項8】
セレクタ素子のスイッチ層としてカルコゲナイド膜を有し、
前記カルコゲナイド膜は、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有し、
前記カルコゲナイド膜における前記ボロンの含有量は５原子％以上２０原子％以下である、メモリ装置。
前記カルコゲナイド膜は、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有し、
前記カルコゲナイド膜における前記ボロンの含有量は５原子％以上２０原子％以下である、メモリ装置。
【請求項9】
前記カルコゲナイド膜は、２原子％以上１５原子％以下の濃度で窒素をさらに含有する、請求項８に記載のメモリ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スパッタリングターゲット、カルコゲナイド膜の成膜方法及びメモリ装置に関する。
【背景技術】
【0002】
近年、大容量の不揮発メモリとしてＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＰＲＡＭ（Ｐｈａｓｅ－Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の抵抗変化型メモリが検討されている。また、３次元構造を有するクロスポイントメモリが検討されている。クロスポイントメモリはセル面積を小さくすることが可能であり、なおかつ、クロスポイントアレイを上方向に複数層積層することができるため、負揮発性メモリの大容量化を実現することが可能となる。
【0003】
クロスポイントアレイは、交差する配線間の交点（クロスポイント）に、直列に接続されたメモリ素子とスイッチ素子からなるメモリセルを配置した構造を有する。スイッチ素子としては、例えばカルコゲナイド膜を用いたスイッチ素子（オボニック閾値スイッチ（ＯＴＳ；Ｏｖｏｎｉｃ Ｔｈｒｅｓｈｏｌｄ Ｓｗｉｔｃｈ））が挙げられる（例えば、特許文献１、２参照）。ＯＴＳ素子は、ＯＦＦリーク電流を低減することが可能であり、繰り返し特性、スイッチング閾値ばらつきが少ない等の特性を有する。
【0004】
ＯＴＳ素子に用いられるカルコゲナイド膜は、ヒ素（Ａｓ）、セレン（Ｓｅ）等を含むアモルファス材料であるが、特にＳｅが低融点であるため、耐熱性が低い傾向がある。カルコゲナイド膜の耐熱性が低いと、カルコゲナイド膜を成膜した後のプロセス温度が低く制限されるため、耐熱性は高い方が好ましい。カルコゲナイド膜にボロン（Ｂ）及び炭素（Ｃ）を添加して、カルコゲナイド膜の耐熱性を向上させる技術が知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００６－８６５２６号公報
【特許文献2】特開２０１０－１５７３１６号公報
【特許文献3】国際公開第２０１９／１６７５３８号
【発明の概要】
【発明が解決しようとする課題】
【0006】
カルコゲナイド膜の成膜工程において、パーティクルの低減が望まれている。
【0007】
本開示はこのような事情に鑑みてなされたものであり、パーティクルの増大を抑制しつつ、耐熱性が高いカルコゲナイド膜を成膜することができるスパッタリングターゲット、カルコゲナイド膜の成膜方法及びメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本開示の一態様に係るスパッタリングターゲットは、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下である。このスパッタリングターゲットを用いてスパッタリングを行うことによって、パーティクルの増大を抑制しつつ、耐熱性が高いカルコゲナイド膜を成膜することができる。
【0009】
本開示の一態様に係るカルコゲナイド膜の成膜方法は、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下であるスパッタリングターゲットを用いて、スパッタリングを行うことによってカルコゲナイド膜を成膜する。これによれば、パーティクルの増大を抑制しつつ、耐熱性が高いカルコゲナイド膜を成膜することができる。
【0010】
本開示の一態様に係るメモリ装置は、セレクタ素子のスイッチ層としてカルコゲナイド膜を有し、前記カルコゲナイド膜は、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有し、前記カルコゲナイド膜における前記ボロンの含有量は５原子％以上２０原子％以下である。これによれば、上記のスパッタリングターゲットを用いて、セレクタ素子のスイッチ層を成膜することができる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
＜スパッタリングターゲット＞
本開示の実施形態（以下、本実施形態）に係るスパッタリングターゲットは、例えば、クロスポイントメモリのセレクタ素子（一例として、後述するセレクタ素子２０）を形成する際に使用される成膜材料であり、パーティクルの増大を抑制しつつ、耐熱性が高いカルコゲナイド膜を成膜することができるものである。
本開示の実施形態（以下、本実施形態）に係るスパッタリングターゲットは、例えば、クロスポイントメモリのセレクタ素子（一例として、後述するセレクタ素子２０）を形成する際に使用される成膜材料であり、パーティクルの増大を抑制しつつ、耐熱性が高いカルコゲナイド膜を成膜することができるものである。
【0013】
本実施形態に係るスパッタリングターゲットは、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）及びセレン（Ｓｅ）と、ボロン（Ｂ）とを含有する合金からなる。この合金におけるＢの含有量は、５原子％以上２０原子％以下であり、より好ましくは、１０原子％以上１５原子％以下である。Ｇｅ、Ａｓ及びＳｅを含むカルコゲナイド膜は、Ｓｅが低融点であるため、耐熱性が低い傾向にあるが、Ｂを含むことにより耐熱性が向上する。
【0014】
本実施形態に係るスパッタリングターゲット（合金）は、炭素（Ｃ）を含有しない。仮にＣが含まれていたとしても、その量は極めて僅かであり、ほぼ含有しないレベルである。スパッタリングターゲットにおけるＣの含有量は１原子％未満であり、好ましくは０．５原子％未満であり、より好ましくは０原子％である。これにより、このスパッタリングターゲットを用いてカルコゲナイド膜を成膜する際に、パーティクルの増大を抑制することができる（後述の表３参照）。
【0015】
また、本実施形態に係るスパッタリングターゲットは、上記組成を有する（すなわち、Ｇｅ、Ａｓ及びＳｅと、Ｂとを含有する合金からなり、この合金におけるＢの含有量は５原子％以上２０原子％以下である）ことにより、スパッタリングターゲットの機械的強度も向上する。
【0016】
本実施形態に係るスパッタリングターゲットは、機械的強度の向上により、その直径（口径）を大きくするとともに、その厚みを薄く加工することができる。例えば、平面視による形状が円形で直径が３００ｍｍ以上であり、厚みが３ｍｍ以下のスパッタリングターゲットを実現することができる。
【0017】
ターゲットの口径を大きくすることで、面積当たりの成膜パワーを下げることが可能となり、板厚を薄くすることにより冷却効率が向上するため、スパッタリングターゲットに高い成膜パワーを印加することが可能となる。例えば、本実施形態に係るスパッタリングターゲットの直径が４４０ｍｍ以上で厚みが３ｍｍの場合、スパッタリングターゲットに０．７Ｗ／ｃｍ２、つまり１０００Ｗ以上の高周波電力（ＲＦ電極）を印加しても、問題となるような放電異常は生じず、ターゲット表面に問題となるようなクラックも生じない（後述の表１参照）。これにより、カルコゲナイド膜の成膜レートを向上させることができ、成膜スループットを向上させることができる（後述の表４参照）。量産性に優れた成膜スループットを得ることが可能となる。
【0018】
なお、後述の比較例１で示すように、スパッタリングターゲットがボロン（Ｂ）を含まない場合は、機械的強度が低く、例えば直径３００ｍｍ以上の大口径では厚みを５ｍｍ以下に加工することは困難である。Ｂを含まない場合は、スパッタリングターゲットの厚みを薄くできず、厚くなる。厚みのあるスパッタリングターゲットに高パワーを印加すると、ターゲット表面の過熱により、放電異常が生じ易く、ターゲット表面にクラック等、あるいは局所的な溶融が生じ易くなる。したがって、Ｂを含まない場合は、成膜レートを向上させることは困難である。
【0019】
本実施形態に係るスパッタリングターゲット（合金）は、添加成分としてガリウム及びインジウムの少なくとも一方を含んでもよい。この場合、スパッタリングターゲットにおける添加成分の含有量は、１原子％以上１０原子％以下が好適である。この添加成分を含有するスパッタリングターゲットを用いて成膜されるカルコゲナイド膜を、例えば、セレクタ素子のスイッチ層として用いると、スイッチ閾値電圧の変動（いわゆるドリフト）の低減や繰り返し特性の向上などのセレクタ素子の電気的特性を向上できる場合がある。
【0020】
なお、本実施形態に係るスパッタリングターゲット（合金）において、上記添加成分（ガリウム及びインジウムの少なくとも一方）の含有量が１％よりも少ないと添加による効果が小さくなる。添加成分の含有量が１０％よりも多いと、成膜されるカルコゲナイド膜をセレクタ層に用いたセレクタ素子において、リーク電流増大などの特性劣化が生じる可能性がある。このような理由から、添加成分の含有量は、１原子％以上１０原子％以下が好適である。
【0021】
＜カルコゲナイド膜の成膜方法＞
本実施形態では、上記組成を有する（すなわち、Ｇｅ、Ａｓ及びＳｅと、Ｂとを含有する合金からなり、この合金におけるＢの含有量は５原子％以上２０原子％以下である）スパッタリングターゲットを用いて、スパッタリングを行うことによって、カルコゲナイド膜を成膜する。このスパッタリングは、成膜雰囲気に窒素（Ｎ）を添加する窒素リアクティブスパッタリングであってもよい。窒素リアクティブスパッタリングを行うことで、カルコゲナイド膜の成膜過程でその膜中にＮを導入することができ、Ｎを含有するカルコゲナイド膜を成膜することができる。
本実施形態では、上記組成を有する（すなわち、Ｇｅ、Ａｓ及びＳｅと、Ｂとを含有する合金からなり、この合金におけるＢの含有量は５原子％以上２０原子％以下である）スパッタリングターゲットを用いて、スパッタリングを行うことによって、カルコゲナイド膜を成膜する。このスパッタリングは、成膜雰囲気に窒素（Ｎ）を添加する窒素リアクティブスパッタリングであってもよい。窒素リアクティブスパッタリングを行うことで、カルコゲナイド膜の成膜過程でその膜中にＮを導入することができ、Ｎを含有するカルコゲナイド膜を成膜することができる。
【0022】
後述の比較例２で示すように、Ｃを３原子％の濃度で含有するスパッタリングターゲットを用いてカルコゲナイド膜を成膜すると、パーティクルが増加する傾向がある。必ずしも原因は明らかではないが、ターゲット母材中にカーボンが存在することによって、異常放電の起点となり、あるいは、スパッタされたカーボン粒子の気相反応により、パーティクルが生成すると考えられる。パーティクルは、デバイス欠陥を招き、デバイスの歩留まりを低下させる可能性がある。またさらに、窒素リアクティブスパッタリングを行う場合は、スパッタリングターゲット表面の窒化により、必ずしも明らかではないが異常放電の発生しやすくなるために、パーティクルの増加が顕著となる。しかしながら、本実施形態に係るスパッタリングターゲットは、Ｃを含有しない（または、ほぼ含有しない）ため、カーボン成分を含んでいることによるパーティクル発生が抑制することが可能となる。
【0023】
また、Ｂを含んでいない一般的なＧｅ，Ａｓ，Ｓｅ成分を含むターゲットは、耐熱性や機械強度が十分でないため、高パワーでの成膜でターゲットの割れや溶融が生じることから、高パワーでの成膜が困難であり、窒素リアクティブスパッタリングにおけるメタリックモードの成膜の実現が難しく、比較的低いパワー、低い成膜レートでの成膜とならざるを得ないために、ターゲット表面においてスパッタよりも窒化が進行するポイズンモードでの成膜となり易い傾向があり、窒化によってパーティクルが増大する。
【0024】
しかしながら、本実施形態に係るスパッタリングターゲットは、Ｃを含有しない（または、ほぼ含有しない）ため、カーボン成分を含んでいることによるパーティクル発生が抑制することが可能であり、さらには、窒素リアクティブスパッタリングを行う場合においても、表面の窒化が抑制され、メタリックモードに近い成膜が可能となることにより、窒化に由来するパーティクルを低減することができる。本実施形態に係るスパッタリングターゲットを用いることで、高スループットの量産性を損なうことなく、窒素リアクティブスパッタリングを行うことが可能である。
【0025】
＜カルコゲナイド膜の組成＞
本実施形態に係るスパッタリングターゲットを用いて成膜されるカルコゲナイド膜は、スパッタリングターゲットと同様に、Ｇｅ、Ａｓ及びＳｅと、Ｂとを含有し、Ｂの含有量は５原子％以上２０原子％以下である。Ｇｅ、Ａｓ及びＳｅを含むカルコゲナイド膜は、Ｓｅが低融点であるため耐熱性が低い傾向にあるが、本実施形態で成膜されるカルコゲナイド膜はＢを含むことにより耐熱性が高い。このため、カルコゲナイド膜を成膜した後のプロセスの上限温度を高くすることができる。
本実施形態に係るスパッタリングターゲットを用いて成膜されるカルコゲナイド膜は、スパッタリングターゲットと同様に、Ｇｅ、Ａｓ及びＳｅと、Ｂとを含有し、Ｂの含有量は５原子％以上２０原子％以下である。Ｇｅ、Ａｓ及びＳｅを含むカルコゲナイド膜は、Ｓｅが低融点であるため耐熱性が低い傾向にあるが、本実施形態で成膜されるカルコゲナイド膜はＢを含むことにより耐熱性が高い。このため、カルコゲナイド膜を成膜した後のプロセスの上限温度を高くすることができる。
【0026】
例えば、一般的な半導体プロセスでは４００℃程度の熱がかかる工程が存在する。本実施形態に係るスパッタリングターゲットで成膜されるカルコゲナイド膜は、少なくとも４００℃程度の熱負荷に耐え得る（後述の表２参照）ため、成膜後の半導体プロセスの上限温度を４００℃、又は、それ以上の高温度に設定することが可能である。カルコゲナイド膜を成膜した後の熱工程について、専用の低温プロセスを用いる必要がなく、通常温度の半導体プロセスを使用することができ、半導体プロセスの自由度を高めることが可能である。
【0027】
また、本実施形態で成膜されるカルコゲナイド膜は、Ｂを含有することにより、機械的強度も向上する。これにより、例えばカルコゲナイド膜上にハードマスク等を積層した場合でも、ハードマスクから受ける応力によってセレクタ層に結晶欠陥等が生じることを抑制することができる。
【0028】
また、本実施形態に係るスパッタリングターゲットを用いて窒素リアクティブスパッタリングを行うことで、成膜されるカルコゲナイド膜に窒素（Ｎ）を導入することができる。例えば、窒素リアクティブスパッタリングを行うことで、窒素（Ｎ）含有量が２原子％以上１５原子％以下のカルコゲナイド膜を成膜することができる。カルコゲナイド膜が２原子％以上１５原子％以下の濃度でＮを含有することによって、既に述べた耐熱性や機械的強度が向上する。また、セレクタ素子のセレクタ層に用いられる場合は、セレクタ素子に求められるスイッチ閾値電圧の変動（いわゆるドリフト）の低減や繰り返し特性の向上などの電気的特性が向上する場合がある。
【0029】
なお、成膜されるカルコゲナイド膜において、Ｎの含有量が２原子％よりも少ないと、Ｎを含有することによる効果が小さくなる。また、Ｎの含有量が１５原子％よりも多いと、カルコゲナイド膜の密度の低下により、セレクタ素子に求められる電気的特性が低下する可能性がある。また、カルコゲナイド膜にＮが過剰に含まれると、半導体プロセスの熱処理（例えば、４００℃）によってＮの結合が分解して、カルコゲナイド膜の膜中から膜外へＮが放出され易くなる。Ｎの放出量が多いと、カルコゲナイド膜に気泡が生じ、カルコゲナイド膜の構造が破壊され、セレクタ素子に不具合が生じる可能性がある。このような理由から、カルコゲナイド膜のＮの含有量は２原子％以上１５原子％以下が好適である。
【0030】
＜メモリ装置＞
上述したように、本実施形態に係るスパッタリングターゲットを用いて成膜されるカルコゲナイド膜は耐熱性と機械的強度が高い。耐熱性と機械的強度が高いカルコゲナイド膜をセレクタ素子のセレクタ層に用いることで、温度勾配などの熱的変化や機械的負荷を受けても欠陥が生じにくく、電気的特性が良好なセレクタ素子を実現することができる。以下、本実施形態に係るカルコゲナイド膜をセレクタ素子のセレクタ層として用いる、メモリ装置について説明する。
上述したように、本実施形態に係るスパッタリングターゲットを用いて成膜されるカルコゲナイド膜は耐熱性と機械的強度が高い。耐熱性と機械的強度が高いカルコゲナイド膜をセレクタ素子のセレクタ層に用いることで、温度勾配などの熱的変化や機械的負荷を受けても欠陥が生じにくく、電気的特性が良好なセレクタ素子を実現することができる。以下、本実施形態に係るカルコゲナイド膜をセレクタ素子のセレクタ層として用いる、メモリ装置について説明する。
【0031】
（構成例）
図１は、本実施形態に係るメモリ装置のメモリセルアレイ１の構成例を示す斜視図である。図２は、本実施形態に係るメモリセル１０の構成例を示す断面図である。図１に示すように、メモリセルアレイ１は、所謂クロスポイントアレイ構造を備えており、例えば、各ワード線ＷＬと各ビット線ＢＬとが互いに対向する位置（クロスポイント）に１つずつ、メモリセル１０を備えている。クロスポイントに配置されたメモリセル１０を、クロスポイントメモリ素子ともいう。各ワード線ＷＬは、互いに共通の方向に延在している。各ビット線ＢＬは、ワード線ＷＬの延在方向とは異なる方向（例えば、ワード線ＷＬの延在方向と直交する方向）であって、かつ互いに共通の方向に延在している。
図１は、本実施形態に係るメモリ装置のメモリセルアレイ１の構成例を示す斜視図である。図２は、本実施形態に係るメモリセル１０の構成例を示す断面図である。図１に示すように、メモリセルアレイ１は、所謂クロスポイントアレイ構造を備えており、例えば、各ワード線ＷＬと各ビット線ＢＬとが互いに対向する位置（クロスポイント）に１つずつ、メモリセル１０を備えている。クロスポイントに配置されたメモリセル１０を、クロスポイントメモリ素子ともいう。各ワード線ＷＬは、互いに共通の方向に延在している。各ビット線ＢＬは、ワード線ＷＬの延在方向とは異なる方向（例えば、ワード線ＷＬの延在方向と直交する方向）であって、かつ互いに共通の方向に延在している。
【0032】
図１及び図２に示すように、メモリセル１０は、セレクタ素子２０と、メモリ素子３０と、中間電極４０とを有する。セレクタ素子２０とメモリ素子３０は、中間電極４０を介して直列に接続されている。例えば、セレクタ素子２０はワード線ＷＬ寄りに配置され、メモリ素子３０はビット線ＢＬ寄りに配置され、ている。または、セレクタ素子２０がビット線ＢＬ寄りに配置され、メモリ素子３０がワード線ＷＬ寄りに配置されていてもよい。
【0033】
セレクタ素子２０は、カルコゲナイド膜を用いたスイッチ素子（ＯＴＳ素子）である。セレクタ素子２０は、メモリセル１０の選択素子であり、図１に示した任意のメモリ素子３０を選択的に動作させるための素子である。セレクタ素子２０は、メモリ素子３０に直列に接続されており、下部電極２１、スイッチ層２２及び上部電極２３をこの順に有するものである。下部電極２１及び上部電極２３は、例えば炭素（Ｃ）で構成されている。
【0034】
スイッチ層２２は、本実施形態に係るスパッタリングターゲットを用いて成膜されるカルコゲナイド膜であり、例えばスパッタリングターゲットと同一の組成を有する。
【0035】
または、スイッチ層２２は、本実施形態に係るスパッタリングターゲットを用いて窒素リアクティブスパッタリングにより成膜されるカルコゲナイド膜であってもよい。この場合は、カルコゲナイド膜の成膜過程で膜中に窒素（Ｎ）が導入されるため、スイッチ層２２はスパッタリングターゲットの組成にＮを加えた組成を有する。
【0036】
スイッチ層２２は、印加電圧を所定の閾値電圧（スイッチング閾値電圧）以上にすることで低抵抗状態に変化し、印加電圧を上記の閾値電圧（スイッチング閾値電圧）より低い電圧にすることで高抵抗状態に変化する。スイッチ層２２の非晶質構造は、図示しない電源回路（パルス印加手段）から下部電極２１及び上部電極２３を介した電圧パルスあるいは電流パルスの印加によらず、安定して維持される。
【0037】
メモリ素子３０は、下部電極と、下部電極に対向配置された上部電極と、下部電極及び上部電極の間に設けられたメモリ層とを有している。図２では、ビット線ＢＬがメモリ素子３０の上部電極を兼ねており、中間電極４０がメモリ素子３０の下部電極を兼ねている場合を示しているが、これはあくまで一例である。図示しないが、ビット線ＢＬとメモリ層との間にメモリ素子３０の上部電極が配置されていてもよいし、中間電極４０とメモリ層との間にメモリ素子３０の下部電極が配置されていてもよい。
【0038】
メモリ素子３０のメモリ層は、例えば、抵抗変化層及びイオン源層が積層された積層構造を有する。イオン源層は、電界の印加によって抵抗変化層内に伝導パスを形成する可動元素を含んでいる。抵抗変化層は、例えば、金属元素もしくは非金属元素の酸化物、又は、金属元素もしくは非金属元素の窒化物によって構成されている。抵抗変化層は、メモリ素子３０の上部電極（例えば、ビット線ＢＬ）と下部電極（例えば、中間電極４０）との間に所定の電圧を印加した場合に抵抗変化層の抵抗値が変化するものである。
【0039】
またメモリ素子３０のメモリ層は公知のＧｅ、Ｓｂ、Ｔｅの少なくともいずれか１種もしくは２種以上を含んだ相変化メモリ（ＰＣＭ）材料によって形成する、もしくは公知の磁気抵抗変化メモリ（ＭＲＡＭ）材料によって形成することも可能である。
【0040】
（製造方法）
次に、図２に示したメモリセル１０の製造方法を説明する。メモリセル１０は、成膜装置、レジスト塗布装置、露光装置、エッチング装置など、各種の装置を用いて製造される。以下、これらの装置を、製造装置と総称する。メモリセル１０は、例えば次に説明する製造方法によって製造することができる。
次に、図２に示したメモリセル１０の製造方法を説明する。メモリセル１０は、成膜装置、レジスト塗布装置、露光装置、エッチング装置など、各種の装置を用いて製造される。以下、これらの装置を、製造装置と総称する。メモリセル１０は、例えば次に説明する製造方法によって製造することができる。
【0041】
製造装置は、セレクタ素子２０の下部電極２１、スイッチ層２２及び上部電極２３この順で形成する。スイッチ層２２はカルコゲナイド膜であり、本実施形態に係るスパッタリングターゲットを用いたスパッタリングにより形成される。スイッチ層２２の膜厚は、例えば５ｎｍ以上５０ｎｍ以下である。下部電極２１及び上部電極２３は、例えば炭素（Ｃ）で構成される導電膜である。下部電極２１及び上部電極２３は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等、公知の成膜方法で成膜される。下部電極２１及び上部電極２３の各膜厚は、例えば３ｎｍ以上２０ｎｍ以下である。
【0042】
次に、製造装置は、メモリ素子３０の下部電極（例えば、中間電極４０）を形成する。メモリ素子３０の下部電極は、半導体プロセスに用いられる配線材料、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、炭素（Ｃ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）及びシリサイド等のいずれか１つ以上により構成される導電膜である。
【0043】
メモリ素子３０の下部電極が、電界でイオン伝導が生じる可能性のあるＣｕ等の材料で構成されている場合は、Ｃｕ等で構成される下部電極の表面を、Ｗ、ＷＮ、ＴｉＮ、ＴａＮ等のイオン伝導や熱拡散しにくいバリア性の材料で被覆するようにしてもよい。
【0044】
この段階の後に、製造装置は、ドライエッチ等の公知の技術により微細加工を行い、セレクタ素子２０を孤立化させ、メモリ素子３０の下部電極（例えば、中間電極４０）を表面に露出させる。
【0045】
次に、製造装置は、メモリ素子３０のメモリ層を形成する。例えば、メモリ層として、抵抗変化層を０．５ｎｍ以上２ｎｍ以下の膜厚に形成し、その上にイオン層を１５ｎｍ以上４０ｎｍ以下の膜厚に形成する。抵抗変化層は、金属元素もしくは非金属元素の酸化物、又は、金属元素もしくは非金属元素の窒化物によって構成されており、一例を示すと、ＡｌＯｘ等で構成されている。
【0046】
イオン源層は、電界の印加によって抵抗変化層内に伝導パスを形成する可動元素を含んでいる。この可動元素は、例えば、遷移金属元素、アルミニウム（Ａｌ）、銅（Ｃｕ）又はカルコゲン元素である。カルコゲン元素としては、例えば、テルル（Ｔｅ）、セレン（Ｓｅ）、又は硫黄（Ｓ）が挙げられる。遷移金属元素としては、周期律表第４族～第６族の元素であり、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）又はタングステン（Ｗ）等が挙げられる。イオン源層は、上記可動元素を１種あるいは２種以上含んで構成されている。また、イオン源層は、酸素（Ｏ）、窒素（Ｎ）、上記可動元素以外の元素（例えば、マンガン（Ｍｎ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、白金（Ｐｔ））又はケイ素（Ｓｉ）等を含んでいてもよい。
【0047】
またメモリ素子３０のメモリ層は公知のＧｅ、Ｓｂ、Ｔｅの少なくともいずれか１種もしくは２種以上を含んだ相変化メモリ（ＰＣＭ）材料によって形成する、もしくは公知の磁気抵抗変化メモリ（ＭＲＡＭ）材料によって形成することも可能である。
【0048】
以上の工程を経て、メモリセル１０が完成する。
【0049】
本実施形態に係るメモリ装置によれば、スパッタリングターゲットを用いて成膜されるカルコゲナイド膜を、セレクタ素子２０のスイッチ層２２に用いることで、低融点のカルコゲナイド膜を用いたセレクタ素子において課題となりうる耐熱性と機械的強度とがそれぞれ向上する。
【0050】
また、本実施形態に係るスパッタリングターゲットを用いることにより、高耐熱のカルコゲナイド膜を成膜する際に生じるパーティクルを低減することが可能となる。これにより、パーティクルに起因するデバイスの欠陥を低減することができ、デバイスの歩留まりを向上することができる。また、カルコゲナイド膜の成膜スループットが向上し、スイッチ層２２の成膜プロセスのコストを低減することが可能となる。
【0051】
以上から、本開示により、メモリセル１０（クロスポイントメモリ）のプロセス用に低温の専用プロセスラインを用いずに、量産性高く、良好な歩留まりで、メモリセルアレイ１を製造することが可能となる。
【実施例0052】
次に、実施例及び比較例と実験結果とを示して、本開示をさらに具体的に説明する。
（実施例）
高純度化したゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）、セレン（Ｓｅ）及び液状のガリウム（Ｇａ）原料を、ゲルマニウム１１．８原子％（ａｔ％）、ヒ素３２．９ａｔ％、セレン４９．４ａｔ％となるように調合し、石英管に入れて真空に引き封止した。その後、電気炉中で加熱して溶解し、冷却してＧａＧｅＡｓＳｅ合金インゴットを作製した。その後、インゴットをボールミルによってアルゴン雰囲気中で粉砕して原料粉末を得た。
（実施例）
高純度化したゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）、セレン（Ｓｅ）及び液状のガリウム（Ｇａ）原料を、ゲルマニウム１１．８原子％（ａｔ％）、ヒ素３２．９ａｔ％、セレン４９．４ａｔ％となるように調合し、石英管に入れて真空に引き封止した。その後、電気炉中で加熱して溶解し、冷却してＧａＧｅＡｓＳｅ合金インゴットを作製した。その後、インゴットをボールミルによってアルゴン雰囲気中で粉砕して原料粉末を得た。
【0053】
次に、高純度化したＢ粉末をＧａＧｅＡｓＳｅ合金粉末に加えて、混合して合計の組成比が、Ｂ１５ａｔ％－Ｇａ５ａｔ％－Ｇｅ１０ａｔ％－Ａｓ２８ａｔ％－Ｓｅ４２ａｔ％となるように調整した。
【0054】
次に、混合粉末をホットプレスにより固化成形して、バッキングプレートにボンディングすることで、厚みが異なる３つのスパッタリングターゲットを得た。実施例１のスパッタリングターゲットは、例えば、直径４４０ｍｍ、厚み３ｍｍである。実施例２のスパッタリングターゲットは、例えば、直径４４０ｍｍ、厚み５ｍｍである。実施例３のスパッタリングターゲットは、例えば、直径４４０ｍｍ、厚み８ｍｍである。実施例１、２、３の違いはスパッタリングターゲットの厚みだけであり、組成比は同じである。
【0055】
（比較例１）
比較例１として、一般的なカルコゲナイドガラス材料であるＧｅＡｓＳｅのスパッタリングターゲットを作製した。高純度化したＧｅ、Ａｓ及びＳｅ原料を、Ｇｅ２０ａｔ％、Ａｓ３２ａｔ％、Ｓｅ４８ａｔ％の組成比となるように調合し、石英管に入れて真空に引き封止した。その後、電気炉中で加熱して溶解し、冷却して合金インゴットを作製した。その後、インゴットをボールミルによってアルゴン雰囲気中で粉砕して原料粉末を得た。その後、公知の粉末焼結技術により整形し、直径４４０ｍｍの形状に加工した。
比較例１として、一般的なカルコゲナイドガラス材料であるＧｅＡｓＳｅのスパッタリングターゲットを作製した。高純度化したＧｅ、Ａｓ及びＳｅ原料を、Ｇｅ２０ａｔ％、Ａｓ３２ａｔ％、Ｓｅ４８ａｔ％の組成比となるように調合し、石英管に入れて真空に引き封止した。その後、電気炉中で加熱して溶解し、冷却して合金インゴットを作製した。その後、インゴットをボールミルによってアルゴン雰囲気中で粉砕して原料粉末を得た。その後、公知の粉末焼結技術により整形し、直径４４０ｍｍの形状に加工した。
【0056】
比較例１では、実施例１と同様にスパッタリングターゲットを３ｍｍ厚に加工しようと試みたが、脆い材料であるため、通常の機械研磨による加工方法では割れが生じて作製することができなかった。比較例１では、Ｇｅ２０ａｔ％、Ａｓ３２ａｔ％、Ｓｅ４８ａｔ％の組成比で、直径４４０ｍｍの場合、スパッタリングターゲットの厚みを８ｍｍよりも薄くすることはできなかった。また、直径３００ｍｍの場合は、スパッタリングターゲットの厚みを８ｍｍよりも薄くすることはできなかった。
【0057】
（比較例２）
高純度化したＧｅ、Ａｓ及、Ｓｅ及び液状のＧａ原料を、Ｇｅ１１．８ａｔ％、Ａｓ３２．９ａｔ％、Ｓｅ４９．４ａｔ％となるように調合し、石英管に入れて真空に引き封止した。その後、電気炉中で加熱して溶解し、冷却してＧａＧｅＡｓＳｅ合金インゴットを作製した。その後、石英管の一部を切断して、高純度化した炭化ボロン（Ｂ４Ｃ）化合物を所定量充填して、合計の組成比がＢ１２ａｔ％－Ｃ３ａｔ％－Ｇａ５ａｔ％－Ｇｅ１０ａｔ％－Ａｓ２８ａｔ％－Ｓｅ４２ａｔ％となるように調整した。その後、石英管を再度真空に引きながら封止した。その後、電気炉中で加熱溶解した。その際に、融点の低いＧａＧｅＡｓＳｅ合金インゴットが先に溶解するが、低融点合金が溶解し終えたところで、石英管を搖動してさらにＢ４Ｃ化合物を溶解した。その後冷却し、均一なＢＣＧａＧｅＡｓＳｅ合金インゴットを得た。
高純度化したＧｅ、Ａｓ及、Ｓｅ及び液状のＧａ原料を、Ｇｅ１１．８ａｔ％、Ａｓ３２．９ａｔ％、Ｓｅ４９．４ａｔ％となるように調合し、石英管に入れて真空に引き封止した。その後、電気炉中で加熱して溶解し、冷却してＧａＧｅＡｓＳｅ合金インゴットを作製した。その後、石英管の一部を切断して、高純度化した炭化ボロン（Ｂ４Ｃ）化合物を所定量充填して、合計の組成比がＢ１２ａｔ％－Ｃ３ａｔ％－Ｇａ５ａｔ％－Ｇｅ１０ａｔ％－Ａｓ２８ａｔ％－Ｓｅ４２ａｔ％となるように調整した。その後、石英管を再度真空に引きながら封止した。その後、電気炉中で加熱溶解した。その際に、融点の低いＧａＧｅＡｓＳｅ合金インゴットが先に溶解するが、低融点合金が溶解し終えたところで、石英管を搖動してさらにＢ４Ｃ化合物を溶解した。その後冷却し、均一なＢＣＧａＧｅＡｓＳｅ合金インゴットを得た。
【0058】
（実験１）
スパッタリングターゲットは一般的に熱伝導度の大きい銅やアルミニウム製のバッキングプレートにボンディングされ、なおかつバッキングプレートの裏面は水冷などで冷却されて使用される。カルコゲナイド膜は一般的に熱伝導率が低く、材質が脆い。このため、セレクタ層をスパッタリングにより成膜する際は、過熱によってスパッタリングターゲットが割れないような成膜条件の調整が必要である。
スパッタリングターゲットは一般的に熱伝導度の大きい銅やアルミニウム製のバッキングプレートにボンディングされ、なおかつバッキングプレートの裏面は水冷などで冷却されて使用される。カルコゲナイド膜は一般的に熱伝導率が低く、材質が脆い。このため、セレクタ層をスパッタリングにより成膜する際は、過熱によってスパッタリングターゲットが割れないような成膜条件の調整が必要である。
【0059】
具体的には、ウエハ上にカルコゲナイド膜を一定時間成膜した後に、スパッタリングターゲットの過熱による割れを防ぐためにプラズマ放電を停止する一定の冷却時間が必要である。成膜時間と冷却時間の関係はスパッタリングターゲットの冷却効率に依存しており、スパッタリングターゲット厚みが薄いほど冷却効率が高くなる。
【0060】
本開示者は、実施例１、２、３の各スパッタリングターゲットを用いて、スパッタリングターゲットの厚みと単位面積あたりの成膜電力（成膜パワー密度）の上限値との関係を調査した。その結果を表１に示す。
【表1】
【0061】
表１に示すように、この調査では、実施例１、２、３の各スパッタリングターゲットについて、ターゲットの単位面積当たりのパワー密度を０．２０～１．０５Ｗ／ｃｍ２で成膜を行い、成膜中と成膜後のターゲットの状態を調べた。成膜パワーは例えば直径１００ｍｍのターゲットの場合は、１６～８５Ｗで直径４４０ｍｍの場合は３００～１６００Ｗに相当する。この際に、各成膜パワーでプラズマを５分間放電して、各成膜パワーでの放電安定性を調べた。また、放電に異常が生じた場合は、その時点で放電を停止し、その後に、スパッタリングターゲットを成膜チャンバーから外して、ターゲット表面にクラックなどの異常が生じていないかを調べた。
【0062】
表１に示すように、厚みが最も大きい８ｍｍ厚のスパッタリングターゲット（実施例３）では、成膜パワー密度０．２６Ｗ／ｃｍ２で放電に異常が生じた。これは、ターゲット表面がスパッタされることでスパッタリングターゲットが加熱され、局所的にターゲット材料が溶融し、安定な放電を維持できなかったためと考えられる。使用後のターゲット表面を観察すると、クラックや局所的な溶融が見られた。
【0063】
この結果から、８ｍｍ厚のスパッタリングターゲット（実施例３）は、成膜パワー密度０．２６Ｗ／ｃｍ２よりも小さい投入電力で使用する必要があり、量産で長時間の成膜で用いることを考慮すると成膜パワー密度０．２０Ｗ／ｃｍ２程度で使用するのが好ましいことがわかった。同様に、５ｍｍ厚のスパッタリングターゲット（実施例２）では成膜パワー密度０．７０Ｗ／ｃｍ２で異常が生じた。３ｍｍ厚のスパッタリングターゲット（実施例１）では成膜パワー密度１．０５Ｗ／ｃｍ２で異常が生じた。
【0064】
以上から、スパッタリングターゲットの厚みを薄くすることによって、使用可能な成膜パワーを大きくすることができることがわかった。この傾向は、実施例だけでなく、比較例１、２においても同様と考えられる。
【0065】
（実験２）
実施例のスパッタリングターゲット（ＢＧａＧｅＡｓＳｅＮ）、比較例１のスパッタリングターゲット（ＧｅＡｓＳｅＮ）、比較例２のスパッタリングターゲット（ＢＣＧａＧｅＡｓＳｅＮ）を用いて、耐熱性試験を行った。
実施例のスパッタリングターゲット（ＢＧａＧｅＡｓＳｅＮ）、比較例１のスパッタリングターゲット（ＧｅＡｓＳｅＮ）、比較例２のスパッタリングターゲット（ＢＣＧａＧｅＡｓＳｅＮ）を用いて、耐熱性試験を行った。
【0066】
耐熱性試験は、酸化膜付きのＳｉ基板上に、配線電極（タングステン（Ｗ）、厚み４０ｎｍ）、下部電極（炭素（Ｃ）、厚み１５ｎｍ）、セレクタ層（カルコゲナイド膜、厚み２４ｎｍ）、上部電極（炭素（Ｃ）、厚み１５ｎｍ）の順に成膜した。セレクタ層を成膜する際に、それぞれ実施例１、比較例１、比較例２の各スパッタリングターゲットを用いることで、実施例、比較例１、比較例２の各サンプルを作製した。実験２において、各サンプルのセレクタ層は、それぞれ最適な電気的特性が得られるように、窒素を７ａｔ％含んでいる。
【0067】
その後、加工プロセスの温度負荷と同じ４００℃の炉に、実施例、比較例１、比較例２の各サンプルを１時間ほど投入し熱処理による変化を観察した。その結果を表２に示す。
【表2】
【0068】
表２に示すように、実施例１のサンプル及び比較例２のサンプルでは、４００℃の熱履歴を受けた後でもセレクタ層にバブルなどの劣化が見られなかった。これは、実施例１ではＢ（ボロン）を、比較例２ではボロン（Ｂ）及び炭素（Ｃ）を含むＢＣ化合物をそれぞれスパッタリングターゲットに添加したことによって、セレクタ層の耐熱性が向上したためと考えられる。スパッタリングターゲットにＢを添加すると、スパッタリングターゲットを用いて成膜されるセレクタ層（カルコゲナイド膜）の耐熱性が向上することが確認された。
【0069】
（実験３）
次に、スパッタリング時のパーティクルの発生を調べるため、実施例のスパッタリングターゲット（ＢＧａＧｅＡｓＳｅＮ）、比較例１のスパッタリングターゲット（ＧｅＡｓＳｅＮ）、比較例２のスパッタリングターゲット（ＢＣＧａＧｅＡｓＳｅＮ）を用いて、パーティクル測定を行った。実施例、比較例１、比較例２の各サンプルの層構成は、シリコン基板／セレクタ層／カーボンとした。実験２と同様に、実験３においても、実施例、比較例１、比較例２の各サンプルのセレクタ層は、それぞれ最適な電気的特性が得られるように、窒素を７ａｔ％含む構成となるようにリアクティブスパッタリングとした。
次に、スパッタリング時のパーティクルの発生を調べるため、実施例のスパッタリングターゲット（ＢＧａＧｅＡｓＳｅＮ）、比較例１のスパッタリングターゲット（ＧｅＡｓＳｅＮ）、比較例２のスパッタリングターゲット（ＢＣＧａＧｅＡｓＳｅＮ）を用いて、パーティクル測定を行った。実施例、比較例１、比較例２の各サンプルの層構成は、シリコン基板／セレクタ層／カーボンとした。実験２と同様に、実験３においても、実施例、比較例１、比較例２の各サンプルのセレクタ層は、それぞれ最適な電気的特性が得られるように、窒素を７ａｔ％含む構成となるようにリアクティブスパッタリングとした。
【0070】
パーティクルの測定結果を表３に示す。パーティクルは１２インチウエハ前面において８０ｎｍ以上のものの個数を公知のパーティクルカウンターにより測定している。
【表3】
【0071】
パーティクルの測定結果が良好であるのは、実施例及び比較例１の各サンプルである。しかし、実験２で示したように、比較例１のサンプルでは良好な耐熱性を得ることができず、標準的な半導体プロセスで使用されうる４００℃の熱負荷では膜剥がれなどの欠陥が発生して歩留まりの大幅な低下や、あるいは、剥がれによるコンタミにより半導体プロセスラインの清浄度を大幅に悪化させるため半導体プロセスラインで取り扱うことができなくなる。
【0072】
一方で、比較例２のサンプルでは耐熱性は良好であるものの、パーティクルが多く発生する。これも、デバイスの加工プロセス上で欠陥となるため好適でない。実施例と比較例２の差異は炭素（Ｃ）を含んでいるか否かである。この結果から、スパッタリングターゲットにＣが含まれていないことが、パーティクル低減に極めて効果的であることがわかった。
【0073】
なお、実験３で用いた実施例のスパッタリングターゲットは、実験１で用いた実施例１、２、３の各スパッタリングターゲットと同様に、ボロン（Ｂ）を１５ａｔ％含む。また、本開示者は、Ｂの含有量は２０ａｔ％以下であれば、パーティクル数を２００個程度に抑制できることを確認した。Ｂの含有量が２０ａｔ％よりも大きいと、パーティクルは４００個程度に増加することを確認した。この結果から、本開示の実施形態に係るスパッタリングターゲットに含まれるＢの含有量は、５ａｔ％以上２０ａｔ％以下が好ましく、１０ａｔ％以上１５ａｔ％以下がさらに好ましいと考えられる。
【0074】
（実験４）
次に、実施例と、比較例１及び比較例２とで可能なスパッタリングターゲットの薄板加工の厚み、成膜の最大パワー、カルコゲナイド膜の成膜レートを表４に示す。
次に、実施例と、比較例１及び比較例２とで可能なスパッタリングターゲットの薄板加工の厚み、成膜の最大パワー、カルコゲナイド膜の成膜レートを表４に示す。
【表4】
【0075】
実施例のスパッタリングターゲット（ＢＧａＧｅＡｓＳｅＮ）及び比較例２のスパッタリングターゲット（ＢＣＧａＧｅＡｓＳｅＮ）は、ＧｅＡｓＳｅの脆いカルコゲナイドガラス材料に対して、高強度のＢ及びＢＣの粒子を分散させた構造となっている。実施例及び比較例１の各スパッタリングターゲットは、材料強度学的に分散強化型の複合組織となり強化されるため、通常のスパッタリングターゲット加工方法で３ｍｍ厚の薄板加工が可能となる。
【0076】
一方で、比較例１のスパッタリングターゲット（ＧｅＡｓＳｅＮ）は、Ｂを含まない脆いカルコゲナイドガラスであるため、通常の加工方法でなおかつ、直径３００ｍｍ以上の大口径スパッタリングターゲットでは８ｍｍよりも薄い厚みに加工することが困難である。
【0077】
実験１で示したように、厚みを薄くすることにより、スパッタリングターゲットの放熱効果を高めることができる。このため、実施例と比較例２では０．７９Ｗ／ｃｍ２の放電が可能となる。一方で比較例１の８ｍｍ厚のスパッタリングターゲットでは安定的に使用できる放電パワー密度は０．２０Ｗ／ｃｍ２までであり、これ以上にパワーを上昇させると放電異常が起こり易く、さらにはスパッタリングターゲットに割れ（クラック）が生じ易くなる。
【0078】
表４に示すように、実施例のスパッタリングターゲット（ＢＧａＧｅＡｓＳｅＮ）による成膜レートは７．５Ａ／ｓと良好な成膜レートを得ることができた。
【0079】
抵抗変化型メモリ（ＲｅＲＡＭ）や相変化メモリ（ＰＣＭ）で用いるセレクタ素子は、一般的におよそ４Ｖ程度のスイッチ電圧で用いられるため、スイッチ層の膜厚は２０～２５ｎｍ程度必要である。そのため、成膜のスループットはそれぞれのスパッタリングターゲットで、セレクタ層の膜厚を２０ｎｍとして、ウエハ１枚当たりのスループットを単位時間当たりの処理枚数（ＷＰＨ）として求めた。
【0080】
ここで、窒素リアクティブスパッタリングを連続して行うと、ターゲット表面が窒化するため、ある時点から爆発的にパーティクルが増大する傾向がある。そのため、混合する窒素ガスの流量比や成膜レートに依存して、一定のリアクティブスパッタ成膜時間おきにアルゴンスパッタによるターゲット表面のクリーニングが必要となる。
【0081】
そこで、成膜時間：冷却時間＝１：３の比率で成膜と冷却とを繰り返し行うサイクルを構築した。このサイクルで、窒素リアクティブスパッタリングによりセレクタ層を２０ｎｍ成膜し、その後にスパッタリングターゲット表面のクリーニングを窒素ドープ成膜時間の５倍行う成膜レシピを構成した。この場合、実施例１のウエハ１枚当たりのスループットは、凡そ１時間あたり５枚であった。一方で、比較例１と２では、実施例１と同様のレシピでは数枚でパーティクルが大幅に増大してしまうため、同じレシピではスループットの計算ができなかった。
【0082】
＜本実施形態の効果＞
以上から、本実施形態のスパッタリングターゲット（すなわち、Ｇｅ、Ａｓ、Ｓｅと、Ｂとを含有する合金からなり、合金におけるＢの含有量が５原子％以上２０原子％以下である、スパッタリングターゲット）を用いてスパッタリングを行うことによって、耐熱性と機械的強度が高いカルコゲナイド膜を成膜できることが確認された。
以上から、本実施形態のスパッタリングターゲット（すなわち、Ｇｅ、Ａｓ、Ｓｅと、Ｂとを含有する合金からなり、合金におけるＢの含有量が５原子％以上２０原子％以下である、スパッタリングターゲット）を用いてスパッタリングを行うことによって、耐熱性と機械的強度が高いカルコゲナイド膜を成膜できることが確認された。
【0083】
また、本実施形態のスパッタリングターゲットを用いることにより、成膜時のパーティクルを低減することが可能となり、デバイスの欠陥を低減し歩留まりを向上することができることが確認された。本実施形態のスパッタリングターゲットを用いることにより、カルコゲナイド膜の成膜スループットが向上し、カルコゲナイド膜の成膜コストを低減することが可能となる。
【0084】
＜その他の実施形態＞
上記のように、本開示は実施形態、変形例及び実施例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態、変形例及び実施例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
上記のように、本開示は実施形態、変形例及び実施例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態、変形例及び実施例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
【0085】
なお、本開示は以下のような構成も取ることができる。
（１）
ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下である、スパッタリングターゲット。
（２）
前記合金におけるカーボンの含有量は少なくとも０．５原子％未満あるいは０原子％である、前記（１）に記載のスパッタリングターゲット。
（３）
前記合金は、添加成分としてガリウム及びインジウムの少なくとも一方を含み、
前記合金における前記添加成分の含有量は１原子％以上１０原子％以下である、前記（１）又は（２）に記載のスパッタリングターゲット。
（４）
平面視による形状が円形で直径が３００ｍｍ以上であり、厚みが３ｍｍ以下である、前記（１）から（３）のいずれか１項に記載のスパッタリングターゲット。
（５）
ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下であるスパッタリングターゲットを用いて、スパッタリングを行うことによってカルコゲナイド膜を成膜する、カルコゲナイド膜の成膜方法。
（６）
前記スパッタリングは、成膜雰囲気に窒素を添加する窒素リアクティブスパッタリングである、前記（５）に記載のカルコゲナイド膜の成膜方法。
（７）
前記スパッタリングターゲットは、平面視による形状が円形で直径が３００ｍｍ以上であり、厚みが３ｍｍ以下であり、
前記カルコゲナイド膜を成膜する工程では、
前記スパッタリングターゲットにターゲットの面積当たり０．７Ｗ／ｃｍ２以上の高周波電力を印加する、前記（５）又は（６）に記載のカルコゲナイド膜の成膜方法。
（８）
セレクタ素子のスイッチ層としてカルコゲナイド膜を有し、
前記カルコゲナイド膜は、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有し、
前記カルコゲナイド膜における前記ボロンの含有量は５原子％以上２０原子％以下である、メモリ装置。
（９）
前記カルコゲナイド膜は、２原子％以上１５原子％以下の濃度で窒素をさらに含有する、前記（８）に記載のメモリ装置。
（１）
ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下である、スパッタリングターゲット。
（２）
前記合金におけるカーボンの含有量は少なくとも０．５原子％未満あるいは０原子％である、前記（１）に記載のスパッタリングターゲット。
（３）
前記合金は、添加成分としてガリウム及びインジウムの少なくとも一方を含み、
前記合金における前記添加成分の含有量は１原子％以上１０原子％以下である、前記（１）又は（２）に記載のスパッタリングターゲット。
（４）
平面視による形状が円形で直径が３００ｍｍ以上であり、厚みが３ｍｍ以下である、前記（１）から（３）のいずれか１項に記載のスパッタリングターゲット。
（５）
ゲルマニウム、ヒ素及びセレンと、ボロンとを含有する合金からなり、前記合金における前記ボロンの含有量は５原子％以上２０原子％以下であるスパッタリングターゲットを用いて、スパッタリングを行うことによってカルコゲナイド膜を成膜する、カルコゲナイド膜の成膜方法。
（６）
前記スパッタリングは、成膜雰囲気に窒素を添加する窒素リアクティブスパッタリングである、前記（５）に記載のカルコゲナイド膜の成膜方法。
（７）
前記スパッタリングターゲットは、平面視による形状が円形で直径が３００ｍｍ以上であり、厚みが３ｍｍ以下であり、
前記カルコゲナイド膜を成膜する工程では、
前記スパッタリングターゲットにターゲットの面積当たり０．７Ｗ／ｃｍ２以上の高周波電力を印加する、前記（５）又は（６）に記載のカルコゲナイド膜の成膜方法。
（８）
セレクタ素子のスイッチ層としてカルコゲナイド膜を有し、
前記カルコゲナイド膜は、ゲルマニウム、ヒ素及びセレンと、ボロンとを含有し、
前記カルコゲナイド膜における前記ボロンの含有量は５原子％以上２０原子％以下である、メモリ装置。
（９）
前記カルコゲナイド膜は、２原子％以上１５原子％以下の濃度で窒素をさらに含有する、前記（８）に記載のメモリ装置。
【符号の説明】
【0086】
１ メモリセルアレイ
１０ メモリセル
２０ セレクタ素子
２１ 下部電極
２２ スイッチ層
２３ 上部電極
３０ メモリ素子
４０ 中間電極
ＢＬ ビット線
ＷＬ ワード線
１０ メモリセル
２０ セレクタ素子
２１ 下部電極
２２ スイッチ層
２３ 上部電極
３０ メモリ素子
４０ 中間電極
ＢＬ ビット線
ＷＬ ワード線
【図1】
【図2】