知財求人 - 知財ポータルサイト「IP Force」
▶ 富士通株式会社の特許一覧 ▶ 学校法人慶應義塾の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023127942
(43)【公開日】2023-09-14
(54)【発明の名称】演算処理装置及びメモリアクセス方法
(51)【国際特許分類】
G06F 12/04 20060101AFI20230907BHJP
H03M 7/30 20060101ALI20230907BHJP
【ＦＩ】
G06F12/04 530
H03M7/30 Z
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022031938
(22)【出願日】2022-03-02
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(71)【出願人】
【識別番号】598121341
【氏名又は名称】慶應義塾
(74)【代理人】
【識別番号】110003649
【氏名又は名称】弁理士法人真田特許事務所
(74)【代理人】
【識別番号】100092978
【弁理士】
【氏名又は名称】真田 有
(74)【代理人】
【識別番号】100189201
【弁理士】
【氏名又は名称】横田 功
(72)【発明者】
【氏名】近藤 正章
(72)【発明者】
【氏名】伊藤 真紀子
【テーマコード（参考）】
5B160
5J064
【Ｆターム（参考）】
5B160DA08
5J064AA02
5J064BC14
5J064BC22
5J064BC25
(57)【要約】 （修正有）
【課題】メモリアクセスを高速化させる演算処理装置びメモリアクセス方法を提供する。
【解決手段】マルチコアプロセッサ１０は、主記憶装置１とメモリコントローラ２との間のデータ転送の際に、主記憶装置１上のデータについての圧縮方式の属性を参照し、参照した属性に基づき、圧縮方式を切り替えてデータ転送を実行する転送ＩＦ２１を備える。属性は、所定の閾値である。転送ＩＦは、所定の閾値と、メモリコントローラ２に備えられる閾値レジスタの値との比較結果に基づき、圧縮方式を切り替える。
【選択図】図４
【解決手段】マルチコアプロセッサ１０は、主記憶装置１とメモリコントローラ２との間のデータ転送の際に、主記憶装置１上のデータについての圧縮方式の属性を参照し、参照した属性に基づき、圧縮方式を切り替えてデータ転送を実行する転送ＩＦ２１を備える。属性は、所定の閾値である。転送ＩＦは、所定の閾値と、メモリコントローラ２に備えられる閾値レジスタの値との比較結果に基づき、圧縮方式を切り替える。
【選択図】図４
【特許請求の範囲】
【請求項1】
主記憶装置とメモリコントローラとの間のデータ転送の際に、前記主記憶装置上のデータについての圧縮方式の属性を参照し、
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
制御部を備える、演算処理装置。
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
制御部を備える、演算処理装置。
【請求項2】
前記属性は、所定の閾値であり、
前記制御部は、前記所定の閾値と、前記メモリコントローラに備えられる閾値レジスタの値との比較結果に基づき、前記圧縮方式を切り替える、
請求項１に記載の演算処理装置。
前記制御部は、前記所定の閾値と、前記メモリコントローラに備えられる閾値レジスタの値との比較結果に基づき、前記圧縮方式を切り替える、
請求項１に記載の演算処理装置。
【請求項3】
前記制御部は、
前記データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割し、
前記キャッシュラインのそれぞれについて前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
請求項１又は２に記載の演算処理装置。
前記データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割し、
前記キャッシュラインのそれぞれについて前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
請求項１又は２に記載の演算処理装置。
【請求項4】
前記データは、浮動小数点データであり、
前記制御部は、
前記浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割し、
データブロック単位で前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
請求項１又は２に記載の演算処理装置。
前記制御部は、
前記浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割し、
データブロック単位で前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
請求項１又は２に記載の演算処理装置。
【請求項5】
前記制御部は、前記データの圧縮の成功率に応じて、前記上位部のビット数を変更する、
請求項３又は４に記載の演算処理装置。
請求項３又は４に記載の演算処理装置。
【請求項6】
前記データは、浮動小数点データであり、
前記制御部は、前記浮動小数点データの仮数部における所定の下位ビットを切り捨てて前記データ転送を実行する、
請求項１～５のいずれか一項に記載の演算処理装置。
前記制御部は、前記浮動小数点データの仮数部における所定の下位ビットを切り捨てて前記データ転送を実行する、
請求項１～５のいずれか一項に記載の演算処理装置。
【請求項7】
主記憶装置とメモリコントローラとの間のデータ転送の際に、前記主記憶装置上のデータについての圧縮方式の属性を参照し、
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
処理をコンピュータが実行する、メモリアクセス方法。
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
処理をコンピュータが実行する、メモリアクセス方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、演算処理装置及びメモリアクセス方法に関する。
【背景技術】
【0002】
物理シミュレーションなどの科学技術計算では、大規模な疎行列に対する連立一次方程式が解かれる。また、科学技術計算では、日本国の科学技術政策であるソサイエティ５．０を支えるサイバーフィジカルシステム（ＣＰＳ）やビッグデータ処理の重要データ基盤と、大規模グラフデータ構造が使用される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－２０８２０３号公報
【特許文献2】特表２０１７－５１６２３２号公報
【特許文献3】米国特許公開公報第２０２０／０２０１６０２号
【特許文献4】米国特許公報第１０，１２２，３７９号
【発明の概要】
【発明が解決しようとする課題】
【0004】
科学技術計算で使用されるグラフ解析処理は、基本的に疎行列演算となることが多い。これらの疎行列演算処理を効率的に扱うことのできるアーキテクチャが検討されているが、疎行列演算はコア内の演算処理に比べてメモリバンド幅がボトルネックとなるおそれがある。
【0005】
１つの側面では、メモリアクセスを高速化させることを目的とする。
【課題を解決するための手段】
【0006】
１つの側面では、演算処理装置は、主記憶装置とメモリコントローラとの間のデータ転送の際に、前記主記憶装置上のデータについての圧縮方式の属性を参照し、参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、制御部を備える。
【発明の効果】
【0007】
１つの側面では、メモリアクセスを高速化させることができる。
【図面の簡単な説明】
【0008】
【図1】関連例としてのマルチコアプロセッサにおけるデータ転送を説明するブロック図である。
【図2】関連例としてのマルチコアプロセッサにおける圧縮データのデータ転送を説明するブロック図である。
【図3】関連例としてのマルチコアプロセッサにおける圧縮データと非圧縮データとを切り替えたデータ転送を説明するブロック図である。
【図4】実施形態としてのマルチコアプロセッサにおけるデータ転送を説明するブロック図である。
【図6】実施形態におけるバス上でのデータ圧縮によるSpMV演算を例示する図である。
【図8】実施形態におけるデータ転送における圧縮処理を説明する図である。
【図9】実施形態における閾値による圧縮方式の変更処理を説明する図である。
【図11】第１変形例における可逆圧縮処理を説明する図である。
【図12】第１変形例における転送データを圧縮できない場合を説明する図である。
【図13】第１変形例におけるマルチコアプロセッサを例示するブロック図である。
【図14】第１変形例におけるＴＬＢ及び統計情報を例示するテーブルである。
【図15】第１変形例における圧縮率評価の第１の例を説明する図である。
【図16】第１変形例における圧縮率評価の第２の例を説明する図である。
【図17】第２変形例における圧縮処理の第１の例を説明する図である。
【図18】第２変形例における圧縮処理の第２の例を説明する図である。
【図19】第２変形例における圧縮率評価の第１の例を説明する図である。
【図20】第２変形例における圧縮率評価の第２の例を説明する図である。
【図21】第２変形例における圧縮率評価の第３の例を説明する図である。
【図22】第２変形例における圧縮率評価の第４の例を説明する図である。
【図23】第２変形例における圧縮率評価の第５の例を説明する図である。
【図24】実施形態，第１変形例及び第２変形例を組み合わせた場合におけるＴＬＢを例示するテーブルである。
【図25】実施形態におけるマルチコアプロセッサのハードウェア構成例を模式的に示すブロック図である。
【図26】実施形態としてのメモリコントローラ側の転送ＩＦにおけるデータ転送処理を説明するフローチャートである。
【図27】実施形態としてのメインメモリ側の転送ＩＦにおけるデータ転送処理を説明するフローチャートである。
【図28】実施形態としての圧縮方式の選択処理を説明するフローチャートである。
【図29】第１変形例及び第２変形例としての圧縮方式の選択処理を説明するフローチャートである。
【図30】実施形態，第１変形例及び第２変形例としての圧縮方式の選択処理を説明するフローチャートである。
【図31】実施形態としてのデータ送受信時における統計情報の更新処理を説明するフローチャートである。
【図32】実施形態としてのビット幅調整時における統計情報の更新処理を説明するフローチャートである。
【図33】実施形態としてのデータ圧縮処理を説明するフローチャートである。
【図34】実施形態としてのデータ伸長処理を説明するフローチャートである。
【図35】第１変形例としてのデータ圧縮処理を説明するフローチャートである。
【図36】第１変形例としてのデータ伸長処理を説明するフローチャートである。
【図37】第２変形例としてのデータ圧縮処理の第１の例を説明するフローチャートである。
【図38】第２変形例としてのデータ伸長処理の第１の例を説明するフローチャートである。
【図39】第２変形例としてのデータ圧縮処理の第２の例を説明するフローチャートである。
【図40】第２変形例としてのデータ伸長処理の第２の例を説明するフローチャートである。
【図41】実施形態，第１変形例及び第２変形例としてのデータ圧縮によるSpMV計算の性能を説明するテーブルである。
【発明を実施するための形態】
【0009】
〔Ａ〕関連例
図１は、関連例としてのマルチコアプロセッサ６０におけるデータ転送を説明するブロック図である。
図１は、関連例としてのマルチコアプロセッサ６０におけるデータ転送を説明するブロック図である。
【0010】
マルチコアプロセッサ６０は、メインメモリ６，メモリコントローラ７，ＬＬＣ８（Last Level Cache）及び複数のコア８１を備える。また、マルチコアプロセッサ６０は、ＴＬＢ７０１（Translation Lookaside Buffer）を保持する。
【0011】
メインメモリ６は、転送ＩＦ６１（Interface）を備え、データを非圧縮でメモリコントローラ７に転送する。
【0012】
メモリコントローラ７は、転送ＩＦ７１を備え、メインメモリ６か受け取ったデータを非圧縮でＬＬＣ８へ転送する。また、メモリコントローラ７は、マルチコアプロセッサ６０が保持するＴＬＢ７０１の情報を利用する。
【0013】
複数のコア８１は、ＬＬＣ８を介して、メモリコントローラ７から受け取ったデータを処理する。複数のコア８１の側において、ＴＬＢ７０１を物理アドレスでルックアップして属性情報を取得することにより、アドレス変換が行われてもよい。
【0014】
図２は、関連例としてのマルチコアプロセッサ６０における圧縮データのデータ転送を説明するブロック図である。
【0015】
【0016】
メインメモリ６の転送ＩＦ６１は、圧縮データ６０１を可逆圧縮方式でメモリコントローラ７に転送する。
【0017】
メモリコントローラ７の転送ＩＦ７１は、メインメモリ６から受け取った圧縮データ６０１を非圧縮方式でＬＬＣ８へ転送する。
【0018】
図３は、関連例としてのマルチコアプロセッサ６０ｂにおける圧縮データと非圧縮データとを切り替えたデータ転送を説明するブロック図である。
【0019】
【0020】
メインメモリ６の転送ＩＦ６１は、不可逆圧縮データ６０１を不可逆圧縮方式でメモリコントローラ７に転送すると共に、非圧縮データ６０２を非圧縮方式でメモリコントローラ７に転送する。
【0021】
メモリコントローラ７の転送ＩＦ７１は、メインメモリ６から受け取った不可逆圧縮データ６０１を不可逆圧縮方式でＬＬＣ８へ転送すると共に、メインメモリ６から受け取った非圧縮データ６０２を非逆圧縮方式でＬＬＣ８へ転送する。
【0022】
図３に示すマルチコアプロセッサ６０ｂは、ＣＰＵ（Central Processing Unit）でソフトウェアから段階的にデータの圧縮／非圧縮を切り替えて計算を行う。メインメモリ６に圧縮データ６０１及び非圧縮データ６０２の両方を置く必要があり、領域を有効活用しながら圧縮／非圧縮の切り替えを行えないおそれがある。
【0023】
〔Ｂ〕実施形態
以下、図面を参照して一実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
以下、図面を参照して一実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
【0024】
以下、図中において、同一の各符号は同様の部分を示しているので、その説明は省略する。
【0025】
図４は、実施形態としてのマルチコアプロセッサ１０におけるデータ転送を説明するブロック図である。
【0026】
マルチコアプロセッサ１０は、メインメモリ１（別言すれば、主記憶装置），メモリコントローラ２，ＬＬＣ３及び複数のコア３１を備える。また、マルチコアプロセッサ６０は、ＴＬＢ２０１及び圧縮情報２０２を保持する。
【0027】
メインメモリ１は、制御部の一例として転送ＩＦ１１を備え、非圧縮データ１０１を不可逆圧縮方式，可逆圧縮方式又は非圧縮方式でメモリコントローラ２に転送する。
【0028】
メモリコントローラ２は、制御部の一例として転送ＩＦ２１を備え、メインメモリ１か受け取った非圧縮データ１０１を非圧縮でＬＬＣ３へ転送する。また、メモリコントローラ２は、マルチコアプロセッサ１０が保持するＴＬＢ２０１及び圧縮情報２０２の情報を利用する。データの圧縮又は伸長を行う。
【0029】
複数のコア３１は、ＬＬＣ３を介して、メモリコントローラ２から受け取ったデータを処理する。複数のコア３１の側において、ＴＬＢ２０１を物理アドレスでルックアップして属性情報を取得することにより、アドレス変換が行われてもよい。
【0030】
マルチコアプロセッサ１０は、圧縮して又は非圧縮でメインメモリ１とＬＬＣ３との間でデータを転送する。ＬＬＣ３及びコア３１の設計は、図１～図３に示した関連例から変更されなくてよい。ページテーブルの属性として圧縮アクセスが指定されるため、ソフトウェア（System call）による設定ができるロス有りの不可逆圧縮により圧縮率が向上される。圧縮時の情報を蓄積し、アプリケーションと連携して圧縮率を調整することで、演算精度への影響を低減できる。
また、不可逆圧縮により大幅な圧縮が可能となる。メインメモリ１上では非圧縮データ１０１で保持されているため、アクセラレータ４などの他のデバイスとのデータの共有が容易となる。関連例では、書き込みデータを圧縮する際に、フラグメンテーションが発生する可能性があるが、実施形態ではフラグメンテーションの発生がないのでメモリ管理を効率的に行える。
また、不可逆圧縮により大幅な圧縮が可能となる。メインメモリ１上では非圧縮データ１０１で保持されているため、アクセラレータ４などの他のデバイスとのデータの共有が容易となる。関連例では、書き込みデータを圧縮する際に、フラグメンテーションが発生する可能性があるが、実施形態ではフラグメンテーションの発生がないのでメモリ管理を効率的に行える。
【0031】
更に、実施形態では、転送時の圧縮方式を切り替えるため、メインメモリ１には非圧縮データ領域のみ確保すればよく、切り替えも容易となる。
【0032】
【0033】
ＴＬＢ２０１及び圧縮情報２０２には、論理アドレスと物理アドレスと属性とが対応付けられている。属性は、Valid，Read Only，Dirty及び圧縮方式を含んでよい。Valid，Read Only及びDirtyにおいて、“１”は有効を示し、“０”は無効を示す。圧縮方式において、“００”は不可逆圧縮を示してよく、“０１”は可逆圧縮を示してよい。
【0034】
すなわち、転送ＩＦ２１は、メインメモリ１とメモリコントローラ２との間のデータ転送の際に、メインメモリ１上のデータについての圧縮方式の属性を参照する。転送ＩＦ２１は、参照した属性に基づき、圧縮方式を切り替えてデータ転送を実行する。
【0035】
図６は、実施形態におけるバス上でのデータ圧縮によるSpMV演算を例示する図である。
【0036】
図６に示すSpMV演算は、符号Ａ１に示す疎行列Ａと符号Ａ２に示すベクトルｘとの積により、符号Ａ３に示すベクトルｙを得る。
【0037】
【0038】
図７に示す疑似コードにおいて、二重枠は疎行列データリードを示し、破線枠は演算を示す。
【0039】
ここで、SpMVのＢ／Ｆ比を考察する。なお、Ｂ／Ｆ比は、一演算あたりに必要となるメモリバンド幅である。
【0040】
行列のデータリードは12B+α（8B(data) + 4B(col_index) + α(row_ptr)）で表され、演算は2FLOP（+, *）で表される。SpMVが要求するＢ／Ｆ比は、（12B+α）/ 2FLOP = 6B/Fである。A64FXのメモリバンド幅（ハードウェアの上限）を0.4Byte/Flopとすると、SpMVの実行性能は0.4 / 6 = 6.7%となる。すなわち、実行時間の９３．３％はメモリからのデータの供給待ちとなる。
【0041】
このように、疎行列データを圧縮することで、SpMVのＢ／Ｆ比を削減し、実行性能を上げることができる。
【0042】
図８は、実施形態におけるデータ転送における圧縮処理を説明する図である。
【0043】
実施形態における圧縮処理では、単精度浮動小数点数へ変換が行われ、dataの圧縮が行われ、倍精度から半精度への変換が行われる。
【0044】
単精度浮動小数点数への変換では、ＤＰ（倍精度浮動小数点数）のデータがＳＰ（単精度浮動小数点数）に不可逆変換されて転送される。
【0045】
整数データであるcol_indexの圧縮では、キャッシュライン毎に共通の上位ビット及び各ワードの下位ビットで圧縮が行われる。隣接するcol_indexは値が比較的近いため上位ビットは共通なことが多い。また、col_indexの圧縮では、ライン毎に最初のbitで圧縮ラインかどうかが判断される。圧縮不可能であれば通常のビット数でライン転送が行われる。
【0046】
倍精度又は単精度から半精度への変換では、指数部の上位ビットが共通ならキャッシュライン単位で圧縮が行われる。
【0047】
図８に示す例では、符号Ｂ１に示すように、１ｂｉｔのＳｉｇｎと１１ｂｉｔの指数部と５２ｂｉｉｔの仮数部で構成されるデータが与えられる。符号Ｂ１に示すデータは、６４ｂｉｔ×８ｗｏｒｄ＝５１２ｂｉｔ＝６４Ｂのサイズを有する。
【0048】
符号Ｂ２に示すように、圧縮後のデータは、６ｂｉｔの指数部の構成、及び、１ｂｉｔのＳｉｇｎと５ｂｉｔの指数部と１０ｂｉｔの仮数部との構成が８ｗｏｒｄ分に圧縮される。符号Ｂ２に示すデータは、（１＋６）ｂｉｔ＋１６ｂｉｔ×８ｗｏｒｄ＝１３５ｂｉｔ≒１７Ｂのサイズを有する。
【0049】
ここで、不可逆圧縮を用いて連立一次方程式b=Axを反復法で解く手順を説明する。
【0050】
まず、行列A，ベクトルbが与えられる。
【0051】
初期化処理として、以下の数１及び数２の計算が行われる。
【0052】
【数1】
【0053】
【数2】
【0054】
【数3】
【0055】
【数4】
【0056】
【数5】
【0057】
【数6】
【0058】
【数7】
【0059】
【数8】
【0060】
【数9】
【0061】
まず、行列A，ベクトルbが与えられる。
【0062】
初期化処理として、以下の数１０及び数１１の計算が行われる。
【0063】
【数10】
【0064】
【数11】
【0065】
【数12】
【0066】
【数13】
【0067】
【数14】
【0068】
【数15】
【0069】
【数16】
【0070】
【数17】
【0071】
【数18】
【0072】
図９は、実施形態における閾値による圧縮方式の変更処理を説明する図である。
【0073】
【0074】
norm <α（閾値）となったら圧縮方式＝非圧縮に変更される。
【0075】
圧縮方式の変更は、符号Ｂ３に示すＴＬＢ及び圧縮情報のテーブルにおいて、ページテーブルの属性を変更することによってソフトウェアで実現されてよい。norm<α（閾値）となったら、システムコールで属性の圧縮フラグが非圧縮に変更されてよい。
【0076】
符号Ｂ３に示すＴＬＢ及び圧縮情報のテーブルには、論理アドレスと物理アドレスと属性とが対応づけられている。属性には、圧縮フラグ＃０，圧縮フラグ＃１，閾値及び閾値レジスタ番号を含んでよい。
【0077】
また、圧縮方式の変更は、専用の閾値レジスタ２２の値で切り替えられることにより、メモリコントローラ２で実現されてもよい。ソフトウェアから閾値レジスタ２２の値(norm)が更新される。
【0078】
また、符号Ｂ３に示すように、ページテーブルの属性に複数の圧縮フラグ＃０，＃１と閾値が追加される。閾値レジスタ２２の値が指定の閾値よりも小さい場合は圧縮フラグ＃の値に従って、閾値レジスタ２２の値が指定の閾値以上の場合は、圧縮フラグ＃１の値に従って、圧縮・伸長が行われる。
【0079】
すなわち、転送ＩＦ２１は、所定の閾値と、メモリコントローラ２に備えられる閾値レジスタ２２の値との比較結果に基づき、圧縮方式を切り替える。
【0080】
【0081】
ＴＬＢ及び圧縮情報のテーブルには、論理アドレスと物理アドレスと属性とが対応づけられている。属性には、Valid，Read Only，Dirty，圧縮フラグ＃０，圧縮フラグ＃１，閾値及び閾値レジスタ番号を含んでよい。Valid，Read Only及びDirtyにおいて、“１”は有効を示し、“０”は無効を示す。圧縮方式において、“００”は不可逆圧縮を示してよく、“０１”は可逆圧縮を示してよい。閾値レジスタ番号は、メモリコントローラ２に備えられる複数の閾値レジスタ２２のうち対応する閾値レジスタ２２を識別するための番号を示す。
【0082】
ここで、連立一次方程式b = A・xを反復法で解く手法を説明する。
【0083】
まず、行列A, ベクトルbが与えられ、初期化処理が行われる。そして、以下の（１）～（３）の処理が繰り返される。
【0084】
（１）xk+1 = f(A, b, xk)で、より正解に近い解xk+1を求める。
【0085】
（２）g(xk+1) < ε（許容誤差範囲）となったら終了する。
【0086】
（３）k += 1とする。
【0087】
次に、反復の途中で圧縮方式を変更する手法を説明する。
【0088】
まず、行列A, ベクトルb が与えられ、x0が初期化され、k=0とされる。圧縮方式＝圧縮方式#3が指定され初期化処理が行われる。そして、以下の（１）～（４）の処理が繰り返される。
【0089】
（１）xk+1 = f(A, b, xk)で、より正解に近い解xk+1を求める。
【0090】
（２）g(xk+1) <ε（許容誤差範囲）となったら終了する。
【0091】
（３）g(xk+1) <αxとなったら、圧縮方式＝圧縮方式#xに変更する。
【0092】
【0093】
第１変形例では、可逆圧縮方法によってcolidx圧縮がおこなわれる。キャッシュライン毎に共通の上位ビット及び各ワードの下位ビットで圧縮が行われる。隣接するcolidxは値が比較的近いため上位ビットは共通なことが多い。ライン毎に最初のビットで圧縮ラインかどうかが判断される。圧縮不可能であれば通常のビット数でライン転送が行われる。
【0094】
符号Ｃ１に示す例では、圧縮前の通常データにおいて、colidx[] = [18, 19, 22, 325, 343, ….]でラインサイズ64Bとなっている。すなわち、通常データのサイズは、32bit×16word＝512bitである。
【0095】
そして、符号Ｃ２に示す例では、圧縮データにおいて、flag bit（圧縮データであることを示す“１”）が1bit及びbase 20bitに対してword 12bitとなっている。すなわち、圧縮データのサイズは1bit + 20bit + 12bit x 16word = 213bitとなり、圧縮率は2.4となる。
【0096】
すなわち、転送ＩＦ２１は、データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割する。転送ＩＦ２１は、キャッシュラインのそれぞれについて上位部が共通である場合に、共通の上位部とデータワード毎の下位部とのデータ転送を実行する。
【0097】
図１２は、第１変形例における転送データを圧縮できない場合を説明する図である。
【0098】
符号Ｄ１に示す例では、32bit x 16word = 64Byteのデータの各wordの上位20bitが参照される。そして、各wordの上位20bitが一つでも一致しない場合には圧縮不可と判定される。
【0099】
符号Ｄ２に示す例では、圧縮できない場合のデータとして、符号Ｄ１に示した元のデータの先頭に1bitのflag bit（非圧縮データであることを示す“０”）が付加される。すなわち、圧縮できない場合のデータサイズは、1bit + 64Byteとなる。
【0100】
図１３は、第１変形例におけるマルチコアプロセッサ１０ａを例示するブロック図である。
【0101】
図１３に示す第１変形例におけるマルチコアプロセッサ１０ａは、図４に示した実施形態におけるマルチコアプロセッサ１０と比較して、メモリコントローラ２が統計情報２３を追加で保持してよい。なお、共通ビット数が固定の場合にはビット数調整は不要であるため、統計情報２３は保持されなくてもよい。
【0102】
転送時に、ページごとのアクセス回数と圧縮成否がカウントされる。例えば、ページサイズ:は4KBであり、キャッシュラインサイズは64Bであってよい。
【0103】
定期的（例えば、アクセス回数が規定値に到達時）に、共通ビット数の調整処理が実行されてよい。成功率が低下した場合にはビット数を増加させ、成功率が高い場合にはビット数を減少させてよい。
【0104】
圧縮データが読み出し専用の場合には、ビット幅の調整処理の開始前に圧縮成功率を規定値以上になるように調整が行われてよい。この場合には、共通ビット数が小さく設定され、データの読み込みが繰り返され、成功率が規定値以下の場合に共通ビット数が増加される。
【0105】
すなわち、転送ＩＦ２１は、データの圧縮の成功率に応じて、上位部のビット数を変更する。
【0106】
図１４は、第１変形例におけるＴＬＢ２０１及び統計情報２３を例示するテーブルである。
【0107】
符号Ｅ１に示すＴＬＢ２０１には、論理アドレスと物理アドレスと属性とが対応付けられている。属性には、Valid，Read Only，Dirty，圧縮方式＃０，圧縮方式＃１，閾値，閾値レジスタ番号及び統計情報テーブル番号が含まれてよい。
【0108】
符号Ｅ１に示す論理アドレス0x1_107Bのデータには統計情報テーブル番号”０”が設定されており、符号Ｅ２に示す統計情報２３のテーブル番号”０”のデータに対応している。また、符号Ｅ１に示す論理アドレス0x3_0202のデータには統計情報テーブル番号”１”が設定されており、符号Ｅ２に示す統計情報２３のテーブル番号”１”のデータに対応している。
【0109】
図１５は、第１変形例における圧縮率評価の第１の例を説明する図である。
【0110】
図１５に示す例では、base-20, word-12のデータについてのcolidxの圧縮率評価が示されている。
【0111】
符号Ｆ１のグラフには、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている。符号Ｆ２のグラフには、疎行列の種類毎の圧縮率が示されている。符号Ｆ３には、圧縮データが1bitのflag bitと20bitのbaseと12bitの複数のwordとで構成されることが示されている。
【0112】
図１６は、第１変形例における圧縮率評価の第２の例を説明する図である。
【0113】
図１６に示す例では、base-18, word-14のデータについてのcolidxの圧縮率評価が示されている。
【0114】
符号Ｇ１のグラフには、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている。符号Ｇ２のグラフには、疎行列の種類毎の圧縮率が示されている。符号Ｇ３には、圧縮データが1bitのflag bitと18bitのbaseと14bitの複数のwordとで構成されることが示されている。
【0115】
〔Ｂ－２〕第２変形例
図１７は、第２変形例における圧縮処理の第１の例を説明する図である。
図１７は、第２変形例における圧縮処理の第１の例を説明する図である。
【0116】
第２変形例では、指数部の拡張が行われ、指数部の上位ビットが共通の場合にキャッシュライン単位で圧縮が行われる。
【0117】
符号Ｈ２には、1bitのSignと11bitの指数部と52bitの仮数部とによって、64bit × 8word =512bitのサイズのデータが示されている。符号Ｈ３には、符号Ｈ１に示したデータに加え拡張された16bitの指数部によって、(1+6)bit + 16bit × 8word =135bit ≒ 17Bのサイズのデータが示されている。
【0118】
すなわち、転送ＩＦ２１は、浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割する。転送ＩＦ２１は、データブロック単位で上位部が共通である場合に、共通の上位部とデータワード毎の下位部とのデータ転送を実行する。
【0119】
第２変形例においても、上述した実施形態と同様に、閾値による圧縮方式の切り替えが実施されてよい。また、第２変形例においても、上述した第１変形例と同様に、共通ビット幅の調整処理が実施されてよい。
【0120】
図１８は、第２変形例における圧縮処理の第２の例を説明する図である。
【0121】
上位ビットが共通でない場合には、仮数部のみ圧縮されてよい。符号Ｈ４に示す元のデータは、1bitのSignと11bitの仮数部と52bitの仮数部とによって構成されている。符号Ｈ５に示す圧縮度のデータは、1bitのSignと11bitの仮数部と10bitの仮数部とによって構成されている。
【0122】
また、上位ビットが共通でない場合には、仮数部も倍精度のままにされてもよい。転送ＩＦ２１は、浮動小数点データの仮数部における所定の下位ビットを切り捨ててデータ転送を実行してもよい。
【0123】
図１９は、第２変形例における圧縮率評価の第１の例を説明する図である。
【0124】
符号Ｉ１には、5bitの指数部と10bitの仮数部に加えて6bitの拡張した指数部を有するデータについて、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている。
【0125】
符号Ｉ２には、6bitの指数部と10bitの仮数部に加えて5bitの拡張した指数部を有するデータについて、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている。
【0126】
符号Ｉ３には、4bitの指数部と10bitの仮数部に加えて7bitの拡張した指数部を有するデータについて、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている。
【0127】
符号Ｉ４には、7bitの指数部と10bitの仮数部に加えて4bitの拡張した指数部を有するデータについて、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている。
【0128】
図２０は、第２変形例における圧縮率評価の第２の例を説明する図である。図２１は、第２変形例における圧縮率評価の第３の例を説明する図である。図２２は、第２変形例における圧縮率評価の第４の例を説明する図である。図２３は、第２変形例における圧縮率評価の第５の例を説明する図である。
【0129】
図２０には、5bitの指数部と10bitの仮数部に加えて6bitの拡張した指数部を有するデータ（符号Ｊ１参照）について、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている（符号Ｊ２参照）。
【0130】
図２１には、6bitの指数部と10bitの仮数部に加えて5bitの拡張した指数部を有するデータ（符号Ｋ１参照）について、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている（符号Ｋ２参照）。
【0131】
図２２には、4bitの指数部と10bitの仮数部に加えて7bitの拡張した指数部を有するデータ（符号Ｌ１参照）について、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている（符号Ｌ２参照）。
【0132】
図２３には、7bitの指数部と10bitの仮数部に加えて4bitの拡張した指数部を有するデータ（符号Ｍ１参照）について、疎行列の種類毎の圧縮可の割合（斜線柄領域を参照）と圧縮不可の割合（チェック柄領域を参照）とが示されている（符号Ｍ２参照）。
【0133】
〔Ｂ－３〕実施形態，第１変形例及び第２変形例の組み合わせ
図２４は、実施形態，第１変形例及び第２変形例を組み合わせた場合におけるＴＬＢ２０１を例示するテーブルである。
図２４は、実施形態，第１変形例及び第２変形例を組み合わせた場合におけるＴＬＢ２０１を例示するテーブルである。
【0134】
図２４に示すＴＬＢ２０１は、論理アドレスと物理アドレスと属性とが対応付けられている。属性は、Valid，Read Only，Dirty，圧縮方式＃０，圧縮方式＃１，閾値及び閾値レジスタ番号を含んでよい。Valid，Read Only及びDirtyにおいて、“１”は有効を示し、“０”は無効を示す。圧縮方式＃０，＃１において、“０”は圧縮なしを示し、“１”は実施形態による圧縮を示し、“２”は第１変形例による圧縮を示し、“３”は第２変形例による圧縮を示す。
【0135】
〔Ｂ－４〕ハードウェア構成例
図２５は、実施形態におけるマルチコアプロセッサ１０のハードウェア構成例を模式的に示すブロック図である。
図２５は、実施形態におけるマルチコアプロセッサ１０のハードウェア構成例を模式的に示すブロック図である。
【0136】
マルチコアプロセッサ１０は、メインメモリ１（ＤＲＡＭ），メモリコントローラ２，ＬＬＣ３（キャッシュ）及びコア３１（プロセッサコア部）を備える。なお、ＤＲＡＭは、Dynamic Random Access Memoryの略である。
【0137】
メインメモリ１は転送ＩＦ１１を備えると共に、メモリコントローラ２は転送ＩＦ２１を備える。メインメモリ１の転送ＩＦ１１とメモリコントローラ２の転送ＩＦ２１との間では、圧縮データが送受信されると共に、アドレスや圧縮制御のための制御情報が送受信される。
【0138】
メモリコントローラ２の転送ＩＦ２１とＬＬＣ３との間では、非圧縮データが送受信される。
【0139】
〔Ｂ－５〕動作例
実施形態としてのメモリコントローラ２側の転送ＩＦ２１におけるデータ転送処理を、図２６に示すフローチャート（ステップＳ１～Ｓ１０）に従って説明する。
実施形態としてのメモリコントローラ２側の転送ＩＦ２１におけるデータ転送処理を、図２６に示すフローチャート（ステップＳ１～Ｓ１０）に従って説明する。
【0140】
【0141】
転送ＩＦ２１は、圧縮方式ｘが非圧縮であるかを判定する（ステップＳ２）。
【0142】
圧縮方式ｘが非圧縮である場合には（ステップＳ２のＹＥＳルート）、転送ＩＦ２１は、通常のｒｅａｄ／ｗｒｉｔｅ処理を実行する（ステップＳ３）。そして、実施形態としてのメモリコントローラ２側の転送ＩＦ２１におけるデータ転送処理は終了する。
【0143】
圧縮方式ｘが非圧縮でない場合には（ステップＳ２のＮＯルート参照）、転送ＩＦ２１は、処理が読み出しであるかを判定する（ステップＳ４）。
【0144】
処理が読み出しでない場合には（ステップＳ４のＮＯルート参照）、転送ＩＦ２１は、圧縮方式ｘでデータ圧縮処理を行う（ステップＳ５）。なお、データ圧縮処理の詳細は、図３３，図３５，図３７及び図３９を用いて後述する。
【0145】
転送ＩＦ２１は、圧縮付きＷｒｉｔｅ要求を行い、圧縮データを送信する（ステップＳ６）。
【0146】
転送ＩＦ２１は、統計情報を更新する（ステップＳ７）。そして、実施形態としてのメモリコントローラ２側の転送ＩＦ２１におけるデータ転送処理は終了する。
【0147】
ステップＳ４において処理が読み出しである場合には（ステップＳ４のＹＥＳルート参照）、転送ＩＦ２１は、圧縮付きＲｅａｄ要求を送信する（ステップＳ８）。
【0148】
転送ＩＦ２１は、データを受信する（ステップＳ９）。
【0149】
【0150】
次に、実施形態としてのメインメモリ１側の転送ＩＦ１１におけるデータ転送処理を、図２７に示すフローチャート（ステップＳ２１～Ｓ３０）に従って説明する。
【0151】
メインメモリ１の転送ＩＦ１１は、データ処理の要求を受信したかを判定する（ステップＳ２１）。
【0152】
データ処理の要求を受信していない場合には（ステップＳ２１のＮＯルート参照）、ステップＳ２１の処理が繰り返し行われる。
【0153】
データ処理の要求を受信した場合には（ステップＳ２１のＹＥＳルート参照）、転送ＩＦ１１は、処理対象のデータが圧縮付きであるかを判定する（ステップＳ２２）。
【0154】
処理対象のデータが圧縮付きでない場合には（ステップＳ２２のＮＯルート参照）、転送ＩＦ１１は、通常のｒｅａｄ／ｗｒｉｔｅ処理を実行する（ステップＳ２３）。そして、実施形態としてのメインメモリ１側の転送ＩＦ１１におけるデータ転送処理は終了する。
【0155】
一方、処理対象のデータが圧縮付きである場合には（ステップＳ２２のＹＥＳルート参照）、転送ＩＦ１１は、処理が読み出しであるかを判定する（ステップＳ２４）。
【0156】
処理が読み出しでない場合には（ステップＳ２４のＮＯルート参照）、転送ＩＦ１１は、データを受信する（ステップＳ２５）。
【0157】
【0158】
転送ＩＦ１１は、メインメモリ１にデータを書き込み（ステップＳ２７）、実施形態としてのメインメモリ１側の転送ＩＦ１１におけるデータ転送処理は終了する。
【0159】
ステップＳ２４において処理が読み出しである場合には（ステップＳ２４のＹＥＳルート参照）、転送ＩＦ１１は、メインメモリ１からデータを読み出す（ステップＳ２８）。
【0160】
【0161】
転送ＩＦ１１は、データを送信し（ステップＳ３０）、実施形態としてのメインメモリ１側の転送ＩＦ１１におけるデータ転送処理は終了する。
【0162】
次に、実施形態としての圧縮方式の選択処理を、図２８に示すフローチャート（ステップＳ１１～Ｓ１５）に従って説明する。
【0163】
メモリコントローラ２側の転送ＩＦ２１は、ＴＬＢ２０１から属性を読み出す（ステップＳ１１）。読み出される属性は、例えば、t = 閾値, i = 閾値レジスタ番号, f0=圧縮フラグ＃０, f1=圧縮フラグ＃１であってよい。
【0164】
転送ＩＦ２１は、変数ｘに閾値レジスタ２２の値[i]を設定する（ステップＳ１２）。
【0165】
転送ＩＦ２１は、ｘ＜ｔが成り立つかを判定する（ステップＳ１３）。
【0166】
ｘ＜ｔが成り立つ場合には（ステップＳ１３のＹＥＳルート参照）、転送ＩＦ２１は、f0を返す（ステップＳ１４）。そして、実施形態としての圧縮方式の選択処理は終了する。
【0167】
一方、ｘ≧ｔが成り立つ場合には（ステップＳ１３のＮＯルート参照）、転送ＩＦ２１は、f1を返す（ステップＳ１５）。そして、実施形態としての圧縮方式の選択処理は終了する。
【0168】
次に、第１変形例及び第２変形例としての圧縮方式の選択処理を、図２９に示すフローチャート（ステップＳ１６～Ｓ２０）に従って説明する。
【0169】
メモリコントローラ２側の転送ＩＦ２１は、ＴＬＢ２０１から属性を読み出す（ステップＳ１６）。読み出される属性は、例えば、f=圧縮フラグ＃０, s=統計情報レジスタ番号であってよい。
【0170】
転送ＩＦ２１は、fが有効な値であるかを判定する（ステップＳ１７）。
【0171】
fが有効な値である場合には（ステップＳ１７のＹＥＳルート参照）、転送ＩＦ２１は、統計情報から共通ビットを読み出し、ｎ＝ビット数に設定する（ステップＳ１８）。そして、処理はステップＳ２０へ進む。
【0172】
一方、fが有効な値でない場合には（ステップＳ１７のＮＯルート参照）、転送ＩＦ２１は、n=0に設定する（ステップＳ１９）。
【0173】
転送ＩＦ２１は、f, nを返す（ステップＳ２０）。そして、第１変形例及び第２変形例としての圧縮方式の選択処理は終了する。
【0174】
次に、実施形態，第１変形例及び第２変形例としての圧縮方式の選択処理を、図３０に示すフローチャート（ステップＳ１０１～Ｓ１０９）に従って説明する。
【0175】
メモリコントローラ２側の転送ＩＦ２１は、ＴＬＢ２０１から属性を読み出す（ステップＳ１０１）。読み出される属性は、例えば、t = 閾値, i = 閾値レジスタ番号, f0=圧縮フラグ＃０, f1=圧縮フラグ＃１であってよい。
【0176】
転送ＩＦ２１は、変数ｘに閾値レジスタ２２の値[i]を設定する（ステップＳ１０２）。
【0177】
転送ＩＦ２１は、ｘ＜ｔが成り立つかを判定する（ステップＳ１０３）。
【0178】
ｘ＜ｔが成り立つ場合には（ステップＳ１０３のＹＥＳルート参照）、転送ＩＦ２１は、f=f0を返す（ステップＳ１０４）。そして、処理はステップＳ１０６へ進む。
【0179】
一方、ｘ≧ｔが成り立つ場合には（ステップＳ１０３のＮＯルート参照）、転送ＩＦ２１は、f=f1を返す（ステップＳ１０５）。
【0180】
転送ＩＦ２１は、f==10又はf==11であるかを判定する（ステップＳ１０６）。
【0181】
f==10又はf==11である場合には（ステップＳ１０６のＹＥＳルート参照）、転送ＩＦ２１は、統計情報から共通ビットを読み出し、ｎ＝ビット数に設定する（ステップＳ１０７）。そして、処理はステップＳ１０９へ進む。
【0182】
一方、f==10且つf==11でない場合には（ステップＳ１０６のＮＯルート参照）、転送ＩＦ２１は、n=0に設定する（ステップＳ１０８）。
【0183】
転送ＩＦ２１は、f, nを返す（ステップＳ１０９）。そして、施形態，第１変形例及び第２変形例としての圧縮方式の選択処理は終了する。
【0184】
次に、実施形態としてのデータ送受信時における統計情報の更新処理を、図３１に示すフローチャート（ステップＳ７１～Ｓ７３）に従って説明する。
【0185】
メモリコントローラ２の転送ＩＦ２１は、圧縮が成功したかを判定する（ステップＳ７１）。
【0186】
転送ＩＦ２１は、圧縮が成功していない場合には（ステップＳ７１のルート参照）、処理はステップＳ７３ヘ進む。
【0187】
一方、圧縮が成功した場合には（ステップＳ７１のＹＥＳルート参照）、転送ＩＦ２１は、統計情報テーブルの当該エントリの成功回数を＋１する（ステップＳ７２）。
【0188】
転送ＩＦ２１は、統計情報テーブルの当該エントリのアクセス回数を＋１する（ステップＳ７３）。そして、実施形態としてのデータ送受信時における統計情報の更新処理は終了する。
【0189】
次に、実施形態としてのビット幅調整時における統計情報の更新処理を、図３２に示すフローチャート（ステップＳ７６～Ｓ７９）に従って説明する。
【0190】
メモリコントローラ２の転送ＩＦ２１は、圧縮成功／アクセス回数＞規定値＃０であるかを判定する（ステップＳ７６）。
【0191】
圧縮成功／アクセス回数≦規定値＃０である場合には（ステップＳ７６のＮＯルート参照）、処理はステップＳ７８へ進む。
【0192】
一方、圧縮成功／アクセス回数＞規定値＃０である場合には（ステップＳ７６のＹＥＳルート参照）、転送ＩＦ２１は、共通ビット数を－１する（ステップＳ７７）。
【0193】
メモリコントローラ２の転送ＩＦ２１は、圧縮成功／アクセス回数＜規定値＃１であるかを判定する（ステップＳ７８）。
【0194】
圧縮成功／アクセス回数≧規定値＃１である場合には（ステップＳ７８のＮＯルート参照）、実施形態としてのデータ送受信時における統計情報の更新処理は終了する。
【0195】
圧縮成功／アクセス回数＜規定値＃１である場合には（ステップＳ７８のＹＥＳルート参照）、転送ＩＦ２１は、共通ビット幅を＋１する（ステップＳ７９）。そして、実施形態としてのデータ送受信時における統計情報の更新処理は終了する。
【0196】
次に、実施形態としてのデータ圧縮処理を、図３３に示すフローチャート（ステップＳ５１）に従って説明する。
【0197】
転送ＩＦ１１は、倍精度浮動小数点数を単精度浮動小数点数に変換する（ステップＳ５１）、そして、実施形態としてのデータ圧縮処理は終了する。
【0198】
次に、実施形態としてのデータ伸長処理を、図３４に示すフローチャート（ステップＳ４１）に従って説明する。
【0199】
転送ＩＦ１１は、単精度浮動小数点数を倍精度浮動小数点数に変換する（ステップＳ４１）、そして、実施形態としてのデータ伸長処理は終了する。
【0200】
次に、第１変形例としてのデータ圧縮処理を、図３５に示すフローチャート（ステップＳ５６～Ｓ５８）に従って説明する。
【0201】
転送ＩＦ１１は、キャッシュラインの全データの上位ｎビットが共通であるかを判定する（ステップＳ５６）。
【0202】
キャッシュラインの全データの上位ｎビットが共通である場合には（ステップＳ５６のＹＥＳルート参照）、転送ＩＦ１１は、圧縮フラグ‘１’と、共通部ｎｂｉｔと、各データの下位ビットとを連結して返す（ステップＳ５７）。そして、第１変形例としてのデータ圧縮処理は終了する。
【0203】
一方、キャッシュラインの全データの上位ｎビットが共通でない場合には（ステップＳ５６のＮＯルート参照）、転送ＩＦ１１は、圧縮フラグ‘０’と、キャッシュラインの全データとを連結して返す（ステップＳ５８）。そして、第１変形例としてのデータ圧縮処理は終了する。
【0204】
次に、第１変形例としてのデータ伸長処理を、図３６に示すフローチャート（ステップＳ４６～Ｓ４９）に従って説明する。
【0205】
転送ＩＦ２１は、先頭ビットが’１’であるかを判定する（ステップＳ４６）。
【0206】
先頭ビットが‘１’でない場合には（ステップＳ４６のＮＯルート参照）、転送ＩＦ２１は、先頭ビットを削って返す（ステップＳ４７）。そして、第１変形例としてのデータ伸長処理は終了する。
【0207】
一方、先頭ビットが’１’である場合には（ステップＳ４６のＹＥＳルート参照）、転送ＩＦ２１は、共通部ｎｂｉｔを切り出す（ステップＳ４８）。
【0208】
転送ＩＦ２１は、各下位ビット部を切り出し、それぞれ上位ビット部を連結する（ステップＳ４９）。そして、第１変形例としてのデータ伸長処理は終了する。
【0209】
次に、第２変形例としてのデータ圧縮処理の第１の例を、図３７に示すフローチャート（ステップＳ６１～Ｓ６４）に従って説明する。
【0210】
転送ＩＦ２１は、キャッシュラインの全データの指数部上位ｎビットが共通であるかを判定する（ステップＳ６１）。
【0211】
キャッシュラインの全データの指数部上位ｎビットが共通でない場合には（ステップＳ６１のＮＯルート参照）、転送ＩＦ２１は、圧縮フラグ‘０’と、キャッシュラインの全データについて、指数部１１ビットと仮数部の上位１０ビットとを切り出し連結する（ステップＳ６２）。そして、第２変形例としてのデータ圧縮処理の第１の例は終了する。
【0212】
一方、キャッシュラインの全データの指数部上位ｎビットが共通である場合には（ステップＳ６１のＹＥＳルート参照）、転送ＩＦ２１は、圧縮フラグ‘１’と共通部ｎｂｉｔを連結（ステップＳ６３）。
【0213】
転送ＩＦ２１は、各データについて、指数部下位ビットを切り出し、仮数部の上位１０ビットを切り出し連結する（ステップＳ６４）。そして、第２変形例としてのデータ圧縮処理の第１の例は終了する。
【0214】
次に、第２変形例としてのデータ伸長処理の第１の例を、図３８に示すフローチャート（ステップＳ３１～Ｓ３５）に従って説明する。
【0215】
転送ＩＦ２１は、先頭ビットが’１’であるかを判定する（ステップＳ３１）。
【0216】
先頭ビットが‘１’でない場合には（ステップＳ３１のＮＯルート参照）、転送ＩＦ２１は、先頭ビットを削る（ステップＳ３２）。そして、処理はステップＳ３５へ進む。
【0217】
一方、先頭ビットが’１’である場合には（ステップＳ３１のＹＥＳルート参照）、転送ＩＦ２１は、共通部ｎｂｉｔを切り出す（ステップＳ３３）。
【0218】
転送ＩＦ２１は、各指数部下位ビット部を切り出し、それぞれ上位ビット部を連結する（ステップＳ３４）。
【0219】
転送ＩＦ２１は、各データの仮数部の下位４２ビットに０を連結する（ステップＳ３５）。そして、第１変形例としてのデータ伸長処理の第１の例は終了する。
【0220】
次に、第２変形例としてのデータ圧縮処理の第２の例を、図３９に示すフローチャート（ステップＳ６６～Ｓ６９）に従って説明する。
【0221】
転送ＩＦ２１は、キャッシュラインの全データの指数部上位ｎビットが共通であるかを判定する（ステップＳ６６）。
【0222】
キャッシュラインの全データの指数部上位ｎビットが共通でない場合には（ステップＳ６６のＮＯルート参照）、転送ＩＦ２１は、圧縮フラグ‘０’と連結する（ステップＳ６７）。そして、第２変形例としてのデータ圧縮処理の第２の例は終了する。
【0223】
一方、キャッシュラインの全データの指数部上位ｎビットが共通である場合には（ステップＳ６６のＹＥＳルート参照）、転送ＩＦ２１は、圧縮フラグ‘１’と共通部ｎｂｉｔを連結（ステップＳ６８）。
【0224】
転送ＩＦ２１は、各データについて、指数部下位ビットを切り出し、仮数部の上位１０ビットを切り出し連結する（ステップＳ６９）。そして、第２変形例としてのデータ圧縮処理の第２の例は終了する。
【0225】
次に、第２変形例としてのデータ伸長処理の第２の例を、図４０に示すフローチャート（ステップＳ３６～Ｓ３９）に従って説明する。
【0226】
転送ＩＦ１１，２１は、先頭ビットが’１’であるかを判定する（ステップＳ３６）。
【0227】
先頭ビットが‘１’でない場合には（ステップＳ３６のＮＯルート参照）、転送ＩＦ２１は、先頭ビットを削る（ステップＳ３７）。そして、第２変形例としてのデータ伸長処理の第２の例は終了する。
【0228】
一方、先頭ビットが’１’である場合には（ステップＳ３６のＹＥＳルート参照）、転送ＩＦ２１は、共通部ｎｂｉｔを切り出す（ステップＳ３８）。
【0229】
転送ＩＦ２１は、各指数部下位ビット部を切り出し、それぞれ上位ビット部を連結する（ステップＳ３９）。そして、第２変形例としてのデータ伸長処理の第２の例は終了する。
【0230】
〔Ｃ〕効果
図４１は、実施形態，第１変形例及び第２変形例としてのデータ圧縮によるSpMV計算の性能を説明するテーブルである。
図４１は、実施形態，第１変形例及び第２変形例としてのデータ圧縮によるSpMV計算の性能を説明するテーブルである。
【0231】
関連例，実施形態，第１変形例及び第２変形例におけるｄａｔａのサイズは、８Ｂ，４Ｂ，４Ｂ，２Ｂにそれぞれなっている。関連例，実施形態，第１変形例及び第２変形例におけるｃｏｌ＿ｉｎｄのサイズは、４Ｂ，４Ｂ，２Ｂ，２Ｂにそれぞれなっている。関連例，実施形態，第１変形例及び第２変形例におけるＳｐＭＶのＢ／Ｆ比は、６，４，３，２にそれぞれなっている。関連例，実施形態，第１変形例及び第２変形例における実行効率は、６．７％，１０．０％，１３．３％，２０．０％にそれぞれなっている。実施形態における関連例に対する性能向上率は１．５倍、第１変形例における関連例に対する性能向上率は最大２倍、第２変形例における関連例に対する性能向上率は最大３倍となる。
【0232】
上述した実施形態における演算処理装置及びメモリアクセス方法によれば、例えば以下の作用効果を奏することができる。
【0233】
転送ＩＦ２１は、メインメモリ１とメモリコントローラ２との間のデータ転送の際に、メインメモリ１上のデータについての圧縮方式の属性を参照し、参照した属性に基づき、圧縮方式を切り替えてデータ転送を実行する。これにより、メモリアクセスを高速化させることができる。
【0234】
転送ＩＦ２１は、所定の閾値と、メモリコントローラ２に備えられる閾値レジスタ２２の値との比較結果に基づき、圧縮方式を切り替える。これにより、圧縮方式の切り替えを効率的に実施できる。
【0235】
転送ＩＦ２１は、データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割する。転送ＩＦ２１は、キャッシュラインのそれぞれについて上位部が共通である場合に、共通の上位部と、データワード毎の下位部とを連結して、データ転送を実行する。これにより、効率的に転送データを圧縮することができる。
【0236】
転送ＩＦ２１は、浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割する。転送ＩＦ２１は、データブロック単位で上位部が共通である場合に、共通の上位部と、データワード毎の下位部とを連結して、データ転送を実行する。これにより、浮動小数点データにかかる転送データを効率的に圧縮することができる。
【0237】
転送ＩＦ２１は、データの圧縮の成功率に応じて、上位部のビット数を変更する。これにより、より効率的に転送データを圧縮することができる。
【0238】
転送ＩＦ２１は、浮動小数点データの仮数部における所定の下位ビットを切り捨ててデータ転送を実行する。これにより、メモリアクセスをより高速化させることができる。
【0239】
〔Ｄ〕その他
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
【0240】
〔Ｅ〕付記
以上の実施形態に関し、更に以下の付記を開示する。
以上の実施形態に関し、更に以下の付記を開示する。
【0241】
（付記１）
主記憶装置とメモリコントローラとの間のデータ転送の際に、前記主記憶装置上のデータについての圧縮方式の属性を参照し、
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
制御部を備える、演算処理装置。
主記憶装置とメモリコントローラとの間のデータ転送の際に、前記主記憶装置上のデータについての圧縮方式の属性を参照し、
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
制御部を備える、演算処理装置。
【0242】
（付記２）
前記属性は、所定の閾値であり、
前記制御部は、前記所定の閾値と、前記メモリコントローラに備えられる閾値レジスタの値との比較結果に基づき、前記圧縮方式を切り替える、
付記１に記載の演算処理装置。
前記属性は、所定の閾値であり、
前記制御部は、前記所定の閾値と、前記メモリコントローラに備えられる閾値レジスタの値との比較結果に基づき、前記圧縮方式を切り替える、
付記１に記載の演算処理装置。
【0243】
（付記３）
前記制御部は、
前記データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割し、
前記キャッシュラインのそれぞれについて前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
付記１又は２に記載の演算処理装置。
前記制御部は、
前記データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割し、
前記キャッシュラインのそれぞれについて前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
付記１又は２に記載の演算処理装置。
【0244】
（付記４）
前記データは、浮動小数点データであり、
前記制御部は、
前記浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割し、
データブロック単位で前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
付記１又は２に記載の演算処理装置。
前記データは、浮動小数点データであり、
前記制御部は、
前記浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割し、
データブロック単位で前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
付記１又は２に記載の演算処理装置。
【0245】
（付記５）
前記制御部は、前記データの圧縮の成功率に応じて、前記上位部のビット数を変更する、
付記３又は４に記載の演算処理装置。
前記制御部は、前記データの圧縮の成功率に応じて、前記上位部のビット数を変更する、
付記３又は４に記載の演算処理装置。
【0246】
（付記６）
前記データは、浮動小数点データであり、
前記制御部は、前記浮動小数点データの仮数部における所定の下位ビットを切り捨てて前記データ転送を実行する、
付記１～５のいずれか一項に記載の演算処理装置。
前記データは、浮動小数点データであり、
前記制御部は、前記浮動小数点データの仮数部における所定の下位ビットを切り捨てて前記データ転送を実行する、
付記１～５のいずれか一項に記載の演算処理装置。
【0247】
（付記７）
主記憶装置とメモリコントローラとの間のデータ転送の際に、前記主記憶装置上のデータについての圧縮方式の属性を参照し、
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
処理をコンピュータが実行する、メモリアクセス方法。
主記憶装置とメモリコントローラとの間のデータ転送の際に、前記主記憶装置上のデータについての圧縮方式の属性を参照し、
参照した前記属性に基づき、前記圧縮方式を切り替えて前記データ転送を実行する、
処理をコンピュータが実行する、メモリアクセス方法。
【0248】
（付記８）
前記属性は、所定の閾値であり、
前記所定の閾値と、前記メモリコントローラに備えられる閾値レジスタの値との比較結果に基づき、前記圧縮方式を切り替える、
処理を前記コンピュータが実行する、付記７に記載のメモリアクセス方法。
前記属性は、所定の閾値であり、
前記所定の閾値と、前記メモリコントローラに備えられる閾値レジスタの値との比較結果に基づき、前記圧縮方式を切り替える、
処理を前記コンピュータが実行する、付記７に記載のメモリアクセス方法。
【0249】
（付記９）
前記データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割し、
前記キャッシュラインのそれぞれについて前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
処理を前記コンピュータが実行する、付記７又は８に記載のメモリアクセス方法。
前記データのキャッシュラインのそれぞれを、所定のビット数を有する上位部と、下位部とに分割し、
前記キャッシュラインのそれぞれについて前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
処理を前記コンピュータが実行する、付記７又は８に記載のメモリアクセス方法。
【0250】
（付記１０）
前記データは、浮動小数点データであり、
前記浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割し、
データブロック単位で前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
処理を前記コンピュータが実行する、付記７又は８に記載のメモリアクセス方法。
前記データは、浮動小数点データであり、
前記浮動小数点データの指数部について、所定のビット数を有する上位部と、下位部とに分割し、
データブロック単位で前記上位部が共通である場合に、共通の前記上位部と、データワード毎の前記下位部とを連結して、前記データ転送を実行する、
処理を前記コンピュータが実行する、付記７又は８に記載のメモリアクセス方法。
【0251】
（付記１１）
前記データの圧縮の成功率に応じて、前記上位部のビット数を変更する、
処理を前記コンピュータが実行する、付記９又は１０に記載のメモリアクセス方法。
前記データの圧縮の成功率に応じて、前記上位部のビット数を変更する、
処理を前記コンピュータが実行する、付記９又は１０に記載のメモリアクセス方法。
【0252】
（付記１２）
前記データは、浮動小数点データであり、
前記浮動小数点データの仮数部における所定の下位ビットを切り捨てて前記データ転送を実行する、
処理を前記コンピュータが実行する、付記７～１１のいずれか一項に記載のメモリアクセス方法。
前記データは、浮動小数点データであり、
前記浮動小数点データの仮数部における所定の下位ビットを切り捨てて前記データ転送を実行する、
処理を前記コンピュータが実行する、付記７～１１のいずれか一項に記載のメモリアクセス方法。
【符号の説明】
【0253】
１，６ ：メインメモリ
２，７ ：メモリコントローラ
３，８ ：ＬＬＣ
４ ：アクセラレータ
１０，１０ａ，６０，６０ｂ，６０ｃ ：マルチコアプロセッサ
１１，２１，６１，７１ ：転送ＩＦ
２２ ：閾値レジスタ
２３ ：統計情報
３１，８１ ：コア
１０１，６０２ ：非圧縮データ
２０２，６０１ ：圧縮データ
２，７ ：メモリコントローラ
３，８ ：ＬＬＣ
４ ：アクセラレータ
１０，１０ａ，６０，６０ｂ，６０ｃ ：マルチコアプロセッサ
１１，２１，６１，７１ ：転送ＩＦ
２２ ：閾値レジスタ
２３ ：統計情報
３１，８１ ：コア
１０１，６０２ ：非圧縮データ
２０２，６０１ ：圧縮データ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】