(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023129774
(43)【公開日】2023-09-20
(54)【発明の名称】積層セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20230912BHJP
【ＦＩ】
H01G4/30 201L
H01G4/30 201K
H01G4/30 515
H01G4/30 512
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022034023
(22)【出願日】2022-03-07
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】新井 紀宏
(72)【発明者】
【氏名】広井 一路
(72)【発明者】
【氏名】清水 裕千
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E082AA01
5E082AB03
5E082EE01
5E082FF05
5E082FG26
5E082GG10
(57)【要約】
【課題】高い信頼性を有する積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品は、セラミック素体と、第１及び第２外部電極と、を具備する。セラミック素体は、内部電極が積層された電極積層部と、電極積層部を挟んで第１軸方向に対向する第１及び第２カバー部と、を有する。第１及び第２外部電極は、セラミック素体を第２軸方向から覆う被覆部と、カバー部上を第２軸方向に沿って延在する延在部と、をそれぞれ有する。セラミック素体は、セラミックスの結晶粒と、結晶粒の間に位置する偏析粒子と、を含む。延在部と電極積層部との間に位置するカバー部の端部領域の断面において、偏析粒子のうち結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、結晶粒の数の４０％以上９５％以下である。
【選択図】図４
【解決手段】積層セラミック電子部品は、セラミック素体と、第１及び第２外部電極と、を具備する。セラミック素体は、内部電極が積層された電極積層部と、電極積層部を挟んで第１軸方向に対向する第１及び第２カバー部と、を有する。第１及び第２外部電極は、セラミック素体を第２軸方向から覆う被覆部と、カバー部上を第２軸方向に沿って延在する延在部と、をそれぞれ有する。セラミック素体は、セラミックスの結晶粒と、結晶粒の間に位置する偏析粒子と、を含む。延在部と電極積層部との間に位置するカバー部の端部領域の断面において、偏析粒子のうち結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、結晶粒の数の４０％以上９５％以下である。
【選択図】図４
【特許請求の範囲】
【請求項1】
第１軸方向に積層されたセラミック層と前記セラミック層の間に配置された内部電極とを含む電極積層部と、前記電極積層部を挟んで前記第１軸方向に対向する第１及び第２カバー部と、を有するセラミック素体と、
前記セラミック素体を前記第１軸に直交する第２軸方向から覆う被覆部と、前記第１カバー部上又は前記第２カバー部上の少なくとも一方を前記第２軸方向に沿って延在する延在部と、をそれぞれ有する第１及び第２外部電極と、
を具備し、
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含み、
前記第１又は第２カバー部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である
積層セラミック電子部品。
前記セラミック素体を前記第１軸に直交する第２軸方向から覆う被覆部と、前記第１カバー部上又は前記第２カバー部上の少なくとも一方を前記第２軸方向に沿って延在する延在部と、をそれぞれ有する第１及び第２外部電極と、
を具備し、
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含み、
前記第１又は第２カバー部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である
積層セラミック電子部品。
【請求項2】
請求項１に記載の積層セラミック電子部品であって、
前記偏析粒子は、ケイ素を含む
積層セラミック電子部品。
前記偏析粒子は、ケイ素を含む
積層セラミック電子部品。
【請求項3】
請求項２に記載の積層セラミック電子部品であって、
前記偏析粒子は、さらに、希土類元素又はアルカリ土類金属元素の少なくとも一方を含む
積層セラミック電子部品。
前記偏析粒子は、さらに、希土類元素又はアルカリ土類金属元素の少なくとも一方を含む
積層セラミック電子部品。
【請求項4】
請求項１から３のいずれか一項に記載の積層セラミック電子部品であって、
前記偏析粒子は、三重点に存在する
積層セラミック電子部品。
前記偏析粒子は、三重点に存在する
積層セラミック電子部品。
【請求項5】
請求項１から４のいずれか一項に記載の積層セラミック電子部品であって、
前記端部領域の断面における前記結晶粒の平均粒径は、５０ｎｍ以上５００ｎｍ以下である
積層セラミック電子部品。
前記端部領域の断面における前記結晶粒の平均粒径は、５０ｎｍ以上５００ｎｍ以下である
積層セラミック電子部品。
【請求項6】
請求項５に記載の積層セラミック電子部品であって、
前記端部領域の断面における前記結晶粒の平均粒径は、１７０ｎｍ以上２５０ｎｍ以下である
積層セラミック電子部品。
前記端部領域の断面における前記結晶粒の平均粒径は、１７０ｎｍ以上２５０ｎｍ以下である
積層セラミック電子部品。
【請求項7】
請求項１から６のいずれか一項に記載の積層セラミック電子部品であって、
前記セラミック層の断面における単位面積当たりの前記偏析粒子の数は、前記端部領域の断面における単位面積当たりの前記偏析粒子の数よりも少ない
積層セラミック電子部品。
前記セラミック層の断面における単位面積当たりの前記偏析粒子の数は、前記端部領域の断面における単位面積当たりの前記偏析粒子の数よりも少ない
積層セラミック電子部品。
【請求項8】
請求項１から７のいずれか一項に記載の積層セラミック電子部品であって、
前記第１又は第２カバー部の少なくとも一方は、
前記第２軸方向において前記第１及び第２外部電極間に位置する中央領域を含み、
前記中央領域の断面において、前記第１軸方向表層部における前記結晶粒の平均粒径は、前記第１軸方向中央部における前記結晶粒の平均粒径よりも大きい
積層セラミック電子部品。
前記第１又は第２カバー部の少なくとも一方は、
前記第２軸方向において前記第１及び第２外部電極間に位置する中央領域を含み、
前記中央領域の断面において、前記第１軸方向表層部における前記結晶粒の平均粒径は、前記第１軸方向中央部における前記結晶粒の平均粒径よりも大きい
積層セラミック電子部品。
【請求項9】
請求項１から８のいずれか一項に記載の積層セラミック電子部品であって、
前記第１又は第２カバー部の少なくとも一方は、
前記第２軸方向において前記第１及び第２外部電極間に位置する中央領域を含み、
前記中央領域の断面において、前記第１軸方向表層部における単位面積当たりの前記偏析粒子の数は、前記第１軸方向中央部における単位面積当たりの前記偏析粒子の数よりも少ない
積層セラミック電子部品。
前記第１又は第２カバー部の少なくとも一方は、
前記第２軸方向において前記第１及び第２外部電極間に位置する中央領域を含み、
前記中央領域の断面において、前記第１軸方向表層部における単位面積当たりの前記偏析粒子の数は、前記第１軸方向中央部における単位面積当たりの前記偏析粒子の数よりも少ない
積層セラミック電子部品。
【請求項10】
請求項１から９のいずれか一項に記載の積層セラミック電子部品であって、
前記結晶粒は、バリウム及びチタンを含む
積層セラミック電子部品。
前記結晶粒は、バリウム及びチタンを含む
積層セラミック電子部品。
【請求項11】
請求項１から１０のいずれか一項に記載の積層セラミック電子部品であって、
前記結晶粒は、カルシウム又はジルコニウムの少なくとも一方を含む
積層セラミック電子部品。
前記結晶粒は、カルシウム又はジルコニウムの少なくとも一方を含む
積層セラミック電子部品。
【請求項12】
第１軸方向に積層されたセラミック層と前記セラミック層の間に配置された内部電極とを含む電極積層部と、前記電極積層部を挟んで前記第１軸に直交する第２軸方向に対向する第１及び第２サイドマージン部と、を有するセラミック素体と、
前記セラミック素体を前記第１軸及び前記第２軸に直交する第３軸方向から覆う被覆部と、前記第１サイドマージン部上又は前記第２サイドマージン部上の少なくとも一方を前記第３軸方向に沿って延在する延在部と、をそれぞれ有する第１及び第２外部電極と、
を具備し、
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含み、
前記第１又は第２サイドマージン部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である
積層セラミック電子部品。
前記セラミック素体を前記第１軸及び前記第２軸に直交する第３軸方向から覆う被覆部と、前記第１サイドマージン部上又は前記第２サイドマージン部上の少なくとも一方を前記第３軸方向に沿って延在する延在部と、をそれぞれ有する第１及び第２外部電極と、
を具備し、
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含み、
前記第１又は第２サイドマージン部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である
積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、外部電極を備えた積層セラミック電子部品に関する。
【背景技術】
【0002】
積層セラミックコンデンサでは、セラミック素体内への水素の拡散によって、絶縁抵抗が低下し、信頼性が低下し得る。セラミック素体内への水素の拡散は、例えば、外部電極を形成するための湿式メッキ工程などで発生する水素が外部電極に吸蔵された状態で残存することによって生じやすくなる。
【0003】
これに対し、特許文献１には、外部電極内の水素をセラミック素体内に拡散させにくくする技術が開示されている。この技術では、内部電極に水素の吸収を抑制する作用を有する金属を添加することで、外部電極内の水素の内部電極に沿った経路でのセラミック素体内への拡散を抑制することができる。
【0004】
また、特許文献２には、外部電極からセラミック素体への水素の侵入を抑制する技術が開示されている。この技術では、外部電極の下地層に水素の透過を妨げる作用を有するＭｏを添加する。これにより、下地層上にメッキ層を形成する際に発生する水素がセラミック素体に侵入することを阻止することができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平１－０８００１１号公報
【特許文献2】特開２０１８－１０１７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
近年、車載用の電子機器等に積層セラミック電子部品が搭載されることがある。このため、高温等の過酷な環境下においても絶縁抵抗の低下が生じにくい、高い信頼性を有する積層セラミック電子部品が求められている。
【0007】
以上のような事情に鑑み、本発明の目的は、高い信頼性を有する積層セラミック電子部品を提供することにある。
【課題を解決するための手段】
【0008】
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、第１及び第２外部電極と、を具備する。
前記セラミック素体は、第１軸方向に積層されたセラミック層と前記セラミック層の間に配置された内部電極とを含む電極積層部と、前記電極積層部を挟んで前記第１軸方向に対向する第１及び第２カバー部と、を有する。
前記第１及び第２外部電極は、前記セラミック素体を前記第１軸に直交する第２軸方向から覆う被覆部と、前記第１カバー部上又は前記第２カバー部上の少なくとも一方を前記第２軸方向に沿って延在する延在部と、をそれぞれ有する。
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含む。
前記第１又は第２カバー部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である。
前記セラミック素体は、第１軸方向に積層されたセラミック層と前記セラミック層の間に配置された内部電極とを含む電極積層部と、前記電極積層部を挟んで前記第１軸方向に対向する第１及び第２カバー部と、を有する。
前記第１及び第２外部電極は、前記セラミック素体を前記第１軸に直交する第２軸方向から覆う被覆部と、前記第１カバー部上又は前記第２カバー部上の少なくとも一方を前記第２軸方向に沿って延在する延在部と、をそれぞれ有する。
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含む。
前記第１又は第２カバー部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である。
【0009】
この構成では、外部電極と電極積層部の間に位置するカバー部の端部領域の断面において、偏析粒子のうち結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、結晶粒の数の４０％以上９５％以下となる。これにより、外部電極から端部領域に放出された水素の進行が多数の小粒子によって阻害され、水素の影響による絶縁抵抗の低下が抑制される。また、上記粒径を有する小粒子を多数偏析させることにより、大きな粒径を有する偏析粒子を多数偏析させる場合と比較して、添加物の過剰な添加を抑制でき、セラミック素体の過焼結等の不具合を抑制できる。したがって、積層セラミック電子部品の信頼性を高めることができる。
【0010】
例えば、前記偏析粒子は、ケイ素を含んでいてもよい。
さらに、前記偏析粒子は、希土類元素又はアルカリ土類金属元素の少なくとも一方を含んでいてもよい。
さらに、前記偏析粒子は、希土類元素又はアルカリ土類金属元素の少なくとも一方を含んでいてもよい。
【0011】
また、偏析粒子は、三重点に存在していてもよい。
【0012】
例えば、前記端部領域の断面における前記結晶粒の平均粒径は、５０ｎｍ以上５００ｎｍ以下であってもよく、さらに、１７０ｎｍ以上２５０ｎｍ以下であってもよい。
【0013】
また、前記セラミック層の断面における単位面積当たりの前記偏析粒子の数は、前記端部領域の断面における単位面積当たりの前記偏析粒子の数よりも少なくてもよい。
これにより、偏析粒子によるセラミック層の誘電率の低下を抑制することができる。
これにより、偏析粒子によるセラミック層の誘電率の低下を抑制することができる。
【0014】
また、前記第１又は第２カバー部の少なくとも一方は、
前記第２軸方向において前記第１及び第２外部電極間に位置する中央領域を含んでいてもよい。
この場合、前記中央領域の断面において、前記第１軸方向表層部における前記結晶粒の平均粒径は、前記第１軸方向中央部における前記結晶粒の平均粒径よりも大きい。
また、この場合、前記中央領域の断面において、前記第１軸方向表層部における単位面積当たりの前記偏析粒子の数は、前記第１軸方向中央部における単位面積当たりの前記偏析粒子の数よりも少なくてもよい。
これにより、外部電極に覆われていない中央領域の表層部からの、水分の浸入のリスクを抑制することができる。したがって、水分の影響による積層セラミック電子部品の絶縁抵抗の低下を抑制することができ、積層セラミック電子部品の信頼性をより高めることができる。
前記第２軸方向において前記第１及び第２外部電極間に位置する中央領域を含んでいてもよい。
この場合、前記中央領域の断面において、前記第１軸方向表層部における前記結晶粒の平均粒径は、前記第１軸方向中央部における前記結晶粒の平均粒径よりも大きい。
また、この場合、前記中央領域の断面において、前記第１軸方向表層部における単位面積当たりの前記偏析粒子の数は、前記第１軸方向中央部における単位面積当たりの前記偏析粒子の数よりも少なくてもよい。
これにより、外部電極に覆われていない中央領域の表層部からの、水分の浸入のリスクを抑制することができる。したがって、水分の影響による積層セラミック電子部品の絶縁抵抗の低下を抑制することができ、積層セラミック電子部品の信頼性をより高めることができる。
【0015】
例えば、結晶粒は、バリウム及びチタンを含んでいてもよい。
また例えば、結晶粒は、カルシウム又はジルコニウムの少なくとも一方を含んでいてもよい。
また例えば、結晶粒は、カルシウム又はジルコニウムの少なくとも一方を含んでいてもよい。
【0016】
本発明の他の形態に係る積層セラミック電子部品は、セラミック素体と、第１及び第２外部電極と、を具備する。
前記セラミック素体は、第１軸方向に積層されたセラミック層と前記セラミック層の間に配置された内部電極とを含む電極積層部と、前記電極積層部を挟んで前記第１軸に直交する第２軸方向に対向する第１及び第２サイドマージン部と、を有する。
前記第１及び第２外部電極は、前記セラミック素体を前記第１軸及び前記第２軸に直交する第３軸方向から覆う被覆部と、前記第１サイドマージン部上又は前記第２サイドマージン部上の少なくとも一方を前記第３軸方向に沿って延在する延在部をそれぞれ有する。
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含む。
前記第１又は第２サイドマージン部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である。
前記セラミック素体は、第１軸方向に積層されたセラミック層と前記セラミック層の間に配置された内部電極とを含む電極積層部と、前記電極積層部を挟んで前記第１軸に直交する第２軸方向に対向する第１及び第２サイドマージン部と、を有する。
前記第１及び第２外部電極は、前記セラミック素体を前記第１軸及び前記第２軸に直交する第３軸方向から覆う被覆部と、前記第１サイドマージン部上又は前記第２サイドマージン部上の少なくとも一方を前記第３軸方向に沿って延在する延在部をそれぞれ有する。
前記セラミック素体は、
セラミックスの結晶粒と、前記結晶粒の間に位置する偏析粒子と、を含む。
前記第１又は第２サイドマージン部の少なくとも一方は、
前記延在部と前記電極積層部との間に位置する端部領域を含み、
前記端部領域の断面において、前記偏析粒子のうち前記結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、前記結晶粒の数の４０％以上９５％以下である。
【0017】
この構成では、外部電極と電極積層部の間に位置するサイドマージン部の端部領域の断面において、偏析粒子のうち結晶粒の平均粒径の０．５％以上１０％以下の粒径を有する小粒子の数が、結晶粒の数の４０％以上９５％以下となる。これによっても、水素の影響による絶縁抵抗の低下が抑制される。また、添加物の過剰な添加を抑制でき、セラミック素体の過焼結等の不具合を抑制できる。したがって、積層セラミック電子部品の信頼性を高めることができる。
【発明の効果】
【0018】
以上のように、本発明によれば、高い信頼性を有する積層セラミック電子部品を提供することができる。
【図面の簡単な説明】
【0019】
【図1】本発明の第１実施形態に係る積層セラミックコンデンサの斜視図である。
【図5】本実施形態の比較例に係る積層セラミックコンデンサのセラミック素体の微細構造を模式的に示す図である。
【図7】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図8】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図9】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【発明を実施するための形態】
【0020】
以下、図面を参照しながら、本発明の実施形態を説明する。なお、図面には、適宜、相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は、積層セラミックコンデンサ１０に対して固定された固定座標系を規定する。
【0021】
［積層セラミックコンデンサの全体構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
【0022】
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４ａと、第２外部電極１４ｂと、を備える。各外部電極１４ａ，１４ｂを、外部電極１４とも称する。
【0023】
セラミック素体１１は、Ｘ軸に垂直な第１端面Ｅ１及び第２端面Ｅ２と、Ｙ軸に垂直な第１側面Ｓ１及び第２側面Ｓ２と、Ｚ軸に垂直な第１主面Ｍ１及び第２主面Ｍ２と、を有する直方体として構成される。なお、「直方体」とは、実質的に直方体状であればよく、例えばセラミック素体１１の各面を接続する稜部が丸みを帯びていてもよい。
【0024】
セラミック素体１１の主面Ｍ１，Ｍ２、端面Ｅ１，Ｅ２、及び側面Ｓ１，Ｓ２はいずれも、平坦面として構成される。本実施形態に係る平坦面とは、全体的に見たときに平坦と認識される面であれば厳密に平面でなくてもよく、例えば、表面の微小な凹凸形状や、所定の範囲に存在する緩やかな湾曲形状などを有する面も含まれる。
【0025】
本実施形態の積層セラミックコンデンサ１０は、例えば以下のようなサイズを有する。積層セラミックコンデンサ１０のＸ軸方向における寸法は、例えば、０．２ｍｍ以上３．５ｍｍ以下である。積層セラミックコンデンサ１０のＹ軸方向における寸法は、例えば、０．１ｍｍ以上２．８ｍｍ以下である。積層セラミックコンデンサ１０のＺ軸方向における寸法は、例えば、０．１ｍｍ以上２．８ｍｍ以下である。なお、積層セラミックコンデンサ１０のある方向における「寸法」は、当該方向における最大寸法とする。Ｚ軸方向における寸法がＹ軸方向における寸法より大きい積層セラミックコンデンサ１０は、いわゆる高背型の積層セラミックコンデンサとなる。高背型の積層セラミックコンデンサは、高さ方向（Ｚ軸方向）のスペースを有効に利用することができるので、実装基板に省スペースに実装でき、かつ、大きな静電容量を得ることができる。
【0026】
また、以下の説明において、「Ｘ軸方向内側」とは、積層セラミックコンデンサ１０をＸ軸方向に２等分する仮想的なＹ－Ｚ平面に近づく側をいい、「Ｘ軸方向外側」とは、上記仮想的なＹ－Ｚ平面から遠ざかる側をいう。「Ｚ軸方向内側」とは、積層セラミックコンデンサ１０をＺ軸方向に２等分する仮想的なＸ－Ｙ平面に近づく側をいい、「Ｚ軸方向外側」とは、上記仮想的なＸ－Ｙ平面から遠ざかる側をいう。
【0027】
外部電極１４ａ，１４ｂは、セラミック素体１１のＸ軸方向における両端部を覆っている。例えば、図１に示す第１外部電極１４ａは、セラミック素体１１の第１端面Ｅ１から両主面Ｍ１，Ｍ２及び両側面Ｓ１，Ｓ２に延出している。図１に示す第２外部電極１４ｂは、セラミック素体１１の第２端面Ｅ２から両主面Ｍ１，Ｍ２及び両側面Ｓ１，Ｓ２に延出している。
【0028】
セラミック素体１１は、電極積層部１６と、第１カバー部１７ａと、第２カバー部１７ｂと、を有する。カバー部１７ａ，１７ｂは、電極積層部１６を挟んでＺ軸方向に対向し、セラミック素体１１の主面Ｍ１，Ｍ２を構成している。各カバー部１７ａ，１７ｂを、カバー部１７とも称する。
【0029】
各カバー部１７のＺ軸方向における厚みは、絶縁性を確保しつつ、小型化を実現する観点から、例えば、５μｍ以上３００μｍ以下とすることができる。なお、各カバー部１７のＺ軸方向における厚みは、各カバー部１７のＺ軸方向における最大寸法とする。
【0030】
セラミック素体１１は、さらに、電極積層部１６を挟んでＹ軸方向に対向する第１サイドマージン部１５ａ及び第２サイドマージン部１５ｂを有していてもよい。各サイドマージン部１５ａ，１５ｂを、サイドマージン部１５とも称する。これにより、電極積層部１６のＹ軸方向の端部の絶縁性が確保される。
【0031】
電極積層部１６は、Ｚ軸方向に積層されたセラミック層１８と、セラミック層１８の間に配置された内部電極１２，１３と、を含む。第１内部電極１２及び第２内部電極１３は、セラミック層１８を介してＺ軸方向に交互に配置される。本実施形態において、セラミック層１８と、内部電極１２，１３とは、いずれもＸ－Ｙ平面に沿って延びるシート状に構成される。
【0032】
第１内部電極１２は、第１外部電極１４ａに覆われた第１端面Ｅ１に引き出されている。一方、第２内部電極１３は第２外部電極１４ｂに覆われた第２端面Ｅ２に引き出されている。これにより、第１内部電極１２は第１外部電極１４ａのみに接続され、第２内部電極１３は第２外部電極１４ｂのみに接続される。
【0033】
このような構成により、積層セラミックコンデンサ１０では、外部電極１４ａ，１４ｂ間に電圧が印加されると、内部電極１２，１３間の複数のセラミック層１８に電圧が加わる。これにより、積層セラミックコンデンサ１０には、外部電極１４ａ，１４ｂ間の電圧に応じた電荷が蓄えられる。
【0034】
内部電極１２，１３は、金属材料を主成分として含む。当該金属材料としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、及びこれらの合金などが挙げられる。
【0035】
各内部電極１２，１３のＺ軸方向における厚みは、例えば、０．５μｍ以上２．０μｍ以下とすることができる。内部電極１２，１３の厚みは、内部電極１２，１３の複数箇所において測定された厚みの平均値とする。一例として、走査型電子顕微鏡（ＳＥＭ）又は透過型電子顕微鏡（ＴＥＭ）によって観察された視野中の内部電極１２，１３から６層を選択し、各層において均等に離間した５箇所の厚みを測定する。そして、得られた３０箇所の厚みの平均値を内部電極１２，１３の厚みとする。
【0036】
各セラミック層１８のＺ軸方向における厚みは、例えば、０．４μｍ以上１５μｍ以下とすることができる。これにより、各セラミック層１８のＺ軸方向における厚みを、後述する誘電体セラミックスの結晶粒の粒径以上とすることができ、かつ、静電容量を高めることができる。セラミック層１８の厚みは、セラミック層１８の複数箇所において測定された厚みの平均値とする。一例として、ＳＥＭ又はＴＥＭによって観察された視野中のセラミック層１８から６層を選択し、各層において均等に離間した５箇所の厚みを測定する。そして、得られた３０箇所の厚みの平均値を、セラミック層１８の厚みとする。
【0037】
セラミック素体１１は、誘電体セラミックスを主成分として含む。セラミック素体１１に含まれる誘電体セラミックスは、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有する。ペロブスカイト構造を有する誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含む材料が挙げられる。また、ペロブスカイト構造を有する誘電体セラミックスは、カルシウム（Ｃａ）又はジルコニウム（Ｚｒ）の少なくとも一方を含む材料であってもよい。
【0038】
具体的に、誘電体セラミックスは、チタン酸バリウムの他、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（ＭｇＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｔｉ，Ｚｒ，Ｔｉ）Ｏ３）、チタン酸ジルコン酸バリウムカルシウム（（Ｂａ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ３）、ジルコン酸バリウム（ＢａＺｒＯ３）、酸化チタン（ＴｉＯ２）などの組成系でもよい。セラミック素体１１は、複数の組成系の誘電体セラミックスを含んでいてもよい。
【0039】
さらに、セラミック素体１１は、誘電体セラミックスの他、副成分を含んでいてもよい。
例えば、セラミック素体１１は、焼結性を高め、構造欠陥を抑制する等の観点から、副成分として、ケイ素（Ｓｉ）を含んでいてもよい。さらに、セラミック素体１１は、希土類元素又はアルカリ土類金属元素の少なくとも一方を含んでいてもよい。希土類元素としては、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、サマリウム（Ｓｍ）、ネオジム（Ｎｄ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）等が挙げられる。アルカリ土類金属元素としては、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等が挙げられる。さらに、セラミック素体１１は、副成分として、バナジウム（Ｖ）、マンガン（Ｍｎ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、その他の元素を含んでいてもよい。
例えば、セラミック素体１１は、焼結性を高め、構造欠陥を抑制する等の観点から、副成分として、ケイ素（Ｓｉ）を含んでいてもよい。さらに、セラミック素体１１は、希土類元素又はアルカリ土類金属元素の少なくとも一方を含んでいてもよい。希土類元素としては、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、サマリウム（Ｓｍ）、ネオジム（Ｎｄ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）等が挙げられる。アルカリ土類金属元素としては、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等が挙げられる。さらに、セラミック素体１１は、副成分として、バナジウム（Ｖ）、マンガン（Ｍｎ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、その他の元素を含んでいてもよい。
【0040】
セラミック層１８、カバー部１７及びサイドマージン部１５の組成は、同一でもよいし、異なっていてもよい。電極積層部１６とその周囲との物性の違いに起因する応力を緩和する観点からは、カバー部１７及び／又はサイドマージン部１５が、セラミック層１８と同一の組成系の誘電体セラミックスを含むことが好ましい。
【0041】
［外部電極の構成］
本実施形態における第１及び第２外部電極１４ａ，１４ｂは、セラミック素体１１をＸ軸方向から覆う被覆部１４１と、カバー部１７上をＸ軸方向に沿って延在する第１延在部１４２と、をそれぞれ有する。本実施形態における第１及び第２外部電極１４ａ，１４ｂは、さらに、サイドマージン部１５上をＸ軸方向に沿って延在する第２延在部１４３をそれぞれ有する。なお、本実施形態において、第１延在部１４２を延在部１４２とも称する。
本実施形態における第１及び第２外部電極１４ａ，１４ｂは、セラミック素体１１をＸ軸方向から覆う被覆部１４１と、カバー部１７上をＸ軸方向に沿って延在する第１延在部１４２と、をそれぞれ有する。本実施形態における第１及び第２外部電極１４ａ，１４ｂは、さらに、サイドマージン部１５上をＸ軸方向に沿って延在する第２延在部１４３をそれぞれ有する。なお、本実施形態において、第１延在部１４２を延在部１４２とも称する。
【0042】
また、本実施形態において、外部電極１４は、複数の層を有する。具体的に、外部電極１４は、セラミック素体１１上に配置された下地層１４４と、下地層１４４上に配置されたメッキ層１４５と、を有する。
【0043】
下地層１４４は、例えば、導電性金属ペーストを焼き付けた焼結金属膜として構成されてもよいし、焼結金属膜とスパッタ膜等の積層構造を有していてもよい。例えば、下地層１４４は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）又はこれらの合金の少なくとも一つを含んでいてもよい。
【0044】
メッキ層１４５は、１又は複数のメッキ膜を含む。メッキ層１４５の各メッキ膜は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金の少なくとも一つを主成分として含んでいてもよい。
【0045】
メッキ層１４５を形成するための湿式メッキ工程などで発生した水素が、外部電極１４に吸蔵されることが知られている。当該水素は、水素原子や水素イオンや水素同位体などの様々な状態を採り得る。
【0046】
外部電極１４ａ，１４ｂ間に電圧が印加されることで、外部電極１４ａ，１４ｂに吸蔵されていた水素が電界の影響を受けて、セラミック素体１１に拡散する。この水素の影響によってセラミック素体１１が劣化し、積層セラミックコンデンサ１０における絶縁抵抗の低下が生じ得る。
【0047】
本実施形態において、カバー部１７は、外部電極１４の延在部１４２と電極積層部１６の間に位置する第１端部領域（端部領域）１７１を含む。この端部領域１７１は、特に、延在部１４２から電極積層部１６へ向かう水素の移動経路となりやすい。そこで、本発明者らは、カバー部１７の端部領域１７１に、所定のサイズの小粒子を多数偏析させることで、積層セラミックコンデンサ１０における絶縁抵抗の低下を抑制できることを見出した。以下、セラミック素体１１の微細構造の詳細について説明する。
【0048】
【0049】
セラミック層１８、カバー部１７、及びサイドマージン部１５を含むセラミック素体１１は、誘電体セラミックスの結晶粒２０を含む多結晶体である。図４及び後述する図５において、結晶粒２０は、全体に密に配置された、白く大きい粒子として表している。
【0050】
結晶粒２０は、上述の誘電体セラミックスを主成分として含み、ペロブスカイト構造等の結晶構造を有している。例えば、結晶粒２０は、誘電体セラミックスを構成する元素として、バリウム（Ｂａ）及びチタン（Ｔｉ）を含んでおり、例えばチタン酸バリウム（ＢａＴｉＯ３）を含んでいてもよい。また、結晶粒２０は、誘電体セラミックスを構成する元素として、カルシウム（Ｃａ）又はジルコニウム（Ｚｒ）の少なくとも一方を含んでいてもよい。なお、セラミック層１８、カバー部１７、及びサイドマージン部１５の結晶粒２０は、同一の誘電体セラミックスを含むことが好ましいが、異なる誘電体セラミックスを含んでいてもよい。
【0051】
セラミック素体１１では、焼成過程において、原料のセラミック粒子が凝集し、結晶粒２０が密に配置された多結晶体が形成される。セラミック素体１１において、結晶粒２０の間には結晶粒界２２が形成されており、さらに、３個以上の結晶粒２０に囲まれた隙間には、三重点２３が形成されている。なお、本実施形態において、「三重点２３」とは、３個の結晶粒２０間の隙間に限定されず、４個以上の結晶粒２０間の隙間も含むものとする。
【0052】
さらに、セラミック素体１１は、結晶粒２０の間に位置する偏析粒子２１を含む。偏析粒子２１は、セラミック素体１１の焼成過程において、結晶粒２０に含まれなかった副成分等の元素が偏析することで形成される。図４及び図５において、偏析粒子２１は、黒い粒状の構造として表している。
【0053】
偏析粒子２１は、セラミック素体１１に添加される副成分に応じた組成を有し、例えば、Ｓｉを含む。さらに、偏析粒子２１は、上述の副成分として列記した、希土類元素、又はアルカリ土類金属元素の少なくとも一つを含んでいてもよい。偏析粒子２１は、例えば酸化物であるが、これに限定されない。偏析粒子２１は、結晶構造を有していてもよいが、非晶質であってもよい。
【0054】
三重点２３には、結晶粒２０間に隙間が形成されやすいため、偏析物が生じやすい。このため、偏析粒子２１は、三重点２３に存在することが多く、その場合熱履歴、経時履歴に対して拡散しにくく安定的であるが、結晶粒界２２に存在していることもある。
【0055】
結晶粒２０間に偏析粒子２１が形成されていることは、例えば、積層セラミックコンデンサ１０の断面に対して、走査型電子顕微鏡－エネルギー分散型Ｘ線分析（ＳＥＭ－ＥＤＸ）、透過型電子顕微鏡－エネルギー分散型Ｘ線分析（ＴＥＭ－ＥＤＸ）、又は波長分散型Ｘ線分析（ＷＤＸ）等の元素分析を行うことにより、確認することができる。
【0056】
外部電極１４ａ，１４ｂ間に電圧が印加された場合、水素は、セラミック素体１１において、結晶粒２０内の結晶欠陥を通って移動すると考えられている。隣り合う結晶粒２０間に偏析粒子２１が配置されていた場合、水素は偏析粒子２１内に入り込みにくいため、偏析粒子２１を避けるように移動する。そこで、水素の移動経路となる結晶粒２０間に偏析粒子２１を配置することで、水素の直線的な移動を阻害し、水素が電極積層部１６に到達するまでの時間を遅らせることができる。
【0057】
一方で、本実施形態の比較例に係る図５の微細構造に示すように、偏析物が凝集して粒径の大きな偏析粒子２１が形成された場合には、偏析粒子２１が分散して配置されず、水素の進行を阻害する作用は得られにくい。さらに、このような粒径の大きい偏析粒子２１を多数形成するためには、副成分を過剰に添加させる必要が生じ、セラミック素体１１の過焼結などの不具合が発生し得る。
【0058】
そこで、本実施形態においては、結晶粒２０間に、凝集度の低い、粒径の小さな偏析粒子２１を多数配置することで、水素の進行を効果的に阻害することができる。
【0059】
粒径の小さな偏析粒子２１として、結晶粒２０の平均粒径の０．５％以上１０％以下の粒径を有する小粒子２１ａを定義する。具体的に、本実施形態におけるカバー部１７の端部領域１７１の断面では、結晶粒２０の数を１００％とした場合に、小粒子２１ａの数が結晶粒２０の数の４０％以上９５％以下となることを特徴とする。
【0060】
本実施形態において、セラミック素体１１の各部の断面は、例えばＺ軸方向に平行な断面であり、さらに、図２に示すようなＸ軸方向及びＺ軸方向に平行な断面（Ｘ－Ｚ平面に平行な断面）であることが好ましい。
【0061】
結晶粒２０の平均粒径の０．５％よりも小さい偏析粒子２１は、サイズが小さすぎてカウントが困難になることに加えて、水素の拡散を抑制する効果が得られにくい。一方、結晶粒２０の平均粒径の１０％よりも大きい偏析粒子２１を多数形成するためには、上述のように、副成分を過剰に添加する必要が生じる。このため、端部領域１７１に、結晶粒２０の平均粒径の０．５％以上１０％以下の小粒子２１ａを多数形成することで、副成分の過剰添加によるセラミック素体１１の不具合を抑制しつつ、水素の悪影響を抑制することができる。
【0062】
端部領域１７１の断面において、結晶粒２０に対する小粒子２１ａの個数比を４０％以上とすることで、後述する実施例において示すように、高温負荷試験において絶縁抵抗の劣化が開始するまでの時間を十分に長くすることができる。これにより、厳しい環境下においても劣化しにくく、信頼性の高い積層セラミックコンデンサ１０を得ることができる。さらに、結晶粒２０に対する小粒子２１ａの個数比を例えば７０％以上とすることで、絶縁抵抗の劣化をより効果的に抑制することができる。
【0063】
なお、結晶粒２０に対する小粒子２１ａの個数比を９５％よりも多くすることは現実的に難しいことから、本実施形態では、端部領域１７１の断面における結晶粒２０に対する小粒子２１ａの個数比を９５％以下とする。
【0064】
本実施形態における、結晶粒２０の数を１００％とした場合の小粒子２１ａの数の比率（小粒子個数比）の算出方法について説明する。
【0065】
まず、セラミック素体１１の研磨等によって、カバー部１７の断面を露出させる。この断面は、一例としてＸ－Ｚ平面に平行な断面であって、セラミック素体１１のＹ軸方向における中央部を通る断面とする。続いて、ＳＥＭ又はＴＥＭを用いて、当該断面を１万～１０万倍に拡大し、カバー部１７の端部領域１７１を観察する。観察対象の位置は、例えば、図２の領域Ｒ１のように、端部領域１７１のＺ軸方向における中央部であってもよい。また、この観察対象の位置は、延在部１４２のＸ軸方向における端部１４ｅ（図２参照）と電極積層部１６との間であってもよい。但し、観察対象の位置はこれに限定されない。
【0066】
結晶粒２０が５０個以上含まれる領域を、小粒子個数比の算出対象である観察対象領域として決定し、撮像する。観察対象領域は、一つの視野であることが好ましいが、連続する複数の視野からなる領域でもよい。また、観察対象領域内に一部のみが存在する結晶粒２０についてはカウントしない。
【0067】
続いて、この観察対象領域の画像を用いて、結晶粒２０の平均粒径を算出する。まず、図６に示すように、１個の結晶粒２０の最長寸法Ｌ１１を測定し、最長寸法Ｌ１１を規定する線分と直交する方向に最長となる幅寸法Ｌ１２を測定する。この最長寸法Ｌ１１及び幅寸法Ｌ１２の平均値を、その粒子の粒径とする。観察対象領域内における５０個の結晶粒２０の平均粒径を算出し、その値を結晶粒２０の平均粒径とする。
【0068】
続いて、上記観察対象領域内において、結晶粒２０間に存在する偏析粒子２１各々の粒径を、結晶粒２０と同様の方法で算出する。具体的には、図６の破線で囲った拡大図に示すように、１個の偏析粒子２１の最長寸法Ｌ２１を測定し、最長寸法Ｌ２１を規定する線分と直交する方向に最長となる幅寸法Ｌ２２を測定する。この最長寸法Ｌ２１及び幅寸法Ｌ２２の平均値を、その偏析粒子２１の粒径とする。
【0069】
そして、上記観察対象領域内の全ての偏析粒子２１のうち、結晶粒２０の平均粒径の０．５％以上１０％以下となる小粒子２１ａの数をカウントする。但し、観察対象領域内に一部のみが存在する小粒子２１ａについてはカウントしない。最後に、上記観察対象領域内の結晶粒２０の数を１００％とした場合の、小粒子２１ａの数の比率（小粒子の数／結晶粒の数×１００）を算出する。
【0070】
上述の方法に基づいて算出された端部領域１７１の断面における結晶粒２０の平均粒径は、例えば５０ｎｍ以上５００ｎｍ以下であり、例えば、１７０ｎｍ以上２５０ｎｍ以下であることが好ましい。偏析粒子２１は、焼成過程において、結晶粒２０の粒成長に伴って凝集する傾向がある。このため、端部領域１７１の断面における結晶粒２０の平均粒径を、例えば５０ｎｍ以上５００ｎｍ以下とすることで、端部領域１７１における偏析粒子２１の凝集を抑制し、小粒子２１ａの個数比を４０％以上に調整しやすくなる。特に、端部領域１７１の断面における結晶粒２０の平均粒径を１７０ｎｍ以上２５０ｎｍ以下とすることで、後述する実施例においても示すように、小粒子２１ａの個数比を十分に高め、絶縁抵抗の低下をより効果的に抑制することができる。
【0071】
一方で、セラミック層１８において多数の偏析粒子２１が形成された場合、セラミック層１８における誘電率が低下し、積層セラミックコンデンサ１０の静電容量が低下する可能性がある。
【0072】
このため、本実施形態では、セラミック層１８の断面における単位面積当たりの偏析粒子２１の数は、端部領域１７１の断面における単位面積当たりの偏析粒子２１の数よりも少ないことが好ましい。これにより、積層セラミックコンデンサ１０の静電容量を維持しつつ、信頼性を高めることができる。
【0073】
セラミック層１８における偏析粒子２１の数のカウントも、上述の端部領域１７１と同様に行うことができる。具体的に、積層セラミックコンデンサ１０から、「小粒子個数比の算出方法」において説明した方法により、断面を露出する。この断面は、小粒子個数比の算出に用いた断面であってもよい。ＳＥＭ又はＴＥＭを用いて、当該断面を１万～１０万倍に拡大し、結晶粒２０が５０個以上含まれる観察対象領域を撮像する。端部領域１７１及びセラミック層１８の各々の観察対象領域に含まれる偏析粒子２１の数をカウントする。但し、観察対象領域内に一部のみが存在する偏析粒子２１についてはカウントしない。続いて、各観察対象領域の面積を算出し、カウントされた偏析粒子２１の数をこの面積で除する。これにより、端部領域１７１及びセラミック層１８の各々における単位面積当たりの偏析粒子２１の数を算出することができる。
【0074】
一方で、カバー部１７は、Ｘ軸方向において外部電極１４ａ，１４ｂ間に位置する中央領域１７２を含む。中央領域１７２は、外部電極１４に覆われていないため、外部電極１４からの水素の拡散のリスクは低いが、積層セラミックコンデンサ１０の外部からの水分の浸入のリスクが大きい。そこで、本実施形態では、上述の端部領域１７１の構成に加えて、中央領域１７２を以下のように構成することで、水分の浸入による絶縁抵抗の低下も抑制でき、積層セラミックコンデンサ１０の信頼性をさらに高めることができる。
【0075】
具体的に、中央領域１７２の断面において、Ｚ軸方向表層部１７２ａにおける結晶粒２０の平均粒径が、Ｚ軸方向中央部１７２ｂにおける結晶粒２０の平均粒径よりも大きいことが好ましい。このような構成は、例えば、カバー部１７を複数のセラミックシートによって形成し、かつ、Ｚ軸方向表層部１７２ａに対応する位置のセラミックシートのセラミック粒子の平均粒径を、Ｚ軸方向中央部１７２ｂ対応する位置のセラミックシートのセラミック粒子の平均粒径よりも大きくすることで、実現することができる。
なお、中央領域１７２のＺ軸方向表層部１７２ａは、中央領域１７２をＺ軸方向に３等分したうちの、主面Ｍ１，Ｍ２を含む領域とする。中央領域１７２のＺ軸方向中央部１７２ｂは、中央領域１７２をＺ軸方向に３等分したうちの中央の領域とする。
なお、中央領域１７２のＺ軸方向表層部１７２ａは、中央領域１７２をＺ軸方向に３等分したうちの、主面Ｍ１，Ｍ２を含む領域とする。中央領域１７２のＺ軸方向中央部１７２ｂは、中央領域１７２をＺ軸方向に３等分したうちの中央の領域とする。
【0076】
これにより、中央領域１７２のＺ軸方向表層部１７２ａの結晶粒２０が粒成長してより密に配置され、積層セラミックコンデンサ１０の外部から水分が浸入するリスクを低減することができる。
【0077】
また、上述のように、結晶粒２０の粒成長と偏析粒子２１の凝集度には関連性があることから、中央領域１７２の断面において、Ｚ軸方向表層部１７２ａにおける単位面積当たりの偏析粒子２１の数が、Ｚ軸方向中央部１７２ｂにおける単位面積当たりの偏析粒子２１の数よりも少ないことが好ましい。
【0078】
中央領域１７２のＺ軸方向表層部１７２ａとＺ軸方向中央部１７２ｂの対比方法について説明する。
【0079】
「小粒子個数比の算出方法」において説明した方法により、積層セラミックコンデンサ１０から断面を露出する。この断面は、小粒子個数比の算出に用いた断面であってもよい。続いて、ＳＥＭ又はＴＥＭを用いて、当該断面を１万～１０万倍に拡大し、中央領域１７２のＺ軸方向表層部１７２ａ及びＺ軸方向中央部１７２ｂのそれぞれにおいて、結晶粒２０が５０個以上含まれる領域を観察対象領域として撮像する。
【0080】
そして、中央領域１７２のＺ軸方向表層部１７２ａ及びＺ軸方向中央部１７２ｂの各々において、撮像した観察対象領域に含まれる結晶粒２０の平均粒径を算出する。結晶粒２０の平均粒径の算出方法は、「小粒子個数比の算出方法」において説明した方法とする。これにより、中央領域１７２の断面において、Ｚ軸方向表層部１７２ａ及びＺ軸方向中央部１７２ｂの結晶粒２０の平均粒径を比較することができる。
【0081】
そして、中央領域１７２のＺ軸方向表層部１７２ａ及びＺ軸方向中央部１７２ｂの各々の観察対象領域に含まれる全ての偏析粒子２１の数をカウントする。但し、観察対象領域内に一部のみが存在する偏析粒子２１についてはカウントしない。続いて、各観察対象領域の面積を算出し、カウントされた偏析粒子２１の数をこの面積で除する。これにより、中央領域１７２のＺ軸方向表層部１７２ａ及びＺ軸方向中央部１７２ｂの各々の断面における単位面積当たりの偏析粒子２１の数を算出することができる。
【0082】
［積層セラミックコンデンサの製造方法］
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８及び図９は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８及び図９を適宜参照しながら説明する。
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８及び図９は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８及び図９を適宜参照しながら説明する。
【0083】
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、電極積層部１６を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１７を形成するためのカバー用セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、複数のセラミック素体１１に対応する領域を有する大判のシートとして構成される。
ステップＳ０１では、電極積層部１６を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１７を形成するためのカバー用セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、複数のセラミック素体１１に対応する領域を有する大判のシートとして構成される。
【0084】
図８Ａ，Ｂ，Ｃに示すセラミックシート１０１，１０２，１０３は、未焼成のセラミックグリーンシートとして構成される。まず、セラミックグリーンシートの材料を混合してスラリーを得る。当該材料は、誘電体セラミックスの粉末と、バインダ樹脂と、有機溶媒と、添加物と、を含む。これらの材料をボールミル等で混合したスラリーを、ロールコーターやドクターブレードなどを用いてシート状に成形する。セラミックシート１０１，１０２と、カバー用セラミックシート１０３とは、同一の組成でもよいし、異なる組成でもよい。
【0085】
本実施形態において、セラミックシート１０１，１０２，１０３の主成分となる誘電体セラミックスは、誘電体セラミックスとして列記した上述の材料を用いることができる。また、添加物は、上述の副成分として挙げたケイ素（Ｓｉ）を含んでいることが好ましい。さらに、添加物は、上述の副成分として列記した希土類元素又はアルカリ土類金属元素の少なくとも一方を含んでいてもよい。
【0086】
本実施形態において、カバー用セラミックシート１０３におけるＳｉの含有量は、誘電体セラミックスのＢサイトの元素濃度を１００ａｔｍ％とした場合、０．１～２．５ａｔｍ％とすることができる。これにより、後述する焼成工程におけるセラミック素体１１の焼結性を調整し、Ｓｉを含む小粒子２１ａを多数偏析させることができる。また、他の添加物の含有量は、セラミック素体１１の焼結性等を鑑みて適宜調整することができる。
【0087】
セラミックシート１０１，１０２の厚みは、焼成後のセラミック層１８の厚みに応じて調整される。セラミックシート１０３の厚みは、焼成後のカバー部１７の厚みに応じて適宜調整される。
【0088】
図８に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極パターン１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極パターン１１３が形成されている。内部電極パターン１１２，１１３は、セラミックシート１０１，１０２上に導電性ペーストを印刷することにより形成することができる。なお、カバー用セラミックシート１０３には内部電極パターンを形成しない。
【0089】
各セラミックシート１０１，１０２，１０３には、セラミック素体１１を個片化する際のカットラインＬｘ，Ｌｙが示されている。各内部電極パターン１１２，１１３は、例えば、１本のカットラインＬｙを跨いで延びる矩形状に構成される。但し、第２内部電極パターン１１３は、第１内部電極パターン１１２とはＸ軸方向又はＹ軸方向に１チップ分ずれて形成されている。
【0090】
（ステップＳ０２：積層）
ステップＳ０２では、図９に示すように、セラミックシート１０１，１０２，１０３を積層し、積層シート１０４を作製する。
ステップＳ０２では、図９に示すように、セラミックシート１０１，１０２，１０３を積層し、積層シート１０４を作製する。
【0091】
図９に示す積層シート１０４では、電極積層部１６を形成するセラミックシート１０１，１０２が交互に積層され、そのＺ軸方向上下に、カバー用セラミックシート１０３が積層される。これらのセラミックシート１０１，１０２，１０３は、圧着されることにより一体化される。なお、セラミックシート１０１，１０２，１０３の枚数は図９に示す例に限定されない。
【0092】
（ステップＳ０３：切断）
ステップＳ０３では、積層シート１０４をカットラインＬｘ，Ｌｙに沿って切断することにより、未焼成のセラミック素体１１を作製する。
ステップＳ０３では、積層シート１０４をカットラインＬｘ，Ｌｙに沿って切断することにより、未焼成のセラミック素体１１を作製する。
【0093】
（ステップＳ０４：焼成）
ステップＳ０４では、未焼成のセラミック素体１１を焼結させる。これにより、図１～３に示すセラミック素体１１が作製される。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ステップＳ０４では、未焼成のセラミック素体１１を焼結させる。これにより、図１～３に示すセラミック素体１１が作製される。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【0094】
本実施形態においては、焼成条件を調整することにより、端部領域１７１に、結晶粒２０に対する個数比が４０％以上９５％以下の小粒子２１ａを形成することができる。例えば、低めの焼成温度で短時間維持し、速やかに降温することで、小粒子２１ａの数を増加させることができる。具体的な焼成温度、昇温速度、及び降温速度は、セラミック素体１１に用いられるセラミックスラリーの組成によって調整することができる。一例として、誘電体セラミックスとしてチタンジルコン酸バリウムカルシウム系材料を用いる場合には、焼成温度を１２５０～１３００℃程度とし、最高温度域の酸素分圧を１０－１１～１０－１０（ａｔｍ）程度とし、焼成温度で５秒～１分程度維持し、その後降温させる。例えば、昇温速度及び降温速度は、５０～１５０℃／ｍｉｎの間で調整することができる。
【0095】
（ステップＳ０５：外部電極形成）
ステップＳ０５では、焼成されたセラミック素体１１のＸ軸方向端部に外部電極１４ａ，１４ｂを形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。
ステップＳ０５では、焼成されたセラミック素体１１のＸ軸方向端部に外部電極１４ａ，１４ｂを形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。
【0096】
例えば、セラミック素体１１のＸ軸方向両端部に導電性ぺーストを塗布し、焼き付けて、下地層１４４を形成する。導電性ペーストの塗布は、ディップ法、印刷法等で行うことができる。この下地層１４４上に、１又は複数のメッキ膜を形成し、メッキ層１４５を形成することができる。各メッキ膜は、例えば、電解メッキ法によって形成することができる。
【0097】
以上の各工程により、図１～３に示す積層セラミックコンデンサ１０が製造される。なお、本実施形態における製造方法は、上述の例に限定されない。例えば、ステップ０５の導電性ペーストの塗布を、ステップＳ０４の焼成工程の前に行ってもよい。これにより、セラミック素体１１の焼成と同時に、下地層１４４を形成することができる。
【0098】
本実施形態によれば、メッキ層１４５の形成によって発生した水素が外部電極１４に吸蔵された場合でも、カバー部１７の端部領域１７１に小粒子２１ａが多数偏析されるため、電極積層部１６への水素の拡散を抑制することができる。したがって、積層セラミックコンデンサ１０の信頼性の低下を抑制することができる。
【0099】
［実施例及び比較例］
上記実施形態の実施例及び比較例について説明する。実施例１～８では、カバー部の端部領域の断面における小粒子個数比が、結晶粒の数の４０％以上９５％以下となる条件で積層セラミックコンデンサのサンプルを作製した。また、比較例１，２では、上記小粒子個数比が４０％未満となる条件で積層セラミックコンデンサのサンプルを作製した。上記小粒子個数比は、カバー部の組成、焼成温度及び焼成温度の維持時間によって調整した。
上記実施形態の実施例及び比較例について説明する。実施例１～８では、カバー部の端部領域の断面における小粒子個数比が、結晶粒の数の４０％以上９５％以下となる条件で積層セラミックコンデンサのサンプルを作製した。また、比較例１，２では、上記小粒子個数比が４０％未満となる条件で積層セラミックコンデンサのサンプルを作製した。上記小粒子個数比は、カバー部の組成、焼成温度及び焼成温度の維持時間によって調整した。
【0100】
実施例１～８及び比較例１，２ではいずれも、積層セラミックコンデンサのサンプルのサイズを１．０ｍｍ×０．５ｍｍ×０．５ｍｍとした。各カバー部のＺ軸方向の寸法は、８０μｍとした。また、実施例１～８及び比較例１，２では、積層セラミックコンデンサのサンプルにおける上記小粒子個数比以外の構成を実質的に同様とした。
【0101】
（実施例１）
実施例１では、まず、導電性ペーストを印刷した第１及び第２セラミックシートと、導電性ペーストを印刷しないカバー用セラミックシートと、を準備した。カバー用セラミックシートは、主成分の誘電体セラミックスと、添加物と、を含むものとした。主成分の誘電体セラミックスは、Ｂａ，Ｃａ，Ｔｉ，Ｚｒを含むチタン酸ジルコン酸バリウムカルシウム（（Ｂａ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ３、ＢＣＴＺ）とした。この誘電体セラミックスにおいて、Ｔｉ及びＺｒの原子数の和に対するＢａ及びＣａの原子数の和の比率（（Ｂａ＋Ｃａ）／（Ｔｉ＋Ｚｒ））は、０．９９７とした。また、添加剤は、Ｃａ，Ｚｒ、Ｈｏ、Ｍｇ、Ｍｎ、Ｖ、Ｓｉを含むものとした。表１に示すように、（Ｔｉ＋Ｚｒ）を１００ａｔｍ％としたときのＭｇの含有量は１．５ａｔｍ％、Ｓｉの含有量は１．０ａｔｍ％とした。
実施例１では、まず、導電性ペーストを印刷した第１及び第２セラミックシートと、導電性ペーストを印刷しないカバー用セラミックシートと、を準備した。カバー用セラミックシートは、主成分の誘電体セラミックスと、添加物と、を含むものとした。主成分の誘電体セラミックスは、Ｂａ，Ｃａ，Ｔｉ，Ｚｒを含むチタン酸ジルコン酸バリウムカルシウム（（Ｂａ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ３、ＢＣＴＺ）とした。この誘電体セラミックスにおいて、Ｔｉ及びＺｒの原子数の和に対するＢａ及びＣａの原子数の和の比率（（Ｂａ＋Ｃａ）／（Ｔｉ＋Ｚｒ））は、０．９９７とした。また、添加剤は、Ｃａ，Ｚｒ、Ｈｏ、Ｍｇ、Ｍｎ、Ｖ、Ｓｉを含むものとした。表１に示すように、（Ｔｉ＋Ｚｒ）を１００ａｔｍ％としたときのＭｇの含有量は１．５ａｔｍ％、Ｓｉの含有量は１．０ａｔｍ％とした。
【0102】
これらのセラミックシートを図９に示すように積層及び圧着して積層シートを作製し、この積層シートを切断して未焼成のセラミック素体を作製した。続いて、未焼成のセラミック素体を焼成した。焼成工程では、表１に示すように、焼成温度を１２６０℃、焼成温度の維持時間を０．１分とした。そして、下地層、メッキ層を形成することで、図１～３に示すような外部電極を形成した。これにより、実施例１のサンプルを作製した。
【0103】
（実施例２）
表１に示すように、カバー用セラミックシートの添加物について、（Ｔｉ＋Ｚｒ）を１００ａｔｍ％としたときのＭｇの含有量を１．０ａｔｍ％とした以外は、実施例１と同様に実施例２のサンプルを作製した。
表１に示すように、カバー用セラミックシートの添加物について、（Ｔｉ＋Ｚｒ）を１００ａｔｍ％としたときのＭｇの含有量を１．０ａｔｍ％とした以外は、実施例１と同様に実施例２のサンプルを作製した。
【0104】
（実施例３）
表１に示すように、カバー用セラミックシートの添加物について、（Ｔｉ＋Ｚｒ）を１００ａｔｍ％としたときのＳｉの含有量を１．５ａｔｍ％とし、焼成温度を１２５０℃とした以外は、実施例１と同様に実施例３のサンプルを作製した。
表１に示すように、カバー用セラミックシートの添加物について、（Ｔｉ＋Ｚｒ）を１００ａｔｍ％としたときのＳｉの含有量を１．５ａｔｍ％とし、焼成温度を１２５０℃とした以外は、実施例１と同様に実施例３のサンプルを作製した。
【0105】
（実施例４）
表１に示すように、カバー用セラミックシートの添加物としてＭｇを添加せず、焼成温度を１２５０℃とした以外は、実施例１と同様に実施例４のサンプルを作製した。
表１に示すように、カバー用セラミックシートの添加物としてＭｇを添加せず、焼成温度を１２５０℃とした以外は、実施例１と同様に実施例４のサンプルを作製した。
【0106】
（比較例１）
表１に示すように、焼成温度の維持時間を１２分とした以外は、実施例１と同様に比較例１のサンプルを作製した。
表１に示すように、焼成温度の維持時間を１２分とした以外は、実施例１と同様に比較例１のサンプルを作製した。
【0107】
（実施例５）
カバー用セラミックシートの組成と、焼成温度を変更した以外は、実施例１と同様に実施例５のサンプルを作製した。
カバー用セラミックシートの組成と、焼成温度を変更した以外は、実施例１と同様に実施例５のサンプルを作製した。
【0108】
実施例５において、カバー部に対応するカバー用セラミックシートは、主成分の誘電体セラミックスとして、Ｂａ，Ｔｉを含むチタン酸バリウム（ＢａＴｉＯ３、ＢＴ）を含むものとした。この誘電体セラミックスにおいて、Ｔｉの原子数に対するＢａの原子数の比率（Ｂａ／Ｔｉ）は、０．９９８とした。また、カバー用セラミックシートの添加物は、Ｈｏ、Ｍｇ、Ｍｎ、Ｖ、Ｓｉを含むものとした。表１に示すように、Ｔｉを１００ａｔｍ％としたときのＭｇの含有量は１．５ａｔｍ％、Ｓｉの含有量は１．０ａｔｍ％とした。また、実施例５では、焼成温度を１２７５℃とした。
【0109】
（実施例６）
表１に示すように、カバー用セラミックシートの添加物について、Ｔｉを１００ａｔｍ％としたときのＭｇの含有量を１．０ａｔｍ％とした以外は、実施例５と同様に実施例６のサンプルを作製した。
表１に示すように、カバー用セラミックシートの添加物について、Ｔｉを１００ａｔｍ％としたときのＭｇの含有量を１．０ａｔｍ％とした以外は、実施例５と同様に実施例６のサンプルを作製した。
【0110】
（実施例７）
表１に示すように、カバー用セラミックシートの添加物について、Ｔｉを１００ａｔｍ％としたときのＳｉの含有量を１．５ａｔｍ％とし、焼成温度を１２６０℃とした以外は、実施例５と同様に実施例７のサンプルを作製した。
表１に示すように、カバー用セラミックシートの添加物について、Ｔｉを１００ａｔｍ％としたときのＳｉの含有量を１．５ａｔｍ％とし、焼成温度を１２６０℃とした以外は、実施例５と同様に実施例７のサンプルを作製した。
【0111】
（実施例８）
表１に示すように、カバー用セラミックシートの添加物としてＭｇを添加せず、焼成温度を１２６０℃とした以外は、実施例５と同様に実施例８のサンプルを作製した。
表１に示すように、カバー用セラミックシートの添加物としてＭｇを添加せず、焼成温度を１２６０℃とした以外は、実施例５と同様に実施例８のサンプルを作製した。
【0112】
（比較例２）
表１に示すように、焼成温度の維持時間を１２分とした以外は、実施例５と同様に比較例１のサンプルを作製した。
表１に示すように、焼成温度の維持時間を１２分とした以外は、実施例５と同様に比較例１のサンプルを作製した。
【0113】
【表1】
【0114】
（結晶粒の平均粒径）
実施例及び比較例の各サンプルを研磨し、Ｘ－Ｚ平面に平行で、かつ、積層セラミックコンデンサのＹ軸方向の中央部を通る断面を露出した。続いて、ＳＥＭを用いて、当該断面を３万～５万倍に拡大し、結晶粒が５０個以上含まれる観察対象領域を撮像した。上記観察対象領域は、領域Ｒ１に相当する位置とした。すなわち、この観察対象領域の位置は、カバー部における、外部電極のＸ軸方向端部と電極積層部との間であって、Ｚ軸方向における中央部とした。そして、上述の「小粒子個数比の算出方法」に従って、この観察対象領域に含まれる５０個の結晶粒の平均粒径を算出した。この結果を、表１に示す。
実施例及び比較例の各サンプルを研磨し、Ｘ－Ｚ平面に平行で、かつ、積層セラミックコンデンサのＹ軸方向の中央部を通る断面を露出した。続いて、ＳＥＭを用いて、当該断面を３万～５万倍に拡大し、結晶粒が５０個以上含まれる観察対象領域を撮像した。上記観察対象領域は、領域Ｒ１に相当する位置とした。すなわち、この観察対象領域の位置は、カバー部における、外部電極のＸ軸方向端部と電極積層部との間であって、Ｚ軸方向における中央部とした。そして、上述の「小粒子個数比の算出方法」に従って、この観察対象領域に含まれる５０個の結晶粒の平均粒径を算出した。この結果を、表１に示す。
【0115】
表１に示すように、実施例１～８及び比較例１～２では、端部領域の断面における結晶粒の平均粒径が、５０ｎｍ以上５００ｎｍ以下であった。実施例１～８のうち、実施例１，４，６，８では、結晶粒の平均粒径が１７０ｎｍ以上２５０ｎｍ以下であった。
【0116】
（小粒子個数比の算出）
続いて、各サンプルの上記観察対象領域の画像を用いて、上述の「小粒子個数比の算出方法」に従って、結晶粒の数に対する小粒子の数の比率（小粒子個数比）を算出した。
続いて、各サンプルの上記観察対象領域の画像を用いて、上述の「小粒子個数比の算出方法」に従って、結晶粒の数に対する小粒子の数の比率（小粒子個数比）を算出した。
【0117】
まず、上記観察対象領域内の結晶粒の数を算出した。続いて、上述の粒径の算出方法に基づいて、同一の観察対象領域内に位置する各偏析粒子の粒径を算出した。粒径を算出した偏析粒子のうち、結晶粒の平均粒径の０．５％以上１０％以下となる小粒子の数をカウントした。そして、上記観察対象領域内の結晶粒の数を１００％とした場合の、小粒子の数の比率（小粒子の数／結晶粒の数×１００）を、「小粒子個数比」として算出した。この結果を、表１に示す。
【0118】
表１に示すように、実施例１～８では、いずれも、小粒子個数比が４０％以上９５％以下であった。これに対し、比較例１及び２では、小粒子個数比が０％であった。
【0119】
（高温負荷試験）
続いて、実施例１～８及び比較例１，２に対して、１２５℃において定格電圧の２倍の電圧を印加し、リーク電流値が測定開始時から２０％以上上昇した時間（絶縁抵抗（ＩＲ）劣化開始時間）を測定した。この結果を、表１に示す。
続いて、実施例１～８及び比較例１，２に対して、１２５℃において定格電圧の２倍の電圧を印加し、リーク電流値が測定開始時から２０％以上上昇した時間（絶縁抵抗（ＩＲ）劣化開始時間）を測定した。この結果を、表１に示す。
【0120】
表１に示すように、小粒子個数比が０％である比較例１及び２では、ＩＲ劣化開始時間がいずれも１０００時間以下であった。これに対し、小粒子個数比が４０％以上９５％以下の実施例１～８では、ＩＲ劣化開始時間がいずれも２０００時間以上であった。これにより、端部領域における小粒子個数比を４０％以上９５％以下とすることで、過酷な条件下においてもＩＲ劣化の開始を遅らせることができるとわかった。
【0121】
また、実施例１～８のうち、結晶粒の平均粒径が１７０ｎｍ以上２５０ｎｍ以下である実施例１，４，６，８では、ＩＲ劣化開始時間が３０００時間以上となった。これにより、端部領域の結晶粒の平均粒径を１７０ｎｍ以上２５０ｎｍ以下とすることで、ＩＲ劣化の開始をより遅らせることができるとわかった。
【0122】
［他の実施形態］
以上、本発明の主な実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
以上、本発明の主な実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【0123】
第１実施形態では、主に、外部電極１４からカバー部１７の第１端部領域１７１に放出される水素の拡散を抑制する構成について説明した。一方で、サイドマージン部１５も、図３に示すように、外部電極１４の第２延在部１４３と電極積層部１６の間に位置する第２端部領域１５１を含んでおり、水素の移動経路となりやすい。そこで、サイドマージン部１５の第２端部領域１５１の断面における小粒子個数比を調整することで、外部電極１４からサイドマージン部１５の第２端部領域１５１に放出される水素の拡散を抑制することができる。
【0124】
具体的に、サイドマージン部１５の第２端部領域１５１の断面では、偏析粒子２１のうち、結晶粒２０の平均粒径の０．５％以上１０％以下の粒径を有する小粒子２１ａの数が、結晶粒２０の数の４０％以上９５％以下となることが好ましい。これにより、第２端部領域１５１において水素の拡散を抑制でき、絶縁抵抗の低下を抑制することができる。
【0125】
この例において、積層セラミックコンデンサ１０は、サイドマージン部１５を後付けする工法で製造されてもよい。すなわち、電極積層部１６及びカバー部１７に対応するセラミックシートの積層体を個片化した後に、その積層体のＹ軸方向両側に、未焼成のサイドマージン部１５を形成する。このような製造方法を適用することにより、サイドマージン部１５の組成を調整することが容易になる。
【0126】
さらに、カバー部１７の第１端部領域１７１及びサイドマージン部１５の第２端部領域１５１の双方の断面において、小粒子個数比を４０％以上９５％以下とすることで、絶縁抵抗の低下をより一層抑制することができる。
【0127】
また、外部電極１４の構成は上述の例に限定されず、例えば、第１主面Ｍ１又は第２主面Ｍ２の一方にのみ第１延在部１４２が形成されていてもよい。また、外部電極１４は、側面Ｓ１，Ｓ２上に形成されていなくてもよい。
【0128】
また、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明は一対の外部電極を有する積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
【符号の説明】
【0129】
１０ 積層セラミックコンデンサ
１１ セラミック素体
１２，１３ 内部電極
１４，１４ａ，１４ｂ 外部電極
１５，１５ａ，１５ｂ サイドマージン部
１６ 電極積層部
１７，１７ａ，１７ｂ カバー部
１７１ 端部領域
１７２ 中央領域
２０ 結晶粒
２１ 偏析粒子
２１ａ 小粒子
Ｅ１，Ｅ２ 端面
Ｓ１，Ｓ２ 側面
Ｍ１，Ｍ２ 主面
１１ セラミック素体
１２，１３ 内部電極
１４，１４ａ，１４ｂ 外部電極
１５，１５ａ，１５ｂ サイドマージン部
１６ 電極積層部
１７，１７ａ，１７ｂ カバー部
１７１ 端部領域
１７２ 中央領域
２０ 結晶粒
２１ 偏析粒子
２１ａ 小粒子
Ｅ１，Ｅ２ 端面
Ｓ１，Ｓ２ 側面
Ｍ１，Ｍ２ 主面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】