特開 2023-131022 半導体装置の製造方法、及び、半導体ウエハ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023131022

(43)【公開日】2023-09-21

(54)【発明の名称】半導体装置の製造方法、及び、半導体ウエハ

(51)【国際特許分類】

   G03F 9/00 20060101AFI20230913BHJP

   H01L 21/20 20060101ALI20230913BHJP

   H01L 21/822 20060101ALI20230913BHJP

【ＦＩ】

G03F9/00 H

H01L21/20

H01L27/04 Z

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022035666

(22)【出願日】2022-03-08

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】藤岡 仁志

(72)【発明者】

【氏名】小柴 健

(72)【発明者】

【氏名】戸川 勤博

(72)【発明者】

【氏名】荒内 琢士

【テーマコード（参考）】

2H197

5F038

5F152

【Ｆターム（参考）】

2H197EB08

2H197EB09

2H197EB10

2H197EB23

2H197HA03

5F038CA13

5F038EZ02

5F038EZ13

5F038EZ14

5F038EZ15

5F038EZ19

5F038EZ20

5F152AA07

5F152LM10

5F152MM18

5F152NN05

5F152NN27

5F152NN30

5F152NQ02

5F152NQ17

(57)【要約】

【課題】 エピタキシャル層にファセット面が形成される場合に、アライメントを適切に行う。
【解決手段】 半導体装置の製造方法であって、上面に凹形状のアライメントマークを有するとともに前記上面に立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜しているＳｉＣ基板を準備する工程と、前記ＳｉＣ基板の前記上面に前記アライメントマークを覆うようにエピタキシャル層を成長させる工程と、前記ＳｉＣ基板の前記上面に構造物を形成する工程、を有する。前記構造物が、前記ＳｉＣ基板の前記上面において前記アライメントマークから［１１－２０］方向側に間隔Ｐを開けた位置に形成される。前記アライメントマークの深さＤ、前記垂線の前記［０００１］方向に対する傾斜角度θに対して、前記間隔Ｐが、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たす。
【選択図】図１６

【特許請求の範囲】

【請求項1】

半導体装置の製造方法であって、
上面に凹形状のアライメントマークを有し、前記上面に立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜しているＳｉＣ基板を準備する工程と、
前記ＳｉＣ基板の前記上面に、前記アライメントマークを覆うようにエピタキシャル層を成長させる工程と、
前記ＳｉＣ基板の前記上面に構造物を形成する工程、
を有し、
前記構造物が、前記ＳｉＣ基板の前記上面に沿って前記アライメントマークから［１１－２０］方向側に間隔Ｐを開けた位置に形成され、
前記アライメントマークの深さＤ、前記垂線の前記［０００１］方向に対する傾斜角度θに対して、前記間隔Ｐが、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たす、
製造方法。

【請求項2】

前記構造物を形成する前記工程では、前記エピタキシャル層を形成する前に、前記ＳｉＣ基板の前記上面に凹形状の前記構造物を形成する、請求項１に記載の製造方法。

【請求項3】

前記構造物を形成する前記工程では、前記エピタキシャル層の前記上面に凸形状または凹形状の前記構造物を形成する、請求項１に記載の製造方法。

【請求項4】

前記ＳｉＣ基板の前記上面を上から見たときに、前記アライメントマークの［１１－２０］方向側の縁部が［１１－２０］方向に対して垂直である、請求項１～３のいずれか一項に記載の製造方法。

【請求項5】

前記アライメントマークが第１アライメントマークであり、
前記エピタキシャル層を成長させる前記工程において、前記エピタキシャル層の前記上面に前記第１アライメントマークの形状に応じた凹形状の第２アライメントマークが形成され、
前記第２アライメントマークを用いてアライメントを行う工程をさらに有する、
請求項１～４のいずれか一項に記載の製造方法。

【請求項6】

半導体ウエハであって、
上面に凹形状のアライメントマークを有し、前記上面に立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜しており、ＳｉＣによって構成されているベース基板と、
前記ベース基板の前記上面に設けられており、前記アライメントマークを覆っているエピタキシャル層と、
前記ベース基板の上面または前記エピタキシャル層の上面に設けられている構造物、
を有し、
前記構造物が、前記ベース基板の前記上面に沿って前記アライメントマークから［１１－２０］方向側に間隔Ｐを開けた位置に配置されており、
前記アライメントマークの深さＤ、前記垂線の前記［０００１］方向に対する傾斜角度θに対して、前記間隔Ｐが、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たす、
半導体ウエハ。

【請求項7】

前記構造物が、前記ベース基板の前記上面に設けられた凹部である、請求項６に記載の半導体ウエハ。

【請求項8】

前記構造物が、前記エピタキシャル層の前記上面に設けられた凸部または凹部である、請求項６に記載の半導体ウエハ。

【請求項9】

前記ベース基板の前記上面を上から見たときに、前記アライメントマークの［１１－２０］方向側の縁部が［１１－２０］方向に対して垂直である、請求項６～８のいずれか一項に記載の半導体ウエハ。

【請求項10】

前記アライメントマークが第１アライメントマークであり、
前記エピタキシャル層の前記上面に前記第１アライメントマークの形状に応じた凹形状の第２アライメントマークが設けられている、
請求項６～９のいずれか一項に記載の半導体ウエハ。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、半導体装置の製造方法、及び、半導体ウエハに関する。

【0002】

特許文献１には、上面に凹形状のアライメントマークが形成されたＳｉＣ基板が開示されている。このＳｉＣ基板では、［１１－２０］方向がオフ方向となるように上面が（０００１）面に対して傾斜している。すなわち、このＳｉＣ基板では、ＳｉＣ基板の上面に立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜している。このＳｉＣ基板の表面にアライメントマークを覆うようにエピタキシャル層を成長させると、アライメントマークに対して［１１－２０］方向側に隣接する位置に、ＳｉＣ基板の上面に対して傾斜したファセット面が形成される。特許文献１の技術では、アライメントマークの形状を所定の形状とすることによって、ファセット面の形成を抑制する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】２０１９－０５６７２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の技術を用いたとしても、ファセット面の形成を防止できない場合がある。また、種々の制約により、特許文献１のようにアライメントマークを形成できず、ファセット面の形成を防止できない場合がある。アライメントマークを覆うようにエピタキシャル層を形成した場合は、その後は、エピタキシャル層の表面の凹部（すなわち、アライメントマークに倣って形成された凹部）を用いてアライメントを行うことになる。このとき、エピタキシャル層に形成されたファセット面が他の構造物と干渉すると、エピタキシャル層の表面の凹部をアライメント装置で正しく認識することができず、アライメントを適切に行うことができない。本明細書では、エピタキシャル層にファセット面が形成される場合でも、アライメントを適切に行うことが可能な技術を提案する。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置の製造方法は、上面に凹形状のアライメントマークを有するとともに前記上面に立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜しているＳｉＣ基板を準備する工程と、前記ＳｉＣ基板の前記上面に前記アライメントマークを覆うようにエピタキシャル層を成長させる工程と、前記ＳｉＣ基板の前記上面に構造物を形成する工程、を有する。前記構造物が、前記ＳｉＣ基板の前記上面に沿って前記アライメントマークから［１１－２０］方向側に間隔Ｐを開けた位置に形成される。前記アライメントマークの深さＤ、前記垂線の前記［０００１］方向に対する傾斜角度θに対して、前記間隔Ｐが、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たす。

【0006】

なお、アライメントマークを有するＳｉＣ基板を準備する前記工程は、アライメントマークを有するＳｉＣ基板を製造施設に持ち込む工程であってもよいし、ＳｉＣ基板にアライメントマークを形成する工程であってもよい。

【0007】

ＳｉＣ基板の上面に構造物を形成する前記工程は、エピタキシャル層の形成前に実施されてもよいし、エピタキシャル層の形成後に実施されてもよい。すなわち、ＳｉＣ基板の上面に構造物を形成する前記工程における「ＳｉＣ基板の上面」は、エピタキシャル層の形成前のＳｉＣ基板の上面であってもよいし、エピタキシャル層の形成後のＳｉＣ基板の上面（すなわち、エピタキシャル層の上面）であってもよい。

【0008】

発明者らの実験により、アライメントマークを覆うようにエピタキシャル層を成長させるときにアライメントマークに隣接して形成されるファセット面の幅を、ＳｉＣ基板の上面の［０００１］方向に対する傾斜角度θ（いわゆる、オフ角）とアライメントマークの深さＤから予測できることができることが分かった。一般的に、ファセット面の幅はＷ＝Ｄ／ｔａｎθの数式により算出される計算幅Ｗよりも狭くなる。したがって、Ｄ／ｔａｎθ＜Ｐの関係を満たすように間隔Ｐを設定することで、ファセット面が構造物と干渉することを抑制できる。また、間隔Ｐを無駄に広くすると、間隔Ｐによって占有される領域が広くなり、ＳｉＣ基板から製造可能な半導体装置の数の減少等に繋がる。上記のように、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθ（すなわち、Ｗ＜Ｐ＜１０Ｗ）の関係を満たすように間隔Ｐを設定することで、間隔Ｐを無駄に広げることなく、ファセット面と構造物の干渉を抑制できる。ファセット面と構造物の干渉を抑制できるので、エピタキシャル層の表面の凹部（すなわち、アライメントマークに倣って形成された凹部）を用いて適切にアライメントを行うことができる。

【図面の簡単な説明】

【0009】

【図1】ＳｉＣ基板の平面図。

【図2】ＳｉＣ基板の断面図。

【図3】ＳｉＣ基板（すなわち、ベース基板）の上面のアライメントマークの平面図。

【図4】アライメントマーク形成工程の説明図。

【図5】アライメントマーク形成工程の説明図。

【図6】アライメントマーク形成工程の説明図。

【図7】アライメントマーク形成工程の説明図。

【図8】アライメントマーク形成工程の説明図。

【図9】アライメントマーク形成工程の説明図。

【図10】アライメントマーク形成工程の説明図。

【図11】アライメントマークの拡大断面図。

【図12】ＳｉＣ層の上面のアライメントマークの平面図。

【図13】エピタキシャル成長工程の説明図。

【図14】エピタキシャル成長工程の説明図。

【図15】エピタキシャル成長工程の説明図。

【図16】エピタキシャル成長工程の説明図。

【図17】実施例２のアライメントマークの拡大断面図。

【図18】実施例２のエピタキシャル成長工程の説明図。

【図19】実施例２の構造物形成工程の説明図。

【図20】実施例２の変形例の構造物形成工程の説明図。

【図21】ＳｉＣ基板（すなわち、ベース基板）の上面のアライメントマークの変形例を示す平面図。

【発明を実施するための形態】

【0010】

本明細書が開示する一例の製造方法においては、前記構造物を形成する前記工程では、前記エピタキシャル層を形成する前に、前記ＳｉＣ基板の前記上面に凹形状の前記構造物を形成してもよい。また、本明細書が開示する他の例の製造方法においては、前記構造物を形成する前記工程では、前記エピタキシャル層の前記上面に凸形状または凹形状の前記構造物を形成してもよい。

【0011】

これらのように、構造物は、エピタキシャル層が形成される前に形成されてもよいし、エピタキシャル層が形成された後に形成されてもよい。

【0012】

本明細書が開示する一例の製造方法においては、前記ＳｉＣ基板の前記上面を上から見たときに、前記アライメントマークの［１１－２０］方向側の縁部が［１１－２０］方向に対して垂直であってもよい。

【0013】

この構成によれば、計算幅Ｗが実際のファセット面の幅の最大値により高い精度で合致し易い。

【0014】

本明細書が開示する一例の製造方法においては、前記アライメントマークが第１アライメントマークであってもよい。前記エピタキシャル層を成長させる前記工程において、前記エピタキシャル層の前記上面に前記第１アライメントマークの形状に応じた凹形状の第２アライメントマークが形成されてもよい。この製造方法は、前記第２アライメントマークを用いてアライメントを行う工程をさらに有していてもよい。

【0015】

また、本明細書は、新たな半導体ウエハを開示する。この半導体ウエハは、ベース基板とエピタキシャル層と構造物を有する。前記ベース基板は、上面に凹形状のアライメントマークを有し、前記上面に立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜しており、ＳｉＣによって構成されている。前記エピタキシャル層は、前記ベース基板の前記上面に設けられており、前記アライメントマークを覆っている。前記構造物は、前記ベース基板の上面または前記エピタキシャル層の上面に設けられている。前記構造物が、前記ベース基板の前記上面に沿って前記アライメントマークから［１１－２０］方向側に間隔Ｐを開けた位置に配置されている。前記アライメントマークの深さＤ、前記垂線の前記［０００１］方向に対する傾斜角度θに対して、前記間隔Ｐが、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たす。

【0016】

この半導体ウエハによれば、エピタキシャル層の表面の凹部を用いて適切にアライメントを行うことができる。

【0017】

本明細書が開示する一例の半導体ウエハでは、前記構造物が、前記ベース基板の前記上面に設けられた凹部であってもよい。また、本明細書が開示する他の例の半導体ウエハでは、前記構造物が、前記エピタキシャル層の前記上面に設けられた凸部または凹部であってもよい。

【0018】

これらのように、構造物は、ベース基板の上面に設けられていてもよいし、エピタキシャル層の上面に設けられていてもよい。

【0019】

本明細書が開示する一例の半導体ウエハでは、前記ベース基板の前記上面を上から見たときに、前記アライメントマークの［１１－２０］方向側の縁部が［１１－２０］方向に対して垂直であってもよい。

【0020】

この構成によれば、計算幅Ｗが実際のファセット面の幅の最大値により高い精度で合致し易い。

【0021】

本明細書が開示する一例の半導体ウエハでは、前記アライメントマークが第１アライメントマークであってもよい。前記エピタキシャル層の前記上面に前記第１アライメントマークの形状に応じた凹形状の第２アライメントマークが設けられていてもよい。

【実施例0022】

実施例１の製造方法では、図１、２に示すＳｉＣ基板１２から半導体装置を製造する。ＳｉＣ基板１２は、４Ｈ－ＳｉＣにより構成されている。以下では、ＳｉＣ基板１２の厚み方向をｚ方向といい、ｚ方向に直交する一方向をｘ方向といい、ｚ方向及びｘ方向に直交する方向をｙ方向という。ｘ方向及びｙ方向は、ＳｉＣ基板１２の上面１２ａに平行である。図２に示すように、ＳｉＣ基板１２の［１－１００］方向はｙ方向と一致している。ＳｉＣ基板１２の（０００１）面は、ＳｉＣ基板１２の上面１２ａに対して、［１－１００］方向を軸としてオフ角θだけ傾斜している。すなわち、（０００１）面は、［１１－２０］方向と［０００１］方向を含む断面において、上面１２ａに対して傾斜している。図２の垂線１２ｓは、上面１２ａに立てた垂線を示している。（０００１）面が上面１２ａに対してオフ角θだけ傾斜していることで、垂線１２ｓが［０００１］方向に対して［１１－２０］方向側にオフ角θだけ傾斜している。なお、オフ角θは、１０度以下であってもよく、５度以下であってもよい。例えば、オフ角θを約４度とすることができる。図１に示すように、ＳｉＣ基板１２の上面１２ａを平面視した状態では、ｘ方向は［１１－２０］方向に沿って伸びている。

【0023】

実施例１の製造方法では、まず、アライメントマーク形成工程を実施する。アライメントマーク形成工程では、ＳｉＣ基板１２の上面１２ａに、図３に示す複数のアライメントマーク２０を形成する。各アライメントマーク２０は、ＳｉＣ基板１２の上面１２ａに設けられた凹形状である。各アライメントマーク２０は、上面１２ａにおいて、ｙ方向に沿って伸びる長辺とｘ方向に沿って伸びる短辺を有する長方形の形状を有している。したがって、ＳｉＣ基板１２の上面１２ａを上から見たときに、各アライメントマーク２０の［１１－２０］方向側の側面２４（すなわち、縁部）は、［１１－２０］方向に対して垂直に伸びている。各アライメントマーク２０は、ｘ方向に間隔Ｐを開けて配列されている。図１には示していないが、ＳｉＣ基板１２の上面１２ａは、半導体素子構造が形成される素子領域と、素子領域の外部の外部領域を有している。外部領域は、ダイシング等によってＳｉＣ基板１２を複数の半導体装置に分割するときに除去される領域等である。各アライメントマーク２０は、ＳｉＣ基板１２の上面１２ａのうちの外部領域に形成される。

【0024】

アライメントマーク形成工程では、種々の方法によってアライメントマーク２０を形成することができる。図４は、アライメントマーク２０の第１の形成方法を示している。第１の形成方法では、まず、図４に示すように、ＳｉＣ基板１２の上面１２ａ上に開口部３０ａを有するレジストマスク３０を形成する。次に、開口部３０ａ内でＳｉＣ基板１２の上面１２ａを異方性エッチングによりエッチングする。これによって、各開口部３０ａ内に凹形状のアライメントマーク２０が形成される。アライメントマーク２０の形成後に、レジストマスク３０は除去される。

【0025】

図５～７は、アライメントマーク２０の第２の形成方法を示している。なお、図５～７では、素子領域１３と外部領域１４の断面を示している。第２の形成方法では、まず、図５に示すように、ＳｉＣ基板１２の上面１２ａ上に、ハードマスク３２（例えば、酸化シリコンによって構成されたマスク）を形成する。ハードマスク３２は、ＳｉＣ基板１２に対するイオン注入範囲を制御するためのマスクである。次に、ハードマスク３２上に、開口部３４ａを有するレジストマスク３４を形成する。次に、図６に示すように、開口部３４ａ内でハードマスク３２を異方性エッチングによりエッチングする。これによって、ハードマスク３２に開口部３２ａを形成する。開口部３２ａはＳｉＣ基板１２に達するように形成されるので、開口部３２ａを形成するときにＳｉＣ基板１２の上面１２ａがオーバーエッチングされる。したがって、ＳｉＣ基板１２の上面１２ａに、凹形状が形成される。外部領域１４内に形成された凹形状が、アライメントマーク２０となる。ハードマスク３２に開口部３２ａを形成した後に、レジストマスク３４を除去する。次に、ハードマスク３２を介してＳｉＣ基板１２の上面１２ａにｎ型またはｐ型の不純物をイオン注入する。したがって、図７に示すように、開口部３２ａの下部でＳｉＣ基板１２に拡散層４０が形成される。素子領域１３内では、必要な位置に拡散層４０が形成される。また、外部領域１４内では、アライメントマーク２０の下部に拡散層４０が形成される。アライメントマーク２０の下部に拡散層４０が形成されても、特に問題はない。以上に説明したように、第２の形成方法では、イオン注入用のハードマスク３２に開口部３２ａを形成するときにＳｉＣ基板１２の上面１２ａがオーバーエッチングされる現象を利用して、アライメントマーク２０を形成する。

【0026】

図８～１０は、アライメントマーク２０の第３の形成方法を示している。なお、図８～１０では、素子領域１３と外部領域１４の断面を示している。第３の形成方法では、まず、図８に示すように、ＳｉＣ基板１２の上面１２ａ上に、開口部３６ａを有するレジストマスク３６を形成する。次に、レジストマスク３６を介してＳｉＣ基板１２の上面１２ａにｎ型またはｐ型の不純物をイオン注入する。したがって、図９に示すように、開口部３６ａの下部でＳｉＣ基板１２に拡散層４０が形成される。素子領域１３内では、必要な位置に拡散層４０が形成される。また、外部領域１４内では、アライメントマーク２０の形成予定位置に拡散層４０が形成される。次に、開口部３６ａ内でＳｉＣ基板１２を異方性エッチングによってエッチングする。これによって、図１０に示すように、ＳｉＣ基板１２の上面１２ａに凹形状を形成する。外部領域１４内に形成された凹形状が、アライメントマーク２０である。アライメントマーク２０の形成後に、レジストマスク３６は除去される。

【0027】

図１１は、図３のＸＩ－ＸＩ線における断面図を示している。すなわち、図１１は、アライメントマーク２０のうちのアライメントマーク２０ａ、２０ｂのｘ方向に沿う断面図を示している。なお、図１１ではアライメントマーク２０ａ、２０ｂを示しているが、他のアライメントマーク２０も図１１と同様の形状に形成されている。図１１に示すように、各アライメントマーク２０深さＤは、ｘ方向における各アライメントマーク２０の幅Ｗａよりも小さい。また、ｘ方向において、各アライメントマーク２０の間に間隔Ｐが設けられている。

【0028】

実施例１の製造方法では、アライメントマーク形成工程の次に、エピタキシャル成長工程を実施する。エピタキシャル成長工程では、ＳｉＣ基板１２の上面１２ａに図１３等に示すＳｉＣ層５０をエピタキシャル成長させる。ＳｉＣ層５０は、各アライメントマーク２０を覆うように形成される。各アライメントマーク２０がＳｉＣ層５０によって覆われると、ＳｉＣ層５０の表面にアライメントマーク２０の形状に倣った凹形状が形成される。以下では、ＳｉＣ層５０の表面に形成されるアライメントマーク２０の形状に倣った凹形状を、アライメントマーク６０という。図１２に示すように、各アライメントマーク６０の一部に、ファセット面６０Ｆが形成される。以下に、ファセット面６０Ｆの形成について説明する。

【0029】

図１３～１６は、エピタキシャル成長工程においてＳｉＣ基板１２の表面にＳｉＣ層５０がエピタキシャル成長する様子を示している。なお、以下では、エピタキシャル成長工程前のＳｉＣ基板１２をベース基板１２ｂといい、ベース基板１２ｂとＳｉＣ層５０の全体をＳｉＣ基板１２という。図１３に示すように、ベース基板１２ｂ上にＳｉＣ層５０を成長させると、ＳｉＣ層５０の上面にアライメントマーク２０の形状に倣った凹形状であるアライメントマーク６０が形成される。なお、以下では、アライメントマーク２０ａの形状に倣ったアライメントマーク６０をアライメントマーク６０ａといい、アライメントマーク２０ｂの形状に倣ったアライメントマーク６０をアライメントマーク６０ｂという場合がある。図１３に示すように、ベース基板１２ｂの上面１２ａ、アライメントマーク２０の［－１－１２０］方向側の側面２２、及び、アライメントマーク２０の底面２３に跨る範囲には、略均一な膜厚でＳｉＣ層５０が成長する。以下では、ベース基板１２ｂの上面１２ａ上のＳｉＣ層５０の膜厚（より詳細には、膜厚が均一な部分の膜厚）を、膜厚Ｔという。アライメントマーク２０の［１１－２０］方向側の側面２４には、ＳｉＣ層５０がほとんど成長しない。このため、アライメントマーク２０に対して［１１－２０］方向側で隣接する範囲内の上面１２ａでは、ＳｉＣ層５０が均一に成長しない。この範囲では、アライメントマーク２０から離れるに従ってＳｉＣ層５０の膜厚が厚くなるようにＳｉＣ層５０が成長し、ＳｉＣ層５０の表面６０Ｆが（０００１）面と平行となる。（０００１）面と平行な表面６０Ｆが、ファセット面６０Ｆである。

【0030】

図１３の状態からさらにＳｉＣ層５０の膜厚Ｔが厚くなると、図１４に示す状態となる。なお、図１４において、仮想線５０ｘは図１３の状態におけるＳｉＣ層５０の表面を表しており、膜厚増加量ΔＴ１は図１３の状態から増加した膜厚を示している。図１４に示すように、膜厚Ｔが増加しても、元のファセット面６０Ｆ上にはＳｉＣ層５０は成長しない。また、膜厚Ｔが増加すると、元のファセット面６０Ｆに対して［１１－２０］方向側で隣接する位置でＳｉＣ層５０の表面が（０００１）面と平行となるようにＳｉＣ層５０が成長する。すなわち、ファセット面６０Ｆが［１１－２０］方向側に拡大する。図１３、１４の幅Ｗｆは、ファセット面６０Ｆのｘ方向における幅を示している。図１３、１４から明らかなように、膜厚Ｔが増加すると、ファセット面６０Ｆの幅Ｗｆが広くなる。このように、膜厚Ｔがアライメントマーク２０の深さＤよりも小さい場合は、膜厚Ｔが増加するのに伴ってファセット面６０Ｆの幅Ｗｆが増加する。この場合、ファセット面６０Ｆの幅Ｗｆは、Ｗｆ＝Ｔ／ｔａｎθの関係を比較的正確に満たす。

【0031】

図１４の状態からさらに膜厚Ｔが増加すると、図１５に示すように、膜厚Ｔがアライメントマーク２０の深さＤに達する。すると、アライメントマーク２０がＳｉＣ層５０によって埋め込まれる。この状態（すなわち、Ｔ＝Ｄの状態）では、ファセット面６０Ｆの幅Ｗｆは、Ｗｆ＝Ｄ／ｔａｎθの関係を比較的正確に満たす。

【0032】

図１５の状態からさらに膜厚Ｔが増加すると、ＳｉＣ層５０は図１６に示すように成長する。なお、図１６において、仮想線５０ｙは図１５の状態（すなわち、Ｔ＝Ｄの状態）におけるＳｉＣ層５０の表面を表しており、膜厚増加量ΔＴ２は図１５の状態から増加した膜厚を示している。図１６において膜厚増加量ΔＴ２に示すように、アライメントマーク２０が埋め込まれた後では、ＳｉＣ層５０は全ての表面で略均一に成長する。すなわち、ファセット面６０Ｆ上に、その他の表面上と同様の均一な膜厚でＳｉＣ層５０が成長する。このようにＳｉＣ層５０が成長すると、ＳｉＣ層５０の膜厚Ｔが増加してもファセット面６０Ｆの幅Ｗｆがほとんど変化しない。したがって、膜厚Ｔが深さＤよりも厚い場合は、膜厚Ｔが増加しても、ファセット面６０Ｆの幅Ｗｆはほとんど変化しない。このため、膜厚Ｔが深さＤよりも大きい場合は、ファセット面６０Ｆの幅Ｗｆは、Ｗｆ＝Ｄ／ｔａｎθの関係を比較的正確に満たす。

【0033】

以上に説明したように、膜厚Ｔが深さＤよりも小さい場合（すなわち、図１３、１４の場合）には、ファセット面６０Ｆの幅Ｗｆは、Ｗｆ＝Ｔ／ｔａｎθの関係を比較的正確に満たす。この場合、Ｔ＜Ｄであるので、幅ＷｆはＷｆ＜Ｄ／ｔａｎθの関係を比較的正確に満たす。また、膜厚Ｔが深さＤ以上の場合（すなわち、図１５、１６の場合）には、幅Ｗｆは、Ｗｆ＝Ｄ／ｔａｎθの関係を比較的正確に満たす。したがって、通常は、膜厚Ｔにかかわらず、幅Ｗｆは、Ｗ＝Ｄ／ｔａｎθの数式により算出される計算幅Ｗよりも大きくならない。したがって、アライメントマーク２０ａとアライメントマーク２０ｂの間のｘ方向における間隔Ｐを上記数式により算出される計算幅Ｗよりも大きくすることで、アライメントマーク６０ａのファセット面６０Ｆがアライメントマーク６０ｂと干渉することを抑制できる。

【0034】

なお、ファセット面６０Ｆの実際の幅Ｗｆは、製造条件等の影響によって、計算幅Ｗよりも大きくなる場合がある。したがって、計算幅Ｗに対してマージンを設けて間隔Ｐを設けることが好ましい。但し、間隔Ｐを計算幅Ｗに対して必要以上に大きくすると、複数のアライメントマーク２０によって占有される面積が大きくなり、ＳｉＣ基板１２から製造される半導体装置の数の減少につながる。また、複数のアライメントマーク２０によって占有される面積が大きくなると、アライメント用カメラで複数のアライメントマークを撮影するときの撮影倍率が小さくなり、アライメント精度が低下する。種々の実験により、ファセット面６０Ｆの実際の幅Ｗｆが計算幅Ｗの１０倍にまで達することは無いことが分かった。したがって、間隔ＰをＷ＜Ｐ＜１０Ｗの関係（すなわち、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係）を満たすように設定すれば、アライメントマーク６０のファセット面６０Ｆが隣のアライメントマーク６０に干渉することを抑制できるとともに、複数のアライメントマーク２０によって占有される面積の拡大を防止できる。実施例１の製造方法では、間隔ＰがＷ＜Ｐ＜１０Ｗの関係を満たすので、アライメントマーク６０のファセット面６０Ｆが隣のアライメントマーク６０に干渉することを抑制できるとともに、複数のアライメントマーク２０によって占有される面積の拡大を防止できる。

【0035】

実施例１の製造方法では、エピタキシャル成長工程の次に、複数のアライメントマーク６０を用いたアライメント工程を実施する。例えば、複数のアライメントマーク６０を用いてアライメントを行って、ＳｉＣ層５０、ＳｉＣ層５０以外の半導体層、または、その他の層（例えば、電極層、絶縁層など）に対するエッチング、イオン注入等を行ってもよい。例えば、成長させたＳｉＣ層５０にイオン注入する際に、アライメントマーク６０を用いてアライメントを実施してイオン注入用マスクに正確に開口部を形成し、そのイオン注入用マスクを介してＳｉＣ層５０にイオン注入を実施してもよい。アライメントマーク６０のファセット面６０Ｆが他のアライメントマーク６０に干渉していないので、アライメントマーク６０を用いたアライメントを適切に行うことができる。また、アライメントマーク６０の間の間隔Ｐが比較的狭いので、アライメント用カメラで複数のアライメントマーク６０を撮影するときの倍率を高くすることができる。したがって、高精度でアライメントを実施することができる。

【0036】

その後、ＳｉＣ基板１２をダイシングして複数に分割することで、半導体装置が製造される。

【0037】

なお、図１６に示す半導体ウエハ（すなわち、ＳｉＣ基板１２）は、以下の構成を有する。半導体ウエハ（すなわち、ＳｉＣ基板１２）は、ベース基板１２ｂとエピタキシャル層（すなわち、ＳｉＣ層５０）を有する。ベース基板１２ｂは、上面１２ａに凹形状のアライメントマーク２０ａを有する。図２に示すように、上面１２ａに立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜している。図１６に示すように、エピタキシャル層（すなわち、ＳｉＣ層５０）は、ベース基板１２ｂの上面１２ａに設けられており、アライメントマーク２０ａを覆っている。ベース基板１２ｂの上面１２ａに、構造物として、凹形状のアライメントマーク２０ｂが設けられている。構造物（すなわち、アライメントマーク２０ｂ）が、ベース基板１２ｂの上面１２ａに沿ってアライメントマーク２０ａから［１１－２０］方向側に間隔Ｐを開けた位置に配置されている。アライメントマーク２０ａの深さＤ、上面１２ａに立てた垂線の［０００１］方向に対する傾斜角度θ（すなわち、オフ角θ）に対して、間隔Ｐが、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たす。したって、この半導体ウエハにおいては、アライメントマーク６０ａのファセット面６０Ｆがアライメントマーク６０ｂと干渉せず、アライメントマーク６０ａを用いて適切にアライメントを行うことができる。すなわち、この半導体ウエハを用いることで、適切に半導体装置を製造することができる。

【実施例0038】

実施例２の製造方法では、実施例１、２と同様に、図１、２のＳｉＣ基板１２から半導体装置を製造する。この製造方法では、実施例１と同様にして、ＳｉＣ基板１２の上面１２ａに凹形状のアライメントマーク２０を形成する。ここでは、図１７に示すように、深さＤが幅Ｗａよりも小さいアライメントマーク２０を形成する。次に、図１８に示すように、ＳｉＣ基板１２（すなわち、ベース基板１２ｂ）上に、アライメントマーク２０を覆うように、ＳｉＣ層５０をエピタキシャル成長させる。したがって、ＳｉＣ層５０の表面にアライメントマーク２０に倣ってアライメントマーク６０が形成される。また、アライメントマーク６０の［１１－２０］方向側にファセット面６０Ｆが形成される。

【0039】

次に、図１９に示すように、ＳｉＣ基板１２の上面（すなわち、ＳｉＣ層５０の上面）に、凸形状の構造物８０を形成する。なお、構造物８０は、導体であってもよいし、絶縁体であってもよいし、半導体であってもよい。また、構造物８０は、半導体装置の一部であってもよいし、マスクの一部であってもよい。ここでは、アライメントマーク２０の［１１－２０］方向側に、凸形状の構造物８０を形成する。また、ここでは、アライメントマーク２０と構造物８０の間にｘ方向に沿って間隔Ｐを設ける。ここでは、間隔ＰをＷ＜Ｐ＜１０Ｗの関係（すなわち、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係）を満たすように設定する。したがって、構造物８０とアライメントマーク２０の間の間隔を必要以上に広くすることなく、構造物８０とファセット面６０Ｆの干渉を防止できる。

【0040】

その後、アライメントマーク６０を用いたアライメント工程を実施する。アライメントマーク６０のファセット面６０Ｆが構造物８０に干渉していないので、アライメントマーク６０を用いたアライメントを適切に行うことができる。

【0041】

その後、ＳｉＣ基板１２をダイシングして複数に分割することで、半導体装置が製造される。

【0042】

なお、図１９に示す半導体ウエハ（すなわち、ＳｉＣ基板１２）は、以下の構成を有する。半導体ウエハ（すなわち、ＳｉＣ基板１２）は、ベース基板１２ｂとエピタキシャル層（すなわち、ＳｉＣ層５０）を有する。ベース基板１２ｂは、上面１２ａに凹形状のアライメントマーク２０を有する。図２に示すように、上面１２ａに立てた垂線が［０００１］方向に対して［１１－２０］方向側に傾斜している。図１９に示すように、エピタキシャル層（すなわち、ＳｉＣ層５０）は、ベース基板１２ｂの上面１２ａに設けられており、アライメントマーク２０を覆っている。エピタキシャル層（すなわち、ＳｉＣ層５０）の上面に構造物８０が設けられている。構造物８０が、ベース基板１２ｂの上面１２ａにおいてアライメントマーク２０から［１１－２０］方向側に間隔Ｐを開けた位置に配置されている。アライメントマーク２０の深さＤ、上面１２ａに立てた垂線の［０００１］方向に対する傾斜角度θ（すなわち、オフ角θ）に対して、間隔Ｐが、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たす。したって、この半導体ウエハにおいては、ファセット面６０Ｆが構造物８０と干渉せず、アライメントマーク６０を用いて適切にアライメントを行うことができる。

【0043】

なお、上述した実施例２において、構造物８０がＳｉＣ層５０の上面に設けられた凸部であった。しかしながら、図２０に示すように、構造物８０がＳｉＣ層５０の上面に設けられた凹部であってもよい。この構成でも、構造物８０とファセット面６０Ｆの干渉を抑制できる。

【0044】

なお、上述した実施例１、２では、各アライメントマーク２０がＳｉＣ基板１２の上面１２ａにおいて長方形の形状を有していた。しかしながら、各アライメントマーク２０が他の形状を有していてもよい。この場合において、上面１２ａにおいて各アライメントマーク２０の［１１－２０］方向側の側面が、［１１－２０］方向に対して垂直でなくてもよい。例えば、図２１に示すように、各アライメントマーク２０の［１１－２０］方向側の側面２４（すなわち、縁部）が、［１１－２０］方向に対して斜めに交差する方向に沿って伸びていてもよい。

【0045】

また、上述した実施例１、２では、ＳｉＣ層５０の膜厚Ｔがアライメントマーク２０の深さＤよりも厚くなるまでＳｉＣ層５０を成長させた。しかしながら、ＳｉＣ層５０の膜厚Ｔがアライメントマーク２０の深さＤより薄くなるようにＳｉＣ層５０を成長させてもよい。この場合でも、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たすように間隔Ｐを設定することで、間隔Ｐを必要以上に広くすることなくファセット面６０Ｆが他の構造物に干渉することを抑制できる。

【0046】

また、上述した実施例１、２では、アライメントマーク２０を形成した。しかしながら、Ｄ／ｔａｎθ＜Ｐ＜１０Ｄ／ｔａｎθの関係を満たすようにアライメントマーク２０が形成されているＳｉＣ基板１２を購入等することで製造施設に持ち込んでもよい。あらかじめアライメントマーク２０が形成されているＳｉＣ基板１２に対して実施例１、２と同様のエピタキシャル成長工程、アライメント工程を実施しても、実施例１、２と同様の効果を得ることができる。

【0047】

実施例１、２のＳｉＣ層５０は、エピタキシャル層の一例である。実施例１、２のアライメントマーク２０ａ、２０は、第１アライメントマークの一例である。実施例１のアライメントマーク２０ｂは、エピタキシャル層を形成する前にＳｉＣ基板の上面に形成された凹形状の構造物の一例である。実施例２の構造物８０は、エピタキシャル層の上面に形成された凸形状または凹形状の構造物の一例である。実施例１、２のアライメントマーク６０ａ、６０は、第２アライメントマークの一例である。

【0048】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。