ホーム > 特許ランキング > 国立大学法人 名古屋工業大学
知財求人 - 知財ポータルサイト「IP Force」
特開2023-132557高精度増幅器、２入力対演算増幅器および高精度演算増幅器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023132557
(43)【公開日】2023-09-22
(54)【発明の名称】高精度増幅器、２入力対演算増幅器および高精度演算増幅器
(51)【国際特許分類】
H03F 1/30 20060101AFI20230914BHJP
H03F 3/45 20060101ALI20230914BHJP
【ＦＩ】
H03F1/30 210
H03F3/45
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022037942
(22)【出願日】2022-03-11
(71)【出願人】
【識別番号】304021277
【氏名又は名称】国立大学法人 名古屋工業大学
(72)【発明者】
【氏名】米谷 昭彦
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA02
5J500AA12
5J500AC02
5J500AF17
5J500AH25
5J500AH29
5J500AK01
5J500AM13
5J500AT01
5J500NC01
5J500NF10
(57)【要約】
【課題】演算増幅器を用いた電圧増幅器において、信号変化による演算増幅器内の素子の温度変化に起因する演算増幅器の誤差電圧の影響を抑制する。
【解決手段】演算増幅器の誤差電圧を検出し、検出した電圧を増幅し、演算増幅器に対してフィードバック補償する。その際、誤差電圧の増幅における同様の誤差電圧が電圧増幅器の出力電圧に表れないように、フィードバック補償する信号は、本来の入力信号に加算する形式とすることを特徴とする。
【選択図】図１
【解決手段】演算増幅器の誤差電圧を検出し、検出した電圧を増幅し、演算増幅器に対してフィードバック補償する。その際、誤差電圧の増幅における同様の誤差電圧が電圧増幅器の出力電圧に表れないように、フィードバック補償する信号は、本来の入力信号に加算する形式とすることを特徴とする。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力信号端子と、出力信号端子と、
第１の差動増幅器と、第２の差動増幅器と、第１の分圧器と、第２の分圧器を持ち、
前記入力信号端子は第１の差動増幅器の正入力および第２の差動増幅器の負入力に接続され、
前記出力信号端子は第１の差動増幅器の出力および第１の分圧器の第１の端子および第２の分圧器の第１の端子に接続され、
第１の分圧器の第２の端子は第２の差動増幅器の出力に接続され、
第２の分圧器の第２の端子は基準電位に接続され、第１の分圧器の第３の端子は第１の差動増幅器の負入力に接続され、
第２の分圧器の第３の端子は第２の増幅器の正入力に接続されることを特徴とする
高精度増幅器。
第１の差動増幅器と、第２の差動増幅器と、第１の分圧器と、第２の分圧器を持ち、
前記入力信号端子は第１の差動増幅器の正入力および第２の差動増幅器の負入力に接続され、
前記出力信号端子は第１の差動増幅器の出力および第１の分圧器の第１の端子および第２の分圧器の第１の端子に接続され、
第１の分圧器の第２の端子は第２の差動増幅器の出力に接続され、
第２の分圧器の第２の端子は基準電位に接続され、第１の分圧器の第３の端子は第１の差動増幅器の負入力に接続され、
第２の分圧器の第３の端子は第２の増幅器の正入力に接続されることを特徴とする
高精度増幅器。
【請求項2】
入力信号端子と、出力信号端子と、
差動増幅器と、反転増幅回路と、分圧器を持ち、
前記分圧器の第１の端子は前記入力信号端子に接続され、
前記分圧器の第２の端子は前記差動増幅器の負入力および前記反転増幅回路の入力に接続され、
前記分圧器の第３の端子は前記差動増幅器の出力および前記出力信号端子に接続され、
前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、
前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする
高精度増幅器。
差動増幅器と、反転増幅回路と、分圧器を持ち、
前記分圧器の第１の端子は前記入力信号端子に接続され、
前記分圧器の第２の端子は前記差動増幅器の負入力および前記反転増幅回路の入力に接続され、
前記分圧器の第３の端子は前記差動増幅器の出力および前記出力信号端子に接続され、
前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、
前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする
高精度増幅器。
【請求項3】
第１の入力信号端子と、第２の入力信号端子と、出力信号端子と、
第１の差動増幅器と、第２の差動増幅器と、
第１の分圧器と、第２の分圧器と、第３の分圧器を持ち、
第１の入力信号端子は第１の分圧器の第１の端子に接続され、
第２の入力信号端子は第２の分圧器の第１の端子および第３の分圧器の第１の端子に接続され、
第１の分圧器の第２の端子は第１の差動増幅器の負入力および第２の差動増幅器の正入力に接続され、
第２の分圧器の第２の端子は第１の差動増幅器の正入力に接続され、
第３の分圧器の第２の端子は第２の差動増幅器の負入力に接続され、
第１の差動増幅器の出力は第１の分圧器の第３の端子および前記出力信号端子に接続され、
第１の差動増幅器の出力は第２の分圧器の第３の端子に接続されることを特徴とする
高精度増幅器。
第１の差動増幅器と、第２の差動増幅器と、
第１の分圧器と、第２の分圧器と、第３の分圧器を持ち、
第１の入力信号端子は第１の分圧器の第１の端子に接続され、
第２の入力信号端子は第２の分圧器の第１の端子および第３の分圧器の第１の端子に接続され、
第１の分圧器の第２の端子は第１の差動増幅器の負入力および第２の差動増幅器の正入力に接続され、
第２の分圧器の第２の端子は第１の差動増幅器の正入力に接続され、
第３の分圧器の第２の端子は第２の差動増幅器の負入力に接続され、
第１の差動増幅器の出力は第１の分圧器の第３の端子および前記出力信号端子に接続され、
第１の差動増幅器の出力は第２の分圧器の第３の端子に接続されることを特徴とする
高精度増幅器。
【請求項4】
第１の正入力と、第１の負入力と、第２の正入力と、第２の負入力と、出力を持ち、
前記出力の信号の値は、第１の正入力と第１の負入力の差と第２の正入力と第２の負入力の差の一次結合であり、
第２の正入力と第２の負入力の差に対するゲインの最大値は第１の正入力と第１の負入力の差に対するゲインの最大値の３０倍より大きく、
第１の正入力と第１の負入力から前記出力までの増幅段数と第２の正入力と第２の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、
前記演算増幅器の第１の正入力と第２の正入力を接続した端子と、前記演算増幅器の第１の負入力と第２の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする２入力対演算増幅器。
前記出力の信号の値は、第１の正入力と第１の負入力の差と第２の正入力と第２の負入力の差の一次結合であり、
第２の正入力と第２の負入力の差に対するゲインの最大値は第１の正入力と第１の負入力の差に対するゲインの最大値の３０倍より大きく、
第１の正入力と第１の負入力から前記出力までの増幅段数と第２の正入力と第２の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、
前記演算増幅器の第１の正入力と第２の正入力を接続した端子と、前記演算増幅器の第１の負入力と第２の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする２入力対演算増幅器。
【請求項5】
請求項４に記載の２入力対演算増幅器を持ち、
前記２入力対演算増幅器の第１の正入力と前記２入力対演算増幅器の第２の正入力を接続した正入力端子と、
前記２入力対演算増幅器の第１の負入力と前記２入力対演算増幅器の第２の負入力を接続した負入力端子と、
前記２入力対演算増幅器の出力に接続された出力端子
を持つことを特徴とする高精度演算増幅器。
前記２入力対演算増幅器の第１の正入力と前記２入力対演算増幅器の第２の正入力を接続した正入力端子と、
前記２入力対演算増幅器の第１の負入力と前記２入力対演算増幅器の第２の負入力を接続した負入力端子と、
前記２入力対演算増幅器の出力に接続された出力端子
を持つことを特徴とする高精度演算増幅器。
【請求項6】
請求項５に記載の演算増幅器を用いて構成された高精度増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、入力電圧を高精度に増幅し出力電圧を生成する増幅回路に関するものである。
【背景技術】
【0002】
演算増幅器を用いたフィードバック増幅回路は、比較的高い精度を容易に実現できるので、よく用いられており、オーディオ信号の増幅などにも使われている。また、その回路方式は、増幅機能により、非反転増幅回路、反転増幅回路、差動増幅回路などがある。
一般的に、使用する演算増幅器のゲインを高くすれば、増幅回路の精度も上がるので、高精度な増幅を行う際には高ゲインの演算増幅器が用いられる。
一般的に、使用する演算増幅器のゲインを高くすれば、増幅回路の精度も上がるので、高精度な増幅を行う際には高ゲインの演算増幅器が用いられる。
【0003】
しかし、演算増幅器のゲインを高めていっても、得られる増幅器の精度には限界がある場合がある。演算増幅器は、バイポーラ・トランジスタや電界効果トランジスタ（ＦＥＴ）などを用いて構成されている。バイポーラ・トランジスタの場合、その温度が変化するとベース‐エミッタ間の電圧や電流増幅率が変化するし、ＦＥＴの場合は閾電圧や相互コンダクタンスが変化する。演算増幅器の中のバイポーラ・トランジスタやＦＥＴはバイアスが掛かっているので、演算増幅器の出力電圧が変化すれば、関係するバイポーラ・トランジスタやＦＥＴの消費電力が変化し、それらの温度が変動し、その結果それらの素子の特性が変化し、演算増幅器の入出力の関係が変化する。その変化の仕方には、非線形成分も含まれることも考えられるが、線形成分を持っており、動特性を伴っている。
【0004】
演算増幅器を用いた典型的な非反転増幅回路の例を図１６に示す。端子９８１に掛けられる入力電圧を増幅し、出力電圧を端子９８２から出力するものである。演算増幅器９１１および分圧器９２１を用いて構成されている。この回路を解析するためのブロック線図を図１７に示す。図中のｓはラプラス変数である。入力信号である信号９７１は、端子９８１に掛けられる入力電圧であり、出力信号である信号９８２は、端子９８２から出力される出力電圧である。ブロック９３１は演算増幅器９１１に対応するものであり、要素９３２は分圧器９２１に対応するものである。９３１１は演算増幅器９１１の入出力特性において上述の素子温度変化の影響を含まない成分であり、その伝達関数をＡ（ｓ）とする。また、分圧器９２１の伝達関数を１／β（ｓ）とする。抵抗９２１１の抵抗値をＲ１、抵抗９２１２の抵抗値をＲ２としたとき、１／β（ｓ）＝Ｒ２／（Ｒ１＋Ｒ２）である。
ここで、演算増幅器の上述の素子の動的温度変化の影響を入れた場合を考える。増幅器を構成する素子の特性が出力信号に応じで変化するため、その影響は演算増幅器の入力電圧の変化として現れる。すなわち、図１７においては要素９３１２として記述することができる。その伝達関数をＤ（ｓ）とする。すると、入力信号である信号９７１から出力信号である信号９７２までの伝達関数は次式となる。
ここで、演算増幅器の上述の素子の動的温度変化の影響を入れた場合を考える。増幅器を構成する素子の特性が出力信号に応じで変化するため、その影響は演算増幅器の入力電圧の変化として現れる。すなわち、図１７においては要素９３１２として記述することができる。その伝達関数をＤ（ｓ）とする。すると、入力信号である信号９７１から出力信号である信号９７２までの伝達関数は次式となる。
【0005】
【数1】
【0006】
ここで演算増幅器９１１のゲインが十分に高い場合、すなわちＡ（ｊω）の絶対値が十分に大きい場合を考える。ただし、ωは角周波数であり、ｊは虚数単位である。すると、入力信号である信号９７１から出力信号である信号９７２までの周波数伝達関数は次式のように近似することができる。
【数2】
【0007】
理想的にはこの値はβ（ｊω）となることが望ましいが、Ｄ（ｊω）を含む項が含まれていて、その項の値はＡ（ｊω）の絶対値を大きくしても小さくすることはできない。このことは、信号変化による演算増幅器内の素子の動的温度変化による増幅回路の増幅率変動は演算増幅器の増幅率を上げても抑制することができないことを意味している（非特許文献１）。Ｄ（ｓ）は周波数特性を持っているので、音声信号を扱う増幅器の場合、出力信号における音質の変化が懸念される。
【0008】
このように、演算増幅器を用いて従前の回路により増幅回路を構成した場合、信号変化による演算増幅器内の素子の動的温度変化が起因して、精度の高い増幅ができないという問題点があった。
【0009】
信号変化による演算増幅器内の素子の動的温度変化に起因する増幅回路の誤差は、直流成分に関しては、演算増幅器のオフセット電圧として現れる。演算増幅器のオフセット電圧に対する補償方法として、反転増幅回路に対して特許文献１が提案されている。しかし、この方法では、補償回路に挿入される低域通過フィルタのために、相当に低い周波数までしか十分に補償することができず、扱いたい信号の帯域である可聴周波数帯域全般に対して補償することに問題があった。さらに、この補償方法は、反転増幅回路にしか適用することができず、非反転増幅回路や差動増幅回路に適用することができなかった。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開昭５５－４２４１１号公報
【非特許文献】
【0011】
【非特許文献1】米谷昭彦著 「オペアンプの初段トランジスタの温度変化によるオフセット電圧変動についての考察」電気学会研究会資料，電子回路研究会，ECT-020-028 ２０２０年
【発明の概要】
【発明が解決しようとする課題】
【0012】
解決しようとする問題点は、信号変化による演算増幅器内の素子の動的温度変化に起因して増幅回路の誤差が発生することである。
【課題を解決するための手段】
【0013】
本発明は、信号変化による演算増幅器内の素子の動的温度変化に起因して増幅回路の誤差を検出してフィードバック補償することを特徴とする。
【0014】
第１の局面においては、入力信号端子と、出力信号端子と、第１の差動増幅器と、第２の差動増幅器と、第１の分圧器と、第２の分圧器を持ち、前記入力信号端子は第１の差動増幅器の正入力および第２の差動増幅器の負入力に接続され、前記出力信号端子は第１の差動増幅器の出力および第１の分圧器の第１の端子および第２の分圧器の第１の端子に接続され、第１の分圧器の第２の端子は第２の差動増幅器の出力に接続され、第２の分圧器の第２の端子は基準電位に接続され、第１の分圧器の第３の端子は第１の差動増幅器の負入力に接続され、第２の分圧器の第３の端子は第２の増幅器の正入力に接続されることを特徴とする高精度増幅器である。
【0015】
第２の局面においては、入力信号端子と、出力信号端子と、差動増幅器と、反転増幅回路と、分圧器を持ち、前記分圧器の第１の端子は前記入力信号端子に接続され、前記分圧器の第２の端子は前記差動増幅器の負入力および前記反転増幅回路の入力に接続され、前記分圧器の第３の端子は前記差動増幅器の出力および前記出力信号端子に接続され、前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする高精度増幅器である。
【0016】
第３の局面においては、第１の入力信号端子と、第２の入力信号端子と、出力信号端子と、第１の差動増幅器と、第２の差動増幅器と、第１の分圧器と、第２の分圧器と、第３の分圧器を持ち、第１の入力信号端子は第１の分圧器の第１の端子に接続され、第２の入力信号端子は第２の分圧器の第１の端子および第３の分圧器の第１の端子に接続され、第１の分圧器の第２の端子は第１の差動増幅器の負入力および第２の差動増幅器の正入力に接続され、第２の分圧器の第２の端子は第１の差動増幅器の正入力に接続され、第３の分圧器の第２の端子は第２の差動増幅器の負入力に接続され、第１の差動増幅器の出力は第１の分圧器の第３の端子および前記出力信号端子に接続され、第１の差動増幅器の出力は第２の分圧器の第３の端子に接続されることを特徴とする高精度増幅器である。
【0017】
第４の局面においては、第１の正入力と、第１の負入力と、第２の正入力と、第２の負入力と、出力を持ち、前記出力の信号の値は、第１の正入力と第１の負入力の差と第２の正入力と第２の負入力の差の一次結合であり、第２の正入力と第２の負入力の差に対するゲインの最大値は第１の正入力と第１の負入力の差に対するゲインの最大値の３０倍より大きく、第１の正入力と第１の負入力から前記出力までの増幅段数と第２の正入力と第２の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、前記演算増幅器の第１の正入力と第２の正入力を接続した端子と、前記演算増幅器の第１の負入力と第２の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする２入力対演算増幅器である。
【0018】
第５の局面においては、第４の局面に記載の２入力対演算増幅器を持ち、前記２入力対演算増幅器の第１の正入力と前記２入力対演算増幅器の第２の正入力を接続した正入力端子と、前記２入力対演算増幅器の第１の負入力と前記２入力対演算増幅器の第２の負入力を接続した負入力端子と、前記２入力対演算増幅器の出力に接続された出力端子を持つことを特徴とする高精度演算増幅器である。
【0019】
第６の局面においては、第５の局面に記載の演算増幅器を用いて構成された高精度増幅器である。
【発明の効果】
【0020】
本発明の高精度増幅回路は、信号変化による演算増幅器内の素子の動的温度変化に起因して増幅回路の誤差をフィードバック補償することにより抑制した増幅を行うことができるという利点がある。また、フィードバック補償する際に補償器内の素子の動的温度変化によって発生する誤差の影響もフィードバック補償により抑制されるという利点がある。
【図面の簡単な説明】
【0021】
【発明を実施するための形態】
【0022】
本発明を実施するための形態を説明するための増幅回路の概念的なブロック線図を図１に示す。この増幅回路は入力信号である信号１９１を入力し、出力信号である信号１９２を出力するものである。フィードバック要素である要素１２１の伝達関数は１／β（ｓ）である。その他、演算増幅器であるブロック１１１および増幅回路であるブロック１１２などにより構成されている。要素１１１１はブロック１１１に対応する演算増幅器の内部の素子の動的温度変化による影響を含まない特性であり、その伝達関数をＡ（ｓ）とする。要素１１１２はブロック１１１に対応する演算増幅器の中の素子の動的温度変化による影響を表したもので、その伝達関数をＤ（ｓ）とする。要素１１２１はブロック１１２に対応する増幅回路の内部の素子の動的温度変化による影響を含まない特性であり、その伝達関数をＦ（ｓ）とする。要素１１２２は増幅回路１１２の中の素子の動的温度変化による影響を表したもので、その伝達関数をＨ（ｓ）とする。
このとき、入力信号１９１から出力信号１９２までの伝達関数は、次式のようになる。
このとき、入力信号１９１から出力信号１９２までの伝達関数は、次式のようになる。
【0023】
【数3】
【0024】
ただし、Ｆ１（ｓ）は増幅回路であるブロック１１２の伝達関数に（－１）を乗じたものであり、次式である。
【0025】
【数4】
【0026】
ここで、演算増幅器であるブロック１１１のゲインが十分に大きい時、すなわち、｜Ａ（ｊω）｜が十分に大きい場合を考える。ただし、ｊは虚数単位であり、ωは角周波数である。このとき、入力信号１９１から出力信号１９２までの周波数伝達関数は、次式のように近似できる。
【0027】
【数5】
【0028】
理想的には、この値はβ（ｊω）となることが望ましい。上式の第２項にＤ（ｊω）を含む項が含まれてしまっていて、この項の値がゼロに近いことが望まれるが、増幅回路１１２のゲイン｜Ｆ１（ｊω）｜を大きく取ることにより、その項の値を小さくすることができ、フィードバック補償により抑制されることが判る。
【0029】
また、増幅回路であるブロック１１２のゲインが十分に大きい時、すなわち、｜Ｆ１（ｊω）｜が十分に大きい場合を考える。このとき、入力信号１９１から出力信号１９２までの伝達関数は、次式のように近似できる。
【0030】
【数6】
【0031】
理想的には、この値はβ（ｊω）となることが望ましい。上式の第２項にＨ（ｊω）を含む項が含まれてしまっているが、演算増幅器１１１のゲイン｜Ａ（ｊω）｜を大きく取ることにより、その項の値を小さくすることができ、フィードバック補償されることが判る。上式の第３項にＤ（ｊω）Ｈ（ｊω）が現れるが、｜Ｄ（ｊω）｜および｜Ｈ（ｊω）｜は共に小さい値であり、小さい値同士の積となる項であるので、実質的にこの項による影響は無視できる。
【0032】
このように、増幅回路の概念的なブロック線図を図１に示すような構成とすることにより、信号変化によるブロック１１１に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック１１２に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
【0033】
図２は、本発明第１の実施の形態である非反転増幅器２の回路構成を示すものである。端子２８１に入力された電圧信号を増幅して端子２８２から出力電圧を出力するものである。
【0034】
この回路の説明の前に、図１に示すブロック線図との関係を説明する。非反転増幅回路の場合、回路構成上、図１における信号１９５と信号１９６を分離することが容易ではない。そこで、図１に示すブロック線図を図３に示すブロック線図のように等価変換する。フィードバック要素である要素１２１を要素３２１および要素３２２に分けることにより、この分離を実現する。信号３９５が信号１９５に、信号３９６が信号１９６に、それぞれ対応する。
【0035】
図２に示す回路と図３に示すブロック線図の対応について説明する。信号３９５は、演算増幅器２１２の正入力電圧と負入力電圧の差に対応し、信号３９６は演算増幅器２１１の正入力電圧と負入力電圧の差に対応する。分圧器２２１は要素３２１に対応し、分圧器２２２は要素３２２に対応する。信号３９３は、ノード２９３の電圧信号に（１－β（ｓ））を乗じた信号に相当する。
演算増幅器であるブロック３１１は演算増幅器２１１に対応する。増幅回路であるブロック３１２は演算増幅器２１２に対応しているが、ブロック３１２のゲインは演算増幅器２１２のゲインに（１－β（ｊω））を乗じた値に対応している。
演算増幅器であるブロック３１１は演算増幅器２１１に対応する。増幅回路であるブロック３１２は演算増幅器２１２に対応しているが、ブロック３１２のゲインは演算増幅器２１２のゲインに（１－β（ｊω））を乗じた値に対応している。
【0036】
図３において、要素３２１と要素３２２は同じ特性を持っていることを想定しているので、図２における分圧器２２１と分圧器２２２による分圧の効果が等価であることが望ましい。実際には演算増幅器２１２は出力インピーダンスを持つので、抵抗器２２１２の抵抗値を選定する際には配慮が必要な場合がある。演算増幅器２１２の出力インピーダンスをｒоとしたとき、とき、抵抗器２２１１の抵抗値Ｒ１、抵抗器２２１２の抵抗値Ｒ２、抵抗器２２２１の抵抗値Ｒ３および抵抗器２２２２の抵抗値Ｒ４の間には次の関係があることが望ましい。
【0037】
(数７)
Ｒ１：（Ｒ２＋ｒо）＝Ｒ３：Ｒ４ (7)
Ｒ１：（Ｒ２＋ｒо）＝Ｒ３：Ｒ４ (7)
【0038】
演算増幅器２１１と演算増幅器２１２は、異なる特性を持つものを使用してもよいし、ほぼ同じ特性を持つものを使用してもよい。ほぼ同じ特性を持つものを使用したとき、非反転増幅器２のゲインが１に近い場合は安定性が得られやすいが、ゲインが大きい場合には不安定となり易く、抵抗器２２１１や抵抗器２２２１にコンデンサを並列に接続するなど安定化のための何らかの対策が必要となる。
【0039】
本発明第１の実施の形態は、
入力信号端子である端子２８１と、出力信号端子である端子２８２と、
第１の差動増幅器である演算増幅器２１１と、第２の差動増幅器である演算増幅器２１２と、第１の分圧器である分圧器２２１と、第２の分圧器である分圧器２２２を持ち、
前記入力信号端子は第１の差動増幅器の正入力および第２の差動増幅器の負入力に接続され、
前記出力信号端子は第１の差動増幅器の出力および第１の分圧器の第１の端子２２１８１および第２の分圧器の第１の端子２２２８１に接続され、
第１の分圧器の第２の端子２２１８２は第２の差動増幅器の出力に接続され、
第２の分圧器の第２の端子２２２８２は基準電位に接続され、第１の分圧器の第３の端子２２１８３は第１の差動増幅器の負入力に接続され、
第２の分圧器の第３の端子２２２８３は第２の増幅器の正入力に接続されることを特徴とする高精度増幅器である非反転増幅器２である。
入力信号端子である端子２８１と、出力信号端子である端子２８２と、
第１の差動増幅器である演算増幅器２１１と、第２の差動増幅器である演算増幅器２１２と、第１の分圧器である分圧器２２１と、第２の分圧器である分圧器２２２を持ち、
前記入力信号端子は第１の差動増幅器の正入力および第２の差動増幅器の負入力に接続され、
前記出力信号端子は第１の差動増幅器の出力および第１の分圧器の第１の端子２２１８１および第２の分圧器の第１の端子２２２８１に接続され、
第１の分圧器の第２の端子２２１８２は第２の差動増幅器の出力に接続され、
第２の分圧器の第２の端子２２２８２は基準電位に接続され、第１の分圧器の第３の端子２２１８３は第１の差動増幅器の負入力に接続され、
第２の分圧器の第３の端子２２２８３は第２の増幅器の正入力に接続されることを特徴とする高精度増幅器である非反転増幅器２である。
【0040】
本発明第１の実施の形態においては、分圧器２２１は抵抗器２２１１および抵抗器２２１２により構成され、分圧器２２２は抵抗器２２２１および抵抗器２２２２により構成されているが、これらの分圧器はコンデンサやインダクタなどの抵抗器以外の素子を含む素子を組み合わせて構成してもよいし、トランス等を併用して構成してもよい。
【0041】
本発明第１の実施の形態においては、分圧器２２１および分圧器２２２に周波数に依存しない分圧比を持たせているが、分圧器２２１および分圧器２２２に周波数に依存する分圧比を持たせてもよい。この場合、非反転増幅器２は、主に分圧器２２２の分圧比の周波数特性に応じた周波数特性を持たせることができる。
【0042】
図４は、本発明第１の実施の形態における非反転増幅器２の回路構成例の一つを示す図である。図２に示す非反転増幅器２に対して、分圧器２２１の構成方法が異なっている。図４において、端子２２３８１は分圧器２２３の第１の端子であり、端子２２３８２は第２の端子、端子２２３８３は第３の端子、端子２２３８４は第４の端子である。端子２２３８４は基準電位に接続されている。
図４に示す回路構成と図２に示す回路構成の関係は以下の通りである。テブナンの定理により、図２における抵抗器２２１２の抵抗値Ｒ２は図４においては（Ｒ２１／／Ｒ２２）に相当する。また、図２における演算増幅器２１２のゲインは、図４における演算増幅器２１３に対してゲインをＲ２２／（Ｒ２１+Ｒ２２）倍したものに相当する。このように、図２に示す非反転増幅器２は、図４に示す非反転増幅器２と等価なものである。回路構成において、テブナンの定理やノートンの定理を用いた回路変換は、当業者にとって容易な変更である。また、Δ－Ｙ変換やＹ－Δ変換の適用も容易な変更である。
図４に示す回路構成と図２に示す回路構成の関係は以下の通りである。テブナンの定理により、図２における抵抗器２２１２の抵抗値Ｒ２は図４においては（Ｒ２１／／Ｒ２２）に相当する。また、図２における演算増幅器２１２のゲインは、図４における演算増幅器２１３に対してゲインをＲ２２／（Ｒ２１+Ｒ２２）倍したものに相当する。このように、図２に示す非反転増幅器２は、図４に示す非反転増幅器２と等価なものである。回路構成において、テブナンの定理やノートンの定理を用いた回路変換は、当業者にとって容易な変更である。また、Δ－Ｙ変換やＹ－Δ変換の適用も容易な変更である。
【0043】
図５は、本発明第２の実施の形態である反転増幅器４の回路構成を示す図である。端子４８１に入力された電圧信号を増幅して端子４８２から出力電圧を出力するものである。抵抗器４２１１の抵抗値はＲ１であり、抵抗器４２１２の抵抗値はＲ２、抵抗器４１２２の抵抗値はＲ７である。
【0044】
この回路構成に相当するブロック線図を図６に示す。このブロック線図は図１に示すものと似ているが、入力に要素１２３があることと、加え合わせ点１３１および加え合わせ点１３２における加え合わせの符号が異なることが相違している。図６に示すブロック線図において、入力信号である信号１９７から出力信号である信号１９２までの伝達関数は次のようになる。
【0045】
【数8】
【0046】
この式の数３との相違は、全体に対してマイナスの符号が付いていること、および、分子にγ（ｓ）が付加されている点のみである。したがって、本発明第１の実施の形態と同様に、信号変化によるブロック１１１に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック１１２に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
【0047】
図５に記載の回路構成と、図６に示すブロック線図との関係は次のようである。ブロック１１１は演算増幅器４１１に対応し、ブロック１１２は増幅回路４１２に対応する。入力信号である信号１９７は、端子４８１に掛けられる電圧に相当し、出力信号である信号１９２は、端子４８２の電圧に相当する。信号１９５はノード４９４の電圧、信号１９３はノード４９３の電圧に相当する。
【0048】
抵抗器４２１１の抵抗値をＲ１、抵抗器４２１２の抵抗値をＲ２、抵抗器４１２２の抵抗値をＲ７とすると、要素１２１の伝達関数β（ｓ）および要素１２３の伝達関数γ（ｓ）は次のようになる。
【0049】
(数９)
β（ｓ）＝（Ｒ１+Ｒ２／／Ｒ７）／Ｒ２ (9)
β（ｓ）＝（Ｒ１+Ｒ２／／Ｒ７）／Ｒ２ (9)
【0050】
(数１０)
γ（ｓ）＝（Ｒ１／／Ｒ７）／（Ｒ１／／Ｒ７+Ｒ２） (10)
γ（ｓ）＝（Ｒ１／／Ｒ７）／（Ｒ１／／Ｒ７+Ｒ２） (10)
【0051】
演算増幅器１１１のゲイン｜Ａ（ｊω）｜および増幅回路１１２のゲイン｜Ｆ１（ｊω）｜が十分に大きい時には、入力信号である信号１９７から出力信号である信号１９２までのゲインは、ほぼ－Ｒ１／Ｒ２となる。
【0052】
増幅回路４１２は、演算増幅器４１２１、抵抗器４１２２、コンデンサ４１２３、抵抗器４１２４により構成されている零点を有する積分器となっている。角周波数ω２以下では積分特性を持ち、角周波数ω２以上では、角周波数ω３までフラットなゲイン特性を持つ。よく用いられる反転増幅回路は、増幅回路４１２が無い状態であり、増幅回路４１２を設計する際には、増幅器全体が安定となるように配慮することが必要である。
【0053】
図７は、増幅回路４１２を設計する際の一つの指針を説明するのに用いるゲイン特性の概形を示す図である。縦軸はゲインであり、単位をデシベルとしている。横軸は周波数で、対数目盛としている。Ｇ１（ｓ）は演算増幅器４１１の正入力の電圧からノード４９４の電圧までの伝達関数であり、そのゲインは｜Ｇ１（ｊω）｜となる。Ｆ１（ｓ）は増幅回路４１２の端子４１２８１の電圧から端子４１２８３の電圧までの伝達関数に（－１）を乗じたものであり、そのゲインは｜Ｆ１（ｊω）｜となる。
【0054】
Ｇ１（ｓ）は、演算増幅器４１１の入出力特性が積分特性で近似できる範囲において、次のように近似できる。
【0055】
【数11】
また、Ｆ１（ｓ）は演算増幅器４１２１の入出力特性が積分特性で近似できる範囲において、次のように近似できる。
【0056】
【数12】
【0057】
ω２は増幅回路４１２の中に抵抗器４１２４を挿入したことにより発生する零点によるコーナー角周波数である。
【0058】
ω３は演算増幅器４１２１のゲインバンド幅が有限であることにより生じるコーナー角周波数である。
図中、ω１は｜Ｇ１（ｊω）｜のコーナー角周波数であり、ω２は｜Ｆ１（ｊω）｜のコーナー角周波数である。ωＨおよびωＬは処理を行う信号帯域の下限および上限である。
演算増幅器ω＞ω２において｜Ｆ１（ｊω）｜がフラットになっている部分があるが、このときＦ１（ｊω）≒－Ｒ８／Ｒ７である。この絶対値が１より大きい場合を考える。
図中、ω１は｜Ｇ１（ｊω）｜のコーナー角周波数であり、ω２は｜Ｆ１（ｊω）｜のコーナー角周波数である。ωＨおよびωＬは処理を行う信号帯域の下限および上限である。
演算増幅器ω＞ω２において｜Ｆ１（ｊω）｜がフラットになっている部分があるが、このときＦ１（ｊω）≒－Ｒ８／Ｒ７である。この絶対値が１より大きい場合を考える。
【0059】
閉ループ系の安定性を確保するためには、ナイキストの安定規範より、一巡伝達関数のゲイン交差周波数において、一巡伝達関数の位相が－１８０°に達しないことが必要となり、多くの場合、これが十分条件ともなる。端子４１２８３周りでの一巡伝達関数はＧ１（ｓ）Ｆ１（ｓ）である。一巡伝達関数のゲイン交差角周波数をωｇとすると、Ｒ８／Ｒ７＞１であれば、ωｇ＞ω１となる。
ω＝ωｇにおいてＦ１（ｊω）がフラットであるとき、増幅回路４１２の位相遅れは０°に近い値となる。したがって、Ｇ１（ｊωｇ）の位相遅れが１８０°よりある程度以上小さければ、この反転増幅器４は安定となる。
ω＝ωｇにおいてＦ１（ｊω）がフラットであるとき、増幅回路４１２の位相遅れは０°に近い値となる。したがって、Ｇ１（ｊωｇ）の位相遅れが１８０°よりある程度以上小さければ、この反転増幅器４は安定となる。
【0060】
｜Ｆ１（ｊω）｜は演算増幅器４１１の内部素子の温度に起因する非理想的特性をフィードバック補償するゲインであるので、その値は信号帯域においてなるべく大きい方がよく、このことはω２をできるだけ高く設定することが望まれることを意味する。しかし、ω２はωｇよりある程度低く取らないと、Ｆ１（ｊωｇ）の位相遅れが大きくなってしまい、反転増幅器４の安定性や安定余裕の確保が難しくなる。
本発明第２の実施の形態においては、増幅回路４１２の伝達特性に零点を持たせることにより、安定性を保ちながらω２を高く設定することができる。図７においては、ω１＞ω２としているが、ω１＜ω２であっても問題はない。ω２を高く設定することによって、信号帯域における｜Ｆ１（ｊω）｜の値を大きくすることができ、演算増幅器４１１において発生する非理想的な特性を、より多くフィードバック補償できる。増幅回路４１２の伝達特性に零点を持たせない場合は、｜Ｆ１（ｊω）｜の特性は平たんな部分を持たず、Ｆ１（ｊω１）の位相遅れも大きくなるので、｜Ｆ１（ｊω）｜が１となる角周波数はω１よりも十分に低い周波数に取る必要がある。
本発明第２の実施の形態においては、増幅回路４１２の伝達特性に零点を持たせることにより、安定性を保ちながらω２を高く設定することができる。図７においては、ω１＞ω２としているが、ω１＜ω２であっても問題はない。ω２を高く設定することによって、信号帯域における｜Ｆ１（ｊω）｜の値を大きくすることができ、演算増幅器４１１において発生する非理想的な特性を、より多くフィードバック補償できる。増幅回路４１２の伝達特性に零点を持たせない場合は、｜Ｆ１（ｊω）｜の特性は平たんな部分を持たず、Ｆ１（ｊω１）の位相遅れも大きくなるので、｜Ｆ１（ｊω）｜が１となる角周波数はω１よりも十分に低い周波数に取る必要がある。
【0061】
特許文献１においては、高速の増幅器のオフセット電圧を補償する技術が提案されている。これは、図５に示す反転増幅器において、増幅回路４１２に零点を持たせず、かつ、端子４１２８３と演算増幅器４１１の正入力の間にローパスフィルタを挿入したものに相当する。このローパスフィルタの挿入により、ノード４９４の電圧から演算増幅器４１１の正入力の電圧までの位相遅れが、増幅回路４１２の位相遅れとローパスフィルタの位相遅れの和となる。そのため、ノード４１２８１周りでの一巡伝達関数のゲイン交差周波数を低くせざるを得ない。
特許文献１においては、その目的を演算増幅器４１１の直流オフセット電圧の補償としているので、それで問題は無いが、演算増幅器４１１の内部素子の温度に起因する非理想的特性をフィードバック補償することを目的とした場合には、ノード４１２８１周りでの一巡伝達関数のゲイン交差周波数を高く設定することが望まれる。
特許文献１においては、その目的を演算増幅器４１１の直流オフセット電圧の補償としているので、それで問題は無いが、演算増幅器４１１の内部素子の温度に起因する非理想的特性をフィードバック補償することを目的とした場合には、ノード４１２８１周りでの一巡伝達関数のゲイン交差周波数を高く設定することが望まれる。
【0062】
本発明第２の実施の形態においては、｜Ｆ１（ｊω）｜の特性は平たんな部分のゲインが０ｄBより大きいものとしていたが、０ｄB以下でもよい。すなわち、Ｒ８／Ｒ７＜１としてもよい。この場合、ω２の設定に対してやや不利になり、その分、信号帯域における｜Ｆ１（ｊω）｜が小さくなるが、Ｆ１（ｓ）に零点を持たせることにより、反転増幅器４の過渡特性を改善することができる。
【0063】
本発明第２の実施は、
入力信号端子である端子４８１と、出力信号端子である端子４８２と、
差動増幅器である演算増幅器４１１と、反転増幅回路である増幅回路４１２と、分圧器４２１を持ち、
前記分圧器の第１の端子である端子４２１８２は前記入力信号端子に接続され、
前記分圧器の第２の端子である４２１８３は前記差動増幅器の負入力および前記反転増幅回路の入力である端子４１２８１に接続され、
前記分圧器の第３の端子である端子４２１８１は前記差動増幅器の出力および前記出力信号端子に接続され、
前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、
前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする
高精度増幅器である。
入力信号端子である端子４８１と、出力信号端子である端子４８２と、
差動増幅器である演算増幅器４１１と、反転増幅回路である増幅回路４１２と、分圧器４２１を持ち、
前記分圧器の第１の端子である端子４２１８２は前記入力信号端子に接続され、
前記分圧器の第２の端子である４２１８３は前記差動増幅器の負入力および前記反転増幅回路の入力である端子４１２８１に接続され、
前記分圧器の第３の端子である端子４２１８１は前記差動増幅器の出力および前記出力信号端子に接続され、
前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、
前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする
高精度増幅器である。
【0064】
図８は、本発明第２の実施の形態である反転増幅器４の他の回路構成例を示す図である。端子４８１に入力された電圧信号を増幅して端子４８２から出力電圧を出力するものである。この回路例は、増幅回路４１３の部分が図５に示す回路例における増幅回路４１２と構成が異なっているが、演算増幅器４１３１の周波数特性が直流ゲインの大きい１次遅れ系で近似できる場合は、それらの周波数特性は定性的に同じように扱うことができる。
【0065】
図５における増幅回路４１２はフィードバックによる積分回路を基にして、抵抗器４１２４により零点を設けているのに対し、図８における増幅回路４１３では演算増幅器４１３１を開ループで用い、コンデンサ４１３６により零点を設けている。これらの相違点により、図８における増幅回路４１３は、端子４１３８１から見た入力インピーダンスが高い、零点に対応する角周波数ω２を高く設定できる、といった特徴を有している。
このように、図５における増幅回路４１２や図８における増幅回路４１３は、それらの具体的な回路構成は限定されるものではなく、同等の周波数特性を持っていればよい。
このように、図５における増幅回路４１２や図８における増幅回路４１３は、それらの具体的な回路構成は限定されるものではなく、同等の周波数特性を持っていればよい。
【0066】
図９は、本発明第２の実施の形態である反転増幅器４の更なる他の回路構成例を示す図である。端子４８１に入力された電圧信号を増幅して端子４８２から出力電圧を出力するものである。この回路例は、増幅回路４１４の部分が２次の積分器となっている点が図５に示す回路例と異なっている。図５における増幅回路４１２は１次の積分器となっている。
【0067】
増幅回路４１４における端子４１４８１の電圧から端子４１４８３の電圧までの伝達関数に（－１）を乗じたものは次のように近似できる。
【0068】
【数13】
【0069】
ただし、ζは増幅回路４１４を構成する素子の抵抗値や静電容量によってきまる減衰係数である。また、ω３は演算増幅器４１４１のゲインバンド幅が有限であることにより生じるコーナー角周波数である。
抵抗器４１４９の挿入により、Ｆ１（ｓ）に零点を二つ持たせている。この二つの零点は、ζの値により、二つの実数になったり、一対の共役複素対になったりする。
抵抗器４１４９の挿入により、Ｆ１（ｓ）に零点を二つ持たせている。この二つの零点は、ζの値により、二つの実数になったり、一対の共役複素対になったりする。
【0070】
図１０は、増幅回路４１２を設計する際の一つの指針を説明するのに用いるゲイン特性の概形を示す図である。縦軸はゲインであり、単位をデシベルとしている。横軸は周波数で、対数目盛としている。Ｇ１（ｓ）は演算増幅器４１１の正入力の電圧からノード４９４の電圧までの伝達関数であり、そのゲインは｜Ｇ１（ｊω）｜となる。｜Ｆ１（ｊω）｜は増幅回路４１２の端子４１４８１の電圧から端子４１４８３の電圧までのゲインである。
図１０に示すゲイン特性と図７に示すゲイン特性の違いは、ω＜ω２における｜Ｆ１（ｊω）｜の傾きであり、図１０においては－４０ｄＢ／decであるのに対し、図７においては－２０ｄＢ／decである。ゲイン特性が－４０ｄＢ／decであるとき、位相はほぼ１８０度遅れることになるので、Ｆ１（ｓ）に零点を持たせないと、反転増幅器４の安定性を確保できない。
図１０に示すゲイン特性と図７に示すゲイン特性の違いは、ω＜ω２における｜Ｆ１（ｊω）｜の傾きであり、図１０においては－４０ｄＢ／decであるのに対し、図７においては－２０ｄＢ／decである。ゲイン特性が－４０ｄＢ／decであるとき、位相はほぼ１８０度遅れることになるので、Ｆ１（ｓ）に零点を持たせないと、反転増幅器４の安定性を確保できない。
【0071】
増幅回路４１２を２次の積分器とすることの利点は、信号帯域ωＬ＜ω＜ωＨにおける｜Ｆ１（ｊω）｜の値を大きくすることができる点である。｜Ｆ１（ｊω）｜の値が大きいと、それだけ演算増幅器４１１で発生する非理想的な特性をよくフィードバック補償することができるが、ω１／ωＨの値をあまり大きく確保できない場合には、｜Ｆ１（ｊω）｜を十分に大きな値にするためには、何らかの工夫が必要になる。その対策として、増幅回路４１２を２次の積分器としている。反転増幅器４がパワーアンプであるとき、ω１／ωＨの値を大きく設定することが難しいことが多く、増幅回路４１２を２次の積分器とすることの利点が大きい。
【0072】
図９に回路構成例を示す反転増幅器４は、増幅回路４１２を２次の積分器としていたが、増幅回路４１２の機能は１次の積分器や２次の積分器以外でもよく、任意の周波数フィルタを用いることができ、さらに高次のフィルタであってもよい。
【0073】
図１１に示す回路構成は、図５に回路構成を示す本発明第２の実施の形態である反転増幅器４の応用例である。端子５８１と端子５８２に入力される電圧の差を増幅して、端子５８３と端子５８４の電圧差として出力するものである。端子５８３と端子５８４からの信号出力において、差動モードの出力インピーダンスを低く、同相モードの出力インピーダンスを高く設定することができる回路構成である。
【0074】
図１１に示す回路構成は、図５に回路構成を示す反転増幅器４を二つ用いて差動増幅器を構成しているが、図５における増幅回路４１２の端子４１２８２の接続先が基準電位に接続されているのに対し、図１１において対応する端子である端子５１２９２および端子５１４９２はノード５９６に接続されている点が異なっている。このように、本発明第２の実施の形態における増幅回路４１２の端子４１２８２は必ずしも基準電位に接続する必要はなく、他の信号のノードに接続してもよい。
【0075】
また、本発明第２の実施の形態は、単体の反転増幅器として機能させる必要はなく、全体の回路の一部として機能させるようにしてもよい。
【0076】
図１２は、本発明第３の実施の形態である差動増幅器６の回路構成を示すものである。端子６８１に入力された電圧信号と端子６８２に入力された電圧信号の差を増幅して端子６８３から出力電圧を出力するものである。ただし、増幅率の絶対値は１より大きい場合もあれば、１以下の場合もある。通常の差動増幅器は分圧器６２２の端子６２２９１が基準電位に接続されているが、本発明第３の実施の形態においては、分圧器６２２の端子６２２９１は、その電圧が補償信号となっているノード６９５に接続されている。
【0077】
ただし、抵抗器６２１１の抵抗値をＲ１、抵抗器６２１２の抵抗値をＲ２、抵抗器６２２１の抵抗値をＲ３、抵抗器６２２２の抵抗値をＲ４、抵抗器６２３１の抵抗値をＲ５、抵抗器６２３２の抵抗値をＲ６、演算増幅器６１２の出力抵抗をｒоとしたとき、つぎの関係が成り立つものとする。
【0078】
(数１４)
Ｒ１：Ｒ２＝（Ｒ３＋ｒо）：Ｒ４＝Ｒ５：Ｒ６ (14)
Ｒ１：Ｒ２＝（Ｒ３＋ｒо）：Ｒ４＝Ｒ５：Ｒ６ (14)
【0079】
この回路構成に相当するブロック線図を図１３に示す。図１２に記載の回路構成と、図１３に示すブロック線図との関係は次のようである。ブロック３１１は演算増幅器６１１に対応し、ブロック３１２は演算増幅器６１２に対応する。入力信号である信号３９７は、端子６８１に掛けられる電圧から端子６８２に掛けられる電圧を引いた電圧に相当し、出力信号である信号３９２は、端子６８３の電圧に相当する。信号３９５は演算増幅器６１２の正入力の電圧から負入力の電圧を引いた電圧、信号３９３はノード６９５の電圧に相当する。
【0080】
要素１２１の伝達関数β（ｓ）および要素１２３の伝達関数γ（ｓ）は次のようになる。
【0081】
(数１５)
β（ｓ）＝（Ｒ１+Ｒ２）／Ｒ２ (15)
β（ｓ）＝（Ｒ１+Ｒ２）／Ｒ２ (15)
【0082】
(数１６)
γ（ｓ）＝Ｒ１／（Ｒ１+Ｒ２） (16)
γ（ｓ）＝Ｒ１／（Ｒ１+Ｒ２） (16)
【0083】
演算増幅器６１１のゲイン｜Ａ（ｊω）｜および演算増幅器６１２のゲイン｜Ｆ１（ｊω）｜が十分に大きい時には、入力信号である信号３９７から出力信号である信号３９２までのゲインは、ほぼ－Ｒ１／Ｒ２となる。
【0084】
図１３に示すブロック線図は図１に示すものと似ているが、入力に要素３２３および要素３２４があることと、フィードバック要素が要素３２１および要素３２２に別れていること、ブロック３１２の出力に要素３２５が入っていることなどが相違している。図１３に示すブロック線図において、入力信号である信号３９７から出力信号である信号３９２までの伝達関数は次のようになる。
【0085】
【数17】
【0086】
この式の数２との相違は、全体に対してマイナスの符号が付いていること、および、分子にγ（ｓ）が付加されていること、Ｆ１（ｓ）に対してβ（ｓ）で割られている点のみである。したがって、本発明第１の実施の形態と同様に、信号変化によるブロック３１１に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック３１２に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
【0087】
演算増幅器６１１と演算増幅器６１２は、異なる特性を持つものを使用してもよいし、ほぼ同じ特性を持つものを使用してもよい。ほぼ同じ特性を持つものを使用したとき、非差動増幅器２のゲインの設定によっては安定性が得られやすいが、ゲインの設定によっては不安定となり易く、抵抗器６２１１や抵抗器６２２１にコンデンサを並列に接続するなど安定化のための何らかの対策が必要となる。
【0088】
本発明第３の実施の形態における更なる利点として、差動増幅器６の同相信号除去比を高くできることが挙げられる。演算増幅器を用いて差動増幅回路をフィードバック増幅器として構成した場合、閉ループ系の安定性を満たすために演算増幅器の周波数に対するゲイン勾配を低く設定する必要があり、このことが差動増幅回路の同相信号除去比を制約してしまっていた。本発明第３の実施の形態においては、演算増幅器６１２において、差動増幅器６における同相信号成分を検出して演算増幅器６１１にフィードバック補償しており、結果として減算増幅器７の同相信号除去比を大きくすることができる。この特徴は、差動増幅器６を計装アンプの中の差動増幅器に用いた場合に利点が大きい。
【0089】
本発明第３の実施の形態における差動増幅器６は、信号帯域内においてゲインがほとんど変化しない差動増幅をその機能としていたが、ゲインは信号帯域内で一定でなくてもよく、積分特性をもってもよく、周波数フィルタであってもよい。
【0090】
本発明第３の実施の形態における差動増幅器６は、正入力からのゲインと負入力からのゲインの絶対値が等しい差動増幅の機能を有していたが、正入力からのゲインと負入力からのゲインの絶対値は等しくなくてもよく、異なっていてもよい。
【0091】
本発明第３の実施の形態における差動増幅器６は、正入力が一つ、負入力が一つの増幅回路となっていたが、入力の数はそれぞれ一つでなくてもよく、複数であってもよい。また、正入力の入力数と負入力の入力数が異なってもよい。
【0092】
本発明第３の実施の形態は、
第１の入力信号端子である端子６８１と、第２の入力信号端子である端子６８２と、出力信号端子である６８３と、
第１の差動増幅器である演算増幅器６１１と、第２の差動増幅器である演算増幅器６１２と、
第１の分圧器である分圧器６２１と、第２の分圧器である分圧器６２２と、第３の分圧器である分圧器６２３を持ち、
第１の入力信号端子は第１の分圧器の第１の端子である端子６２１９２に接続され、
第２の入力信号端子は第２の分圧器の第１の端子である端子６２２９２および第３の分圧器の第１の端子である端子６２３９２に接続され、
第１の分圧器の第２の端子である端子６２１９３は第１の差動増幅器の負入力および第２の差動増幅器の正入力に接続され、
第２の分圧器の第２の端子である端子６２２９３は第１の差動増幅器の正入力に接続され、
第３の分圧器の第２の端子である端子６２３９３は第２の差動増幅器の負入力に接続され、
第１の差動増幅器の出力は第１の分圧器の第３の端子である端子６２１９１および前記出力信号端子に接続され、
第１の差動増幅器の出力は第２の分圧器の第３の端子である端子６２２９１に接続されることを特徴とする
高精度増幅器である差動増幅回路６である。
第１の入力信号端子である端子６８１と、第２の入力信号端子である端子６８２と、出力信号端子である６８３と、
第１の差動増幅器である演算増幅器６１１と、第２の差動増幅器である演算増幅器６１２と、
第１の分圧器である分圧器６２１と、第２の分圧器である分圧器６２２と、第３の分圧器である分圧器６２３を持ち、
第１の入力信号端子は第１の分圧器の第１の端子である端子６２１９２に接続され、
第２の入力信号端子は第２の分圧器の第１の端子である端子６２２９２および第３の分圧器の第１の端子である端子６２３９２に接続され、
第１の分圧器の第２の端子である端子６２１９３は第１の差動増幅器の負入力および第２の差動増幅器の正入力に接続され、
第２の分圧器の第２の端子である端子６２２９３は第１の差動増幅器の正入力に接続され、
第３の分圧器の第２の端子である端子６２３９３は第２の差動増幅器の負入力に接続され、
第１の差動増幅器の出力は第１の分圧器の第３の端子である端子６２１９１および前記出力信号端子に接続され、
第１の差動増幅器の出力は第２の分圧器の第３の端子である端子６２２９１に接続されることを特徴とする
高精度増幅器である差動増幅回路６である。
【0093】
図１４は、本発明第４の実施の形態である減算増幅器７の回路構成を示すものである。端子７８２に入力された信号電圧の実数倍から端子７８１に入力された信号電圧の実数倍を引いた電圧を端子７８３から出力電圧を出力するものである。
【0094】
演算増幅器７３１１は、２対の入力と一つの出力を持つ演算増幅器であり、ノード７９７の電圧とノード７９８の電圧の差の増幅率倍の電圧とノード７９５の電圧とノード７９６の電圧の差の増幅率倍の電圧の和の電圧を出力とするものである。
【0095】
演算増幅器７３１１における誤差電圧を演算増幅器７３１２により検出・増幅し、ノード７９５およびノード７９６の信号を通してフィードバック補償している。通常の減算増幅器は、演算増幅器７３１１に相当する演算増幅器が２入力であり、演算増幅器７３１２に相当するものは用いられない。
【0096】
抵抗器７２１１の抵抗値をＲ１、抵抗器７２１２の抵抗値をＲ２、抵抗器７２２１の抵抗値をＲ３、抵抗器７２２２の抵抗値をＲ４としたとき、つぎの関係が成り立つものとする。
【0097】
(数１８)
Ｒ１：Ｒ２＝Ｒ３：Ｒ４
Ｒ１：Ｒ２＝Ｒ３：Ｒ４
【0098】
演算増幅器７３１１において、ノード７９７の電圧とノード７９８の電圧の差に対する増幅率と、ノード７９５の電圧とノード７９６の電圧の差に対する増幅率が等しい場合を考える。内部の素子の動的温度変化による影響を含まない特性の伝達関数をＡ（ｓ）とする。また、その内部の素子の動的温度変化による影響を表した伝達関数をＤ（ｓ）とする。
演算増幅器７３１２において、内部の素子の動的温度変化による影響を含まない特性の伝達関数をＦ（ｓ）とする。また、その内部の素子の動的温度変化による影響を表した伝達関数をＨ（ｓ）とする。すると、減算増幅器７の伝達特性を表すブロック線図は図６のようになる。
演算増幅器７３１２において、内部の素子の動的温度変化による影響を含まない特性の伝達関数をＦ（ｓ）とする。また、その内部の素子の動的温度変化による影響を表した伝達関数をＨ（ｓ）とする。すると、減算増幅器７の伝達特性を表すブロック線図は図６のようになる。
【0099】
ここで、β（ｓ）およびγ（ｓ）は次のようである。
【0100】
(数１９)
β（ｓ）＝（Ｒ１+Ｒ２）／Ｒ２ (19)
β（ｓ）＝（Ｒ１+Ｒ２）／Ｒ２ (19)
【0101】
(数２０)
γ（ｓ）＝Ｒ１／（Ｒ１+Ｒ２） (20)
γ（ｓ）＝Ｒ１／（Ｒ１+Ｒ２） (20)
【0102】
図１４に記載の回路構成と、図６に示すブロック線図との関係は次のようである。ブロック１１１は演算増幅器７３１１に対応し、ブロック１１２は増幅回路７３１２に対応する。入力信号である信号１９７は、端子７８１に掛けられる電圧から端子７８２に掛けられる電圧を引いた電圧に相当し、出力信号である信号１９２は、端子７８３の電圧に相当する。信号１９５はノード７９８の電圧からノード７９７の電圧を引いた電圧、信号１９３はノード７９６の電圧にからノード７９５の電圧を引いた電圧に相当する。
【0103】
このブロック線図において、入力信号である信号１９７から出力信号である信号１９２までの伝達関数は次のようになる。
【0104】
【数21】
【0105】
【数22】
【0106】
この式の数３との相違は、全体に対してマイナスの符号が付いていること、および、分子にγ（ｓ）が付加されている点のみである。したがって、本発明第１の実施の形態と同様に、信号変化によるブロック１１１に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック１１２に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
【0107】
演算増幅器１１１のゲイン｜Ａ（ｊω）｜および増幅回路１１２のゲイン｜Ｆ１（ｊω）｜が十分に大きい時には、入力信号である信号１９７から出力信号である信号１９２までのゲインは、ほぼ－Ｒ１／Ｒ２となる。
【0108】
本発明第４の実施の形態における更なる利点として、減算増幅器７を差動増幅器として使用した場合、その同相信号除去比を高くすることが挙げられる。演算増幅器を用いて差動増幅回路をフィードバック増幅器として構成した場合、閉ループ系の安定性を満たすために演算増幅器の周波数に対するゲイン勾配を低く設定する必要があり、このことが差動増幅回路の同相信号除去比を制約してしまっていた。本発明第４の実施の形態においては、回路７３において、演算増幅器７３１２によりゲイン交差周波数以下の周波数帯域においてゲイン勾配を大きくしているので、信号帯域における開ループゲインを大きくすることができ、結果として減算増幅器７の同相信号除去比を大きくすることができる。この特徴は、減算増幅器７を計装アンプの中の差動増幅器に用いた場合に利点が大きい。
【0109】
本発明第４の実施の形態の本発明第３の実施の形態に対する利点として、分圧器の数が二つで済むことが挙げられる。本発明第３の実施の形態の差動増幅器では、分圧器が三つ必要であった。
【0110】
演算増幅器７３１２は、演算増幅器７３１１の内部の素子の温度変化による影響をフィードバック補償するためのものであるので、信号帯域内においてゲインが十分に大きいことが要求され、実用的にはゲインが３０を下回ると、十分な効果が得られない。したがって、演算増幅器７３１２のゲインの最大値は３０以上とする。その結果、回路７３１における端子７３１８４と端子７３１８３の入力対から端子７３１８５の出力までのゲインは、
端子７３１８２と端子７３１８１の入力対から端子７３１８５の出力までのゲインの３０倍以上となる。
端子７３１８２と端子７３１８１の入力対から端子７３１８５の出力までのゲインの３０倍以上となる。
【0111】
本発明第４の実施の形態における回路７３１は、
第１の正入力である端子７３１８２と、第１の負入力である端子７３１８１と、第２の正入力である端子７３１８４と、第２の負入力である端子７３１８３と、出力である端子７３１８５を持ち、
前記出力の信号の値は、第１の正入力と第１の負入力の差と第２の正入力と第２の負入力の差の一次結合であり、
第２の正入力と第２の負入力の差に対するゲインの最大値は第１の正入力と第１の負入力の差に対するゲインの最大値の３０倍より大きく、
第１の正入力と第１の負入力から前記出力までの増幅段数と第２の正入力と第２の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、
前記演算増幅器の第１の正入力と第２の正入力を接続した端子と、前記演算増幅器の第１の負入力と第２の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする２入力対演算増幅器
である。
第１の正入力である端子７３１８２と、第１の負入力である端子７３１８１と、第２の正入力である端子７３１８４と、第２の負入力である端子７３１８３と、出力である端子７３１８５を持ち、
前記出力の信号の値は、第１の正入力と第１の負入力の差と第２の正入力と第２の負入力の差の一次結合であり、
第２の正入力と第２の負入力の差に対するゲインの最大値は第１の正入力と第１の負入力の差に対するゲインの最大値の３０倍より大きく、
第１の正入力と第１の負入力から前記出力までの増幅段数と第２の正入力と第２の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、
前記演算増幅器の第１の正入力と第２の正入力を接続した端子と、前記演算増幅器の第１の負入力と第２の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする２入力対演算増幅器
である。
【0112】
本発明第４の実施の形態における回路７３は、
２入力対演算増幅器である回路７３１を持ち、
前記２入力対演算増幅器の第１の正入力である端子７３１８２と前記２入力対演算増幅器の第２の正入力である端子７３１８４を接続した正入力端子である端子７３８２と、
前記２入力対演算増幅器の第１の負入力である端子７３１８１と前記２入力対演算増幅器の第２の負入力である端子７３１８３を接続した負入力端子である端子７３１８１と、
前記２入力対演算増幅器の出力である端子７３１８５に接続された出力端子である端子７３８３
を持つことを特徴とする高精度演算増幅器
である。
２入力対演算増幅器である回路７３１を持ち、
前記２入力対演算増幅器の第１の正入力である端子７３１８２と前記２入力対演算増幅器の第２の正入力である端子７３１８４を接続した正入力端子である端子７３８２と、
前記２入力対演算増幅器の第１の負入力である端子７３１８１と前記２入力対演算増幅器の第２の負入力である端子７３１８３を接続した負入力端子である端子７３１８１と、
前記２入力対演算増幅器の出力である端子７３１８５に接続された出力端子である端子７３８３
を持つことを特徴とする高精度演算増幅器
である。
【0113】
本発明第４の実施の形態における高精度増幅器である減算増幅器７は、演算増幅器である回路７３を用いて構成された高精度増幅器である。
【0114】
本発明第４の実施の形態の利点の一つは、回路７３の部分が２入力１出力の汎用の演算増幅器となっていることである。したがって、回路７３の構成を持つ一種類の演算増幅器を用意するだけで、様々な高精度増幅器を構成することができる。
【0115】
本発明第４の実施の形態においては、演算増幅器７３１１において、ノード７９７の電圧とノード７９８の電圧の差に対する増幅率と、ノード７９５の電圧とノード７９６の電圧の差に対する増幅率が等しいとしていたが、それらは等しくなくてもよく、異なっていても良い。
【0116】
本発明第４の実施の形態においては、ノード７９５とノード７９６の信号は電圧信号としていたが、これらは電圧信号でなくてもよく、電流信号であってもよい。これらが電流信号である場合は、演算増幅器７３１２の出力は電流信号であり、演算増幅器７３１２の出力に接続される演算増幅器７３１１の入力は電流入力である。
【0117】
本発明第４の実施の形態においては、補償信号となっているノード７９５の信号とノード７９６の信号の対は差動信号となっていたが、この補償信号は差動信号でなくてもよく、シングルエンド信号でもよい。
【0118】
本発明第４の実施の形態においては、信号帯域においてゲインが周波数にあまり依存しない減算増幅回路であったが、ゲインや位相が周波数に依存する回路でもよく、積分特性を持っていたり、１次遅れなど周波数フィルタ特性を持っていてもよい。
【0119】
本発明第４の実施の形態においては、入力を二つ持つ減算回路となっていたが、入力は一つでもよい。Ｒ４の値を無限大にして、端子７８１の一つを入力とする反転増幅回路としてもよい。また、端子７８１を基準電位に接続し、端子７８２を入力とし、Ｒ３の値を無限大とすることにより非反転増幅回路としてもよい。その際に、Ｒ２の値を無限大としてボルテージフォロアとしてもよい。
【0120】
本発明第４の実施の形態においては、減算増幅器７の出力はシングルエンド信号であったが、減算増幅器７の出力はシングルエンド信号でなくてもよく、差動信号であってもよい。出力が差動信号である場合の回路構成例を図１５に示す。端子８８１の電圧と端子８８２の電圧を入力とし、端子８８３の電圧と端子８８４の電圧の差を出力とする減算増幅回路であり、その機能は差動増幅である。
【産業上の利用可能性】
【0121】
演算増幅器を用いた電圧増幅器において、信号変化による演算増幅器内の素子の温度変化に起因する演算増幅器の誤差電圧の影響を抑制し、精度の高い増幅器を提供することができる。
【符号の説明】
【0122】
２ 非反転増幅回路
４ 反転増幅回路
６ 差動増幅回路
７ 減算増幅回路
４ 反転増幅回路
６ 差動増幅回路
７ 減算増幅回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
