知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023132636
(43)【公開日】2023-09-22
(54)【発明の名称】電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20230914BHJP
【ＦＩ】
H02M3/28 W
H02M3/28 Q
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022038081
(22)【出願日】2022-03-11
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】指田 和之
(72)【発明者】
【氏名】岩尾 健一
(72)【発明者】
【氏名】今井 直哉
(72)【発明者】
【氏名】保木 渉馬
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA15
5H730BB27
5H730BB57
5H730BB62
5H730BB82
5H730BB88
5H730DD04
5H730EE04
5H730EE07
5H730FF09
(57)【要約】
【課題】ハードウェア量を抑制でき、出力コンデンサを小型化できる電源装置を提供する。
【解決手段】電源装置は、出力端子が並列接続された複数のコンバータユニットを含む。複数のコンバータユニットの各々は、コンバータと、コンバータの出力電流を整流する整流回路と、同期基準信号に基づいて、予め定められた位相で電流を出力するようにコンバータを制御する制御回路と、を含む。制御回路は、予め定められた位相の基準となるタイマ値をカウントするタイマを含む。タイマは、同期基準信号によって、タイマ値をリセットする。
【選択図】図１
【解決手段】電源装置は、出力端子が並列接続された複数のコンバータユニットを含む。複数のコンバータユニットの各々は、コンバータと、コンバータの出力電流を整流する整流回路と、同期基準信号に基づいて、予め定められた位相で電流を出力するようにコンバータを制御する制御回路と、を含む。制御回路は、予め定められた位相の基準となるタイマ値をカウントするタイマを含む。タイマは、同期基準信号によって、タイマ値をリセットする。
【選択図】図１
【特許請求の範囲】
【請求項1】
出力端子が並列接続された複数のコンバータユニット
を含み、
前記複数のコンバータユニットの各々は、
コンバータと、
前記コンバータの出力電流を整流する整流回路と、
同期基準信号に基づいて、予め定められた位相で電流を出力するように前記コンバータを制御する制御回路と、
を含み、
前記制御回路は、前記予め定められた位相の基準となるタイマ値をカウントするタイマを含み、
前記タイマは、前記同期基準信号によって、前記タイマ値をリセットする、
ことを特徴とする、電源装置。
を含み、
前記複数のコンバータユニットの各々は、
コンバータと、
前記コンバータの出力電流を整流する整流回路と、
同期基準信号に基づいて、予め定められた位相で電流を出力するように前記コンバータを制御する制御回路と、
を含み、
前記制御回路は、前記予め定められた位相の基準となるタイマ値をカウントするタイマを含み、
前記タイマは、前記同期基準信号によって、前記タイマ値をリセットする、
ことを特徴とする、電源装置。
【請求項2】
前記複数のコンバータユニットの各々は、
複数のコンバータと、
前記複数のコンバータの出力電流を整流する複数の整流アームを含む、整流回路と、
前記同期基準信号に基づいて、前記予め定められた位相で電流を出力するように前記複数のコンバータを制御する制御回路と、
を含み、
前記複数のコンバータの各々の一方の出力端子は、各々の隣のコンバータの他方の出力端子に電気的に接続されるとともに、前記複数の整流アームの内の１つの整流アームに電気的に接続され、
前記制御回路は、
前記複数のコンバータの各々を、正極性出力動作、負極性出力動作及び休止の内のいずれか１つに制御する、
ことを特徴とする、請求項１に記載の電源装置。
複数のコンバータと、
前記複数のコンバータの出力電流を整流する複数の整流アームを含む、整流回路と、
前記同期基準信号に基づいて、前記予め定められた位相で電流を出力するように前記複数のコンバータを制御する制御回路と、
を含み、
前記複数のコンバータの各々の一方の出力端子は、各々の隣のコンバータの他方の出力端子に電気的に接続されるとともに、前記複数の整流アームの内の１つの整流アームに電気的に接続され、
前記制御回路は、
前記複数のコンバータの各々を、正極性出力動作、負極性出力動作及び休止の内のいずれか１つに制御する、
ことを特徴とする、請求項１に記載の電源装置。
【請求項3】
前記コンバータは、電流共振コンバータである、
ことを特徴とする、請求項１または２に記載の電源装置。
ことを特徴とする、請求項１または２に記載の電源装置。
【請求項4】
前記同期基準信号を出力する同期基準信号出力部は、前記複数のコンバータユニットの内のいずれかの前記制御回路に含まれている、
ことを特徴とする、請求項１から３のいずれか１項に記載の電源装置。
ことを特徴とする、請求項１から３のいずれか１項に記載の電源装置。
【請求項5】
第１から第３のコンバータユニットを含み、
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して２４０°の位相遅れで電流を出力する、
ことを特徴とする、請求項１から４のいずれか１項に記載の電源装置。
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して２４０°の位相遅れで電流を出力する、
ことを特徴とする、請求項１から４のいずれか１項に記載の電源装置。
【請求項6】
第１から第３のコンバータユニットを含み、
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して－６０°の位相遅れで電流を出力する、
ことを特徴とする、請求項１から４のいずれか１項に記載の電源装置。
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して－６０°の位相遅れで電流を出力する、
ことを特徴とする、請求項１から４のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源装置に関する。
【背景技術】
【0002】
複数のコンバータの出力端子を並列接続することにより、電流リップルを抑制することが考えられる。これにより、出力コンデンサを小型化できる。
【0003】
特許文献１には、複数のコンバータの出力端子を並列接続した電源装置が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１６－１９８０号公報
【特許文献2】特開２０２１－１８２７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１記載の電源装置では、複数のコンバータの共振経路に複数のトランスの１次巻線を夫々挿入し、複数のトランスの２次巻線を並列接続することにより、複数のコンバータの共振経路の電流のバランスを取っている。しかし、特許文献１記載の電源装置では、複数のトランスが必要であり、複数のトランスの２次巻線の結線が必要である。従って、ハードウェア量が増加し、高コストとなる。また、絶縁に関する懸念もある。
【0006】
また、複数のコンバータのトランスをＹ（スター）結線することも考えられる。しかし、特許文献２記載の電源装置は、単相で構成することを前提としており、コンバータが逆相で動作する動作パターンがあるので、トランスをＹ（スター）結線することができない。
【0007】
本発明は、ハードウェア量を抑制でき、出力コンデンサを小型化できる電源装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一態様の電源装置は、
出力端子が並列接続された複数のコンバータユニット
を含み、
前記複数のコンバータユニットの各々は、
コンバータと、
前記コンバータの出力電流を整流する整流回路と、
同期基準信号に基づいて、予め定められた位相で電流を出力するように前記コンバータを制御する制御回路と、
を含み、
前記制御回路は、前記予め定められた位相の基準となるタイマ値をカウントするタイマを含み、
前記タイマは、前記同期基準信号によって、前記タイマ値をリセットする、
ことを特徴とする。
出力端子が並列接続された複数のコンバータユニット
を含み、
前記複数のコンバータユニットの各々は、
コンバータと、
前記コンバータの出力電流を整流する整流回路と、
同期基準信号に基づいて、予め定められた位相で電流を出力するように前記コンバータを制御する制御回路と、
を含み、
前記制御回路は、前記予め定められた位相の基準となるタイマ値をカウントするタイマを含み、
前記タイマは、前記同期基準信号によって、前記タイマ値をリセットする、
ことを特徴とする。
【0009】
前記電源装置において、
前記複数のコンバータユニットの各々は、
複数のコンバータと、
前記複数のコンバータの出力電流を整流する複数の整流アームを含む、整流回路と、
前記同期基準信号に基づいて、前記予め定められた位相で電流を出力するように前記複数のコンバータを制御する制御回路と、
を含み、
前記複数のコンバータの各々の一方の出力端子は、各々の隣のコンバータの他方の出力端子に電気的に接続されるとともに、前記複数の整流アームの内の１つの整流アームに電気的に接続され、
前記制御回路は、
前記複数のコンバータの各々を、正極性出力動作、負極性出力動作及び休止の内のいずれか１つに制御する、
ことを特徴とする。
前記複数のコンバータユニットの各々は、
複数のコンバータと、
前記複数のコンバータの出力電流を整流する複数の整流アームを含む、整流回路と、
前記同期基準信号に基づいて、前記予め定められた位相で電流を出力するように前記複数のコンバータを制御する制御回路と、
を含み、
前記複数のコンバータの各々の一方の出力端子は、各々の隣のコンバータの他方の出力端子に電気的に接続されるとともに、前記複数の整流アームの内の１つの整流アームに電気的に接続され、
前記制御回路は、
前記複数のコンバータの各々を、正極性出力動作、負極性出力動作及び休止の内のいずれか１つに制御する、
ことを特徴とする。
【0010】
前記電源装置において、
前記コンバータは、電流共振コンバータである、
ことを特徴とする。
前記コンバータは、電流共振コンバータである、
ことを特徴とする。
【0011】
前記電源装置において、
前記同期基準信号を出力する同期基準信号出力部は、前記複数のコンバータユニットの内のいずれかの前記制御回路に含まれている、
ことを特徴とする。
前記同期基準信号を出力する同期基準信号出力部は、前記複数のコンバータユニットの内のいずれかの前記制御回路に含まれている、
ことを特徴とする。
【0012】
前記電源装置において、
第１から第３のコンバータユニットを含み、
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して２４０°の位相遅れで電流を出力する、
ことを特徴とする。
第１から第３のコンバータユニットを含み、
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して２４０°の位相遅れで電流を出力する、
ことを特徴とする。
【0013】
前記電源装置において、
第１から第３のコンバータユニットを含み、
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して－６０°の位相遅れで電流を出力する、
ことを特徴とする。
第１から第３のコンバータユニットを含み、
前記第１のコンバータユニットは、前記同期基準信号に対して０°の位相遅れで電流を出力し、
前記第２のコンバータユニットは、前記同期基準信号に対して１２０°の位相遅れで電流を出力し、
前記第３のコンバータユニットは、前記同期基準信号に対して－６０°の位相遅れで電流を出力する、
ことを特徴とする。
【発明の効果】
【0014】
本発明の一態様の電源装置は、ハードウェア量を抑制でき、出力コンデンサを小型化できるという効果を奏する。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
以下に、本発明の電源装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【0017】
＜第１の実施の形態＞
図１は、第１の実施の形態の電源装置の構成を示す図である。電源装置１は、電源２から出力されコンデンサ３で平滑化後の電圧ＶＩＮの供給を受けて、出力電圧ＶＯＵＴ及び出力電流ＩＯＵＴをＬＣフィルタ４を介して負荷５へ出力する。
図１は、第１の実施の形態の電源装置の構成を示す図である。電源装置１は、電源２から出力されコンデンサ３で平滑化後の電圧ＶＩＮの供給を受けて、出力電圧ＶＯＵＴ及び出力電流ＩＯＵＴをＬＣフィルタ４を介して負荷５へ出力する。
【0018】
電源装置１は、コンバータユニット１１からコンバータユニット１３までと、同期基準信号出力回路１４と、コンデンサ１５と、を含む。
【0019】
コンバータユニット１１からコンバータユニット１３までは、並列接続されている。コンバータユニット１１からコンバータユニット１３までの出力電流の間の位相差は、等間隔とする。即ち、コンバータユニット１１の出力電流ＩＯＵＴ１とコンバータユニット１２の出力電流ＩＯＵＴ２との位相差は、１２０°とする。コンバータユニット１２の出力電流ＩＯＵＴ２とコンバータユニット１３の出力電流ＩＯＵＴ３との位相差は、１２０°とする。つまり、コンバータユニット１１の出力電流ＩＯＵＴ１とコンバータユニット１３の出力電流ＩＯＵＴ３との位相差は、２４０°とする。又は、－６０°、－１２０°等としても良い。
【0020】
実施の形態では、コンバータユニットの数を３個としたが、本開示はこれに限定されない。コンバータユニットの数は、２個であっても良いし、４個以上であっても良い。
【0021】
同期基準信号出力回路１４は、予め定められたタイミングで、同期基準信号ＳＳＹＮＣをコンバータユニット１１からコンバータユニット１３までに出力する。予め定められたタイミングは、一定間隔であることが例示される。
【0022】
同期基準信号出力回路１４は、コンバータユニット１１からコンバータユニット１３までのいずれかに含まれていても良い。
【0023】
コンバータユニット１１は、コンバータ２０と、整流回路２６と、制御回路２７と、を含む。コンバータ２０は、ＬＬＣ共振を利用した電流共振コンバータ（ＬＬＣコンバータ）であるが、本開示はこれに限定されない。
【0024】
コンバータ２０は、ブリッジ回路２１－１と、コンデンサ２２－１と、トランス２５－１と、を含む。
【0025】
図２は、第１の実施の形態の電源装置のブリッジ回路の構成を示す図である。
【0026】
ブリッジ回路２１－１は、アーム５１と、アーム５２と、を含む。アーム５１は、ハイサイドのトランジスタＴｒ１と、ローサイドのトランジスタＴｒ２と、を含む。アーム５２は、ハイサイドのトランジスタＴｒ３と、ローサイドのトランジスタＴｒ４と、を含む。
【0027】
なお、本開示では、各トランジスタがＭＯＳＦＥＴであることとしたが、これに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などでも良い。
【0028】
各トランジスタは、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。
【0029】
トランジスタＴｒ１のソースは、トランジスタＴｒ２のドレインに電気的に接続されている。トランジスタＴｒ３のソースは、トランジスタＴｒ４のドレインに電気的に接続されている。
【0030】
トランジスタＴｒ１のドレイン及びトランジスタＴｒ３のドレインは、ブリッジ回路２１－１の一方の入力端子２１－１ａに電気的に接続されている。入力端子２１－１ａは、コンデンサ３（図１参照）の一端（高電位側端）に電気的に接続されている。
【0031】
トランジスタＴｒ２のソース及びトランジスタＴｒ４のソースは、ブリッジ回路２１－１の他方の入力端子２１－１ｂに電気的に接続されている。入力端子２１－１ｂは、コンデンサ３（図１参照）の他端（低電位側端）に電気的に接続されている。
【0032】
ブリッジ回路２１－１の入力端子２１－１ａ及び２１－１ｂには、電圧ＶＩＮ（図１参照）が入力される。
【0033】
トランジスタＴｒ１のソース及びトランジスタＴｒ２のドレインは、ブリッジ回路２１－１の一方の出力端子２１－１ｃに電気的に接続されている。
【0034】
トランジスタＴｒ３のソース及びトランジスタＴｒ４のドレインは、ブリッジ回路２１－１の他方の出力端子２１－１ｄに電気的に接続されている。
【0035】
トランジスタＴｒ１からトランジスタＴｒ４までのゲートには、スイッチング信号ＳＳＷ１１が、制御回路２７（図１参照）から入力される。
【0036】
ブリッジ回路２１－１は、電圧ＶＩＮ、電圧－ＶＩＮ、又は、ゼロ電圧を、出力端子２１－１ｃと出力端子２１－１ｄとの間に出力する。
【0037】
例えば、ブリッジ回路２１－１は、トランジスタＴｒ１及びトランジスタＴｒ４がオン状態、且つ、トランジスタＴｒ２及びトランジスタＴｒ３がオフ状態の場合、電圧ＶＩＮを、出力端子２１－１ｃと出力端子２１－１ｄとの間に出力する。
【0038】
また例えば、ブリッジ回路２１－１は、トランジスタＴｒ１及びトランジスタＴｒ４がオフ状態、且つ、トランジスタＴｒ２及びトランジスタＴｒ３がオン状態の場合、電圧－ＶＩＮを、出力端子２１－１ｃと出力端子２１－１ｄとの間に出力する。
【0039】
また例えば、ブリッジ回路２１－１は、トランジスタＴｒ１からトランジスタＴｒ４までがオフ状態の場合、ゼロ電圧を、出力端子２１－１ｃと出力端子２１－１ｄとの間に出力する。
【0040】
再び図１を参照すると、トランス２５－１は、１次巻線２５－１ａと、２次巻線２５－１ｂと、コア２５－１ｃと、を含む。１次巻線２５－１ａ及び２次巻線２５－１ｂは、コア２５－１ｃに巻回されている。
【0041】
１次巻線２５－１ａは、漏れインダクタンス２３－１と、励磁インダクタンス２４－１と、を含む。１次巻線２５－１ａの一端は、コンデンサ２２－１を介して、ブリッジ回路２１－１の出力端子２１－１ｃ（図２参照）に電気的に接続されている。１次巻線２５－１ａの他端は、ブリッジ回路２１－１の出力端子２１－１ｄ（図２参照）に電気的に接続されている。
【0042】
コンデンサ２２－１、漏れインダクタンス２３－１及び励磁インダクタンス２４－１は、ＬＬＣ共振回路を構成する。
【0043】
実施の形態では、ＬＬＣ共振回路が１次巻線２５－１ａの側にあることとしたが、本開示はこれに限定されない。ＬＬＣ共振回路は、２次巻線２５－１ｂの側にあっても良い。また、ＬＬＣ共振回路は、１次巻線２５－１ａの側と、２次巻線２５－１ｂの側と、の両側にあっても良い。
【0044】
図３は、第１の実施の形態の電源装置の整流回路の構成を示す図である。
【0045】
整流回路２６は、ブリッジダイオードである。整流回路２６は、整流アーム６１と、整流アーム６２と、を含む。
【0046】
整流アーム６１は、ハイサイドのダイオードＤ１と、ローサイドのダイオードＤ２と、を含む。ダイオードＤ１のアノードは、ダイオードＤ２のカソードに電気的に接続されている。
【0047】
ダイオードＤ１のアノード及びダイオードＤ２のカソードは、整流回路２６の入力端子２６ａに電気的に接続されている。入力端子２６ａは、トランス２５－１の２次巻線２５－１ｂ（図１参照）の一端に電気的に接続されている。
【0048】
整流アーム６２は、ハイサイドのダイオードＤ３と、ローサイドのダイオードＤ４と、を含む。ダイオードＤ３のアノードは、ダイオードＤ４のカソードに電気的に接続されている。
【0049】
ダイオードＤ３のアノード及びダイオードＤ４のカソードは、整流回路２６の入力端子２６ｂに電気的に接続されている。入力端子２６ｂは、トランス２５－１の２次巻線２５－１ｂ（図１参照）の他端に電気的に接続されている。
【0050】
ダイオードＤ１及びＤ３のカソードは、整流回路２６の高電位側の出力端子２６ｅに電気的に接続されている。ダイオードＤ２及びＤ４のアノードは、整流回路２６の低電位側の出力端子２６ｆに電気的に接続されている。
【0051】
整流回路２６の出力端子２６ｅは、コンデンサ１５（図１参照）の一端（高電位側端）に電気的に接続されている。整流回路２６の出力端子２６ｆは、コンデンサ１５の他端（低電位側端）に電気的に接続されている。
【0052】
整流回路２６は、トランス２５－１の２次巻線２５－１ｂ（図１参照）に励磁される電圧及び電流を全波整流して、コンデンサ１５（図１参照）に出力する。コンデンサ１５は、整流回路２６で全波整流された電圧及び電流を平滑化する。
【0053】
図４は、第１の実施の形態の電源装置の制御回路の構成を示す図である。
【0054】
制御回路２７は、タイマ７１と、スイッチング信号出力回路７２と、を含む。タイマ７１は、発振器７１ａと、カウンタ７１ｂと、を含む。タイマ７１及びスイッチング信号出力回路７２は、ＣＰＵで構成可能である。
【0055】
発振器７１ａは、予め定められた周波数で発振し、パルスをカウンタ７１ｂに出力する。カウンタ７１ｂは、サイクリックカウンタである。カウンタ７１ｂは、発振器７１ａから出力されるパルスをカウントする。カウンタ７１ｂは、同期基準信号ＳＳＹＮＣが同期基準信号出力回路１４（図１参照）から入力されたら、カウント値をリセット（ゼロクリア）する。
【0056】
スイッチング信号出力回路７２は、カウンタ７１ｂのカウント値に基づいて、予め定められた位相で、スイッチング信号ＳＳＷ１１をブリッジ回路２１－１に出力する。例えば、スイッチング信号出力回路７２は、カウンタ７１ｂのカウント値に対して０°の位相遅れのスイッチング信号ＳＳＷ１１を、ブリッジ回路２１－１に出力する。
【0057】
再び図１を参照すると、コンバータユニット１２は、コンバータ３０と、整流回路３６と、制御回路３７と、を含む。コンバータ３０は、ブリッジ回路３１－１と、コンデンサ３２－１と、トランス３５－１と、を含む。
【0058】
ブリッジ回路３１－１の構成は、ブリッジ回路２１－１の構成（図２参照）と同様であるので、図示及び説明を省略する。
【0059】
整流回路３６の構成は、整流回路２６の構成（図３参照）と同様であるので、図示及び説明を省略する。
【0060】
制御回路３７の構成は、制御回路２７の構成（図４参照）と同様であるので、図示及び説明を省略する。但し、制御回路３７は、カウンタ７１ｂのカウント値に対して１２０°の位相遅れのスイッチング信号ＳＳＷ２１を、ブリッジ回路３１－１に出力する。
【0061】
ブリッジ回路３１－１、コンデンサ３２－１、漏れインダクタンス３３－１、励磁インダクタンス３４－１、トランス３５－１及び整流回路３６の接続関係は、ブリッジ回路２１－１、コンデンサ２２－１、漏れインダクタンス２３－１、励磁インダクタンス２４－１、トランス２５－１及び整流回路２６の接続関係と同様であるので、説明を省略する。
【0062】
コンバータユニット１３は、コンバータ４０と、整流回路４６と、制御回路４７と、を含む。コンバータ４０は、ブリッジ回路４１－１と、コンデンサ４２－１と、トランス４５－１と、を含む。
【0063】
ブリッジ回路４１－１の構成は、ブリッジ回路２１－１の構成（図２参照）と同様であるので、図示及び説明を省略する。
【0064】
整流回路４６の構成は、整流回路２６の構成（図３参照）と同様であるので、図示及び説明を省略する。
【0065】
制御回路４７の構成は、制御回路２７の構成（図４参照）と同様であるので、図示及び説明を省略する。但し、制御回路４７は、カウンタ７１ｂのカウント値に対して２４０°、－６０°、又は、－１２０°の位相遅れのスイッチング信号ＳＳＷ３１を、ブリッジ回路４１－１に出力する。
【0066】
ブリッジ回路４１－１、コンデンサ４２－１、漏れインダクタンス４３－１、励磁インダクタンス４４－１、トランス４５－１及び整流回路４６の接続関係は、ブリッジ回路２１－１、コンデンサ２２－１、漏れインダクタンス２３－１、励磁インダクタンス２４－１、トランス２５－１及び整流回路２６の接続関係と同様であるので、説明を省略する。
【0067】
コンデンサ１５は、コンバータユニット１１の出力電圧ＶＯＵＴ１、コンバータユニット１２の出力電圧ＶＯＵＴ２及びコンバータユニット１３の出力電圧ＶＯＵＴ３を平滑した出力電圧ＶＯＵＴを、ＬＣフィルタ４を介して負荷５に出力する。
【0068】
コンデンサ１５は、コンバータユニット１１の出力電流ＩＯＵＴ１、コンバータユニット１２の出力電流ＩＯＵＴ２及びコンバータユニット１３の出力電流ＩＯＵＴ３を平滑した出力電流ＩＯＵＴを、ＬＣフィルタ４を介して負荷５に出力する。
【0069】
コンバータユニット１１の出力電流ＩＯＵＴ１と、コンバータユニット１２の出力電流ＩＯＵＴ２と、コンバータユニット１３の出力電流ＩＯＵＴ３と、の３つの出力電流間の位相差は、出力電流ＩＯＵＴのリップルを抑制する観点から、同じであることが好ましい。つまり、３つのコンバータユニットの出力電流間の位相差は、１２０°であることが好ましい。
【0070】
例えば、コンバータユニット１１は、０°の位相遅れで出力電流ＩＯＵＴ１を出力する。コンバータユニット１２は、１２０°の位相遅れで出力電流ＩＯＵＴ２を出力する。コンバータユニット１３は、２４０°、－６０°、又は、－１２０°の位相遅れで出力電流ＩＯＵＴ３を出力する。これにより、出力電流ＩＯＵＴのリップルが抑制可能である。
【0071】
しかしながら、発振器７１ａ（図４参照）には、僅かな個体差があり得る。つまり、制御回路２７、３７及び４７の発振器７１ａの発振周波数は、僅かに異なり得る。従って、制御回路２７、３７及び４７のカウンタ７１ｂ（図４参照）は、カウント速度が僅かに異なり得、カウント値が僅かに異なり得る。
【0072】
そのため、電源装置１は、動作開始直後の３つのコンバータユニットの出力電流の位相差が１２０°であっても、動作を続けて行くにつれて１２０°からずれて行ってしまい、出力電流ＩＯＵＴのリップルは、大きくなって行ってしまう。そのため、コンデンサ１５を大きくしたり、ＬＣフィルタ４を大きくしたりしなければならない。コンデンサ１５を大きくしたり、ＬＣフィルタ４を大きくしたりすると、高価格化する。
【0073】
そこで、同期基準信号出力回路１４（図１参照）は、予め定められたタイミングで、同期基準信号ＳＳＹＮＣを制御回路２７、３７及び４７に出力する。制御回路２７、３７及び４７の各々のカウンタ７１ｂ（図４参照）は、同期基準信号ＳＳＹＮＣが入力されたら、カウント値をリセット（ゼロクリア）する。
【0074】
これにより、電源装置１は、予め定められたタイミングで、３つのコンバータユニットの出力電流の位相差を１２０°にすることができる。従って、電源装置１は、出力電流ＩＯＵＴのリップルを抑制できる。
【0075】
【0076】
波形２０１は、同期基準信号ＳＳＹＮＣを表す。波形２０２は、発振器７１ａの発振周波数が低い場合のカウンタ７１ｂのカウント値を表す。発振器７１ａの発振周波数が低い場合、カウンタ７１ｂのカウント速度が遅くなり、カウント値の変化が遅れる。波形２０３は、発振器７１ａの発振周波数が高い場合のカウンタ７１ｂのカウント値を表す。発振器７１ａの発振周波数が高い場合、カウンタ７１ｂのカウント速度が速くなり、カウント値の変化が進む。
【0077】
図６は、図５の中の領域２００の拡大図である。波形２０１に示すように、タイミングｔ０で同期基準信号ＳＳＹＮＣがローレベルからハイレベルに変化すると、カウンタ７１ｂのカウント値がリセット（ゼロクリア）される。これにより、波形２０２に示すように、発振器７１ａの発振周波数が低い場合、カウンタ７１ｂのカウント値の遅れが解消される。また、波形２０３に示すように、発振器７１ａの発振周波数が高い場合、カウンタ７１ｂのカウント値の進みが解消される。
【0078】
図７は、第１の実施の形態の電源装置の電流波形の一例を示す図である。
【0079】
波形２１１は、コンバータユニット１１の出力電流ＩＯＵＴ１を表す。波形２１２は、コンバータユニット１２の出力電流ＩＯＵＴ２を表す。波形２１１と波形２１２との間の位相差は、１２０°である。波形２１３は、コンバータユニット１３の出力電流ＩＯＵＴ３を表す。波形２１２と波形２１３との間の位相差は、１２０°である。
【0080】
波形２１４は、電源装置１の出力電流ＩＯＵＴを表す。３つのコンバータユニットの出力電流の間の位相差が１２０°であるので、出力電流ＩＯＵＴのリップルが抑制されている。
【0081】
以上説明したように、電源装置１は、発振器７１ａに個体差があったとしても、３つのコンバータユニットの出力電流の位相差を１２０°にすることができる。これにより、電源装置１は、コンデンサ１５の小型化及び低価格化が可能である。また、電源装置１は、ＬＣフィルタ４の小型化及び低価格化が可能である。
【0082】
＜第２の実施の形態＞
第２の実施の形態の構成要素のうち、第１の実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
第２の実施の形態の構成要素のうち、第１の実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【0083】
【0084】
電源装置１Ａは、電源装置１（図１参照）と比較して、コンバータユニット１１からコンバータユニット１３までに代えて、コンバータユニット１１Ａからコンバータユニット１３Ａまでを含む。
【0085】
コンバータユニット１１Ａは、コンバータユニット１１と比較して、コンバータ２０に代えて、コンバータ２０Ａを含む。コンバータユニット１１Ａは、コンバータユニット１１と比較して、整流回路２６に代えて、整流回路２６Ａを含む。
【0086】
コンバータ２０Ａは、コンバータ２０と比較して、ブリッジ回路２１－１に加えて、ブリッジ回路２１－２を更に含む。また、コンバータ２０Ａは、コンバータ２０と比較して、コンデンサ２２－１に加えて、コンデンサ２２－２を更に含む。また、コンバータ２０Ａは、コンバータ２０と比較して、トランス２５－１に加えて、トランス２５－２を更に含む。
【0087】
ブリッジ回路２１－２の構成は、ブリッジ回路２１－１の構成（図２参照）と同様であるので、図示及び説明を省略する。
【0088】
ブリッジ回路２１－２、コンデンサ２２－２、漏れインダクタンス２３－２、励磁インダクタンス２４－２及びトランス２５－２の接続関係は、ブリッジ回路２１－１、コンデンサ２２－１、漏れインダクタンス２３－１、励磁インダクタンス２４－１及びトランス２５－１の接続関係と同様であるので、説明を省略する。
【0089】
図９は、第２の実施の形態の電源装置の整流回路の構成を示す図である。
【0090】
整流回路２６Ａは、ブリッジダイオードである。整流回路２６Ａは、整流回路２６（図３参照）と比較して、整流アーム６３を更に含む。
【0091】
整流アーム６３は、ハイサイドのダイオードＤ５と、ローサイドのダイオードＤ６と、を含む。ダイオードＤ５のアノードは、ダイオードＤ６のカソードに電気的に接続されている。
【0092】
ダイオードＤ１のアノード及びダイオードＤ２のカソードは、整流回路２６Ａの入力端子２６ａに電気的に接続されている。入力端子２６ａは、トランス２５－１の２次巻線２５－１ｂ（図８参照）の一端に電気的に接続されている。
【0093】
ダイオードＤ３のアノード及びダイオードＤ４のカソードは、整流回路２６Ａの入力端子２６ｂ及び２６ｃに電気的に接続されている。入力端子２６ｂは、トランス２５－１の２次巻線２５－１ｂ（図８参照）の他端に電気的に接続されている。入力端子２６ｃは、トランス２５－２の２次巻線２５－２ｂ（図８参照）の一端に電気的に接続されている。
【0094】
ダイオードＤ５のアノード及びダイオードＤ６のカソードは、整流回路２６Ａの入力端子２６ｄに電気的に接続されている。入力端子２６ｄは、トランス２５－２の２次巻線２５－２ｂ（図８参照）の他端に電気的に接続されている。
【0095】
ダイオードＤ１、Ｄ３及びＤ５のカソードは、整流回路２６Ａの高電位側の出力端子２６ｅに電気的に接続されている。ダイオードＤ２、Ｄ４及びＤ６のアノードは、整流回路２６Ａの低電位側の出力端子２６ｆに電気的に接続されている。
【0096】
整流回路２６Ａの出力端子２６ｅは、コンデンサ１５（図８参照）の高電位側端に電気的に接続されている。整流回路２６Ａの出力端子２６ｆは、コンデンサ１５の低電位側端に電気的に接続されている。
【0097】
整流回路２６Ａは、トランス２５－１の２次巻線２５－１ｂ及びトランス２５－２の２次巻線２５－２ｂ（図８参照）に励磁される電圧及び電流を全波整流して、コンデンサ１５（図８参照）に出力する。コンデンサ１５は、整流回路２６Ａで全波整流された電圧及び電流を平滑化する。
【0098】
再び図８を参照すると、制御回路２７は、スイッチング信号ＳＳＷ１１をブリッジ回路２１－１に出力し、スイッチング信号ＳＳＷ１２をブリッジ回路２１－２に出力する。これにより、制御回路２７は、ブリッジ回路２１－１及び２１－２の各々を、正極性出力動作、逆（負）極性出力動作及び休止の内のいずれか１つに制御する。
【0099】
図１０は、第２の実施の形態の電源装置の２次巻線側の電圧（電流）の方向を示す図である。詳しくは、図１０は、トランス２５－１の１次巻線２５－１ａに正極性の電圧１６１が印加され、トランス２５－２の１次巻線２５－２ａに正極性の電圧１６２が印加される場合の、トランス２５－１及び２５－２の２次巻線側の電圧（電流）の方向を示す図である。
【0100】
この場合、トランス２５－１の１次巻線２５－１ａには、矢印１６３で示す方向に電圧が生じ、トランス２５－２の１次巻線２５－２ａには、矢印１６４で示す方向に電圧が生じる。従って、トランス２５－１及び２５－２の２次巻線側には、矢印１６５で示すように、ダイオードＤ２→トランス２５－１の２次巻線２５－１ｂの一端２５－１ｂ－１→トランス２５－１の２次巻線２５－１ｂの他端２５－１ｂ－２→トランス２５－２の２次巻線２５－２ｂの一端２５－２ｂ－１→トランス２５－２の２次巻線２５－２ｂの他端２５－２ｂ－２→ダイオードＤ５の経路に、電圧が生じる。
【0101】
つまり、１つの電流共振コンバータと隣の電流共振コンバータとの出力極性が同じの場合は、２次巻線側は、直列接続（電圧加算）となる。
【0102】
制御回路２７は、１つの電流共振コンバータと隣の電流共振コンバータとの出力極性を同じに制御することにより、電流を維持したまま、電圧を高くする（２倍にする）ことができる。
【0103】
図１１は、第２の実施の形態の電源装置の２次巻線側の電圧（電流）の方向を示す図である。詳しくは、図１１は、トランス２５－１の１次巻線２５－１ａに正極性の電圧１７１が印加され、トランス２５－２の１次巻線２５－２ａに逆（負）極性の電圧１７２が印加される場合の、トランス２５－１及び２５－２の２次巻線側の電圧（電流）の方向を示す図である。
【0104】
この場合、トランス２５－１の１次巻線２５－１ａには、矢印１７３で示す方向に電圧が生じ、トランス２５－２の１次巻線２５－２ａには、矢印１７４で示す方向に電圧が生じる。従って、トランス２５－１の２次巻線側には、矢印１７５で示すように、ダイオードＤ２→トランス２５－１の２次巻線２５－１ｂの一端２５－１ｂ－１→トランス２５－１の２次巻線２５－１ｂの他端２５－１ｂ－２→ダイオードＤ３の経路に、電圧が生じる。また、トランス２５－２の２次巻線側には、矢印１７６で示すように、ダイオードＤ６→トランス２５－２の２次巻線２５－２ｂの他端２５－２ｂ－２→トランス２５－２の２次巻線２５－２ｂの一端２５－２ｂ－１→ダイオードＤ３の経路に、電圧が生じる。
【0105】
つまり、１つの電流共振コンバータと隣の電流共振コンバータとの出力極性が逆の場合は、２次巻線側は、並列接続（電流加算）となる。
【0106】
制御回路２７は、１つの電流共振コンバータと隣の電流共振コンバータとの出力極性を逆に制御することにより、電圧を維持したまま、電流を大きくする（２倍にする）ことができる。
【0107】
再び図８を参照すると、コンバータユニット１２Ａの構成は、コンバータユニット１１Ａの構成と同様であるので、説明を省略する。コンバータユニット１３Ａの構成は、コンバータユニット１１Ａの構成と同様であるので、説明を省略する。
【0108】
コンバータユニット１１Ａ、１２Ａ及び１３Ａの各々は、単相で構成することを前提としており、コンバータが逆相で動作する動作パターンがある。従って、電源装置１Ａは、トランスをＹ（スター）結線することができないので、図８に示す通り並列接続せざるを得ない。そうすると、上記した通り、発振器７１ａ（図４参照）の個体差により、３個のコンバータユニットの出力電流の間の位相差が１２０°からずれて行ってしまう可能性があり、出力電流ＩＯＵＴのリップルが大きくなってしまう可能性がある。
【0109】
そこで、同期基準信号出力回路１４は、予め定められたタイミングで、同期基準信号ＳＳＹＮＣをコンバータユニット１１Ａ、１２Ａ及び１３Ａに出力する。コンバータユニット１１Ａ、１２Ａ及び１３Ａの各々のカウンタ７１ｂ（図４参照）は、同期基準信号ＳＳＹＮＣが入力されたら、カウント値をリセット（ゼロクリア）する。
【0110】
これにより、電源装置１Ａは、予め定められたタイミングで、３つのコンバータユニットの出力電流の位相差を１２０°にすることができる。従って、電源装置１Ａは、出力電流ＩＯＵＴのリップルを抑制できる。
【0111】
以上説明したように、電源装置１Ａは、発振器７１ａに個体差があったとしても、３つのコンバータユニットの出力電流の位相差を１２０°にすることができる。これにより、電源装置１Ａは、コンデンサ１５の小型化及び低価格化が可能である。また、電源装置１は、ＬＣフィルタ４（図１参照）の小型化及び低価格化が可能である。
【0112】
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0113】
１、１Ａ 電源装置
２ 電源
３、１５、２２－１、２２－２、３２－１、４２－１ コンデンサ
４ ＬＣフィルタ
５ 負荷
１１、１１Ａ、１２、１２Ａ、１３、１３Ａ コンバータユニット
１４ 同期基準信号出力回路
２０、２０Ａ、３０、４０ コンバータ
２１－１、２１－２、３１－１、４１－１ ブリッジ回路
２３－１、２３－２、３３－１、４３－１ 漏れインダクタンス
２４－１、２４－２、３４－１、４４－１ 励磁インダクタンス
２５－１、２５－２、３５－１、４５－１ トランス
２６、２６Ａ、３６、４６ 整流回路
２７、３７、４７ 制御回路
５１、５２ アーム
６１、６２、６３ 整流アーム
７１ タイマ
７１ａ 発振器
７１ｂ カウンタ
７２ スイッチング信号出力回路
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４ トランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ ダイオード
２ 電源
３、１５、２２－１、２２－２、３２－１、４２－１ コンデンサ
４ ＬＣフィルタ
５ 負荷
１１、１１Ａ、１２、１２Ａ、１３、１３Ａ コンバータユニット
１４ 同期基準信号出力回路
２０、２０Ａ、３０、４０ コンバータ
２１－１、２１－２、３１－１、４１－１ ブリッジ回路
２３－１、２３－２、３３－１、４３－１ 漏れインダクタンス
２４－１、２４－２、３４－１、４４－１ 励磁インダクタンス
２５－１、２５－２、３５－１、４５－１ トランス
２６、２６Ａ、３６、４６ 整流回路
２７、３７、４７ 制御回路
５１、５２ アーム
６１、６２、６３ 整流アーム
７１ タイマ
７１ａ 発振器
７１ｂ カウンタ
７２ スイッチング信号出力回路
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４ トランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ ダイオード
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】