特開 2023-134332 積層構造体、半導体装置及びこれらの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023134332

(43)【公開日】2023-09-27

(54)【発明の名称】積層構造体、半導体装置及びこれらの製造方法

(51)【国際特許分類】

   H01L 21/316 20060101AFI20230920BHJP

   H01L 21/336 20060101ALI20230920BHJP

   H01L 21/318 20060101ALI20230920BHJP

   H01L 21/31 20060101ALI20230920BHJP

   H01L 27/12 20060101ALI20230920BHJP

   H01L 21/34 20060101ALI20230920BHJP

   H01L 27/088 20060101ALI20230920BHJP

   H01L 21/285 20060101ALI20230920BHJP

【ＦＩ】

H01L21/316 X

H01L29/78 626C

H01L21/318 B

H01L21/31 C

H01L27/12 D

H01L21/34

H01L27/088 331A

H01L27/088 331E

H01L21/285 S

【審査請求】未請求

【請求項の数】23

【出願形態】ＯＬ

(21)【出願番号】P 2022138844

(22)【出願日】2022-08-31

(31)【優先権主張番号】P 2022038745

(32)【優先日】2022-03-14

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】721011637

【氏名又は名称】株式会社Ｇａｉａｎｉｘｘ

(72)【発明者】

【氏名】木島 健

【テーマコード（参考）】

4M104

5F045

5F048

5F058

5F110

5F152

【Ｆターム（参考）】

4M104BB06

4M104BB37

4M104DD37

4M104EE02

4M104EE16

4M104GG06

4M104GG09

4M104GG11

5F045AA08

5F045AB31

5F045AB32

5F045AB33

5F045AC11

5F045AC15

5F045AC16

5F045AD08

5F045AD09

5F045AD10

5F045AD11

5F045AE13

5F045AF03

5F045CB02

5F045DP05

5F045DP28

5F045EH11

5F045EH20

5F045EK11

5F045EM10

5F048AC01

5F048AC06

5F048BA16

5F048BC03

5F048BC06

5F048BC18

5F048BD10

5F058BA01

5F058BA02

5F058BC02

5F058BC03

5F058BC08

5F058BC09

5F058BF07

5F058BF12

5F058BF29

5F058BF30

5F058BF36

5F058BG03

5F110BB04

5F110BB12

5F110CC02

5F110DD05

5F110QQ17

5F152LL08

5F152LL10

5F152LN18

5F152LN20

5F152MM02

5F152MM03

5F152MM04

5F152MM06

5F152MM07

5F152MM18

5F152NN03

5F152NP12

5F152NP17

5F152NP23

5F152NP27

5F152NQ02

5F152NQ03

5F152NQ05

5F152NQ06

5F152NQ07

5F152NQ09

5F152NQ11

5F152NQ20

(57)【要約】

【課題】優れた結晶性を有する積層構造体、半導体装置及びこれらを工業的有利に得ることができる製造方法を提供する。
【解決手段】前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップにて、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれている積層構造体を作製し、得られた積層構造体を用いて半導体装置を製造する。
【選択図】図１

【特許請求の範囲】

【請求項1】

結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップを含むことを特徴とする積層構造体の製造方法。

【請求項2】

前記化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記絶縁層を形成する請求項１記載の製造方法。

【請求項3】

前記の積層を、蒸着又はスパッタにより行う請求項１又は２に記載の製造方法。

【請求項4】

前記化合物元素供給犠牲層が前記結晶基板上に設けられた酸化膜である請求項１～３のいずれかに記載の製造方法。

【請求項5】

結晶基板上に絶縁層が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の酸素原子が組み込まれていることを特徴とする積層構造体。

【請求項6】

前記結晶基板が、結晶性Ｓｉ基板である請求項５記載の積層構造体。

【請求項7】

前記化合物元素供給犠牲層が、化合物膜を含む請求項５又は６に記載の積層構造体。

【請求項8】

前記化合物膜の膜厚が、１ｎｍを超え１００ｎｍ未満である請求項７記載の積層構造体。

【請求項9】

前記絶縁層が、結晶性化合物を含むエピタキシャル膜である請求項５～８のいずれかに記載の積層構造体。

【請求項10】

結晶基板上に結晶性化合物を含む絶縁層が積層され、さらに前記絶縁層上に結晶性導電膜又は半導体膜が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれていることを特徴とする積層構造体。

【請求項11】

前記絶縁層上に半導体膜が積層されているＳＯＩ基板を含む請求項５記載の積層構造体。

【請求項12】

前記絶縁層上に結晶性導電膜が積層されている電極基板を含む請求項５記載の積層構造体。

【請求項13】

積層構造体を含む半導体装置であって、前記積層構造体が請求項５～１２のいずれかに記載の積層構造体であることを特徴とする半導体装置。

【請求項14】

横型デバイスを含む請求項１３記載の半導体装置。

【請求項15】

積層構造体を用いる半導体装置の製造方法であって、前記積層構造体が請求項５～１２のいずれかに記載の積層構造体であることを特徴とする半導体装置の製造方法。

【請求項16】

半導体装置を含むシステムであって、前記半導体装置が、請求項１３又は１４に記載の半導体装置であることを特徴とするシステム。

【請求項17】

前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び／又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層を有している請求項９記載の積層構造体。

【請求項18】

前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜の構成金属と前記化合物元素とを含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記エピタキシャル膜の構成金属と前記化合物元素とを含む埋込層を有している請求項１７記載の積層構造体。

【請求項19】

前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び／又は前記結晶基板の構成金属と前記化合物元素とを含むアモルファス薄膜と、前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層とを有している請求項１７記載の積層構造体。

【請求項20】

前記構成金属がＨｆを含む請求項１７～１９のいずれかに記載の積層構造体。

【請求項21】

前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍである請求項１７～２０のいずれかに記載の積層構造体。

【請求項22】

前記埋込層の形状が略逆三角形の断面形状を有する請求項１７～２１のいずれかに記載の積層構造体。

【請求項23】

積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、請求項１７～２２のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層構造体、半導体装置及びこれらの製造方法に関する。

【背景技術】

【0002】

従来より、ＰＮ分離で発生していた横方向や縦方向の寄生素子によるＩＣの誤動作や破壊を防止する目的で、それぞれの素子間の分離を、ＳｉＯ_２膜を用いて行うＳＯＩ（Silicon On Insulator）技術が知られており、近年においては、耐圧の異なる複数の半導体素子を単一の半導体基板に形成するもの等も検討されており、特に、ワイドバンドギャップ半導体（例えばＳｉＣやＧａＮ等）への適用も検討されている（特許文献１）。

【0003】

また、ＳＯＩ技術を用いて、プラスチック等のフレキシブル基板上にデバイスを形成する試みがなされている。例えば、特許文献２に開示されているように、完成したＳＯＩ基板を用いてＳＯＩ層に部分的に窓開けを行い、ＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を露出させたのち、ＨＦエッチングを行って、ＨＦが横方向に染み込むことでＢＯＸがエッチングされピラー（柱）を形成する方法がある。ピラー形成後に、ＳＯＩ層をＰＥＴ（ポリエチレンテレフタレート）などに貼り付け、ピラー部を境にして基板から剥離し、ＳＯＩ層をＰＥＴなどの上に形成することでフレキシブル基板上にデバイスが作製されたＳＯＩ層を転写する方法がある。

【0004】

しかしながら、いずれのＳＯＩ技術も絶縁膜上に形成される半導体膜の結晶性や絶縁膜の結晶性や絶縁特性等にまだまだ満足のいくものではなく、さらなる結晶性の向上や半導体特性の向上が待ち望まれていた。また、ＳＯＩ層を剥離転写する場合に、工程が煩雑になったり、剥離が困難であったりするので、容易に剥離したり、転写したりできるような新規ＳＯＩ技術が待ち望まれていた。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２１－５７１８号公報

【特許文献2】特開２０１４－１７９５８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は、優れた結晶性を有する積層構造体、半導体装置及びこれらを工業的有利に得ることができる製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法において、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップにて、優れた結晶性を有する絶縁膜を含む積層構造体が容易に得られること、前記絶縁膜上に導電膜や半導体膜を形成すると結晶性に優れ、電極特性や半導体特性に優れたものとなること、剥離・転写に有用であること等を種々知見し、このような積層構造体及びその製造方法が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。

【0008】

すなわち、本発明は、以下の発明に関する。
［１］ 結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップを含むことを特徴とする積層構造体の製造方法。
［２］ 前記化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記絶縁層を形成する前記［１］記載の製造方法。
［３］ 前記の積層を、蒸着又はスパッタにより行う前記［１］又は［２］に記載の製造方法。
［４］ 前記化合物元素供給犠牲層が前記結晶基板上に設けられた酸化膜である前記［１］～［３］のいずれかに記載の製造方法。
［５］ 結晶基板上に絶縁層が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれていることを特徴とする積層構造体。
［６］ 前記結晶基板が、結晶性Ｓｉ基板である前記［５］記載の積層構造体。
［７］ 前記化合物元素供給犠層が、化合物膜を含む前記［５］又は［６］に記載の積層構造体。
［８］ 前記化合物膜の膜厚が、１ｎｍを超え１００ｎｍ未満である前記［７］記載の積層構造体。
［９］ 前記絶縁層が、結晶性化合物を含むエピタキシャル膜である前記［５］～［８］のいずれかに記載の積層構造体。
［１０］ 結晶基板上に結晶性化合物を含む絶縁層が積層され、さらに前記絶縁層上に結晶性導電膜又は半導体膜が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれていることを特徴とする積層構造体。
［１１］ 前記絶縁層上に半導体膜が積層されているＳＯＩ基板を含む前記［５］記載の積層構造体。
［１２］ 前記絶縁層上に結晶性導電膜が積層されている電極基板を含む前記［５］記載の積層構造体。
［１３］ 積層構造体を含む半導体装置であって、前記積層構造体が前記［５］～［１２］のいずれかに記載の積層構造体であることを特徴とする半導体装置。
［１４］ 横型デバイスを含む前記［９］記載の半導体装置。
［１５］ 積層構造体を用いる半導体装置の製造方法であって、前記積層構造体が前記［５］～［１２］のいずれかに記載の積層構造体であることを特徴とする半導体装置の製造方法。
［１６］ 半導体装置を含むシステムであって、前記半導体装置が、前記［１３］又は［１４］に記載の半導体装置であることを特徴とするシステム。
［１７］ 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び／又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層を有している前記［９］記載の積層構造体。
［１８］ 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜の構成金属と前記化合物元素とを含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記エピタキシャル膜の構成金属と前記化合物元素とを含む埋込層を有している前記［１７］記載の積層構造体。
［１９］ 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び／又は前記結晶基板の構成金属と前記化合物元素とを含むアモルファス薄膜と、前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層とを有している前記［１７］記載の積層構造体。
［２０］ 前記構成金属がＨｆを含む前記［１７］～［１９］のいずれかに記載の積層構造体。
［２１］ 前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍである前記［１７］～［２０］のいずれかに記載の積層構造体。
［２２］ 前記埋込層の形状が略逆三角形の断面形状を有する前記［１７］～［２１］のいずれかに記載の積層構造体。
［２３］ 積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、前記［１７］～［２２］のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。

【発明の効果】

【0009】

本発明の積層構造体及び半導体装置は、優れた結晶性を有しており、本発明の製造方法によれば、前記積層構造体及び前記半導体装置を工業的有利に得ることができるという効果を奏する。

【図面の簡単な説明】

【0010】

【図1】本発明の積層構造体の好適な実施態様の一例を模式的に示す図である。

【図2】本発明の積層構造体の好適な適用例の一例である剥離・転写におけるＳＯＩ島形成工程を模式的に示す図である。

【図3】本発明の積層構造体の好適な適用例の一例である剥離・転写におけるＨＦエッチング工程を模式的に示す図である。

【図4】本発明の積層構造体の好適な適用例の一例である剥離・転写におけるフレキシブル基板への貼付工程を模式的に示す図である。

【図5】本発明の積層構造体の好適な適用例の一例である剥離・転写における剥離工程を模式的に示す図である。

【図6】本発明の積層構造体の好適な製造方法の酸化膜形成工程の一例を模式的に示す図である。

【図7】本発明の積層構造体の好適な製造方法の絶縁膜形成工程の一例を模式的に示す図である。

【図8】実施例において観察された断面ＳＴＥＭ像を示す。

【図9】実施例において観察されたＳＴＥＭ像を示す。

【図10】実施例において観察されたＳＴＥＭ像を示す。

【図11】本発明において得られる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。

【図12】図１１の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な製造工程の一例を模式的に示す図である。

【図13】電源システムの好適な一例を模式的に示す図である。

【図14】システム装置の好適な一例を模式的に示す図である。

【図15】電源装置の電源回路図の好適な一例を模式的に示す図である。

【図16】実施例におけるＸＰＳ測定結果を示す図である。

【図17】実施例におけるＸＰＳ測定結果を示す図である。

【図18】実施例において好適に用いられる成膜装置を模式的に示す図である。

【図19】実施例で測定された断面ＳＴＥＭ像を示す。

【図20】実施例で測定されたＳＴＥＭ像を示す。

【図21】実施例で測定された埋込層のＳＴＥＭ像を示す。

【発明を実施するための形態】

【0011】

本発明の積層構造体の製造方法は、結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップを含むことを特長とする。前記結晶性化合物は、特に限定されず、公知の結晶性化合物であってよいが、本発明においては前記結晶性化合物が金属化合物であるのが好ましく、前記金属化合物の金属も公知の金属であってよい。前記金属としては、周期律表のＤブロック金属などが挙げられる。前記金属化合物の化合物も、公知の化合物であってよく、前記結晶性化合物における化合物としては、例えば、酸化物、窒化物、酸窒化物、硫化物、オキシ硫化物、ホウ化物、オキシホウ化物、炭化物、オキシ炭化物、ホウ炭化物、ホウ窒化物、ホウ硫化物、炭窒化物、炭硫化物又は炭ホウ化物等が挙げられるが、本発明においては、酸化物又は窒化物であるのが、例えばヘテロエピタキシャル成長における応力緩和及び反り低減をバッファ層としてより優れたものとすることができ、さらに電気特性（特に導電体層と絶縁層との界面）をより優れたものとすることができるので好ましい。また、前記結晶性化合物は結晶性酸化物であるのが好ましく、前記化合物膜が酸化膜であるのが好ましく、前記化合物元素が酸素であるのが好ましい。本発明においては、前記結晶性化合物が結晶性窒化物であるのが好ましく、前記化合物膜が窒化膜であるのが好ましく、前記化合物元素が窒素であるのが好ましい。前記製造方法により、結晶基板上に絶縁層が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた酸素を含む酸素供給犠牲層中の酸素原子が組み込まれている積層構造体を容易に得ることができ、このような積層構造体も本発明に包含される。

【0012】

前記酸素供給犠牲層は、酸素を含み、酸素原子が取り込まれると層の一部若しくは全部が消失又は破壊される犠牲層であってよく、本発明においては、前記酸化膜が、前記エピタキシャル層の結晶成長の際に、酸素原子が取り込まれて酸化膜自体は消失する酸素供給犠牲層であるのが好ましい。また、本発明においては、前記酸素供給犠牲層が前記結晶基板上に設けられた酸化膜であるのが好ましい。

【0013】

図１は、前記積層構造体の好適な例を示しており、図１の積層構造体は、結晶基板１上に酸化膜を用いて前記絶縁膜として第１のエピタキシャル層３が積層されており、さらに第１のエピタキシャル層３の上に導電膜又は半導体膜として第２のエピタキシャル層４が積層されている。なお、本明細書中、「膜」及び「層」の各用語は、それぞれ場合によって、又は状況に応じて、互いに入れ替えてもよい。また、前記積層構造体の好適な例として、酸化物の例を挙げているが、本発明は、これら好適な例に限定されるものではなく、窒化物等の各種化合物においても好適に本発明を適用することができる。

【0014】

本発明の積層構造体は、例えば図６に示すように、結晶基板１上に、前記結晶基板１の酸化膜２を形成し、ついで前記酸化膜２中の酸素を用いて、図７に示すように、結晶基板１上に結晶性酸化物からなる絶縁膜（第１のエピタキシャル層）３を形成することにより容易に製造することができる。本発明においては、前記積層構造体が、前記結晶基板１上に前記酸化膜２を有していてもよいが、前記絶縁膜３形成時に前記酸化膜２中の酸素が全て取り込まれて前記酸化膜２が消失していてもよい。以下、それぞれについてより具体的に説明するが、本発明は、これら具体例に限定されるものではない。

【0015】

前記結晶基板（以下、単に「基板」ともいう）は、基板材料等、本発明の目的を阻害しない限り特に限定されず、公知の結晶基板であってよい。有機化合物であってもよいし、無機化合物であってもよい。本発明においては、前記結晶基板が無機化合物を含んでいるのが好ましい。本発明においては、前記基板が、表面の一部または全部に結晶を有するものであるのが好ましく、結晶成長側の主面の全部または一部に結晶を有している結晶基板であるのがより好ましく、結晶成長側の主面の全部に結晶を有している結晶基板であるのが最も好ましい。前記結晶は、本発明の目的を阻害しない限り特に限定されず、結晶構造等も特に限定されないが、立方晶系、正方晶系、三方晶系、六方晶系、斜方晶系又は単斜晶系の結晶であるのが好ましく、（１００）又は（２００）に配向している結晶であるのがより好ましい。また、前記結晶基板は、オフ角を有していてもよく、前記オフ角としては、例えば、０．２°～１２．０°のオフ角などが挙げられる。ここで、「オフ角」とは、基板表面と結晶成長面とのなす角度をいう。前記基板形状は、板状であって、前記絶縁膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいが、本発明においては、前記基板が、Ｓｉ基板であるのが好ましく、結晶性Ｓｉ基板であるのがより好ましく、（１００）に配向している結晶性Ｓｉ基板であるのが最も好ましい。なお、前記基板材料としては、例えば、Ｓｉ基板の他に周期律表第３族～第１５族に属する１種若しくは２種以上の金属又はこれらの金属の酸化物等が挙げられる。前記基板の形状は、特に限定されず、略円形状（例えば、円形、楕円形など）であってもよいし、多角形状（例えば、３角形、正方形、長方形、５角形、６角形、７角形、８角形、９角形など）であってもよく、様々な形状を好適に用いることができる。また、本発明においては、大面積の基板を用いることもでき、このような大面積の基板を用いることによって、絶縁膜の面積を大きくすることができる。

【0016】

また、本発明においては、前記結晶基板が平坦面を有するのが好ましいが、前記結晶基板が表面の一部または全部に凹凸形状を有しているのも、前記絶縁膜の結晶成長の品質をより良好なものとして得るので、好ましい。前記の凹凸形状を有する結晶基板は、表面の一部または全部に凹部または凸部からなる凹凸部が形成されていればそれでよく、前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ドット状またはストライプ状が好ましく、ドット状がより好ましい。また、凹凸部が周期的かつ規則的にパターン化されている場合には、前記凹凸部のパターン形状が、三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形状、円状、楕円状などの形状であるのが好ましい。なお、ドット状に凹凸部を形成する場合には、ドットの格子形状を、例えば正方格子、斜方格子、三角格子、六角格子などの格子形状にするのが好ましく、三角格子の格子形状にするのがより好ましい。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、Ｕ字型、逆Ｕ字型、波型、または三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形等が挙げられる。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、５０～２０００μｍであり、より好ましくは１００～１０００μｍである。

【0017】

前記酸化膜は、前記酸素供給犠牲層として、前記絶縁膜に酸素原子を組み込むことができる酸化膜であれば特に限定されず、通常、酸化材料を含む。前記酸化材料は、本発明の目的を阻害しない限り特に限定されず、公知の酸化材料であってよい。前記酸化材料としては、金属又は半金属の酸化物等が挙げられる。本発明においては、前記酸化膜が、前記結晶基板の酸化材料を含むのが好ましく、このような酸化膜としては、例えば前記結晶基板の熱酸化膜、自然酸化膜等が挙げられる。また、本発明においては、前記酸化膜は、酸素原子が取り込まれると膜の一部若しくは全部が消失又は破壊される犠牲層であってよく、本発明においては、前記酸化膜が、前記エピタキシャル層の結晶成長の際に、酸素原子が取り込まれて酸化膜自体は消失する酸素供給犠牲層であるのが好ましい。また、前記酸化膜は、パターン化されていてもよく、例えば、ストライプ状、ドット状、メッシュ状またはランダム状にパターン化されていてもよい。なお、前記酸化膜の膜厚は、特に限定されないが、好ましくは、１ｎｍを超え１００ｎｍ未満である。

【0018】

前記絶縁膜（第１のエピタキシャル層）は、絶縁体を含み、さらに、前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜を含んでいれば特に限定されない。なお、「前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜」は、前記エピタキシャル膜の結晶成長において、前記酸化膜中の酸素原子が前記エピタキシャル膜に奪われたことを意味する。前記エピタキシャル膜は、絶縁体を含み、前記酸化膜中の酸素原子を組み込んで結晶成長したエピタキシャル膜であれば特に限定されないが、本発明においては、結晶性酸化物を含むのが好ましく、金属酸化物を含むのがより好ましい。前記金属酸化物としては、好適には例えば周期律表ｄブロックに属する１種又は２種以上の金属の酸化物又は酸化シリコン等が挙げられる。また、本発明においては、前記絶縁膜が中性子吸収材を含むのが好ましい。前記中性子吸収材は、公知の中性子吸収材であってよく、本発明においては、このような中性子吸収材を用いて、前記酸化膜の酸素を取り込むことにより、密着性及び結晶性、さらに機能性膜の特性等をより優れたものとすることができる。なお、前記中性子吸収材としては、例えば、ハフニウム（Ｈｆ）等が好適な例として挙げられる。また、前記絶縁膜は、１種又は２種以上のエピタキシャル膜から構成されていてもよい。

【0019】

本発明においては、前記絶縁膜上に、直接又は他の層を介して、導電膜又は半導体膜からなる第２のエピタキシャル層が積層されているのが好ましい。このように積層することにより、前記第１のエピタキシャル層と前記第２のエピタキシャル層との界面において、前記第２のエピタキシャル層の格子定数と略同一になるように第１のエピタキシャル層を規則的に変態させることができる。前記の規則的な変態の態様としては、例えば、山谷構造に形状が変形する変態等が好適な例として挙げられ、本発明においては、前記山谷構造の互いに隣り合う頂点及び底点のなす角がそれぞれ異なるのが好ましく、前記角がそれぞれ３０°～４５°の範囲内であるのがより好ましい。ここで、前記第１のエピタキシャル層は、通常第１の結晶面と第２の結晶面とを有するが、前記変態によって、前記第１の結晶面と、前記第２の結晶面との格子定数差が生じ得るので、前記第１の結晶面と、前記第２の結晶面との格子定数差が０．１％～２０％の範囲内とするのが好ましい。本発明では、前記第１の結晶面が、前記第２のエピタキシャル層の格子定数と略同一とすることができるので、第１のエピタキシャル層と第２のエピタキシャル層との格子定数差を０．１％～２０％の範囲内とすることを容易に実現できる。

【0020】

本発明においては、前記絶縁膜上に導電膜が積層される場合であって、前記導電膜が導電性金属の単結晶膜からなる場合には、大面積の無欠陥膜を容易に得ることができ、電極としての機能のみならず、素子等の特性をもより優れたものとすることができる。前記導電性金属としては、本発明の目的を阻害しない限り特に限定されず、例えば、金、銀、白金、パラジウム、銀パラジウム、銅、ニッケル、又はこれらの合金等が挙げられるが、本発明においては、白金を含むのが好ましい。なお、本発明においては、前記の製造方法によれば、好適には１００ｎｍ^２以上の面積において無欠陥の単結晶膜を電極として得ることができ、より好適には１０００ｎｍ^２以上の面積において無欠陥の単結晶膜を容易に得ることができる。また、厚さも好適には１００ｎｍ以上の単結晶膜を電極として容易に得ることができる。なお、前記絶縁膜上に導電性金属の単結晶膜からなる前記導電膜が積層される場合には、前記絶縁膜上に結晶性導電膜が積層されている電極基板として前記積層構造体を好適に用いることができる。

【0021】

前記半導体膜としては、半導体を含んでいれば特に限定されず、公知の半導体膜であってよいが、本発明においては、立方晶半導体を含むのが好ましい。前記立方晶半導体としては、例えば、ｃ－ＢＮ、ｃ－ＡｌＮ、ｃ－ＧａＮ、ｃ－ＩｎＮ、ｃ－ＳｉＣ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＧａＰ、ＡｌＰ、ＩｎＰ、又はこれらの混晶半導体などが挙げられる。前記導電膜及び前記半導体膜のそれぞれの膜厚は、特に限定されないが、好ましくは、１０ｎｍ～１０００μｍであり、より好ましくは１０ｎｍ～１００μｍである。

【0022】

前記積層構造体は、結晶基板上に少なくとも酸化膜を介して絶縁膜を積層する積層構造体の製造方法において、前記の積層を、３５０℃～７００℃にて、前記酸化膜中の酸素原子を用いて絶縁膜を形成することにより行うことで容易に得ることが可能である。３５０℃～７００℃の範囲であると、容易に、前記酸化膜中の酸素原子を前記絶縁膜に取り込んで結晶成長させることができる。

【0023】

本発明においては、前記の積層を、前記酸化膜中の酸素原子を用いた後、酸素ガスを用いて前記絶縁膜を成膜するのが好ましい。また、このように成膜することにより、結晶基板上に結晶性化合物を含むエピタキシャル膜が積層されている積層構造体であって、前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び／又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層を有している積層構造体を容易に得ることができる。また、本発明においては、前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記エピタキシャル膜の構成金属と前記化合物元素とを含む埋込層を有しているのが、前記エピタキシャル膜等の結晶性がより優れたものとなるので好ましい。また、本発明においては、前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び／又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜と、前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層とを有しているのが、前記エピタキシャル膜の機能性等をさらに優れたものとすることができるので好ましい。また、本発明においては、前記構成金属がＨｆを含むのが、より応力緩和等を促進し、さらには多段階での応力緩和等も実現可能とすることから好ましい。また、本発明においては、前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍであるのが前記エピタキシャル膜の結晶性等をより向上させることができるので好ましく、このような好ましい膜厚のアモルファス薄膜を本発明の好ましい製造方法によれば容易に得ることができる。また、本発明においては、前記埋込層の形状が略逆三角形の断面形状を有するのが、前記エピタキシャル膜の機能性をより向上させることができるので好ましい。なお、これら好ましい積層構造体は。前記酸化膜の膜厚及び前記酸素ガスの導入時期等を適宜調整することによって、容易に得ることが可能である。

【0024】

前記積層において用いられる積層手段としては、通常、前記絶縁膜の成膜手段が好適に用いられ、前記成膜手段は公知の成膜手段であってよい。本発明においては、前記成膜手段が、蒸着又はスパッタであるのが好ましい。

【0025】

以上のようにして得られた積層構造体は、常法に従い、そのままで又は所望により更に加工等の処理を施して、半導体装置に用いることができる。また、前記積層構造体を半導体装置に用いる場合には、そのまま半導体装置に用いてもよいし、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などを形成してから用いてもよい。本発明においては、前記絶縁膜上に半導体膜が積層されているＳＯＩ基板として前記積層構造体を用いるのが好ましい。

【0026】

前記半導体装置は、本発明の目的を阻害しない限り特に限定されず、公知の半導体装置であってよい。縦型デバイスであってもよいし、横型デバイスであってもよいが、本発明においては、前記半導体装置が横型デバイスであるのが好ましい。前記半導体装置としては、例えば、ダイオード又はトランジスタ（例えば、ＭＯＳＦＥＴ又はＪＦＥＴ等）などが挙げられるが、絶縁ゲート型半導体装置（例えば、ＭＯＳＦＥＴ又はＩＧＢＴなど）又はショットキーゲートを有する半導体装置（例えば、ＭＥＳＦＥＴなど）が好ましく、ＭＯＳＦＥＴ及び／又はＩＧＢＴがより好ましく、横型ＭＯＳＦＥＴ及び／又は横型ＩＧＢＴが最も好ましい。

【0027】

図１１は、本発明において好適な横型ＩＧＢＴ、横型ＮＭＯＳ及び横型ＰＭＯＳを示す。図１の横型ＩＧＢＴ、横型ＮＭＯＳ及び横型ＰＭＯＳは、結晶基板２９上に、絶縁膜２６ａが形成されており、絶縁膜２６ａ上にそれぞれの素子が設けられている。図１１の横型ＩＧＢＴは、ゲート電極２１、エミッタ電極２２、コレクタ電極２３、絶縁膜２６、ｐ型半導体２７、ｎ型半導体２８及びｎ^－型半導体２８ａを備えている。また、図１１のＮＭＯＳは、ゲート電極２１、ドレイン電極２４、ソース電極２５、絶縁膜２６、ｐ型半導体２７、ｎ型半導体２８及びｎ^－型半導体２８ａを備えている。また、図１１のＰＭＯＳは、ゲート電極２１、ドレイン電極２４、ソース電極２５、絶縁膜２６、ｐ型半導体２７及びｎ^－型半導体２８ａを備えている。

【0028】

図１２は、図１１の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の好適な製造工程を示す。図１２の製造工程では、結晶基板２９上に絶縁膜２６ａが形成されており、さらに、絶縁膜２６ａ上にｎ^－型半導体（例えばＳｉ半導体）２８ａが形成されている積層構造体を用いる。図１２（ａ）では、前記積層構造体に公知の手段を用いてトレンチが設けられており、さらに、公知の手段を用いてｎ^－型半導体（例えばＳｉ半導体）２８ａの表面側を酸化処理する。図１２（ｂ）では、図１２（ａ）の積層構造体を、公知の手段を用いてポリシリコン３１で処理してポリシリコン３１でトレンチを埋め、さらに酸化処理面上にポリシリコン層を形成する。図１２（ｃ）では、図１２（ｂ）の積層構造体を公知の手段を用いて研磨して、図１２（ｃ）の積層構造体を得る。得られた積層構造体は、公知の手段を用いて各種素子の作製工程に付される。

【0029】

このようにして得られた横型ＩＧＢＴ、横型ＮＭＯＳ及び横型ＰＭＯＳは、トレンチアイソレーション構造による素子分離が適用されており、分離面積が小さく、また、商用電源から整流平滑した電源で直接インバータを構成することも可能である。そして、高耐圧の出力部と制御回路部を同一チップ上に構成することができ、優れたパワーＩＣを実現可能とする。特に、ＩＣ内部の各デバイス間が誘電体で完全に分離されているため、寄生素子の影響を排除することが可能となり、信頼性の高いシステムを実現することができる。

【0030】

本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータ又はコンバータ等の半導体デバイスとして好適に用いられ、さらには、半導体デバイスとして例えば電源装置を用いた半導体システム等に好適に用いられる。なお、前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図１３に電源システムの例を示す。図１３は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１４に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１５に示す。図１５は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。

【実施例0031】

（実施例１）
Ｓｉ基板（１００）の結晶成長面側をＲＩＥで処理し、酸素の存在下、加熱して熱酸化膜を形成した後、酸素を用いずに、蒸着法にて、蒸着源の金属と、Ｓｉ基板上の酸化膜中の酸素とを熱反応させ、結晶性酸化物からなる絶縁膜をＳｉ基板上に形成した。ついで、酸素を流し、温度を下げ、かつ圧力を上げて、蒸着法にて、さらに絶縁膜を成膜した。なお、この成膜時の蒸着法の各条件は次の通りであった。
蒸着源 ： Ｈｆ、Ｚｒ
電圧 ： ３．５～４．７５Ｖ
圧力 ： ３×１０^－２～６×１０^－２Ｐａ
基板温度 ： ４５０～７００℃

【0032】

次に、絶縁膜の上に、導電膜として、白金（Ｐｔ）の金属膜をスパッタリング法により形成した。この際の条件を、以下に示す。
装置 ： ＵＬＶＡＣ社製スパッタリング装置ＱＡＭ－４
圧力 ： １．２０×１０^－１Ｐａ
ターゲット ： Ｐｔ
電力 ： １００Ｗ（ＤＣ）
厚さ ： １００ｎｍ
基板温度 ： ４５０～６００℃

【0033】

得られた積層構造体は、良好な結晶性を有する絶縁膜を含む積層構造体であった。また、得られた積層構造体の断面ＳＴＥＭ像を図８に示す。図８から、絶縁膜と導電膜との界面において、規則的な山谷構造が設けられており、前記山谷構造の互いに隣り合う頂点及び底点のなす角が３０°～４５°の範囲内でそれぞれ異なっていることが分かる。また、導電膜のＸ線結晶格子像を図９及び図１０に示す。図９及び図１０から、無欠陥の大面積導電膜であることが分かり、結晶性に優れ、特に、電極特性に優れていることが分かる。また、積層構造体の結晶基板、結晶性金属酸化物の単結晶膜及び導電膜につき、Ｘ線回折装置を用いて、それぞれの結晶を測定した。図１６に、ＸＰＳ測定結果を示す。図１６から明らかなように、Ｓｉ結晶基板上に、良好な結晶性を有する（Ｈｆ、Ｚｒ）Ｏ_２膜及びＰｔ単結晶膜が形成されていた。

【0034】

（実施例２）
酸素ガスに代えて窒素ガスを用いたこと以外は、実施例１と同様にして、結晶性金属窒化物の単結晶膜の上に、導電膜として、白金（Ｐｔ）の金属膜を形成した。そして、積層構造体の結晶基板、結晶性金属窒化物の単結晶膜及び導電膜につき、Ｘ線回折装置を用いて、それぞれ測定した。図１７に、ＸＰＳ測定結果を示す。図１７から明らかなように、Ｓｉ結晶基板上に、良好な結晶性を有する（Ｈｆ、Ｚｒ）Ｎ膜及びＰｔ単結晶膜が形成されていた。なお、四端子法で測定したところ、得られた結晶性金属窒化物の単結晶膜は良好な導電性を有していた。

【0035】

実施例１において用いた蒸着成膜装置を図１８に示す。図１８の成膜装置は、ルツボに金属源１０１ａ～１０１ｂ、アース１０２ａ～１０２ｈ、ＩＣＰ電極１０３ａ～１０３ｂ、カットフィルター１０４ａ～１０４ｂ、ＤＣ電源１０５ａ～１０５ｂ、ＲＦ電源１０６ａ～１０６ｂ、ランプ１０７ａ～１０７ｂ、Ａｒ源１０８、反応性ガス源１０９、電源１１０、基板ホルダー１１１、基板１１２、カットフィルター１１３、ＩＣＰリング１１４、真空槽１１５及び回転軸１１６を少なくとも備えている。なお、図１８のＩＣＰ電極１０３ａ～１０３ｂは基板１１２の中心側に湾曲した略凹曲面形状又はパラボラ形状を有している。

【0036】

図１８に示すように、基板１１２を基板ホルダー１１１上に係止する。ついで、電源１１０と回転機構（図示せず）とを用いて回転軸１１６を回転させ、基板１１２を回転させる。また、基板１１２をランプ１０７ａ～１０７ｂによって加熱し、真空ポンプ（図示せず）によって真空槽１１５内を排気により真空又は減圧下にする。その後、真空槽１１５内にＡｒ源１０８からＡｒガスを導入し、ＤＣ電源１０５ａ～１０５ｂ、ＲＦ電源１０６ａ～１０６ｂ、ＩＣＰ電極１０３ａ～１０３ｂ、カットフィルター１０４ａ～１０４ｂ、及びアース１０２ａ～１０２ｈを用いて基板１１２上にアルゴンプラズマを形成することにより、基板１１２の表面の清浄化を行う。

【0037】

真空槽１１５内にＡｒガスを導入するとともに反応性ガス源１０９を用いて反応性ガスを導入する。このとき、ランプヒーターであるランプ１０７ａ～１０７ｂのオンとオフとを交互に繰り返すことで、より良質な結晶成長膜を形成することができるように構成されている。

【0038】

実施例１と同様にして得られた積層構造体につき、ＳＴＥＭ解析を行った。結果を図１９～２１に示す。図１９から、結晶基板１０１１とエピタキシャル層１００１との間に、埋込層１００４が形成され、さらに、アモルファス層１００２、１００３が形成されていることが分かる。また、図２０から、結晶基板上１０１１の第１のアモルファス層１００２には、結晶基板のＳｉと、エピタキシャル層１００１の構成金属であるＺｒが含まれていることがわかる。また、第２のアモルファス層には、結晶基板のＳｉと、エピタキシャル層１００１の構成金属であるＨｆ及びＺｒとが含まれていることがわかる。また、図２１から、埋込層１００４が、略逆三角形の断面形状を有しており、Ｈｆ及びＳｉが含まれている酸化物であることがわかる。

【0039】

（適用例）
得られた積層構造体の好適な適用例の一つである剥離・転写の例を、以下、図を用いてより具体的に説明するが、本発明は、これら適用例に限定されるものではない。なお、本発明においては、特に断りがない限り、公知の手段を用いて、前記積層構造体からＳＯＩ基板又はＳＯＩ半導体デバイス等を製造することができる。

【0040】

図１は、本発明の積層構造体の好適な一例を示す図である。図１の積層構造体は、結晶基板１上に、絶縁膜３が形成されており、さらに、絶縁膜３上に第２のエピタキシャル層４として半導体層が形成されている。

【0041】

図２は、前記剥離・転写におけるＳＯＩ島形成工程で得られる積層構造体を示す。前記ＳＯＩ島形成工程では、図１の積層構造体をＳＯＩ基板として用い、フォトリソグラフィーを行い、部分的に半導体層（第２のエピタキシャル層）４を除去する。このようにすることで図２の積層構造体が得られる。なお、図２の積層構造体は、第２のエピタキシャル層が２つの島に分離し、第２のエピタキシャル層の第１の島４ａと第２の島４ｂとが絶縁膜３上に形成されている。

【0042】

図３は、前記剥離・転写におけるＨＦエッチング工程で得られる積層構造体を示す。前記ＨＦエッチング工程では、図２の積層構造体を用いて、ＨＦにてＢＯＸ層をエッチングしてピラー状に残留させる。なお、図３の積層構造体は、絶縁膜がピラー状になり、絶縁膜（第１のエピタキシャル層）の第１のピラー３ａと第２のピラー３ｂとが結晶基板１上にそれぞれ形成されている。また、本発明においては、結晶基板と絶縁膜との密着性が高く、絶縁膜と第２のエピタキシャル層との界面において通常変態等の応力緩和がみられるので、容易に剥離しやすく、例えば、前記ＨＦエッチング工程が必須ではなく、省略することもできる。

【0043】

図４は、前記剥離・転写におけるフレキシブル基板への貼付工程で得られる積層構造体を示す。前記貼付工程では、図３の積層構造体を用いて、ＳＯＩ層表面と例えばＰＥ（ポリエチレン）等のフレキシブル基板５とを密着して貼り付ける。

【0044】

図５は、剥離・転写における剥離工程で得られる積層構造体を示す。前記剥離工程では、ＳＯＩ層をフレキシブル基板へと剥離して転写する。このようにすることにより、転写成功率を優れたものとすることができ、デバイス製造において歩留まりを高くし、高品質化、低コスト化を実現することが可能となる。

【産業上の利用可能性】

【0045】

本発明の積層構造体は、ＳＯＩ基板、ＳＯＩ半導体デバイスとして好適に用いられる。

【符号の説明】

【0046】

１ 結晶基板
２ 酸化膜
３ 絶縁膜（第１のエピタキシャル層）
３ａ 第１のエピタキシャル層の第１のピラー
３ｂ 第１のエピタキシャル層の第２のピラー
４ 第２のエピタキシャル層
４ａ 第２のエピタキシャル層の第１の島
４ｂ 第２のエピタキシャル層の第２の島
５ フレキシブル基板
１３ 絶縁膜
１４ 導電膜
２１ ゲート電極
２２ エミッタ電極
２３ コレクタ電極
２４ ドレイン電極
２５ ソース電極
２６ 絶縁膜
２６ａ 絶縁膜（エピタキシャル層）
２７ ｐ型半導体
２８ ｎ型半導体
２８ａ ｎ^－型半導体
２９ 結晶基板
３０ トレンチアイソレーション
３１ ポリシリコン
１０１ａ～１０１ｂ 金属源
１０２ａ～１０２ｊ アース
１０３ａ～１０３ｂ ＩＣＰ電極
１０４ａ～１０４ｂ カットフィルター
１０５ａ～１０５ｂ ＤＣ電源
１０６ａ～１０６ｂ ＲＦ電源
１０７ａ～１０７ｂ ランプ
１０８ Ａｒ源
１０９ 反応性ガス源
１１０ 電源
１１１ 基板ホルダー
１１２ 基板
１１３ カットフィルター
１１４ ＩＣＰリング
１１５ 真空槽
１１６ 回転軸
１００１ エピタキシャル層
１００２ 第１のアモルファス層
１００３ 第２のアモルファス層
１００４ 埋込層
１０１１ 基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】