特開 2023-134339 プローブカード装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023134339

(43)【公開日】2023-09-27

(54)【発明の名称】プローブカード装置

(51)【国際特許分類】

   G01R 1/073 20060101AFI20230920BHJP

   H01L 21/66 20060101ALI20230920BHJP

【ＦＩ】

G01R1/073 E

H01L21/66 B

【審査請求】有

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022171257

(22)【出願日】2022-10-26

(31)【優先権主張番号】111109274

(32)【優先日】2022-03-14

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】513311619

【氏名又は名称】巨擘科技股▲ふん▼有限公司

【氏名又は名称原語表記】ＰＲＩＮＣＯ ＣＯＲＰ．

【住所又は居所原語表記】Ｎｏ．６， ＣＲＥＡＴＩＯＮ ４ＴＨ Ｒｄ．，ＨＳＩＮＣＨＵ ＳＣＩＥＮＣＥ－ＢＡＳＥＤ ＩＮＤＵＳＴＲＹ ＰＡＲＫ，ＨＳＩＮＣＨＵ ＣＩＴＹ ３００，ＴＡＩＷＡＮ

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】邱 丕良

【テーマコード（参考）】

2G011

4M106

【Ｆターム（参考）】

2G011AA16

2G011AB08

2G011AE03

4M106AA01

4M106DD03

4M106DD10

(57)【要約】

【課題】製造コストが低減され、使用が制限されない、プローブカード装置を提供する。
【解決手段】対向する第１面と第２面とを有する薄膜基板と、該薄膜基板の該第１面上に設けられ、変形能力を有しておらず、該薄膜基板と一体成形される複数のプローブと、結晶成長方法で生成されたセラミック基板又はガラス基板であって、対向する第１面と第２面とを有し、該セラミック基板又は該ガラス基板の該第１面と該第２面とを電気的に接続するように、それ自体が導電性物質を充填する垂直ビアホールを有し、該セラミック基板又は該ガラス基板の該第１面が該該薄膜基板の該第２面上に設けられて、該薄膜基板に電気的に接続されるセラミック基板又はガラス基板と、該セラミック基板又は該ガラス基板の該第２面に設けられる電気的接点又は該第２面に電気的に接続されて他の回路基板に電気的に接続されるための他の薄膜基板と、を含むプローブカード装置。
【選択図】図１

【特許請求の範囲】

【請求項1】

対向する第１面と第２面とを有する薄膜基板と、
該薄膜基板の該第１面上に設けられ、変形能力を有しておらず、該薄膜基板と一体成形される複数のプローブと、
結晶成長方法で生成されたセラミック基板又はガラス基板であって、対向する第１面と第２面とを有し、該セラミック基板又は該ガラス基板の該第１面と該第２面とを電気的に接続するように、それ自体が導電性物質を充填する垂直ビアホールを有し、該セラミック基板又は該ガラス基板の該第１面が該薄膜基板の該第２面上に設けられて、該薄膜基板に電気的に接続される該セラミック基板又は該ガラス基板と、
他の回路基板に電気的に接続されるための、該セラミック基板又は該ガラス基板の該第２面に設けられる電気的接点又は該第２面に電気的に接続された他の薄膜基板と、を含むプローブカード装置。

【請求項2】

該セラミック基板又は該ガラス基板の該第１面と該薄膜基板の該第２面との間に隙間はなく、該セラミック基板又は該ガラス基板の該第２面と該他の薄膜基板との間に隙間はない請求項１に記載のプローブカード装置。

【請求項3】

該薄膜基板と該他の薄膜基板との間の水平引張力の不均一に起因する該セラミック基板又は該ガラス基板の反りや変形を解消するように、該薄膜基板と該他の薄膜基板とは、該セラミック基板又は該ガラス基板に対する水平引張力が略等しい請求項２に記載のプローブカード装置。

【請求項4】

該セラミック基板の材料は、酸化アルミニウム又は窒化アルミニウムである請求項１に記載のプローブカード装置。

【請求項5】

該セラミック基板又は該ガラス基板の該電気的接点又は該他の薄膜基板は、ウエハテストのためのテスト信号を生成して受信するテスタに直接電気的に接続されている請求項１に記載のプローブカード装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、テスト分野に関し、特に統合型多機能のプローブカード技術を有するプローブカード装置に関する。

【背景技術】

【0002】

半導体ウエハのテスト時に、テストすべきウエハ上の異なる検出接点間に段差が存在することが一般的であるため、従来のプローブを設計する際に、プローブ自体のコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）及びそれに耐え得る最大変位量に留意する必要がある。したがって、従来のプローブは、接点に力を加えることができる接触能力を有することを検討する必要があるだけではなく、テストすべきウエハ上の異なる検出接点間の段差に適応する弾性、即ち自己変形能力を有するか否かも検討する必要がある。

【0003】

従来のプローブカード装置の製造では、自己変形能力を具備するプローブを機械方法又は微小電気機械方法により製造した後、プローブを１本ずつプローブホルダに挿入又は半田付けする。そのため、プローブカード装置を一体成形で製造することができず、その製造コストが高くなる。

【0004】

しかしながら、現在の半導体製造工程の微細化に伴い、テストすべきウエハ上の検出接点の数がますます多くなり、検出接点間のピッチがますます小さくなっている。従来のプローブでは一体成形で製造することができないため、プローブ間のピッチをそれ以上低減することができず、テストすべきウエハ上の検出接点間のピッチの微細化を満たすことができなくなる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

したがって、従来のプローブカード装置では、製造コストが高すぎ、使用が制限されるなどの問題点が存在する。

【0006】

上記に鑑み、本発明は、上述した従来のプローブカード装置に存在する問題点を解決するために、プローブカード装置を提供する。

【課題を解決するための手段】

【0007】

一実施例によれば、本発明は、対向する第１面と第２面とを有する薄膜基板と、該薄膜基板の該第１面上に設けられ、変形能力を有しておらず、該薄膜基板と一体成形される複数のプローブと、結晶成長方法で生成されたセラミック基板又はガラス基板であって、対向する第１面と第２面とを有し、該セラミック基板又は該ガラス基板の該第１面と該第２面とを電気的に接続するように、それ自体が導電性物質を充填する垂直ビアホールを有し、該セラミック基板又は該ガラス基板の該第１面が該薄膜基板の該第２面上に設けられて、該薄膜基板に電気的に接続されるセラミック基板又はガラス基板と、該セラミック基板又は該ガラス基板の該第２面に設けられる電気的接点又は該第２面に電気的に接続されて他の回路基板に電気的に接続されるための他の薄膜基板と、を含むプローブカード装置を提供する。

【0008】

一実施例において、該セラミック基板又は該ガラス基板の該第１面と該薄膜基板の該第２面との間に隙間はなく、該セラミック基板又は該ガラス基板の該第２面と該他の薄膜基板との間に隙間はない。

【0009】

一実施例において、該薄膜基板と該他の薄膜基板との間の水平引張力の不均一に起因する該セラミック基板又は該ガラス基板の反りや変形を解消するように、該薄膜基板と該他の薄膜基板とは、該セラミック基板又は該ガラス基板に対する水平引張力が略等しい。

【0010】

一実施例において、該セラミック基板の材料は、酸化アルミニウム又は窒化アルミニウムであってもよい。

【0011】

一実施例において、該セラミック基板又は該ガラス基板の該第２表面接点又は該他の薄膜基板は、ウエハテストのためのテスト信号を生成して受信するテスタに直接電気的に接続されている。

【発明の効果】

【0012】

本発明のプローブカード装置は、一体成形方法で製造されたプローブとセラミック基板とを組み合わせた複数の実施形態を提供し、製造されたプローブは、従来のプローブホルダの機能に加えて、プローブカード装置においてこれらのプローブの下方に位置する複数の有機誘電体膜層が、各プローブのテストすべきウエハの接点の段差に適応するのに必要なコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）や緩衝能を提供することにより、プローブカード装置の製造コストをより低減し、使用されるプローブ間のピッチを減少することができ、テストすべきウエハを製造するための半導体製造工程の微細化に対応して、適切なプローブ数とプローブピッチとを有するプローブカード装置を提供することができる。

【図面の簡単な説明】

【0013】

【図1】図１は本発明の第１実施例に係るプローブカード装置を示す模式的な断面図である。

【図2】図２は本発明の第２実施例に係るプローブカード装置を示す模式的な断面図である。

【図3】図３は図１～２におけるセラミック基板を示す模式的な断面図である。

【図4】図４は図１～２における薄膜基板を示す模式的な断面図である。

【図5】図５は図２のプローブカード装置における該薄膜基板の内部構造を示す模式的な断面図である。

【発明を実施するための形態】

【0014】

以下、本発明の複数の実施例に係るプローブカード装置の実施形態を図１～図５を参照しながら説明する。

【0015】

本発明の第１実施例に係るプローブカード装置１０を示す模式的な断面図である図１を参照されたい。プローブカード装置１０は、薄膜基板（ｔｈｉｎ ｆｉｌｍ ｓｕｂｓｔｒａｔｅ）２０２と、結晶成長方法で製造されたセラミック基板２０４と、複数のプローブ２００２とを含む。該薄膜基板２０２は、対向する第１面Ｃ（図４参照）と第２面Ｄ（図４参照）とを有する。該セラミック基板２０４の本体材質は、対向する第１面Ａ（図３参照）と第２面Ｂ（図３参照）とを有して、該セラミック基板２０４の該第１面Ａと該第２面Ｂとを電気的に接続するように、複数の垂直ビアホール２０４２と、これらの垂直ビアホール２０４２に部分的に充填される導電性物質２０４４とが設けられる酸化アルミニウム（Ａｌ_２Ｏ_３）であり、該セラミック基板２０４の第１面Ａが該薄膜基板２０２の該第２面Ｄ上に設けられて、薄膜基板２０２と電気的に接続される。これらのプローブ２００２は、予め設定されたピッチで該薄膜基板２０２の該第１面Ｃに設けられて、該薄膜基板２０２内に部分的に埋設されている。これらのプローブ２００２は、変形能力を有しておらず、該薄膜基板２０２と一体成形されている。

【0016】

該セラミック基板２０４の第２面Ｂ上には、回路基板（図示せず）と電気的に接続されるために、複数の電気的接点２０４６が設けられており、該回路基板は該セラミック基板２０４及びテスタ（図示せず）に電気的に接続され、該テスタから生成されたテスト信号が回路基板で処理された後、セラミック基板２０４、薄膜基板２０２、プローブ２００２、ウエハに電気的に接続された接点を介して、ウエハの内部に送信し、ウエハの内部で該テスト信号を受信し、処理された後に出力信号（図示せず）を生成し、ウエハ接点、プローブ２００２、薄膜基板２０２、セラミック基板２０４、回路基板を介してテスタに送信し、該テスタが該テスト信号を受信した後、テストされたウエハの品質を判定することができる。

【0017】

本発明の第２実施例に係るプローブカード装置２０を示す模式的な断面図である図２を参照されたい。該プローブカード装置２０は、薄膜基板２０２と、複数のプローブ２００２と、結晶成長方法で生成された酸化アルミニウム（Ａｌ_２Ｏ_３）セラミック基板２０４と、その構成及び機能は図１と同様である薄膜基板２０６とを含む。図２において、該セラミック基板２０４の第２面Ｂは、該薄膜基板２０６に電気的に接続され、該薄膜基板２０６は、電気的接点２０６２を介して他の回路基板（図示せず）に電気的に接続され、該回路基板の役割は、第１実施例における回路基板と同様である。

【0018】

図１及び図２における該プローブカード装置１０及び２０における、本体２０４０が酸化アルミニウム（Ａｌ_２Ｏ_３）又は窒化アルミニウム（ＡｌＮ）である該セラミック基板２０４の模式的な断面図を示す図３を参照されたい。これらの垂直ビアホール２０４２内には、銅等の導電性物質２０４４が充填されてもよいが、垂直ビアホール２０４２内の導電性物質２０４４が、上下にそれぞれ薄膜基板２０２の電気的接点及び薄膜基板２０６の電気的接点に接触している。これらの垂直ビアホール２０４２は、レーザドリル（ｌａｓｅｒ ｄｒｉｌｌｉｎｇ）やエッチングにより形成することができる。

【0019】

図１及び図２に示されるように、薄膜本体２０３２と、該薄膜本体２０３２内に埋設されて該薄膜基板２０２の該第１面Ｃに隣接する複数の第１薄膜接点２０２０と、該薄膜本体２０３２の該第２面Ｄに形成された複数の第２薄膜接点２０２２と、該薄膜本体２０３２の内部に設けられた少なくとも１つの内部金属層２０２４とを含む薄膜基板２０２を示す図４を参照されたい。これらの第１薄膜接点２０２０の少なくとも１つは、該少なくとも１つの内部金属層２０２４を介してこれらの第２薄膜接点２０２２の少なくとも１つに電気的に接続され、隣接する２つの第１薄膜接点２０２０のピッチが、隣接する２つの第２薄膜接点２０２２のピッチよりも小さい。薄膜基板２０２は、狭ピッチのプローブ２００２を広ピッチのセラミック基板２０４に電気的に接続するためのものである。これらの第２薄膜接点２０２２の表面には、無電解ニッケル／無電解パラジウム／浸漬金（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ，ＥＮＥＰＩＧ）、無電解金メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ，ＥＮＩＧ）、又は有機系はんだ付け保護（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ，ＯＳＰ）が含まれる。

【0020】

これらのプローブ２００２の一端は、これらの第１薄膜接点２０２０の１つに電気的に接続され、これらのプローブ２００２の他端は、テストすべきウエハ（図示せず）の接点であるウエハ接点（図示せず）に電気的に接触する。

【0021】

引き続き図４を参照すると、薄膜本体２０３２は、これらの第１薄膜接点２０２０と、これらのプローブ２００２と、少なくとも１つの内部金属層２０２４と、これらの第２薄膜接点２０２２とを含み、該薄膜本体２０３２は、第１表面誘電体層２０２６と、少なくとも１つの内部誘電体層２０２８と、第２表面誘電体層２０３０とを含む。本実施例では、薄膜基板２０２は、３層の内部金属層２０２４及び３層の内部誘電体層２０２８を含むが、本発明はこれに限定されるものではない。

【0022】

これらの第１薄膜接点２０２０は、該第１表面誘電体層２０２６に埋設されており、これらのプローブ２００２はさらに、該第１表面誘電体層２０２６に部分的に埋設されており、それぞれこれらの第１薄膜接点２０２０のいずれかに囲まれている。これらの内部金属層２０２４は、対応するこれらの内部誘電体層２０２８に形成され、これらの第２薄膜接点２０２２は、第２表面誘電体層２０３０に形成される。これらの第１薄膜接点２０２０及びこれらのプローブ２００２の少なくとも１つは、少なくとも１つの内部金属層２０２４を介してこれらの第２薄膜接点２０２２の少なくとも１つに電気的に接続される。

【0023】

該薄膜基板２０２の層数は、４層～２０層であってもよい。該第１表面誘電体層２０２６、該少なくとも１つの内部誘電体層２０２８、及び該第２表面誘電体層２０３０の厚さは、５μｍ（ｍｉｃｒｏｍｅｔｅｒ；μｍ）～２０μｍであり、その材料は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）等の有機誘電体材料であってもよい。これらの第１薄膜接点２０２０の高さ、該少なくとも１つの内部金属層２０２４の厚さ、及びこれらの第２薄膜接点２０２２の高さは、１μｍ～１０μｍであり、少なくとも１つの内部金属層２０２４の線幅は、２μｍ～１００μｍである。なお、少なくとも１つの内部金属層２０２４は、全面金属層の形式で電源層又はグランド層とすることができる。少なくとも１つの内部金属層２０２４のビア（ｖｉａ）サイズは、３μｍ～５０μｍである。

【0024】

図１及び図２に示すプローブカード装置１０及び２０において、これらのプローブ２００２、これらの第１薄膜接点２０２０は、半導体プロセスを用いて製造することができ、例えば、第１表面誘電体層２０２６を形成した後に、フォトリソグラフィ法を用いてこれらのプローブ２００２とこれらの第１薄膜接点２０２０との位置を決めた後、有機誘電体層へのレーザドリル又はエッチング法により該第１表面誘電体層２０２６に、第１薄膜接点２０２０が位置する金属層に達するまで適切な開口を設け、さらに電気めっき又はフォトリソグラフィ及び物理気相成長法を用いて、該薄膜基板２０２の第１表面誘電体層の内部及びその上に複数のプローブ２００２と複数の第１薄膜接点２０２０とを同時に形成する。これらのプローブ２００２間のピッチを、リソグラフィ製造工程の制御により適宜に調整することにより、３０μｍ以内に縮小することができるので、プローブカード装置１０に数万本のプローブ２００２を同時に製造することができ、さらにプローブカード装置１０の製造コストを大幅に低減することができる。

【0025】

つまり、該セラミック基板２０４を設けることにより、プローブカード装置１０、２０に良好な平坦度と強固な支持力とを提供することができ、同様に良好に製造されたガラス基板もセラミック基板２０４と同様の機能を発揮することができる。そして、薄膜基板２０２内のこれらのプローブ２００２の下方に位置する有機誘電体材料の弾性によって、各プローブ２００２がテストすべきウエハの接点の段差に適応するのに必要なコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）や緩衝能を提供することにより、プローブ２００２は、プローブホルダに固定される従来のプローブの自己変形能力を兼備することになる。このように、マクロの観点から、薄膜基板２０２上に設けられた数万本のプローブ２００２は、該セラミック基板又は該ガラス基板と同等の平坦度を有することができ、マイクロの観点から、個別のプローブ２００２も、テストすべきウエハの接点の段差に対応するコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）や緩衝能を具備している。

【0026】

図２のプローブカード装置２０における該薄膜基板２０６の内部構造を示す図５を参照されたい。薄膜基板２０６は、対向する第１面Ｅ及び第２面Ｆを有する薄膜本体２０７２と、これらの第１薄膜接点２０６０と、少なくとも１つの内部金属層２０６４と、これらの第２薄膜接点２０６２とを含み、該薄膜本体２０７２は、第１表面誘電体層２０６６と、少なくとも１つの内部誘電体層２０６８と、第２表面誘電体層２０７０とを含む。本実施例では、薄膜基板２０６は、３層の内部金属層２０６４及び３層の内部誘電体層２０６８を含むが、本発明はこれに限定されるものではない。これらの第１薄膜接点２０６０は、該セラミック基板２０４の第２面に電気的に接続されるが、これらの第２薄膜接点２０６２は、本発明の第１実施例と同様に機能する回路基板に電気的に接続される。

【0027】

これらの第１薄膜接点２０６０は、第１表面誘電体層２０６６に埋設されて、該薄膜基板２０６の第１面Ｅに露出している。これらの内部金属層２０６４は、対応するこれらの内部誘電体層２０６８に形成され、これらの第２薄膜接点２０６２は、第２表面誘電体層２０７０に形成されて、該薄膜基板２０６の第２面Ｆに露出している。これらの第１薄膜接点２０６０の少なくとも１つは、少なくとも１つの内部金属層２０６４を介してこれらの第２薄膜接点２０６２の少なくとも１つに電気的に接続される。

【0028】

該薄膜基板２０６の層数は、４層～２０層であってもよい。該第１表面誘電体層２０６６、該少なくとも１つの内部誘電体層２０６８、及び該第２表面誘電体層２０７０の厚さは、５μｍ（ｍｉｃｒｏｍｅｔｅｒ；μｍ）～２０μｍであり、その材料は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）等の有機誘電体材料であってもよい。これらの第１薄膜接点２０６０の高さ、該少なくとも１つの内部金属層２０６４の厚さ、及びこれらの第２薄膜接点２０６２の高さは、１μｍ～１０μｍであり、少なくとも１つの内部金属層２０６４の線幅は、２μｍ～１００μｍである。なお、少なくとも１つの内部金属層２０６４は、全面金属層の形式で電源層又はグランド層とすることができる。少なくとも１つの内部金属層２０６４のビア（ｖｉａ）サイズは、３μｍ～５０μｍである。

【0029】

図２を参照すると、本発明の他の実施例において、薄膜基板２０２及び薄膜基板２０６のそれぞれと該セラミック基板２０４との間に隙間はなく、上方薄膜基板２０２と下方薄膜基板２０６との間の水平引張力の不均一に起因する該セラミック基板又は該ガラス基板の反りや変形を解消するために、該薄膜基板２０２と該薄膜基板２０６との、該セラミック基板又は該ガラス基板に対する水平引張力が略等しい。

【0030】

上述したように、研磨後のセラミック基板又はガラス基板をキャリア板とし、スピンコート膜又はスプレーコート膜を焼成して誘電体層を形成した後、誘電体層をキャリア板に付着させて完全密着構造とする以外は、前記図２の実施例の説明と同様であり、該薄膜基板２０２及び該薄膜基板２０６の水平引張力がほぼ等しくなるように達成するには、設計時に、薄膜基板２０２及び薄膜基板２０６の誘電体層の総膜厚がほぼ同じであることを考えると、金属層の総膜厚もほぼ同じであればよい。

【0031】

図１、図２を参照すると、本発明の他の実施例では、該セラミック基板の該第２表面電気的接点２０４６又は薄膜基板の電気的接点２０６２が直接にテスタに電気的に接続され、該テスタがウエハテストのためのテスト信号を生成及び受信し、上記段落［００１６］の回路基板を薄膜基板２０２に統合すればよいか、又は上記段落［００１７］の回路基板を薄膜基板２０６に統合すればよい。

【0032】

以上のように、本発明は、好ましい実施例を開示したが、上述した好ましい実施例は本発明を限定するためのものではない。当業者であれば、本発明の趣旨及び範囲から逸脱しない限り、様々な変更や修正を加えることができ、したがって、本発明の保護範囲は特許請求の範囲に定められたものに準ずるべきである。

【符号の説明】

【0033】

１０、２０ プローブカード装置
２００２ プローブ
２０２ 薄膜基板
２０４ セラミック基板
２０６ 薄膜基板
２０２０、２０６０ 第１薄膜接点
２０２２ 第２薄膜接点
２０６２ 第２薄膜接点（電気的接点）
２０２４、２０６４ 内部金属層
２０２６、２０６６ 第１表面誘電体層
２０２８、２０６８ 内部誘電体層
２０３０、２０７０ 第２表面誘電体層
２０３２、２０７２ 薄膜本体
２０４０ 本体
２０４２ 垂直ビアホール
２０４４ 導電性物質
２０４６ 電気的接点
Ａ、Ｃ、Ｅ 第１面
Ｂ、Ｄ、Ｆ 第２面

【図1】

【図2】

【図3】

【図4】

【図5】