知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023135791
(43)【公開日】2023-09-29
(54)【発明の名称】半導体装置及び製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20230922BHJP
H01L 21/76 20060101ALI20230922BHJP
H01L 29/12 20060101ALI20230922BHJP
H01L 21/336 20060101ALI20230922BHJP
H01L 29/41 20060101ALI20230922BHJP
H01L 29/861 20060101ALI20230922BHJP
H01L 29/872 20060101ALI20230922BHJP
H01L 29/47 20060101ALI20230922BHJP
H01L 21/8234 20060101ALI20230922BHJP
【ＦＩ】
H01L29/78 652N
H01L29/78 652R
H01L29/78 652S
H01L29/78 653C
H01L29/78 652D
H01L29/78 652T
H01L29/78 652Q
H01L29/78 658Z
H01L29/44 Y
H01L29/78 657A
H01L29/91 C
H01L29/91 F
H01L29/86 301D
H01L29/86 301F
H01L29/48 D
H01L27/06 102A
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2022041060
(22)【出願日】2022-03-16
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110004026
【氏名又は名称】弁理士法人ｉＸ
(72)【発明者】
【氏名】西脇 達也
(72)【発明者】
【氏名】下條 亮平
(72)【発明者】
【氏名】末代 知子
【テーマコード（参考）】
4M104
5F048
【Ｆターム（参考）】
4M104AA01
4M104AA03
4M104AA04
4M104AA05
4M104CC03
4M104FF10
4M104GG03
4M104GG09
4M104GG18
5F048AB10
5F048AC06
5F048AC10
5F048BA01
5F048BA14
5F048BA15
5F048BB02
5F048BB05
5F048BB12
5F048BB19
5F048BC03
5F048BC07
5F048BC12
5F048BD07
5F048BF02
5F048BF07
(57)【要約】
【課題】生産性の向上が可能な半導体装置及び製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、第１電極と複数の単位素子領域と区画領域とを含む。各単位素子領域は、第１半導体部分と第２電極と１導電部とを含む。第１半導体部分は、第１電極の上に設けられた第１導電形の第１半導体領域と、第１半導体領域の上に設けられた第２導電形の第２半導体領域と、第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む。第２電極は、第２、３半導体領域の上に設けられ第２、３半導体領域と電気的に接続される。第１導電部は、第１絶縁膜を介して第２半導体領域と対向する部分を含む。複数の単位素子領域同士は、少なくとも一部の共通パターンを含む。区画領域は、第１半導体部分と連続した第２半導体部分を含み複数の単位素子領域を区画する。
【選択図】図１
【解決手段】実施形態に係る半導体装置は、第１電極と複数の単位素子領域と区画領域とを含む。各単位素子領域は、第１半導体部分と第２電極と１導電部とを含む。第１半導体部分は、第１電極の上に設けられた第１導電形の第１半導体領域と、第１半導体領域の上に設けられた第２導電形の第２半導体領域と、第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む。第２電極は、第２、３半導体領域の上に設けられ第２、３半導体領域と電気的に接続される。第１導電部は、第１絶縁膜を介して第２半導体領域と対向する部分を含む。複数の単位素子領域同士は、少なくとも一部の共通パターンを含む。区画領域は、第１半導体部分と連続した第２半導体部分を含み複数の単位素子領域を区画する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１電極と、
複数の単位素子領域であって、前記単位素子領域のそれぞれは、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む第１半導体部分と、
前記第２半導体領域及び前記第３半導体領域の上に設けられ前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
第１絶縁膜を介して前記第２半導体領域と対向する第１導電部と、
を含み、前記複数の単位素子領域同士が少なくとも一部の共通パターンを含む、複数の単位素子領域と、
前記第１半導体部分と連続した第２半導体部分を含み前記複数の単位素子領域を区画する区画領域と、
を備えた半導体装置。
複数の単位素子領域であって、前記単位素子領域のそれぞれは、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む第１半導体部分と、
前記第２半導体領域及び前記第３半導体領域の上に設けられ前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
第１絶縁膜を介して前記第２半導体領域と対向する第１導電部と、
を含み、前記複数の単位素子領域同士が少なくとも一部の共通パターンを含む、複数の単位素子領域と、
前記第１半導体部分と連続した第２半導体部分を含み前記複数の単位素子領域を区画する区画領域と、
を備えた半導体装置。
【請求項2】
前記複数の単位素子領域は、周期的に並ぶ、請求項１に記載の半導体装置。
【請求項3】
前記共通パターンは、前記第１導電部のパターン、前記第２半導体領域のパターン、及び前記第２電極のパターンの少なくともいずれかである、請求項１または２に記載の半導体装置。
【請求項4】
前記複数の単位素子領域のそれぞれは、前記第１半導体部分に設けられ前記第１半導体部分の表面に沿った延在方向に延在する複数の第１トレンチと、前記第１半導体部分の上に設けられた第１配線部と、を含み、
前記複数の単位素子領域のそれぞれにおいて、前記第１導電部は、複数設けられ、前記複数の第１トレンチの内部に配置され、前記第１配線部と電気的に接続され、
前記複数の単位素子領域のうちの第１単位素子領域は、前記第１半導体部分の上に設けられ前記第１配線部と電気的に接続され前記第１配線部よりも広い幅を有する導電領域を含み、
前記複数の第１トレンチの一部は、前記第２電極の下に配置された第１トレンチ部と、第１トレンチ部から延在方向に延び前記導電領域の下に配置された第２トレンチ部とを含む、請求項１～３のいずれか１つに記載の半導体装置。
前記複数の単位素子領域のそれぞれにおいて、前記第１導電部は、複数設けられ、前記複数の第１トレンチの内部に配置され、前記第１配線部と電気的に接続され、
前記複数の単位素子領域のうちの第１単位素子領域は、前記第１半導体部分の上に設けられ前記第１配線部と電気的に接続され前記第１配線部よりも広い幅を有する導電領域を含み、
前記複数の第１トレンチの一部は、前記第２電極の下に配置された第１トレンチ部と、第１トレンチ部から延在方向に延び前記導電領域の下に配置された第２トレンチ部とを含む、請求項１～３のいずれか１つに記載の半導体装置。
【請求項5】
前記第１単位素子領域において、前記第１半導体部分は、前記導電領域の下に配置された第４半導体領域であって、前記第４半導体領域における第２導電形の不純物濃度が前記第２半導体領域における第２導電形の不純物濃度よりも高い第４半導体領域を含み、
前記第１単位素子領域の前記複数の第１導電部の一部は、前記第１トレンチ部内に配置された第１部分と、前記第１部分から前記延在方向に延び前記第２トレンチ部内に配置された第２部分と、を含む、請求項４に記載の半導体装置。
前記第１単位素子領域の前記複数の第１導電部の一部は、前記第１トレンチ部内に配置された第１部分と、前記第１部分から前記延在方向に延び前記第２トレンチ部内に配置された第２部分と、を含む、請求項４に記載の半導体装置。
【請求項6】
前記第１単位素子領域の前記複数の第１導電部の一部は、前記第１トレンチ部内に配置された第１部分と、前記第１部分から前記延在方向に延び前記第２トレンチ部内に配置された第２部分と、を含み、
前記第１単位素子領域は、前記第２部分と前記第１半導体領域との間に設けられた第２絶縁膜を含み、
前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さよりも厚い、請求項４に記載の半導体装置。
前記第１単位素子領域は、前記第２部分と前記第１半導体領域との間に設けられた第２絶縁膜を含み、
前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さよりも厚い、請求項４に記載の半導体装置。
【請求項7】
前記第１単位素子領域は、前記第１単位素子領域の前記複数の第１導電部を、前記第１単位素子領域の前記第１配線部及び前記導電領域に電気的に接続する複数のコンタクト部を含み、
前記複数の単位素子領域のうちの第２単位素子領域は、前記第２単位素子領域の前記複数の第１導電部を、前記第２単位素子領域の前記第１配線部に電気的に接続する複数のコンタクト部を含み、
前記第１単位素子領域の前記複数のコンタクト部のパターンは、前記第２単位素子領域の前記複数のコンタクト部のパターンと共通である、請求項４～６のいずれか１つに記載の半導体装置。
前記複数の単位素子領域のうちの第２単位素子領域は、前記第２単位素子領域の前記複数の第１導電部を、前記第２単位素子領域の前記第１配線部に電気的に接続する複数のコンタクト部を含み、
前記第１単位素子領域の前記複数のコンタクト部のパターンは、前記第２単位素子領域の前記複数のコンタクト部のパターンと共通である、請求項４～６のいずれか１つに記載の半導体装置。
【請求項8】
前記複数の単位素子領域のそれぞれは、前記第１半導体部分の上に設けられ前記第１導電部と電気的に接続された第１配線部と、前記第１半導体部分の上に設けられ前記第１配線部と電気的に接続され前記第１配線部よりも広い幅を有する導電領域と、を含み、
前記複数の単位素子領域のそれぞれにおいて、前記第１配線部及び前記導電領域を含む導電膜は前記第２電極を囲み、
前記共通パターンは、前記導電領域のパターンである、請求項１～３のいずれか１つに記載の半導体装置。
前記複数の単位素子領域のそれぞれにおいて、前記第１配線部及び前記導電領域を含む導電膜は前記第２電極を囲み、
前記共通パターンは、前記導電領域のパターンである、請求項１～３のいずれか１つに記載の半導体装置。
【請求項9】
前記複数の単位素子領域のそれぞれは、前記複数の第１トレンチの内部に配置された複数の第２導電部を含み、
前記第１単位素子領域の前記複数の第１導電部は、前記第２トレンチ部には配置されず、
前記第１単位素子領域の前記複数の第２導電部の一部は、前記第１トレンチ部に配置された部分と、前記第２トレンチ部内に配置された部分と、を含む、請求項４に記載の半導体装置。
前記第１単位素子領域の前記複数の第１導電部は、前記第２トレンチ部には配置されず、
前記第１単位素子領域の前記複数の第２導電部の一部は、前記第１トレンチ部に配置された部分と、前記第２トレンチ部内に配置された部分と、を含む、請求項４に記載の半導体装置。
【請求項10】
前記区画領域の前記第２半導体部分は、前記第１電極の上に設けられた第１導電形の第５半導体領域と、前記第５半導体領域の上に設けられた第２導電形の第６半導体領域と、前記第６半導体領域の上に設けられた第１導電形の第７半導体領域と、を含み、
前記区画領域は、
前記第２半導体部分に設けられた第２トレンチと、
前記第２トレンチの内部に配置され、絶縁膜を介して前記６半導体領域の側面と対向する部分を有する第３導電部と、
前記第６半導体領域及び前記第７半導体領域の上に設けられ、前記第６半導体領域及び前記第７半導体領域と電気的に接続され、前記第２電極と連続した第３電極と、
を含む、請求項１～３のいずれか１つに記載の半導体装置。
前記区画領域は、
前記第２半導体部分に設けられた第２トレンチと、
前記第２トレンチの内部に配置され、絶縁膜を介して前記６半導体領域の側面と対向する部分を有する第３導電部と、
前記第６半導体領域及び前記第７半導体領域の上に設けられ、前記第６半導体領域及び前記第７半導体領域と電気的に接続され、前記第２電極と連続した第３電極と、
を含む、請求項１～３のいずれか１つに記載の半導体装置。
【請求項11】
前記複数の単位素子領域のそれぞれは、前記第１半導体部分の上に設けられ前記第１導電部と電気的に接続された第１配線部を含み、
前記区画領域は、前記第２半導体部分の上に設けられ前記第３導電部と電気的に接続され、前記第１配線部と連続した第２配線部を含み、
前記第１配線部及び前記第２配線部は、前記複数の単位素子領域及び前記区画領域の外周部に位置する、請求項１０に記載の半導体装置。
前記区画領域は、前記第２半導体部分の上に設けられ前記第３導電部と電気的に接続され、前記第１配線部と連続した第２配線部を含み、
前記第１配線部及び前記第２配線部は、前記複数の単位素子領域及び前記区画領域の外周部に位置する、請求項１０に記載の半導体装置。
【請求項12】
前記区画領域の前記第２半導体部分は、前記第１電極の上に設けられた第１導電形の第５半導体領域と、前記第５半導体領域の上に設けられた第２導電形の第６半導体領域と、を含み、
前記区画領域は、
前記第６半導体領域の上に設けられ、前記第６半導体領域と電気的に接続され、前記第２電極と連続した第３電極と、
を含む、請求項１～９のいずれか１つに記載の半導体装置。
前記区画領域は、
前記第６半導体領域の上に設けられ、前記第６半導体領域と電気的に接続され、前記第２電極と連続した第３電極と、
を含む、請求項１～９のいずれか１つに記載の半導体装置。
【請求項13】
前記区画領域の前記第２半導体部分は、前記第１電極の上に設けられた第１導電形の第５半導体領域を含み、
前記区画領域は、
前記第５半導体領域の上に設けられ、前記第５半導体領域と電気的に接続され、前記第２電極と連続した第３電極と、
前記第５半導体領域とショットキー接合を形成し、前記第５半導体領域を前記第３電極に電気的に接続するコンタクト部と、
を含む、請求項１～９のいずれか１つに記載の半導体装置。
前記区画領域は、
前記第５半導体領域の上に設けられ、前記第５半導体領域と電気的に接続され、前記第２電極と連続した第３電極と、
前記第５半導体領域とショットキー接合を形成し、前記第５半導体領域を前記第３電極に電気的に接続するコンタクト部と、
を含む、請求項１～９のいずれか１つに記載の半導体装置。
【請求項14】
第１電極と、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む第１半導体部分と、
前記第２半導体領域及び前記第３半導体領域の上に設けられ前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
前記第１半導体部分に設けられ前記第１半導体部分の表面に沿った延在方向に延在する複数の第１トレンチと、
前記第１半導体部分の上に設けられた第１配線部と、
それぞれが、前記複数の第１トレンチのそれぞれの内部に配置され第１絶縁膜を介して前記第２半導体領域と対向し、前記第１配線部と電気的に接続された、複数の第１導電部と、
前記第１半導体部分の上に設けられ前記第１配線部と電気的に接続され前記第１配線部よりも広い幅を有する導電領域であって、前記複数の第１トレンチの一部が、前記第２電極の下に配置された第１トレンチ部と、第１トレンチ部から延在方向に延び前記導電領域の下に配置された第２トレンチ部とを含む、導電領域と、
を備えた半導体装置。
前記第１電極の上に設けられた第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む第１半導体部分と、
前記第２半導体領域及び前記第３半導体領域の上に設けられ前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
前記第１半導体部分に設けられ前記第１半導体部分の表面に沿った延在方向に延在する複数の第１トレンチと、
前記第１半導体部分の上に設けられた第１配線部と、
それぞれが、前記複数の第１トレンチのそれぞれの内部に配置され第１絶縁膜を介して前記第２半導体領域と対向し、前記第１配線部と電気的に接続された、複数の第１導電部と、
前記第１半導体部分の上に設けられ前記第１配線部と電気的に接続され前記第１配線部よりも広い幅を有する導電領域であって、前記複数の第１トレンチの一部が、前記第２電極の下に配置された第１トレンチ部と、第１トレンチ部から延在方向に延び前記導電領域の下に配置された第２トレンチ部とを含む、導電領域と、
を備えた半導体装置。
【請求項15】
前記第１半導体部分は、前記導電領域の下に配置された第４半導体領域であって、前記第４半導体領域における第２導電形の不純物濃度が前記第２半導体領域における第２導電形の不純物濃度よりも高い第４半導体領域を含み、
前記複数の第１導電部の一部は、前記第１トレンチ部内に配置された第１部分と、前記第１部分から前記延在方向に延び前記第２トレンチ部内に配置された第２部分と、を含む、請求項１４に記載の半導体装置。
前記複数の第１導電部の一部は、前記第１トレンチ部内に配置された第１部分と、前記第１部分から前記延在方向に延び前記第２トレンチ部内に配置された第２部分と、を含む、請求項１４に記載の半導体装置。
【請求項16】
第１電極と、少なくとも１つの単位素子領域と、を含む半導体装置であって、前記単位素子領域は、前記第１電極の上に設けられた第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む第１半導体部分と、前記第２半導体領域及び前記第３半導体領域の上に設けられ前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、絶縁膜を介して前記第２半導体領域と対向する部分を含む第１導電部と、を含む、半導体装置の製造方法であって、
複数の前記単位素子領域と、複数の前記単位素子領域を区画する区画領域と、が設定されたウェハを準備する工程と、
前記半導体装置に含まれる前記単位素子領域の数及び配置に応じて変更可能な切断位置において、前記区画領域の一部を切断して前記ウェハを個片化する工程と、
を備えた製造方法。
複数の前記単位素子領域と、複数の前記単位素子領域を区画する区画領域と、が設定されたウェハを準備する工程と、
前記半導体装置に含まれる前記単位素子領域の数及び配置に応じて変更可能な切断位置において、前記区画領域の一部を切断して前記ウェハを個片化する工程と、
を備えた製造方法。
【請求項17】
前記単位素子領域は、前記第１半導体部分に設けられ前記第１半導体部分の表面に沿った延在方向に延在する第１トレンチを含み、
前記第１導電部は、前記第１トレンチの内部に配置され、
前記ウェハを準備する工程は、前記半導体装置に含まれる前記単位素子領域の数及び配置によらずに、前記第１半導体部分に前記第１トレンチを形成する工程を含む、請求項１６に記載の製造方法。
前記第１導電部は、前記第１トレンチの内部に配置され、
前記ウェハを準備する工程は、前記半導体装置に含まれる前記単位素子領域の数及び配置によらずに、前記第１半導体部分に前記第１トレンチを形成する工程を含む、請求項１６に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置及び製造方法に関する。
【背景技術】
【0002】
例えばトランジスタ等を含む半導体装置においては、所望の電流値などの特性に応じて、様々なチップサイズの製品が生産されることがある。半導体装置においては、生産性を向上することが求められている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００３－０２３１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、生産性の向上が可能な半導体装置及び製造方法を提供することである。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、第１電極と、複数の単位素子領域と、区画領域と、を含む。前記単位素子領域のそれぞれは、第１半導体部分と、第２電極と、１導電部と、を含む。前記第１半導体部分は、前記第１電極の上に設けられた第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、を含む。前記第２電極は、前記第２半導体領域及び前記第３半導体領域の上に設けられ前記第２半導体領域及び前記第３半導体領域と電気的に接続される。前記第１導電部は、第１絶縁膜を介して前記第２半導体領域と対向する部分を含む。前記複数の単位素子領域同士は、少なくとも一部の共通パターンを含む。前記区画領域は、前記第１半導体部分と連続した第２半導体部分を含み前記複数の単位素子領域を区画する。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る半導体装置を表す模式的平面図である。
【図2】第１実施形態に係る半導体装置を表す模式的平面図である。
【図3】第１実施形態に係る半導体装置を表す模式的断面図である。
【図4】第１実施形態に係る半導体装置を表す模式的平面図である。
【図5】第１実施形態に係る半導体装置を表す模式的断面図である。
【図9】第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
【図10】第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
【図11】第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
【図12】第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
【図13】第２実施形態に係る半導体装置を表す模式的平面図である。
【図14】第２実施形態に係る半導体装置を表す模式的断面図である。
【図15】第３実施形態に係る半導体装置を表す模式的平面図である。
【図16】第３実施形態に係る半導体装置を表す模式的断面図である。
【図17】第４実施形態に係る半導体装置を例示する模式的平面図である。
【図18】第４実施形態に係る半導体装置を例示する模式的断面図である。
【図19】第４実施形態に係る半導体装置を表す模式的平面図である。
【図20】第４実施形態に係る半導体装置を表す模式的断面図である。
【図21】第５実施形態に係る半導体装置を表す模式的平面図である。
【図22】第５実施形態に係る半導体装置を表す模式的断面図である。
【図23】第５実施形態に係る半導体装置の変形例を表す模式的平面図である。
【図24】第６実施形態に係る半導体装置を表す模式的平面図である。
【図25】第６実施形態に係る半導体装置を表す模式的断面図である。
【図26】第６実施形態に係る半導体装置の変形例を表す模式的平面図である。
【図27】第６実施形態に係る半導体装置の変形例を表す模式的断面図である。
【発明を実施するための形態】
【0007】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下で説明する各実施形態について、各半導体領域のｐ形（第２導電形の一例）とｎ形（第１導電形の一例）を反転させて各実施形態を実施してもよい。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下で説明する各実施形態について、各半導体領域のｐ形（第２導電形の一例）とｎ形（第１導電形の一例）を反転させて各実施形態を実施してもよい。
【0008】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を表す模式的平面図である。
第１実施形態に係る半導体装置１００は、複数の単位素子領域ＡＡと、区画領域ＤＡと、を含む。単位素子領域ＡＡには、例えばＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）などの半導体素子が形成される。この例では、複数の単位素子領域ＡＡとして、４つの単位素子領域（第１～第４単位素子領域Ａ１～Ａ４）が設けられている。半導体装置１００は、単位素子領域ＡＡが縦（図中の第３方向Ｄ３）に２つ、横（図中の第２方向Ｄ２）に２つ並んだ、２×２のレイアウトである。ただし、実施形態において、単位素子領域ＡＡの数は、１以上の整数であり、特に限定されない。単位素子領域ＡＡは、第２方向Ｄ２及び第３方向Ｄ３の少なくとも一方において３つ以上並んでもよい。例えば、複数の単位素子領域ＡＡは、第２方向Ｄ２及び第３方向Ｄ３の少なくとも一方において、周期的に並ぶ。単位素子領域ＡＡは、例えば矩形の領域であり、第２方向Ｄ２に延在する二辺と第３方向Ｄ３に延在する二辺とを有する。上方から見たときに、複数の単位素子領域ＡＡは、互いに同じ外周形状及び面積（大きさ）を有する。
図１は、第１実施形態に係る半導体装置を表す模式的平面図である。
第１実施形態に係る半導体装置１００は、複数の単位素子領域ＡＡと、区画領域ＤＡと、を含む。単位素子領域ＡＡには、例えばＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）などの半導体素子が形成される。この例では、複数の単位素子領域ＡＡとして、４つの単位素子領域（第１～第４単位素子領域Ａ１～Ａ４）が設けられている。半導体装置１００は、単位素子領域ＡＡが縦（図中の第３方向Ｄ３）に２つ、横（図中の第２方向Ｄ２）に２つ並んだ、２×２のレイアウトである。ただし、実施形態において、単位素子領域ＡＡの数は、１以上の整数であり、特に限定されない。単位素子領域ＡＡは、第２方向Ｄ２及び第３方向Ｄ３の少なくとも一方において３つ以上並んでもよい。例えば、複数の単位素子領域ＡＡは、第２方向Ｄ２及び第３方向Ｄ３の少なくとも一方において、周期的に並ぶ。単位素子領域ＡＡは、例えば矩形の領域であり、第２方向Ｄ２に延在する二辺と第３方向Ｄ３に延在する二辺とを有する。上方から見たときに、複数の単位素子領域ＡＡは、互いに同じ外周形状及び面積（大きさ）を有する。
【0009】
区画領域ＤＡは、隣接する単位素子領域ＡＡ同士の間に設けられ、複数の単位素子領域ＡＡを区画する領域である。例えば、区画領域ＤＡは、複数の単位素子領域ＡＡと連続しており、この例において格子状（十字状）である。この例では、区画領域ＤＡには、トランジスタなどの素子が設けられていない。
【0010】
なお、半導体装置１００の上面には、複数の電極（第１配線部４１を含む導電膜４０や第２電極１２）が設けられている。図１（及び後述する図９～図１２、図１５、図１７、図２１、図２３、図２４、図２６）は、当該複数の電極を破線で表し、当該複数の電極の下層のレイアウトを模式的に表す透視図である。
【0011】
半導体装置１００は、１つの半導体基板を含む。単位素子領域ＡＡのそれぞれは、当該半導体基板の一部である第１半導体部分６１を含む。区画領域ＤＡは、当該半導体基板の別の一部である第２半導体部分６２を含む。第２半導体部分６２は、第１半導体部分６１と連続している。
【0012】
図２は、第１実施形態に係る半導体装置を表す模式的平面図である。
図３は、第１実施形態に係る半導体装置を表す模式的断面図である。
図２は、図１に示した領域Ｒ１の付近を拡大して表す。図３は、図２に示したＡ－Ａ線断面を表す。
図３は、第１実施形態に係る半導体装置を表す模式的断面図である。
図２は、図１に示した領域Ｒ１の付近を拡大して表す。図３は、図２に示したＡ－Ａ線断面を表す。
【0013】
例えば、半導体装置１００は、ＭＯＳＦＥＴである。図３に表したように、半導体装置１００は、第１電極１１（ドレイン電極）を含む。単位素子領域ＡＡの第１半導体部分６１は、第１電極１１の上に設けられている。
【0014】
なお、実施形態の説明では、第１方向Ｄ１、第２方向Ｄ２、及び第３方向Ｄ３を用いている。第１電極１１から第１半導体部分６１に向かう方向を第１方向Ｄ１とする。第１方向Ｄ１に垂直な一方向を、第２方向Ｄ２とする。第１方向Ｄ１に垂直であり、且つ第２方向Ｄ２に垂直な方向を、第３方向Ｄ３とする。また、説明のために、第１電極１１から第１半導体部分６１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１電極１１と第１半導体部分６１との相対的な位置関係に基づき、重力の方向とは無関係である。
【0015】
図３に表したように、第１半導体部分６１は、半導体領域２８（ドレイン領域）と、第１半導体領域２１（ドリフト領域）と、第２半導体領域２２（ベース領域）と、複数の第３半導体領域２３（ソース領域）と、複数のコンタクト部７１（セルコンタクト）と、を含む。なお、図２（及び後述する図４、図１３、図１９）においては、第２半導体領域２２及び第３半導体領域２３が設けられる範囲をドットで表している。
【0016】
第１半導体領域２１は、半導体領域２８を介して、第１電極１１の上に設けられる。第１半導体領域２１は、半導体領域２８を介して第１電極１１と電気的に接続されている。第１半導体領域２１及び半導体領域２８は、第１導電形（ｎ形）である。第１半導体領域２１の第１導電形の不純物濃度は、半導体領域２８の第１導電形の不純物濃度よりも低い。
【0017】
第２半導体領域２２は、第１半導体領域２１の一部の上に設けられている。第２半導体領域２２は、第２導電形（ｐ形）である。
【0018】
第３半導体領域２３は、第２半導体領域２２の一部の上に設けられている。第３半導体領域２３は、第１導電形である。第３半導体領域２３の第１導電形の不純物濃度は、第１半導体領域２１の第１導電形の不純物濃度よりも高い。複数の第３半導体領域２３は、第３方向Ｄ３に並んでおり、各第３半導体領域２３は、第２方向Ｄ２に延在している。
【0019】
複数のコンタクト部７１は、第２半導体領域２２の一部の上に設けられている。コンタクト部７１は、第２導電形である。コンタクト部７１の第２導電形の不純物濃度は、第２半導体領域２２の第２導電形の不純物濃度よりも高い。複数のコンタクト部７１は、第３方向Ｄ３に並んでおり、各コンタクト部７１は、第２方向Ｄ２に延在している。上方から見た場合に、隣接する２つの第３半導体領域２３の間に、１つのコンタクト部７１が配置されている。
【0020】
図３に表したように、単位素子領域ＡＡのそれぞれは、複数の第１トレンチＴ１と、複数の第１導電部３１（ゲート電極）と、複数の第１絶縁膜５１（ゲート絶縁膜）と、第２電極１２（ソース電極）と、をさら含む。
【0021】
第１導電部３１は、第１半導体領域２１の一部の上に設けられている。第１導電部３１は、第１絶縁膜５１を介して、第２半導体領域２２の側面と対向する部分を有する。また、第１導電部３１は、第１絶縁膜５１を介して第１半導体領域２１の側面と対向する部分、及び第１絶縁膜５１を介して第３半導体領域２３の側面と対向する部分を有する。第１導電部３１は、第１～第３半導体領域２１～２３と、第３方向Ｄ３に並んでいる。複数の第１導電部３１は、第３方向Ｄ３に並んでおり、各第１導電部３１は第２方向Ｄ２に延在している。
【0022】
第１トレンチＴ１は、第１半導体部分６１に設けられ、第１半導体部分６１の上部から下方に向かう凹部である。第１トレンチＴ１は、第１半導体部分６１の表面に沿った延在方向（この例では第２方向Ｄ２）に延在する。複数の第１トレンチＴ１は、第３方向Ｄ３に並んでいる。第１トレンチＴ１の内壁に第１絶縁膜５１が設けられている。複数の第１導電部３１のそれぞれは、複数の第１トレンチＴ１のそれぞれの内部に配置されている。隣り合う２つの第１トレンチＴ１の間に、２つの第３半導体領域２３が設けられている。
【0023】
第２電極１２は、第１導電部３１、第２半導体領域２２及び第３半導体領域２３の上に設けられている。第２電極１２は、第２半導体領域２２及び第３半導体領域２３と電気的に接続されている。第１導電部３１と第２電極１２との間には、絶縁膜５５が設けられており、第１導電部３１と第２電極１２とは絶縁されている。
【0024】
第２電極１２は、下方のコンタクト部７１まで延びている。コンタクト部７１は、第２電極１２を第２半導体領域２２と電気的に接続している。
【0025】
図１及び図２に表したように、複数の単位素子領域ＡＡのそれぞれは、第１配線部４１（ゲート配線）及び複数のコンタクト部７２（ゲートコンタクト）を含む。第１配線部４１は、第１半導体部分６１の上に設けられ、第１方向Ｄ１と垂直な方向において、第２電極１２と並ぶ。第１配線部４１は、複数のトレンチＴ１及び第１導電部３１の延在方向（第２方向Ｄ２）の両端部の上に配置されている。各第１導電部３１は、各コンタクト部７２を介して、第１配線部４１と電気的に接続されている。
【0026】
図１に表したように、複数の単位素子領域ＡＡに設けられた複数の第１配線部４１は、連続して、互いに電気的に接続されている。例えば、第１単位素子領域Ａ１の第１配線部４１は、第２単位素子領域Ａ２の第１配線部４１と、連続している。複数の第１配線部４１は、それぞれ、１つの連続した導電膜４０の一部でよい。導電膜４０は、複数の単位素子領域ＡＡ及び区画領域ＤＡに設けられている。
【0027】
各単位素子領域ＡＡにおいて、各コンタクト部７２は、各第１導電部３１を第１配線部４１に電気的に接続する。例えば、第２単位素子領域Ａ２の複数のコンタクト部７２は、第２単位素子領域Ａ２の複数の第１導電部３１を、第２単位素子領域Ａ２の第１配線部４１に電気的に接続する。
【0028】
各第１導電部３１の延在方向の両端部の上に、コンタクト部７２が設けられている。例えば、コンタクト部７２は、第１配線部４１を含む導電膜４０と連続し、導電膜４０から下方に延びて第１導電部３１に接触する。コンタクト部７２は、導電膜４０の一部でもよい。コンタクト部７２は、例えば第１導電部３１上の絶縁膜５５を貫通して、第１導電部３１に接する。
【0029】
複数の単位素子領域ＡＡに設けられた複数の第２電極１２は、例えば、ボンディングなどによって互いに電気的に接続され、同電位に設定されていてもよい。
【0030】
また、図２に表したように、第３半導体領域２３は、第２電極１２の下方に配置されており、導電膜４０の下方には配置されていない。第２半導体領域２２は、第２電極１２の下方に配置されており、導電膜４０の下方まで延びている。第２半導体領域２２は、区画領域ＤＡには設けられなくてよい。
【0031】
実施形態においては、複数の単位素子領域ＡＡは、共通のパターンを含む。複数の単位素子領域ＡＡ同士が少なくとも一部の共通パターンを含む。例えば、１つの単位素子領域ＡＡの少なくとも一部のパターンは、別の単位素子領域ＡＡの少なくとも一部のパターンと共通である。
【0032】
なお、単位素子領域ＡＡの少なくとも一部のパターンとは、上方から見た場合における、当該単位素子領域ＡＡに含まれる少なくとも一部の要素の、当該単位素子領域ＡＡ内における数、位置及び形状である。「共通」（又は「同じ」）とは、完全同一には限定されず、略同じであることを含む。例えばプロセス条件のばらつき等に起因する程度の差異があっても「共通」（又は「同じ」）に含まれる。
【0033】
具体的には、この例では、共通のパターンは、第１導電部３１のパターン、第１トレンチＴ１のパターン、コンタクト部７１のパターン、コンタクト部７２のパターン、及び第２半導体領域２２のパターンである。共通のパターンは、複数の単位素子領域ＡＡの周期と同じ周期で、周期的に繰り返される。
【0034】
例えば、第１単位素子領域Ａ１内における複数の第１導電部３１の数、位置及び形状は、第２単位素子領域Ａ２内における複数の第１導電部３１の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における複数の第１トレンチＴ１の数、位置及び形状は、第２単位素子領域Ａ２内における複数の第１トレンチＴ１の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における複数のコンタクト部７１の数、位置及び形状は、第２単位素子領域Ａ２内における複数のコンタクト部７１の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における複数のコンタクト部７２の数、位置及び形状は、第２単位素子領域Ａ２内における複数のコンタクト部７２の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における第２半導体領域２２の数、位置及び形状は、第２単位素子領域Ａ２内における第２半導体領域２２の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における複数の第１トレンチＴ１の数、位置及び形状は、第２単位素子領域Ａ２内における複数の第１トレンチＴ１の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における複数のコンタクト部７１の数、位置及び形状は、第２単位素子領域Ａ２内における複数のコンタクト部７１の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における複数のコンタクト部７２の数、位置及び形状は、第２単位素子領域Ａ２内における複数のコンタクト部７２の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における第２半導体領域２２の数、位置及び形状は、第２単位素子領域Ａ２内における第２半導体領域２２の数、位置及び形状と共通である。
【0035】
これらのパターン（複数の第１導電部３１のパターン、複数の第１トレンチＴ１のパターン、複数のコンタクト部７１のパターン、複数のコンタクト部７２のパターン、及び第２半導体領域２２のパターン）は、すべての単位素子領域ＡＡにおいて共通でよい。なお、区画領域ＤＡは、単位素子領域ＡＡの共通パターンを含まなくてよい。
【0036】
図４は、第１実施形態に係る半導体装置を表す模式的平面図である。
図４は、図１に示したＲ２の付近を拡大して表す。また、図４は、後述する第４半導体領域２４が設けられる範囲をドットで表している。複数の単位素子領域ＡＡのうちの少なくとも１つには、導電領域４４（ゲートパッド）が設けられる。この例では、第１単位素子領域Ａ１は、導電領域４４を含み、第２～第４単位素子領域Ａ２～Ａ４は、導電領域４４を含まない。第１単位素子領域Ａ１において、導電領域４４は、第１半導体部分６１の上に設けられ、第１配線部４１と電気的に接続されている。導電領域４４は、第１配線部４１と連続している。導電領域４４は、第１配線部４１を含む導電膜４０の一部でよい。
図４は、図１に示したＲ２の付近を拡大して表す。また、図４は、後述する第４半導体領域２４が設けられる範囲をドットで表している。複数の単位素子領域ＡＡのうちの少なくとも１つには、導電領域４４（ゲートパッド）が設けられる。この例では、第１単位素子領域Ａ１は、導電領域４４を含み、第２～第４単位素子領域Ａ２～Ａ４は、導電領域４４を含まない。第１単位素子領域Ａ１において、導電領域４４は、第１半導体部分６１の上に設けられ、第１配線部４１と電気的に接続されている。導電領域４４は、第１配線部４１と連続している。導電領域４４は、第１配線部４１を含む導電膜４０の一部でよい。
【0037】
導電領域４４は、第１配線部４１よりも広い幅を有する。すなわち、図４に表したように、導電領域４４の第２方向Ｄ２の幅Ｗ４４は、第１配線部４１の第２方向Ｄ２の幅Ｗ４１よりも広い。幅Ｗ４１は、導電膜４０のうちの、第１単位素子領域Ａ１の第２方向Ｄ２の端部に位置し、第３方向Ｄ３に延びる領域の幅である。
【0038】
第１単位素子領域Ａ１において、複数の第１トレンチＴ１の一部は、導電領域４４の下方まで延在している。より具体的には、図４に表したように、複数の第１トレンチＴ１の一部は、第１トレンチ部ＴＲ１と、第２トレンチ部ＴＲ２と、を含む。第１トレンチ部ＴＲ１は、第２電極１２の下に配置されており、第３半導体領域２３（ソース領域）と接する。第２トレンチ部ＴＲ２は、第１トレンチ部ＴＲ１から第２方向Ｄ２に延び、導電領域４４の下に配置されている。導電領域４４の下方まで延在している第１トレンチＴ１の長さは、導電領域４４の下方に配置されない第１トレンチＴ１の長さと同じである。第２トレンチ部ＴＲ２は、第１単位素子領域Ａ１の外周部まで延在している。すなわち、第２トレンチ部ＴＲ２は、導電領域４４の第１トレンチ部ＴＲ１とは反対側の端部の下方まで延在している。
【0039】
この例では、複数の第１導電部３１の一部は、第１部分３１ａと、第２部分３１ｂと、を含む。第１部分３１ａは、第１トレンチ部ＴＲ１の内部に配置された部分である。第２部分３１ｂは、第１部分３１ａから第２方向Ｄ２に延び、第２トレンチ部ＴＲ２の内部に配置された部分である。
【0040】
第１単位素子領域Ａ１の複数のコンタクト部７２は、第１単位素子領域Ａ１の複数の第１導電部３１を、第１単位素子領域Ａ１の第１配線部４１及び導電領域４４に電気的に接続する。具体的には、第１単位素子領域Ａ１において、複数のコンタクト部７２は、コンタクト部７２ａ及びコンタクト部７２ｂを含む。コンタクト部７２ａは、上下方向において第１配線部４１と第１導電部３１との間に位置する。コンタクト部７２ｂは、上下方向において、導電領域４４と、第１導電部３１の第２部分３１ｂと、の間に位置する。コンタクト部７２ｂは、導電領域４４から下方に延びて、第２部分３１ｂに電気的に接続されている。
【0041】
図５は、第１実施形態に係る半導体装置を表す模式的断面図である。
図５は、図４に示したＢ－Ｂ線断面を表す。第１単位素子領域Ａ１において、第１半導体部分６１は、第４半導体領域２４をさらに含む。第４半導体領域２４は、導電領域４４の下方に位置する。第４半導体領域２４は、第２半導体領域２２と絶縁膜５５との間に配置されている。第４半導体領域２４は、第２導電形である。第４半導体領域２４の第２導電形の不純物濃度は、第２半導体領域２２の第２導電形の不純物濃度よりも高い。第１導電部３１の第２部分３１ｂは、第１絶縁膜５１を介して、第４半導体領域２４の側面と対向している。
図５は、図４に示したＢ－Ｂ線断面を表す。第１単位素子領域Ａ１において、第１半導体部分６１は、第４半導体領域２４をさらに含む。第４半導体領域２４は、導電領域４４の下方に位置する。第４半導体領域２４は、第２半導体領域２２と絶縁膜５５との間に配置されている。第４半導体領域２４は、第２導電形である。第４半導体領域２４の第２導電形の不純物濃度は、第２半導体領域２２の第２導電形の不純物濃度よりも高い。第１導電部３１の第２部分３１ｂは、第１絶縁膜５１を介して、第４半導体領域２４の側面と対向している。
【0042】
図４に表したように、第４半導体領域２４の一部は、第２電極１２の端部の下方まで延びている。例えば、第４半導体領域２４の端部は、一部のコンタクト部７１の第２方向Ｄ２の端部と接している。第４半導体領域２４は、第２方向Ｄ２において第３半導体領域２３と並んでいる。
【0043】
半導体装置１００の各構成要素の材料の一例を説明する。
第１半導体部分６１（第１～第４半導体領域２１～２４、半導体領域２８、セルコンタクト）及び第２半導体部分６２は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
第１導電部３１は、ポリシリコンなどの導電材料を含む。導電材料には、不純物が添加されていても良い。
第１絶縁膜５１、絶縁膜５５は、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。
第１電極１１、第２電極１２（導電膜１２ａ～１２ｃ）、導電膜４０、コンタクト部７２は、アルミニウムまたは銅などの金属を含む導電部である。
第１半導体部分６１（第１～第４半導体領域２１～２４、半導体領域２８、セルコンタクト）及び第２半導体部分６２は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
第１導電部３１は、ポリシリコンなどの導電材料を含む。導電材料には、不純物が添加されていても良い。
第１絶縁膜５１、絶縁膜５５は、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。
第１電極１１、第２電極１２（導電膜１２ａ～１２ｃ）、導電膜４０、コンタクト部７２は、アルミニウムまたは銅などの金属を含む導電部である。
【0044】
半導体装置１００の動作について説明する。
第２電極１２に対して第１電極１１に正電圧が印加された状態で、第１導電部３１に閾値以上の電圧を印加する。これにより、第２半導体領域２２にチャネル（反転層）が形成され、半導体装置１００がオン状態となる。電子は、チャネルを通って第２電極１２から第１電極１１へ流れる。その後、第１導電部３１に印加される電圧が閾値よりも低くなると、第２半導体領域２２におけるチャネルが消滅し、半導体装置１００がオフ状態になる。
第２電極１２に対して第１電極１１に正電圧が印加された状態で、第１導電部３１に閾値以上の電圧を印加する。これにより、第２半導体領域２２にチャネル（反転層）が形成され、半導体装置１００がオン状態となる。電子は、チャネルを通って第２電極１２から第１電極１１へ流れる。その後、第１導電部３１に印加される電圧が閾値よりも低くなると、第２半導体領域２２におけるチャネルが消滅し、半導体装置１００がオフ状態になる。
【0045】
例えばオフ状態において、第２電極１２に対して第１電極１１に印加される正電圧により、第１半導体領域２１と第１絶縁膜５１との界面から第１半導体領域２１に向けて、空乏層が広がる。第１半導体領域２１に空乏層が広がった際、衝突電離等によって発生したキャリア（電子及び正孔）が空乏層中で加速され、アバランシェ降伏が発生する場合がある。アバランシェ降伏が発生したとき、電子は、半導体領域２８を通って第１電極１１から排出される。正孔は、コンタクト部７１を通って第２電極１２へ排出される。
【0046】
半導体装置１００の製造方法について説明する。
図６（ａ）及び図６（ｂ）は、第１実施形態に係る半導体装置の製造方法を表す模式的平面図である。
半導体装置１００の製造方法は、図６（ａ）に表したように、ウェハＷｆを準備する工程を含む。ウェハＷｆには、複数の単位素子領域ＡＡと、区画領域ＤＡと、が設定されている。区画領域ＤＡは、例えばダイシングラインとすることができる領域である。
図６（ａ）及び図６（ｂ）は、第１実施形態に係る半導体装置の製造方法を表す模式的平面図である。
半導体装置１００の製造方法は、図６（ａ）に表したように、ウェハＷｆを準備する工程を含む。ウェハＷｆには、複数の単位素子領域ＡＡと、区画領域ＤＡと、が設定されている。区画領域ＤＡは、例えばダイシングラインとすることができる領域である。
【0047】
半導体装置１００の製造方法は、区画領域ＤＡの一部を切断してウェハＷｆを個片化する工程（ダイシング工程）をさらに含む。切断には、適宜、ダイシングブレードなどが用いられる。例えば、図６（ａ）に示した切断位置Ｐ１において、ウェハＷｆを切断する。すなわち、格子状の区画領域ＤＡのうち、縦横の１つおきのラインが切断位置Ｐ１とされる。これにより、図６（ｂ）に示した、２×２のレイアウトの半導体装置１００が製造される。
【0048】
切断位置Ｐ１は、製造する半導体装置の大きさの情報に応じて変更可能である。半導体装置の大きさの情報とは、１つの半導体装置に含まれる単位素子領域ＡＡの数及び配置を含む。すなわち、この例では、半導体装置の大きさの情報は、２×２のレイアウトを示す。より具体的には、図６（ａ）に表したように、格子状の区画領域ＤＡは、複数の縦ラインＬ３（第３方向Ｄ３に延在する領域）と、複数の横ラインＬ２（第２方向Ｄ２に延在する領域）と、を含む。半導体装置の大きさの情報によって、複数の縦ラインＬ３の少なくとも一部のライン、及び、複数の横ラインＬ２の少なくとも一部のラインが、切断位置Ｐ１として選択される。ダイシング工程は、選択された切断位置Ｐ１で、ウェハＷｆを切断する。
【0049】
例えば、半導体装置の大きさの情報は、単位素子領域ＡＡが１つのレイアウトでもよい。この場合、切断位置Ｐ１は、格子状の区画領域ＤＡのうち、縦横のすべてのラインとなる。例えば、半導体装置の大きさの情報は、単位素子領域ＡＡが縦に３つ、横に３つ並んだ３×３のレイアウトでもよい。この場合、切断位置Ｐ１は、格子状の区画領域ＤＡのうち、縦横の２つおきのラインとなる。このように、製造する半導体装置に含まれる単位素子領域ＡＡの数及び配置に応じて、切断位置Ｐ１は、適宜変更可能である。上記に限らず、半導体装置の大きさの情報は、２×１のレイアウト（単位素子領域ＡＡが縦に２つ横に１つ）でもよいし、２×３のレイアウト（単位素子領域ＡＡが縦に２つ横に３つ）でもよいし、任意である。
【0050】
図７（ａ）～図７（ｈ）及び図８（ａ）～図８（ｅ）は、第１実施形態に係る半導体装置の製造方法を表す工程順模式的断面図である。
これらの図は、ウェハＷｆを準備する工程を表す。図７（ａ）に表したように、半導体領域２８の上に第１半導体領域２１が形成された基板を用意する。
これらの図は、ウェハＷｆを準備する工程を表す。図７（ａ）に表したように、半導体領域２８の上に第１半導体領域２１が形成された基板を用意する。
【0051】
図７（ｂ）に表したように、フォトリソグラフィ及びＲＩＥ（Reactive Ion Etching）などを用いて、基板の表面に第１トレンチＴ１を形成する。
【0052】
図７（ｃ）に表したように、例えば熱酸化などを用いて、基板表面に絶縁膜を形成する。これにより、第１トレンチＴ１の内壁に第１絶縁膜５１を形成される。
図７（ｄ）に表したように、第１トレンチＴ１の内部及び基板表面に第１導電部３１となる導電膜３１ｆを成膜する。
図７（ｅ）に表したように、例えばＣＤＥ（Chemical Dry Etching）またはＲＩＥなどを用いて、導電膜３１ｆのうち、第１トレンチＴ１の内部以外の部分を除去する。これにより、第１導電部３１が形成される。
図７（ｄ）に表したように、第１トレンチＴ１の内部及び基板表面に第１導電部３１となる導電膜３１ｆを成膜する。
図７（ｅ）に表したように、例えばＣＤＥ（Chemical Dry Etching）またはＲＩＥなどを用いて、導電膜３１ｆのうち、第１トレンチＴ１の内部以外の部分を除去する。これにより、第１導電部３１が形成される。
【0053】
図７（ｆ）に表したように、例えばボロンのイオン注入により、第２半導体領域２２を形成する。
図７（ｇ）に表したように、例えばボロン（１１Ｂ）又はＢＦ２のイオン注入により、第４半導体領域２４を形成する。
図７（ｈ）に表したように、例えばリンまたはヒ素のイオン注入により、第３半導体領域２３を形成する。
図７（ｇ）に表したように、例えばボロン（１１Ｂ）又はＢＦ２のイオン注入により、第４半導体領域２４を形成する。
図７（ｈ）に表したように、例えばリンまたはヒ素のイオン注入により、第３半導体領域２３を形成する。
【0054】
図８（ａ）に表したように、例えばＣＶＤ（chemical vapor deposition）などにより、基板上に絶縁膜５５となる膜５５ｆを成膜する。
図８（ｂ）に表したように、例えばＲＩＥなどにより、膜５５ｆの一部を除去して絶縁膜５５を形成する。
図８（ｃ）に表したように、例えばＲＩＥなどにより、絶縁膜５５をマスクとして、第３半導体領域２３及び第２半導体領域２２にトレンチＴ７１を形成する。
図８（ｄ）に表したように、図８（ｃ）で形成したトレンチＴ７１の底部に、例えばイオン注入などにより、コンタクト部７１を形成する。
図８（ｅ）に表したように、基板の表面に第２電極１２を形成する。また、導電膜４０（第１配線部４１及び導電領域４４）を形成する。その後、基板の裏面に第１電極１１を形成する。
図８（ｂ）に表したように、例えばＲＩＥなどにより、膜５５ｆの一部を除去して絶縁膜５５を形成する。
図８（ｃ）に表したように、例えばＲＩＥなどにより、絶縁膜５５をマスクとして、第３半導体領域２３及び第２半導体領域２２にトレンチＴ７１を形成する。
図８（ｄ）に表したように、図８（ｃ）で形成したトレンチＴ７１の底部に、例えばイオン注入などにより、コンタクト部７１を形成する。
図８（ｅ）に表したように、基板の表面に第２電極１２を形成する。また、導電膜４０（第１配線部４１及び導電領域４４）を形成する。その後、基板の裏面に第１電極１１を形成する。
【0055】
第１実施形態の効果について説明する。
実施形態においては、複数の単位素子領域ＡＡ同士が少なくとも一部の共通パターンを含む。例えば、複数の単位素子領域ＡＡの１つの少なくとも一部が、複数の単位素子領域ＡＡの別の１つの少なくとも一部と共通のパターンを含む。この場合、共通のパターンを形成する工程は、半導体装置の大きさの情報によらずに実行することが可能となる。これにより、半導体装置の生産性を向上させることができる。例えば、異なる大きさの半導体装置を製造する場合でも、共通のパターンを形成する工程を、共通化することができる。例えば、図１等に表した半導体装置１００においては、上述したように、複数の第１トレンチＴ１のパターン、複数の第１導電部３１のパターン及び第２半導体領域２２のパターンが、複数の単位素子領域ＡＡで共通である。そのため、第１トレンチＴ１を形成する工程（図７（ｂ））、第１導電部３１を形成する工程（図７（ｅ））、及び第２半導体領域２２を形成する工程（図７（ｆ））は、半導体装置１００の大きさの情報によらずに実行される。つまり、半導体装置１００の大きさの情報によらずに、図７（ａ）～図７（ｆ）までの工程を実行することができる。
実施形態においては、複数の単位素子領域ＡＡ同士が少なくとも一部の共通パターンを含む。例えば、複数の単位素子領域ＡＡの１つの少なくとも一部が、複数の単位素子領域ＡＡの別の１つの少なくとも一部と共通のパターンを含む。この場合、共通のパターンを形成する工程は、半導体装置の大きさの情報によらずに実行することが可能となる。これにより、半導体装置の生産性を向上させることができる。例えば、異なる大きさの半導体装置を製造する場合でも、共通のパターンを形成する工程を、共通化することができる。例えば、図１等に表した半導体装置１００においては、上述したように、複数の第１トレンチＴ１のパターン、複数の第１導電部３１のパターン及び第２半導体領域２２のパターンが、複数の単位素子領域ＡＡで共通である。そのため、第１トレンチＴ１を形成する工程（図７（ｂ））、第１導電部３１を形成する工程（図７（ｅ））、及び第２半導体領域２２を形成する工程（図７（ｆ））は、半導体装置１００の大きさの情報によらずに実行される。つまり、半導体装置１００の大きさの情報によらずに、図７（ａ）～図７（ｆ）までの工程を実行することができる。
【0056】
例えば、パワーデバイスなどの半導体装置においては、所望の電流値やオン抵抗に応じて、様々なチップサイズの装置が求められることがある。一方で、様々なチップサイズの装置を製造する場合、開発に時間が掛かることがある。また、リードタイムを短縮するために、多くの異なるチップサイズの製品の在庫を持つ場合がある。これに対して、実施形態においては、基本となるサイズの最小単位サイズチップ（単位素子領域ＡＡ）を、整数倍に縦横に並べて、１つのチップとして取り扱う。例えば、１つのチップは、複数の単位素子領域が周期的に並んで結合した構成を有する。これにより、途中工程（この例では図７（ｆ）の拡散工程）まで共通化し、その途中工程までの製造を終えたウェハを在庫として持つことで、実質的な工期を短縮することが可能となる。当該途中工程の後においては、例えばロット分割などにより、各ウェハを別サイズのチップを製造するウェハとして扱うことができる。
【0057】
一方、半導体装置の大きさの情報（チップサイズ）に応じて、導電領域４４（ゲートパッド）及び第４半導体領域２４の位置が定められる。つまり、半導体装置の大きさの情報によって、導電領域４４及び第４半導体領域２４を形成する単位素子領域ＡＡ（第１単位素子領域Ａ１）が定められる。それに応じて、第３半導体領域２３のパターン、第２電極１２のパターン、複数のコンタクト部７１のパターンなどが定められる。そのため、第４半導体領域２４を形成する工程（図７（ｇ））、第３半導体領域２３を形成する工程（図７（ｈ））、複数のコンタクト部７１を形成する工程（図８（ｃ）及び図８（ｄ））、第２電極１２を形成する工程（図８（ｅ））は、半導体装置１００の大きさの情報に応じて実行される。そして、ウェハを個片化する工程においては、半導体装置の大きさの情報に応じて切断位置が変更可能であることにより、所望のチップサイズの装置を製造することができる。
【0058】
また、例えば、複数の単位素子領域ＡＡのうちの１つ（第１単位素子領域Ａ１）に、導電領域４４を形成し、他の単位素子領域ＡＡ（第２～第４単位素子領域Ａ２～Ａ４）には、導電領域４４を形成しない。当該他の単位素子領域ＡＡにおいては、導電領域４４の位置に対応する領域に、第２半導体領域２２、第３半導体領域２３及びコンタクト部７１等を延長して形成している。これにより、導電領域４４の位置に対応する領域を有効な素子として使用することができる。有効面積を拡大することができ、例えば同一チップ面積においてオン抵抗を低減することができる。
【0059】
また、上述したように、図４等に表した例では、第１単位素子領域Ａ１において、複数の第１トレンチＴ１の一部は、導電領域４４の下方まで延在している。すなわち、一部の第１トレンチＴ１は、第２電極１２の下方に配置された第１トレンチ部ＴＲ１と、第１トレンチＴ１から第２方向に延び導電領域４４の下に配置された第２トレンチ部ＴＲ２と、を含む。これにより、第１単位素子領域Ａ１における複数の第１トレンチＴ１のパターンを、他の単位素子領域ＡＡにおける複数の第１トレンチＴ１のパターンと共通とすることができる。また、複数の第１トレンチＴ１のレイアウトの均一性を向上させることができる。
【0060】
また、第１トレンチＴ１が導電領域４４の下方まで延在していることに伴い、第１単位素子領域Ａ１の複数のコンタクト部７２のパターンは、第２単位素子領域Ａ２の複数のコンタクト部７２のパターンと共通となっている。これにより、例えば、複数のコンタクト部７２のレイアウトの均一性を向上させることができる。
【0061】
また、第１単位素子領域Ａ１において、複数のコンタクト部７１は、第２電極１２の下方に配置され、導電領域４４の下方には配置されない。この場合、例えば、上述のアバランシェ降伏の際に、導電領域４４の下方の第２半導体領域２２の電位が上昇し、不具合が生じる恐れがある。例えば、図４及び図５に関して説明したように、導電領域４４の下方の第２トレンチ部ＴＲ２の内部に、第１導電部３１の第２部分３１ｂ及び第１絶縁膜５１が配置されていると、第１絶縁膜５１の破壊が生じる恐れがある。これに対して、半導体装置１００においては第４半導体領域２４が設けられている。第４半導体領域２４においては、第２半導体領域２２よりも第２導電形の不純物濃度が高いため、抵抗が低い。これにより、電位の上昇を抑制することができ、第１絶縁膜５１の破壊を抑制することができる。
【0062】
（変形例１）
図９は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
図９は、単位素子領域ＡＡが１つのレイアウトの場合を表す。各半導体装置１０１は、１つの単位素子領域ＡＡを含む。半導体装置１０１の製造工程においては、複数の単位素子領域ＡＡのそれぞれに、導電領域４４が形成される。各単位素子領域ＡＡにおいて、第１トレンチＴ１の一部は、導電領域４４の下方まで延在し、導電領域４４の下方には第４半導体領域２４が形成される。
図９は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
図９は、単位素子領域ＡＡが１つのレイアウトの場合を表す。各半導体装置１０１は、１つの単位素子領域ＡＡを含む。半導体装置１０１の製造工程においては、複数の単位素子領域ＡＡのそれぞれに、導電領域４４が形成される。各単位素子領域ＡＡにおいて、第１トレンチＴ１の一部は、導電領域４４の下方まで延在し、導電領域４４の下方には第４半導体領域２４が形成される。
【0063】
この場合でも、複数の第１トレンチＴ１を形成する工程、複数の第１導電部３１を形成する工程、及び第２半導体領域２２を形成する工程などは、半導体装置の大きさの情報によらない。そのため、これらの工程は、半導体装置１００の製造における工程と同じとすることができる。
【0064】
（変形例２）
図１０は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
半導体装置１０２は、導電膜４０の平面形状において、図１に示した半導体装置１００と異なる。具体的には、半導体装置１０２においては、導電膜４０が、図１０の領域Ｒ３付近に示す部分をさらに含む。すなわち、複数の単位素子領域ＡＡのそれぞれにおいて、第１配線部４１を含む導電膜４０は、第２電極１２を囲む。例えば、各第２電極１２の全外周が、導電膜４０に囲まれている。これにより、例えば、導電膜４０の面積を広くし、導電膜４０の抵抗（例えばゲート配線抵抗）を低くすることができる。
図１０は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
半導体装置１０２は、導電膜４０の平面形状において、図１に示した半導体装置１００と異なる。具体的には、半導体装置１０２においては、導電膜４０が、図１０の領域Ｒ３付近に示す部分をさらに含む。すなわち、複数の単位素子領域ＡＡのそれぞれにおいて、第１配線部４１を含む導電膜４０は、第２電極１２を囲む。例えば、各第２電極１２の全外周が、導電膜４０に囲まれている。これにより、例えば、導電膜４０の面積を広くし、導電膜４０の抵抗（例えばゲート配線抵抗）を低くすることができる。
【0065】
（変形例３）
図１１は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
半導体装置１０３は、第２電極１２及び導電膜４０の平面形状において、図１に示した半導体装置１００と異なる。具体的には、半導体装置１０３においては、第１単位素子領域Ａ１の第２電極１２と、第２単位素子領域Ａ２の第２電極１２とが、１つの導電膜１２ａとして形成され、連続して電気的に接続されている。半導体装置１００と比較すると、第１単位素子領域Ａ１と第２単位素子領域Ａ２との間の区画領域ＤＡに導電膜４０が形成されず、代わりに導電膜１２ａが形成されている。同様に、半導体装置１０３においては、第３単位素子領域Ａ３の第２電極１２と、第４単位素子領域Ａ４の第２電極１２とが、１つの導電膜１２ｂとして形成され、連続して電気的に接続されている。半導体装置１００と比較すると、第３単位素子領域Ａ３と第４単位素子領域Ａ４との間の区画領域ＤＡに導電膜４０が形成されず、代わりに導電膜１２ｂが形成されている。これにより、第２電極１２を形成する導電膜の面積が拡大されるため、第２電極１２の抵抗（例えばソース配線抵抗）を低くすることができる。
図１１は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
半導体装置１０３は、第２電極１２及び導電膜４０の平面形状において、図１に示した半導体装置１００と異なる。具体的には、半導体装置１０３においては、第１単位素子領域Ａ１の第２電極１２と、第２単位素子領域Ａ２の第２電極１２とが、１つの導電膜１２ａとして形成され、連続して電気的に接続されている。半導体装置１００と比較すると、第１単位素子領域Ａ１と第２単位素子領域Ａ２との間の区画領域ＤＡに導電膜４０が形成されず、代わりに導電膜１２ａが形成されている。同様に、半導体装置１０３においては、第３単位素子領域Ａ３の第２電極１２と、第４単位素子領域Ａ４の第２電極１２とが、１つの導電膜１２ｂとして形成され、連続して電気的に接続されている。半導体装置１００と比較すると、第３単位素子領域Ａ３と第４単位素子領域Ａ４との間の区画領域ＤＡに導電膜４０が形成されず、代わりに導電膜１２ｂが形成されている。これにより、第２電極１２を形成する導電膜の面積が拡大されるため、第２電極１２の抵抗（例えばソース配線抵抗）を低くすることができる。
【0066】
（変形例４）
図１２は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
半導体装置１０４は、第２電極１２、導電膜４０、コンタクト部７２の平面形状において、図１に示した半導体装置１００と異なる。具体的には、４つの単位素子領域ＡＡの第２電極１２が、１つの導電膜１２ｃとして形成され、連続して互いに電気的に接続されている。半導体装置１００と比較すると、隣接する２つの単位素子領域ＡＡの間の区画領域ＤＡに導電膜４０が形成されず、代わりに導電膜１２ｃが形成されている。これにより、第２電極１２を形成する導電膜の面積がさらに拡大されるため、第２電極１２の抵抗（例えばソース配線抵抗）をさらに低くすることができる。なお、導電膜１２ｃの下方には、ゲートコンタクトが配置されていない。１つの単位素子領域ＡＡにおいては、第２方向Ｄ２の片側にゲートコンタクトが配置されている。
図１２は、第１実施形態に係る半導体装置の変形例を表す模式的平面図である。
半導体装置１０４は、第２電極１２、導電膜４０、コンタクト部７２の平面形状において、図１に示した半導体装置１００と異なる。具体的には、４つの単位素子領域ＡＡの第２電極１２が、１つの導電膜１２ｃとして形成され、連続して互いに電気的に接続されている。半導体装置１００と比較すると、隣接する２つの単位素子領域ＡＡの間の区画領域ＤＡに導電膜４０が形成されず、代わりに導電膜１２ｃが形成されている。これにより、第２電極１２を形成する導電膜の面積がさらに拡大されるため、第２電極１２の抵抗（例えばソース配線抵抗）をさらに低くすることができる。なお、導電膜１２ｃの下方には、ゲートコンタクトが配置されていない。１つの単位素子領域ＡＡにおいては、第２方向Ｄ２の片側にゲートコンタクトが配置されている。
【0067】
（第２実施形態）
図１３は、第２実施形態に係る半導体装置を表す模式的平面図である。
第２実施形態に係る半導体装置１２０は、半導体装置１２０は、図１４に表した第１単位素子領域Ａ１の導電領域４４付近における構成が、半導体装置１００と異なる。これ以外については、半導体装置１２０の構成には、半導体装置１００と同様の説明を適用できる。
図１３は、第２実施形態に係る半導体装置を表す模式的平面図である。
第２実施形態に係る半導体装置１２０は、半導体装置１２０は、図１４に表した第１単位素子領域Ａ１の導電領域４４付近における構成が、半導体装置１００と異なる。これ以外については、半導体装置１２０の構成には、半導体装置１００と同様の説明を適用できる。
【0068】
図１４は、第２実施形態に係る半導体装置を表す模式的断面図である。
図１４は、図１３に示したＣ－Ｃ線断面を表す。図１３及び図１４に表したように、半導体装置１２０においては、第４半導体領域２４が設けられていない。半導体装置１２０においては、導電領域４４を含む導電膜４０の下方に、第２半導体領域２２が配置されていない。導電膜４０の下方に配置された第２トレンチ部ＴＲ２の側面及び下面は、第１半導体領域２１と接している。第２トレンチ部ＴＲ２の内壁には、図５に示した第１絶縁膜５１の代わりに、第２絶縁膜５２が配置されている。すなわち、第２絶縁膜５２は、第１導電部３１の第２部分３１ｂと、第１半導体領域２１と、の間に設けられている。第２部分３１ｂは、第２絶縁膜５２を介して、第１半導体領域２１の側面と対向している。第２絶縁膜５２の材料は、第１絶縁膜５１と同様でよい。
図１４は、図１３に示したＣ－Ｃ線断面を表す。図１３及び図１４に表したように、半導体装置１２０においては、第４半導体領域２４が設けられていない。半導体装置１２０においては、導電領域４４を含む導電膜４０の下方に、第２半導体領域２２が配置されていない。導電膜４０の下方に配置された第２トレンチ部ＴＲ２の側面及び下面は、第１半導体領域２１と接している。第２トレンチ部ＴＲ２の内壁には、図５に示した第１絶縁膜５１の代わりに、第２絶縁膜５２が配置されている。すなわち、第２絶縁膜５２は、第１導電部３１の第２部分３１ｂと、第１半導体領域２１と、の間に設けられている。第２部分３１ｂは、第２絶縁膜５２を介して、第１半導体領域２１の側面と対向している。第２絶縁膜５２の材料は、第１絶縁膜５１と同様でよい。
【0069】
図１４に表した第２絶縁膜５２の厚さＴ５２は、第１絶縁膜５１の厚さＴ５１（図３参照）よりも厚い。これにより、例えば、アバランシェ時に第１半導体領域２１の電位が上昇しても、第２絶縁膜５２の破壊を抑制することができる。第２絶縁膜５２を厚くすることにより、導電領域４４の下方には、第２半導体領域２２及び第４半導体領域２４を配置しなくてもよい。
【0070】
（第３実施形態）
図１５は、第３実施形態に係る半導体装置を表す模式的平面図である。
図１６は、第３実施形態に係る半導体装置を表す模式的断面図である。
図１６は、図１５に示すＤ－Ｄ線断面を示す。第３実施形態に係る半導体装置１３０においても、第１～第４単位素子領域Ａ１～Ａ４が設けられる。半導体装置１３０においては、第２～第４単位素子領域Ａ２～Ａ４は、それぞれ、第１単位素子領域Ａ１と同様の構成を有する。また、半導体装置１３０の第１単位素子領域Ａ１は、導電領域４４の下方における第１トレンチＴ１、第１導電部３１及びコンタクト部７２の構成において、半導体装置１００の第１単位素子領域Ａ１と異なる。これ以外については、半導体装置１３０の構成には、半導体装置１００と同様の説明を適用できる。
図１５は、第３実施形態に係る半導体装置を表す模式的平面図である。
図１６は、第３実施形態に係る半導体装置を表す模式的断面図である。
図１６は、図１５に示すＤ－Ｄ線断面を示す。第３実施形態に係る半導体装置１３０においても、第１～第４単位素子領域Ａ１～Ａ４が設けられる。半導体装置１３０においては、第２～第４単位素子領域Ａ２～Ａ４は、それぞれ、第１単位素子領域Ａ１と同様の構成を有する。また、半導体装置１３０の第１単位素子領域Ａ１は、導電領域４４の下方における第１トレンチＴ１、第１導電部３１及びコンタクト部７２の構成において、半導体装置１００の第１単位素子領域Ａ１と異なる。これ以外については、半導体装置１３０の構成には、半導体装置１００と同様の説明を適用できる。
【0071】
図１５に表したように、半導体装置１３０においては、複数の第１トレンチＴ１は、トレンチＴ１１と、トレンチＴ１２と、を含む。トレンチＴ１１は、その端部が導電領域４４の下方に配置されるトレンチである。トレンチＴ１２は、トレンチＴ１１以外のトレンチである。
【0072】
トレンチＴ１１は、導電領域４４の中央まで延在していない。トレンチＴ１１は、第２方向Ｄ２においてトレンチＴ１２よりも短い。トレンチＴ１１の端部は、導電領域４４の第２電極１２側の端部の下方に位置する。そのため、トレンチＴ１１内に配置される第１導電部３１は、導電領域４４の中央まで延在していない。トレンチＴ１１の内部に配置される第１導電部３１は、第２方向Ｄ２においてトレンチＴ１２の内部に配置される第１導電部３１よりも短い。また、トレンチＴ１１内の第１導電部３１と導電領域４４とを接続するコンタクト部７２は、導電領域４４の第２電極１２側の端部の下方に位置する。
【0073】
半導体装置１３０においては、複数の単位素子領域ＡＡが含む共通のパターンは、第３半導体領域２３のパターン、第２電極１２のパターン、第１配線部４１のパターン及び導電領域４４のパターンであってもよい。
【0074】
例えば、第１単位素子領域Ａ１内における第３半導体領域２３の数、位置及び形状は、第２単位素子領域Ａ２内における第３半導体領域２３の数、位置及び形状と共通である。 例えば、第１単位素子領域Ａ１内における第２電極１２の数、位置及び形状は、第２単位素子領域Ａ２内における第２電極１２の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における第１配線部４１の数、位置及び形状は、第２単位素子領域Ａ２内における第１配線部４１の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における導電領域４４の数、位置及び形状は、第２単位素子領域Ａ２内における導電領域４４の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における第１配線部４１の数、位置及び形状は、第２単位素子領域Ａ２内における第１配線部４１の数、位置及び形状と共通である。
例えば、第１単位素子領域Ａ１内における導電領域４４の数、位置及び形状は、第２単位素子領域Ａ２内における導電領域４４の数、位置及び形状と共通である。
【0075】
このように、半導体装置１３０においては、各単位素子領域ＡＡは、第１配線部４１と導電領域４４とを含む。各単位素子領域ＡＡにおいて、第１配線部４１と導電領域４４とを含む導電膜４０は、第２電極１２を囲む。そして、第２電極１２、第１配線部４１及び導電領域４４のパターンは、複数の単位素子領域ＡＡにおいて共通である。これにより、異なる大きさの半導体装置を製造する場合においても、例えばメタル工程（例えば図８（ｅ）の工程）までを共通化することができる。従って、生産性をより向上させることができる。また、同一パターンの単位素子領域ＡＡが繰り返し配置されているため、レイアウト上の特異点が発生しにくい。これにより、例えば、特異点での耐圧不良や破壊などが生じにくい。
【0076】
（第４実施形態）
図１７は、第４実施形態に係る半導体装置を例示する模式的平面図である。
第４実施形態に係る半導体装置１４０には、半導体装置１００に対して、第２導電部３２（フィールドプレート（ＦＰ））、コンタクト部７５（ＦＰコンタクト）、絶縁膜５３（ＦＰ絶縁膜、図１８参照）が設けられる。これに伴い、半導体装置１４０においては、半導体装置１００と比べて、コンタクト部７１及び第１導電部３１が、第２方向Ｄ２において分割されている。また、後述するように、導電領域４４の下方において、トレンチＴ１の内部の構成、及び、コンタクト部７２の配置は、半導体装置１００と異なる。半導体装置１４０においては、第４半導体領域２４が設けれなくてもよい。また、上記に伴い、第２半導体領域２２及び第３半導体領域２３の配置を適宜変更してもよい。これ以外については、半導体装置１４０の構成には、半導体装置１００と同様の説明を適用できる。
図１７は、第４実施形態に係る半導体装置を例示する模式的平面図である。
第４実施形態に係る半導体装置１４０には、半導体装置１００に対して、第２導電部３２（フィールドプレート（ＦＰ））、コンタクト部７５（ＦＰコンタクト）、絶縁膜５３（ＦＰ絶縁膜、図１８参照）が設けられる。これに伴い、半導体装置１４０においては、半導体装置１００と比べて、コンタクト部７１及び第１導電部３１が、第２方向Ｄ２において分割されている。また、後述するように、導電領域４４の下方において、トレンチＴ１の内部の構成、及び、コンタクト部７２の配置は、半導体装置１００と異なる。半導体装置１４０においては、第４半導体領域２４が設けれなくてもよい。また、上記に伴い、第２半導体領域２２及び第３半導体領域２３の配置を適宜変更してもよい。これ以外については、半導体装置１４０の構成には、半導体装置１００と同様の説明を適用できる。
【0077】
図１７に表したように、各単位素子領域ＡＡは、複数の第２導電部３２と、複数のコンタクト部７５と、を含む。複数の第２導電部３２のそれぞれは、複数の第１トレンチＴ１の内部に配置されている。複数の第２導電部３２は、第３方向Ｄ３に並んでいる。第２導電部３２は、第２方向Ｄ２に延在している。
【0078】
複数のコンタクト部７５のそれぞれは、複数の第１トレンチＴ１のそれぞれ上に配置されている。コンタクト部７５は、第１トレンチＴ１の第２方向Ｄ２の中央部に位置する。コンタクト部７５は、例えば、上下方向において、第２電極１２と第２導電部３２との間に位置し、第２電極１２と第２導電部３２とを電気的に接続している。例えば、コンタクト部７５は、第２電極１２と連続し、第２電極１２から下方に延びて第２導電部３２に接触する。コンタクト部７５は、第２電極１２を形成する導電膜の一部でもよい。
【0079】
各単位素子領域ＡＡにおいて、複数のコンタクト部７５は、第３方向Ｄ３に並んでいる。コンタクト部７５が並ぶ単位素子領域ＡＡの中央部には、第１導電部３１及びコンタクト部７１は、設けられていない。
【0080】
図１８は、第４実施形態に係る半導体装置を例示する模式的断面図である。
図１８は、図１７に示すＥ－Ｅ線断面を示す。図１８に表したように、第１トレンチＴ１の内壁（底部及び内側面）に、絶縁膜５３が設けられている。第２導電部３２は、絶縁膜５３を介して、第１半導体領域２１の側面と対向する部分を有する。第１トレンチＴ１内において、第１導電部３１及び第１絶縁膜５１は、第２導電部３２及び絶縁膜５３の上に設けられている。例えば、絶縁膜５３の厚さＴ５３は、第１絶縁膜５１の厚さＴ５１よりも厚い。
図１８は、図１７に示すＥ－Ｅ線断面を示す。図１８に表したように、第１トレンチＴ１の内壁（底部及び内側面）に、絶縁膜５３が設けられている。第２導電部３２は、絶縁膜５３を介して、第１半導体領域２１の側面と対向する部分を有する。第１トレンチＴ１内において、第１導電部３１及び第１絶縁膜５１は、第２導電部３２及び絶縁膜５３の上に設けられている。例えば、絶縁膜５３の厚さＴ５３は、第１絶縁膜５１の厚さＴ５１よりも厚い。
【0081】
図１９は、第４実施形態に係る半導体装置を表す模式的平面図である。
図１９は、図１７に表した導電領域４４の付近を拡大して表す。第２導電部３２は、第１ＦＰ部分３２ａと、第２ＦＰ部分３２ｂと、を含む。第１ＦＰ部分３２ａは、第２電極１２の下方に配置された第１トレンチ部ＴＲ１の内部に配置された部分である。第２ＦＰ部分３２ｂは、第１ＦＰ部分３２ａから第２方向Ｄ２に延び、導電領域４４の下方に配置された第２トレンチ部ＴＲ２の内部に配置された部分である。第１トレンチ部ＴＲ１の内部には、図１８と同様に、第１導電部３１、第２導電部３２（第１ＦＰ部分３２ａ）、第１絶縁膜５１及び絶縁膜５３が配置されている。
図１９は、図１７に表した導電領域４４の付近を拡大して表す。第２導電部３２は、第１ＦＰ部分３２ａと、第２ＦＰ部分３２ｂと、を含む。第１ＦＰ部分３２ａは、第２電極１２の下方に配置された第１トレンチ部ＴＲ１の内部に配置された部分である。第２ＦＰ部分３２ｂは、第１ＦＰ部分３２ａから第２方向Ｄ２に延び、導電領域４４の下方に配置された第２トレンチ部ＴＲ２の内部に配置された部分である。第１トレンチ部ＴＲ１の内部には、図１８と同様に、第１導電部３１、第２導電部３２（第１ＦＰ部分３２ａ）、第１絶縁膜５１及び絶縁膜５３が配置されている。
【0082】
コンタクト部７２ｂは、導電領域４４の端部領域４４ａの下に配置されている。端部領域４４ａは、導電領域４４の第２方向Ｄ２における端部のうち、第２電極１２側の端部である。つまり、この例では、コンタクト部７２ｂは、第３方向Ｄ３において、コンタクト部７２ａと並ばない。コンタクト部７２ｂに接続される第１導電部３１は、コンタクト部７２ａに接続される第１導電部３１よりも短い。第２半導体領域２２は、第２電極１２の下方から、端部領域４４ａの下方まで延びている。
ＦＰ構造において耐圧を上げるため、例えば第２半導体領域２２（ベース層）はトレンチ先端よりも内側に、コンタクト７２ａよりも外側になるように位置される。
ＦＰ構造において耐圧を上げるため、例えば第２半導体領域２２（ベース層）はトレンチ先端よりも内側に、コンタクト７２ａよりも外側になるように位置される。
【0083】
図２０は、第４実施形態に係る半導体装置を表す模式的断面図である。
図２０は、図１９に示したＦ－Ｆ線断面を示す。導電領域４４の下方の第２トレンチ部ＴＲ２には、第１導電部３１及び第１絶縁膜５１が設けられていない。第２トレンチ部ＴＲ２には、第２導電部３２の第２ＦＰ部分３２ｂと、絶縁膜５３と、が設けられている。この例では、導電領域４４の下方においては、図５の例と比較して、第２半導体領域２２及び第４半導体領域２４が設けられていない。ただし、図５の例と同様に、導電領域４４の下方にも第２半導体領域２２及び第４半導体領域２４を配置してもよい。
図２０は、図１９に示したＦ－Ｆ線断面を示す。導電領域４４の下方の第２トレンチ部ＴＲ２には、第１導電部３１及び第１絶縁膜５１が設けられていない。第２トレンチ部ＴＲ２には、第２導電部３２の第２ＦＰ部分３２ｂと、絶縁膜５３と、が設けられている。この例では、導電領域４４の下方においては、図５の例と比較して、第２半導体領域２２及び第４半導体領域２４が設けられていない。ただし、図５の例と同様に、導電領域４４の下方にも第２半導体領域２２及び第４半導体領域２４を配置してもよい。
【0084】
第２導電部３２の材料は、第１導電部３１と同様でよい。絶縁膜５３の材料は、第１絶縁膜５１と同様でよい。
【0085】
第２導電部３２を設けることで、例えば、空乏層が第１半導体領域２１に広がりやすくなり、電界を緩和することができ、半導体装置１４０の耐圧を高めることができる。また、上述したように、導電領域４４の下方の第２トレンチ部ＴＲ２は、第１導電部３１が配置されず、第２ＦＰ部分３２ｂが配置されている。そのため、第２トレンチ部ＴＲ２には、第１絶縁膜５１が配置されず、絶縁膜５３が配置されている。これにより、導電領域４４の下方において、アバランシェ降伏の際に、第１絶縁膜５１の破壊が生じることを抑制できる。
【0086】
（第５実施形態）
図２１は、第５実施形態に係る半導体装置を表す模式的平面図である。
図２１に表した半導体装置１５０は、導電膜４０及び区画領域ＤＡの構成において、図１２に示した半導体装置１０４と異なる。この例では、区画領域ＤＡには、トランジスタが設けられている。複数の第２電極１２は、１つの導電膜１２ｃとして形成され、連続して互いに電気的に接続されている。第１配線部４１及び導電領域４４を含む導電膜４０は、導電膜１２ｃの外周（例えば全周）を囲むように設けられている。これ以外については、半導体装置１５０の構成には、半導体装置１０４と同様の説明を適用することができる。
図２１は、第５実施形態に係る半導体装置を表す模式的平面図である。
図２１に表した半導体装置１５０は、導電膜４０及び区画領域ＤＡの構成において、図１２に示した半導体装置１０４と異なる。この例では、区画領域ＤＡには、トランジスタが設けられている。複数の第２電極１２は、１つの導電膜１２ｃとして形成され、連続して互いに電気的に接続されている。第１配線部４１及び導電領域４４を含む導電膜４０は、導電膜１２ｃの外周（例えば全周）を囲むように設けられている。これ以外については、半導体装置１５０の構成には、半導体装置１０４と同様の説明を適用することができる。
【0087】
図２２は、第５実施形態に係る半導体装置を表す模式的断面図である。
図２２は、図２１に表したＧ－Ｇ線断面を示す。図２２に表したように、区画領域ＤＡの第２半導体部分６２は、第１電極１１の上に設けられている。また、区画領域ＤＡには、単位素子領域ＡＡと同様のトランジスタが設けられている。すなわち、第２半導体部分６２は、第５半導体領域２５（ドリフト領域）、第６半導体領域２６（ベース領域）、及び複数の第７半導体領域２７（ソース領域）、複数の第２トレンチＴ２、及び複数のコンタクト部７３を含む。区画領域ＤＡは、複数の第３導電部３３（ゲート電極）、複数の絶縁膜５４（ゲート絶縁膜）及び第３電極１３（ソース電極）を含む。
図２２は、図２１に表したＧ－Ｇ線断面を示す。図２２に表したように、区画領域ＤＡの第２半導体部分６２は、第１電極１１の上に設けられている。また、区画領域ＤＡには、単位素子領域ＡＡと同様のトランジスタが設けられている。すなわち、第２半導体部分６２は、第５半導体領域２５（ドリフト領域）、第６半導体領域２６（ベース領域）、及び複数の第７半導体領域２７（ソース領域）、複数の第２トレンチＴ２、及び複数のコンタクト部７３を含む。区画領域ＤＡは、複数の第３導電部３３（ゲート電極）、複数の絶縁膜５４（ゲート絶縁膜）及び第３電極１３（ソース電極）を含む。
【0088】
第５半導体領域２５は、半導体領域２９を介して、第１電極１１の上に設けられる。第５半導体領域２５及び半導体領域２９は、第１導電形である。第５半導体領域２５の第１導電形の不純物濃度は、半導体領域２９の第１導電形の不純物濃度よりも低い。第６半導体領域２６は、第５半導体領域２５の一部の上に設けられている。第６半導体領域２６は、第２導電形である。第７半導体領域２７は、第６半導体領域２６の一部の上に設けられている。第７半導体領域２７は、第１導電形である。第７半導体領域２７の第１導電形の不純物濃度は、第５半導体領域２５の第１導電形の不純物濃度よりも高い。
【0089】
なお、区画領域ＤＡの半導体領域２９、第５半導体領域２５は、それぞれ、単位素子領域ＡＡの半導体領域２８、第１半導体領域２１と連続した同じ半導体層の一部でよい。一方、第６半導体領域２６は、第２半導体領域２２とは連続しなくてもよい。つまり、第６半導体領域２６と第２半導体領域２２との間には、第１導電形の半導体領域（例えば第１半導体領域２１又は第５半導体領域２５の一部）が配置されていてもよい。ただし、第６半導体領域２６と第２半導体領域２２とは、連続していてもよい。
【0090】
複数のコンタクト部７３は、第６半導体領域２６の一部の上に設けられている。より具体的には、コンタクト部７３は、第６半導体領域２６及び第７半導体領域２７に設けられたトレンチＴ７３の底部に設けられている。コンタクト部７３は、第２導電形である。コンタクト部７３の第２導電形の不純物濃度は、第６半導体領域２６の第２導電形の不純物濃度よりも高い。第３導電部３３は、第５半導体領域２５の一部の上に設けられている。第３導電部３３は、絶縁膜５４を介して、第６半導体領域２６の側面と対向する部分を有する。第２トレンチＴ２は、第２半導体部分６２に設けられ、第２半導体部分６２の表面に沿って延在する。第２トレンチＴ２の内壁に絶縁膜５４が設けられている。複数の第３導電部３３のそれぞれは、複数の第２トレンチＴ２のそれぞれの内部に配置されている。絶縁膜５４の材料は、第１絶縁膜５１と同様でよい。
【0091】
第３電極１３は、第３導電部３３、第６半導体領域２６及び第７半導体領域２７の上に設けられている。第３電極１３は、第６半導体領域２６及び第７半導体領域２７と電気的に接続されている。コンタクト部７３は、第３電極１３及び第６半導体領域２６との間に設けられ、第３電極１３及び第６半導体領域２６と接している。コンタクト部７３は、第３電極１３を第６半導体領域２６と電気的に接続している。第３導電部３３と第３電極１３との間には、絶縁膜５５が設けられている。第３電極１３は、単位素子領域ＡＡの第２電極１２と連続し、第２電極１２と、電気的に接続されている。第３電極１３は、第２電極１２を含む導電膜１２ｃの一部でよい。
【0092】
互いに隣接する単位素子領域ＡＡ同士の間（領域ｄ１～ｄ４のそれぞれ）は、図２２と同様の構成でよい。ただし、複数の第２トレンチＴ２、複数の第３導電部３３、複数のコンタクト部７３（トレンチＴ７３）及び複数の第７半導体領域２７は、隣接する単位素子領域ＡＡの外周（辺）に沿って延在している。具体的には、例えば図２１に表したように、区画領域ＤＡのうち、第１単位素子領域Ａ１と第２単位素子領域Ａ２との間（領域ｄ１）、及び、第３単位素子領域Ａ３と第４単位素子領域Ａ４との間（領域ｄ２）においては、第２トレンチＴ２、第３導電部３３及びコンタクト部７３は、第２方向Ｄ２に延在している。例えば、区画領域ＤＡのうち、第１単位素子領域Ａ１と第３単位素子領域Ａ３との間（領域ｄ３）、及び、第２単位素子領域Ａ２と第４単位素子領域Ａ４との間（領域ｄ４）においては、第２トレンチＴ２、第３導電部３３及びコンタクト部７３は、第３方向Ｄ３に延在している。区画領域ＤＡの格子状の交点Ｃ１（４つの単位素子領域ＡＡの角部に隣接し、領域ｄ１と領域ｄ２との間、かつ、領域ｄ３と領域ｄ４との間）には、第２トレンチＴ２、第３導電部３３及びコンタクト部７３は、設けられなくてよい。
【0093】
図２１に表したように、区画領域ＤＡは、さらに複数のコンタクト部７４（ゲートコンタクト）と、第２配線部４２（ゲート配線）と、を含む。第２配線部４２は、第２半導体部分６２の上に設けられている。第２配線部４２は、第１配線部４１を含む導電膜４０の一部であり、第１配線部４１から連続している。複数の第３導電部３３のそれぞれは、複数のコンタクト部７４のそれぞれを介して、第２配線部４２と電気的に接続されている。
【0094】
第１配線部４１及び第２配線部４２（及び導電領域４４）は、複数の単位素子領域ＡＡ及び区画領域ＤＡの外周部に位置する。導電膜４０（第１配線部４１、第２配線部４２及び導電領域４４）は、導電膜１２ｃ（第２電極１２及び第３電極１３）を囲む。
【0095】
各第３導電部３３の延在方向の一方の端部の上に、コンタクト部７４が設けられている。例えば、コンタクト部７４は、第２配線部４２を含む導電膜４０から連続して下方に延びる。コンタクト部７４は、導電膜４０の一部でもよい。コンタクト部７４は、例えば第３導電部３３上の絶縁膜５５を貫通して、第３導電部３３に接する。これにより、コンタクト部７４は、第３導電部３３を第２配線部４２に電気的に接続する。第１領域ｄ１及び第２領域ｄ２に設けられたコンタクト部７４は、複数のコンタクト部７２と第３方向Ｄ３に並んでいる。
【0096】
このように、半導体装置１５０においては、区画領域ＤＡにも素子（トランジスタ）が設けられている。これにより、区画領域ＤＡを有効に利用することができ、無効面積を削減することができる。
そして、第１配線部４１及び第２配線部４２が、複数の単位素子領域ＡＡ及び区画領域ＤＡの外周に位置する。これにより、区画領域ＤＡの素子に対するコンタクトが形成しやすい。
また、第２トレンチＴ２、第３導電部３３及びコンタクト部７３は、隣接する複数の単位素子領域ＡＡの外周に沿って延びている。第２トレンチＴ２、第３導電部３３及びコンタクト部７３は、格子状の区画領域ＤＡの交点には、設けられていない。これにより、製造する半導体装置の大きさが変更され、図２１に示す区画領域ＤＡが切断位置として選択された場合でも、切断方向と第２トレンチＴ２が直交しない。そのため、切断の安定性を向上させることができる。
そして、第１配線部４１及び第２配線部４２が、複数の単位素子領域ＡＡ及び区画領域ＤＡの外周に位置する。これにより、区画領域ＤＡの素子に対するコンタクトが形成しやすい。
また、第２トレンチＴ２、第３導電部３３及びコンタクト部７３は、隣接する複数の単位素子領域ＡＡの外周に沿って延びている。第２トレンチＴ２、第３導電部３３及びコンタクト部７３は、格子状の区画領域ＤＡの交点には、設けられていない。これにより、製造する半導体装置の大きさが変更され、図２１に示す区画領域ＤＡが切断位置として選択された場合でも、切断方向と第２トレンチＴ２が直交しない。そのため、切断の安定性を向上させることができる。
【0097】
（変形例５）
図２３は、第５実施形態に係る半導体装置の変形例を表す模式的平面図である。
図２３は、ダイシング工程の前における、ウェハＷｆを例示している。ウェハＷｆには、半導体装置１５１となる複数の単位素子領域ＡＡと、区画領域ＤＡと、が設けられている。１つの半導体装置１５１に含まれる単位素子領域ＡＡの数は、１つである。図２３に表した切断位置Ｐ１において、区画領域ＤＡを切断することで、半導体装置１５１が製造される。
図２３は、第５実施形態に係る半導体装置の変形例を表す模式的平面図である。
図２３は、ダイシング工程の前における、ウェハＷｆを例示している。ウェハＷｆには、半導体装置１５１となる複数の単位素子領域ＡＡと、区画領域ＤＡと、が設けられている。１つの半導体装置１５１に含まれる単位素子領域ＡＡの数は、１つである。図２３に表した切断位置Ｐ１において、区画領域ＤＡを切断することで、半導体装置１５１が製造される。
【0098】
各単位素子領域ＡＡは、例えば図９に示した半導体装置１０１の単位素子領域ＡＡと同様である。すなわち、各単位素子領域ＡＡには、導電領域４４が設けられている。また、区画領域ＤＡには、半導体装置１５０と同様に、第２トレンチＴ２が設けられている。第２トレンチＴ２は、切断位置Ｐ１に沿って延びている。単位素子領域ＡＡが１つの半導体装置１５１においては、区画領域ＤＡには、コンタクト部７３やコンタクト部７４を設けなくてよい。
【0099】
（第６実施形態）
図２４は、第６実施形態に係る半導体装置を表す模式的平面図である。
図２４に表した半導体装置１６０は、区画領域ＤＡの構成において、図１２に示した半導体装置１０４と異なる。この例では、区画領域ＤＡには、ｐｎ接合ダイオードが設けられている。複数の第２電極１２は、１つの導電膜１２ｃとして形成され、連続して互いに電気的に接続されている。これ以外については、半導体装置１６０の構成には、半導体装置１０４と同様の説明を適用することができる。
図２４は、第６実施形態に係る半導体装置を表す模式的平面図である。
図２４に表した半導体装置１６０は、区画領域ＤＡの構成において、図１２に示した半導体装置１０４と異なる。この例では、区画領域ＤＡには、ｐｎ接合ダイオードが設けられている。複数の第２電極１２は、１つの導電膜１２ｃとして形成され、連続して互いに電気的に接続されている。これ以外については、半導体装置１６０の構成には、半導体装置１０４と同様の説明を適用することができる。
【0100】
図２５は、第６実施形態に係る半導体装置を表す模式的断面図である。
図２５は、図２４に表したＨ－Ｈ線断面を示す。図２５に表したように、区画領域ＤＡの第２半導体部分６２は、第１電極１１の上に設けられている。第２半導体部分６２は、半導体領域２９（カソード領域）、第５半導体領域２５（ドリフト領域）、第６半導体領域２６（アノード領域領域）、複数のコンタクト部７６を含む。区画領域ＤＡは、第３電極１３（アノード電極）を含む。
図２５は、図２４に表したＨ－Ｈ線断面を示す。図２５に表したように、区画領域ＤＡの第２半導体部分６２は、第１電極１１の上に設けられている。第２半導体部分６２は、半導体領域２９（カソード領域）、第５半導体領域２５（ドリフト領域）、第６半導体領域２６（アノード領域領域）、複数のコンタクト部７６を含む。区画領域ＤＡは、第３電極１３（アノード電極）を含む。
【0101】
第５半導体領域２５は、半導体領域２９を介して、第１電極１１の上に設けられる。第５半導体領域２５及び半導体領域２９は、第１導電形である。第５半導体領域２５の第１導電形の不純物濃度は、半導体領域２９の第１導電形の不純物濃度よりも低い。第６半導体領域２６は、第５半導体領域２５の一部の上に設けられている。第６半導体領域２６は、第２導電形である。
【0102】
なお、区画領域ＤＡの半導体領域２９、第５半導体領域２５は、それぞれ、単位素子領域ＡＡの半導体領域２８、第１半導体領域２１と連続した同じ半導体層の一部でよい。一方、第６半導体領域２６は、第２半導体領域２２とは連続しなくてもよい。つまり、第６半導体領域２６と第２半導体領域２２との間には、第１導電形の半導体領域（例えば第１半導体領域２１又は第５半導体領域２５の一部）が配置されていてもよい。
【0103】
複数のコンタクト部７６は、第６半導体領域２６の一部の上に設けられている。より具体的には、コンタクト部７６は、第６半導体領域２６に設けられたトレンチＴ７６の底部に設けられている。コンタクト部７６は、第２導電形である。コンタクト部７６の第２導電形の不純物濃度は、第６半導体領域２６の第２導電形の不純物濃度よりも高い。
【0104】
第３電極１３は、第６半導体領域２６の上に設けられ第６半導体領域２６と電気的に接続されている。コンタクト部７６は、第３電極１３及び第６半導体領域２６との間に設けられ、第３電極１３及び第６半導体領域２６と接している。コンタクト部７６は、第３電極１３を第６半導体領域２６と電気的に接続している。例えば、コンタクト部７６は、第３電極１３とオーミック接触している。第６半導体領域２６と第３電極１３との間には、絶縁膜５５が設けられている。第３電極１３は、単位素子領域ＡＡの第２電極１２と連続し、第２電極１２と、電気的に接続されている。第３電極１３は、第２電極１２を含む導電膜１２ｃの一部でよい。
【0105】
互いに隣接する単位素子領域ＡＡ同士の間（領域ｄ１～ｄ４のそれぞれ）は、図２５と同様の構成でよい。ただし、複数のコンタクト部７６（トレンチＴ７６）は、隣接する単位素子領域ＡＡの外周（辺）に沿って延在している。具体的には、例えば図２４に表したように、区画領域ＤＡのうち、第１単位素子領域Ａ１と第２単位素子領域Ａ２との間（領域ｄ１）、及び、第３単位素子領域Ａ３と第４単位素子領域Ａ４との間（領域ｄ２）においては、コンタクト部７６は、第２方向Ｄ２に延在している。例えば、区画領域ＤＡのうち、第１単位素子領域Ａ１と第３単位素子領域Ａ３との間（領域ｄ３）、及び、第２単位素子領域Ａ２と第４単位素子領域Ａ４との間（領域ｄ４）においては、コンタクト部７６は、第３方向Ｄ３に延在している。区画領域ＤＡの格子状の交点Ｃ１には、コンタクト部７６は、設けられなくてよい。
【0106】
第１電極１１よりも第３電極１３の電位が高い場合、第５半導体領域２５及び第６半導体領域２６のｐｎ接合は、順バイアスとなり、第３電極１３から第１電極１１へ電流が流れることができる。逆に、第３電極１３よりも第１電極１１の電位が高い場合、第５半導体領域２５及び第６半導体領域２６のｐｎ接合は、逆バイアスとなり、電流の流れが抑制される。区画領域ＤＡに形成されたダイオードは、単位素子領域ＡＡに形成されたトランジスタと並列に接続されたボディダイオードとして機能する。
【0107】
このように、半導体装置１６０においては、区画領域ＤＡにも素子（ｐｎ接合ダイオード）が設けられている。これにより、区画領域ＤＡを有効に利用することができ、無効面積を削減することができる。また、例えば、ｐｎ接合の面積を増やしてダイオードの面積を増やすことができる。これにより、例えば、ダイオードの順方向電圧Ｖｆを低減することができる。
【0108】
（変形例６）
図２６は、第６実施形態に係る半導体装置の変形例を表す模式的平面図である。
図２６に表した半導体装置１６１は、区画領域ＤＡの構成において、図２４に示した半導体装置１６０と異なる。この例では、区画領域ＤＡには、ｐｎ接合ダイオードの代わりにショットキーバリアダイオードが設けられている。これ以外については、半導体装置１６１の構成には、半導体装置１６０と同様の説明を適用することができる。
図２６は、第６実施形態に係る半導体装置の変形例を表す模式的平面図である。
図２６に表した半導体装置１６１は、区画領域ＤＡの構成において、図２４に示した半導体装置１６０と異なる。この例では、区画領域ＤＡには、ｐｎ接合ダイオードの代わりにショットキーバリアダイオードが設けられている。これ以外については、半導体装置１６１の構成には、半導体装置１６０と同様の説明を適用することができる。
【0109】
図２７は、第６実施形態に係る半導体装置の変形例を表す模式的断面図である。
図２７は、図２６に表したＩ－Ｉ線断面を示す。図２７に表したように、区画領域ＤＡの第２半導体部分６２は、第１電極１１の上に設けられている。第２半導体部分６２は、半導体領域２９（カソード領域）及び第５半導体領域２５を含む。区画領域ＤＡは、複数のコンタクト部７７及び第３電極１３を含む。
図２７は、図２６に表したＩ－Ｉ線断面を示す。図２７に表したように、区画領域ＤＡの第２半導体部分６２は、第１電極１１の上に設けられている。第２半導体部分６２は、半導体領域２９（カソード領域）及び第５半導体領域２５を含む。区画領域ＤＡは、複数のコンタクト部７７及び第３電極１３を含む。
【0110】
第５半導体領域２５は、半導体領域２９を介して、第１電極１１の上に設けられる。第５半導体領域２５及び半導体領域２９は、第１導電形である。第３電極１３は、第５半導体領域２５の上に設けられ、コンタクト部７７を介して、第５半導体領域２５と電気的に接続されている。第３電極１３は、単位素子領域ＡＡの第２電極１２と連続し、第２電極１２と、電気的に接続されている。第３電極１３は、第２電極１２を含む導電膜１２ｃの一部でよい。第５半導体領域２５と第３電極１３との間には、絶縁膜５５が配置されている。
【0111】
コンタクト部７７は、第５半導体領域２５の上に設けられ、第５半導体領域２５とショットキー接触している。例えば、コンタクト部７７は、第３電極１３と連続し、第３電極１３から下方に延びて第５半導体領域２５に接触する導電体である。コンタクト部７７は、第３電極１３を含む導電膜１２ｃの一部でもよい。コンタクト部７７は、絶縁膜５５を貫通して、第５半導体領域２５と接する。このように、コンタクト部７７は、第５半導体領域２５とショットキー接合を形成し、第５半導体領域２５を第３電極１３に電気的に接続する。
【0112】
互いに隣接する単位素子領域ＡＡ同士の間（領域ｄ１～ｄ４のそれぞれ）は、図２７と同様の構成でよい。ただし、複数のコンタクト部７７は、隣接する単位素子領域ＡＡの外周（辺）に沿って延在している。区画領域ＤＡの格子状の交点Ｃ１には、コンタクト部７７は、設けられなくてよい。
【0113】
第１電極１１よりも第３電極１３の電位が高い場合、導電膜１２ｃと第５半導体領域２５とのショットキー接合は、順バイアスとなり、第３電極１３から第１電極１１へ電流が流れることができる。逆に、第３電極１３よりも第１電極１１の電位が高い場合、ショットキー接合は、逆バイアスとなり、ショットキー障壁により電流の流れが抑制される。域ＡＡに形成されたトランジスタと並列に接続されたボディダイオードとして機能する。
【0114】
このように、半導体装置１６０においては、区画領域ＤＡにも素子（ショットキーダイオード）が設けられている。これにより、区画領域ＤＡを有効に利用することができ、無効面積を削減することができる。ショットキーバリアダイオードを形成した場合には、ｐｎ接合ダイオードに比べて、ダイオードの順方向電圧Ｖｆを低減しやすい。また、例えば、ショットキーダイオードは、ユニポーラデバイスであるため、バイポーラデバイスに比べて、スイッチング時の逆回復時間を短くしやすい。
【0115】
実施形態によれば、生産性の向上が可能な半導体装置が提供できる。
【0116】
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。
【0117】
本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
本願明細書において、「垂直は、厳密な垂直だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直であれば良い。
本願明細書において、「垂直は、厳密な垂直だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直であれば良い。
【0118】
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【0119】
１１ 第１電極、 １２ 第２電極、 １２ａ～１２ｃ 導電膜、 １３ 第３電極、 ２１～２７ 第１～第７半導体領域、 ２８、２９ 半導体領域、 ３１ 第１導電部、 ３１ａ 第１部分、 ３１ｂ 第２部分、 ３１ｆ 導電膜、 ３２ 第２導電部、 ３２ａ 第１ＦＰ部分、 ３２ｂ 第２ＦＰ部分、 ３３ 第３導電部、 ４０ 導電膜、 ４１ 第１配線部、 ４２ 第２配線部、 ４４ 導電領域、 ４４ａ 端部領域、 ５１ 第１絶縁膜、 ５２ 第２絶縁膜、 ５３～５５ 絶縁膜、 ６１ 第１半導体部分、 ６２ 第２半導体部分、 ７１～７７ コンタクト部、 １００～１０４、１２０、１３０、１４０、１５０、１５１、１６０、１６１ 半導体装置、 Ａ１～Ａ４ 第１～第４単位素子領域、 ＡＡ 単位素子領域、 ｄ１～ｄ４ 領域、 ＤＡ 区画領域、 Ｌ２ 横ライン、 Ｌ３ 縦ライン、 Ｐ１ 切断位置、 Ｔ１ 第１トレンチ、 Ｔ１１、Ｔ１２ トレンチ、 Ｔ２ 第２トレンチ、 Ｔ７１、Ｔ７３、Ｔ７６ トレンチ、 ＴＲ１ 第１トレンチ部、 ＴＲ２ 第２トレンチ部、 Ｗｆ ウェハ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】