知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023135818
(43)【公開日】2023-09-29
(54)【発明の名称】送受信回路、方法
(51)【国際特許分類】
H04L 25/02 20060101AFI20230922BHJP
【ＦＩ】
H04L25/02 303
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022041102
(22)【出願日】2022-03-16
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100118876
【弁理士】
【氏名又は名称】鈴木 順生
(72)【発明者】
【氏名】石原 寛明
【テーマコード（参考）】
5K029
【Ｆターム（参考）】
5K029AA13
5K029CC01
5K029EE02
5K029GG03
(57)【要約】
【課題】消費電力の増加を抑えることを目的とする。
【解決手段】本実施形態の送受信回路は、入力信号に応じて、N（Nは2以上の自然数）個のパルス波形を含む第１波形を出力する送信部と、前記第１波形を少なくともN＋１個のパルス波形を含む第２波形として電磁界結合により伝送する伝送部と、前記第２波形を受信し、少なくともN＋１個の前記パルス波形に基づき入力信号を判定する受信部と、を備える。
【選択図】図１２
【解決手段】本実施形態の送受信回路は、入力信号に応じて、N（Nは2以上の自然数）個のパルス波形を含む第１波形を出力する送信部と、前記第１波形を少なくともN＋１個のパルス波形を含む第２波形として電磁界結合により伝送する伝送部と、前記第２波形を受信し、少なくともN＋１個の前記パルス波形に基づき入力信号を判定する受信部と、を備える。
【選択図】図１２
【特許請求の範囲】
【請求項1】
入力信号に応じて、N（Nは2以上の自然数）個のパルス波形を含む第１波形を出力する送信部と、
前記第１波形を少なくともN＋１個のパルス波形を含む第２波形として電磁界結合により伝送する伝送部と、
前記第２波形を受信し、少なくともN＋１個の前記パルス波形に基づき入力信号を判定する受信部と、を備える
送受信回路。
前記第１波形を少なくともN＋１個のパルス波形を含む第２波形として電磁界結合により伝送する伝送部と、
前記第２波形を受信し、少なくともN＋１個の前記パルス波形に基づき入力信号を判定する受信部と、を備える
送受信回路。
【請求項2】
前記受信部は、前記第２波形に含まれる前記パルス波形を検出するコンパレータを備え、
前記コンパレータは、前記パルス波形の極性に応じた信号を出力する
請求項１に記載の送受信回路。
前記コンパレータは、前記パルス波形の極性に応じた信号を出力する
請求項１に記載の送受信回路。
【請求項3】
前記コンパレータは、第１調整信号に基づき、前記コンパレータの動作速度を変更する
請求項２に記載の送受信回路。
請求項２に記載の送受信回路。
【請求項4】
前記コンパレータは、第１コンパレータと、第２コンパレータを備え、
前記第１コンパレータの反転入力と前記第２コンパレータの非反転入力が接続され、前記第１コンパレータの非反転入力と前記第２コンパレータの反転入力が接続される
請求項２又は３に記載の送受信回路。
前記第１コンパレータの反転入力と前記第２コンパレータの非反転入力が接続され、前記第１コンパレータの非反転入力と前記第２コンパレータの反転入力が接続される
請求項２又は３に記載の送受信回路。
【請求項5】
前記受信部は、前記第２波形に含まれる前記パルス波形をあらかじめ特定したパルスパタンに基づき判定するパルス検出部を備える、
請求項１～４のいずれか一項に記載の送受信回路。
請求項１～４のいずれか一項に記載の送受信回路。
【請求項6】
前記パルスパタンを記憶した記憶部を備え、
前記パルス検出部は、前記第２波形に含まれる前記パルス波形が、前記記憶部に記憶された前記パルスパタンと一致するか判定する
請求項５に記載の送受信回路。
前記パルス検出部は、前記第２波形に含まれる前記パルス波形が、前記記憶部に記憶された前記パルスパタンと一致するか判定する
請求項５に記載の送受信回路。
【請求項7】
N＋１個の直列に接続されたフリップフロップと、N＋１個目に接続された前記フリップフロップが出力する第１出力信号を判定する信号判定部をさらに備え、
M（Mは1以上N以下の自然数）個目に接続された前記フリップフロップは、前記第２波形に含まれるM個目の前記パルス波形に応じてM＋１個目に接続された前記フリップフロップに前記第１出力信号を出力し、
前記信号判定部は、N＋１個目に接続された前記フリップフロップから前記第１出力信号が出力されたことを判定して第２出力信号を出力し、
前記パルス検出部は、前記第２出力信号に基づき、前記パルス波形を検出する
請求項５又は６に記載の送受信回路。
M（Mは1以上N以下の自然数）個目に接続された前記フリップフロップは、前記第２波形に含まれるM個目の前記パルス波形に応じてM＋１個目に接続された前記フリップフロップに前記第１出力信号を出力し、
前記信号判定部は、N＋１個目に接続された前記フリップフロップから前記第１出力信号が出力されたことを判定して第２出力信号を出力し、
前記パルス検出部は、前記第２出力信号に基づき、前記パルス波形を検出する
請求項５又は６に記載の送受信回路。
【請求項8】
前記伝送部は、前記第１波形の特定周波数帯を抽出し、前記第２波形を出力する帯域通過の特性を有するフィルタである
請求項１～７のいずれか一項に記載の送受信回路。
請求項１～７のいずれか一項に記載の送受信回路。
【請求項9】
前記伝送部は、第２調整信号に基づき、前記特定周波数帯を変更する
請求項８に記載の送受信回路。
請求項８に記載の送受信回路。
【請求項10】
前記伝送部は、絶縁素子である
請求項８又は９に記載の送受信回路。
請求項８又は９に記載の送受信回路。
【請求項11】
前記絶縁素子は、トランス、またはコンデンサである
請求項１０に記載の送受信回路。
請求項１０に記載の送受信回路。
【請求項12】
前記送信部は、前記パルス波形を生成する送信パルス生成部を備え、
前記送信パルス生成部は、少なくとも２個以上の第１電流源と、
前記第１電流源の出力を制御する第１開閉器を有し、
前記第１開閉器の開閉に基づく前記第１電流源の出力の組み合わせによって前記パルス波形を生成する
請求項１～１１のいずれか一項に記載の送受信回路。
前記送信パルス生成部は、少なくとも２個以上の第１電流源と、
前記第１電流源の出力を制御する第１開閉器を有し、
前記第１開閉器の開閉に基づく前記第１電流源の出力の組み合わせによって前記パルス波形を生成する
請求項１～１１のいずれか一項に記載の送受信回路。
【請求項13】
前記パルス波形を出力するパルスの極性を示すデータ信号に基づき前記送信パルス生成部の出力を制御する制御信号生成部をさらに備える
請求項１２に記載の送受信回路。
請求項１２に記載の送受信回路。
【請求項14】
前記制御信号生成部は、更に、前記パルス波形の出力のタイミングを示すトリガー信号に基づき前記送信パルス生成部の出力を制御する
請求項１３に記載の送受信回路。
請求項１３に記載の送受信回路。
【請求項15】
前記パルス波形は、電流パルスであり、差動電流もしくは疑似差動電流に基づき出力される
請求項１～１４のいずれか一項に記載の送受信回路。
請求項１～１４のいずれか一項に記載の送受信回路。
【請求項16】
前記パルス波形は、電圧パルスであり、差動電圧に基づき出力される
請求項１～１４のいずれか一項に記載の送受信回路。
請求項１～１４のいずれか一項に記載の送受信回路。
【請求項17】
前記送信部は、前記第１波形をアナログ波形として出力する
請求項１～１６のいずれか一項に記載の送受信回路。
請求項１～１６のいずれか一項に記載の送受信回路。
【請求項18】
アナログ入力信号をデジタル入力信号に変換するAD変換部をさらに備え、
前記AD変換部は、クロック信号のタイミングに基づき、前記デジタル入力信号を出力し、
前記送信部は、前記クロック信号のタイミングに基づき、前記AD変換部の出力が変化しないタイミングで前記デジタル入力信号を取り込み、前記パルス波形を送信する
請求項１～１７のいずれか一項に記載の送受信回路。
前記AD変換部は、クロック信号のタイミングに基づき、前記デジタル入力信号を出力し、
前記送信部は、前記クロック信号のタイミングに基づき、前記AD変換部の出力が変化しないタイミングで前記デジタル入力信号を取り込み、前記パルス波形を送信する
請求項１～１７のいずれか一項に記載の送受信回路。
【請求項19】
前記パルス波形は、第１送信パルス波形と、前記第１送信パルス波形の後ろの第２送信パルス波形を含み、前記第１送信パルス波形は、前記第２送信パルス波形よりも振幅が大きい
請求項１～１８のいずれか一項に記載の送受信回路。
請求項１～１８のいずれか一項に記載の送受信回路。
【請求項20】
入力信号に応じて、N（Nは2以上の自然数）個のパルス波形を含む第１波形を出力し、
前記第１波形を少なくともN＋１個のパルス波形を含む第２波形として電磁界結合により伝送し、
前記第２波形を受信し、少なくともN＋１個の前記パルス波形に基づき入力信号を判定する
方法。
前記第１波形を少なくともN＋１個のパルス波形を含む第２波形として電磁界結合により伝送し、
前記第２波形を受信し、少なくともN＋１個の前記パルス波形に基づき入力信号を判定する
方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、送受信回路、方法に関する。
【背景技術】
【0002】
絶縁信号伝送で伝送される入力信号は、絶縁素子による帯域通過フィルタ型の周波数特性により入力信号に含まれるパルスのエッジが強調されたアナログ波形として出力される。
受信部では、送信部から送信したアナログ波形に含まれるパルスと同数のパルスを受信し、信号を判定する。この伝送について、消費電力を抑える方法が望まれる。
受信部では、送信部から送信したアナログ波形に含まれるパルスと同数のパルスを受信し、信号を判定する。この伝送について、消費電力を抑える方法が望まれる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許 US7728680B2号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、上述したような問題点に鑑みてなされたものであり、消費電力の増加を抑えることを目的とする。
【課題を解決するための手段】
【0005】
本実施形態の送信回路は、入力信号に応じて、N（Nは2以上の自然数）個のパルス波形を含む第１波形を出力する送信部と、前記第１波形を少なくともN＋１個のパルス波形を含む第２波形として電磁界結合により伝送する伝送部と、前記第２波形を受信し、少なくともN＋１個の前記パルス波形に基づき入力信号を判定する受信部と、を備える。
【図面の簡単な説明】
【0006】
【図1】本実施形態に係る送受信回路の全体構成を示す図。
【図2】送信パルス生成回路の回路構成を示す図。
【図3】トリガー信号およびデータ信号との組み合わせにより出力される送信信号を示す図。
【図4】信号送付時のスイッチのON、OFFを示す図。
【図5】送信回路がアナログ波形を送信する動作の一例を示すフローチャート。
【図6】絶縁素子と受信回路の構造を示す図。
【図7】絶縁素子のカットオフ周波数（fc_hpf）を変更した場合の特定の端子におけるパルスの変化を示す図。
【図8】パルス検出回路の構造を示す概念図。
【図9】送信信号とパルスパタンの関係を示す図。
【図10】パルス検出回路の構成を示す図。
【図11】パルス検出回路の動作概念図を示す図。
【図12】パルス波形の数Nが３個の場合、および２個の場合の比較を示す図。
【図13】アナログ波形に含まれるパルスの数における消費電力の関係を示す図。
【図14】第１送信パルスを増加させた場合の信号振幅および消費電力を示す図。
【図15】変形例に係るパルス検出回路の全体構成を示す図。
【図16】変形例に係る送信パルス生成回路の構成を示す図。
【図17】信号送付時のスイッチのON、OFFを示す図。
【図18】変形例に係る送受信回路の全体構成を示す図。
【図19】変形例に係る送信パルス生成回路の回路構成を示す図。
【図20】トリガー信号およびデータ信号との組み合わせにより出力される送信信号を示す図。
【図21】信号送付時のスイッチのON、OFFを示す図。
【図22】変形例に係る送受信回路の全体構成を示す図。
【図23】変形例に係る受信回路の構成を示す。
【図24】変形例に係る送受信回路の全体構成を示す図。
【図25】変形例に係る送受信回路の全体構成を示す図。
【図26】データ信号との組み合わせにより出力される送信信号を示す図。
【図27】変形例に係る送受信回路の全体構成を示す図。
【発明を実施するための形態】
【0007】
図１は、本実施形態に係る送受信回路１０００の全体構成を示す。図２は、送信パルス生成回路（送信パルス生成部）１１０の回路構成を示す。図３は、トリガー信号およびデータ信号との組み合わせにより出力される送信信号を示す。図４は、信号送付時のスイッチのON、OFFを示す。
送受信回路１０００は、送信回路１００と、絶縁素子２００と、受信回路３００と、を含む。
送受信回路１０００は、入力側である送信回路１００と、出力側である受信回路３００が、電気的な絶縁体である絶縁素子２００で絶縁し、信号を伝送する。
送受信回路１０００は、送信回路１００と、絶縁素子２００と、受信回路３００と、を含む。
送受信回路１０００は、入力側である送信回路１００と、出力側である受信回路３００が、電気的な絶縁体である絶縁素子２００で絶縁し、信号を伝送する。
【0008】
送信回路１００は、入力信号に応じてアナログ波形（第１波形）を出力する。詳細には、送信回路１００は入力信号の遷移に同期してアナログ波形（第１波形）を出力する。送信回路１００は送信部と称してもよい。
入力信号は、例えば、電流センサもしくは、電圧センサで出力されたアナログ信号をデジタル信号に変換した信号である。
入力信号には、電流センサもしくは、電圧センサが観測した増幅対象の電気信号でない信号、例えば、雑音などが含まれる。
入力信号の遷移は、入力信号の状態の変化を示す。入力信号の遷移は、例えば、入力信号の立ち上がりエッジ、立ち下がりエッジである。
送信回路１００は、送信パルス生成回路１１０と、制御信号生成部１２０を含む。
入力信号は、例えば、電流センサもしくは、電圧センサで出力されたアナログ信号をデジタル信号に変換した信号である。
入力信号には、電流センサもしくは、電圧センサが観測した増幅対象の電気信号でない信号、例えば、雑音などが含まれる。
入力信号の遷移は、入力信号の状態の変化を示す。入力信号の遷移は、例えば、入力信号の立ち上がりエッジ、立ち下がりエッジである。
送信回路１００は、送信パルス生成回路１１０と、制御信号生成部１２０を含む。
【0009】
送信回路１００が出力するアナログ波形は、連続したパルス波形を含む波形である。
連続したパルス波形とは、パルス波形同士の間隔が０である場合に加えて、パルス波形同士が一定の周期間隔ごとである場合も含まれる。例えば、パルス波形とパルス波形同士の間隔が１秒ごとである場合も含まれる。
連続したパルス波形とは、パルス波形同士の間隔が０である場合に加えて、パルス波形同士が一定の周期間隔ごとである場合も含まれる。例えば、パルス波形とパルス波形同士の間隔が１秒ごとである場合も含まれる。
【0010】
例えば、パルス波形の数N（Nは２以上の自然数）とした場合、送信回路１００は、入力信号をN個の連続したパルス波形のアナログ波形として送信する。
当該パルス波形は、振幅に基づき、ハイレベル、もしくはローレベルを判別することでブーリアン値とすることができる。
例えば、当該アナログ波形は、N個のビットで表されるデジタル信号とみなすことができる。
当該パルス波形は、振幅に基づき、ハイレベル、もしくはローレベルを判別することでブーリアン値とすることができる。
例えば、当該アナログ波形は、N個のビットで表されるデジタル信号とみなすことができる。
【0011】
以下では、アナログ波形に含まれるパルス波形の数Nを２として説明するが、Nがその他の数であっても排除されない。
送信回路１００は、入力信号を２個のパルス波形を有するアナログ波形に変換して送信する送信部として機能する。
送信回路１００は、入力信号を２個のパルス波形を有するアナログ波形に変換して送信する送信部として機能する。
【0012】
本説明では、送信回路１００が出力するパルスの中で最初に出力されるパルスを第１送信パルス（第１送信パルス波形）、次に出力されるパルスを第２送信パルス（第２送信パルス波形）とする。
【0013】
送信パルス生成回路１１０は、パルス波形を生成する。本実施形態では、送信パルス生成回路１１０は、差動電流パルスによりパルス波形を生成する。
送信パルス生成回路１１０は、電流源１１１＿１～１１１＿４と、スイッチ１１２＿１～１１２＿４と、を含む。
送信パルス生成回路１１０は、電流源１１１＿１～１１１＿４と、スイッチ１１２＿１～１１２＿４と、を含む。
【0014】
電流源１１１＿１～１１１＿４（第１電流源）は、I1の電流を流す電流源であり、それぞれスイッチ１１２＿１～１１２＿４（第１開閉器）に接続されている。
スイッチ１１２＿１～１１２＿４は、開閉により、電流源の出力を制御する、例えば、ONとなることで電流が回路に流れる。
スイッチ１１２＿１～１１２＿４は、開閉により、電流源の出力を制御する、例えば、ONとなることで電流が回路に流れる。
【0015】
スイッチ１１２＿１～１１２＿４は、電流源の出力制御の開閉に機械的な接点による開閉に限らない。
スイッチ１１２＿１～１１２＿４は、論理ゲートにより電流源の出力制御をしてもよい。例えば、スイッチ１１２＿１～１１２＿４は、トランジスタ、集積回路（IC）などのデジタル回路であってもよい。
スイッチ１１２＿１～１１２＿４は、論理ゲートにより電流源の出力制御をしてもよい。例えば、スイッチ１１２＿１～１１２＿４は、トランジスタ、集積回路（IC）などのデジタル回路であってもよい。
【0016】
送信パルス生成回路１１０は、極性の異なる送信パルスを組み合わせることで送信信号としてH、またはLの2種類の信号を伝達する。
信号Hは、例えば、デジタル信号のハイレベルを示す信号であり、信号Lは、例えば、デジタル信号のローレベルを示す信号である。
信号Hは、例えば、デジタル信号のハイレベルを示す信号であり、信号Lは、例えば、デジタル信号のローレベルを示す信号である。
【0017】
例えば、信号Hを送信する場合には、第１送信パルスにおいて、スイッチ１１２＿１、１１２＿４を同時にONにすることで、IoutにIの電流を出力する。
次に、第２送信パルスにおいて、スイッチ１１２＿２、１１２＿３を同時にONにすることで、Ioutに-I1の電流を出力する。
次に、第２送信パルスにおいて、スイッチ１１２＿２、１１２＿３を同時にONにすることで、Ioutに-I1の電流を出力する。
【0018】
つまり、信号Hを送信する場合には、図４に示すように、スイッチ１１２＿１をON、OFFの状態となる順番で操作する。
以下同様に、スイッチ１１２＿２をOFF、ONの状態となる順番で操作する。スイッチ１１２＿３をOFF、ONの状態となる順番で操作する。スイッチ１１２＿４をON、OFFの状態となる順番で操作する。
以下同様に、スイッチ１１２＿２をOFF、ONの状態となる順番で操作する。スイッチ１１２＿３をOFF、ONの状態となる順番で操作する。スイッチ１１２＿４をON、OFFの状態となる順番で操作する。
【0019】
Ioutに流れる電流は、I1、-I1の順番で出力される。
【0020】
例えば、信号Lを送信する場合には、第１送信パルスにおいて、スイッチ１１２＿２、１１２＿３を同時にONにすることで、Ioutに-I1の電流を出力する。
次に、第２送信パルスにおいて、スイッチ１１２＿１、１１２＿４を同時にONにすることで、IoutにI1の電流を出力する。
次に、第２送信パルスにおいて、スイッチ１１２＿１、１１２＿４を同時にONにすることで、IoutにI1の電流を出力する。
【0021】
つまり、信号Lを送信する場合には、図４に示すように、スイッチ１１２＿１をOFF、ONの状態となる順番で操作する。
以下同様に、スイッチ１１２＿２をON、OFFの状態となる順番で操作する。スイッチ１１２＿３をON、OFFの状態となる順番で操作する。スイッチ１１２＿４をOFF、ONの状態となる順番で操作する。
以下同様に、スイッチ１１２＿２をON、OFFの状態となる順番で操作する。スイッチ１１２＿３をON、OFFの状態となる順番で操作する。スイッチ１１２＿４をOFF、ONの状態となる順番で操作する。
【0022】
Ioutに流れる電流は、-I1、I1の順番で出力される。
【0023】
制御信号生成部１２０は、送信パルス生成回路１１０に含まれるスイッチの動きを制御する制御信号を生成する。
制御信号生成部１２０は、データ信号とトリガー信号の２種類の信号から送信パルス生成回路１１０のスイッチの動作を制御する。
制御信号生成部１２０は、データ信号とトリガー信号の２種類の信号から送信パルス生成回路１１０のスイッチの動作を制御する。
【0024】
トリガー信号は、送信パルス生成回路１１０がパルスを送信するタイミングを示す信号である。トリガー信号は、ハイレベルもしくはローレベルの判別できる信号である。
制御信号生成部１２０は、トリガー信号の立ち上がりエッジに応じて、パルス信号を送信する。
制御信号生成部１２０は、トリガー信号の立ち上がりエッジに応じて、パルス信号を送信する。
【0025】
データ信号は、送信パルスが出力する信号の種類を示す信号である。トリガー信号と同様に、データ信号は、ハイレベルもしくはローレベルの判別できる信号である。
制御信号生成部１２０は、データ信号のハイレベル、ローレベルに応じた送信パルスを出力するように、送信パルス生成回路１１０に含まれるスイッチを制御する。
本実施形態では、データ信号がハイレベルならば、制御信号生成部１２０は、信号Hを送信する。データ信号がローレベルならば、制御信号生成部１２０は、信号Lを送信する。
制御信号生成部１２０は、データ信号のハイレベル、ローレベルに応じた送信パルスを出力するように、送信パルス生成回路１１０に含まれるスイッチを制御する。
本実施形態では、データ信号がハイレベルならば、制御信号生成部１２０は、信号Hを送信する。データ信号がローレベルならば、制御信号生成部１２０は、信号Lを送信する。
【0026】
例えば、図３に示すように、トリガー信号の立ち上がりエッジを検知し、かつデータ信号がハイレベルを示すタイミングでは、送信パルス生成回路１１０は、信号Hを送信する。
例えば、トリガー信号の立ち上がりエッジを検知し、かつデータ信号がローレベルを示すタイミングでは、送信パルス生成回路１１０は、信号Lを送信する。
トリガー信号とデータ信号は、組み合わせることで、アナログ波形（第１波形）を出力する入力信号としてもよい。
例えば、トリガー信号の立ち上がりエッジを検知し、かつデータ信号がローレベルを示すタイミングでは、送信パルス生成回路１１０は、信号Lを送信する。
トリガー信号とデータ信号は、組み合わせることで、アナログ波形（第１波形）を出力する入力信号としてもよい。
【0027】
本実施形態では、送信回路１００に送信パルス生成回路１１０と、制御信号生成部１２０が含まれ一体となっているが、別体で設けてもよい。
例えば、送信回路１００は、アナログ波形を出力し、送信回路１００の外部に送信パルス生成回路１１０と、制御信号生成部１２０をそれぞれもしくは一方を設けてもよい。
例えば、送信回路１００は、アナログ波形を出力し、送信回路１００の外部に送信パルス生成回路１１０と、制御信号生成部１２０をそれぞれもしくは一方を設けてもよい。
【0028】
図５は、送信回路１００がアナログ波形を送信する動作の一例を示す。
制御信号生成部１２０は、トリガー信号の立ち上がりエッジを受信したか判定する（Ｓ１００１）。トリガー信号を受信した場合、Ｓ１００２に進み、受信していない場合、処理を終了する。
制御信号生成部１２０は、トリガー信号の立ち上がりエッジを受信したか判定する（Ｓ１００１）。トリガー信号を受信した場合、Ｓ１００２に進み、受信していない場合、処理を終了する。
【0029】
制御信号生成部１２０は、データ信号を受信したか判定する（Ｓ１００２）。データ信号を受信した場合、Ｓ１００３に進み、受信していない場合、処理を終了する。
【0030】
制御信号生成部１２０は、受信したデータ信号の種類を判定する（Ｓ１００３）。ハイレベルのデータ信号を受信した場合、Ｓ１００４に進み、ローレベルのデータ信号を受信した場合、Ｓ１００５に進む。
【0031】
受信したデータ信号がハイレベルであった場合、制御信号生成部１２０は、信号Hを出力するように、送信パルス生成回路１１０を制御する（Ｓ１００４）。
同様に、受信したデータ信号がローレベルであった場合、制御信号生成部１２０は、信号Lを出力するように、送信パルス生成回路１１０を制御する（Ｓ１００５）。
同様に、受信したデータ信号がローレベルであった場合、制御信号生成部１２０は、信号Lを出力するように、送信パルス生成回路１１０を制御する（Ｓ１００５）。
【0032】
図６は、絶縁素子２００と受信回路３００の構造を示す。図７は、絶縁素子２００のカットオフ周波数（fc_hpf）を変更した場合の特定の端子におけるパルスの変化を示す。
絶縁素子２００は、送信回路１００から送信されたアナログ波形を電磁界結合により伝送する。絶縁素子２００は伝送部と称してもよい。
その際、絶縁素子２００は、送信回路１００から送信された信号から特定周波数帯を抽出する（帯域通過特性）フィルタとして機能する。結果として、送信回路１００から送信されたアナログ波形は変形する。
絶縁素子２００は、送信回路１００から送信されたアナログ波形を電磁界結合により伝送する。絶縁素子２００は伝送部と称してもよい。
その際、絶縁素子２００は、送信回路１００から送信された信号から特定周波数帯を抽出する（帯域通過特性）フィルタとして機能する。結果として、送信回路１００から送信されたアナログ波形は変形する。
【0033】
本実施形態では、絶縁素子２００は、耐電圧性能を高めるために絶縁素子で構成されたハイパスフィルタ特性を有する絶縁トランスであるが、その他の種類の素子、例えば、コンデンサ、キャパシタであってもよい。
【0034】
絶縁素子２００は、ハイパスフィルタとしての特性により、パルス幅に対応した周波数の成分を強調してアナログ波形（第２波形）を出力する。絶縁素子２００が周波数の成分を強調するアナログ波形には、雑音のような増幅対象の電気信号でない信号も含まれている。
絶縁素子２００が出力するアナログ波形は、第１送信パルスに基づく第１受信パルス、第２送信パルスに基づく第２受信パルスが含まれる。絶縁素子２００が出力するアナログ波形は、他に、第１送信パルス、第２送信パルスが絶縁素子２００によって周波数の成分を強調されたことに基づく強調パルス波形である第３受信パルスを含む。
絶縁素子２００が出力するアナログ波形は、第１送信パルスに基づく第１受信パルス、第２送信パルスに基づく第２受信パルスが含まれる。絶縁素子２００が出力するアナログ波形は、他に、第１送信パルス、第２送信パルスが絶縁素子２００によって周波数の成分を強調されたことに基づく強調パルス波形である第３受信パルスを含む。
【0035】
絶縁素子２００は、受信回路３００に３個のパルス波形を含むアナログ波形を出力する。つまり、絶縁素子２００は、送信回路１００が出力するアナログ波形に含まれる２個のパルス波形よりも多い個数のパルス波形を出力する。
【0036】
例えば、アナログ波形に含まれるパルス波形の数がNの場合、受信回路３００で少なくともN＋１個のパルス波形に基づき信号の判定をする。
【0037】
送受信回路１０００では、送信回路１００で送信したアナログ波形が、絶縁素子２００を通過し、後述するローパスフィルタ３１０を通過した後、パルス検出回路３３０等で受信する。
【0038】
パルス幅をtpulse、基本周波数f0=1/tpulseとした場合、図６のA、B、Cの各端子においてハイパスフィルタ２１０のカットオフ周波数（fc_hpf）を0.02f0～f0の範囲で変更した波形は、図７のように示される。
受信回路３００が、送信回路１００が送信したアナログ波形に含まれるパルス波形の数Nよりも大きい個数のパルス波形を受信する場合には、絶縁素子２００のカットオフ周波数を適切に設定する必要がある。
受信回路３００が、送信回路１００が送信したアナログ波形に含まれるパルス波形の数Nよりも大きい個数のパルス波形を受信する場合には、絶縁素子２００のカットオフ周波数を適切に設定する必要がある。
【0039】
例えば、本実施形態において、図６に示す端子A、B、Cにおける絶縁素子２００のカットオフ周波数を変更した場合、図７のように示される。
図５の端子Aで測定した波形は、送信回路１００からの送信直後のアナログ波形、つまり送信パルスを測定した波形である。図６の端子Bで測定した波形は、絶縁素子２００を通過直後のアナログ波形である。図６の端子Cで測定した波形は、ローパスフィルタ３１０を通過直後のアナログ波形、つまり受信パルスを測定した波形である。
図５の端子Aで測定した波形は、送信回路１００からの送信直後のアナログ波形、つまり送信パルスを測定した波形である。図６の端子Bで測定した波形は、絶縁素子２００を通過直後のアナログ波形である。図６の端子Cで測定した波形は、ローパスフィルタ３１０を通過直後のアナログ波形、つまり受信パルスを測定した波形である。
【0040】
fc_hpfが0.02fcの場合、端子Cには送信した２個の送信パルスに対応する２個の受信パルスが観測されている。
このとき、受信回路３００は、２個の受信パルスに基づくパルスが再生され、３個の受信パルスに基づく受信ができない。
このとき、受信回路３００は、２個の受信パルスに基づくパルスが再生され、３個の受信パルスに基づく受信ができない。
【0041】
fc_hpfが0.1fc～0.4fcの場合、端子Cには送信した２個の送信パルス波形に対して３個の受信パルスが観測されている。
つまり、絶縁素子２００において、適切なカットオフ周波数を選択することで、端子Cで測定した受信パルスの概形が再現される。
つまり、絶縁素子２００において、適切なカットオフ周波数を選択することで、端子Cで測定した受信パルスの概形が再現される。
【0042】
受信回路３００は、アナログ波形を受信する。受信回路３００は、受信部と称してもよい。 受信回路３００で受信するアナログ波形は、絶縁素子２００により、送信信号から、例えば、雑音などを取り除かれた信号である。
受信回路３００は、受信したアナログ波形に含まれる受信パルスから、デジタル信号のハイレベル、ローレベルを判定し、入力信号を再生する。
受信回路３００は、受信したアナログ波形に含まれる受信パルスから、デジタル信号のハイレベル、ローレベルを判定し、入力信号を再生する。
【0043】
受信回路３００は、ローパスフィルタ３１０と、コンパレータ３２０と、パルス検出回路３３０と、を含む。
【0044】
ローパスフィルタ３１０は、遮断周波数よりも低い周波数の成分を減衰させず、遮断周波数よりも高い周波数の成分を逓減させるフィルタである。
絶縁素子２００から出力された信号は、絶縁素子２００のハイパスフィルタとしての特性により、遮断周波数よりも高い周波数の成分を主として含む（遮断周波数よりも低い周波数の成分は逓減された）信号である。
絶縁素子２００から出力された信号は、絶縁素子２００のハイパスフィルタとしての特性により、遮断周波数よりも高い周波数の成分を主として含む（遮断周波数よりも低い周波数の成分は逓減された）信号である。
【0045】
ローパスフィルタ３１０は、当該信号から遮断周波数よりも高い周波数の成分を逓減させることで、適切な周波数成分の信号を抽出する。
絶縁素子２００から出力された信号が周波数の成分を抽出しないでよい場合、例えば、送信回路１００が、主に、特定の低い周波数の成分で構成されている場合は、ローパスフィルタ３１０を介さなくてもよい。
絶縁素子２００から出力された信号が周波数の成分を抽出しないでよい場合、例えば、送信回路１００が、主に、特定の低い周波数の成分で構成されている場合は、ローパスフィルタ３１０を介さなくてもよい。
【0046】
いずれの場合であっても、受信回路３００で受信する受信パルスは、バンドパスフィルタを透過した信号と同様に、特定の周波数成分を抽出したパルスとなる。
【0047】
コンパレータ３２０は、パルス信号を検出する。
コンパレータ３２０は、検出したパルス信号の極性に応じた信号を出力する。
本実施形態では、コンパレータ３２０は、ローパスフィルタ３１０が抽出した信号から矩形波に整形する。詳細には、コンパレータ３２０は、パルス信号がハイレベルならば、ハイレベルの矩形波を出力する。コンパレータ３２０は、パルス信号がローレベルならば、出力をしない。
コンパレータ３２０は、矩形波を、パルス検出回路３３０へ送信する。
コンパレータ３２０は、検出したパルス信号の極性に応じた信号を出力する。
本実施形態では、コンパレータ３２０は、ローパスフィルタ３１０が抽出した信号から矩形波に整形する。詳細には、コンパレータ３２０は、パルス信号がハイレベルならば、ハイレベルの矩形波を出力する。コンパレータ３２０は、パルス信号がローレベルならば、出力をしない。
コンパレータ３２０は、矩形波を、パルス検出回路３３０へ送信する。
【0048】
本実施形態では、コンパレータ３２０は、２個のコンパレータ３２０＿１、３２０＿２を有している。
コンパレータ３２０＿１（第１コンパレータ）、３２０＿２（第２コンパレータ）は、非反転入力と反転入力が逆に接続されている。
例えば、コンパレータ３２０＿１の非反転入力に接続された回路は、コンパレータ３２０＿２の反転入力に接続されている。同様に、コンパレータ３２０＿１の反転入力に接続された回路は、コンパレータ３２０＿２の非反転入力に接続されている。
コンパレータ３２０＿１（第１コンパレータ）、３２０＿２（第２コンパレータ）は、非反転入力と反転入力が逆に接続されている。
例えば、コンパレータ３２０＿１の非反転入力に接続された回路は、コンパレータ３２０＿２の反転入力に接続されている。同様に、コンパレータ３２０＿１の反転入力に接続された回路は、コンパレータ３２０＿２の非反転入力に接続されている。
【0049】
コンパレータ３２０＿１、３２０＿２は、それぞれCMPOUT1、CMPOUT2を出力し、パルス検出回路３３０に出力する。
【0050】
【0051】
パルス検出回路３３０は、コンパレータ３２０が出力したパルス波形を検出する。詳細には、パルス検出回路３３０は、検出したパルス波形を特定のパルスパタンと比較して信号を出力する。パルス検出回路３３０は、パルス検出部と称してもよい。
【0052】
パルス検出回路３３０は、入力されるCMPOUT1、およびCMPOUT2の波形があらかじめ定めたパルスパタン１、およびパルスパタン２のいずれかに合致するかを判定する。
例えば、パルスパタン１に合致する場合にはハイレベル、パルスパタン２に一致する場合にはローレベルを出力するよう構成することで、送信したパルスパタンに応じて出力信号を判定することができる。
例えば、パルスパタン１に合致する場合にはハイレベル、パルスパタン２に一致する場合にはローレベルを出力するよう構成することで、送信したパルスパタンに応じて出力信号を判定することができる。
【0053】
パルス検出回路３３０は、コンパレータ３２０の出力のうち、立ち上がりエッジを検出することで判定する。
【0054】
例えば、パルスパタン１を検出する場合には、図９に示すように、CMPOUT1から入力あり、入力なし、入力ありの波形が入力される。
パルス検出回路３３０は、CMPOUT1の立ち上がりエッジを検出することで波形を認識する。
以下同様に、CMPOUT2から入力なし、入力あり、入力なしの波形が入力される。
パルス検出回路３３０は、CMPOUT2の立ち上がりエッジを検出することで波形を認識する。
パルス検出回路３３０は、CMPOUT1の立ち上がりエッジを検出することで波形を認識する。
以下同様に、CMPOUT2から入力なし、入力あり、入力なしの波形が入力される。
パルス検出回路３３０は、CMPOUT2の立ち上がりエッジを検出することで波形を認識する。
【0055】
パルス検出回路３３０は、CMPOUT1からの入力による立ち上がりエッジ、CMPOUT2からの入力による立ち上がりエッジ、CMPOUT1からの入力による立ち上がりエッジの順番に波形を認識する。
【0056】
パルス検出回路３３０は、認識した波形をパルスパタン１と比較することで、合致するかを判定する。パルス検出回路３３０は、パルスパタン１に応じたハイレベルの信号を出力する。
【0057】
例えば、パルスパタン２を検出する場合には、図９に示すように、CMPOUT1から入力なし、入力あり、入力なしの波形が入力される。
以下同様に、CMPOUT2から入力あり、入力なし、入力ありの波形が入力される。
以下同様に、CMPOUT2から入力あり、入力なし、入力ありの波形が入力される。
【0058】
パルス検出回路３３０は、CMPOUT2からの入力による立ち上がりエッジ、CMPOUT1からの入力による立ち上がりエッジ、CMPOUT2からの入力による立ち上がりエッジの順番に波形を認識する。
【0059】
パルス検出回路３３０は、認識した波形をパルスパタン１と比較することで、合致するかを判定する。パルス検出回路３３０は、パルスパタン２に応じたローレベルの信号を出力する。
【0060】
詳細には、パルス検出回路３３０は、３つの直列に接続されたフリップフロップ３３１、３３２と、ＡＮＤゲート３３３と、ＮＯＲゲート３３４と、信号判定回路３３５と、を含む。
【0061】
フリップフロップ３３１は、３つに直列に接続されたフリップフロップである。
フリップフロップ３３１は、フリップフロップ３３１＿１～３３１＿３で構成される。フリップフロップ３３１は、受信回路３００が受信するパルス波形の個数のフリップフロップを直列に接続した回路である。
フリップフロップ３３１は、フリップフロップ３３１＿１～３３１＿３で構成される。フリップフロップ３３１は、受信回路３００が受信するパルス波形の個数のフリップフロップを直列に接続した回路である。
【0062】
本実施形態では、受信回路３００は、３個のパルス波形を受信するため、３個のフリップフロップがフリップフロップの間にＡＮＤゲートを挟み直列に接続する。
例えば、受信回路３００がN＋１個のパルス波形を受信するならば、N＋１個のフリップフロップがフリップフロップの間にＡＮＤゲートを挟み直列に接続する。
例えば、受信回路３００がN＋１個のパルス波形を受信するならば、N＋１個のフリップフロップがフリップフロップの間にＡＮＤゲートを挟み直列に接続する。
【0063】
フリップフロップ３３１＿１は、CMPOUT1をセット端子Sに接続し、ＮＯＲゲート３３４＿１をリセット端子Rに接続する。フリップフロップ３３１＿１は、出力結果（第１出力信号）を出力端子Qから出力し、ＡＮＤゲート３３３＿１に送信する。
フリップフロップ３３１＿２は、ＡＮＤゲート３３３＿１の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿１をリセット端子Rに接続する。フリップフロップ３３１＿２は、出力結果（第１出力信号）を出力端子Qから出力し、ＡＮＤゲート３３３＿２に送信する。
フリップフロップ３３１＿３は、ＡＮＤゲート３３３＿２の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿１をリセット端子Rに接続する。フリップフロップ３３１＿３は、出力結果をDET_H（第２出力信号）として出力端子Qから出力し、信号判定回路３３５に送信する。
フリップフロップ３３１＿２は、ＡＮＤゲート３３３＿１の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿１をリセット端子Rに接続する。フリップフロップ３３１＿２は、出力結果（第１出力信号）を出力端子Qから出力し、ＡＮＤゲート３３３＿２に送信する。
フリップフロップ３３１＿３は、ＡＮＤゲート３３３＿２の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿１をリセット端子Rに接続する。フリップフロップ３３１＿３は、出力結果をDET_H（第２出力信号）として出力端子Qから出力し、信号判定回路３３５に送信する。
【0064】
フリップフロップ３３１は、例えば、CMPOUT1、CMPOUT2がCMPOUT1、CMPOUT2、CMPOUT1の順番にハイレベルになった場合に、DET_Hをハイレベルとして出力する。
【0065】
フリップフロップ３３２は、３つに直列に接続されたフリップフロップである。
フリップフロップ３３２は、フリップフロップ３３２＿１～３３２＿３で構成される。フリップフロップ３３２は、受信回路３００が受信するパルス波形の個数のフリップフロップを直列に接続した回路である。
本実施形態では、受信回路３００は、３個のパルス波形を受信するため、３個のフリップフロップがフリップフロップの間にＡＮＤゲートを挟み直列に接続する。
フリップフロップ３３２は、フリップフロップ３３２＿１～３３２＿３で構成される。フリップフロップ３３２は、受信回路３００が受信するパルス波形の個数のフリップフロップを直列に接続した回路である。
本実施形態では、受信回路３００は、３個のパルス波形を受信するため、３個のフリップフロップがフリップフロップの間にＡＮＤゲートを挟み直列に接続する。
【0066】
フリップフロップ３３２＿１は、CMPOUT1をセット端子Sに接続し、ＮＯＲゲート３３４＿２をリセット端子Rに接続する。フリップフロップ３３２＿１は、出力結果を出力端子Qから出力し、ＡＮＤゲート３３３＿３に送信する。
フリップフロップ３３２＿２は、ＡＮＤゲート３３３＿３の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿２をリセット端子Rに接続する。フリップフロップ３３２＿２は、出力結果を出力端子Qから出力し、ＡＮＤゲート３３３＿４に送信する。
フリップフロップ３３２＿３は、ＡＮＤゲート３３３＿４の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿２をリセット端子Rに接続する。フリップフロップ３３２＿３は、出力結果をDET_L（第２出力信号）として出力端子Qから出力し、信号判定回路３３５に送信する。
フリップフロップ３３２＿２は、ＡＮＤゲート３３３＿３の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿２をリセット端子Rに接続する。フリップフロップ３３２＿２は、出力結果を出力端子Qから出力し、ＡＮＤゲート３３３＿４に送信する。
フリップフロップ３３２＿３は、ＡＮＤゲート３３３＿４の出力結果をセット端子Sに接続し、ＮＯＲゲート３３４＿２をリセット端子Rに接続する。フリップフロップ３３２＿３は、出力結果をDET_L（第２出力信号）として出力端子Qから出力し、信号判定回路３３５に送信する。
【0067】
フリップフロップ３３２は、例えば、CMPOUT1、CMPOUT2がCMPOUT2、CMPOUT1、CMPOUT2の順番にハイレベルになった場合に、DET_Lをローレベルとして出力する。
【0068】
つまり、直列に接続されたM（Mは1以上N以下の自然数）個目のフリップフロップは、アナログ波形に含まれる受信パルスのM個目のパルス波形が、パルスパタン１もしくはパルスパタン２の対応するパルス波形と一致する場合に、次に接続されたフリップフロップであるM＋１個目のフリップフロップに出力する。
同様にして、フリップフロップ３３１、３３２は、１個目からN＋１個目のフリップフロップまで繰り返し、DET_HまたはDET_Lを出力する。
同様にして、フリップフロップ３３１、３３２は、１個目からN＋１個目のフリップフロップまで繰り返し、DET_HまたはDET_Lを出力する。
【0069】
フリップフロップ３３１、３３２は、受信されたパルス信号以外の雑音成分などによる誤判定を防止するため、送信するパルス信号に対して一定以上短いパルスや長いパルスに対しては反応しないよう構成してもよい。
例えば、フリップフロップ３３１、３３２の応答時間を適切に設定することで短いパルスを除去することができる。
例えば、フリップフロップ３３１、３３２自身にタイムアウトによるリセット機構を追加することで長いパルスを除去してもよい。
例えば、フリップフロップ３３１、３３２の応答時間を適切に設定することで短いパルスを除去することができる。
例えば、フリップフロップ３３１、３３２自身にタイムアウトによるリセット機構を追加することで長いパルスを除去してもよい。
【0070】
ＮＯＲゲート３３４は、それぞれフリップフロップ３３１、３３２をリセットするためのＮＯＲゲートである。
受信回路３００が受信する信号が終了する、つまり、CMPOUT1、CMPOUT2がともにローレベルになるとき、ＮＯＲゲート３３４は、それぞれフリップフロップ３３１、３３２をリセットし、次に受信する信号の判定に影響がでないようにする。
受信回路３００が受信する信号が終了する、つまり、CMPOUT1、CMPOUT2がともにローレベルになるとき、ＮＯＲゲート３３４は、それぞれフリップフロップ３３１、３３２をリセットし、次に受信する信号の判定に影響がでないようにする。
【0071】
信号判定回路３３５は、DET_HとDET_Lに基づき、送信された信号のハイレベル、ローレベルを判定する。信号判定回路３３５は、信号判定部と称してもよい。
図１１に示すように、CMPOUT1、CMPOUT2の出力に基づくDET_HおよびDET_Lに基づき出力を判定する。
図１１に示すように、CMPOUT1、CMPOUT2の出力に基づくDET_HおよびDET_Lに基づき出力を判定する。
【0072】
図１２は、パルス波形の数Nが３個の場合、および２個の場合の比較を示す。
図１３は、アナログ波形に含まれるパルスの数における消費電力の関係を示す。
アナログ波形に含まれるパルスは、振幅に基づき、ハイレベル、もしくはローレベルを判別することができる。
このとき、ハイレベルは、正の出力方向にハイレベルである場合と、負の出力方向にハイレベルである場合がある。
アナログ波形に含まれるパルスは、正の出力（P)と負の出力（N）を繰り返して出力する。例えば、アナログ波形は、第１送信パルスをハイレベルで示す場合、正のハイレベルで出力する。
次に第２送信パルスをハイレベルで示す場合、負のハイレベルで出力する。以下同様に正の出力と負の出力を繰り返す。
図１３は、アナログ波形に含まれるパルスの数における消費電力の関係を示す。
アナログ波形に含まれるパルスは、振幅に基づき、ハイレベル、もしくはローレベルを判別することができる。
このとき、ハイレベルは、正の出力方向にハイレベルである場合と、負の出力方向にハイレベルである場合がある。
アナログ波形に含まれるパルスは、正の出力（P)と負の出力（N）を繰り返して出力する。例えば、アナログ波形は、第１送信パルスをハイレベルで示す場合、正のハイレベルで出力する。
次に第２送信パルスをハイレベルで示す場合、負のハイレベルで出力する。以下同様に正の出力と負の出力を繰り返す。
【0073】
例えば、図１２（A)で示すように、アナログ波形に含まれるパルスの数Nが３個である場合、第１送信パルス、第３送信パルスを正のハイレベルで出力し、第２送信パルスを負のハイレベルで出力する。
【0074】
この場合、出力されたパルスは、絶縁素子２００によって図１２（B)で示すようなアナログ波形として出力される。
次に、当該波形は、コンパレータ３２０によって図１２（C)で示すような出力がされる。パルス検出回路３３０は、当該出力の立ち上がりエッジを検出することでパルスを検出する。
次に、当該波形は、コンパレータ３２０によって図１２（C)で示すような出力がされる。パルス検出回路３３０は、当該出力の立ち上がりエッジを検出することでパルスを検出する。
【0075】
例えば、図１２（D)で示すように、アナログ波形にアナログ波形に含まれるパルスの数Nが２個である場合、第１送信パルスを正のハイレベルで出力し、第２送信パルスを負のハイレベルで出力する。
【0076】
この場合、出力されたパルスは、絶縁素子２００によって図１２（E)で示すようなアナログ波形として出力される。
次に、当該波形は、コンパレータ３２０によって図１２（F)で示すような出力がされる。パルス検出回路３３０は、当該出力の立ち上がりエッジを検出することでパルスを検出する。
次に、当該波形は、コンパレータ３２０によって図１２（F)で示すような出力がされる。パルス検出回路３３０は、当該出力の立ち上がりエッジを検出することでパルスを検出する。
【0077】
パルスの数Nが３個、２個のいずれの場合であっても、パルス検出回路３３０は３つの立ち上がりエッジを検出できる。つまり、送信回路１００が出力するアナログ波形に含まれるパルス波形の数が少ない場合であっても、同じパルス波形の数の出力の立ち上がりエッジを検出することができる。
【0078】
送信回路１００が出力するアナログ波形に含まれるパルス波形の数は、多くなるほど消費する電力は増大する。つまり、送受信回路１０００の消費電力は、アナログ波形に含まれるパルス波形の数に比例する。
例えば、図１３では、横軸で送信電流を示し、縦軸で送受信回路１０００が消費する電流の概算について示している。図１３は、実線で、送信回路１００が出力するアナログ波形に含まれるパルス波形の数が３個の場合を示し、破線で送信回路１００が出力するアナログ波形に含まれるパルス波形の数が２個の場合を示している。
送受信回路１０００の消費電流は、送信回路１００が出力するアナログ波形に含まれるパルス波形の数が３個の場合と比較して２個の場合の方が少なくすることができる。
例えば、図１３では、横軸で送信電流を示し、縦軸で送受信回路１０００が消費する電流の概算について示している。図１３は、実線で、送信回路１００が出力するアナログ波形に含まれるパルス波形の数が３個の場合を示し、破線で送信回路１００が出力するアナログ波形に含まれるパルス波形の数が２個の場合を示している。
送受信回路１０００の消費電流は、送信回路１００が出力するアナログ波形に含まれるパルス波形の数が３個の場合と比較して２個の場合の方が少なくすることができる。
【0079】
図１４は、第１送信パルスを増加させた場合の信号振幅および消費電力を示す。
本実施形態では、送信回路１００が出力するアナログ波形に含まれるパルス波形は、いずれも同じ高さであるが、別々の高さであってもよい。
例えば、第１送信パルスが他の送信パルスよりも高出力、つまり信号振幅が大きくてもよい。
本実施形態では、送信回路１００が出力するアナログ波形に含まれるパルス波形は、いずれも同じ高さであるが、別々の高さであってもよい。
例えば、第１送信パルスが他の送信パルスよりも高出力、つまり信号振幅が大きくてもよい。
【0080】
第１送信パルスと他の送信パルスが同じ出力である場合、絶縁素子２００の伝送によって、第１受信パルスが最も信号振幅が小さくなる。
図１４（Ａ）に示すように、第１送信パルスである正のハイレベル出力の信号振幅が、第２送信パルスである負のハイレベル出力の信号振幅のα倍であることで、第１受信パルスの信号振幅が増加し、受信回路３００で信号の受信ができる。
図１４（Ａ）に示すように、第１送信パルスである正のハイレベル出力の信号振幅が、第２送信パルスである負のハイレベル出力の信号振幅のα倍であることで、第１受信パルスの信号振幅が増加し、受信回路３００で信号の受信ができる。
【0081】
図１４（Ｂ）では、横軸で、第１送信パルスの増加倍率を示し、縦軸で受信パルスのパルスピーク電圧を示す。図１４（Ｂ）は、実線で第１受信パルス、鎖線で第２受信パルス、一点鎖線で第３受信パルスを示している。
例えば、図１４（Ｂ）に示すように、第１送信パルスが１倍以上である場合、パルスピーク電圧の最も低い第１受信パルスよりも他の受信パルスが大きくなる。つまり、第１受信パルスの信号振幅よりも、他の受信パルスの信号振幅が大きい。
例えば、図１４（Ｂ）に示すように、第１送信パルスが１倍以上である場合、パルスピーク電圧の最も低い第１受信パルスよりも他の受信パルスが大きくなる。つまり、第１受信パルスの信号振幅よりも、他の受信パルスの信号振幅が大きい。
【0082】
いずれの場合であっても、第１送信パルスを第２送信パルスのα倍にしたことで、送信したN個のパルスを含むアナログ波形は、N+1個パルスを含むアナログ波形を出力することを妨げず、同時に実施をすることができる。
【0083】
以上、本実施形態によれば、送受信回路１０００は、送信回路１００が送信した２個のパルスを含むアナログ波形から、受信回路３００が受信するアナログ波形で３個のパルスを受信することができる。
これにより、受信回路３００は、送信回路１００が出力するアナログ波形に含まれるパルス波形の個数よりも多い個数のパルス波形に基づき、信号の判定をすることができる。
すなわち、送受信回路１０００は、少ない消費電力で信号の送信ができる。また、送受信回路は、雑音や外乱に対する耐性のある信号の送信ができる。
これにより、受信回路３００は、送信回路１００が出力するアナログ波形に含まれるパルス波形の個数よりも多い個数のパルス波形に基づき、信号の判定をすることができる。
すなわち、送受信回路１０００は、少ない消費電力で信号の送信ができる。また、送受信回路は、雑音や外乱に対する耐性のある信号の送信ができる。
【0084】
（変形例１）
図１５は、本変形例に係るパルス検出回路２３３０の全体構成を示す。
変形例１では、送受信回路２０００は、受信回路２３００を含む。受信回路２３００は、パルス検出回路２３３０と、を含む。
送受信回路２０００は、受信回路２３００およびパルス検出回路２３３０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
パルス検出回路２３３０は、波形パタン比較部２３３１と、波形メモリ２３３２、２３３３とを含む。
パルス検出回路２３３０は、コンパレータ３２０が出力した出力CMPOUT1、CMPOUT2を、フリップフロップなどを介さず、波形パタン比較部２３３１で受信する。
図１５は、本変形例に係るパルス検出回路２３３０の全体構成を示す。
変形例１では、送受信回路２０００は、受信回路２３００を含む。受信回路２３００は、パルス検出回路２３３０と、を含む。
送受信回路２０００は、受信回路２３００およびパルス検出回路２３３０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
パルス検出回路２３３０は、波形パタン比較部２３３１と、波形メモリ２３３２、２３３３とを含む。
パルス検出回路２３３０は、コンパレータ３２０が出力した出力CMPOUT1、CMPOUT2を、フリップフロップなどを介さず、波形パタン比較部２３３１で受信する。
【0085】
パルス検出回路２３３０は、記憶部に記憶したパルスパタンに基づき、入力した信号を判定する。
【0086】
波形パタン比較部２３３１は、入力された波形であるCMPOUT1、CMPOUT2の出力と波形メモリ２３３２、２３３３の波形とを比較し、一致度がしきい値以上の場合に対応した信号を出力する。
例えば、波形メモリ２３３２の波形と一致した場合には信号H、波形メモリ２３３３の波形と一致した場合には信号Lを受信したとして出力する。
波形パタン比較部２３３１は、一致度を判定するしきい値を適切に設定することで、雑音等に対する誤判定を防止するよう構成することができる。
例えば、波形メモリ２３３２の波形と一致した場合には信号H、波形メモリ２３３３の波形と一致した場合には信号Lを受信したとして出力する。
波形パタン比較部２３３１は、一致度を判定するしきい値を適切に設定することで、雑音等に対する誤判定を防止するよう構成することができる。
【0087】
波形メモリ２３３２、２３３３は、あらかじめ特定のパルスパタンに対応する波形を記憶する記憶素子である。
波形メモリ２３３２、２３３３は、記憶部と称してもよい。
本実施形態では、波形メモリ２３３２には、パルスパタン１を記憶する。同様に、波形メモリ２３３３には、パルスパタン２を記憶する。
波形メモリ２３３２、２３３３は、記憶部と称してもよい。
本実施形態では、波形メモリ２３３２には、パルスパタン１を記憶する。同様に、波形メモリ２３３３には、パルスパタン２を記憶する。
【0088】
本変形例によれば、波形パタン比較部２３３１は、DET_HおよびDET_Lを介さず、つまり、フリップフロップ以外の要素を利用した電子回路で送信された信号を判定することができる。
【0089】
（変形例２）
図１６は、送信パルス生成回路３１１０の構成を示す。図１７は、信号送付時のスイッチのON、OFFを示す。
変形例２では、送受信回路３０００は、送信回路３１００を含む。送信回路３１００は、送信パルス生成回路３１１０と、を含む。
送受信回路３０００は、送信回路３１００および送信パルス生成回路３１１０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
送信回路３１００は、送信パルス生成回路３１１０と、制御信号生成部１２０と、を含む。
送信パルス生成回路３１１０は、パルス波形を生成する。本実施形態では、送信パルス生成回路３１１０は、差動電圧パルスによりパルス波形を生成する。
図１６は、送信パルス生成回路３１１０の構成を示す。図１７は、信号送付時のスイッチのON、OFFを示す。
変形例２では、送受信回路３０００は、送信回路３１００を含む。送信回路３１００は、送信パルス生成回路３１１０と、を含む。
送受信回路３０００は、送信回路３１００および送信パルス生成回路３１１０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
送信回路３１００は、送信パルス生成回路３１１０と、制御信号生成部１２０と、を含む。
送信パルス生成回路３１１０は、パルス波形を生成する。本実施形態では、送信パルス生成回路３１１０は、差動電圧パルスによりパルス波形を生成する。
【0090】
送信パルス生成回路３１１０は、電圧V1が印加された端子３１１１＿１と、スイッチ３１１２＿１～３１１１＿４と、を含む。
本説明においては、スイッチは、４個ずつある場合について説明しているが、それ以外の数であってもよい。
本説明においては、スイッチは、４個ずつある場合について説明しているが、それ以外の数であってもよい。
【0091】
例えば、信号Hを送信する場合には、第１送信パルスにおいて、スイッチ３１１２＿１、３１１２＿４を同時にONにすることで、Voutに電圧V1が出力する。
次に、第２送信パルスにおいて、スイッチ３１１２＿２、３１１２＿３を同時にONにすることで、Voutに電圧-V1が出力する。
次に、第２送信パルスにおいて、スイッチ３１１２＿２、３１１２＿３を同時にONにすることで、Voutに電圧-V1が出力する。
【0092】
つまり、信号Hを送信する場合には、図１７に示すように、スイッチ３１１２＿１をON、OFFの状態となる順番で操作する。
以下同様に、スイッチ３１１２＿２をOFF、ONの状態となる順番で操作する。スイッチ３１１２＿３をOFF、ONの状態となる順番で操作する。スイッチ３１１２＿４をON、OFFの状態となる順番で操作する。
以下同様に、スイッチ３１１２＿２をOFF、ONの状態となる順番で操作する。スイッチ３１１２＿３をOFF、ONの状態となる順番で操作する。スイッチ３１１２＿４をON、OFFの状態となる順番で操作する。
【0093】
Voutに出力される電圧は、V1、-V1の順番で出力される。
【0094】
例えば、信号Lを送信する場合には、第１送信パルスにおいて、スイッチ３１１２＿２、３１１２＿３を同時にONにすることで、Voutに電圧-V1が出力する。
次に、第２送信パルスにおいて、スイッチ３１１２＿１、３１１２＿４を同時にONにすることで、Voutに電圧V1が出力する。
次に、第２送信パルスにおいて、スイッチ３１１２＿１、３１１２＿４を同時にONにすることで、Voutに電圧V1が出力する。
【0095】
つまり、信号Lを送信する場合には、図１７に示すように、スイッチ３１１２＿１をOFF、ONの状態となる順番で操作する。
以下同様に、スイッチ３１１２＿２をON、OFFの状態となる順番で操作する。スイッチ３１１２＿３をON、OFFの状態となる順番で操作する。スイッチ３１１２＿４をOFF、ONの状態となる順番で操作する。
以下同様に、スイッチ３１１２＿２をON、OFFの状態となる順番で操作する。スイッチ３１１２＿３をON、OFFの状態となる順番で操作する。スイッチ３１１２＿４をOFF、ONの状態となる順番で操作する。
【0096】
Voutに出力される電圧は、-V1、V1の順番で出力される。
【0097】
変形例１によれば、Voutに出力された電圧V1をハイレベル、電圧-V1をローレベルの出力とした場合、送信回路３１００が送信する送信パルスは、電流パルス以外のパルス、例えば、差動電圧パルスを用いることもできる。
【0098】
（変形例３）
図１８は、本変形例に係る送受信回路４０００の全体構成を示す。
図１９は、本変形例に係る送信パルス生成回路４１１０の回路構成を示す。
図２０は、トリガー信号およびデータ信号との組み合わせにより出力される送信信号を示す。
図２１は、信号送付時のスイッチのON、OFFを示す。
変形例３では、送受信回路４０００は、送信回路４１００を含む。送信回路４１００は、送信パルス生成回路４１１０と、を含む。
送受信回路４０００は、送信回路４１００および送信パルス生成回路４１１０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
送信パルス生成回路４１１０は、パルス波形を生成する。本実施形態では、送信パルス生成回路４１１０は、疑似差動電流パルスによりパルス波形を生成する。
図１８は、本変形例に係る送受信回路４０００の全体構成を示す。
図１９は、本変形例に係る送信パルス生成回路４１１０の回路構成を示す。
図２０は、トリガー信号およびデータ信号との組み合わせにより出力される送信信号を示す。
図２１は、信号送付時のスイッチのON、OFFを示す。
変形例３では、送受信回路４０００は、送信回路４１００を含む。送信回路４１００は、送信パルス生成回路４１１０と、を含む。
送受信回路４０００は、送信回路４１００および送信パルス生成回路４１１０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
送信パルス生成回路４１１０は、パルス波形を生成する。本実施形態では、送信パルス生成回路４１１０は、疑似差動電流パルスによりパルス波形を生成する。
【0099】
送信パルス生成回路４１１０は、例えば、中点に接地点を接続した絶縁素子４２００と接続することで、疑似差動構成のために出力されるIoutpとIoutnが等しくならない場合についても対応できる。
本実施例では絶縁素子４２００はトランスで構成されるが、接地点に接続するのならば、トランス以外の素子、例えば、キャパシタ、コンデンサであってもよい。
本実施例では絶縁素子４２００はトランスで構成されるが、接地点に接続するのならば、トランス以外の素子、例えば、キャパシタ、コンデンサであってもよい。
【0100】
例えば、図２０に示すように、トリガー信号の立ち上がりエッジを検知し、かつデータ信号がハイレベルを示すタイミングでは、送信パルス生成回路４１１０は、信号Hを送信する。
例えば、トリガー信号の立ち上がりエッジを検知し、かつデータ信号がローレベルを示すタイミングでは、送信パルス生成回路４１１０は、信号Lを送信する。
例えば、トリガー信号の立ち上がりエッジを検知し、かつデータ信号がローレベルを示すタイミングでは、送信パルス生成回路４１１０は、信号Lを送信する。
【0101】
送信パルス生成回路４１１０は、電流源４１１１＿１、４１１１＿２と、スイッチ４１１２＿１、４１１２＿２と、を含む。
本説明においては、電流源とスイッチは、それぞれ２個ずつある場合について説明しているが、それ以外の数であってもよい。
本説明においては、電流源とスイッチは、それぞれ２個ずつある場合について説明しているが、それ以外の数であってもよい。
【0102】
例えば、信号Hを送信する場合には、第１送信パルスにおいて、スイッチ４１１２＿１を
ONにすることで、Ioutnに電流I1を出力する。
次に、第２送信パルスにおいて、スイッチ４１１２＿２をONにすることで、電流I1をIoutpに出力する。
ONにすることで、Ioutnに電流I1を出力する。
次に、第２送信パルスにおいて、スイッチ４１１２＿２をONにすることで、電流I1をIoutpに出力する。
【0103】
つまり、信号Hを送信する場合には、図２１に示すように、スイッチ４１１２＿１をON、OFFの状態となる順番で操作する。
以下同様に、スイッチ４１１２＿２をOFF、ONの状態となる順番で操作する。
以下同様に、スイッチ４１１２＿２をOFF、ONの状態となる順番で操作する。
【0104】
Ioutpに流れる電流は、出力なし、I1の順番で出力される。Ioutnに流れる電流は、I1、出力なしの順番で出力される。
【0105】
例えば、信号Lを送信する場合には、第１送信パルスにおいて、スイッチ４１１２＿１を同時にONにすることで、Ioutnに電流-I1を出力する。
次に、第２送信パルスにおいて、スイッチ４１１２＿２をONにすることで、電流I1をIoutpに出力する。
次に、第２送信パルスにおいて、スイッチ４１１２＿２をONにすることで、電流I1をIoutpに出力する。
【0106】
つまり、信号Lを送信する場合には、図２１に示すように、スイッチ４１１２＿１をOFF、ONの状態となる順番で操作する。
以下同様に、スイッチ４１１２＿２をON、OFFの状態となる順番で操作する。
以下同様に、スイッチ４１１２＿２をON、OFFの状態となる順番で操作する。
【0107】
Ioutpに流れる電流は、I1、出力なしの順番で出力される。Ioutnに流れる電流は、出力なし、I1の順番で出力される。
【0108】
変形例３によれば、送信回路が送信する送信パルスは、疑似差動電流に基づく電流パルスを用いることもできる。
【0109】
（変形例４）
図２２は、本変形例に係る送受信回路５０００の全体構成を示す。図２３は、本変形例に係る受信回路５３００の構成を示す。
変形例４では、送受信回路５０００は、送信回路５１００と、絶縁素子５２００と、受信回路５３００と、を含む。
送信回路５１００は、送信パルス生成回路１１０と、制御信号生成部５１２０とを含む。受信回路５３００は、コンパレータ５３２０と、パルス検出回路３３０と、制御部５３４０と、を含む。
送受信回路５０００は、送信回路５１００に含まれる制御信号生成部５１２０、絶縁素子５２００、受信回路５３００に含まれるコンパレータ５３２０および制御部５３４０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
送受信回路５０００は、外部から受信した信号に基づき、カットオフ周波数とパルス幅の関係を適切に調整する。
図２２は、本変形例に係る送受信回路５０００の全体構成を示す。図２３は、本変形例に係る受信回路５３００の構成を示す。
変形例４では、送受信回路５０００は、送信回路５１００と、絶縁素子５２００と、受信回路５３００と、を含む。
送信回路５１００は、送信パルス生成回路１１０と、制御信号生成部５１２０とを含む。受信回路５３００は、コンパレータ５３２０と、パルス検出回路３３０と、制御部５３４０と、を含む。
送受信回路５０００は、送信回路５１００に含まれる制御信号生成部５１２０、絶縁素子５２００、受信回路５３００に含まれるコンパレータ５３２０および制御部５３４０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
送受信回路５０００は、外部から受信した信号に基づき、カットオフ周波数とパルス幅の関係を適切に調整する。
【0110】
送受信回路５０００において、パルス幅、つまりパルスの周期は、信号の伝送レートに影響を与える。パルス幅が小さければ小さいほど、つまり、パルスの周期が短いほど高速な信号の伝送が可能である。
受信回路５３００は、パルス幅の小さいパルスを検出するために、コンパレータ５３２０の動作を高速にする必要がある。
受信回路５３００は、コンパレータ５３２０の動作が高速になるほど消費電力が増加する。
受信回路５３００は、パルス幅の小さいパルスを検出するために、コンパレータ５３２０の動作を高速にする必要がある。
受信回路５３００は、コンパレータ５３２０の動作が高速になるほど消費電力が増加する。
【0111】
送受信回路５０００は、信号の伝送に必要な最も高い伝送レートに基づきコンパレータ５３２０の動作速度を固定して設定した場合、動作速度に基づいた電力を消費する。
送受信回路５０００は、最も高い伝送レートで信号を送信した後であっても、コンパレータ５３２０が高速のまま、高い消費電力で動作する必要がある。
送受信回路５０００は、最も高い伝送レートで信号を送信した後であっても、コンパレータ５３２０が高速のまま、高い消費電力で動作する必要がある。
【0112】
送受信回路５０００は、必要な伝送レートに応じてコンパレータ５３２０の速度を調整することで、消費電力を軽減することができる。
【0113】
制御信号生成部５１２０は、パルス幅調整信号に基づき、送信パルスのパルス幅を制御する。
送信パルスのパルス幅を調整することで、後述する受信回路５３００は、送信回路５１００が送信する信号を受信することができる。
送信パルスのパルス幅を調整することで、後述する受信回路５３００は、送信回路５１００が送信する信号を受信することができる。
【0114】
絶縁素子５２００は、カットオフ周波数調整信号（第２調整信号）に基づき、絶縁素子５２００のカットオフ周波数を変更する。
カットオフ周波数を調整することで、送信回路５１００が送信したN個のパルスを含むアナログ波形は、N+1個パルスを含むアナログ波形を出力する。
カットオフ周波数を調整することで、送信回路５１００が送信したN個のパルスを含むアナログ波形は、N+1個パルスを含むアナログ波形を出力する。
【0115】
受信回路５３００は、コンパレータ動作速度調整信号（第１調整信号）に基づいて調整された動作速度のコンパレータ５３２０で信号を受信する。
制御部５３４０は、受信したコンパレータ動作速度調整信号（第１調整信号）に基づいて、コンパレータ５３２０の動作速度を調整する。
制御部５３４０は、受信したコンパレータ動作速度調整信号（第１調整信号）に基づいて、コンパレータ５３２０の動作速度を調整する。
【0116】
本変形例では、コンパレータ５３２０は、コンパレータ３２０＿１と、コンパレータ３２０＿２とを含み、非反転入力と反転入力が逆に接続されている。
コンパレータ５３２０＿１、５３２０＿２は、制御部５３４０で調整された動作速度で動作する。
制御部５３４０は、一度調整したコンパレータ５３２０の動作速度を再度調整することができる。例えば、コンパレータ動作速度調整信号が変更された場合、当該信号に基づき、コンパレータ５３２０の動作速度を変更することができる。
コンパレータ５３２０＿１、５３２０＿２は、制御部５３４０で調整された動作速度で動作する。
制御部５３４０は、一度調整したコンパレータ５３２０の動作速度を再度調整することができる。例えば、コンパレータ動作速度調整信号が変更された場合、当該信号に基づき、コンパレータ５３２０の動作速度を変更することができる。
【0117】
本変形例では、コンパレータ動作速度調整信号を受信する制御部５３４０と、コンパレータ５３２０とは、別体で構成されているが、一体であってもよい。例えば、コンパレータ５３２０は、直接コンパレータ動作速度調整信号を受信し、当該信号に基づき動作信号を調整してもよい。
【0118】
パルス幅調整信号、カットオフ周波数調整信号、コンパレータ動作速度調整信号は、本変形例では、外部から与えているが、製造時や出荷時などに固定の値を設定するよう構成してもよい。
【0119】
変形例４によれば、必要な伝送レートに合わせて、パルス幅、カットオフ周波数、コンパレータ動作速度を調整することで、どのような入力信号であっても、消費電力を少なくすることができる。
【0120】
（変形例５）
図２４は、本変形例に係る送受信回路６０００の全体構成を示す。
変形例５では、送受信回路６０００は、送信回路６１００と、絶縁素子２００と、受信回路３００と、AD変換回路４００と、を含む。
送信回路６１００は、送信パルス生成回路１１０と、制御信号生成部６１２０とを含む。
送受信回路６０００は、送信回路６１００に含まれる制御信号生成部６１２０およびAD変換回路４００以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
図２４は、本変形例に係る送受信回路６０００の全体構成を示す。
変形例５では、送受信回路６０００は、送信回路６１００と、絶縁素子２００と、受信回路３００と、AD変換回路４００と、を含む。
送信回路６１００は、送信パルス生成回路１１０と、制御信号生成部６１２０とを含む。
送受信回路６０００は、送信回路６１００に含まれる制御信号生成部６１２０およびAD変換回路４００以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
【0121】
送受信回路６０００は、入力信号がアナログ入力信号である送受信回路である。送受信回路６０００はアナログ信号を絶縁伝送するアイソレーションアンプとして動作する。
【0122】
AD変換回路４００は、アナログ入力信号をデジタル入力信号に変換する変換回路である。AD変換回路４００は、AD変換部と称してもよい。 AD変換回路４００は、アナログ－デジタル変換回路とも呼ばれ、フラッシュADC、パイプラインADC、ΔΣ変調器などを利用できる。
【0123】
AD変換回路４００と、制御信号生成部６１２０には、CLK信号（クロック信号）が入力される。
AD変換回路４００は、アナログ入力信号を、CLK信号のタイミングに基づき、デジタル信号を変換し、データ信号として出力する。
AD変換回路４００は、アナログ入力信号を、CLK信号のタイミングに基づき、デジタル信号を変換し、データ信号として出力する。
【0124】
制御信号生成部６１２０は、CLK信号に基づき、AD変換回路４００の出力が変化しないタイミングでデータ信号を取り込み、送信パルス生成回路１１０への制御信号を生成する。
例えば、CLK信号の立ち上がりエッジでAD変換回路４００の出力信号が変化して、立下りエッジで制御信号生成部６１２０がデータ信号を取り込み、制御信号を生成する。
例えば、CLK信号の立ち上がりエッジでAD変換回路４００の出力信号が変化して、立下りエッジで制御信号生成部６１２０がデータ信号を取り込み、制御信号を生成する。
【0125】
変形例５によれば、アナログ信号を入力信号としてデジタル信号に変換し、受信回路３００に伝送することができる。
【0126】
（変形例６）
図２５は、本変形例に係る送受信回路７０００の全体構成を示す。
図２６、データ信号との組み合わせにより出力される送信信号を示す。
変形例６では、送受信回路７０００は、送信回路７１００と、絶縁素子２００と、受信回路３００と、を含む。
送信回路７１００は、送信パルス生成回路１１０と、制御信号生成部７１２０とを含む。
送受信回路７０００は、送信回路７１００に含まれる制御信号生成部７１２０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
図２５は、本変形例に係る送受信回路７０００の全体構成を示す。
図２６、データ信号との組み合わせにより出力される送信信号を示す。
変形例６では、送受信回路７０００は、送信回路７１００と、絶縁素子２００と、受信回路３００と、を含む。
送信回路７１００は、送信パルス生成回路１１０と、制御信号生成部７１２０とを含む。
送受信回路７０００は、送信回路７１００に含まれる制御信号生成部７１２０以外の構成は、送受信回路１０００から変更がないため、当該部分については、割愛する。
【0127】
送信回路７１００は、データ信号の遷移に応じて信号を送信する。
制御信号生成部７１２０は、送信パルス生成回路１１０に含まれるスイッチの動きを制御する制御信号を生成する。
制御信号生成部７１２０は、データ信号から送信パルス生成回路１１０のスイッチの動作を制御する。
制御信号生成部７１２０は、送信パルス生成回路１１０に含まれるスイッチの動きを制御する制御信号を生成する。
制御信号生成部７１２０は、データ信号から送信パルス生成回路１１０のスイッチの動作を制御する。
【0128】
データ信号は、送信パルスが出力する信号の種類を示す信号である。データ信号は、ハイレベルもしくはローレベルの判別できる信号である。
制御信号生成部７１２０は、データ信号のハイレベル、ローレベルの変化に応じた送信パルスを出力するように、送信パルス生成回路１１０に含まれるスイッチを制御する。
本変形例では、データ信号の立ち上がりエッジを検知すれば、制御信号生成部７１２０は、信号Hを送信する。データ信号の立ち上がりエッジを検知すれば、制御信号生成部７１２０は、信号Lを送信する。
データ信号は、データ信号の遷移によりアナログ波形（第１波形）を出力する入力信号としてもよい。
ここで、データ信号の遷移は、データ信号の状態の変化を示す。データ信号の遷移は、例えば、データ信号の立ち上がりエッジ、立ち下がりエッジである。
制御信号生成部７１２０は、データ信号のハイレベル、ローレベルの変化に応じた送信パルスを出力するように、送信パルス生成回路１１０に含まれるスイッチを制御する。
本変形例では、データ信号の立ち上がりエッジを検知すれば、制御信号生成部７１２０は、信号Hを送信する。データ信号の立ち上がりエッジを検知すれば、制御信号生成部７１２０は、信号Lを送信する。
データ信号は、データ信号の遷移によりアナログ波形（第１波形）を出力する入力信号としてもよい。
ここで、データ信号の遷移は、データ信号の状態の変化を示す。データ信号の遷移は、例えば、データ信号の立ち上がりエッジ、立ち下がりエッジである。
【0129】
変形例６によれば、制御信号生成部７１２０は、データ信号で信号の送受信を制御することができる。
【0130】
（変形例７）
図２７は、本変形例に係る送受信回路８０００の全体構成を示す。
変形例７では、送受信回路８０００は、送信回路８１００と、絶縁素子４２００と、受信回路３００と、を含む。
送信回路８１００は、送信パルス生成回路４１１０と、制御信号生成部７１２０とを含む。
送受信回路８０００は、送信回路８１００に含まれる制御信号生成部８１２０以外の構成は、送受信回路４０００から変更がないため、当該部分については、割愛する。
図２７は、本変形例に係る送受信回路８０００の全体構成を示す。
変形例７では、送受信回路８０００は、送信回路８１００と、絶縁素子４２００と、受信回路３００と、を含む。
送信回路８１００は、送信パルス生成回路４１１０と、制御信号生成部７１２０とを含む。
送受信回路８０００は、送信回路８１００に含まれる制御信号生成部８１２０以外の構成は、送受信回路４０００から変更がないため、当該部分については、割愛する。
【0131】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【0132】
１０００、２０００、３０００、４０００、５０００、６０００、７０００、８０００ 送受信回路
１００、２１００、３１００、４１００、５１００、６１００、７１００、８１００ 送信回路
１１０、２１１０、３１１０、４１１０ 送信パルス生成回路
１２０、５１２０、６１２０、７１２０、８１２０ 制御信号生成部
１１１、４１１１ 電流源
１１２、３１１２、４１１２ スイッチ
２００、３２００、４２００、５２００ 絶縁素子
２１０ ハイパスフィルタ
３１０ ローパスフィルタ
３１１１ 端子
３００、５３００ 受信回路
３２０、５３２０ コンパレータ
３３０ パルス検出回路
３３１、３３２ フリップフロップ
３３３ ＡＮＤゲート
３３４ ＮＯＲゲート
３３５ 信号判定回路
４００ AD変換回路
２３３０ パルス検出回路
２３３１ 波形パタン比較部
２３３２、２３３３ 波形メモリ
５３４０ 制御部
１００、２１００、３１００、４１００、５１００、６１００、７１００、８１００ 送信回路
１１０、２１１０、３１１０、４１１０ 送信パルス生成回路
１２０、５１２０、６１２０、７１２０、８１２０ 制御信号生成部
１１１、４１１１ 電流源
１１２、３１１２、４１１２ スイッチ
２００、３２００、４２００、５２００ 絶縁素子
２１０ ハイパスフィルタ
３１０ ローパスフィルタ
３１１１ 端子
３００、５３００ 受信回路
３２０、５３２０ コンパレータ
３３０ パルス検出回路
３３１、３３２ フリップフロップ
３３３ ＡＮＤゲート
３３４ ＮＯＲゲート
３３５ 信号判定回路
４００ AD変換回路
２３３０ パルス検出回路
２３３１ 波形パタン比較部
２３３２、２３３３ 波形メモリ
５３４０ 制御部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】