特開 2023-136033 半導体装置の制御方法、および半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023136033

(43)【公開日】2023-09-29

(54)【発明の名称】半導体装置の制御方法、および半導体装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20230922BHJP

   H03K 17/16 20060101ALI20230922BHJP

   H03K 17/687 20060101ALI20230922BHJP

   H02M 1/00 20070101ALI20230922BHJP

【ＦＩ】

H02M1/08 A

H03K17/16 H

H03K17/687 A

H02M1/00 F

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022041434

(22)【出願日】2022-03-16

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110004026

【氏名又は名称】弁理士法人ｉＸ

(72)【発明者】

【氏名】安住 壮紀

(72)【発明者】

【氏名】長谷川 光平

(72)【発明者】

【氏名】田中 二大

(72)【発明者】

【氏名】川井 秀介

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB10

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740MM01

5H740PP02

5J055AX25

5J055AX56

5J055BX16

5J055CX13

5J055DX13

5J055DX22

5J055EY02

5J055EY21

5J055EY29

5J055GX01

5J055GX05

5J055GX07

(57)【要約】

【課題】スイッチング損失と、ノイズの低減とのトレードオフをさらに改善すること。
【解決手段】ドリフト層にＮ層とＰ層とが縦溝構造に並んで配置され、ドレイン‐ソース間に電圧が印加されると前記Ｎ層および前記Ｐ層間で空乏層が横方向に広がった後、前記縦溝構造の溝の深さの空乏層が形成される半導体装置の制御方法は、ターンオフ時、前記半導体装置のドレイン‐ソース間の電圧値を検出し、前記検出される電圧値が大きく変化する前から第１期間、ゲートにディスチャージするゲートディスチャージ電流の電流値を小さくする。
【選択図】図８

【特許請求の範囲】

【請求項1】

ドリフト層にＮ層とＰ層とが縦溝構造に並んで配置され、ドレイン‐ソース間に電圧が印加されると前記Ｎ層および前記Ｐ層間で空乏層が横方向に広がった後、前記縦溝構造の溝の深さの空乏層が形成される半導体装置の制御方法であって、
ターンオフ時、前記半導体装置のドレイン‐ソース間の電圧値を検出し、
前記検出される電圧値が大きく変化する前から第１期間、ゲートにディスチャージするゲートディスチャージ電流の電流値を小さくする、
半導体装置の制御方法。

【請求項2】

前記ゲートのゲート抵抗値を増加させ、前記ゲートディスチャージ電流の電流値を小さくする、
請求項１に記載の半導体装置の制御方法。

【請求項3】

前記第１期間は、前記溝の深さの空乏層が形成される第２期間を含む、
請求項１または２に記載の半導体装置の制御方法。

【請求項4】

さらに、前記電圧値を検出する前に、
前記第１期間の開始時に検出された第１電圧値を記憶し、
前記ゲートディスチャージ電流の電流値は、前記第１電圧値が検出されたときから小さくする、
請求項１～３のいずれか１つに記載の半導体装置の制御方法。

【請求項5】

さらに、前記電圧値を検出する前に、
前記第１期間の終了時に検出された第２電圧値を記憶し、
前記第２電圧値を検出した場合、前記第１期間を終了する、
請求項１から４のいずれか１つに記載の半導体装置の制御方法。

【請求項6】

１回目の前記ターンオフ時、前記電圧値を検出した検出結果に基づいて、前記第１期間の開始時に検出された第１電圧値を取得し、
２回目以降の前記ターンオフ時、前記第１電圧値を検出したときから前記第１期間、前記ゲートチャージ電流の電流値を小さくする、
請求項１に記載の半導体装置の制御方法。

【請求項7】

前記ターンオフ時に加え、さらに、ターンオン時に、前記検出される前記電圧値が大きく変化する前から第３期間、前記ゲートにチャージする前記ゲートチャージ電流の電流値を小さくする、
請求項１から６のいずれか１つに記載の半導体装置の制御方法。

【請求項8】

ドリフト層と、
前記ドリフト層に縦溝構造に並んで配置されるＰ層およびＮ層であって、ターンオフ時、ドレイン‐ソース間に電圧が印加されると前記Ｎ層および前記Ｐ層間で空乏層が横方向に広がった後、前記縦溝構造の溝の深さの空乏層が形成されるＰ層およびＮ層と、
ターンオフ時、ドレイン‐ソース間の電圧値を検出し、前記検出される電圧値が大きく変化する前から第１期間、ゲートにディスチャージするゲートディスチャージ電流の電流値を小さくする制御部と、
を備える半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置の制御方法、および半導体装置に関する。

【背景技術】

【0002】

パワーモジュールのスイッチング動作時に発生するスイッチング損失と、ノイズの低減と、のトレードオフを改善する方法として、スルーレート技術が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１６７７４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施形態は、スイッチング損失と、ノイズの低減と、のトレードオフをさらに改善することができる半導体装置の制御方法、および半導体装置を提供する。

【課題を解決するための手段】

【0005】

実施形態によれば、ドリフト層にＮ層とＰ層とが縦溝構造に並んで配置され、ドレイン‐ソース間に電圧が印加されると前記Ｎ層および前記Ｐ層間で空乏層が横方向に広がった後、前記縦溝構造の溝の深さの空乏層が形成される半導体装置の制御方法は、ターンオフ時、前記半導体装置のドレイン‐ソース間の電圧値を検出し、前記検出される電圧値が大きく変化する前から第１期間、ゲートにディスチャージするゲートディスチャージ電流の電流値を小さくする。

【図面の簡単な説明】

【0006】

【図1】第１実施形態に係る半導体装置の構成の一例を示す図。

【図2】第１実施形態に係る半導体の構造の一例を示す断面の模式図。

【図3】第１実施形態に係る空乏層の状態の一例を示す模式図。

【図4】第１実施形態に係る空乏層の状態の一例を示す模式図。

【図5】電圧値、電流値、およびコンデンサの容量の変化の一例を示す図。

【図6】第１実施形態に係る測定装置の一例を示す図。

【図7】第１実施形態に係る第１期間を記憶する処理の一例を示すフローチャート。

【図8】第１実施形態に係るスイッチング動作を遅くする処理の一例を示すフローチャート。

【図9】第１実施形態に係るターンオフ時のシミュレーション結果の一例を示す図。

【図10】第１実施形態に係るターンオン時のシミュレーション結果の一例を示す図。

【図11】第２実施形態に係るスイッチング動作を遅くする処理の一例を示すフローチャート。

【発明を実施するための形態】

【0007】

以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0008】

（第１実施形態）
図１は、半導体装置１の構成の一例を示す図である。
半導体装置１は、半導体１０、ドライバ１１、ダイオード１２、インダクタ１３、電源１４、およびゲート抵抗Ｒを含む。

【0009】

半導体１０は、本実施形態においては、ＳＪ－ＭＯＳＦＥＴ（Super Junction - metal-oxide-semiconductor field-effect transistor）である。図１に示すように、半導体１０のドレインＤと、電源１４のプラス側と、は、ダイオード１２、およびインダクタ１３を挟んで接続される。ダイオード１２，およびインダクタ１３は、並列に接続される。半導体１０のソースＳは、電源１４のマイナス側と、ドライバ１１と、の間に接続される。半導体１０のゲートＧは、ゲート抵抗Ｒを介してドライバ１１と接続される。

【0010】

半導体１０は、スイッチング部ＳＷを含む。スイッチング部ＳＷの周辺、具体的には、ドレイン‐ソース間、ドレイン‐ゲート間、およびゲート‐ソース間には、それぞれ寄生コンデンサが形成される。以下、ドレイン‐ソース間に形成される寄生コンデンサをコンデンサＣｄｓ、ドレイン‐ゲート間に形成される寄生コンデンサをコンデンサＣｄｇ、およびゲート‐ソース間に形成される寄生コンデンサをコンデンサＣｇｓとする。また、ドレイン‐ソース間の電圧を電圧Ｖｄｓ、ゲート‐ソース間の電圧を電圧Ｖｇｓとする。さらに、コンデンサＣｄｓを流れる電流を電流Ｉｃｄｓとする。

【0011】

ドライバ１１は、半導体１０のゲート‐ソース間に所定間隔で電圧を印加することによりゲート抵抗Ｒを介してゲートＧに電流を流し、半導体１０にスイッチング動作をさせる。本実施形態では、ドライバ１１は、ゲート抵抗Ｒの抵抗値を変化させることが可能になっている。例えば、ゲート抵抗Ｒを並列に接続される複数の抵抗を含み、その複数の抵抗それぞれを、スイッチを介して接続／非接続可能に構成する。そして、ドライバ１１が、各スイッチのＯＮ／ＯＦＦを制御することにより、ゲート抵抗Ｒの抵抗値の大きさを変化させる。スイッチの接続数を多くすれば、ゲート抵抗Ｒの抵抗値が小さくなり、スイッチの接続数を少なくすれば、ゲート抵抗Ｒの抵抗値が大きくなる。これにより、ドライバ１１は、ゲートＧに流れるゲートチャージ電流の大きさを変化させることが可能になる。なお、本実施形態においては、ゲート抵抗Ｒの抵抗値を複数の抵抗を並列に接続する構成により変化させる場合を一例として挙げて説明するが、ゲート抵抗Ｒの抵抗値を変化させる構成は、これに限るものではない。

【0012】

図２は、半導体１０の構造の一例を示す断面の模式図である。また、図３，図４は、半導体１０の空乏層の状態の一例を示す模式図である。

【0013】

図２に示すように、半導体１０は、ドリフト層１１０を有し、このドリフト層１１０にＮ層１２０と、Ｐ層１３０と、が縦溝構造に並んで配置されている。Ｐ層１３０には、ゲートＧが接続されている。図示の上端側がソースＳであり、下端側がドレインＤになっている。

【0014】

この半導体１０において、ドレイン‐ソース間に電圧が印加されると、図３に示すように、Ｎ層１２０、Ｐ層１３０間で空乏層１４０が図示の矢印の方向（横方向）に広がる。このようにＮ層１２０、Ｐ層１３０間で横方向に空乏層１４０が広がっていくと、やがて、図４に示すように、Ｐ層１３０の深さ（縦溝構造の深さ）の空乏層１４０が形成される。この空乏層１４０が形成される過程において、コンデンサＣｄｓの容量が急峻に変化する。

【0015】

次に、空乏層１４０が形成される場合の影響について説明する。
図５は、電圧値、電流値、およびコンデンサの容量の変化の一例を示す図である。より詳細には、図５（ａ）は、電圧Ｖｇｓ、および電圧Ｖｄｓの電圧値の変化の一例を示し、図５（ｂ）は、電流Ｉｃｄｓの電流値の時間的な変化を示し、図５（ｃ）はコンデンサＣｇｄ、およびコンデンサＣｄｓの容量の時間的な変化を示している。第２期間である期間ｔは、既述の空乏層１４０が形成される期間を示している。
以下では、ターンオフ時から期間ｔの近傍付近について詳細に説明する。

【0016】

ゲートＧのディスチャージが開始された後、時間が経過するにしたがって、図５（ａ）に示すように、電圧Ｖｄｓが少しずつ上昇していく。そして、期間ｔにおいて、既述の空乏層１４０の形成に応じて、電圧Ｖｄｓの電圧値が急峻な上昇を開始する。期間ｔの経過後、電圧Ｖｄｓは、一定の割合で上昇していく。また、電圧Ｖｇｓの電圧値は、所定の電圧値から少しずつ下降していく。そして、期間ｔにおいて、電圧Ｖｇｓの電圧値が急峻に下降する。期間ｔの経過後、電圧Ｖｇｓは、一定の割合で下降していく。

【0017】

図５（ｂ）に示すように、ドレイン‐ソース間を流れる電流である電流Ｉｃｄｓの電流値は、所定値から緩やかに上昇していくが、期間ｔにおいて、急峻に下降し、その後、一定の割合で下降していく。

【0018】

また、図５（ｃ）に示すように、時間が経過するにしたがって、コンデンサＣｄｓ，Ｃｇｄの容量がともに少しずつ小さくなっていく。そして、期間ｔにおいては、コンデンサＣｄｓ，Ｃｇｄの容量がともに急峻に低下する。そして、期間ｔが過ぎると、コンデンサＣｇｄの容量は一定になる。また、コンデンサＣｄｓの容量は一定の割合で低下していく。

【0019】

このように半導体装置１においては、既述の空乏層１４０が形成されるタイミングで電圧Ｖｄｓ、電圧Ｖｇｓの電圧値の急峻な変化、コンデンサＣｄｓ、コンデンサＣｇｓの容量の急峻な変化、および電流Ｉｃｄｓの電流値の急峻な変化が生じる。

【0020】

以上のように期間ｔにおける急峻な電圧値、容量、電流値の変化によって、半導体装置１内でノイズが発生する。これを防止するために、本実施形態の半導体装置１は、第１期間である期間Ｔにおいて、ゲートディスチャージ電流を小さくすることにより、スイッチング部ＳＷのスイッチング動作を遅くする処理を実行する。本実施形態において、期間Ｔは、一定期間であり、期間ｔを含む。より詳細には、期間Ｔは、期間ｔの開始より少し前に開始され、期間ｔの終了より少し後に終了されることとする。

【0021】

次に、ターンオフ時に、期間ｔを含む期間Ｔにおいて、スイッチング部ＳＷのスイッチング動作を遅くする処理について説明する。

【0022】

まず、スイッチング動作を遅くする処理を行うための期間Ｔをドライバ１１に記憶する処理について説明する。ここで、期間Ｔは、本実施形態においては、ターンオフ時に、ドレイン‐ソース間の電圧Ｖｄｓが第１電圧値になったときから第２電圧値になった期間である。
図７は、この第１期間を記憶する処理の一例を示すフローチャートである。この処理のうち電圧Ｖｄｓを測定する処理は、例えば、図６に示すように、半導体装置１の所定の測定装置１００を用いて実行される。測定装置１００は、半導体装置１のドレイン‐ソース間の電圧Ｖｄｓを測定することが可能な装置であればよい。

【0023】

図７に示すように、まず、測定装置１００は、ターンオフ時の電圧Ｖｄｓを測定する（ＳＴ１０１）。この測定は、例えば、半導体装置１の出荷前に、半導体装置１を実際に動作させ、測定装置１００により電圧Ｖｄｓを実測することにより行われる。

【0024】

次に、測定装置１００は、第１電圧値、および第２電圧値を取得する（ＳＴ１０２）。測定装置１００により測定した電圧Ｖｄｓの実測値から電圧値が急峻に変化している期間ｔを取得し、その期間ｔを含むように、期間Ｔが設定される。期間Ｔの開始時のドレイン‐ソース間の電圧Ｖｄｓの電圧値を第１電圧値とする。期間Ｔの終了は、設定された期間Ｔの終了時の電圧Ｖｄｓの電圧値である。この期間Ｔの終了時の電圧値を第２電圧値（＞第１電圧値）とする。

【0025】

次に、測定装置１００により測定された第１電圧値、および第２電圧値が半導体装置１のドライバ１１の所定のメモリに、例えば、ドライバ１１の製造時に記憶される（ＳＴ１０３）。これにより、ドライバ１１は、スイッチング部ＳＷのスイッチング動作を遅くする期間Ｔを取得できる。なお、予め半導体装置１の期間Ｔが取得されている場合は、既述のステップＳＴ１０１，ＳＴ１０２の処理は行わず、所定の装置により、半導体装置１のドライバ１１に第１電圧値、および第２電圧値を記憶すればよい。

【0026】

なお、期間Ｔは、電圧Ｖｄｓの電圧値でなく、時間により設定してもよい。すなわち、期間Ｔが設定された場合に、ターンオフ時から期間Ｔの開始までの第１時刻、期間Ｔが終了する第２時刻を設定し、この第１時刻を検出したタイミングから第２時刻を検出するタイミングまでの時間を期間Ｔとして、スイッチング部ＳＷのスイッチング動作を遅くするようにしてもよい。

【0027】

図８は、ターンオフ時において、既述の期間Ｔにおいて、半導体装置１のスイッチング動作を遅くする処理の一例を示すフローチャートである。

【0028】

図８に示すように、ドライバ１１は、電圧値Ｖｄｓを検出する（ＳＴ２０１）。
次に、ドライバ１１は、検出する電圧値Ｖｄｓが第１電圧値か否かを判定する（ＳＴ２０２）。第１電圧値でないと判定された場合（ＳＴ２０２：ＮＯ）、処理は、ステップＳＴ２０１へ戻る。つまり、電圧値Ｖｄｓを検出する処理が継続される。

【0029】

また、検出する電圧値Ｖｄｓの電圧値が第１電圧値であると判定した場合（ＳＴ２０２：ＹＥＳ）、ドライバ１１は、ゲートディスチャージ電流を小さくする（ＳＴ２０３）。本実施形態においては、ドライバ１１は、例えば、既述の複数のスイッチを動作させ、接続するスイッチの数を減らしてゲート抵抗Ｒの抵抗を大きくする。これにより、ゲートＧに流れ込むゲートディスチャージ電流の電流値が小さくなり、スイッチング部ＳＷのスイッチング動作が遅くなる。

【0030】

次に、ドライバ１１は、検出する電圧Ｖｄｓの電圧値が第２電圧値か否かを判定する（ＳＴ２０４）。第２電圧値でないと判定された場合（ＳＴ２０４：ＮＯ）、処理は、ステップＳＴ２０４に戻る。これにより、第２電圧値が検出されるまで、言い換えれば、期間Ｔが終了するまで、ゲートディスチャージ電流が小さくなっている状態が継続される。つまり、スイッチング部ＳＷのスイッチング動作が遅くなる状態が継続される。

【0031】

第２電圧値であると判定された場合（ＳＴ２０４：ＹＥＳ）、ドライバ１１は、ゲートディスチャージ電流を元に戻す（ＳＴ２０５）。ドライバ１１は、例えば、既述の複数のスイッチを動作させ、接続するスイッチの数を元の状態になるように増加させ、ゲート抵抗Ｒの抵抗を小さくする。これにより、ゲートＧに流れ込むゲートディスチャージ電流の電流値が元の大きさになり、スイッチング部ＳＷのスイッチング動作が速くなり、元のスイッチング動作に戻る。

【0032】

このように、半導体装置１は、ターンオフ時に、ドレイン‐ソース間の電圧Ｖｄｓの電圧値が急峻に変化して空乏層１４０が形成される期間ｔの開始の少し前から、この期間ｔを含む期間Ｔの間、スイッチング部ＳＷのスイッチング動作を遅くする処理を実行する。

【0033】

次に、シミュレーション結果について、説明する。
図９は、シミュレーション結果の一例を示す図である。より詳細には、ターンオフ時において、図９（ａ）は、ゲート‐ソース間電圧である電圧Ｖｇｓの電圧値の変化を示している。図９（ｂ）は、ドレイン‐ソース間電圧である電圧Ｖｄｓの電圧値の変化を示している。図９（ｃ）は、ドレイン‐ソース間容量であるコンデンサＣｄｓの容量の変化を示している。図９（ｄ）は、コンデンサＣｄｓの充電電流である電流Ｉｃｄｓの電流値の変化を示している。
図９において、破線が本実施形態で説明するスイッチング動作を実行していない場合のシミュレーション結果であり、実線が、本実施形態で説明するスイッチング動作を実行した場合のシミュレーション結果である。

【0034】

まず、本実施形態で説明したスイッチング動作を実行していない場合のシミュレーション結果の一例（破線）について説明する。

【0035】

ターンオフ時に、ドレイン‐ソース間の電圧Ｖｄｓは、時間の経過とともに緩やかに大きくなっていく。しかし、期間Ｔにおいて、電圧Ｖｄｓの電圧値は、急峻に大きくなる。これは、既述のように、半導体１０の空乏層１４０が形成されるためである。この影響を受けて、ゲート‐ソース間の電圧Ｖｇｓは、期間Ｔ１の後、Ｐ２１が示す範囲において、電圧値の大きさに振動が発生する。この振動がノイズの原因になる。

【0036】

また、ドレイン‐ソース間のコンデンサＣｄｓの容量は、期間Ｔでの電圧Ｖｄｓの急峻な変化に応じて、急峻に小さくなる。このため、上昇していたコンデンサＣｄｓの電流Ｉｃｄｓが急峻に小さくなる。これに伴い、電流の時間変化ｄＩ／ｄｔが急峻に小さくなる。このため、ｄＩ／ｄｔ×Ｌｓ（Ｌｓ：回路中の寄生インダクタンス）で定義される電圧振動が発生する。

【0037】

このように、半導体１０がＳＪ－ＭＯＳＦＥＴであるため、図２～図４を参照して説明したように構造上の理由により、ターンオフ時に、コンデンサＣｄｓの容量が大きく変化するタイミングで、ノイズが発生する。

【0038】

次に、本実施形態で説明するスイッチング動作を実行した場合のシミュレーション結果の一例（実線）について説明する。また、本実施形態においては、第１電圧値が２０Ｖ、第２電圧値が３０Ｖとし、この期間Ｔにおいて、スイッチング部ＳＷのスイッチング動作を遅くする処理を実行している。

【0039】

ターンオフ時に、ドレイン‐ソース間の電圧Ｖｄｓは、時間の経過とともに緩やかに大きくなっていくのは、同様である。しかし、Ｐ２２に示す電圧Ｖｄｓが２０Ｖ～３０Ｖで設定される期間Ｔにて、電圧値Ｖｄｓは、破線の場合と比較すると、その急峻さが抑制されている。このとき、ゲート‐ソース間の電圧Ｖｇｓは、Ｐ２１が示す範囲において、破線の場合と比較すると、振動の大きさが抑制されている。つまり、本実施形態のスイッチング動作を行うことにより、ノイズの原因となる電圧値の振動が抑制される。

【0040】

また、ドレイン‐ソース間のコンデンサＣｄｓの容量は、期間Ｔでの電圧Ｖｄｓの急峻な変化に応じて、小さくなるものの、破線の場合と比較すると、その急峻さが抑制されている。このため、上昇していたコンデンサＣｄｓの電流Ｉｃｄｓの電流値が小さくなるが、破線の場合と比較すると、電流Ｉｃｄｓの電流値の変化は急峻さが抑制されている。つまり、Ｐ２３に示すように、電流Ｉｃｄｓの電流値の時間変化ｄＩ／ｄｔも穏やかになる。このため、ｄＩ／ｄｔ×Ｌｓで定義される電圧振動の変化も小さくなる。

【0041】

以上のように、半導体装置１によると、期間Ｔ、例えば、ドレイン‐ソース間の電圧Ｖｄｓの検出値が第１電圧値～第２電圧値の間において、電流値によらず、半導体１０のスイッチング動作を遅くすることができる。これにより、ターンオフ時に、半導体装置１が構造上の理由によりドレイン‐ソース間の電圧Ｖｄｓの電圧値が大きく変化する場合に、ノイズの発生を抑制することができると共に、スイッチング損失も抑制することができる。したがって、半導体装置１は、スイッチング損失と、ノイズのトレードオフを改善することができる。

【0042】

なお、上記実施形態においては、ターンオフ時の処理について説明したが、ターンオン時も同様な処理を行うことが可能である。図１０は、ターンオン時のシミュレーション結果の一例を示す図である。図１０（ａ）は、ゲート‐ソース間電圧である電圧Ｖｇｓの電圧値の変化を示している。図１０（ｂ）は、ドレイン‐ソース間電圧である電圧Ｖｄｓの電圧値の変化を示している。図１０（ｃ）は、ドレイン‐ソース間容量であるコンデンサＣｄｓの容量の変化を示している。図１０（ｄ）は、コンデンサＣｄｓの充電電流である電流Ｉｃｄｓの電流値の変化を示している。

【0043】

図１０において、破線が本実施形態で説明するスイッチング動作を実行していない場合のシミュレーション結果であり、実線が、本実施形態で説明するスイッチング動作を実行した場合のシミュレーション結果であるのは、図９のシミュレーション結果と同様である。

【0044】

図１０に示すように、本実施形態のスイッチング動作を実行していない場合、期間ｔを含む期間Ｔ（第３期間）において、Ｐ３２に示すように、ドレイン‐ソース間の電圧Ｖｄｓの急峻な変化が生じ、これに伴い、コンデンサＣｄｓの容量も急峻に変化する。これにより、Ｐ３３に示すように、電流Ｉｃｄｓも急峻に変化する。この結果、Ｐ３１に示すように、電圧Ｖｇｓの電圧振動の変化が大きくなり、ノイズが発生する。

【0045】

一方、本実施形態のスイッチング動作を実行する場合、期間Ｔにおいて、Ｐ３２に示すように、スイッチング動作を行わない場合と比較すると、ドレイン‐ソース間の電圧Ｖｄｓの変化、及びコンデンサＣｄｓの容量の変化が抑制される。これにより、Ｐ３３に示すように、電流Ｉｃｄｓも急峻の変化が抑制される。この結果、Ｐ３１に示すように、電圧Ｖｇｓの電圧振動の変化が抑制され、ノイズの発生が抑制される。

【0046】

以上のように、ターンオフ時に加え、ターンオン時においても、期間Ｔにおいて、スイッチング動作を遅くする処理を実行することにより、半導体装置１は、ターンオフ時と同様な効果を奏することができる。

【0047】

（第２実施形態）
第２実施形態は、１回目のスイッチング動作によって第１電圧値、および第２電圧値を取得し、その取得した第１電圧値、および第２電圧値に基づいて、２回目以降のスイッチング動作を実行する点が上記第１実施形態と異なっている。このため、以下では、当該スイッチング動作を実行する処理について詳細に説明する。なお、上記第１実施形態と同一の構成には同一の符号を付し、これらについての詳細な説明は省略する。

【0048】

図１１は、ターンオフ時において、既述の一定期間、半導体装置１のスイッチング動作を遅くする処理の一例を示すフローチャートである。

【0049】

図１１に示すように、ドライバ１１は、スイッチング動作が１回目か否かを判定する（ＳＴ３０１）。１回目のスイッチング動作であると判定した場合（ＳＴ３０１：ＹＥＳ）、ドライバ１１は、ステップＳＴ３０２～ＳＴ３０４の処理を実行する。ステップＳＴ３０２～ＳＴ３０４の処理は、１回目のスイッチング動作で第１電圧値、および第２電圧値を取得する処理である。なお、ステップＳＴ３０２～ＳＴ３０４の処理は、既述のような測定装置１００が実行するのではなく、ドライバ１１が実行する点を除いてステップＳＴ１０１～ＳＴ１０３と同一の処理である。

【0050】

ドライバ１１は、ドレイン‐ソース間の電圧Ｖｄｓの電圧値を測定し（ＳＴ３０２）、第１電圧値、および第２電圧値を取得し（ＳＴ３０３）、第１電圧値、および第２電圧値を記憶する（ＳＴ３０４）。これにより、ドライバ１１内の所定のメモリに第１電圧値、および第２電圧値が記憶される。

【0051】

一方、１回目のスイッチング動作でないと判定した場合（ＳＴ３０１：ＮＯ）、ドライバ１１は、ステップＳＴ３０５～ＳＴ３０９の処理を実行する。ステップＳＴ３０５～ＳＴ３０９の処理は、１回目のスイッチング動作で記憶された第１電圧値、および第２電圧値を利用して、期間Ｔの間、スイッチング動作を遅くする処理である。なお、ステップＳＴ３０５～ＳＴ３０９の処理は、既述のステップＳＴ２０１～ＳＴ２０５の処理と同一の処理である。

【0052】

ドライバ１１は、ドレイン‐ソース間の電圧Ｖｄｓの電圧値を検出し（ＳＴ３０５）、当該電圧値が第１電圧であると判定した場合（ＳＴ３０６：ＹＥＳ）、ゲートディスチャージ電流値を小さくする（ＳＴ３０７）。これにより、電圧Ｖｄｓが大きく変化する少し前から一定期間、すなわち、期間Ｔの間、スイッチング部ＳＷのスイッチング動作が遅くなる。そして、ドライバ１１は、第２電圧値であると判定した場合（ＳＴＳＴ３０８：ＹＥＳ）、ゲートディスチャージ電流値を元に戻して（ＳＴ３０９）、この処理を終了する。

【0053】

この実施形態の半導体装置１によると、第１実施形態の半導体装置１と同様な効果を奏することができる。さらに、既述の測定装置１００を利用せず、半導体装置１によりドレイン‐ソース間の電圧Ｖｄｓの電圧値が大きく変化する前から一定期間、すなわち期間Ｔにおいて、スイッチング部ＳＷのスイッチング動作を遅くする処理を実行することが可能になる。

【0054】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。

【符号の説明】

【0055】

１…半導体装置、１０…半導体、１１…ドライバ、１２…ダイオード、１３…インダクタ、１４…電源、１００…測定装置、１１０…ドリフト層、１２０…Ｎ層、１３０…Ｐ層、１４０…空乏層、Ｒ…ゲート抵抗、Ｖｄｓ、Ｖｇｓ…電圧、Ｃｄｓ、Ｃｇｓ…コンデンサ、Ｉｃｄｓ…電流

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】