特開 2023-136819 スイッチング電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023136819

(43)【公開日】2023-09-29

(54)【発明の名称】スイッチング電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20230922BHJP

【ＦＩ】

H02M3/28 C

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022042729

(22)【出願日】2022-03-17

(71)【出願人】

【識別番号】000103208

【氏名又は名称】コーセル株式会社

(74)【代理人】

【識別番号】100095430

【弁理士】

【氏名又は名称】廣澤 勲

(72)【発明者】

【氏名】荒瀧 茂允

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS01

5H730BB23

5H730BB43

5H730BB57

5H730DD04

5H730EE02

5H730EE07

5H730EE08

5H730FG05

5H730XX15

(57)【要約】

【課題】主制御回路の最小パルス幅が原因で電流制限モードの制御が不能になってしまうという問題を容易に回避できるシンプルな構成のスイッチング電源装置を提供する。
【解決手段】主制御回路１８が出力する駆動パルスVgは、駆動パルス伝送路５２を介して主スイッチング素子１２のゲートソース間に伝送される。主制御回路１８は、スイッチング電流Iswの波高値が基準値Ithに達すると、駆動パルスVgをローレベルに反転させる電流制限モードの制御を行う。駆動パルス伝送路５２は、ゲートソース間を充放電するための充電経路２８及び放電経路３０と、充電経路２８の中の、放電経路３０の断続に影響しない位置に挿入されて、充電経路２８を断続する補助スイッチング素子５４と、そのオンオフを制御する補助制御回路５６とを備える。補助制御回路５６は、駆動パルスVgがハイレベルに転じた後、規定時間Tnが経過した時に補助スイッチング素子５４をオンさせる。
【選択図】図１

【特許請求の範囲】

【請求項1】

主スイッチング素子のスイッチング動作によって入力電圧を所定の出力電圧に変換して負荷に供給する電力変換回路と、前記主スイッチング素子のオンオフを制御するパルス電圧であって、所定の時比率でハイレベルとローレベルとを繰り返す駆動パルスを出力する主制御回路とを備え、
前記主スイッチング素子は、前記ゲート電圧がハイレベルの時にオンしローレベルの時にオフするＮチャネルのＭＯＳ型ＦＥＴで成り、前記主制御回路が出力する前記駆動パルスが駆動パルス伝送路を介してゲートソース間に伝送され、
前記主制御回路は、前記主スイッチング素子に流れるスイッチング電流の波高値が基準値に達すると、前記駆動パルスをハイレベルからローレベルに反転させて前記出力電圧を低下させる電流制限モードの制御を行うスイッチング電源装置において、
前記駆動パルス伝送路には、前記主スイッチング素子のゲート電圧をローレベルからハイレベルに上昇させる充電電流が流れる充電経路と、前記ゲート電圧をハイレベルからローレベルに低下させる放電電流が流れる放電経路と、前記充電経路の中の、前記放電経路の断続に影響しない位置に挿入されて、前記充電経路を断続する補助スイッチング素子と、前記補助スイッチング素子のオンオフを制御する補助制御回路とが設けられ、
前記補助制御回路は、前記駆動パルスがローレベルからハイレベルに転じた後、規定時間が経過した時に前記補助スイッチング素子をオンさせ、前記駆動パルスがハイレベルからローレベルに転じた時に前記補助スイッチング素子をオフさせることを特徴とするスイッチング電源装置。

【請求項2】

前記主制御回路は、前記スイッチング電流の波高値が前記基準値に達しない時は、前記出力電圧が目標値に保持されるように、前記駆動パルスのハイレベル及びローレベルの時間を決定する出力電圧安定化モードの制御を行い、前記スイッチング電流の波高値が前記基準値に達した時は、前記出力電圧の目標値に関係なく、前記電流制限モードの制御を行う請求項１記載のスイッチング電源装置。

【請求項3】

前記駆動パルス伝送路の前記充電経路の途中の位置、又は前記放電経路の途中の位置、又はその両方に、前記ゲート電圧の変化速度を調節するためのゲート抵抗が挿入されている請求項１又は２記載のスイッチング電源装置。

【請求項4】

前記補助スイッチング素子は、エミッタが前記主制御回路の出力端に接続され、コレクタが前記充電経路の一端に接続されたＰＮＰ型のバイポーラトランジスタで成り、
前記補助制御回路は、前記補助スイッチング素子のベースエミッタ間に接続された補助コンデンサとベースコレクタ間に接続された補助抵抗とで構成される請求項１乃至３のいずれか記載のスイッチング電源装置。

【請求項5】

前記補助スイッチング素子は、ソースが前記主制御回路の出力端に接続され、ドレインが前記充電経路の一端に接続されたＰチャネルのＭＯＳ型ＦＥＴで成り、
前記補助制御回路は、前記補助スイッチング素子のゲートソース間に位置する補助コンデンサと、ゲートドレイン間に接続された補助抵抗とで構成され、前記補助コンデンサは、前記補助スイッチング素子のゲートソース間の寄生容量で成る、又は、前記寄生容量と当該寄生容量に並列接続されたコンデンサ素子とで成る請求項１乃至３のいずれか記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主スイッチング素子に流れるスイッチング電流の波高値が基準値を超えないようにする電流制限モードの制御を行うスイッチング電源装置に関する。

【背景技術】

【0002】

＜従来のスイッチング電源装置１０＞
従来、図６に示すように構成されたスイッチング電源装置１０があった。スイッチング電源装置１０は、主スイッチング素子１２のスイッチング動作によって入力電圧Viを出力電圧Voに変換して負荷１４に供給する電力変換回路１６を備えている。主スイッチング素子１２は、ゲート電圧Vgがハイレベルの時にオンしローレベルの時にオフするＮチャネルのＭＯＳ型ＦＥＴで構成され、主スイッチング素子１２のオンオフは、主制御回路１８によって制御される。

【0003】

主制御回路１８は、主スイッチング素子１２のオンオフを制御するパルス電圧であって、所定の時比率でハイレベルとローレベルとを繰り返す駆動パルスVkを出力する回路である。この主制御回路１８は２種類の制御を行う。１つは、主スイッチング素子１２に流れるスイッチング電流Iswの波高値が基準値Ithに達しない時、出力電圧Voが目標値Vrに保持されるように駆動パルスVkのハイレベル及びローレベルの時間を決定する制御である［出力電圧安定化モードの制御］。もう１つは、スイッチング電流Iswの波高値が基準値Ithに達した時、過電流状態だと判断し、出力電圧Voの目標値Vrに関係なく、駆動パルスVkを強制的にハイレベルからローレベルに反転させて出力電圧Voを低下させる制御である［電流制限モードの制御（過電流保護の制御）］。各制御モードの内容については、スイッチング電源装置１０の動作を説明する中で詳しく述べる。

【0004】

主制御回路１８と主スイッチング素子１２との間には駆動パルス伝送路２０が設けられており、主制御回路１８が出力した駆動パルスVkは、駆動パルス伝送路２０を介して主スイッチング素子１２のゲートソース間に伝送される。

【0005】

駆動パルス伝送路２０は、カソードが主制御回路１８の出力端に接続されたダイオード２２と、ダイオード２２の両端に並列接続されたゲート抵抗２４と、ダイオード２２のアノードと主スイッチング素子１２のゲートとの間に接続されたゲート抵抗２６と、これらを接続する配線パターンとで構成される。この駆動パルス伝送路２０の場合、主スイッチング素子１２のゲート電圧Vgをローレベルからハイレベルに上昇させる充電電流が流れる経路（充電経路２８）は、主制御回路１８の出力端から、ゲート抵抗２４及び抵抗２６を順に通って主スイッチング素子１２のゲートに達する経路となる。また、ゲート電圧Vgをハイレベルからローレベルに低下させる放電電流が流れる経路（放電経路３０）は、主スイッチング素子１２のゲートから、ゲート抵抗２６及びダイオード２２を順に通って主制御回路１８の出力端に達する経路となる。なお、ゲート抵抗２４，２６は、ゲート電圧Vgの変化速度を調整するための抵抗素子であり、抵抗値は非常に小さい値に設定される。

【0006】

次に、スイッチング電源装置１０の動作を説明する。電力変換回路１６がフライバックコンバータ（以下、ＦＢコンバータ）の場合、スイッチング電源装置１０は、図７（ａ）及び図８（ａ）～（ｃ）に示す動作を行う。

【0007】

動作点Ａは、負荷１４が正常な時（インピーダンスが高い時）の動作点であり、出力電流Ioが規定値よりも小さくスイッチング電流Iswの波高値が基準値Ithに達しないので、主制御回路１８は、出力電圧Voが目標値Vrに保持されるようにする出力電圧安定化モードの制御を行う。つまり、出力電圧Voが目標値Vrに保持されるためにはゲート電圧Vgのハイレベルの時間t(Vgh)がTaである必要があるので、駆動パルスVkのハイレベルの時間t(Vkh)がTaに制御される。

【0008】

負荷１４に何らかの異常が発生してインピーダンスが少し低下すると、出力電流Ioが少し増加し、動作点Ｂでスイッチング電流Iswの波高値が基準値Ithとほぼ等しくなる。この動作点Ｂでは、出力電圧Voがほぼ目標値Vrなので、動作点Ａと同様に、時間t(Vkh)，t(Vgh)がTb≒Taに制御される。

【0009】

動作点Ｂからさらに負荷１４のインピーダンスが低下すると、出力電流Ioが増加してスイッチング電流Iswの波高値が基準値Ithを超えようとするので、主制御回路１８は、スイッチング電流Iswの波高値が基準値Ithを超えるのを阻止する電流制限モードの制御を開始し、時間t(Vkh)，t(Vgh)が徐々に短くなる。そして、動作点Ｃ（Vo＝Vc＜Vr）では、時間t(Vkh)，t(Vgh)がTc＜Tbに制御され、動作点Ｄ（Vo＝Vd＜Vc）では時間t(Vkh)，t(Vgh)がTd＜Tcに制御される。出力電流Ioは、動作点Ｂから動作点Ｄまでの間、Vo-Io特性が概ね定電力カーブ（Vo・Io≒一定）になるように制限される。

【0010】

動作点Ｄでは、時間t(Vkh)，t(Vgh)がTd＝Tminとなっている。Tminは、主制御回路１８が出力する駆動パルスVkの最小パルス幅（ハイレベルの時間の最小値）である。ここで、最小パルス幅Tminについて簡単に説明する。

【0011】

主制御回路１８は、例えば市販品のカレントモードＰＷＭ制御ＩＣを用いて構成することができるが、カレントモードＰＷＭ制御ＩＣは、リーディングエッジブランキング機能を備えている場合が少なくない。リーディングエッジブランキング機能は、スイッチング電流Iswが流れ始めた時、電流検出用のコンパレータにヒゲ状のスイッチングノイズが侵入して制御系が誤動作するのを防止する機能であり、駆動パルスVkがローレベルからハイレベルに転じた直後の数十ｎsec～数百nsec程度の期間（ブランキング期間）、コンパレータの出力に関係なく駆動パルスVkをハイレベルに保持する動作を行う。したがって、主制御回路１８がリーディングエッジブランキング機能を備えている場合、ブランキング期間が最小パルス幅Tminの主要因となる。また、使用する制御ＩＣがリーディングエッジブランキング機能を備えていない場合でも、スイッチング電流Iswの波高値が基準値Ithに達したことを検出した後、駆動パルスVkがハイレベルからローレベルに反転するまでの遅延時間が最小パルス幅Tminとなる。

【0012】

動作点Ｄから負荷１４のインピーダンスがさらに低下すると、出力電流Ioが増加しようとするが、主制御回路１８は時間t(Vkh)，t(Vgh)をTe＝Tminより短くすることができず、電流制限モードの制御が不能になる。つまり、動作点Ｅ（Vo＝Ve＜Vd）で電流制限モードの制御が成立するためには、時間t(Vgh)がTe＜Td＝Tminとなることが条件になるが、主制御回路１８は、時間t(Vkh)，t(Vgh)を最小パルス幅Tminよりも短くすることができないので、スイッチング電流Iswの波高値が基準値Ithを超えて大きく増加し、出力電流Ioが定電力カーブから外れて急増してしまう。

【0013】

出力電流Ioがこれほど急増すると、電力変換回路１６を構成する各素子の発熱が想定以上に大きくなり、さらには、スイッチング動作を行う各部のパワー半導体に過大なサージ電圧が発生する。そのため、各部品の放熱性を向上させたり、サージ電圧を吸収するスナバ回路を大幅に強化したりする等の特別な対策を行って、スイッチング電源装置１０の安全を確保しなければならない。勿論、負荷１４に過大な出力電流Ioが供給されることになるので、負荷１４の安全性も懸念される。

【0014】

ここまで、スイッチング電源装置１０の電力変換回路１６がＦＢコンバータの場合の動作を説明したが、電力変換回路１６がシングルエンディッドフォワードコンバータ（以下、ＳＦコンバータ）の場合も、類似した動作になる。ＳＦコンバータの場合、スイッチング電源装置１０のVo-Io特性は図７（ｂ）のように表され、動作点Ａ～Ｅの動作波形は図８（ａ）～（ｃ）とほぼ同じになる。

【0015】

ＳＦコンバータの場合、ＦＢコンバータの場合と異なり、動作点Ｂから動作点Ｄまでの間、出力電流Ioは、Vo-Io特性がほぼ定電流カーブ（Io≒一定）になるように制限される。しかし、動作点Ｄからさらに負荷１４のインピーダンスが低下すると、主制御回路１８の最小パルス幅Tminが原因で電流制限モードの制御が不能になるという点は同じであり、動作点Ｅ（Vo＝Ve＜Vd）では、スイッチング電流Iswの波高値が基準値Ithを超えて大きく増加し、出力電流Ioが定電流カーブから外れて急増してしまう。したがって、電力変換回路１６がＳＦコンバータの場合も、スイッチング電源装置１０に特別な安全対策が必要であり、負荷１４の安全性も懸念される。

【0016】

以上のように、従来のスイッチング電源装置１０は、出力電圧Voが大きく低下した時、主制御回路１８が駆動パルスVkのハイレベルの時間t(Vkh)を最小パルス幅Tmin以下にすることができず、ゲート電圧のハイレベルの時間t(Vgh)も最小パルス幅Tmin以下にならないので、電流制限モードの制御（過電流保護の制御）が不能になってしまうという問題があった。

【0017】

＜従来のスイッチング電源装置３２＞
その他従来、図９に示すように構成されたスイッチング電源装置３２があった。スイッチング電源装置３２は、上記のスイッチング電源装置１０と同様の電力変換回路１６及び主制御回路１８を備えており、スイッチング電源装置１０と異なるのは、上記の駆動パルス伝送路２０と異なる構成の駆動パルス伝送路３４が設けられている点である。

【0018】

駆動パルス伝送路３４は、ＮＰＮトランジスタ３８とＰＮＰトランジスタ４０とを組み合わせたトーテムポール型のバッファ回路で成り、ＮＰＮトランジスタ３８は、コレクタが抵抗３６を介して直流電圧Vccに接続され、ベースが主制御回路１８の出力端に接続され、エミッタが主スイッチング素子１２のゲートに接続されており、ＰＮＰトランジスタ４０は、ベースが主制御回路１８の出力端に接続され、エミッタが主スイッチング素子１２のゲートに接続され、コレクタがグランドラインに接続されている。駆動パルス伝送路３４の場合、主制御回路１８が出力する駆動パルスVkは、トランジスタ３８，４０の各ベースエミッタ間のＰＮ接合を介して主スイッチング素子１２のゲートソース間に伝送されることになる。そして、主制御回路１８の出力段の電流容量でゲート電圧Vgを高速変化させることが難しい場合でも（例えば、主スイッチング素子１２のゲートソース間の寄生容量が非常に大きい時でも）、主制御回路１８に代わってトランジスタ３８，４０が大きなコレクタ電流を流すことでゲート電圧Vgを高速変化させることができ、ゲート電圧Vg及び駆動パルスVkをほぼ相似な矩形波にすることが可能になる。

【0019】

その他、駆動パルス伝送路３４には、抵抗３６の両端に接続されたスイッチ素子４２と、スイッチ素子４２のオンオフを制御するスイッチ素子制御回路４４とが設けられている。スイッチ素子制御回路４４は、出力電圧Voを検出し、出力電圧Voが所定の値Vx（Vd＜Vx＜Vc）よりも高い時にスイッチ素子４２をオン状態とし、低い時にスイッチ素子４２をオフ状態にする制御を行う。

【0020】

この駆動パルス伝送路３４の場合、主スイッチング素子１２のゲート電圧Vgをローレベルからハイレベルに上昇させる充電電流が流れる経路（充電経路４６）は、実質的に、電源電圧Vccから、抵抗３６及びスイッチ素子４２の並列回路とＮＰＮトランジスタ３８とを順に通って主スイッチング素子１２のゲートに達する経路となる。また、ゲート電圧Vgをハイレベルからローレベルに低下させる放電電流が流れる経路（放電経路４８）は、実質的に、主スイッチング素子１２のゲートから、ＰＮＰトランジスタ４０を通ってグランドラインに達する経路となる。

【0021】

なお、抵抗３６は、ＮＰＮトランジスタ３８が流すコレクタ電流を大幅に制限する働きをする素子であり、抵抗値は、一般的なゲート抵抗（例えば、スイッチング電源装置１０のゲート抵抗２４，２６）よりも大きい値に設定される。詳しくは、スイッチング電源装置３２の動作説明の中で述べる。

【0022】

次に、スイッチング電源装置３２の動作を説明する。電力変換回路１６がＦＢコンバータの場合、スイッチング電源装置３２は、図１０（ａ）及び図１１（ａ）～（ｃ）に示す動作を行う。動作点Ａ～Ｃは、出力電圧Voが所定の値Vxよりも高くてスイッチ素子４２がオンしており、抵抗３６は回路動作に寄与しない。したがって、スイッチング電源装置３２の動作は、上記のスイッチング電源装置１０とほぼ同じになる。しかし、出力電圧Voが所定の値Vxよりも低下した動作点Ｄでは、スイッチ素子４２がオフし、動作波形が図１１（ｂ）のように変化する。

【0023】

ここで、図１１（ｂ）に表した駆動パルスVkがハイレベルの時間t(Vkh)とゲート電圧Vgがハイレベルの時間t(Vgh)とを正確に定義する。前者の時間t(Vkh)は、主制御回路１８が駆動パルスVkをハイレベルにしようとしている時間であり、駆動パルスVkが上昇し始めた時からローレベルに転じるまでの時間となる。一方、後者の時間t(Vgh)は、主スイッチング素子１２がオンする時間のことであり、スイッチング電流Iswが流れる時間と等価である。この定義は、先に説明した図８（ｂ）においても同様に当てはまるものである。

【0024】

動作点Ｄでは、抵抗３６によってＮＰＮトランジスタ３８が流すコレクタ電流（主スイッチング素子１２のゲートソース間の充電電流）が大幅に制限される。そして、駆動パルスVkがローレベルからハイレベルに転じた後、ゲート電圧Vgが緩やかに上昇し、遅れ時間Txが経過した時に主スイッチング素子１２のゲート閾値電圧Vthに達し、主スイッチング素子１２がオンしてスイッチング電流Iswが流れる。したがって、動作点Ｄでは、ゲート電圧Vgがハイレベルの時間t(Vgh)がTd＝Tminとなり、駆動パルスVkがハイレベルの時間t(Vkh)は、最小パルス幅Tminよりも長いTx＋Tdとなる。つまり、動作点Ｄ（Vo＝Vd）で電流制限モードの制御が成立するためには、時間T(Vgh)がTd＝Tminとなることが条件になるが、主制御回路１８は、時間t(Vkh)を最小パルス幅Tminよりも長い時間Tx+Tdに制御すればよいので、電流制限モードの制御を適切に実行することができる。

【0025】

さらに、動作点Ｅ（Vo＝Ve＜Vd）では、ゲート電圧Vgがハイレベルの時間t(Vgh)がTe＜Td＝Tminとなり、駆動パルスVkがハイレベルの時間t(Vkh)が、最小パルス幅Tminよりも長いTx＋Teとなる。つまり、動作点Ｅ（Vo＝Ve＜Vd）で電流制限モードの制御が成立するためには、時間t(Vgh)がTe＜Td＝Tminになることが条件になるが、主制御回路１８は、時間t(Vkh)を最小パルス幅Tminよりも長い時間Tx+Teに設定すればよいので、電流制限モードの制御を適切に実行することができる。したがって、出力電流Ioは、動作点Ｂから動作点Ｅまでの間、Vo-Io特性が概ね定電力カーブ（Vo・Io≒一定）になるように制限されることになる。

【0026】

このように、スイッチング電源装置３２は、出力電圧Voが所定の値Vx（Vd＜Vx＜Vc）より低くなると、スイッチ素子４２がオフして遅れ時間Txが発生するので、出力電圧Voが非常に低い動作点Ｄ～Ｅにおいても、電流制限モードの制御（過電流保護の制御）が可能になり、出力電流Ioが定電力カーブから外れて急増するのを回避することができる。

【0027】

ここまで、スイッチング電源装置３２の電力変換回路１６がＦＢコンバータの場合の動作を説明したが、電力変換回路１６がＳＦコンバータの場合も、類似した動作になる。ＳＦコンバータの場合、スイッチング電源装置３２のVo-Io特性は図１０（ｂ）のように表され、動作点Ａ～Ｅの動作波形は図１１（ａ）～（ｃ）とほぼ同じになる。そして、ＳＦコンバータの場合もＦＢコンバータの場合と同様に、出力電圧Voが非常に低い動作点Ｄ～Ｅにおいても、電流制限モードの制御（過電流保護の制御）が可能になり、出力電流Ioが定電流カーブから外れて急増するのを回避することができる。

【0028】

以上のように、従来のスイッチング電源装置３２によれば、上記のスイッチング電源装置１０のような問題（出力電圧Voが大きく低下した時、主制御回路１８の最小パルス幅Tminが原因で電流制限モードの制御（過電流保護の制御）が不能になってしまうという問題）を回避することができる。なお、スイッチング電源装置３２の構成は、特許文献１に開示されている。

【先行技術文献】

【特許文献】

【0029】

【特許文献1】特開２０１１－３０３７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0030】

従来のスイッチング電源装置１０は、出力電圧Voが大きく低下した時、主制御回路１８の最小パルス幅Tminが原因で電流制限モードの制御（過電流保護の制御）が不能になってしまうという問題があり、安全を確保するための特別な対策が必要になる。また、従来のスイッチング電源装置３２は、上記のスイッチング電源装置１０の問題をある程度は解決できるが、やはり、電源装置の安全確保の面で問題が残る。

【0031】

スイッチング電源装置３２の場合、図１１（ｂ）、（ｃ）に示すように、動作点Ｄ～Ｅで十分な遅れ時間Txを発生させるため、抵抗値R36を大きい値に設定してゲート電圧Vgの立ち上がりを非常に緩やかにするので、主スイッチング素子１２のターンオンの速度が大幅に低下し、クロス損失が非常に大きくなる。しかも、主スイッチング素子１２がオンしている間、ゲート電圧Vgがゲート閾値電圧Vthを僅かに超えた電圧に留まるので、主スイッチング素子１２のオン抵抗Ronが十分小さくなることができず、オン抵抗Ronによる導通損失も非常に大きくなる。

【0032】

したがって、スイッチング電源装置３２においても、出力電圧Voが低下してスイッチ素子４２がオフした時、主スイッチング素子１２の損失が増加し発熱が想定以上に大きくなるので、スイッチング電源装置３２の安全を確保するための特別な対策が必要になる。

【0033】

本発明は、上記背景技術に鑑みて成されたものであり、主制御回路の最小パルス幅が原因で電流制限モードの制御が不能になってしまうという問題を容易に回避できるシンプルな構成のスイッチング電源装置を提供することを目的とする。

【課題を解決するための手段】

【0034】

本発明は、主スイッチング素子のスイッチング動作によって入力電圧を所定の出力電圧に変換して負荷に供給する電力変換回路と、前記主スイッチング素子のオンオフを制御するパルス電圧であって、所定の時比率でハイレベルとローレベルとを繰り返す駆動パルスを出力する主制御回路とを備え、前記主スイッチング素子は、前記ゲート電圧がハイレベルの時にオンしローレベルの時にオフするＮチャネルのＭＯＳ型ＦＥＴで成り、前記主制御回路が出力する前記駆動パルスが駆動パルス伝送路を介してゲートソース間に伝送され、前記主制御回路は、前記主スイッチング素子に流れるスイッチング電流の波高値が基準値に達すると、前記駆動パルスをハイレベルからローレベルに反転させて前記出力電圧を低下させる電流制限モードの制御を行うスイッチング電源装置であって、
前記駆動パルス伝送路には、前記主スイッチング素子のゲート電圧をローレベルからハイレベルに上昇させる充電電流が流れる充電経路と、前記ゲート電圧をハイレベルからローレベルに低下させる放電電流が流れる放電経路と、前記充電経路の中の、前記放電経路の断続に影響しない位置に挿入されて、前記充電経路を断続する補助スイッチング素子と、前記補助スイッチング素子のオンオフを制御する補助制御回路とが設けられ、
前記補助制御回路は、前記駆動パルスがローレベルからハイレベルに転じた後、規定時間が経過した時に前記補助スイッチング素子をオンさせ、前記駆動パルスがハイレベルからローレベルに転じた時に前記補助スイッチング素子をオフさせるスイッチング電源装置である。

【0035】

前記主制御回路は、前記スイッチング電流の波高値が前記基準値に達しない時は、前記出力電圧が目標値に保持されるように、前記駆動パルスのハイレベル及びローレベルの時間を決定する出力電圧安定化モードの制御を行い、前記スイッチング電流の波高値が前記基準値に達した時は、前記出力電圧の目標値に関係なく、前記電流制限モードの制御を行う構成にしてもよい。

【0036】

前記駆動パルス伝送路の前記充電経路の途中の位置、又は前記放電経路の途中の位置、又はその両方に、前記ゲート電圧の変化速度を調節するためのゲート抵抗が挿入されていることが好ましい。

【0037】

また、前記補助スイッチング素子は、エミッタが前記主制御回路の出力端に接続され、コレクタが前記充電経路の一端に接続されたＰＮＰ型のバイポーラトランジスタで成り、前記補助制御回路は、前記補助スイッチング素子のベースエミッタ間に接続された補助コンデンサとベースコレクタ間に接続された補助抵抗とで構成されるようにすることができる。

【0038】

あるいは、前記補助スイッチング素子は、ソースが前記主制御回路の出力端に接続され、ドレインが前記充電経路の一端に接続されたＰチャネルのＭＯＳ型ＦＥＴで成り、前記補助制御回路は、前記補助スイッチング素子のゲートソース間に位置する補助コンデンサと、ゲートドレイン間に接続された補助抵抗とで構成され、前記補助コンデンサは、前記補助スイッチング素子のゲートソース間の寄生容量で成る、又は、前記寄生容量と当該寄生容量に並列接続されたコンデンサ素子とで成るようにすることができる。

【発明の効果】

【0039】

本発明のスイッチング電源装置は、駆動パルス伝送路の充電経路の中の所定の位置に補助スイッチング素子を挿入し、この補助スイッチング素子を適切なタイミングでオンさせるという独特な構成を備えているので、主制御回路の最小パルス幅が原因で電流制限モードの制御が不能になってしまうという問題を容易に回避することができる。また、補助スイッチング素子としてＰＮＰ型のバイポーラトランジスタやＰチャネルのＭＯＳ型ＦＥＴを使用することによって、補助スイッチング素子のオンオフを制御する補助制御回路は、コンデンサ素子や抵抗素子を用いてシンプル且つ安価に構成することができる。

【0040】

また、本発明の技術は非常に汎用性が高いものであり、様々な絶縁型コンバータ（フライバックコンバータ、シングルエンディッドフォワードコンバータ、ブリッジコンバータ、プッシュプルコンバータ等）や非絶縁型コンバータ（降圧チョッパ、昇圧チョッパ、昇降圧チョッパ等）に適用することができる。

【図面の簡単な説明】

【0041】

【図1】本発明のスイッチング電源装置の一実施形態を示すブロック図である。

【図2】図１に示す補助スイッチング素子及び補助制御回路の具体的な構成を示す回路図である。

【図3】この実施形態のスイッチング電源装置の出力電圧-出力電流特性（Vo-Io特性）を示すグラフであって、電力変換回路がフライパックコンバータの場合のVo-Io特性のグラフ（ａ）、電力変換回路がシングルエンディッドフォワードコンバータの時のVo-Io特性のグラフ（ｂ）である。

【図4】この実施形態のスイッチング電源装置の動作点Ａ～Ｅにおける動作を示す図であって、動作点Ａ～Ｃにおける動作波形（ａ）、動作点Ｄにおける動作波形（ｂ）、動作点Ｅにおける動作波形（ｃ）である。

【図5】図２に示す補助スイッチング素子及び補助制御回路の変形例を示す回路図（ａ）、駆動パルス伝送路にゲート抵抗を挿入する場合の挿入位置の例を示すブロック図（ｂ）である。

【図6】従来のスイッチング電源装置の一形態を示すブロック図である。

【図7】図６のスイッチング電源装置の出力電圧-出力電流特性（Vo-Io特性）を示すグラフであって、電力変換回路がフライパックコンバータの場合のVo-Io特性のグラフ（ａ）、電力変換回路がシングルエンディッドフォワードコンバータの時のVo-Io特性のグラフ（ｂ）である。

【図8】図６のスイッチング電源装置の動作点Ａ～Ｅにおける動作を示す図であって、動作点Ａ～Ｃにおける動作波形（ａ）、動作点Ｄにおける動作波形（ｂ）、動作点Ｅにおける動作波形（ｃ）である。

【図9】従来のスイッチング電源装置の他の形態を示すブロック図である。

【図10】図９のスイッチング電源装置の出力電圧-出力電流特性（Vo-Io特性）を示すグラフであって、電力変換回路がフライパックコンバータの場合のVo-Io特性のグラフ（ａ）、電力変換回路がシングルエンディッドフォワードコンバータの時のVo-Io特性のグラフ（ｂ）である。

【図11】図９のスイッチング電源装置の動作点Ａ～Ｅにおける動作を示す図であって、動作点Ａ～Ｃにおける動作波形（ａ）、動作点Ｄにおける動作波形（ｂ）、動作点Ｅにおける動作波形（ｃ）である。

【発明を実施するための形態】

【0042】

以下、本発明のスイッチング電源装置の一実施形態について、図１～図５に基づいて説明する。ここで、従来のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置５０は、上記の電力変換回路１６及び主制御回路１８と、上記の駆動パルス伝送路２０とは構成が異なる駆動パルス伝送路５２とを備えている。

【0043】

駆動パルス伝送路５２は、駆動パルス伝送路２０と同様の充電経路２８、放電経路３０及びゲート抵抗２４，２６を備えており、特徴的なのは、充電経路２８の中の、ゲート抵抗２４と主制御回路１８の出力端との間の位置に補助スイッチング素子５４が挿入され、さらに補助スイッチング素子５４のオンオフを制御する補助制御回路５６が設けられている点である。

【0044】

補助制御回路５６は、駆動パルスVkがローレベルからハイレベルに転じた後、規定時間Tnが経過した時に補助スイッチング素子５４をオンさせ、駆動パルスVkがハイレベルからローレベルに転じた時に補助スイッチング素子５４をオフさせる制御を行う回路である。

【0045】

図２に示すように、補助スイッチング素子５４は、エミッタが主制御回路１８の出力端に接続され、コレクタがゲート抵抗２４の一端に接続されたＰＮＰ型のバイポーラトランジスタで成り、補助制御回路５６は、補助スイッチング素子５４のベースエミッタ間に接続された補助コンデンサ５８とベースコレクタ間に接続された補助抵抗６０とで構成される。補助抵抗６０の値は、ゲート抵抗２４，２６よりも十分大きい。

【0046】

図２に示す回路の動作を簡単に説明すると、駆動パルスVkがローレベルの時、補助コンデンサ５８の電圧V58はほぼゼロボルトになり、補助スイッチング素子５４はオフしている。そして、駆動パルスVkがローレベルからハイレベルに転じると、補助コンデンサ５８、補助抵抗６０、ゲート抵抗２４，２６、及び主スイッチング素子１２のゲートソース間の寄生容量（図示せず）の経路に電流が流れ、電圧V58が緩やかに上昇する。そして、規定時間Tnが経過した時、電圧V58が補助スイッチング素子５４のベースエミッタ間飽和電圧に達し、補助スイッチング素子５４が素早くオンする。その後、駆動パルスVkがハイレベルからローレベルに転じると、電圧V58がほぼゼロボルトに低下し、補助スイッチング素子５４がオフする。

【0047】

規定時間Tnは、補助コンデンサ５８の値及び補助抵抗６０の値を変更することによって容易に調整することができる。ただし、補助コンデンサ５８の値は、主スイッチング素子１２のゲートソース間の寄生容量の値との関係で、ある程度小さい値に設定する点に留意する。補助コンデンサ５８の値を大きくし過ぎると、電圧V58が補助スイッチング素子５４のベースエミッタ間飽和電圧に達しなくなるからである。

【0048】

次に、スイッチング電源装置５０の動作を説明する。電力変換回路５０がフライバックコンバータ（以下、ＦＢコンバータ）の場合、スイッチング電源装置５０は、図３（ａ）及び図４（ａ）～（ｃ）に示す動作を行う。

【0049】

動作点Ａは、負荷１４が正常な時（インピーダンスが高い時）の動作点であり、出力電流Ioが規定値よりも小さくスイッチング電流Iswの波高値が基準値Ithに達しないので、主制御回路１８は、出力電圧Voが目標値Vrに保持されるようにする出力電圧安定化モードの制御を行う。つまり、出力電圧Voが目標値Vrに保持されるためにはゲート電圧Vgのハイレベルの時間t(Vgh)がTaである必要があるので、駆動パルスVkのハイレベルの時間t(Vkh)がTn＋Taに制御される。

【0050】

負荷１４に何らかの異常が発生してインピーダンスが少し低下すると、出力電流Ioが少し増加し、動作点Ｂでスイッチング電流Iswの波高値が基準値Ithとほぼ等しくなる。この動作点Ｂでは、出力電圧Voがほぼ目標値Vrなので、動作点Ａと同様に、時間t(Vgh)がTb≒Taになるように、時間t(Vkh)がTn＋Tb≒Tn＋Taに制御される。

【0051】

動作点Ｂからさらに負荷１４のインピーダンスが低下すると、出力電流Ioが増加してスイッチング電流Iswの波高値が基準値Ithを超えようとするので、主制御回路１８は、スイッチング電流Iswの波高値が基準値Ithを超えるのを阻止する電流制限モードの制御を開始し、時間t(Vkh)，t(Vgh)が徐々に短くなる。そして、動作点Ｃ（Vo＝Vc＜Vr）では、t(Vgh)がTc＜Tbになるようにt(Vkh)がTn＋Tcに制御され、動作点Ｄ（Vo＝Vd＜Vc）では、時間t(Vgh)がTd＜Tcになるように時間t(Vkh)がTn＋Tdに制御される。

【0052】

動作点Ｄでは、時間t(Vgh)がTd＝Tminとなり、時間t(Vkh)は、最小パルス幅Tminよりも長いTn＋Tdとなる。つまり、動作点Ｄ（Vo＝Vd）で電流制限モードの制御が成立するためには、時間T(Vgh)がTd＝Tminとなることが条件になるが、主制御回路１８は、時間t(Vkh)を最小パルス幅Tminよりも長い時間Tn+Tdに制御すればよいので、電流制限モードの制御を適切に実行することができる。

【0053】

さらに、動作点Ｅ（Vo＝Ve＜Vd）では、時間t(Vgh)がTe＜Td＝Tminとなり、時間t(Vkh)が、最小パルス幅Tminよりも長いTn＋Teとなる。つまり、動作点Ｅ（Vo＝Ve＜Vd）で電流制限モードの制御が成立するためには、時間t(Vgh)がTe＜Td＝Tminとなることが条件になるが、主制御回路１８は、時間t(Vkh)を最小パルス幅Tminよりも長い時間Tn+Teに制御すればよいので、電流制限モードの制御を適切に実行することができる。したがって、出力電流Ioは、動作点Ｂから動作点Ｅまでの間、Vo-Io特性が概ね定電力カーブ（Vo・Io≒一定）になるように制限されることになる。

【0054】

このように、スイッチング電源装置５０は、駆動パルスVkがハイレベルに転じた後、規定時間Tnが経過した時にゲート電圧Vgがハイレベルに転じる構成になっているので、出力電圧Voが非常に低い動作点Ｄ～Ｅにおいても、電流制限モードの制御（過電流保護の制御）が可能になり、出力電流Ioが定電力カーブから外れて急増するのを回避することができる。また、スイッチング電源５０は、動作点Ｄ～Ｅにおいてもゲート電圧Vgの立ち上がりは非常に急峻で、素早くゲート閾値電圧Vthを通過して高い電圧に達するので、従来のスイッチング電源装置３２のような問題（動作点Ｄ～Ｅで主スイッチング素子１２のクロス損失や導通損失が急増するという問題）は発生しない。

【0055】

なお、規定時間Tnの長さは、最小パルス幅Tminの長さやその他の事情に鑑みて個別に設定されるが、例えば、1/2・Tmin≦Tn≦2・Tminの範囲に設定することが好ましい。上述した動作点Ｄ，Ｅの説明から分かるように、規定時間Tnを長くしてTn＞Tminにすれば、出力電圧Voがほぼゼロボルトに低下するまで、電流制限モードの制御が可能になる。しかし、規定時間Tnを長くし過ぎると、主スイッチング素子１２の最大オン時間（時間t(Vgh)の最大値）が実質的に短くなり、例えば「入力電圧Viが低い時に出力電圧安定化モードの制御が不能になる」等の別の弊害が生じる可能性があるので、規定時間Tnは、Tn≦2・Tminの範囲に設定することが好ましい。また、規定時間Tnを短くしてTn＜Tminにすると、出力電圧Voがゼロボルト付近まで低下した時に電流制限モードの制御が不能になるケースが想定されるが、規定時間TnがTn≧1/2・Tminの範囲であれば、電流制限モードの制御が不能になったとしても、出力電流Ioの増加量は大幅に抑えられる。

【0056】

ここまで、スイッチング電源装置５０の電力変換回路１６がＦＢコンバータの場合の動作を説明したが、電力変換回路１６がＳＦコンバータの場合も、類似した動作になる。ＳＦコンバータの場合、スイッチング電源装置５０のVo-Io特性は図３（ｂ）のように表され、動作点Ａ～Ｅの動作波形は図４（ａ）～（ｃ）とほぼ同じになる。そして、ＳＦコンバータの場合もＦＢコンバータの場合と同様に、出力電圧Voが非常に低い動作点Ｄ～Ｅにおいても、電流制限モードの制御（過電流保護の制御）が可能になり、出力電流Ioが定電流カーブから外れて急増するのを回避することができる。また、従来のスイッチング電源装置３２のような問題（動作点Ｄ～Ｅで主スイッチング素子１２のクロス損失や導通損失が急増するという問題）も発生しない。

【0057】

以上説明したように、スイッチング電源装置５０は、駆動パルス伝送路５２の所定の位置に補助スイッチング素子５４を挿入し、補助スイッチング素子５４を適切なタイミングでオンさせるという独特な構成を備えているので、主制御回路１８の最小パルス幅Tminが原因で電流制限モードの制御が不能になってしまうという問題を容易に回避することができる。また、補助スイッチング素子５４をＰＮＰ型のバイポーラトランジスタ５４を使用しているので、補助スイッチング素子５４のオンオフを制御する補助制御回路５６を、補助コンデンサ５８及び補助抵抗６０を用いてシンプル且つ安価に構成することができ、規定時間Tnの設定の容易に変更することができる。

【0058】

なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、補助スイッチング素子及び補助制御回路の構成は、図２に示す補助スイッチング素子５４及び補助制御回路５６とは異なる構成にすることができる。図２では、補助スイッチング素子５４をＰＮＰ型のバイポーラトランジスタとし、補助制御回路５６を補助コンデンサ５８及び補助抵抗６０で構成しているが、例えば図５（ａ）に示すように、補助スイッチング素子５４をＰチャネルのＭＯＳ型ＦＥＴに置き換えることも可能であり、ほぼ同様の動作を行うことができる。この場合、補助コンデンサ５８は、ＭＯＳ型ＦＥＴのゲートソース間の寄生容量５８ａとこれに並列接続されたコンデンサ素子５８ｂとで構成されることになる。また、条件が合えば、補助コンデンサ５８を寄生容量５８ａだけで構成し、コンデンサ素子５８ｂを削除して部品点数を減らすことも可能である。勿論、本発明の目的とする動作が可能であれば、図２や図５（ａ）とは異なる全く構成にしてもよい。

【0059】

補助スイッチング素子は、充電経路の中の、放電経路の断続に影響しない位置に挿入されて、充電経路を断続するものであればよい。したがって、スイッチング電源装置５０の場合、図１に示すように、補助スイッチング素子５４をゲート抵抗２４の一端であるP1点に挿入しているが、ゲート抵抗２４の他端であるP2点に挿入してもよく、同様の作用効果が得られる。しかし、ゲート抵抗２６の一端であるP3点やゲート抵抗２６の他端であるP4点に挿入すると、補助スイッチング素子５４のオンオフが放電経路３０の断続にも影響するので、P3点やP4点に挿入することはできない。

【0060】

駆動パルス伝送路には、主スイッチング素子のゲート電圧の変化速度を調節するため、ゲート抵抗を設けることが好ましい。ゲート抵抗は、主スイッチング素子のスイッチング速度を一定以下に抑えてスイッチングノイズを低減させることを主目的とする抵抗であり、抵抗値は、従来のスイッチング電源装置３２の抵抗３６のような大きい値に設定されるものではない。

【0061】

また、ゲート抵抗は、駆動パルス伝送路の前記充電経路の途中の位置、又は前記放電経路の途中の位置、又はその両方に挿入することができる。例えば、スイッチン電源装置５０の場合、図１に示すように、充電電流だけが流れる経路にゲート抵抗２４が挿入され、充電電流と放電電流の両方が流れる経路にゲート抵抗２６が挿入されているが、この回路構成は図５（ｂ）に示す回路構成と実質的に同じなので、当然、本発明の技術的範囲に含まれるものである。なお、ゲート抵抗は、必要なければ全て削除してもよい。

【0062】

上記のスイッチング電源装置５０の説明の中で、スイッチング電源装置５０は定電圧電源であり、電流制限モードの制御は過電流保護の制御として行われる説明した。その他の形態として、例えば図３（ｂ）に示すVo-Io特性の中の定電流カーブの領域（動作点Ｂ~Ｅの領域）を利用して定電流電源を構成することも可能であり、非常に低い出力電圧Voまで良好な定電流特性を得ることができる。なお、定電流電源を構成する場合、出力電圧安定化モードの制御は必須ではない。

【0063】

その他、電力変換回路は、フライバックコンバータ、シングルエンディッドフォワードコンバータ以外に、ハーフブリッジコンバータ、フルブリッジコンバータ、プッシュプルコンバータ等の絶縁型のコンバータでもよく、降圧チョッパ、昇圧チョッパ、昇降圧チョッパ等の非絶縁型コンバータであってもよい。本発明は非常に汎用性が高い技術であり、様々な方式のスイッチングコンバータに適用することができ、同様の作用効果を得ることができる。

【符号の説明】

【0064】

１０，３２，５０ スイッチング電源装置
１２ 主スイッチング素子
１６ 電力変換回路
１８ 主制御回路
２４，２６ ゲート抵抗
２８ 充電経路
３０ 放電経路
５２ 駆動パルス伝送路
５４ 補助スイッチング素子
５６ 補助制御回路
５８ 補助コンデンサ
６０ 補助抵抗
Ａ～Ｅ 動作点
Ith 基準値
Isw スイッチング電流
Tmin 最小パルス幅
Tn 規定時間
t(Vgh) ゲート電圧のハイレベルの時間
t(Vhk) 駆動パルスのハイレベルの時間
Vg ゲート電圧
Vi 入力電圧
Vk 駆動パルス
Vo 出力電圧
Vr 目標値

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】