ホーム > 特許ランキング > シチズン電子株式会社
▶ シチズン電子株式会社の特許一覧 ▶ シチズンホールディングス株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023136990
(43)【公開日】2023-09-29
(54)【発明の名称】分圧回路及び発光装置
(51)【国際特許分類】
H05B 45/30 20200101AFI20230922BHJP
H05B 45/46 20200101ALI20230922BHJP
H05B 45/10 20200101ALI20230922BHJP
H01L 33/00 20100101ALI20230922BHJP
【ＦＩ】
H05B45/30
H05B45/46
H05B45/10
H01L33/00 J
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022042950
(22)【出願日】2022-03-17
(71)【出願人】
【識別番号】000131430
【氏名又は名称】シチズン電子株式会社
(71)【出願人】
【識別番号】000001960
【氏名又は名称】シチズン時計株式会社
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100123582
【弁理士】
【氏名又は名称】三橋 真二
(74)【代理人】
【識別番号】100114018
【弁理士】
【氏名又は名称】南山 知広
(74)【代理人】
【識別番号】100180806
【弁理士】
【氏名又は名称】三浦 剛
(74)【代理人】
【識別番号】100160716
【弁理士】
【氏名又は名称】遠藤 力
(72)【発明者】
【氏名】堺 圭亮
【テーマコード（参考）】
3K273
5F241
【Ｆターム（参考）】
3K273AA10
3K273BA26
3K273CA02
3K273CA09
3K273CA14
3K273DA08
3K273EA06
3K273EA25
3K273EA35
3K273EA36
3K273FA03
3K273FA14
3K273FA26
3K273FA27
3K273GA29
5F241AA21
5F241BB07
5F241BB12
5F241BB34
5F241BC02
5F241BC03
5F241BC04
5F241BC12
5F241BC17
5F241BC34
5F241BC42
5F241BD04
(57)【要約】
【課題】低コストで製造可能な分圧回路を提供する。
【解決手段】分圧回路２０は、直列接続された複数の抵抗２３ａを有するラダー抵抗回路２３と、複数の抵抗２３ａの間にそれぞれが電気的に接続された複数の第１選択入力端子、複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び第１選択信号が第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続される第１選択出力端子を有する第１選択回路２４と、複数の抵抗２３ａの間にそれぞれが電気的に接続された複数の第２選択入力端子、複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び第２選択信号が第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続される第２選択出力端子を有する第２選択回路２５とを有する。
【選択図】図２
【解決手段】分圧回路２０は、直列接続された複数の抵抗２３ａを有するラダー抵抗回路２３と、複数の抵抗２３ａの間にそれぞれが電気的に接続された複数の第１選択入力端子、複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び第１選択信号が第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続される第１選択出力端子を有する第１選択回路２４と、複数の抵抗２３ａの間にそれぞれが電気的に接続された複数の第２選択入力端子、複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び第２選択信号が第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続される第２選択出力端子を有する第２選択回路２５とを有する。
【選択図】図２
【特許請求の範囲】
【請求項1】
直列接続された複数の抵抗を有するラダー抵抗回路と、
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第１選択入力端子、前記複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び前記第１選択信号が前記第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続される第１選択出力端子を有する第１選択回路と、
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第２選択入力端子、前記複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び前記第２選択信号が前記第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続される第２選択出力端子を有する第２選択回路と、
を有することを特徴とする分圧回路。
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第１選択入力端子、前記複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び前記第１選択信号が前記第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続される第１選択出力端子を有する第１選択回路と、
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第２選択入力端子、前記複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び前記第２選択信号が前記第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続される第２選択出力端子を有する第２選択回路と、
を有することを特徴とする分圧回路。
【請求項2】
一方の入力端子が前記第１選択出力端子に電気的に接続された第１オペアンプと、
一方の入力端子が前記第２選択出力端子に電気的に接続された第２オペアンプと、
を更に有する、請求項１に記載の分圧回路。
一方の入力端子が前記第２選択出力端子に電気的に接続された第２オペアンプと、
を更に有する、請求項１に記載の分圧回路。
【請求項3】
前記第１オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第１検出抵抗と、
前記第２オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第２検出抵抗と、
前記第１オペアンプの出力端子及び前記第１検出抵抗の一端に接続され、前記第１検出抵抗に印加される電圧が前記第１選択出力端子から出力される電圧と一致するように前記第１検出抵抗に流れる電流を制御する第１スイッチと、
前記第２オペアンプの出力端子及び前記第２検出抵抗の一端に接続され、前記第２検出抵抗に印加される電圧が前記第２選択出力端子から出力される電圧と一致するように前記第２検出抵抗に流れる電流を制御する第２スイッチと、
を更に有する、請求項２に記載の分圧回路。
前記第２オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第２検出抵抗と、
前記第１オペアンプの出力端子及び前記第１検出抵抗の一端に接続され、前記第１検出抵抗に印加される電圧が前記第１選択出力端子から出力される電圧と一致するように前記第１検出抵抗に流れる電流を制御する第１スイッチと、
前記第２オペアンプの出力端子及び前記第２検出抵抗の一端に接続され、前記第２検出抵抗に印加される電圧が前記第２選択出力端子から出力される電圧と一致するように前記第２検出抵抗に流れる電流を制御する第２スイッチと、
を更に有する、請求項２に記載の分圧回路。
【請求項4】
前記ラダー抵抗回路に並列接続され、前記ラダー抵抗回路の一端に所定の基準電圧を供給する基準検出抵抗を更に有する、請求項３に記載の分圧回路。
【請求項5】
選択された所望の電圧を前記ラダー抵抗回路に供給する電圧供給回路を更に有する、請求項１又は２に記載の分圧回路。
【請求項6】
前記電圧供給回路は、
直列接続された複数の電圧選択抵抗を有する電圧選択ラダー抵抗回路と、
前記複数の電圧選択抵抗の間にそれぞれが電気的に接続された複数の電圧選択入力端子、前記複数の電圧選択入力端子の何れか１つを選択する電圧選択信号が入力される電圧選択端子、及び前記電圧選択信号が前記電圧選択端子に入力されることによって選択された電圧選択入力端子に電気的に接続される電圧選択出力端子を有する電圧選択回路と、
を有する、請求項５に記載の分圧回路。
直列接続された複数の電圧選択抵抗を有する電圧選択ラダー抵抗回路と、
前記複数の電圧選択抵抗の間にそれぞれが電気的に接続された複数の電圧選択入力端子、前記複数の電圧選択入力端子の何れか１つを選択する電圧選択信号が入力される電圧選択端子、及び前記電圧選択信号が前記電圧選択端子に入力されることによって選択された電圧選択入力端子に電気的に接続される電圧選択出力端子を有する電圧選択回路と、
を有する、請求項５に記載の分圧回路。
【請求項7】
前記第１選択出力端子に電気的に接続され、前記第１選択出力端子から出力される電圧に応じた振幅を有する第１パルス信号を出力する第１パルス生成回路と、
前記第２選択出力端子に電気的に接続され、前記第２選択出力端子から出力される電圧に応じた振幅を有する第２パルス信号を出力する第２パルス生成回路と、
前記第１パルス生成回路に接続され、前記第１パルス信号が入力されたときに前記第１選択出力端子から出力される電圧に応じた第１定電流を出力する第１定電流回路と、
前記第２パルス生成回路に接続され、前記第２パルス信号が入力されたときに前記第２選択出力端子から出力される電圧に応じた第２定電流を出力する第２定電流回路と、
を更に有する、請求項１に記載の分圧回路。
前記第２選択出力端子に電気的に接続され、前記第２選択出力端子から出力される電圧に応じた振幅を有する第２パルス信号を出力する第２パルス生成回路と、
前記第１パルス生成回路に接続され、前記第１パルス信号が入力されたときに前記第１選択出力端子から出力される電圧に応じた第１定電流を出力する第１定電流回路と、
前記第２パルス生成回路に接続され、前記第２パルス信号が入力されたときに前記第２選択出力端子から出力される電圧に応じた第２定電流を出力する第２定電流回路と、
を更に有する、請求項１に記載の分圧回路。
【請求項8】
一対の電極対と、
前記一対の電極対から電流が供給されたときに、光を出射する第１発光素子群と、
前記第１発光素子群に並列接続され、前記一対の電極対から電流が供給されたときに、光を出射する第２発光素子群と、
第１基準電圧が入力され、前記第１基準電圧に応じた第１電流を前記第１発光素子群に流す第１電流制御回路と、
第２基準電圧が入力され、前記第２基準電圧に応じた第２電流を前記第２発光素子群に流す第２電流制御回路と、
基準電圧を分圧して前記第１基準電圧及び前記第２基準電圧を生成する分圧回路と、を有し、
前記分圧回路は、
一端に前記基準電圧が印加され、直列接続された複数の抵抗を有するラダー抵抗回路と、
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第１選択入力端子、前記複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び前記第１選択信号が前記第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続され、前記第１基準電圧を前記第１電流制御回路に出力する第１選択出力端子を有する第１選択回路と、
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第２選択入力端子、前記複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び前記第２選択信号が前記第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続され、前記第２基準電圧を前記第２電流制御回路に出力する第２選択出力端子を有する第２選択回路と、
を有することを特徴とする発光装置。
前記一対の電極対から電流が供給されたときに、光を出射する第１発光素子群と、
前記第１発光素子群に並列接続され、前記一対の電極対から電流が供給されたときに、光を出射する第２発光素子群と、
第１基準電圧が入力され、前記第１基準電圧に応じた第１電流を前記第１発光素子群に流す第１電流制御回路と、
第２基準電圧が入力され、前記第２基準電圧に応じた第２電流を前記第２発光素子群に流す第２電流制御回路と、
基準電圧を分圧して前記第１基準電圧及び前記第２基準電圧を生成する分圧回路と、を有し、
前記分圧回路は、
一端に前記基準電圧が印加され、直列接続された複数の抵抗を有するラダー抵抗回路と、
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第１選択入力端子、前記複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び前記第１選択信号が前記第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続され、前記第１基準電圧を前記第１電流制御回路に出力する第１選択出力端子を有する第１選択回路と、
前記複数の抵抗の間にそれぞれが電気的に接続された複数の第２選択入力端子、前記複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び前記第２選択信号が前記第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続され、前記第２基準電圧を前記第２電流制御回路に出力する第２選択出力端子を有する第２選択回路と、
を有することを特徴とする発光装置。
【請求項9】
前記第１発光素子群及び前記第２発光素子群に並列接続され、前記一対の電極対から電流が供給されたときに、光を出射する第３発光素子群を更に有し、
前記分圧回路は、前記ラダー抵抗回路に並列接続され、前記ラダー抵抗回路の一端に所定の基準電圧を供給する基準検出抵抗を更に有し、
前記第１電流制御回路は、一方の入力端子が前記第１選択出力端子に電気的に接続された第１オペアンプ、前記第１オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第１検出抵抗、及び前記第１発光素子群に一端が接続され且つ前記前記第１オペアンプの出力端子及び前記第１検出抵抗の一端に他端が接続され、前記第１検出抵抗に印加される電圧が前記第１選択出力端子から出力される電圧と一致するように前記第１検出抵抗に流れる電流を制御する第１スイッチを有し、
前記第２電流制御回路は、一方の入力端子が前記第２選択出力端子に電気的に接続された第２オペアンプ、前記第２オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第２検出抵抗、及び前記第２発光素子群に一端が接続され且つ前記第２オペアンプの出力端子及び前記第２検出抵抗の一端に他端が接続され、前記第２検出抵抗に印加される電圧が前記第２選択出力端子から出力される電圧と一致するように前記第２検出抵抗に流れる電流を制御する第２スイッチを有し、
前記基準電圧は、前記第１スイッチ及び前記第２スイッチの一端に印加される電圧よりも低い、請求項８に記載の発光装置。
前記分圧回路は、前記ラダー抵抗回路に並列接続され、前記ラダー抵抗回路の一端に所定の基準電圧を供給する基準検出抵抗を更に有し、
前記第１電流制御回路は、一方の入力端子が前記第１選択出力端子に電気的に接続された第１オペアンプ、前記第１オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第１検出抵抗、及び前記第１発光素子群に一端が接続され且つ前記前記第１オペアンプの出力端子及び前記第１検出抵抗の一端に他端が接続され、前記第１検出抵抗に印加される電圧が前記第１選択出力端子から出力される電圧と一致するように前記第１検出抵抗に流れる電流を制御する第１スイッチを有し、
前記第２電流制御回路は、一方の入力端子が前記第２選択出力端子に電気的に接続された第２オペアンプ、前記第２オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第２検出抵抗、及び前記第２発光素子群に一端が接続され且つ前記第２オペアンプの出力端子及び前記第２検出抵抗の一端に他端が接続され、前記第２検出抵抗に印加される電圧が前記第２選択出力端子から出力される電圧と一致するように前記第２検出抵抗に流れる電流を制御する第２スイッチを有し、
前記基準電圧は、前記第１スイッチ及び前記第２スイッチの一端に印加される電圧よりも低い、請求項８に記載の発光装置。
【請求項10】
前記第１発光素子群、前記第２発光素子群及び前記第３発光素子群のそれぞれは、直列接続された複数の発光素子を有し、
前記第３発光素子群が有する前記複数の発光素子の直列数は、前記第１発光素子群及び前記第２発光素子群が有する前記複数の発光素子の直列数よりも多い、請求項９に記載の発光装置。
前記第３発光素子群が有する前記複数の発光素子の直列数は、前記第１発光素子群及び前記第２発光素子群が有する前記複数の発光素子の直列数よりも多い、請求項９に記載の発光装置。
【請求項11】
前記第３発光素子群と前記ラダー抵抗回路及び前記基準検出抵抗との間に配置される降圧素子を更に有する、請求項９又は１０に記載の発光装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、分圧回路及び発光装置に関する。
【背景技術】
【0002】
それぞれが複数の発光素子を有する複数の発光素子群と、複数の発光素子群に供給する電流値を制御する電流制御回路を有する発光装置が知られている（例えば、特許文献１を参照）。特許文献１に記載される発光装置は、第１検出抵抗、並びに可変抵抗を有し且つ第１検出抵抗に並列接続される第２抵抗対及び第３抵抗対とを有する分圧回路を有する。特許文献１に記載される発光装置は、第２抵抗対及び第３抵抗対が有する可変抵抗の抵抗値を変化させることで、複数の発光素子群に供給される電流を連続的に変化させ、複数の発光素子群のそれぞれから所望の光量の光を出射させることができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０２１／１８２４０８号
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載される発光装置は、第２抵抗対及び第３抵抗対としてデジタルポテンションメータとも称されるデジタル可変抵抗が使用される。しかしながら、デジタルポテンションメータは、抵抗素子と比較して高価であり、高価なデジタルポテンションメータを２つ配置することにより、分圧抵抗の製造コストが上昇するおそれがある。
【0005】
本発明は、このような課題を解決するものであり、低コストで製造可能な分圧回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明に係る分圧回路は、直列接続された複数の抵抗を有するラダー抵抗回路と、複数の抵抗の間にそれぞれが電気的に接続された複数の第１選択入力端子、複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び第１選択信号が第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続される第１選択出力端子を有する第１選択回路と、複数の抵抗の間にそれぞれが電気的に接続された複数の第２選択入力端子、複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び第２選択信号が第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続される第２選択出力端子を有する第２選択回路とを有する。
【0007】
さらに、本発明に係る分圧回路は、一方の入力端子が第１選択出力端子に電気的に接続された第１オペアンプと、一方の入力端子が第２選択出力端子に電気的に接続された第２オペアンプとを更に有することが好ましい。
【0008】
さらに、本発明に係る分圧回路は、第１オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第１検出抵抗と、第２オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第２検出抵抗と、第１オペアンプの出力端子及び第１検出抵抗の一端に接続され、第１検出抵抗に印加される電圧が第１選択出力端子から出力される電圧と一致するように第１検出抵抗に流れる電流を制御する第１スイッチと、第２オペアンプの出力端子及び第２検出抵抗の一端に接続され、第２検出抵抗に印加される電圧が第２選択出力端子から出力される電圧と一致するように第２検出抵抗に流れる電流を制御する第２スイッチとを更に有することが好ましい。
【0009】
さらに、本発明に係る分圧回路は、ラダー抵抗回路に並列接続され、ラダー抵抗回路の一端に所定の基準電圧を供給する基準検出抵抗を更に有することが好ましい。
【0010】
さらに、本発明に係る分圧回路は、選択された所望の電圧をラダー抵抗回路に供給する電圧供給回路を更に有することが好ましい。
【0011】
さらに、本発明に係る分圧回路では、電圧供給回路は、直列接続された複数の電圧選択抵抗を有する電圧選択ラダー抵抗回路と、複数の電圧選択抵抗の間にそれぞれが電気的に接続された複数の電圧選択入力端子、複数の電圧選択入力端子の何れか１つを選択する電圧選択信号が入力される電圧選択端子、及び電圧選択信号が電圧選択端子に入力されることによって選択された電圧選択入力端子に電気的に接続される電圧選択出力端子を有する電圧選択回路とを有することが好ましい。
【0012】
さらに、本発明に係る分圧回路では、第１選択出力端子に電気的に接続され、第１選択出力端子から出力される電圧に応じた振幅を有する第１パルス信号を出力する第１パルス生成回路と、第２選択出力端子に電気的に接続され、第２選択出力端子から出力される電圧に応じた振幅を有する第２パルス信号を出力する第２パルス生成回路と、第１パルス生成回路に接続され、第１パルス信号が入力されたときに第１選択出力端子から出力される電圧に応じた第１定電流を出力する第１定電流回路と、第２パルス生成回路に接続され、第２パルス信号が入力されたときに第２選択出力端子から出力される電圧に応じた第２定電流を出力する第２定電流回路とを更に有することが好ましい。
【0013】
また、本発明に係る発光装置は、一対の電極対と、一対の電極対から電流が供給されたときに、光を出射する第１発光素子群と、第１発光素子群に並列接続され、一対の電極対から電流が供給されたときに、光を出射する第２発光素子群と、第１基準電圧が入力され、第１基準電圧に応じた第１電流を第１発光素子群に流す第１電流制御回路と、第２基準電圧が入力され、第２基準電圧に応じた第２電流を第２発光素子群に流す第２電流制御回路と、基準電圧を分圧して第１基準電圧及び第２基準電圧を生成する分圧回路と、を有し、分圧回路は、一端に基準電圧が印加され、直列接続された複数の抵抗を有するラダー抵抗回路と、複数の抵抗の間にそれぞれが電気的に接続された複数の第１選択入力端子、複数の第１選択入力端子の何れか１つを選択する第１選択信号が入力される第１制御端子、及び第１選択信号が第１制御端子に入力されることによって選択された第１選択入力端子に電気的に接続され、第１基準電圧を第１電流制御回路に出力する第１選択出力端子を有する第１選択回路と、複数の抵抗の間にそれぞれが電気的に接続された複数の第２選択入力端子、複数の第２選択入力端子の何れか１つを選択する第２選択信号が入力される第２制御端子、及び第２選択信号が第２制御端子に入力されることによって選択された第２選択入力端子に電気的に接続され、第２基準電圧を第２電流制御回路に出力する第２選択出力端子を有する第２選択回路とを有する。
【0014】
さらに、本発明に係る発光装置は、第１発光素子群及び第２発光素子群に並列接続され、一対の電極対から電流が供給されたときに、光を出射する第３発光素子群を更に有し、分圧回路は、ラダー抵抗回路に並列接続され、ラダー抵抗回路の一端に所定の基準電圧を供給する基準検出抵抗を更に有し、第１電流制御回路は、一方の入力端子が第１選択出力端子に電気的に接続された第１オペアンプ、第１オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第１検出抵抗、及び第１発光素子群に一端が接続され且つ第１オペアンプの出力端子及び第１検出抵抗の一端に他端が接続され、第１検出抵抗に印加される電圧が第１選択出力端子から出力される電圧と一致するように第１検出抵抗に流れる電流を制御する第１スイッチを有し、第２電流制御回路は、一方の入力端子が第２選択出力端子に電気的に接続された第２オペアンプ、第２オペアンプの他方の入力端子に一端が電気的に接続され且つ他端が接地される第２検出抵抗、及び第２発光素子群に一端が接続され且つ第２オペアンプの出力端子及び第２検出抵抗の一端に他端が接続され、第２検出抵抗に印加される電圧が第２選択出力端子から出力される電圧と一致するように第２検出抵抗に流れる電流を制御する第２スイッチを有し、基準電圧は、第１スイッチ及び第２スイッチの一端に印加される電圧よりも低いことが好ましい。
【0015】
さらに、本発明に係る発光装置では、第１発光素子群、第２発光素子群及び第３発光素子群のそれぞれは、直列接続された複数の発光素子を有し、第３発光素子群が有する複数の発光素子が直列数は、第１発光素子群及び第２発光素子群が有する複数の発光素子が直列数よりも多いことが好ましい。
【0016】
さらに、本発明に係る発光装置は、第３発光素子群とラダー抵抗回路及び基準検出抵抗との間に配置される降圧素子を更に有することが好ましい。
【発明の効果】
【0017】
本発明に係る分圧回路は、低コストで製造可能である。
【図面の簡単な説明】
【0018】
【発明を実施するための形態】
【0019】
以下、本発明に係る分圧回路及び発光装置について図を参照しつつ説明する。但し、本開示の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
【0020】
（第１実施形態に係る発光装置の構成および機能）
図１は、第１実施形態に係る発光装置の回路ブロック図である。
図１は、第１実施形態に係る発光装置の回路ブロック図である。
【0021】
発光装置１は、第１発光素子群１１と、第２発光素子群１２と、第３発光素子群１３と、分圧回路２０と、第１電流制御回路３０と、第２電流制御回路３５と、第１電極１０１と、第２電極１０２とを有する。発光装置１は、第１電極１０１及び第２電極１０２を介して電流源１００から電流が供給されることに応じて、第１発光素子群１１、第２発光素子群１２及び第３発光素子群１３のそれぞれが有する発光素子から光を出射する。また、発光装置１は、第１発光素子群１１～第３発光素子群１３が有する発光素子が発光するときに、第１発光素子群１１～第３発光素子群１３のそれぞれから出射される光の光量を制御装置１１０から入力される制御信号によって制御する。制御装置１１０は、ＭＣＵ（Micro Controller Unit）等の演算回路であり、分圧回路２０に電気的に接続され、Ｉ２Ｃ及びＳＰＩ等の所定の通信規格に基づいて制御信号を分圧回路２０に出力する。
【0022】
第１発光素子群１１は、直列接続された４個の第１発光素子１４により形成される。複数の第１発光素子１４のそれぞれは、第１電流Ｉ1が流れることにより、第１の色である例えば青色の光を出射するＬＥＤダイである。第１発光素子群１１に含まれる第１発光素子１４の数は、１、２若しくは３又は５以上でもよく、第１発光素子群１１に含まれる第１発光素子１４が直列接続された発光素子列の数は２以上であってもよい。
【0023】
第２発光素子群１２は、直列接続された４個の第２発光素子１６により形成される。複数の第２発光素子１６のそれぞれは、第２電流Ｉ2が流れることにより、第１の色である青色と異なる第２の色、例えば赤色の光を出射するＬＥＤダイである。第２発光素子群１２に含まれる第２発光素子１６の数は、１、２若しくは３又は５以上でもよく、第２発光素子群１２に含まれる第２発光素子１６が直列接続された発光素子列の数は２以上であってもよい。第２発光素子群１２に含まれる発光素子列の数は、第１発光素子群１１に含まれる発光素子列と同一であることが好ましい。また、第２発光素子１６は、青色の光を出射するＬＥＤダイと、ＬＥＤダイが出射した青色の光を赤色に変換する蛍光体等のＣＡＳＮ等の光変換材が含有され、且つ、ＬＥＤダイを封止する封止材とを有する発光素子であってもよい。
【0024】
第３発光素子群１３は、直列接続された５個の第３発光素子１８により形成される。複数の第３発光素子１８のそれぞれは、基準電流Ｉrefが流れることにより、第１の色である青色及び第２の色である赤色の双方と異なる例えば緑色である第３の色の光を出射するＬＥＤダイである。第３発光素子群１３に含まれる第３発光素子１８の数は、第１発光素子群１１に含まれる第１発光素子１４及び第２発光素子群１２に含まれる第２発光素子１６の数よりも多いことが好ましく、第３発光素子群１３に含まれる第３発光素子１８が直列接続された発光素子列の数は、２以上であってもよい。第３発光素子群１３に含まれる発光素子列の数は、第１発光素子群１１及び第２発光素子群１２に含まれる発光素子列と同一であることが好ましい。また、第３発光素子１８は、青色の光を出射するＬＥＤダイと、ＬＥＤダイが出射した青色の光を緑色に変換するＹＡＧ（Yttrium Aluminum Garnet）等の蛍光体等の光変換材が含有され、且つ、ＬＥＤダイを封止する封止材とを有する発光素子であってもよい。
【0025】
図２は、分圧回路２０の回路図である。
【0026】
分圧回路２０は、基準検出抵抗２１と、基準オペアンプ２２と、ラダー抵抗回路２３と、第１マルチプレクサ２４と、第２マルチプレクサ２５とを有する半導体装置であり、基準電圧Ｖrefを分圧して第１基準電圧Ｖ1及び第２基準電圧Ｖ2を生成する。分圧回路２０は、ラダー抵抗回路２３に印加される電圧を分圧して、第１発光素子群１１に流れる第１電流Ｉ1及び第２発光素子群１２に流れる第２電流Ｉ2の電流値を制御するために使用される第１基準電圧Ｖ1及び第１基準電圧Ｖ2を生成する。基準検出抵抗２１は、数Ω程度の抵抗値を有する抵抗であり、一端が入力端子ＩＮを介して第１発光素子群１１に接続され、他端が接地される。基準検出抵抗２１は、ラダー抵抗回路２３に並列接続され、第３発光素子群１３を介して基準電流Ｉrefが供給されることにより、両端に印加される電圧を基準電圧Ｖrefとして検出し、検出でした基準電圧Ｖrefをラダー抵抗回路２３の一端に供給する。
【0027】
基準オペアンプ２２は、非反転入力端子が基準検出抵抗２１の一端に接続され、反転入力端子が出力端子に接続されたオペアンプであり、基準検出抵抗２１の一端の電圧をラダー抵抗回路２３に出力するバッファ素子である。基準オペアンプ２２は、非反転入力端子に入力される基準電圧Ｖrefをラダー抵抗回路２３に出力する。
【0028】
ラダー抵抗回路２３は、直列接続された複数の抵抗２３ａを有し、一端が基準オペアンプ２２の出力端子に接続され、他端が接地され、基準オペアンプ２２を介して入力される基準検出抵抗２１の一端に印加される電圧を分圧する。抵抗２３ａの合成抵抗値は、数ｋΩ程度であり、基準検出抵抗２１の抵抗値よりも大きい。
【0029】
第１マルチプレクサ２４は、第１選択回路とも称され、複数の第１選択入力端子ＳＥＬＩＮ１、第１制御端子ＣＮＴ１及び第１選択出力端子ＳＥＬＯＵＴ１を有する。複数の第１選択入力端子ＳＥＬＩＮ１のそれぞれは、ラダー抵抗回路２３が有する複数の抵抗２３ａの一端にそれぞれが接続される。第１制御端子ＣＮＴ１は、複数の第１選択入力端子ＳＥＬＩＮ１の何れか１つを選択する第１選択信号ＳＥＬ１が制御装置１１０から入力される。第１選択出力端子ＳＥＬＯＵＴ１は、第１選択信号ＳＥＬ１が第１制御端子ＣＮＴ１に入力されることによって選択された第１選択入力端子ＳＥＬＩＮ１に電気的に接続される。第１マルチプレクサ２４は、選択された第１選択入力端子ＳＥＬＩＮ１に入力される分圧電圧を第１基準電圧Ｖ1として出力する。第１選択出力端子ＳＥＬＯＵＴ１は第１電流制御回路３０に接続され、第１マルチプレクサ２４は第１基準電圧Ｖ1を第１電流制御回路３０に出力する。マルチプレクサの回路構成は、良く知られているので、第１マルチプレクサ２４の回路構成の詳細な説明は省略する。
【0030】
第２マルチプレクサ２５は、第２選択回路とも称され、複数の第２選択入力端子ＳＥＬＩＮ２、第２制御端子ＣＮＴ２及び第２選択出力端子ＳＥＬＯＵＴ２を有し、第１マルチプレクサ２４に並列接続される。複数の第２選択入力端子ＳＥＬＩＮ２のそれぞれは、複数の第１選択入力端子ＳＥＬＩＮ１と共に、ラダー抵抗回路２３が有する複数の抵抗２３ａの一端にそれぞれが接続される。第２制御端子ＣＮＴ２は、複数の第２選択入力端子ＳＥＬＩＮ２の何れか１つを選択する第２選択信号ＳＥＬ２が制御装置１１０から入力される。第２選択出力端子ＳＥＬＯＵＴ２は、第２選択信号ＳＥＬ２が第２制御端子ＣＮＴ２に入力されることによって選択された第２選択入力端子ＳＥＬＩＮ２に電気的に接続される。第２マルチプレクサ２５は、選択された第２選択入力端子ＳＥＬＩＮ２に入力される分圧電圧を第２基準電圧Ｖ2として出力する。第２選択出力端子ＳＥＬＯＵＴ２は第２電流制御回路３５に接続され、第２マルチプレクサ２５は第２基準電圧Ｖ2を第２電流制御回路３５に出力する。第２マルチプレクサ２５の回路構成の詳細な説明は省略する。
【0031】
第１電流制御回路３０は、第１定電流回路とも称され、第１スイッチ３１と、第１検出抵抗３２と、第１コンパレータ３３とを有し、第１基準電圧Ｖ1が入力され、第１基準電圧Ｖ1に応じた第１電流Ｉ1を第１発光素子群１１に流す。第１スイッチ３１は、ｎＭＯＳＦＥＴであり、一端であるドレインが第１発光素子群１１に接続され、他端であるソースが第１検出抵抗３２の一端に接続され、制御端子であるゲートが第１コンパレータ３３の出力端子に接続される。第１検出抵抗３２の他端は、接地される。第１コンパレータ３３は、第１オペアンプとも称され、非反転入力端子である第１入力端子及び反転入力端子である第２入力端子の入力インピーダンスが非常に高く無限大と見なすことが可能である。第１コンパレータ３３の第１入力端子は、分圧回路２０が有する第１マルチプレクサ２４の第１選択出力端子ＳＥＬＯＵＴ１に接続され、第１基準電圧Ｖ1が入力される。第１コンパレータ３３の第２入力端子は、第１検出抵抗３２の一端に接続され、第１検出抵抗３２の両端の電圧である第１検出電圧ＶD1が入力される。第１コンパレータ３３は、入力される第１基準電圧Ｖ1と、第１検出抵抗３２に印加される第１検出電圧ＶD1とを比較して、第１基準電圧Ｖ1と第１検出電圧ＶD1が一致するように、第１スイッチ３１を制御する。
【0032】
第２電流制御回路３５は、第２定電流回路とも称され、第２スイッチ３６と、第２検出抵抗３７と、第２コンパレータ３８とを有し、第２基準電圧Ｖ2が入力され、第２基準電圧Ｖ2に応じた第２電流Ｉ2を第２発光素子群１２に流す。第２スイッチ３６は、ｎＭＯＳＦＥＴであり、一端であるドレインが第２発光素子群１２に接続され、他端であるソースが第２検出抵抗３７の一端に接続され、制御端子であるゲートが第２コンパレータ３８の出力端子に接続される。第２検出抵抗３７の他端は、接地される。第２コンパレータ３８は、第２オペアンプとも称され、非反転入力端子である第１入力端子及び反転入力端子である第２入力端子の入力インピーダンスが非常に高く無限大と見なすことが可能である。第２コンパレータ３８の第１入力端子は、分圧回路２０が有する第２マルチプレクサ２５の第２選択出力端子ＳＥＬＯＵＴ２に接続され、第２基準電圧Ｖ2が入力される。第２コンパレータ３８の第２入力端子は、第２検出抵抗３７の一端に接続され、第２検出抵抗３７の両端の電圧である第２検出電圧ＶD2が入力される。第２コンパレータ３８は、入力される第２基準電圧Ｖ2と、第２検出抵抗３７に印加される第２検出電圧ＶD2とを比較して、第２基準電圧Ｖ2と第２検出電圧ＶD2が一致するように、第２スイッチ３６を制御する。
【0033】
第１電極１０１及び第２電極１０２のそれぞれは、電流源１００に接続され、電流源１００から供給される電流を第１発光素子群１１、第２発光素子群１２及び第３発光素子群１３のそれぞれに供給する。電流源１００は、第１電極１０１に供給する電流を変更可能な可変定電流電源である。
【0034】
発光装置１では、分圧回路２０は、制御装置１１０から第１選択信号ＳＥＬ１及び第２選択信号ＳＥＬ２が入力されることに応じて出力される分圧電圧を第１電流制御回路３０及び第２電流制御回路３５に第１基準電圧Ｖ1及び第２基準電圧Ｖ2を出力する。第１電流制御回路３０及び第２電流制御回路３５は、分圧回路２０から入力される第１基準電圧Ｖ1及び第２基準電圧Ｖ2に応じた第１電流Ｉ1及び第２電流Ｉ2を第１発光素子群１１及び第２発光素子群１２に流す。
【0035】
第１電流制御回路３０及び第２電流制御回路３５は、第１基準電圧Ｖ1及び第２基準電圧Ｖ2が基準電圧Ｖrefに対して所望の比率になるように、第１電流Ｉ1及び第２電流Ｉ2をフィードバック制御する。第１基準電圧Ｖ1及び第２基準電圧Ｖ2が基準電圧Ｖrefに対して所望の比率になることで、第１発光素子群１１及び第２発光素子群１２に流れる第１電流Ｉ1及び第２電流Ｉ2は、第３発光素子群１３に流れる基準電流Ｉrefに対して所望の比率になる。例えば、第１基準電圧Ｖ1及び第２基準電圧Ｖ2の第１基準電圧Ｖrefに対する比率が３／５及び２／５であるとき、第１及び第２電流制御回路３０及び３５は、基準電流Ｉrefに対する比率が３／５及び２／５となるように第１電流Ｉ1及び第２電流Ｉ2を制御する。
【0036】
（第１実施形態に係る発光装置の作用効果）
発光装置１では、分圧回路２０は、単一のラダー抵抗回路２３によって分圧された分圧電圧を生成するので、デジタルポテンションメータを使用するよりも低コストで製造することができる。
発光装置１では、分圧回路２０は、単一のラダー抵抗回路２３によって分圧された分圧電圧を生成するので、デジタルポテンションメータを使用するよりも低コストで製造することができる。
【0037】
また、発光装置１では、並列接続される第１マルチプレクサ２４及び第２マルチプレクサ２５の第１選択出力端子ＳＥＬＯＵＴ１及び第２選択出力端子ＳＥＬＯＵＴ２は、オペアンプである第１コンパレータ３３及び第２コンパレータ３８の入力端子に接続される。第１及び第２マルチプレクサ２４及び２５の出力端子が接続されるオペアンプの入力端子は、入力インピーダンスは非常に大きいので、第１及び第２マルチプレクサ２４及び２５の出力端子は、オペアンプの出力端子に接続される素子から絶縁される。発光装置１では、並列接続される第１及び第２マルチプレクサ２４及び２５の出力端子がオペアンプの入力端子に接続されることで、第１マルチプレクサ２４及び第２マルチプレクサ２５のそれぞれを介してオペアンプの出力端子に接続される素子に印加される２つの信号が衝突してラダー抵抗回路２３の抵抗値が変化することを防止できる。
【0038】
また、発光装置１では、分圧回路２０の出力端子を定電流回路である第１電流制御回路３０及び第２電流制御回路３５に接続することで、分圧回路２０、第１電流制御回路３０及び第２電流制御回路３５は、２出力電圧可変型の定電流回路が形成される。分圧回路２０によって選択された第１基準電圧Ｖ1及び第２基準電圧Ｖ2が入力される。発光装置１では、２つの異なる電圧を出力する電圧可変型の定電流回路を簡易な構成で実現することができる。
【0039】
また、発光装置１では、ラダー抵抗回路２３の一端に基準検出抵抗２１を電気的に接続することで、第１電流制御回路３０及び第２電流制御回路３５は、基準検出抵抗２１に供給される電流に対して所望の比率の電流を流すように電流を制御することができる。
【0040】
また、発光装置１では、第１発光素子群１１及び第２発光素子群１２は直列接続された４個の第１発光素子１４及び第２発光素子１６を有するのに対し、第３発光素子群１３は直列接続された５個の第３発光素子１８を有する。発光装置１では、第３発光素子１８の直列数を第１発光素子１４及び第２発光素子１６の直列数よりも多くすることで、第１スイッチ３１及び第２スイッチ３６の任意の電流を流すのに十分なソース―ドレイン間電圧を確保することができる。
【0041】
（第２実施形態に係る発光装置の構成および機能）
図３は、第２実施形態に係る発光装置の回路ブロック図である。
図３は、第２実施形態に係る発光装置の回路ブロック図である。
【0042】
発光装置２は、第１発光素子群４１及び第２発光素子群４２を第１発光素子群１１、第２発光素子群１２及び第３発光素子群１３の代わりに有することが発光装置１と相違する。また、発光装置２は、分圧回路５０を分圧回路２０の代わりに有することが発光装置１と更に相違する。また、発光装置２は、電流源１００の代わりに第１電極１０１と第２電極１０２との間に電圧を印加する電圧源２００が接続されることが発光装置１と相違する。第１発光素子群４１及び第２発光素子群４２並びに分圧回路５０以外の発光装置２の構成要素の構成及び機能は、同一符号が付された発光装置１の構成要素の構成及び機能と同一なので、ここでは詳細な説明は省略する。
【0043】
第１発光素子群４１は、直列接続された４個の第１発光素子４４により形成される。第１発光素子４４は、青色の光を出射するＬＥＤダイと、蛍光体とを有するチップサイズパッケージ（Chip Scale Package、ＣＳＰ）型の発光素子である。第１発光素子４４が有する蛍光体は、例えばイットリウム・アルミニウム・ガーネット（Yttrium Aluminum Garnet、ＹＡＧ）蛍光体である黄色蛍光体、及び一例ではＣＡＳＮ又はＳＣＡＳＮ蛍光体である赤色蛍光体を含む。第１発光素子４４が有するＬＥＤダイが発光することに応じて第１発光素子４４から出射される光は、例えば色温度が６５００Ｋである寒色の光である。
【0044】
第２発光素子群４２は、直列接続された４個の第２発光素子４６により形成される。第２発光素子４６は、青色の光を出射するＬＥＤダイと、蛍光体とを有するチップサイズパッケージ（Chip Scale Package、ＣＳＰ）型の発光素子である。第２発光素子４６が有する蛍光体は、黄色蛍光体、緑色蛍光体及び赤色蛍光体を含む。黄色蛍光体は一例ではイットリウム・アルミニウム・ガーネット（Yttrium Aluminum Garnet、ＹＡＧ）蛍光体であり、緑色蛍光体は一例ではβサイアロン蛍光体であり、赤色蛍光体は一例ではＣＡＳＮ又はＳＣＡＳＮ蛍光体である。第２発光素子４６が有するＬＥＤダイが発光することに応じて第２発光素子４６から出射される光は、例えば色温度が２７００Ｋである暖色の光である。
【0045】
図４は、分圧回路５０の回路図である。
【0046】
分圧回路５０は、電圧供給回路５１を基準検出抵抗２１の代わりに有することが分圧回路２０と相違する。電圧供給回路５１以外の分圧回路５０の構成要素の構成及び機能は、同一符号が付された分圧回路２０の構成要素の構成及び機能と同一なので、ここでは詳細な説明は省略する。
【0047】
電圧供給回路５１は、電圧選択ラダー抵抗回路５２と、電圧選択マルチプレクサ５３と、電圧選択オペアンプ５４とを有し、発光装置２から出射される光の光量を調整する調光回路である。電圧選択ラダー抵抗回路５２は、直列接続された複数の抵抗５２ａを有し、一端が電源電圧ＶrefASに接続され、他端が接地され、元の基準電圧ＶrefASを分圧する。
【0048】
電圧選択マルチプレクサ５３は、電圧選択回路とも称され、複数の電圧選択入力端子ＶＳＥＬＩＮ、電圧選択端子ＶＣＮＴ及び電圧選択出力端子ＶＳＥＬＯＵＴを有する。複数の電圧選択入力端子ＶＳＥＬＩＮのそれぞれは、電圧選択ラダー抵抗回路５２が有する複数の抵抗５２ａの一端にそれぞれが接続される。電圧選択端子ＶＣＮＴは、複数の電圧選択入力端子ＶＳＥＬＩＮの何れか１つを選択する電圧選択信号ＶＳＥＬが制御装置１１０から入力される。電圧選択出力端子ＶＳＥＬＯＵＴは、電圧選択信号ＶＳＥＬが電圧制御端子ＣＮＴ３に入力されることによって選択された電圧選択入力端子ＶＳＥＬＩＮに電気的に接続される。電圧選択マルチプレクサ５３は、選択された電圧選択入力端子ＶＳＥＬＩＮに入力される分圧電圧を基準電圧Ｖrefとして出力する。電圧選択出力端子ＶＳＥＬＯＵＴは電圧選択オペアンプ５４の非反転入力端子に接続され、電圧選択マルチプレクサ５３は基準電圧Ｖrefを第１電流制御回路３０に出力する。電圧選択マルチプレクサ５３の回路構成の詳細な説明は省略する。
【0049】
電圧選択オペアンプ５４は、非反転入力端子が電圧選択マルチプレクサ５３の電圧選択出力端子ＶＳＥＬＯＵＴに接続され、反転入力端子が出力端子に接続されたオペアンプであり、基準電圧Ｖrefをラダー抵抗回路２３に出力するバッファ素子である。
【0050】
（第２実施形態に係る発光装置の作用効果）
発光装置２では、分圧回路５０が出射される光の光量を調整する電圧供給回路５１を有することで、ラダー抵抗回路２３、第１マルチプレクサ２４及び第２マルチプレクサ２５によって調色された調色比及び高い分解能を維持しつつ、出射される光を調光できる。
発光装置２では、分圧回路５０が出射される光の光量を調整する電圧供給回路５１を有することで、ラダー抵抗回路２３、第１マルチプレクサ２４及び第２マルチプレクサ２５によって調色された調色比及び高い分解能を維持しつつ、出射される光を調光できる。
【0051】
（第３実施形態に係る発光装置の構成および機能）
図５は、第３実施形態に係る発光装置の回路ブロック図である。
図５は、第３実施形態に係る発光装置の回路ブロック図である。
【0052】
発光装置３は、第３発光素子群１３ａを第１発光素子群１３の代わりに有することが発光装置１と相違する。また、発光装置３は、分圧回路６０及び第３電流制御回路７０を分圧回路２０の代わりに有することが発光装置１と相違する。また、発光装置３は、電流源１００の代わりに第１電極１０１と第２電極１０２との間に電圧を印加する電圧源２００が接続されることが発光装置１と相違する。分圧回路６０及び第３電流制御回路７０以外の発光装置３の構成要素の構成及び機能は、同一符号が付された発光装置１の構成要素の構成及び機能と同一なので、ここでは詳細な説明は省略する。第３発光素子群１３ａは、第３発光素子１８の直列数が５個ではなく４個であることが第３発光素子群１３と相違する。
【0053】
第１電流制御回路３０は、第１発光素子群１１に接続され、分圧回路６０から第１パルス信号Ｐ１が入力されることに応じて、第１発光素子群１１に流れる第１電流Ｉ1を制御する。第２電流制御回路３５は、第２発光素子群１２に接続され、分圧回路６０からパルス信号Ｐ２が入力されることに応じて、第２発光素子群１２に流れる第２電流Ｉ2を制御する。第３電流制御回路７０は、第３発光素子群１３に接続され、分圧回路６０からパルス信号Ｐ３が入力されることに応じて、第３発光素子群１３に流れる第１電流Ｉ3を制御する。
【0054】
図６は、分圧回路６０の回路図である。
【0055】
分圧回路６０は、第３マルチプレクサ６１、第１パルス生成回路６２、第２パルス生成回路６３及び第３パルス生成回路６４を有することが分圧回路２０と相違する。また、分圧回路６０は、基準検出抵抗２１を有さないことが分圧回路２０と相違する。第３マルチプレクサ６１～第３パルス生成回路６４以外の分圧回路６０の構成要素の構成及び機能は、同一符号が付された分圧回路２０の構成要素の構成及び機能と同一なので、ここでは詳細な説明は省略する。
【0056】
第３マルチプレクサ６１は、第３選択回路とも称され、複数の第３選択入力端子ＳＥＬＩＮ３、第３制御端子ＣＮＴ３及び第３選択出力端子ＳＥＬＯＵＴ３を有し、第１マルチプレクサ２４及び第２マルチプレクサ２５に並列接続される。複数の第３選択入力端子ＳＥＬＩＮ３のそれぞれは、複数の第１選択入力端子ＳＥＬＩＮ１及び複数の第２選択入力端子ＳＥＬＩＮ２と共に、ラダー抵抗回路２３が有する複数の抵抗２３ａの一端にそれぞれが接続される。第３制御端子ＣＮＴ３は、複数の第３選択入力端子ＳＥＬＩＮ３の何れか１つを選択する第３選択信号ＳＥＬ３が制御装置１１０から入力される。第３選択出力端子ＳＥＬＯＵＴ３は、第３選択信号ＳＥＬ３が第３制御端子ＣＮＴ３に入力されることによって選択された第３選択入力端子ＳＥＬＩＮ３に電気的に接続される。第３マルチプレクサ６１は、選択された第３選択入力端子ＳＥＬＩＮ３に入力される分圧電圧を第３基準電圧Ｖ3として出力する。第３マルチプレクサ６１の回路構成の詳細な説明は省略する。
【0057】
第１パルス生成回路６２は、第１電圧入力端子ＶＩＮ１、第１デューティ比入力端子ＲＡＴＥ１、及び第１パルス信号出力端子ＰＯＵＴ１を有し、第１電圧入力端子ＶＩＮ１に入力される電圧に応じた振幅を有する第１パルス信号Ｐ１を出力する。第１電圧入力端子ＶＩＮ１は、ＭＯＳＦＥＴのゲート等の入力インピーダンスが高い入力端子であり、第１マルチプレクサ２４の第１選択出力端子ＳＥＬＯＵＴ１に接続される。第１デューティ比入力端子ＲＡＴＥ１は制御装置１１０に接続され、第１パルス信号出力端子ＰＯＵＴ１は第１電流制御回路３０に接続される。第１電圧入力端子ＶＩＮ１は第１選択出力端子ＳＥＬＯＵＴ１から第１基準電圧Ｖ1が入力され、第１デューティ比入力端子ＲＡＴＥ１は第１デューティ比を示す第１デューティ比信号ＤＲ１が入力される。第１パルス生成回路６２は、第１選択出力端子ＳＥＬＯＵＴ１から入力される第１基準電圧Ｖ1に応じた振幅を有し且つ第１デューティ比信号ＤＲ１に対応する第１デューティ比を有する第１パルス信号Ｐ１を第１電流制御回路３０に出力する。第１電流制御回路３０は、第１パルス生成回路６２から第１パルス信号Ｐ１が入力されることに応じて、第１発光素子群１１をＰＷＭ調光制御する。
【0058】
第２パルス生成回路６３は、第２電圧入力端子ＶＩＮ２、第２デューティ比入力端子ＲＡＴＥ２、及び第２パルス信号出力端子ＰＯＵＴ２を有し、第２電圧入力端子ＶＩＮ２に入力される電圧に応じた振幅を有する第２パルス信号Ｐ２を出力する。第２電圧入力端子ＶＩＮ２は、ＭＯＳＦＥＴのゲート等の入力インピーダンスが高い入力端子であり、第２マルチプレクサ２５の第２選択出力端子ＳＥＬＯＵＴ２に接続される。第２デューティ比入力端子ＲＡＴＥ２は制御装置１１０に接続され、第２パルス信号出力端子ＰＯＵＴ２は第２電流制御回路３５に接続される。第２電圧入力端子ＶＩＮ２は第２選択出力端子ＳＥＬＯＵＴ２から第２基準電圧Ｖ2が入力され、第２デューティ比入力端子ＲＡＴＥ２は第２デューティ比を示す第２デューティ比信号ＤＲ２が入力される。第２パルス生成回路６３は、第２選択出力端子ＳＥＬＯＵＴ２から入力される第２基準電圧Ｖ2に応じた振幅を有し且つ第２デューティ比信号ＤＲ２に対応する第２デューティ比を有する第２パルス信号Ｐ２を第２電流制御回路３５に出力する。第２電流制御回路３５は、第２パルス生成回路６３から第２パルス信号Ｐ２が入力されることに応じて、第２発光素子群１２をＰＷＭ調光制御する。
【0059】
第３パルス生成回路６４は、第３電圧入力端子ＶＩＮ３、第３デューティ比入力端子ＲＡＴＥ３、及び第３パルス信号出力端子ＰＯＵＴ３を有し、第３電圧入力端子ＶＩＮ３に入力される電圧に応じた振幅を有する第３パルス信号Ｐ３を出力する。第３電圧入力端子ＶＩＮ３は、ＭＯＳＦＥＴのゲート等の入力インピーダンスが高い入力端子であり、第３マルチプレクサ６１の第３選択出力端子ＳＥＬＯＵＴ３に接続される。第３デューティ比入力端子ＲＡＴＥ３は制御装置１１０に接続され、第３パルス信号出力端子ＰＯＵＴ３は第３電流制御回路７０に接続される。第３電圧入力端子ＶＩＮ３は第３選択出力端子ＳＥＬＯＵＴ３から第３基準電圧Ｖ3が入力され、第３デューティ比入力端子ＲＡＴＥ３は第３デューティ比を示す第３デューティ比信号ＤＲ３が入力される。第３パルス生成回路６４は、第３選択出力端子ＳＥＬＯＵＴ３から入力される第３基準電圧Ｖ3に応じた振幅を有し且つ第３デューティ比信号ＤＲ３に対応する第３デューティ比を有する第３パルス信号Ｐ３を第３電流制御回路７０に出力する。第３電流制御回路７０は、第３パルス生成回路６４から第３パルス信号Ｐ３が入力されることに応じて、第３発光素子群１３をＰＷＭ調光制御する。
【0060】
第３電流制御回路７０は、第３定電流回路とも称され、第３スイッチ７１と、第３検出抵抗７２と、第３コンパレータ７３とを有する。第３スイッチ７１は、ｎＭＯＳＦＥＴであり、一端であるドレインが第３発光素子群１３に接続され、他端であるソースが第３検出抵抗７２の一端に接続され、制御端子であるゲートが第３コンパレータ７３の出力端子に接続される。第３検出抵抗７２の他端は、接地される。第３コンパレータ７３は、第３オペアンプとも称され、非反転入力端子である第１入力端子及び反転入力端子である第２入力端子の入力インピーダンスが非常に高く無限大と見なすことが可能である。第３コンパレータ７３の第１入力端子は、分圧回路６０が第３パルス生成回路６４の第３パルス信号出力端子ＰＯＵＴ３に接続され、第３パルス信号Ｐ３が入力される。第３コンパレータ７３の第２入力端子は、第３検出抵抗７２の一端に接続され、第３検出抵抗７２の両端の電圧である第３検出電圧ＶD3が入力される。第３コンパレータ７３は、入力される第３パルス信号Ｐ３に対応する電圧と、第１検出抵抗７２に印加される第３検出電圧ＶD3とを比較して、第３パルス信号Ｐ３に対応する電圧が第３検出電圧ＶD3と一致するように、第１スイッチ７１を制御する。
【0061】
（第３実施形態に係る発光装置の作用効果）
発光装置３では、分圧回路６０は、第１マルチプレクサ２４、第２マルチプレクサ２５及び第３マルチプレクサ６１から出力される第１基準電圧Ｖ1、第２基準電圧Ｖ2及び第３基準電圧Ｖ3に応じた振幅を有する第１～第３パルス信号Ｐ１～Ｐ３を出力する。発光装置３では、第１電流制御回路３０、第２電流制御回路３５及び第３電流制御回路７０は、所望の電圧に応じた振幅を有する第１～第３パルス信号Ｐ１～Ｐ３によって第１発光素子群１１～第３発光素子群１３から出射される光の光量をＰＷＭ制御する。発光装置３では、第１～第３パルス信号Ｐ１～Ｐ３の振幅を制御することで、第１発光素子群１１～第３発光素子群１３から出射される光の光量を所望の光量とすることができる。
発光装置３では、分圧回路６０は、第１マルチプレクサ２４、第２マルチプレクサ２５及び第３マルチプレクサ６１から出力される第１基準電圧Ｖ1、第２基準電圧Ｖ2及び第３基準電圧Ｖ3に応じた振幅を有する第１～第３パルス信号Ｐ１～Ｐ３を出力する。発光装置３では、第１電流制御回路３０、第２電流制御回路３５及び第３電流制御回路７０は、所望の電圧に応じた振幅を有する第１～第３パルス信号Ｐ１～Ｐ３によって第１発光素子群１１～第３発光素子群１３から出射される光の光量をＰＷＭ制御する。発光装置３では、第１～第３パルス信号Ｐ１～Ｐ３の振幅を制御することで、第１発光素子群１１～第３発光素子群１３から出射される光の光量を所望の光量とすることができる。
【0062】
例えば、第１発光素子群１１～第３発光素子群１３から出射される光の光量が相違するとき、第１～第３パルス信号Ｐ１～Ｐ３の振幅を制御することで、第１発光素子群１１～第３発光素子群１３から出射される光の光量が一致するようにプリセットできる。第１～第３パルス信号Ｐ１～Ｐ３の振幅が同一であるとき、第１発光素子群１１～第３発光素子群１３から出射される光の光量が１．１：１．０：０．９である場合、第１～第３パルス信号Ｐ１～Ｐ３の振幅は０．９：１．０：１．１にプリセットされる。第１～第３パルス信号Ｐ１～Ｐ３の振幅が０．９：１．０：１．１にプリセットされることで、第１発光素子群１１～第３発光素子群１３は、同一の光量を有する光を出射することができる。
【0063】
（実施形態に係る分圧回路の変形例）
発光装置１及び２では、第１マルチプレクサ２４及び第２マルチプレクサ２５は、オペアンプの入力端子に接続されるが、実施形態に係る発光装置では、第１マルチプレクサ２４及び第２マルチプレクサ２５は、高インピーダンス端子に接続されていればよい。
発光装置１及び２では、第１マルチプレクサ２４及び第２マルチプレクサ２５は、オペアンプの入力端子に接続されるが、実施形態に係る発光装置では、第１マルチプレクサ２４及び第２マルチプレクサ２５は、高インピーダンス端子に接続されていればよい。
【0064】
また、発光装置１及び２では、ラダー抵抗回路２３は、２つのマルチプレクサである第１マルチプレクサ２４及び第２マルチプレクサ２５に接続されるが、実施形態に係る発光装置では、ラダー抵抗回路２３は、３つ以上のマルチプレクサに接続されてもよい。
【0065】
また、発光装置１～３では、分圧回路２０、５０及び６０は、第１電流制御回路３０、第２電流制御回路３５及び第３電流制御回路７０と別の回路として形成されるが、実施形態に係る発光装置では、分圧回路は、電流制御回路を含んでもよい。また、実施形態に係る発光装置では、分圧回路は、電流制御回路を定電流回路として含んでもよい。
【0066】
また、発光装置１では、分圧回路２０において、基準オペアンプ２２は、バッファ素子として機能するが、実施形態に係る発光装置では、基準オペアンプ２２は、１０倍等のゲインを有するアンプ素子として機能してもよい。基準オペアンプ２２がアンプ素子として機能するとき、基準検出抵抗２１の抵抗値が小さくなり、基準検出抵抗２１が消費する電力が低減され、実施形態に係る発光装置は、低消費電力化される。
【0067】
また、発光装置１では、第１発光素子１１及び第２発光素子１２の直列数は４個であり、第３発光素子１３の直列数は５個であるが、実施形態に係る発光装置では、第３発光素子１３の直列数が第１発光素子１１及び第２発光素子１２の直列数よりも多ければよい。
【0068】
また、実施形態に係る発光装置では、第３発光素子１３の直列数を第１発光素子１１及び第２発光素子１２の直列数よりも多くする代わりに、第３発光素子群１３と基準検出抵抗２１と及びラダー抵抗回路２３の間に降圧素子を配置してもよい。第３発光素子群１３と基準検出抵抗２１と及びラダー抵抗回路２３の間に配置される降圧素子は、順方向に接続されたダイオードであってもよく、逆方向に接続されたツェナーダイオードであってもよい。第３発光素子群１３と基準検出抵抗２１と及びラダー抵抗回路２３の間に降圧素子が配置されるとき、第３発光素子１３の直列数は、第１発光素子１１及び第２発光素子１２の直列数以下であってもよい。
【0069】
また、発光装置３では、第１～第３パルス信号Ｐ１～Ｐ３の振幅をプリセットするが、実施形態に係る発光装置では、第１検出抵抗３２，第２検出抵抗３７及び第３検出抵抗７２の抵抗値をプリセットしてもよい。
【符号の説明】
【0070】
１～３ 発光装置
１１、４１ 第１発光素子群
１２、４２ 第２発光素子群
１３ 第３発光素子群
２０、５０、６０ 分圧回路
２３ ラダー抵抗回路
２４ 第１マルチプレクサ
２５ 第２マルチプレクサ
３０ 第１電流制御回路
３５ 第２電流制御回路
７０ 第３電流制御回路
１１、４１ 第１発光素子群
１２、４２ 第２発光素子群
１３ 第３発光素子群
２０、５０、６０ 分圧回路
２３ ラダー抵抗回路
２４ 第１マルチプレクサ
２５ 第２マルチプレクサ
３０ 第１電流制御回路
３５ 第２電流制御回路
７０ 第３電流制御回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】