特開 2023-137907 電子部品の実装構造及び実装方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023137907

(43)【公開日】2023-09-29

(54)【発明の名称】電子部品の実装構造及び実装方法

(51)【国際特許分類】

   H05K 3/34 20060101AFI20230922BHJP

   H05K 1/18 20060101ALI20230922BHJP

【ＦＩ】

H05K3/34 502D

H05K1/18 J

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022044344

(22)【出願日】2022-03-18

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100145713

【弁理士】

【氏名又は名称】加藤 竜太

(74)【代理人】

【識別番号】100165157

【弁理士】

【氏名又は名称】芝 哲央

(72)【発明者】

【氏名】佐藤 大智

【テーマコード（参考）】

5E319

5E336

【Ｆターム（参考）】

5E319AA03

5E319AB06

5E319AC02

5E319AC04

5E319AC11

5E319BB05

5E319CC33

5E319GG03

5E336AA04

5E336BB15

5E336BB18

5E336CC31

5E336CC53

5E336GG06

(57)【要約】

【課題】外部電極を電極パッドに確実に接触させて良好な接合状態を得ることができる電子部品の実装構造及び実装方法を提供する。
【解決手段】基板３０上に互いに離間して配置された少なくとも２つの電極パッド４０に、電子部品である積層セラミックコンデンサ１０が備える少なくとも２つの外部電極２０のそれぞれが電極パッド４０に接続して配置される実装構造であって、基板３０の表面における電極パッド４０の周囲には、レジスト膜３２が設けられており、電極パッド４０に配置された状態の外部電極２０とレジスト膜３２との間には、基板３０の表面３０ａの方向で離間する所定の離間距離が設定されており、外部電極２０の少なくとも表面層である第２のめっき層２７は、Ｓｎを９９ｗｔ％以上含む。
【選択図】図７

【特許請求の範囲】

【請求項1】

基板の上に互いに離間して配置された少なくとも２つの電極パッドに、電子部品が備える少なくとも２つの外部電極のそれぞれが前記電極パッドに接続して配置される実装構造であって、
前記基板の表面における前記電極パッドの周囲には、レジスト膜が設けられており、
前記電極パッドに配置された状態の前記外部電極と前記レジスト膜との間には、前記基板の表面方向で離間する所定の離間距離が設定されており、
前記外部電極の少なくとも表面層は、Ｓｎを９９ｗｔ％以上含む、電子部品の実装構造。

【請求項2】

前記離間距離は、前記電子部品の寸法公差の３０．８％以上である、請求項１に記載の電子部品の実装構造。

【請求項3】

前記離間距離は、０．００４ｍｍ以上である、請求項１または２に記載の電子部品の実装構造。

【請求項4】

前記電子部品は、前記外部電極として、互いに離間する第１の外部電極及び第２の外部電極を備え、
前記第１の外部電極及び前記第２の外部電極のそれぞれは、互いに離間する方向に沿った長さ方向及び当該長さ方向に直交する幅方向を有し、
前記電極パッドは、前記第１の外部電極が接続して配置される第１の電極パッドと、前記第２の外部電極が接続して配置される第２の電極パッドと、を含み、
前記第１の電極パッド及び前記第２の電極パッドはともに略矩形状であって、離間部を間に挟んで前記長さ方向に互いに離間して並列しており、
前記第１の電極パッド及び前記第２の電極パッドのそれぞれは、
前記幅方向に沿っている辺であって、前記離間部側である内側に配置されて互いに対向する第３の辺と、前記長さ方向において前記離間部から離れた外側に配置された第１の辺と、
前記外部電極の長さ方向に沿っている辺であって、互いに対向する第２の辺及び第４の辺と、を有し、
前記第１の辺の長さ及び前記第３の辺の長さは、前記外部電極における前記幅方向に沿った長さの１１０％以上１１５％以下であり、
前記第２の辺の長さ及び前記第４の辺の長さは、前記外部電極における前記長さ方向に沿った長さの１１０％以上１１５％以下である、請求項１～３のいずれか１項に記載の電子部品の実装構造。

【請求項5】

前記離間部には前記レジスト膜が設けられず、前記基板の表面が露出している、請求項４に記載の電子部品の実装構造。

【請求項6】

請求項１～５のいずれか１項に記載の電子部品の実装構造における前記電極パッドに、前記外部電極を配置する実装方法であって、
前記電極パッドにフラックスを塗布するステップと、
前記外部電極を、前記フラックスが塗布された前記電極パッド上に載置するステップと、
リフローするステップと、を備える、電子部品の実装方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品の実装構造及び実装方法に関する。

【背景技術】

【0002】

従来、回路を有する基板に、積層セラミックコンデンサやインダクタ等の２端子電子部品の外部電極を、基板に設けられた一対の電極パッドにそれぞれ半田付けに代表される金属接合手段で接続して配置する実装構造が知られている（特許文献１等参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３－１０５９６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

通常、この種の実装構造においては、基板の表面に回路を保護するレジスト膜が設けられ、電極パッドはそのレジスト膜で囲まれている。電極パッドは、外部電極に対応する所定面積を有して基板表面に露出しているが、レジスト膜の設計によっては、外部電極の一部がレジスト膜に載った状態となることにより、外部電極が電極パッドに対して適切な状態に配置されず、半田付けが不十分になる場合がある。

【0005】

そこで本発明は、外部電極がレジスト膜に干渉しにくくなることにより外部電極を電極パッドに確実に接触させることができ、良好な接合状態を得ることができる電子部品の実装構造及び実装方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の電子部品の実装構造は、基板上に互いに離間して配置された少なくとも２つの電極パッドに、電子部品が備える少なくとも２つの外部電極のそれぞれが前記電極パッドに接続して配置される実装構造であって、前記基板の表面における前記電極パッドの周囲には、レジスト膜が設けられており、前記電極パッドに配置された状態の前記外部電極と前記レジスト膜との間には、前記基板の表面方向で離間する所定の離間距離が設定されており、前記外部電極の少なくとも表面層は、Ｓｎを９９ｗｔ％以上含む。

【発明の効果】

【0007】

本発明によれば、外部電極がレジスト膜に干渉しにくくなることにより外部電極を電極パッドに確実に接触させることができ、良好な接合状態を得ることができる電子部品の実装構造及び実装方法を提供することができる。

【図面の簡単な説明】

【0008】

【図1】実施形態に係る積層セラミックコンデンサの概略斜視図である。

【図2】図１のII－II断面図である。

【図3】図２のIII部の拡大図である。

【図4】実施形態に係る積層セラミックコンデンサの実装構造を示す平面図である。

【図5】図４のＶ－Ｖ断面図である。

【図6】実施形態に係る積層セラミックコンデンサの実装方法の工程例を示すフローである。

【図7】実施形態の積層セラミックコンデンサの外部電極と電極パッドの寸法及び配置の関係を説明するための平面図である。

【発明を実施するための形態】

【0009】

以下、図面を参照しながら実施形態について説明する。実施形態は、図１及び図２に示す積層セラミックコンデンサ１０を基板に実装する構造及び方法に関する。はじめに、積層セラミックコンデンサ１０について説明する。

【0010】

図１は、実施形態に係る積層セラミックコンデンサ１０の概略斜視図である。図２は、図１に示すII－II線に沿った断面図である。

【0011】

図１に示すように、実施形態の積層セラミックコンデンサ１０は、全体として略直方体形状を有している。この積層セラミックコンデンサ１０は、積層体１２と、互いに離間して積層体１２に配置された一対の外部電極２０と、を備えている。

【0012】

図１において、矢印Ｔは、積層セラミックコンデンサ１０、積層体１２及び外部電極２０の厚み方向を示している。図１及び図２において、矢印Ｌは、積層セラミックコンデンサ１０、積層体１２及び外部電極２０の、厚み方向Ｔに直交する長さ方向を示している。図１において、矢印Ｗは、積層セラミックコンデンサ１０、積層体１２及び外部電極２０の、厚み方向Ｔ及び長さ方向Ｌに直交する幅方向を示している。図２に示す断面図は、幅方向Ｗの中央部における長さ方向Ｌ及び厚み方向Ｔに沿った断面であるＬＴ断面を示している。

【0013】

図１に示すように、積層体１２は、厚み方向Ｔにおいて相対する一対の主面１７ａと、幅方向Ｗにおいて相対する一対の側面１７ｂと、長さ方向Ｌにおいて相対する一対の端面１７ｃと、有する。

【0014】

積層セラミックコンデンサ１０の寸法としては、例えば、長さ方向Ｌが０．２ｍｍ以上１．２ｍｍ以下、幅方向Ｗが０．１ｍｍ以上０．７ｍｍ以下、厚み方向Ｔが０．１ｍｍ以上０．７ｍｍ以下といった寸法が挙げられるが、これらに限定されない。

【0015】

一対の外部電極２０は、積層体１２の長さ方向Ｌの一端部に配置された第１の外部電極２１と、積層体１２の長さ方向Ｌの他端部に配置された第２の外部電極２２と、を含む。第１の外部電極２１及び第２の外部電極２２のそれぞれは、積層体１２の端面１７ｃを覆っている。以下において、同一構成である第１の外部電極２１と第２の外部電極２２を区別せずに説明する場合には、双方を単に外部電極２０と称する場合がある。

【0016】

図２に示すように、積層体１２は、厚み方向Ｔに沿って交互に積層された複数の誘電体セラミック層１３及び複数の内部電極層１４を有する。厚み方向Ｔは、すなわち複数の誘電体セラミック層１３及び複数の内部電極層１４の積層方向である。また、積層体１２は、複数の内部電極層１４が誘電体セラミック層１３を介して対向している内層部１２Ａと、内層部１２Ａを厚み方向Ｔに挟むように配置された誘電体セラミック層１３のみからなる一対の外層部１２Ｂと、を有する。誘電体セラミック層１３は、内層部１２Ａの第１の誘電体セラミック層１３ａと、外層部１２Ｂの第２の誘電体セラミック層１３ｂと、を含む。外層部１２Ｂの誘電体セラミック層１３ｂの厚みは、内部電極層１４で挟まれている内層部１２Ａの誘電体セラミック層１３ａの厚みよりも大きい。

【0017】

誘電体セラミック層１３は、例えばチタン酸バリウムを主成分とするセラミックス材料が焼成されて形成される。内部電極層１４は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等に代表される金属材料、あるいは他の導電材料により形成される。

【0018】

図２に示すように、厚み方向Ｔに沿って第１の誘電体層１３ａを挟んで隣り合う一対の内部電極層１４のうちの一方は、第１の外部電極２１に電気的に接続されており、他方は、第２の外部電極２２に電気的に接続されている。これにより、第１の外部電極２１と第２の外部電極２２との間は、複数のコンデンサ要素が電気的に並列に接続された構造となっている。

【0019】

内部電極層１４の厚さは、例えば、０．３μｍ以上０．４μｍ以下であることが好ましい。内部電極層１４の厚さを０．３μｍ以上にすることで、電極途切れなどの不良が抑制される。また、内部電極層１４の厚さを０．４μｍ以下にすることで、コンデンサ中の誘電体層が占める割合の低下、及びそれによる容量低下を抑制することが可能になる。

【0020】

一対の内部電極層１４で挟まれている内層部１２Ａの第１の誘電体セラミック層１３ａの厚さは、例えば、０．１０μｍ以上１．００μｍ以下であることが好ましい。第１の誘電体セラミック層１３ａの厚さを０．１０μｍ以上にすることで、絶縁特性の低下を防ぐことができ、信頼性の向上につながる。一方、第１の誘電体セラミック層１３ａの厚さを１．００μｍ以下にすると薄層化が促進し、容量の向上を図ることが可能となる。また、第１の誘電体セラミック層１３ａの層数は、例えば１００層以上９００層以下であることが好ましい。

【0021】

積層セラミックコンデンサ１０は、例えば、誘電体セラミック層１３及び内部電極層１４となる材料が積層されて積層体１２が形成され、その積層体１２となる各材料が焼成される。この後、積層体１２の長さ方向Ｌの両端部に外部電極２０が形成されることにより、積層セラミックコンデンサ１０が製造される。

【0022】

図３は、外部電極２０の詳細を示している。図３は図２のIIIで示す部分の拡大図であって、第１の外部電極２１を示しているが、第２の外部電極２２も同様の構成である。

【0023】

図３に示すように、実施形態の外部電極２０は、焼結金属層である下地層２５と、下地層２５の上に形成される第１のめっき層２６と、第１のめっき層２６の上に形成される第２のめっき層２７と、を備える。すなわち外部電極２０は、下地層２５の上に、第１のめっき層２６及び第２のめっき層２７による複層めっき層が形成された導電性を有する積層膜である。なお、外部電極２０はこの構成に限定されず、例えばめっき層は単層であってもよい。

【0024】

下地層２５は、例えば、Ｃｕ中にガラスを含む焼結金属層である。ガラスは、例えば、ケイ酸（ＳｉＯ_２）、アルミナ（Ａｌ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）、酸化バリウム（ＢａＯ_２）、ジルコニア（ＺｒＯ_２）といった酸化物を含むガラス成分である。下地層２５は、積層体１２の長さ方向Ｌの両端部に、焼き付けにより形成することができる。下地層２５の焼き付けは、積層体１２を焼成する工程において同時に行うコファイアで行ってもよく、積層体１２の焼成後に単独で行うポストファイアであってもよい。なお、下地層２５の金属成分としては、Ｃｕの他に、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等であってもよい。下地層２５は、積層体１２の両側の端面１７ｃのそれぞれに露出する複数の内部電極層１４の端面に直接接触して電気的に接続される。

【0025】

第１のめっき層２６は、例えばＮｉめっき層である。第１のめっき層２６は、下地層２５の上に形成されて下地層２５を覆っている。第２のめっき層２７は、外部電極２０の表面層を構成する層であって、例えばＳｎめっき層である。第２のめっき層２７は、第１のめっき層２６の上に形成されて第１のめっき層２６を覆っている。第２のめっき層２７は、後述するリフロー実装の際のリフロー温度で溶融する金属であることが好ましく、例えばＳｎを含むと好ましい。第２のめっき層２７がＳｎめっき層の場合、第２のめっき層２７はＳｎを９９ｗｔ％以上含むことが好ましい。

【0026】

外部電極２０は、積層体１２の端面１７ｃの全面を覆い、かつ、互いに相対する一対の主面１７ａと、互いに相対する一対の側面１７ｂとの４面に跨るように形成されている。

【0027】

次に、実施形態に係る積層セラミックコンデンサ１０の実装構造を説明する。図４は、実施形態に係る実装構造を示す平面図である。図５は、図４のＶ－Ｖ断面図である。実施形態に係る実装構造は、基板３０に積層セラミックコンデンサ１０が実装されている。

【0028】

図４及び図５に示すように、実施形態に係る実装構造は、基板３０と、基板３０上に互いに離間して配置された一対の電極パッド４０と、各電極パッド４０の上にそれぞれ配置された接合金属４５と、積層セラミックコンデンサ１０と、を備える。積層セラミックコンデンサ１０は、リフロー実装することにより形成される接合金属４５により基板３０に実装される。

【0029】

基板３０は、例えば、樹脂、ガラス、ガラスエポキシ、紙フェノール、セラミックス等の絶縁材料からなる材料によりシート状に形成されている。基板３０の表面３０ａは、実装領域３０ｂを残してソルダーレジストによるレジスト膜３２で被覆されている。図４の実線３０ｂで示す矩形の内側が実装領域３０ｂである。実装領域３０ｂの表面は、基板３０の表面３０ａの一部である。積層セラミックコンデンサ１０は、長さ方向Ｌを図４及び図５に示すＸ方向と略平行とし、かつ、幅方向ＷをＸ方向と直交するＹ方向と略平行として、実装領域３０ｂに配置されて実装される。実装領域３０ｂは、Ｘ方向に長い長方形の形状を有する。

【0030】

Ｘ方向及びＹ方向は、いずれも基板３０の表面３０ａに沿った面方向である。なお、図４には、図１で示した積層セラミックコンデンサ１０の長さ方向Ｌ及び厚み方向Ｔを併記している。また、図５には、図１で示した積層セラミックコンデンサ１０の長さ方向Ｌ及び幅方向Ｗを併記している。図５のＺは、Ｘ方向及びＹ方向に直交する上下方向を示している。

【0031】

電極パッド４０は、実装領域３０ｂの長さ方向一端部に配置された第１の電極パッド４１と、長さ方向他端部に配置された第２の電極パッド４２と、を含む。第１の電極パッド４１及び第２の電極パッド４２は、ともに平面視が矩形状で同じ寸法を有する。第１の電極パッド４１と第２の電極パッド４２との間には、離間部３１が設けられている。離間部３１は、実装領域３０ｂの表面の一部である。第１の電極パッド４１及び第２の電極パッド４２は、離間部３１を間に挟んで、Ｘ方向と直交するＹ方向の位置が互いに同じとなるようにＸ方向に互いに離間して並列している。以下において、同一構成である第１の電極パッド４１と第２の電極パッド４２を区別せずに説明する場合には、双方を単に電極パッド４０と称する場合がある。

【0032】

図４に示すように、電極パッド４０は、Ｙ方向に沿った２つの辺と、Ｘ方向に沿った２つの辺と、を有する。Ｙ方向に沿った２つの辺は、離間部３１側である内側に配置されて互いに対向する第３の辺４０ｃと、離間部３１から離れる側の外側に配置された第１の辺４０ａである。Ｘ方向に沿った２つの辺は、Ｙ方向に互いに離間して対向する第２の辺４０ｂ及び第４の辺４０ｄである。

【0033】

実施形態では、図４に示すように、レジスト膜３２は電極パッド４０の第１の辺４０ａ、第２の辺４０ｂ及び第４の辺４０ｄを覆っている。すなわち、電極パッド４０のＹ方向の両端部と、Ｘ方向の外側（離間部３１から離れる側）の端部は、レジスト膜３２がかぶっており、露出していない。電極パッド４０の第３の辺４０ｃは、レジスト膜３２で覆われたＹ方向両端部を除いてほぼ露出しており、レジスト膜３２で覆われてはいない。したがって電極パッド４０の周囲のうちの、第１の辺４０ａ、第２の辺４０ｂ及び第４の辺４０ｄに対応する三方の周囲に、レジスト膜３２が設けられている。

【0034】

第１の電極パッド４１及び第２の電極パッド４２のそれぞれには、基板３０の表面３０ａに形成されている図示せぬ配線が接続されている。第１の電極パッド４１及び第２の電極パッド４２のそれぞれは、その配線の端部に設けられている。すなわちその配線は、離間部３１を間に挟んで不連続の状態となっており、積層セラミックコンデンサ１０が第１の電極パッド４１及び第２の電極パッド４２のそれぞれに接続されることによって導通する。

【0035】

第１の電極パッド４１及び第２の電極パッド４２及び上記配線は、高導電性の金属が望ましく、例えばＣｕを基板３０の表面３０ａに成膜することにより形成されている。なお、高導電性の金属としては、ＡｇやＡｕ等であってもよい。

【0036】

積層セラミックコンデンサ１０は、第１の外部電極２１が第１の電極パッド４１に接合金属４５を介して接続され、第２の外部電極２２が第２の電極パッド４２に接合金属４５を介して接続されている。第１の外部電極２１及び第２の外部電極２２のそれぞれは、基板３０の表面３０ａに対面する矩形状の接続面２０ｄが、接合金属４５に接続される。接続面２０ｄは、積層体１２の主面１７ａと平行な面である。積層セラミックコンデンサ１０は、幅方向Ｗの中央が、第１の電極パッド及び第２の電極パッドのＹ方向の中央に一致するように配置されている。

【0037】

このようにして基板３０に実装された積層セラミックコンデンサ１０は、長さ方向ＬがＸ方向にほぼ沿っており、幅方向ＷがＹ方向にほぼ沿っており、厚み方向Ｔが基板３０の表面３０ａに直交する上下方向Ｚにほぼ沿っている。これにより、積層体１２の一対の主面１７ａのうちのいずれか一方が、基板３０の表面３０ａとほぼ平行に対面する。

【0038】

積層セラミックコンデンサ１０を基板３０に実装するには、リフローにより行うことができる。本実施形態では、フラックスを用いて積層セラミックコンデンサ１０を基板３０にリフロー実装する。フラックスは、半田付けに使用する金属に流動性を与える半田付け促進剤として、一般的に使用されるものである。

【0039】

図６は、リフロー実装による積層セラミックコンデンサ１０の実装方法の一例を示すフローである。図６に示すように、この実装方法では、はじめに、フラックスを電極パッド４０の表面に塗布する（ステップＳ１）。この場合のフラックスは、金属成分を含まない液体のみからなるものである。次いで、そのフラックスが塗布された電極パッド４０の表面に外部電極２０を載置する（ステップＳ２）。次いで、所定のリフロー温度に加熱してリフローする（ステップＳ３）。リフローにより、外部電極２０の最表面を形成する第２のめっき層２７の金属が溶融し、外部電極２０の接続面２０ｄと電極パッド４０の表面との間にその溶融金属がフラックスに混入して流動することにより拡がる。そして、冷却後に、フラックスに混入した金属が硬化して形成された接合金属４５により、外部電極２０及び電極パッド４０に付着した状態が保持されて接続状態となる。第２のめっき層２７がＳｎめっき層であってＳｎを９９ｗｔ％以上含む場合、リフローによって接合金属４５となる金属はＳｎであるが、僅かに電極パッド４０から析出したＣｕを含む。よって、接合金属４５はＳｎ及びＣｕを含み、Ｓｎ及びＣｕ以外の金属はほとんど含まない。接合金属４５に含まれるＳｎ及びＣｕ以外の金属は１ｗｔ％未満である。

【0040】

図７は、外部電極２０と電極パッド４０の寸法及び配置の関係を説明する平面図である。なお、図７の外部電極２０及び電極パッド４０のそれぞれは、第１の外部電極２１及び第１の電極パッド４１を示しているが、第２の外部電極２２及び第２の電極パッド４２においても同様である。

【0041】

図７に示すように、電極パッド４０の第１の辺４０ａ及び第３の辺４０ｃの長さ、すなわち電極パッド４０のＹ方向の長さ４０Ｙは、外部電極２０における幅方向Ｗに沿った長さ２０Ｗよりも長い。電極パッド４０のＹ方向の長さ４０Ｙは、外部電極２０の幅方向Ｗの長さ２０Ｗの１１０％以上１１５％以下であることが好ましい。

【0042】

また、電極パッド４０の第２の辺４０ｂ及び第４の辺４０ｄの長さ、すなわち電極パッド４０のＸ方向の長さ４０Ｘは、外部電極２０における長さ方向Ｌに沿った長さ２０Ｌよりも長い。電極パッド４０のＸ方向の長さ４０Ｘは、外部電極２０の長さ方向Ｌの長さ２０Ｌの１１０％以上１１５％以下であることが好ましい。

【0043】

電極パッド４０が、外部電極２０に対して上記のような寸法比に設定されることにより、外部電極の接続面２０ｄは電極パッド４０の領域内に収まる面積を有する。これにより、外部電極２０が電極パッド４０の周囲のレジスト膜３２に干渉しにくくなり、外部電極２０の接続面２０ｄの全面が、電極パッド４０の表面に確実に載置される。その結果、フラックスを用いた実装を確実に行うことができる。例えば、マウンタによって外部電極２０を自動で実装する際などにおいては、マウンタの搭載精度によっては外部電極２０がレジスト膜３２に載ってしまい、接合不良になるおそれがあるが、実施形態ではこのような不都合が起こりにくい。

【0044】

また、電極パッド４０に配置された状態の外部電極２０とレジスト膜３２との間には、基板３０の表面３０ａ方向で離間する所定の離間距離が設定されることが好ましい。

【0045】

図７に示すように、実施形態での離間距離としては、外部電極２０の端面２０ｃと、この端面２０ｃと対向するレジスト膜３２の内壁面３２ｃとの間のＸ方向離間距離５０Ｘがある。また、当該離間距離としては、外部電極２０の一方の側面２０ｂ１と、この側面２０ｂ１と対向するレジスト膜３２の内壁面３２ｂ１との間のＹ方向離間距離５０Ｙ１、及び、外部電極２０の他方の側面２０ｂ２と、この側面２０ｂ２と対向するレジスト膜３２の内壁面３２ｂ２との間のＹ方向離間距離５０Ｙ２がある。

【0046】

上記のＸ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２は、いすれも、積層セラミックコンデンサ１０の３０．８％以上であることが好ましい。また、上記のＸ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２は、いすれも、０．００４ｍｍ以上であることが好ましい。これらの離間距離は、積層セラミックコンデンサ１０のサイズに応じて設定されてよいが、例えば、長さ方向Ｌ×幅方向Ｗ×厚み方向Ｔが、０．２５ｍｍ×０．１２５ｍｍ×０．１２５ｍｍの「０２０１」サイズの積層セラミックコンデンサの場合に適用されると好ましい。

【0047】

このように外部電極２０とレジスト膜３２との間に、Ｘ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２が設定されることよっても、外部電極２０の接続面２０ｄの全面が、電極パッド４０の周囲のレジスト膜３２に干渉することなく電極パッド４０の表面に確実に載置される。その結果、フラックスを用いた実装を確実に行うことができる。また、レジスト膜３２の内壁面３２ｃ、内壁面３２ｂ１及び内壁面３２ｂ２によってフラックスがせき止められて無駄な流出が抑えられることにより、電極パッド４０に接合金属４５となる金属が効率よく供給される。このため、必要最低限のフラックスの量で良好な実装を行うことができる。

【0048】

以上説明した実施形態に係る実装構造は、基板３０上に互いに離間して配置された少なくとも２つの電極パッド４０に、電子部品である積層セラミックコンデンサ１０が備える少なくとも２つの外部電極２０のそれぞれが電極パッド４０に接続して配置される実装構造であって、基板３０の表面３０ａにおける電極パッド４０の周囲には、レジスト膜３２が設けられており、電極パッド４０に配置された状態の外部電極２０とレジスト膜３２との間には、基板３０の表面方向で離間する所定の離間距離が、Ｘ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２として設定されており、外部電極２０の少なくとも表面層である第２のめっき層２７は、Ｓｎを９９ｗｔ％以上含んでいる。

【0049】

これにより、積層セラミックコンデンサ１０を基板３０に実装するにあたって、外部電極２０がレジスト膜３２に干渉しにくくなり、外部電極２０を電極パッド４０に確実に接触させて良好な接合状態を得ることができる。外部電極２０の表面層である第２のめっき層２７が、Ｓｎを９９ｗｔ％以上含んでいるため、フラックスを用いたリフロー実装時に第２のめっき層２７が溶融しやすく、良好な実装を行うことができる。

【0050】

実施形態に係る実装構造において、上記のＸ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２は、いずれも、積層セラミックコンデンサ１０の寸法公差の３０．８％以上であることが好ましい。

【0051】

これにより、上記のＸ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２のそれぞれを十分に確保することができ、より確実に外部電極２０を電極パッド４０上に配置することができる。

【0052】

実施形態に係る実装構造において、上記のＸ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２は、いずれも、０．００４ｍｍ以上であることが好ましい。

【0053】

これにより、上記のＸ方向離間距離５０Ｘ、Ｙ方向離間距離５０Ｙ１及びＹ方向離間距離５０Ｙ２のそれぞれを十分に確保することができ、より確実に外部電極２０を電極パッド４０上に配置することができる。

【0054】

実施形態に係る実装構造において、積層セラミックコンデンサ１０は、外部電極２０として、互いに離間する第１の外部電極２０及び第２の外部電極２２を備え、第１の外部電極２１及び第２の外部電極２２のそれぞれは、互いに離間する方向に沿った長さ方向Ｌ及び当該長さ方向Ｌに直交する幅方向Ｗを有し、電極パッド４０は、第１の外部電極２１が接続して配置される第１の電極パッド４１と、第２の外部電極２２が接続して配置される第２の電極パッド４２と、を含み、第１の電極パッド４１及び第２の電極パッド４２はともに略矩形状であって、離間部３１を間に挟んで外部電極２０の長さ方向Ｌに互いに離間して並列しており、第１の電極パッド４１及び第２の電極パッド４２のそれぞれは、外側端部２０の幅方向Ｗに沿っている辺であって、離間部３１側である内側に配置されて互いに対向する第３の辺４０ｃと、外部電極２０の長さ方向Ｌにおいて離間部３１から離れた外側に配置された第１の辺４０ａと、外部電極２０の長さ方向に沿っている辺であって、互いに対向する第２の辺４０ｂ及び第４の辺４０ｄと、を有し、第１の辺４０ａの長さ及び第３の辺４０ｃの長さは、外部電極２０における幅方向Ｗに沿った長さの１１０％以上１１５％以下であり、第２の辺４０ｂの長さ及び第４の辺４０ｄの長さは、外部電極２０における長さ方向Ｌに沿った長さの１１０％以上１１５％以下であることが好ましい。

【0055】

これにより、外部電極２０の接続面２０ｄの全面が、電極パッド４０の周囲のレジスト膜３２に干渉することなく電極パッド４０の表面に確実に載置されやすいので、実装を確実に行うことができる。また、レジスト膜３２によってフラックスがせき止められて無駄な流出が抑えられることにより、必要最低限のフラックスの量で良好な実装を行うことができる。

【0056】

実施形態の実装構造においては、電極パッド４０間の離間部３１にはレジスト膜３２が設けられず、基板３０の表面が露出していることが好ましい。

【0057】

これにより、積層セラミックコンデンサ１０の積層体１２がレジスト膜に載ることによって外部電極２０が電極パッド４０から離間し、接触不良を起こすことが回避されるため、良好な接合状態を得ることができる。

【0058】

実施形態の実装方法は、基板３０の電極パッド４０に積層セラミックコンデンサ１０の外部電極２０を配置する実装方法であって、電極パッド４０にフラックスを塗布するステップと、外部電極２０を、フラックスが塗布された電極パッド４０上に載置するステップと、リフローするステップと、を備える。

【0059】

これにより、リフロー実装によって、積層セラミックコンデンサ１０の外部電極２０を基板３０の電極パッド４０に対し的確に実装を行うことができる。

【0060】

なお、本発明は上記実施形態に限定されず、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。

【0061】

例えば、上記実施形態での積層セラミックコンデンサ１０は電子部品の一例であり、電子部品としてはこれに限定されず、サーミスタやインダクタ等の他の２端子電子部品も適用可能である。また、電子部品としては２端子電子部品に限られず、３端子電子部品等であってもよい。

【0062】

電極パッド４０は矩形状に限られず、例えば、電子部品の外部電極の形状に対応した形状としてよい。

【符号の説明】

【0063】

１０ 積層セラミックコンデンサ（電子部品）
２０ 外部電極
２１ 第１の外部電極
２２ 第２の外部電極
２７ 第２のめっき層（表面層）
３０ 基板
３０ａ 基板の表面
３１ 離間部
３２ レジスト膜
４０ 電極パッド
４０ａ 第１の辺
４０ｂ 第２の辺
４０ｃ 第３の辺
４０ｄ 第４の辺
４１ 第１の電極パッド
４２ 第２の電極パッド
４５ 接合金属
５０Ｘ Ｘ方向離間距離（離間距離）
５０Ｙ１ Ｙ方向離間距離（離間距離）
５０Ｙ２ Ｙ方向離間距離（離間距離）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】