特開 2023-138880 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023138880

(43)【公開日】2023-10-03

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20230926BHJP

   H01L 29/06 20060101ALI20230926BHJP

   H01L 29/12 20060101ALI20230926BHJP

   H01L 21/60 20060101ALI20230926BHJP

【ＦＩ】

H01L29/78 652Q

H01L29/78 653C

H01L29/78 652M

H01L29/78 652K

H01L29/78 652P

H01L29/06 301F

H01L29/06 301V

H01L29/78 652T

H01L21/60 321E

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022044781

(22)【出願日】2022-03-21

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】池田 聖

(57)【要約】

【課題】信頼性の向上した半導体装置を提供する。
【解決手段】リードフレームと、リードフレームの上に設けられた第１接合材と、下面と、上面と、下面に設けられ第１接合材に接続された第１電極と、上面に設けられた第２電極と、第２電極に接続された複数の電極パッドと、を有し、第１接合材の上に設けられた半導体チップと、複数の電極パッドの上にそれぞれ設けられた複数の第２接合材と、複数の第２接合材のうちの少なくともいずれか一つと接続された第１コネクタと、を備え、第１コネクタに接続されない第２接合材は、コネクタ又はワイヤに接続されない半導体装置である。
【選択図】図１

【特許請求の範囲】

【請求項1】

リードフレームと、
前記リードフレームの上に設けられた第１接合材と、
下面と、上面と、前記下面に設けられ前記第１接合材に接続された第１電極と、前記上面に設けられた第２電極と、前記第２電極に接続された複数の電極パッドと、を有し、前記第１接合材の上に設けられた半導体チップと、
前記複数の電極パッドの上にそれぞれ設けられた複数の第２接合材と、
前記複数の第２接合材のうちの少なくともいずれか一つと接続された第１コネクタと、
を備え、
前記第１コネクタに接続されない前記第２接合材は、コネクタ又はワイヤに接続されない、
半導体装置。

【請求項2】

リードフレームと、
前記リードフレームの上に設けられた第１接合材と、
下面と、上面と、前記下面に設けられ前記第１接合材に接続された第１電極と、前記上面に設けられた第２電極と、前記第２電極に接続された複数の電極パッドと、を有し、前記第１接合材の上に設けられた半導体チップと、
前記複数の電極パッドの上にそれぞれ設けられた複数の第２接合材と、
前記複数の第２接合材のうちの少なくともいずれか一つと接続された第１コネクタと、
前記第１コネクタに電気的に接続されない前記第２接合材の上に設けられた封止樹脂と、
を備える半導体装置。

【請求項3】

前記第１コネクタに電気的に接続されない前記第２接合材に接続された第２コネクタをさらに備える、
請求項２記載の半導体装置。

【請求項4】

前記封止樹脂は前記第１コネクタに電気的に接続されない前記第２接合材を覆う、
請求項２記載の半導体装置。

【請求項5】

前記半導体チップは、
前記第１電極の上に設けられた、第１導電型の第１半導体層と、
前記第１半導体層の上に設けられた、第２導電型の第１半導体領域と、
前記第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、
前記第２半導体領域の上に設けられ、前記第２半導体領域に電気的に接続された前記第２電極と、
前記第１半導体領域の上から前記第１半導体層に到達する第１トレンチ内に、前記第１半導体層と第１絶縁膜を介して設けられた第３電極と、
をさらに有し、
前記第１トレンチは、前記上面に平行な第１方向に延伸し、
前記第１トレンチの上に設けられた、前記第２接合材を介して前記第１コネクタに電気的に接続されない前記電極パッドは、前記上面に平行で前記第１方向に交差する第２方向に延伸する、
請求項１乃至請求項４いずれか一項記載の半導体装置。

【請求項6】

前記第１コネクタは、前記第２接合材を介して前記複数の電極パッドのうちの少なくとも二つと接続され、
前記半導体装置は、前記第３電極に接続され、前記第１コネクタと電気的に接続された二つの前記電極パッドの間の下に設けられた接続配線をさらに備える、
請求項５記載の半導体装置。

【請求項7】

前記半導体チップは、
前記第１半導体領域の上から前記第１半導体層に到達する第２トレンチ内に、前記第１半導体層と第２絶縁膜を介して設けられた第４電極をさらに有し、
前記第２トレンチは、前記上面に平行で前記第１方向に交差する第３方向に延伸し、
前記第２トレンチの上に設けられた、前記第２接合材を介して前記第１コネクタに電気的に接続されない前記電極パッドは、前記上面に平行で前記第３方向に交差する第４方向に延伸する、
請求項５又は請求項６記載の半導体装置。

【請求項8】

前記複数の電極パッドのそれぞれは、Ｎｉ又はＣｕを含む、
請求項１乃至請求項７いずれか一項記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体チップを有する半導体装置は、電力変換等の用途に用いられる。例えば、上述の半導体装置が縦型のＭＯＳＦＥＴである場合、半導体チップの上面に設けられたソース電極は、例えばＭＯＳＦＥＴの上に設けられたコネクタと接続されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７－０３５９１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、信頼性の向上した半導体装置を提供することである。

【課題を解決するための手段】

【0005】

実施形態の半導体装置は、リードフレームと、リードフレームの上に設けられた第１接合材と、下面と、上面と、下面に設けられ第１接合材に接続された第１電極と、上面に設けられた第２電極と、第２電極に接続された複数の電極パッドと、を有し、第１接合材の上に設けられた半導体チップと、複数の電極パッドの上にそれぞれ設けられた複数の第２接合材と、複数の第２接合材のうちの少なくともいずれか一つと接続された第１コネクタと、を備え、第１コネクタに接続されない第２接合材は、コネクタ又はワイヤに接続されない。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の半導体装置の模式上面図である。

【図2】第１実施形態の半導体装置の要部の模式断面図である。

【図3】図１におけるＡ－Ａ’断面の模式図である。

【図4】第１実施形態の他の態様の半導体装置の模式上面図である。

【図5】第１実施形態の第１比較形態となる半導体装置の模式上面図である。

【図6】図５におけるＡ－Ａ’断面の模式図である。

【図7】第１実施形態の第２比較形態となる半導体装置の模式上面図である。

【図8】第１実施形態の半導体装置の作用効果を示す模式図である。

【図9】第２実施形態の半導体装置の模式上面図である。

【図10】第２実施形態の半導体装置の要部の模式断面図である。

【図11】第２実施形態の半導体装置の要部の模式断面図である。

【図12】第３実施形態の半導体装置の模式上面図である。

【図13】第４実施形態の半導体装置の模式上面図である。

【図14】第５実施形態の半導体装置の模式上面図である。

【図15】第６実施形態の半導体装置の模式上面図である。

【図16】第７実施形態の半導体装置の模式上面図である。

【発明を実施するための形態】

【0007】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

【0008】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0009】

以下、第１導電型がｎ型、第２導電型がｐ型である場合を例に説明する。

【0010】

以下の説明において、ｎ^＋、ｎ、ｎ^－および、ｐ^＋、ｐ、ｐ^－の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ^－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ^＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ^－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ^＋型、ｎ^－型を単にｎ型、ｐ^＋型、ｐ^－型を単にｐ型と記載する場合もある。

【0011】

（第１実施形態）
本実施形態の半導体装置は、リードフレームと、リードフレームの上に設けられた第１接合材と、下面と、上面と、下面に設けられ第１接合材に接続された第１電極と、上面に設けられた第２電極と、第２電極に接続された複数の電極パッドと、を有し、第１接合材の上に設けられた半導体チップと、複数の電極パッドの上にそれぞれ設けられた複数の第２接合材と、複数の第２接合材のうちの少なくともいずれか一つと接続された第１コネクタと、を備え、第１コネクタに接続されない第２接合材は、コネクタ又はワイヤに接続されない。

【0012】

また、本実施形態の半導体装置は、リードフレームと、リードフレームの上に設けられた第１接合材と、下面と、上面と、下面に設けられ第１接合材に接続された第１電極と、上面に設けられた第２電極と、第２電極に接続された複数の電極パッドと、を有し、第１接合材の上に設けられた半導体チップと、複数の電極パッドの上にそれぞれ設けられた複数の第２接合材と、複数の第２接合材のうちの少なくともいずれか一つと接続された第１コネクタと、第１コネクタに電気的に接続されない第２接合材の上に設けられた封止樹脂と、を備える。

【0013】

図１は、本実施形態の半導体装置１００の模式上面図である。図２は、本実施形態の半導体装置１００の要部の模式断面図である。図２は、図１におけるＡ－Ａ’断面の模式図である。図３は、図１におけるＡ－Ａ’断面の模式図である。図３（ａ）は、第２接合材２０ａ付近におけるＡ－Ａ’断面の模式図である。図３（ｂ）は、第２接合材２０ｂ付近におけるＡ－Ａ’断面の模式図である。図３（ａ）及び図３（ｂ）においては、封止樹脂８２をあわせて図示している。なお、図１及び図２においては、封止樹脂８２の図示を省略している。

【0014】

図１、図２及び図３を用いて、本実施形態の半導体装置１００の説明をする。

【0015】

リードフレーム２は、半導体チップ１０が配置される、Ｃｕ（銅）等の導電性材料を含む部材である。リードフレーム２は、第１ベッド部３と、第１アウターリード６と、を有する。第１ベッド部３は、第１ベッド面４を有する。第１ベッド面４の上に、半導体チップ１０が設けられている。第１アウターリード６は第１ベッド部３に接続されている。第１アウターリード６は、半導体チップ１０と、図示しない外部回路との接続に用いられる。

【0016】

第１接合材７０は、リードフレーム２の第１ベッド面４と半導体チップ１０の間に設けられている。第１接合材７０は、リードフレーム２の第１ベッド面４の上に設けられている。第１接合材７０は、第１ベッド面４と半導体チップ１０のドレイン電極（第１電極の一例）１１を接合している。例えば半導体チップ１０にＭＯＳＦＥＴが設けられている場合、第１接合材７０は、半導体チップ１０のドレイン電極１１と、第１ベッド面４を接続している。

【0017】

半導体チップ１０は、第１接合材７０の上に設けられている。半導体チップ１０は、下面１０ａと、上面１０ｂと、を有する。また、半導体チップ１０は、下面１０ａに設けられたドレイン電極１１と、上面１０ｂに設けられたソース電極（第２電極の一例）１６と、ソース電極１６の上に設けられた複数の電極パッド１７と、ソース電極１６の上に設けられた第３絶縁膜１２と、を有する。半導体チップ１０は、例えばＳｉ（シリコン）、ＳｉＣ（炭化珪素）、ＧａＡｓ（ヒ化ガリウム）、又はＧａＮ（窒化ガリウム）等の半導体基板に、縦型のＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が設けられたものである。

【0018】

ここで、Ｘ方向と、Ｘ方向に対して垂直に交差するＹ方向と、Ｘ方向及びＹ方向に垂直に交差するＺ方向を定義する。第１ベッド面４、下面１０ａ及び上面１０ｂは、ＸＹ面に平行に配置されている。

【0019】

例えば半導体チップ１０にＭＯＳＦＥＴが設けられている場合、ソース電極１６は、かかるＭＯＳＦＥＴのソース電極に相当する。ソース電極１６は、例えばＡｌ（アルミニウム）を含む。

【0020】

第３絶縁膜１２は、半導体チップ１０の、ソース電極１６の上に設けられている。第３絶縁膜１２は、例えば、半導体チップ１０の端部の上及びソース電極１６の端部の上に設けられている。第３絶縁膜１２は、ソース電極１６の上に、開口部１３ａ及び開口部１３ｂを有している。開口部１３ａ及び開口部１３ｂは、第３絶縁膜１２を貫通している。第３絶縁膜１２は、例えばポリイミド等の絶縁材料を含む。なお、開口部１３の個数は、本実施形態で示したものに限定されるものではない。

【0021】

複数の電極パッド１７は、開口部１３内の、ソース電極１６の上に設けられている。複数の電極パッド１７は、ソース電極１６と接続されている。電極パッド１７ａは、開口部１３ａ内の、ソース電極１６の上に設けられている。電極パッド１７ｂは、開口部１３ｂ内の、ソース電極１６の上に設けられている。なお、電極パッド１７の個数は、本実施形態で示したものに限定されるものではない。電極パッド１７は、例えば、Ｎｉ（ニッケル）を含む第１層１４と、第１層の上に設けられ、Ａｕ（金）を含む第２層１５と、を有する。なお、電極パッド１７の構成は、上記のものに限定されない。例えば、電極パッド１７は、ＮｉとＡｕの合金を含んでいても良い。また、例えば、電極パッド１７は、Ｎｉを含む層と、上記のＮｉを含む層の上に設けられたＰｄ（パラジウム）を含む層と、上記のＰｄを含む層の上に設けられたＡｕを含む層を有していてもよい。また、電極パッド１７は、例えば、Ｃｕを含んでいても良い。また、電極パッド１７は、例えば、Ｃｕを含む層を有していても良い。電極パッド１７は、例えば、ソース電極１６と、第２接合材２０の接合強度を増加させるために設けられている。

【0022】

複数の第２接合材２０は、複数の電極パッド１７のそれぞれの上に設けられている。第２接合材２０ａは、電極パッド１７ａの上に設けられている。第２接合材２０ｂは、電極パッド１７ｂの上に設けられている。

【0023】

第１コネクタ５０は、第１端部５１ａと、第２端部５１ｂと、を有する。第１コネクタ５０は、例えば、Ｃｕ等の導電性材料を含む。なお、第１コネクタ５０の表面に、例えばＳｎを含む材料によりめっきが施されていてもかまわない。第１端部５１ａは、開口部１３内の第２接合材２０ａの上に設けられ、第２接合材２０ａと接続されている。これにより、第１コネクタ５０は、第２接合材２０ａを介して電極パッド１７ａと電気的に接続されている。一方、第１コネクタ５０は、第２接合材２０ｂに接続されていない。第１コネクタ５０は、第２接合材２０ｂを介して電極パッド１７ｂに接続されていない。第２端部５１ｂは、第２ベッド部５８の上に設けられ、第２ベッド部５８と第３接合材５９を用いて接続されている。第１コネクタ５０は、第２端部５１ｂが接続される第１ポスト部５４とリードフレーム２の間を跨ぐＹ方向に、延伸して設けられている。なお、第１コネクタ５０の代わりにワイヤを用いて電極パッド１７ａと第２ベッド部５８を接続する場合であっても、かかるワイヤは、第２接合材２０ｂに接続されていない。また、かかるワイヤは、第２接合材２０ｂを介して電極パッド１７ａに接続されていない。

【0024】

封止樹脂８２は、第３絶縁膜１２及び第２接合材２０の上に、少なくとも、第３絶縁膜１２、電極パッド１７及び第２接合材２０を覆うように設けられている。ここで、図３（ａ）に示すように、第２接合材２０ａの周囲においては、封止樹脂８２は、第２接合材２０ａ及び第１コネクタ５０の第１端部５１ａの周囲を覆うように設けられている。一方、図３（ｂ）に示すように、第２接合材２０ｂの周囲においては、封止樹脂８２は、第２接合材２０ｂを覆うように設けられている。この場合、第２接合部材２０ｂの上面全体は封止樹脂８２と直接接している。封止樹脂８２は、例えばエポキシ樹脂等の樹脂を含む。さらに、封止樹脂８２は、シリカ又はアルミナ等のフィラーを含んでいても良い。

【0025】

第１ポスト部５４は、第２ベッド部５８と、第２アウターリード５６と、を備える。第１ポスト部５４は、Ｃｕ等の導電性材料を含む。第２アウターリード５６は、半導体チップ１０と、図示しない外部回路との接続に用いられる。

【0026】

第２ポスト部６４は、第２ベッド部６８と、第３アウターリード６６と、を備える。第２ポスト部６４は、Ｃｕ等の導電性材料を含む。第３アウターリード６６は、半導体チップ１０と、図示しない外部回路との接続に用いられる。

【0027】

第３接合材５９は、第２ベッド部５８と第２端部５１ｂの間に設けられている。第３接合材５９は、第２ベッド部５８と第２端部５１を接続している。

【0028】

第３コネクタ６０は、第３端部６１ａと、第４端部６１ｂと、を有する。第３コネクタ６０は、例えば、Ｃｕ等の導電性材料を含む。なお、第３コネクタ６０の表面に、例えばＳｎを含む材料によりめっきが施されていてもかまわない。第３端部６１ａは、半導体チップ１０の上に設けられた第４接合材８０を介して、半導体チップ１０と電気的に接続されている。第４接合材８０は、例えば、ＭＯＳＦＥＴのゲート電極と電気的に接続されている。

【0029】

なお、第１コネクタ５０及び第３コネクタ６０は、容易に曲げたりすることが出来ない、硬いコネクタであり、ボンディングに用いられるワイヤとは異なるものである。

【0030】

第５接合材６９は、第２ベッド部６８と第４端部６１ｂの間に設けられている。第５接合材６９は、第２ベッド部６８と第４端部６１ｂを接続している。

【0031】

図４は、本実施形態の他の態様の半導体装置１０５の模式上面図である。第３コネクタ６０の代わりに、ワイヤ６２が用いられている。第３コネクタ６０の代わりに、ワイヤ６２が用いられていてもかまわない。ワイヤ６２の端部６３ａは、第４接合材８０に接続されている。ワイヤ６２の端部６３ｂは、第５接合材６９に接続されている。

【0032】

第１接合材７０、第２接合材２０、第３接合材５９、第４接合材８０及び第５接合材６９としては、例えば、Ｐｂ（鉛）及びＳｎ（スズ）を含むはんだ、Ｐｂ、Ａｇ（銀）及びＳｎ（スズ）を含むはんだ、Ｓｎ及びＳｂ（アンチモン）を含むはんだ、Ａｕ（金）及びＳｎを含むはんだ、Ａｕ及びＳｉを含むはんだ、又はＡｕ及びＧｅ（ゲルマニウム）を含むはんだ、Ａｇペースト、超音波はんだ等を好ましく用いることができる。

【0033】

次に、本実施形態の半導体装置の作用効果を記載する。

【0034】

図５は、本実施形態の第１比較形態となる半導体装置１０００の模式上面図である。 開口部１３の個数及び第２接合材２０の個数は１つである。そして、図５において図示しない電極パッド１７の個数も一つである。また、ＸＹ面内における開口部１３の面積、第２接合材２０の面積及び電極パッド１７の面積は、それぞれ、半導体装置１００におけるものよりも大きい。

【0035】

半導体チップ１０自体は、例えば、Ｚ方向を上にした場合において、半導体チップの内部応力により、反る傾向にある。一方、特に電極パット１７にＮｉが含まれる場合、Ｎｉの引張応力により、半導体チップの内部応力を打ち消しあうようにして、半導体チップやウェーハ状態の反りを抑制することができた。このようにして、半導体チップ及びウェーハの搬送不具合を防止していた。なお、例えば、電極パッド１７にＣｕが含まれる場合にも、同様に、半導体チップ及びウェーハの搬送不具合を防止することが可能であった。

【0036】

また、半導体装置のオン抵抗をできるだけ低くするために、半導体装置１０００においては、半導体装置１００に用いられていたコネクタ５０よりも体積の大きなコネクタ５００を用いている。なおコネクタ５００は、第２接合材２０に接続された端部５１０ａと、第３接合材５９に接続された端部５１０ｂと、を有する。

【0037】

図６は、本実施形態の第１比較形態となる半導体装置１０００の、Ａ－Ａ’断面における模式図である。リードフレーム２、半導体チップ１０及びコネクタ５００に図示した矢印は、半導体装置１０００が温度サイクル試験などの信頼性評価により昇温された場合の熱膨張を模式的に示したものである。

【0038】

一般に、半導体チップ１０に用いられているＳｉ等の半導体材料の熱膨張率と比較して、リードフレーム２やコネクタ５００に使用されているＣｕ等の熱膨張率は大きい。そのため、半導体装置１０００の昇温により、半導体チップ１０には、ＸＹ面内に強く伸ばされる。そのため、温度サイクル試験などの信頼性評価により、半導体チップ１０に割れ（クラック）が生じてしまい高信頼性を実現できないことがあった。

【0039】

図７は、本実施形態の第２比較形態となる半導体装置１１００の模式上面図である。開口部１３の個数及び第２接合材２０の個数は１つである。そして、図５において図示しない電極パッド１７の個数も一つである。また、ＸＹ面内における開口部１３の面積、第２接合材２０の面積及び電極パッド１７の面積は、それぞれ、半導体装置１１００のものよりも小さい。

【0040】

高信頼性を実現するため、コネクタ５０の体積を、図５及び図６に示した半導体装置１１００のコネクタ５００の体積より小さくする。これにより、半導体チップ１０の昇温時において、ＸＹ面内に半導体チップ１０が強く伸ばされることは、抑制される。しかし、かかる場合には、小さな体積を有するコネクタ５０を用いたことに伴い、電極パッド１７の面積がより小さくなっている。そのため、上記の電極パッド１７の引張応力が小さくなり、半導体チップやウェーハ状態の反りを抑制することができないことがあった。そのため、半導体チップ及びウェーハを搬送できない問題が生じることがあった。

【0041】

そこで、本実施形態の半導体装置１００は、複数の電極パッド１７のうちの少なくともいずれか一つと電気的に接続された第１コネクタ５０を備える。

【0042】

図８は、本実施形態の半導体装置１００の作用効果を示す模式図である。リードフレーム２、半導体チップ１０及びコネクタ５０に図示した矢印は、半導体装置１００の昇温による熱膨張を模式的に示したものである。

【0043】

第１コネクタ５０の体積が小さくなることにより、第１コネクタ５０の熱膨張の量を小さくすることができる。そのために、半導体チップ１０に割れ（クラック）が生じにくくなる。さらに、第１コネクタ５０又はワイヤに接続されない第２接合材２０ｂが設けられていることにより、半導体チップやウェーハ状態での内部応力による反りを、第２接合材２０ｂの下に設けられた電極パッド１７ｂの引張応力により打ち消しあうことができる。そのため、半導体チップやウェーハ状態の反りを抑制することができる。これにより、半導体チップ及びウェーハの搬送不具合を防止することが可能になる。よって、信頼性の向上した半導体装置１００の提供が可能となる。

【0044】

なお、第１コネクタ５０に電気的に接続されない第２接合材２０ｂは、封止樹脂８２で覆われている。または、第１コネクタ５０に電気的に接続されない第２接合材２０ｂは、コネクタ又はワイヤに接続されていない。

【0045】

本実施形態の半導体装置１００によれば、信頼性の向上した半導体装置１００の提供が可能となる。

【0046】

（第２実施形態）
本実施形態の半導体装置は、半導体チップは、第１電極の上に設けられた、第１導電型の第１半導体層と、第１半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２半導体領域の上に設けられ、第２半導体領域に電気的に接続された第２電極と、第１半導体領域の上から第１半導体層に到達する第１トレンチ内に、第１半導体層と第１絶縁膜を介して設けられた第３電極と、をさらに有し、第１トレンチは、上面に平行な第１方向に延伸し、第１トレンチの上に設けられた、第２接合材を介して第１コネクタに電気的に接続されない電極パッドは、上面に平行で第１方向に交差する第２方向に延伸する点で、第１実施形態の半導体装置と異なっている。ここで、第１実施形態の半導体装置と重複する内容の記載は省略する。

【0047】

図９は、本実施形態の半導体装置１１０の模式上面図である。

【0048】

なお、図９において、第２接合材２０の図示を省略し、第２接合材２０の下に設けられた電極パッド１７を図示するものとする。また、図１０以降の図面についても同様とする。

【0049】

第１コネクタ５０の第１端部５１ａは、第２接合材２０を介して、電極パッド１７ａ_１及び電極パッド１７ａ_２と接続されている。なお、第１端部５１ａは、一つの電極パッドと接続されていてもかまわない。

【0050】

また、半導体装置１１０には、複数の電極パッド１７ｂが設けられている。そして、それぞれの電極パッド１７ｂは、Ｘ方向に延伸している。

【0051】

図１０は、本実施形態の半導体装置１１０の要部の模式断面図である。半導体装置１１０の半導体チップ１０内には、トレンチ型のＭＯＳＦＥＴが設けられている。なお、半導体チップ１０内には、例えば、トレンチ型のＩＧＢＴが設けられていてもかまわない。

【0052】

ドレイン電極１１は、ＭＯＳＦＥＴのドレイン電極として機能する。

【0053】

ドレイン層１０９は、ドレイン電極１１の上に設けられている。ドレイン層１０９は、例えば、ｎ^＋型の半導体材料を含む。

【0054】

ドリフト層（第１半導体層の一例）１１２は、ドレイン層１０９の上に設けられている。ドリフト層１１２は、ＭＯＳＦＥＴのドリフト層として機能する層である。ドリフト層１１２は、例えば、ｎ^－型の半導体材料を含む。

【0055】

ベース領域（第１半導体領域の一例）１１４は、ドリフト層１１２の上に設けられている。ベース領域１１４は、ＭＯＳＦＥＴのベースとして機能する。ベース領域１１４は、後述するゲート電極１２８に電圧が印加された場合にチャネルを形成し、ドレイン層１０９と後述するソース領域１１６の間にキャリアが流れることを可能とする領域である。ベース領域１１４は、例えば、ｐ型の半導体材料を含む。

【0056】

ソース領域（第２半導体領域の一例）１１６は、ベース領域１１４の上に設けられている。ソース領域１１６は、ＭＯＳＦＥＴのソースとして機能する領域である。後述するゲート電極１２８に適切な電圧が印加された場合に、ソース領域１１６とドレイン層１０９の間にキャリアが流れる。ソース領域１１６は、例えば、ｎ^＋型の半導体材料を含む。

【0057】

コンタクト領域１１８は、ベース領域１１４の上に設けられ、ベース領域１１４及びソース領域１１６と電気的に接続されている。コンタクト領域１１８は、ベース領域１１４及びソース領域１１６と、ソース電極１６の電気的接触を向上させるために設けられている。コンタクト領域１１８は、例えば、ｐ^＋型の半導体材料を含む。

【0058】

トレンチ１１９は、ベース領域１１４及びソース領域１１６の上からドリフト層１１２に到達するように設けられている。トレンチ１１９は、紙面奥方向（Ｙ方向、第１方向の一例）に延伸している。言い換えると、トレンチ１１９は、電極パッド１７ｂが延伸する方向（Ｘ方向、第２方向の一例）と垂直に交差するＹ方向に延伸している。

【0059】

第１絶縁膜１２２は、トレンチ１１９内に設けられている。例えば、第１絶縁膜１２２は、後述するフィールドプレート電極１２４を覆うように設けられている。第１絶縁膜１２２は、フィールドプレート絶縁膜である。また、例えば、第１絶縁膜１２２は、フィールドプレート電極１２４とゲート電極１２８の間に設けられている。しかし、第１絶縁膜１２２の形態は、これに限定されるものではない。第１絶縁膜１２２はＳｉＯ_ｘ（酸化シリコン）を含むが、これに限定されるものではない。

【0060】

第５絶縁膜１２１は、トレンチ１１９内において、第１絶縁膜１２２の上の、ベース領域１１４とゲート電極１２８の間及び後述する層間絶縁膜１９５とソース領域１１６の間に設けられている。第５絶縁膜１２１は、ゲート絶縁膜である。第５絶縁膜１２１はＳｉＯ_ｘ（酸化シリコン）を含むが、これに限定されるものではない。

【0061】

フィールドプレート電極（第３電極の一例）１２４は、トレンチ１１９内において、ドリフト層１１２に第１絶縁膜１２２を介して、ドリフト層１１２と対向して設けられている。例えば、フィールドプレート電極１２４は、ドリフト層１１２と並んで設けられている。フィールドプレート電極１２４は、トレンチ１１９と同様に、Ｙ方向に延伸している。フィールドプレート電極１２４は、例えば、ベース領域１１４からドリフト層１１２へ空乏層が伸びることを助長し、耐圧を増加させるために設けられている。

【0062】

ゲート電極１２８は、フィールドプレート電極１２４の上に設けられている。ゲート電極１２８は、複数のベース領域１１４の間で、第５絶縁膜１２１を介して設けられている。ゲート電極１２８は、Ｙ方向に延伸している。ゲート電極１２８は、ＭＯＳＦＥＴのゲートとして機能する電極である。

【0063】

層間絶縁膜１９５は、ソース領域１１６、ゲート電極１２８及び第５絶縁膜１２１の上に設けられている。層間絶縁膜１９５は例えばＳｉＯ_ｘを含むが、これに限定されるものではない。

【0064】

ソース電極１６は、ソース領域１１６及びコンタクト領域１１８の上に設けられ、ソース領域１１６及びコンタクト領域１１８と電気的に接続されている。また、ソース電極１６の上には、図１０において図示しない電極パッド１７が適宜設けられている。

【0065】

図１１は、本実施形態の半導体装置１１０の要部の模式断面図である。図１１は、フィールドプレート電極１２４とソース電極１６の接続方法の一例及びゲート電極１２８とゲートメタル１９８の接続方法の一例を示すための模式断面図である。例えば、図１０の模式断面図は、図１０のＤ－Ｄ’断面における模式断面図に相当している。

【0066】

フィールドプレート電極１２４は、Ｚ方向に延伸した部分を有する。そして、かかるＺ方向に延伸した部分を用いて、フィールドプレート電極１２４は、ソース電極１６と、層間絶縁膜１９５に設けられたコンタクトホールを介して、電気的に接続されている。

【0067】

ゲート電極１２８は、ゲートメタル１９８と、層間絶縁膜１９５に設けられたコンタクトホールを介して、電気的に接続されている。例えば、ゲートメタル１９８は、第４接合材８０（図１）の下に設けられ、第４接合材８０と電気的に接続されている。

【0068】

なお、ゲート電極１２８の、Ｙ方向に延伸している部分は、例えば、電極パッド１７ａ_１及び電極パッド１７ａ_２（図９）の間の下に設けられていても良い。かかる場合、ゲート電極１２８の、Ｙ方向に延伸している部分は、ゲート電極１２８に接続された接続配線の一例である。

【0069】

次に、本実施形態の半導体装置の作用効果を記載する。

【0070】

トレンチ１１９を有する半導体チップ１０の場合には、トレンチ１１９が延伸する方向に垂直な面内において、内部応力が高くなり、反る傾向が高い。例えば、半導体装置１１０のように、トレンチ１１９がＹ方向に延伸している場合には、ＹＺ面内よりも、ＸＺ面内において、内部応力が高くなり、反る傾向が高い。

【0071】

そこで、半導体装置１１０においては、電極パッド１７を、Ｘ方向に延伸するように設ける。これにより、ＸＺ面内における半導体チップ１０の反りを、より良く抑制することができる。

【0072】

本実施形態の半導体装置１１０によっても、信頼性の向上した半導体装置１１０の提供が可能となる。

【0073】

（第３実施形態）
本実施形態の半導体装置は、半導体チップは、第１半導体領域の上から第１半導体層に到達する第２トレンチ内に、第１半導体層と第２絶縁膜を介して設けられた第４電極をさらに有し、第２トレンチは、上面に平行で第１方向に交差する第３方向に延伸し、第２トレンチの上に設けられた、第２接合材を介して第１コネクタに電気的に接続されない電極パッドは、上面に平行で第３方向に交差する第４方向に延伸するである点で、第１実施形態及び第２実施形態の半導体装置と異なっている。ここで、第１実施形態及び第２実施形態と重複する内容の記載は省略する。

【0074】

図１２は、本実施形態の半導体装置１２０の模式上面図である。

【0075】

ソース電極１６の上の第１領域１６ａにおいては、電極パッド１７ｂは、Ｘ方向（第２方向の一例）に延伸している。電極パッド１７ｂの下のトレンチ１１９（第１トレンチの一例）、第１絶縁膜１２２（第２絶縁膜の一例）、及びフィールドプレート電極１２４は、Ｙ方向（第１方向の一例）に延伸している。

【0076】

ソース電極１６の上の第２領域１６ｂにおいては、電極パッド１７ｃは、Ｙ方向（第４方向の一例）に延伸している。電極パッド１７ｃの下のトレンチ１１９（第２トレンチの一例）、第１絶縁膜１２２（第２絶縁膜の一例）、及びフィールドプレート電極１２４（第４電極の一例）は、Ｘ方向（第３方向の一例）に延伸している。

【0077】

半導体装置１２０のように、トレンチ１１９の延伸する方向が領域に依存して異なっている場合においても、半導体チップ１０の反りを、より良く抑制することができる。

【0078】

本実施形態の半導体装置１２０によっても、信頼性の向上した半導体装置１２０の提供が可能となる。

【0079】

（第４実施形態）
本実施形態の半導体装置は、第１コネクタに接続されない複数の電極パッドが設けられている点で、第１実施形態の半導体装置と異なっている。ここで、第１実施形態乃至第３実施形態と重複する内容の記載は省略する。

【0080】

図１３は、本実施形態の半導体装置１３０の模式上面図である。電極パッド１７ａは、第１コネクタ５０の第１端部５１ａに電気的に接続されている。一方、電極パッド１７ｂ、電極パッド１７ｃ、電極パッド１７ｄ、電極パッド１７ｅ及び電極パッド１７ｆは、第１コネクタ５０に電気的に接続されていない。

【0081】

本実施形態の半導体装置１３０によっても、信頼性の向上した半導体装置１３０の提供が可能となる。

【0082】

（第５実施形態）
本実施形態の半導体装置は、第１コネクタに接続されない複数の電極パッドに接続された第２コネクタを備える点で、第４実施形態の半導体装置と異なっている。ここで、第１乃至第４実施形態と重複する内容の記載は省略する。

【0083】

図１４は、本実施形態の半導体装置１４０の模式上面図である。電極パッド１７ｂ、電極パッド１７ｃ、電極パッド１７ｄ、電極パッド１７ｅ及び電極パッド１７ｆに、第２コネクタ５３が接続されている。

【0084】

例えばリフローにより第１コネクタ５０を電極パッド１７ａに接続する場合には、溶融した接合材が硬化する際に、第１コネクタ５０の位置が所定の位置からずれて硬化することがある。第２コネクタ５３を設けることにより、かかるずれが抑制される。

【0085】

本実施形態の半導体装置１４０によっても、信頼性の向上した半導体装置１４０の提供が可能となる。

【0086】

（第６実施形態）
図１５は、本実施形態の半導体装置１５０の模式上面図である。第１乃至第５実施形態と重複する内容の記載は省略する。電極パッド１７ａ及び電極パッド１７ｂに第１コネクタ５０が接続されている。電極パッド１７ｃ及び電極パッド１７ｄにコネクタ及びワイヤが接続されていない。

【0087】

本実施形態の半導体装置１５０によっても、信頼性の向上した半導体装置１５０の提供が可能となる。

【0088】

（第７実施形態）
図１６は、本実施形態の半導体装置１６０の模式上面図である。第１実施形態乃至第６実施形態と重複する内容の記載は省略する。図１５に示した半導体装置１５０との違いは、電極パッド１７ｃ及び電極パッド１７ｄに第２コネクタ５３が接続されている点である。

【0089】

本実施形態の半導体装置１６０によっても、信頼性の向上した半導体装置１６０の提供が可能となる。

【0090】

本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0091】

２ ：リードフレーム
１０ ：半導体チップ
１０ａ ：下面
１０ｂ ：上面
１１ ：ドレイン電極（第１電極）
１６ ：ソース電極（第２電極）
１７ ：電極パッド
２０ ：第２接合材
５０ ：第１コネクタ
５３ ：第２コネクタ
６２ ：ワイヤ
７０ ：第１接合材
８２ ：封止樹脂
１００ ：半導体装置
１０５ ：半導体装置
１１０ ：半導体装置
１１２ ：第１半導体層（ドリフト層）
１１４ ：第１半導体領域（ベース領域）
１１６ ：第２半導体領域（ソース領域）
１１９ ：トレンチ
１２０ ：半導体装置
１２２ ：第１絶縁膜、第２絶縁膜
１２４ ：フィールドプレート電極（第３電極、第４電極）
１３０ ：半導体装置
１４０ ：半導体装置
１５０ ：半導体装置
１６０ ：半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】