IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ TDK株式会社の特許一覧

特開2023-139568インダクタ及びこれを備えるDCDCコンバータ
<>
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図1
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図2
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図3
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図4
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図5
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図6
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図7
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図8
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図9
  • 特開-インダクタ及びこれを備えるDCDCコンバータ 図10
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023139568
(43)【公開日】2023-10-04
(54)【発明の名称】インダクタ及びこれを備えるDCDCコンバータ
(51)【国際特許分類】
   H01F 17/04 20060101AFI20230927BHJP
   H01F 27/00 20060101ALI20230927BHJP
   H01F 37/00 20060101ALI20230927BHJP
【FI】
H01F17/04 F
H01F17/04 A
H01F27/00 R
H01F37/00 A
H01F37/00 C
【審査請求】未請求
【請求項の数】7
【出願形態】OL
(21)【出願番号】P 2022045152
(22)【出願日】2022-03-22
(71)【出願人】
【識別番号】000003067
【氏名又は名称】TDK株式会社
(74)【代理人】
【識別番号】100115738
【弁理士】
【氏名又は名称】鷲頭 光宏
(74)【代理人】
【識別番号】100121681
【弁理士】
【氏名又は名称】緒方 和文
(72)【発明者】
【氏名】黒田 朋史
(72)【発明者】
【氏名】大村 匠
(72)【発明者】
【氏名】関 昭彦
(72)【発明者】
【氏名】相場 遥佳
【テーマコード(参考)】
5E070
【Fターム(参考)】
5E070AA01
5E070AB03
5E070BA11
5E070BA17
5E070BB01
5E070CA07
5E070CA13
(57)【要約】
【課題】インダクタンスがより高められたインダクタを提供する。
【解決手段】インダクタ10は、複数の軟磁性薄帯131がZ方向に積層されてなる磁性コア100と、磁性コア100をZ方向に貫通し、X方向に配列された第1及び第2貫通孔101,102に挿入された第1コイル導体110とを備える。複数の軟磁性薄帯131のそれぞれは、ギャップGによって複数の小片Pに分割されている。X方向におけるギャップGの平均間隔をa2とし、Y方向におけるギャップGの平均間隔をa1とした場合、a1がa2よりも大きい。これにより、磁束の打ち消し合いが低下することから、インダクタンスが高められる。
【選択図】図5
【特許請求の範囲】
【請求項1】
互いに直交する第1及び2方向に延在する複数の軟磁性薄帯が前記第1及び第2方向と直交する第3方向に積層されてなる磁性コアと、
前記磁性コアを前記第3方向に貫通し、前記第1方向に配列された第1及び第2貫通孔に挿入された第1コイル導体と、を備え、
前記複数の軟磁性薄帯のそれぞれは、ギャップによって複数の小片に分割されており、
前記第1方向における前記ギャップの平均間隔をa2とし、前記第2方向における前記ギャップの平均間隔をa1とした場合、a1がa2よりも大きい、インダクタ。
【請求項2】
a1/a2の値が1.1以上である、請求項1に記載のインダクタ。
【請求項3】
前記a1/a2の値が1.3以上、2.2以下である、請求項2に記載のインダクタ。
【請求項4】
前記第1及び第2貫通孔の前記第2方向における幅をcとした場合、a1<cを満たす、請求項1乃至3のいずれか一項に記載のインダクタ。
【請求項5】
前記磁性コアの前記第1方向におけるエッジと前記第1及び第2貫通孔の前記エッジに近い方との前記第1方向における距離をdとし、前記第1貫通孔と前記第2貫通孔の前記第1方向における距離を2eとした場合、a1/a2の値は、d/eの値の1.1倍以上である、請求項1乃至4のいずれか一項に記載のインダクタ。
【請求項6】
前記磁性コアを前記第3方向に貫通し、前記第1方向に配列された第3及び第4貫通孔に挿入された第2コイル導体をさらに備え、
前記第1及び第3貫通孔は、前記第2方向に配列され、
前記第2及び第4貫通孔は、前記第2方向に配列される、請求項1乃至5のいずれか一項に記載のインダクタ。
【請求項7】
請求項1乃至6のいずれか一項に記載のインダクタを備えるDCDCコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示はインダクタ及びこれを備えるDCDCコンバータに関する。
【背景技術】
【0002】
スイッチング電源に用いられるインダクタは、小型で大きなインダクタンスを得ることが求められる。これを実現すべく、特許文献1には、小片に分割された複数の軟磁性薄帯が積層されてなる磁性コアを用いたインダクタが提案されている。特許文献1に記載されたインダクタは、1つのコイル導体に含まれる2つの区間が磁性コアに設けられた2つの貫通孔にそれぞれ挿入された構造を有している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2022-026401号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、インダクタンスがより高められたインダクタを提供することを目的とする。
【課題を解決するための手段】
【0005】
本開示によるインダクタは、互いに直交する第1及び2方向に延在する複数の軟磁性薄帯が第1及び第2方向と直交する第3方向に積層されてなる磁性コアと、磁性コアを第3方向に貫通し、第1方向に配列された第1及び第2貫通孔に挿入された第1コイル導体とを備え、複数の軟磁性薄帯のそれぞれは、ギャップによって複数の小片に分割されており、第1方向におけるギャップの平均間隔をa2とし、第2方向におけるギャップの平均間隔をa1とした場合、a1がa2よりも大きい。
【発明の効果】
【0006】
本開示によれば、インダクタンスがより高められたインダクタを提供することが可能となる。
【図面の簡単な説明】
【0007】
図1図1は、本開示の第1の実施形態によるインダクタ10の外観を示す略斜視図である。
図2図2は、インダクタ10の略分解斜視図である。
図3図3は、磁束の方向を説明するための模式図である。
図4図4は、磁性コア100の構造を説明するための模式図である。
図5図5は、軟磁性薄帯131の模式的なXY平面図である。
図6図6は、軟磁性薄帯131の一部を拡大して示す略平面図である。
図7図7は、軟磁性薄帯131にギャップGを形成する方法を説明するための模式図である。
図8図8は、本開示の第2の実施形態によるインダクタ20の外観を示す略斜視図である。
図9図9は、インダクタ20を用いたDCDCコンバータ30の回路図である。
図10図10は、実施例の結果を示す表である。
【発明を実施するための形態】
【0008】
以下、添付図面を参照しながら、本開示の好ましい実施形態について詳細に説明する。
【0009】
図1は、本開示の第1の実施形態によるインダクタ10の外観を示す略斜視図である。また、図2は、インダクタ10の略分解斜視図である。
【0010】
図1及び図2に示すように、第1の実施形態によるインダクタ10は、第1貫通孔101及び第2貫通孔102を有する磁性コア100と、第1及び第2貫通孔101,102に挿入された第1コイル導体110とを備えている。磁性コア100の外形は略直方体形状であり、第1及び第2貫通孔101,102は、磁性コア100を第3方向であるZ方向に貫通する。第1貫通孔101と第2貫通孔102は、第1方向であるX方向に配列されている。第1貫通孔101と第2貫通孔102の第2方向であるY方向における位置は等しく、磁性コア100のY方向における略中央に配置されている。
【0011】
第1コイル導体110は、銅(Cu)などの良導体からなり、第1貫通孔101に挿入される区間111と、第2貫通孔103に挿入される区間112と、区間111,112を接続する区間113とを有している。第1コイル導体110は、区間111、区間113、区間112が連続して接続されることにより1ターンコイルが構成される。区間111,112はZ方向に延在し、区間113はX方向に延在する。区間113は、区間111のZ方向における一端と区間112のZ方向における一端を接続する。区間111,112のZ方向における他端は磁性コア100から突出し、その先端は入力端子及び出力端子として用いられる。これにより、第1コイル導体110に電流を流すと、区間111と区間112には互いに逆方向に電流が流れることになる。その結果、区間111に流れる電流によって生じる磁束の向きと、区間112に流れる電流によって生じる磁束の向きはZ方向から見て逆向きとなるため、図3において符号φ1で示すように、一部の磁束は互いに強め合う。しかしながら、第1及び第2貫通孔101,102を大きく周回する磁束成分については、図3において符号φ2で示すように、互いに打ち消し合うことになる。なお、磁性コア100から突出する区間111,112のZ方向における他端は、XY平面の面内方向に沿って延在する区間をさらに備えていてもよい。これにより、インダクタ10を基板に実装する際の基板のパッドに対して接続し易くなる。
【0012】
磁性コア100は、図4に示すように、XY方向に延在する複数の軟磁性薄帯131が樹脂などの非磁性材料132を介してZ方向に積層された構成を有している。これにより、磁性コア100は、XY平面方向における透磁率が高く、Z方向における透磁率が低くなる。磁性コア100を構成する軟磁性薄帯131は、アモルファス合金やナノ結晶合金などの高透磁率金属材料からなり、XY平面図である図5に示すように、網目状のギャップGによって複数の小片Pに分割されている。ギャップGは、軟磁性薄帯131のXY平面方向における透磁率を調整する役割を果たし、これによりインダクタ10の磁気飽和が防止される。
【0013】
図6は、軟磁性薄帯131の一部を拡大して示す略平面図である。
【0014】
図6に示すように、軟磁性薄帯131に設けられたギャップGはランダムではなく、主に、略X方向に延在するギャップGxと、略Y方向に延在するギャップGyによって構成されている。そして、Y方向に隣接するギャップGxのY方向における間隔をa1とし、X方向に隣接するギャップGyのX方向における間隔をa2とした場合、a1>a2である。つまり、ギャップGyのX方向における間隔よりも、ギャップGxのY方向における間隔の方が広い。好ましくはa1/a2の値が1.1以上であり、より好ましくはa1/a2の値が1.3以上である。これにより、第1コイル導体110の第1貫通孔101に挿入された区間によって生じる磁束と、第1コイル導体110の第2貫通孔102に挿入された区間によって生じる磁束の干渉をよりいっそう低減し、高いインダクタンスを得ることができる。a1及びa2の値は、ギャップGの間隔が大きくなり過ぎることを抑制してインダクタンス低下に基づく定格電流値を十分に確保するという観点では、いずれも50~110μmの範囲であることが好ましく、60~100μmの範囲であることがより好ましい。a1およびa2の値をこの範囲内に収めるには、a1/a2の範囲は2.2以下であることが好ましく、1.6以下であることがより好ましい。
【0015】
ここで、a1,a2の値が一定ではない場合、平均値を用いても構わない。つまり、a1としては、Y方向に隣接するギャップGxのY方向における平均間隔とし、a2としては、X方向に隣接するギャップGyのX方向における平均間隔としても構わない。Y方向に隣接するギャップGxのY方向における平均間隔a1及びX方向に隣接するギャップGyのX方向における平均間隔a2は、軟磁性薄帯131のXY平面を撮像した画像から求めることができる。一例として、図6に示すように、軟磁性薄帯131のXY平面を撮像した画像に任意の判定領域131Aを設定するとともに、この判定領域131A内にX方向に延在する仮想線LxとY方向に延在する仮想線Lyを設定し、仮想線Lxと交差するギャップGyの数と、仮想線Lyと交差するギャップGxの数に基づいて、a1,a2の値を決定することができる。図6に示す例では、仮想線Lxと交差するギャップGyの数は10個であり、仮想線Lyと交差するギャップGxの数は7個であることから、判定領域131AのX方向における幅をWx、判定領域131AのY方向における幅をWyとした場合、a1=Wy/7、a2=Wx/10となる。仮想線Lx,Lyは、それぞれ複数本設定しても構わない。また、判定領域131Aを複数設定しても構わないし、そのサイズも特に限定されない。判定領域131Aを設定する位置についても特に限定されないが、第1貫通孔101と第2貫通孔102の間に設定することが好ましい。
【0016】
このような形状を有するギャップGを形成する方法としては、図7に示すように、複数のネジ山を有するローラー15に軟磁性薄帯131を押し当てることによって、ネジ山に沿った略平行なギャップGを形成した後、軟磁性薄帯131を90°回転させた状態で同様の工程を行う方法が挙げられる。この場合、ネジ山のピッチ、ローラー15に押し当てる順序などによって、a1,a2の値を調整することができる。
【0017】
このように、本実施形態においては、軟磁性薄帯131に設けられたギャップGがa1>a2の条件を満たしていることから、透磁率に異方性が生じる。つまり、Y方向における透磁率よりもX方向における透磁率の方が低くなる。これにより、軟磁性薄帯131の透磁率に異方性がない場合と比べて、図3において符号φ2で示す磁束の打ち消し合いが低減することから、インダクタンスが高められる。
【0018】
また、図5に示すように、第1及び第2貫通孔101,102のY方向における幅をcとした場合、a2<cを満たしていることが好ましい。これによれば、第1及び第2貫通孔101,102のX方向における端面近傍においてギャップGxの存在しない領域が形成されず、第1及び第2貫通孔101,102のX方向における端面近傍に少なくとも一つのギャップGxが存在することになる。このため、第1及び第2貫通孔101,102のX方向における端面近傍における透磁率が局所的に高くなることがなく、所望のインダクタンスを得ることが可能となる。
【0019】
さらに、図5に示すように、磁性コア100のX方向におけるエッジEと第1及び第2貫通孔101,102のエッジEに近い方とのX方向における距離をdとし、第1貫通孔101と第2貫通孔102のX方向における距離を2eとした場合、上述したa1/a2の値は、d/eの値の1.1倍以上であることが好ましい。ここで、距離dを固定しつつ磁性コア100のX方向におけるサイズを小型化するためには、距離2eを小さくする必要があり、この場合、d/eの値は大きくなる。しかしながら、距離2eを小さくすると第1コイル導体110の区間111と区間112の結合が強くなる。そして、区間111と区間112の結合を抑えつつ、磁性コア100のX方向におけるサイズを小型化するためには、a1/a2の値をd/eの値の1.1倍以上とすればよい。つまり、a1/a2の値を十分に大きくすることにより、区間111と区間112の結合を抑えつつ、磁性コア100のX方向におけるサイズを小型化することが可能となる。
【0020】
なお、距離dには、磁性コア100のX方向における一方(正側)のエッジEと一方のエッジEに近い方である第2貫通孔102とのX方向における距離dと、磁性コア100のX方向における他方(負側)のエッジEと他方のエッジEに近い方である第1貫通孔101とのX方向における距離dがあり、これらは互いに等しくなるように設定される。但し、製造ばらつきによる誤差は等しい範囲に含まれるものとする。また、第1貫通孔101と第2貫通孔102のX方向における距離2eは、第1貫通孔101の第2貫通孔102側の縁から第2貫通孔102の第1貫通孔101側の縁までの距離である。
【0021】
図8は、本開示の第2の実施形態によるインダクタ20の外観を示す略斜視図である。
【0022】
図8に示すように、第2の実施形態によるインダクタ20は、第1~第4貫通孔101~104を有する磁性コア100と、第1及び第2貫通孔101,102に挿入された第1コイル導体210と、第3及び第4貫通孔103,104に挿入された第2コイル導体220とを備えている。第1~第4貫通孔101~104は、いずれも磁性コア100をZ方向に貫通する。第1貫通孔101と第2貫通孔102はX方向に配列され、第3貫通孔103と第4貫通孔104はX方向に配列され、第1貫通孔101と第3貫通孔103はY方向に配列され、第2貫通孔102と第4貫通孔104はY方向に配列されている。
【0023】
第1コイル導体210は、第1貫通孔101に挿入される区間211と、第2貫通孔102に挿入される区間212と、区間211,212を接続する区間213とを有している。第1コイル導体210は、区間211、区間213、区間212が連続して接続されることにより1ターンコイルが構成される。同様に、第2コイル導体220は、第3貫通孔103に挿入される区間221と、第4貫通孔104に挿入される区間222と、区間221,222を接続する区間223とを有している。第2コイル導体220は、区間221、区間223、区間222が連続して接続されることにより1ターンコイルが構成される。そして、磁性コア100から突出する区間211,212のZ方向における先端は、第1コイル導体210によって構成される第1インダクタの入力端子及び出力端子として用いられ、磁性コア100から突出する区間221,222のZ方向における先端は、第2コイル導体220によって構成される第2インダクタの入力端子及び出力端子として用いられる。なお、磁性コア100から突出する区間211,212,221,222のZ方向における先端は、XY平面の面内方向に沿って延在する区間をさらに備えていてもよい。これにより、インダクタ20を基板に実装する際の基板のパッドに対して接続し易くなる。
【0024】
本実施形態においても、第1の実施形態と同様、磁性コア100を構成する軟磁性薄帯131に設けられたギャップGがa1>a2の関係を満たすことにより、第1コイル導体210の区間211,212の結合を抑えることができるとともに、第2コイル導体220の区間221,222の結合を抑えることが可能となる。
【0025】
本実施形態によるインダクタ20が例示するように、一つの磁性コア100に複数のコイル導体が挿入されていても構わない。また、コイル導体の断面や貫通孔の断面が矩形である必要はなく、図8に示すように円形であっても構わない。
【0026】
図9は、インダクタ20を用いたDCDCコンバータ30の回路図である。
【0027】
図9に示すDCDCコンバータ30は、一対の入力端子51,52と、一対の出力端子53,54と、入力端子51と出力端子53の間に直列にこの順に接続されたスイッチングトランジスタSW1及びインダクタL1と、入力端子51と出力端子53の間に直列にこの順に接続されたスイッチングトランジスタSW2及びインダクタL2と、出力端子53,54間に接続されたキャパシタC1とを備えている。スイッチングトランジスタSW1とインダクタL1からなる回路と、スイッチングトランジスタSW2とインダクタL2からなる回路は、入力端子51と出力端子53の間に並列に接続される。入力端子52と出力端子54はグランドラインを構成する。スイッチングトランジスタSW1及びインダクタL1の接続点とグランドラインの間にはダイオードD1が逆方向に接続され、スイッチングトランジスタSW2及びインダクタL2の接続点とグランドラインの間にはダイオードD2が逆方向に接続される。スイッチングトランジスタSW1,SW2は、図示しない制御回路によって交互にオンオフし、これにより、入力電圧Vinを降圧した出力電圧Voutが生成される。
【0028】
このような構成を有するDCDCコンバータ30において、上述したインダクタ20がインダクタL1,L2として用いられる。例えば、第1コイル導体210が一方のインダクタL1を構成し、第2コイル導体220が他方のインダクタL2を構成する。これにより、DCDCコンバータ30を構成する部品点数を削減することが可能となる。
【0029】
以上、本開示の好ましい実施形態について説明したが、本開示は、上記の実施形態に限定されることなく、本開示の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本開示の範囲内に包含されるものであることはいうまでもない。
【0030】
本開示に係る技術には、以下の構成例が含まれるが、これに限定されるものではない。
【0031】
本開示によるインダクタは、互いに直交する第1及び2方向に延在する複数の軟磁性薄帯が第1及び第2方向と直交する第3方向に積層されてなる磁性コアと、磁性コアを第3方向に貫通し、第1方向に配列された第1及び第2貫通孔に挿入された第1コイル導体とを備え、複数の軟磁性薄帯のそれぞれは、ギャップによって複数の小片に分割されており、第1方向におけるギャップの平均間隔をa2とし、第2方向におけるギャップの平均間隔をa1とした場合、a1がa2よりも大きい。これによれば、第1コイル導体の第1貫通孔に挿入された区間によって生じる磁束と、第1コイル導体の第2貫通孔に挿入された区間によって生じる磁束の干渉が低減することから、高いインダクタンスを得ることが可能となる。
【0032】
a1/a2の値は1.1以上であっても構わない。これによれば、インダクタンスをより高めることが可能となる。
【0033】
a1/a2の値は1.3以上、2.2以下であっても構わない。これによれば、インダクタンス低下に基づく定格電流値Isatを十分に確保しつつ、インダクタンスをよりいっそう高めることが可能となる。
【0034】
第1及び第2貫通孔の第2方向における幅をcとした場合、a1<cを満たしていても構わない。これによれば、第1及び第2貫通孔の第1方向における端面近傍における透磁率が局所的に高くなることがなく、所望の透磁率を得ることが可能となる。
【0035】
磁性コアの第1方向におけるエッジと第1及び第2貫通孔のエッジに近い方との第1方向における距離をdとし、第1貫通孔と第2貫通孔の第1方向における距離を2eとした場合、a1/a2の値は、d/eの値の1.1倍以上であっても構わない。これによれば、インダクタンスを十分に確保しつつ、磁性コアの第1方向におけるサイズを小型化することが可能となる。
【0036】
本開示によるインダクタは、磁性コアを第3方向に貫通し、第1方向に配列された第3及び第4貫通孔に挿入された第2コイル導体をさらに備え、第1及び第3貫通孔は第2方向に配列され、第2及び第4貫通孔は第2方向に配列されていても構わない。これによれば、インダクタンスの高い複合インダクタを提供することが可能となる。
【0037】
本開示によるDCDCコンバータは、上記のインダクタを備えている。これによれば、インダクタンスの高いインダクタを用いたDCDCコンバータを提供することが可能となる。
【実施例0038】
ギャップGの構造が互いに異なる複数の軟磁性薄帯131を用意し、図1に示すインダクタ10と同じ構造を有するサンプルを実際に作製した。そして、各サンプルの第1貫通孔101にのみ第1コイル導体110を挿入した場合に得られるインダクタンスL1、第2貫通孔102にのみ第1コイル導体110を挿入した場合に得られるインダクタンスL2、第1及び第2貫通孔101,102に第1コイル導体110の区間111,112をそれぞれ挿入した場合に得られるインダクタンスL12、並びに、インダクタンス低下に基づく定格電流値(初期インダクタンスから30%低下するときの直流バイアス電流)Isatを測定した。各サンプルとも、磁性コア100のX方向おけるサイズは6mm、磁性コア100のY方向おけるサイズは3mm、距離dは0.5mm、距離2eは1mmに固定した。結果を図10に示す。
【0039】
図10に示すように、各サンプルとも、L12の値はL1+L2とは一致せず、L1+L2よりも小さかった。しかしながら、その低下の割合、つまりL12/(L1+L2)の値は、a1/a2の値が大きくなるほど100%に近づき、a1>a2であるサンプル1~4においては、L12/(L1+L2)の割合が88%以上であった。また、サンプル1、2、4はa1、a2が50~110μmの範囲にあることから定格電流値Isatが5.2A以上であった。
【符号の説明】
【0040】
10,20 インダクタ
15 ローラー
30 DCDCコンバータ
51 入力端子
51,52 入力端子
53,54 出力端子
100 磁性コア
101 第1貫通孔
102 第2貫通孔
103 第3貫通孔
104 第4貫通孔
110 第1コイル導体
111~113 区間
131 軟磁性薄帯
131A 判定領域
132 非磁性材料
210 第1コイル導体
211~213 区間
220 第2コイル導体
221~223 区間
C1 キャパシタ
D1,D2 ダイオード
E エッジ
G,Gx,Gy ギャップ
L1,L2 インダクタ
Lx,Ly 仮想線
P 小片
SW1,SW2 スイッチングトランジスタ
φ1,φ2 磁束
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10