知財求人 - 知財ポータルサイト「IP Force」
特開2023-139619表示システム、表示システムの制御方法、及び表示システムに搭載されるドライバ回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023139619
(43)【公開日】2023-10-04
(54)【発明の名称】表示システム、表示システムの制御方法、及び表示システムに搭載されるドライバ回路
(51)【国際特許分類】
G09G 3/36 20060101AFI20230927BHJP
G06F 3/046 20060101ALI20230927BHJP
G09G 3/20 20060101ALI20230927BHJP
G02F 1/133 20060101ALI20230927BHJP
G06F 3/041 20060101ALN20230927BHJP
【ＦＩ】
G09G3/36
G06F3/046 B
G09G3/20 622K
G09G3/20 622D
G09G3/20 622C
G09G3/20 612K
G09G3/20 680G
G09G3/20 691D
G09G3/20 611C
G09G3/20 670E
G09G3/20 691B
G02F1/133 550
G06F3/041 522
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022045236
(22)【出願日】2022-03-22
(71)【出願人】
【識別番号】000139403
【氏名又は名称】株式会社ワコム
(74)【代理人】
【識別番号】100176072
【弁理士】
【氏名又は名称】小林 功
(74)【代理人】
【識別番号】100169225
【弁理士】
【氏名又は名称】山野 明
(72)【発明者】
【氏名】水橋 比呂志
(72)【発明者】
【氏名】小谷 佳宏
(72)【発明者】
【氏名】土橋 慧
【テーマコード（参考）】
2H193
5C006
5C080
【Ｆターム（参考）】
2H193ZA04
2H193ZA07
2H193ZB02
2H193ZC26
2H193ZF23
2H193ZF51
2H193ZJ01
2H193ZJ02
2H193ZJ11
2H193ZJ20
5C006AC11
5C006AC22
5C006AF42
5C006AF72
5C006BB16
5C006BC02
5C006BC03
5C006BC22
5C006BF03
5C006BF06
5C006BF38
5C006EC05
5C006FA15
5C006FA32
5C080AA10
5C080BB06
5C080DD08
5C080DD09
5C080DD12
5C080FF11
5C080FF13
5C080GG06
5C080JJ02
5C080JJ04
5C080JJ07
5C080KK02
5C080KK04
5C080KK43
(57)【要約】
【課題】ノイズを低減できる表示システムを提供する。
【解決手段】表示システムは、水平方向に配列された複数の列信号線、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線、第一行信号線及び列信号線の交点に配置されている複数の第一画像素子、並びに第二行信号線及び列信号線の交点に配置されている複数の第二画像素子を有する表示装置と、第一行信号線毎に設けられ、対応する第一行信号線を介して、第一期間に第一画像素子に電荷を供給し、第一期間と異なる第二期間に第一画像素子から電荷を引き抜く複数の第一駆動回路、及び第二行信号線毎に設けられ、対応する第二行信号線を介して、第二期間と少なくとも一部が重複する第三期間に第二画像素子に電荷を供給し、第一期間と少なくとも一部が重複する第四期間に第二画像素子から電荷を引き抜く複数の第二駆動回路を有するドライバ回路と、を備える。
【選択図】図１
【解決手段】表示システムは、水平方向に配列された複数の列信号線、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線、第一行信号線及び列信号線の交点に配置されている複数の第一画像素子、並びに第二行信号線及び列信号線の交点に配置されている複数の第二画像素子を有する表示装置と、第一行信号線毎に設けられ、対応する第一行信号線を介して、第一期間に第一画像素子に電荷を供給し、第一期間と異なる第二期間に第一画像素子から電荷を引き抜く複数の第一駆動回路、及び第二行信号線毎に設けられ、対応する第二行信号線を介して、第二期間と少なくとも一部が重複する第三期間に第二画像素子に電荷を供給し、第一期間と少なくとも一部が重複する第四期間に第二画像素子から電荷を引き抜く複数の第二駆動回路を有するドライバ回路と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子と、を有する表示装置と、
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、を有するドライバ回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
表示システム。
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、を有するドライバ回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
表示システム。
【請求項2】
第一クロックを前記第一駆動回路に供給する第一クロック線と、
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、互いに平行かつ隣接して配置されている、
請求項１に記載の表示システム。
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、互いに平行かつ隣接して配置されている、
請求項１に記載の表示システム。
【請求項3】
第一クロックを前記第一駆動回路に供給する第一クロック線と、
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、一定の距離毎に互いに交差するように、配置されている、
請求項１に記載の表示システム。
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、一定の距離毎に互いに交差するように、配置されている、
請求項１に記載の表示システム。
【請求項4】
前記第一駆動回路及び前記第二駆動回路は、それぞれ交互に直列に接続されており、
前記第一駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力し、
前記第二駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第三期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
前記第一駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化し、
前記第二駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化する、
請求項１に記載の表示システム。
前記第一駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力し、
前記第二駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第三期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
前記第一駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化し、
前記第二駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化する、
請求項１に記載の表示システム。
【請求項5】
複数の前記第一駆動回路は、それぞれ交互に直列に接続されており、
前記第一駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
複数の前記第二駆動回路は、それぞれ交互に直列に接続されており、
前記第二駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第三期間に持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力する、
請求項１に記載の表示システム。
前記第一駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
複数の前記第二駆動回路は、それぞれ交互に直列に接続されており、
前記第二駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第三期間に持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力する、
請求項１に記載の表示システム。
【請求項6】
共振回路を有する位置指示器と、
前記位置指示器への給電を行うための駆動コイルと、
前記位置指示器が指示する位置を検出するための電磁誘導型の検出コイルを有する位置検出器と、
をさらに備える請求項２又は３に記載の表示システム。
前記位置指示器への給電を行うための駆動コイルと、
前記位置指示器が指示する位置を検出するための電磁誘導型の検出コイルを有する位置検出器と、
をさらに備える請求項２又は３に記載の表示システム。
【請求項7】
前記ドライバ回路は、前記位置検出器及び前記駆動コイルの間、かつ前記表示装置の側面側に配置されており、
前記第一クロック線及び前記第二クロック線は、前記位置検出器及び前記駆動コイルの間、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記位置検出器は、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されており、
前記駆動コイルは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の背面側に配置されている、
請求項６に記載の表示システム。
前記第一クロック線及び前記第二クロック線は、前記位置検出器及び前記駆動コイルの間、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記位置検出器は、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されており、
前記駆動コイルは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の背面側に配置されている、
請求項６に記載の表示システム。
【請求項8】
前記表示装置は、複数の検出電極が面状に配置されてなるタッチセンサを有する、
請求項２又は３に記載の表示システム。
請求項２又は３に記載の表示システム。
【請求項9】
前記ドライバ回路は、前記表示装置の側面側、かつ前記タッチセンサの背面側に配置されており、
前記第一クロック線及び前記第二クロック線は、前記タッチセンサの背面側、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記タッチセンサは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されている、
請求項８に記載の表示システム。
前記第一クロック線及び前記第二クロック線は、前記タッチセンサの背面側、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記タッチセンサは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されている、
請求項８に記載の表示システム。
【請求項10】
水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子とを有する表示装置における前記第一画像素子及び前記第二画像素子を駆動するためのドライバ回路であって、
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、
前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
ドライバ回路。
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、
前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
ドライバ回路。
【請求項11】
水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子とを備える表示システムの制御方法であって、
第一期間に前記第一行信号線を介して前記第一画像素子に電荷を供給することと、
前記第一期間と少なくとも一部が重複する第三期間に前記第二行信号線を介して前記第二画像素子から電荷を引き抜くことと、
前記第一期間とは異なる第二期間に前記第一行信号線を介して前記第一画像素子から電荷を引き抜くことと、
前記第二期間と少なくとも一部が重複する第四期間に前記第二行信号線を介して前記第二画像素子に電荷を供給することと、
を含む表示システムの制御方法。
第一期間に前記第一行信号線を介して前記第一画像素子に電荷を供給することと、
前記第一期間と少なくとも一部が重複する第三期間に前記第二行信号線を介して前記第二画像素子から電荷を引き抜くことと、
前記第一期間とは異なる第二期間に前記第一行信号線を介して前記第一画像素子から電荷を引き抜くことと、
前記第二期間と少なくとも一部が重複する第四期間に前記第二行信号線を介して前記第二画像素子に電荷を供給することと、
を含む表示システムの制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示システムに関し、特に、表示システム、表示システムの制御方法、及び表示システムに搭載されるドライバ回路に関する。
【背景技術】
【0002】
従来から、液晶ディスプレイのような表示面が平面である表示システムが知られている。このような表示システムでは、平面上に水平方向に配列された複数の列信号線、及び垂直方向に配列された複数の行信号線の交点に画像素子が配置されており、さらに画像素子に対して充放電を行うためのドライバ回路が設けられている。表示システムは、ドライバ回路によって各行信号線を順に駆動し、列信号線に加えられている電荷を対応する画像素子に印加することによって、画像を表示する。
【0003】
これに関し、特許文献１には、互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置された液晶表示パネルと、複数のゲートラインを駆動するゲートドライバとを備える液晶表示装置が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】国際公開第２０１４／００７１９９号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【0005】
昨今では、表示システムの大型化及び高精細化に伴い、行信号線の負荷容量が増加したことによって、行信号線から発せられる磁界ノイズ及び電界ノイズが増大傾向にある。また、行信号線の駆動周波数も増加しており、磁界ノイズ及び電界ノイズの発生周期も短くなっている。このような磁界ノイズ及び電界ノイズは、表示システムに搭載されているセンサーなどの各種電子部品の誤動作や精度の低下の原因となる。
【0006】
本発明はこのような課題に鑑みてなされたものであり、その目的は、ノイズを低減できる表示システム、表示システムの制御方法、及び表示システムに搭載されるドライバ回路を提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、第一の本発明に係る表示システムは、水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子と、を有する表示装置と、前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、を有するドライバ回路と、を備え、前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く。
【0008】
また、第二の本発明に係る表示システムは、第一クロックを前記第一駆動回路に供給する第一クロック線と、第二クロックを前記第二駆動回路に供給する第二クロック線と、をさらに備え、前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、前記第一クロック線及び前記第二クロック線は、互いに平行かつ隣接して配置されている。
【0009】
また、第三の本発明に係る表示システムは、第一クロックを前記第一駆動回路に供給する第一クロック線と、第二クロックを前記第二駆動回路に供給する第二クロック線と、をさらに備え、前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、前記第一クロック線及び前記第二クロック線は、一定の距離毎に互いに交差するように、配置されている。
【0010】
また、第四の本発明に係る表示システムでは、前記第一駆動回路及び前記第二駆動回路は、それぞれ交互に直列に接続されており、前記第一駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力し、前記第二駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第三期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、前記第一駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化し、前記第二駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化する。
【0011】
また、第五の本発明に係る表示システムでは、複数の前記第一駆動回路は、それぞれ交互に直列に接続されており、前記第一駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、複数の前記第二駆動回路は、それぞれ交互に直列に接続されており、前記第二駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第三期間に持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力する。
【0012】
また、第六の本発明に係る表示システムは、共振回路を有する位置指示器と、前記位置指示器への給電を行うための駆動コイルと、前記位置指示器が指示する位置を検出するための電磁誘導型の検出コイルを有する位置検出器と、をさらに備える。
【0013】
また、第七の本発明に係る表示システムでは、前記ドライバ回路は、前記位置検出器及び前記駆動コイルの間、かつ前記表示装置の側面側に配置されており、前記第一クロック線及び前記第二クロック線は、前記位置検出器及び前記駆動コイルの間、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、前記位置検出器は、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されており、前記駆動コイルは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の背面側に配置されている。
【0014】
また、第八の本発明に係る表示システムでは、前記表示装置は、複数の検出電極が面状に配置されてなるタッチセンサを有する。
【0015】
また、第九の本発明に係る表示システムでは、前記ドライバ回路は、前記表示装置の側面側、かつ前記タッチセンサの背面側に配置されており、前記第一クロック線及び前記第二クロック線は、前記タッチセンサの背面側、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、前記タッチセンサは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されている。
【0016】
また、第十の本発明に係るドライバ回路は、水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子とを有する表示装置における前記第一画像素子及び前記第二画像素子を駆動するためのドライバ回路であって、前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、を備え、前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く。
【0017】
また、第十一の本発明に係る表示システムの制御方法は、水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子とを備える表示システムの制御方法であって、第一期間に前記第一行信号線を介して前記第一画像素子に電荷を供給することと、前記第一期間と少なくとも一部が重複する第三期間に前記第二行信号線を介して前記第二画像素子から電荷を引き抜くことと、前記第一期間とは異なる第二期間に前記第一行信号線を介して前記第一画像素子から電荷を引き抜くことと、前記第二期間と少なくとも一部が重複する第四期間に前記第二行信号線を介して前記第二画像素子に電荷を供給することと、を含む。
【発明の効果】
【0018】
本発明によれば、表示システムは、ノイズを低減できる。
【図面の簡単な説明】
【0019】
【図1】表示システムの一例を示す図である。
【図2】画像素子の一例を示す図である。
【図3A】クロック線及びゲートドライバ回路の回路構成の一例を示す図である。
【図3B】１つ目のシフトレジスタの回路構成の一例を示す図である。
【図3C】ブロックの回路構成の一例を示す図である。
【図4】駆動回路の回路構成の一例を示す図である。
【図5A】クロック線の配置の第二例を示す図である。
【図5B】クロック線の配置の第三例を示す図である。
【図5C】クロック線の配置の第四例を示す図である。
【図6】表示システムにおける各クロックの電位の遷移の第一例を示すタイミングチャートである。
【図7】駆動回路における各信号の電位の遷移の一例を示すタイミングチャートである。
【図8】表示システムにおける各クロックの電位の遷移の第二例を示すタイミングチャートである。
【図9A】表示システムの第四例を示す断面図である。
【図9B】表示システムの第五例を示す断面図である。
【図10】クロックの交番と位置検出器に発生する起電力の関係を示すグラフである。
【図11】表示システムの一連の動作の流れの一例を示すフローチャートである。
【発明を実施するための形態】
【0020】
以下、添付図面を参照しながら本発明の実施形態（以下、「本実施形態」という。）について説明する。説明の理解を容易にするため、各図面において同一の構成要素及びステップに対しては可能な限り同一の符号を付して、重複する説明は省略する。
【0021】
―――第一実施形態―――
まず、第一実施形態について説明する。
まず、第一実施形態について説明する。
【0022】
＜構成＞
図１は、第一実施形態に係る表示システム１Ａの一例を示す図である。表示システム１Ａは、ユーザが保持するコンピュータやモニター、テレビであり、例えば、タブレト、スマートフォン、パーソナルコンピュータのモニター、テレビ受信機などである。なお、本例では、表示システム１Ａに含まれる表示装置１０が液晶ディスプレイである場合について説明する。表示システム１Ａは、例えば、表示装置１０と、ゲートドライバ回路２０と、ソースドライバ回路３０と、制御回路４０と、クロック線ＷＣＬ１～ＷＣＬ８（図３参照）とを含んで構成される。
図１は、第一実施形態に係る表示システム１Ａの一例を示す図である。表示システム１Ａは、ユーザが保持するコンピュータやモニター、テレビであり、例えば、タブレト、スマートフォン、パーソナルコンピュータのモニター、テレビ受信機などである。なお、本例では、表示システム１Ａに含まれる表示装置１０が液晶ディスプレイである場合について説明する。表示システム１Ａは、例えば、表示装置１０と、ゲートドライバ回路２０と、ソースドライバ回路３０と、制御回路４０と、クロック線ＷＣＬ１～ＷＣＬ８（図３参照）とを含んで構成される。
【0023】
表示装置１０は、例えば、液晶ディスプレイである。表示装置１０は、例えば、ディスプレイモジュール１１と、バックライトモジュール１２と、を含んで構成される。
【0024】
ディスプレイモジュール１１は、垂直方向に配列された行信号線ＧＬ１～ＧＬｎと、水平方向に配列された列信号線ＳＬ１～ＳＬｍと、行信号線ＧＬ１～ＧＬｎ及び列信号線ＳＬ１～ＳＬｍの各交点に配置された画像素子１１０と、を含んで構成される。ディスプレイモジュール１１は、ゲートドライバ回路２０から送信されるゲート信号ＶＧ１～ＶＧｎに従って行信号線ＧＬ１～ＧＬｎのうち対応するいずれか１つを駆動するとともに、ソースドライバ回路３０から送信されるソース信号ＶＳ１～ＶＳｍが示す輝度でソース信号ＶＳ１～ＶＳｍに対応する各画像素子１１０を駆動する。
【0025】
行信号線ＧＬ１～ＧＬｎは、例えば、ゲートラインであり、表示装置１０において垂直方向にｎ本配列されている。行信号線ＧＬ１～ＧＬｎは、ゲートドライバ回路２０から送信される対応するゲート信号ＶＧ１～ＶＧｎによって駆動され、列信号線ＳＬ１～ＳＬｍとの交点にあたる画像素子１１０のゲート電極とゲートドライバ回路２０との間の電荷のやりとりを中継する。
【0026】
列信号線ＳＬ１～ＳＬｍは、例えば、ソースラインであり、表示装置１０において水平方向にｍ本配列されている。列信号線ＳＬ１～ＳＬｍは、ソースドライバ回路３０から送信される対応するソース信号ＶＳ１～ＶＳｍによって駆動され、行信号線ＧＬ１～ＧＬｎとの交点にあたる画像素子１１０のソース電極とソースドライバ回路３０との間の電荷のやりとりを中継する。
【0027】
画像素子１１０は、例えば、液晶画像素子であり、表示装置１０において、行信号線ＧＬ１～ＧＬｎと列信号線ＳＬ１～ＳＬｍとの交点に合計ｎ×ｍ個配置されている。画像素子１１０は、行信号線ＧＬ１～ＧＬｎのうち一本がゲート電極に接続されており、列信号線ＳＬ１～ＳＬｍのうち一本がソース電極に接続されている。画像素子１１０は、ゲート電極に接続されている行信号線ＧＬ１～ＧＬｎを介してゲート電極に電荷が供給された場合に、ソース電極に接続されている列信号線ＳＬ１～ＳＬｍが有する電位に従う輝度で対応する画像を表示する。
【0028】
バックライトモジュール１２は、ディスプレイモジュール１１の背面側に配置される光源であり、ディスプレイモジュール１１に対して背面側から光を照射する。
【0029】
ゲートドライバ回路２０は、行信号線ＧＬ１～ＧＬｎを駆動する回路であり、表示システム１Ａを表示面側から見た場合に、表示装置１０の左側に配置される。ゲートドライバ回路２０は、制御回路４０から出力されるクロックＣＬＫ１～ＣＬＫ８に従うタイミングで、ゲート信号ＶＧ１～ＶＧｎを対応する行信号線ＧＬ１～ＧＬｎに出力することによって、行信号線ＧＬ１～ＧＬｎを順番に駆動する。またゲートドライバ回路２０は、駆動した行信号線ＧＬ１～ＧＬｎを介して、対応する画像素子１１０のゲート電極に対して電荷の供給及び引き抜きを行う。
【0030】
ソースドライバ回路３０は、列信号線ＳＬ１～ＳＬｍを駆動する回路であり、表示システム１Ａを表示面側から見た場合に、表示装置１０の下側に配置される。ソースドライバ回路３０は、制御回路４０に従うタイミングで、制御回路４０によって列信号線ＳＬ１～ＳＬｍ毎に対して都度設定される電位を有するソース信号ＶＳ１～ＶＳｍを対応する列信号線ＳＬ１～ＳＬｎに出力する。ソースドライバ回路３０は、ゲートドライバ回路２０によって駆動された行信号線ＧＬ１～ＧＬｎと列信号線ＳＬ１～ＳＬｍとの交点に対応する画像素子１１０のソース電極に対して、当該画像素子１１０に対応するソース信号ＶＳ１～ＶＳｍが有する電位を供給する。
【0031】
制御回路４０は、表示装置１０を制御するための回路である。制御回路４０は、ゲートドライバ回路２０による行信号線ＧＬ１～ＧＬｍの駆動を開始する際に、駆動の開始を示す信号であるスタート信号ＳＴ１～ＳＴ４を生成し、スタート信号ＳＴ１～ＳＴ４をゲートドライバ回路２０に出力する。また、制御回路４０は、ゲートドライバ回路２０を動作させるためのクロックＣＬＫ１～ＣＬＫ８を生成し、クロック線ＷＣＬ１～ＷＣＬ８を介して、クロックＣＬＫ１～ＣＬＫ８をゲートドライバ回路２０に出力する。
【0032】
さらに、制御回路４０は、ソースドライバ回路３０を動作させるためのクロックを生成し、当該クロックをソースドライバ回路３０に出力する。また、制御回路４０は、列信号線ＳＬ１～ＳＬｍを介して対応する画像素子１１０のソース電極に供給する電位を設定し、設定した電位の情報を有する信号をソースドライバ回路３０に出力する。
【0033】
【0034】
薄膜トランジスタＴＦＴは、画像素子１１０においてスイッチング素子として機能する。薄膜トランジスタＴＦＴは、ゲート電極が行信号線ＧＬに接続され、ソース電極が列信号線ＳＬに接続され、ドレイン電極が液晶電極Ｃｌｃ及び容量素子Ｃｐｘの一端に接続される。薄膜トランジスタＴＦＴは、行信号線ＧＬを介してゲート電極に電荷が供給される場合、ソース電極及びドレイン電極間の状態を導通状態にする。また、薄膜トランジスタＴＦＴは、行信号線ＧＬを介してゲート電極から電荷が引き抜かれる場合、ソース電極及びドレイン電極間の状態を非導通状態にする。さらに、薄膜トランジスタＴＦＴは、ゲート電極に印加される電位に変化がない場合、ソース電極及びドレイン電極間の状態を維持する。
【0035】
液晶電極Ｃｌｃは、液晶に対して電位を供給するための電極である。液晶電極Ｃｌｃは、一端が薄膜トランジスタＴＦＴのドレイン電極、及び容量素子Ｃｐｘの一端に接続され、他端が液晶を介して共通電極ＣＯＭに接続される。液晶電極Ｃｌｃは、容量素子Ｃｐｘから供給される電位を液晶に供給する。
【0036】
容量素子Ｃｐｘは、例えば、コンデンサであり、液晶電極Ｃｌｃに供給するための電位を保持する。容量素子Ｃｐｘは、一端が薄膜トランジスタＴＦＴのドレイン電極、及び液晶電極Ｃｌｃの一端に接続され、他端が共通電極ＣＯＭに接続される。容量素子Ｃｐｘは、薄膜トランジスタＴＦＴの状態が導通状態である場合、列信号線ＳＬから供給される電位を保持する。容量素子Ｃｐｘは、薄膜トランジスタＴＦＴの状態が非導通状態である場合、保持している電位を液晶電極Ｃｌｃに供給する。
【0037】
以上のように構成される画像素子１１０は、行信号線ＧＬを介して薄膜トランジスタＴＦＴのゲート電極に電荷が供給された場合、薄膜トランジスタＴＦＴの状態を導通状態にして、列信号線ＳＬの電位を容量素子Ｃｐｘに供給し、列信号線ＳＬを介して供給された電位を容量素子Ｃｐｘによって保持する。さらに、画像素子１１０は、行信号線ＧＬを介して薄膜トランジスタＴＦＴのゲート電極から電荷が引き抜かれた場合、薄膜トランジスタＴＦＴの状態を非導通状態にして、容量素子Ｃｐｘによって保持している電位を液晶電極Ｃｌｃに供給し、供給した電位に従う状態に液晶の状態を制御する。
【0038】
図３Ａは、第一実施形態に係るクロック線ＷＣＬ１～ＷＣＬ８及びゲートドライバ回路２０の回路構成の一例を示す図である。図３Ａに示すように、ゲートドライバ回路２０は、例えば、ｎ個の駆動回路ＤＲＶを含んで構成される。
【0039】
駆動回路ＤＲＶは、ゲートドライバ回路２０において、ｎ個の行信号線ＧＬ１～ＧＬｎ毎にｎ個設けられており、制御回路４０からクロック線ＷＣＬ１～ＷＣＬ８に供給されるクロックＣＬＫ１～ＣＬＫ８のうち対応する１つに従うタイミングで、行信号線ＧＬ１～ＧＬｎのうち対応する１つにゲート信号ＶＧを出力する。
【0040】
また、駆動回路ＤＲＶは、他の駆動回路ＤＲＶと合わせてシフトレジスタ２０１を構成する（図３Ｂを参照）。なお、本実施形態では、ゲートドライバ回路２０は、それぞれ異なる駆動回路ＤＲＶの群からなる４つのシフトレジスタ２０１を含んで構成される。さらに、駆動回路ＤＲＶは、シフトレジスタにおける段目が同じである駆動回路ＤＲＶ同士でブロック２０２を形成し、当該ブロック２０２内において、１つ目のシフトレジスタ２０１の駆動回路ＤＲＶから４つ目のシフトレジスタ２０１の駆動回路ＤＲＶまでの順に垂直方向に配列される（図３Ｃを参照）。当該ブロック２０２は、ゲートドライバ回路２０において、シフトレジスタ２０１の最前段から最後段に至る順で垂直方向に配列される。
【0041】
また、駆動回路ＤＲＶは、クロック端子ＣＫがクロック線ＷＣＬ１～ＷＣＬ８のうち対応する１本に接続され、入力端子Ｉが前段の駆動回路ＤＲＶの出力端子Ｏに接続され、出力端子Ｏが行信号線ＧＬ１～ＧＬｎのうち対応する１本と、次段の駆動回路ＤＲＶの入力端子Ｉと、前々段のリセット端子Ｒとに接続され、リセット端子Ｒが次々段の駆動回路ＤＲＶの出力端子Ｏに接続される。なお、各シフトレジスタ２０１における最前段の駆動回路ＤＲＶの入力端子Ｉには、前段の駆動回路ＤＲＶの出力端子Ｏでなく制御回路４０が接続され、制御回路４０から出力されるスタート信号ＳＴ１～ＳＴ４のうち対応する１つが入力される。また、各シフトレジスタ２０１において、次々段が存在しない駆動回路ＤＲＶのリセット端子Ｒには、制御回路４０が接続され、制御回路４０から出力されるリセット信号ＲＳＴが入力される。
【0042】
ここで、シフトレジスタ２０１について、図３Ｂを参照しつつ説明する。図３Ｂは、第一実施形態に係る１つ目のシフトレジスタ２０１の回路構成の一例を示す図である。図３Ｂに示すように、シフトレジスタ２０１は、例えば、駆動回路ＤＲＶ１、ＤＲＶ５、ＤＲＶ９…ＤＲＶｎを含んで構成される。
【0043】
図３Ｂに示すように、駆動回路ＤＲＶ１は、クロックＣＬＫ１に従うタイミングで、入力端子Ｉに入力されるスタート信号ＳＴ１が示す情報を含むゲート信号ＶＧ１を出力端子Ｏから駆動回路ＤＲＶ５に出力する。同様に、駆動回路ＤＲＶ５、ＤＲＶ９…ＤＲＶｎは、入力端子に入力される信号が示す情報を含むゲート信号ＶＧ５、ＶＧ９…ＶＧｎを出力端子Ｏから後段の駆動回路ＤＲＶに出力する。
【0044】
続いて、ブロック２０２について、図３Ｃを参照しつつ説明する。図３Ｃは、第一実施形態に係るブロック２０２の回路構成の一例を示す図である。図３Ｃに示すように、ブロック２０２は、例えば、駆動回路ＤＲＶ１～ＤＲＶ４を含んで構成される。
【0045】
図３Ｃに示すように、駆動回路ＤＲＶ１～ＤＲＶ４は、それぞれクロックＣＬＫ１～ＣＬＫ４に従うタイミングで、入力端子Ｉに入力されるスタート信号ＳＴ１が示す情報を含むゲート信号ＶＧ１～ＶＧ４を出力端子Ｏから出力する。
【0046】
図３Ａに戻って、クロック線ＷＣＬ１～ＷＣＬ８は、制御回路４０から出力されるクロックＣＬＫ１～８をゲートドライバ回路２０に供給するための信号線である。クロック線ＷＣＬ１～ＷＣＬ８は、表示システム１Ａを表示面側から見た場合に、ゲートドライバ回路２０より左側の位置に、左側からクロック線ＷＣＬ１、ＷＣＬ５、ＷＣＬ２、ＷＣＬ６、ＷＣＬ３、ＷＣＬ７、ＷＣＬ４、ＷＣＬ８の順に水平方向に８本配列される。
【0047】
クロック線ＷＣＬ１は、４つのシフトレジスタ２０１のうち1つ目のシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶ１、ＤＲＶ９…ＤＲＶｎ－７のクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ１を供給する。
【0048】
クロック線ＷＣＬ５は、４つのシフトレジスタ２０１のうち1つ目のシフトレジスタ２０１における偶数段目の駆動回路ＤＲＶ５、ＤＲＶ１３…ＤＲＶｎ－３のクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ５を供給する。なお、クロックＣＬＫ５は、クロックＣＬＫ１に対して位相が逆相となるように制御回路４０によって生成される。
【0049】
クロック線ＷＣＬ２は、４つのシフトレジスタ２０１のうち２つ目のシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶ２、ＤＲＶ１０…ＤＲＶｎ－６のクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ２を供給する。
【0050】
クロック線ＷＣＬ６は、４つのシフトレジスタ２０１のうち２つ目のシフトレジスタ２０１における偶数段目の駆動回路ＤＲＶ６、ＤＲＶ１４…ＤＲＶｎ－２のクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ６を供給する。なお、クロックＣＬＫ６は、クロックＣＬＫ２に対して位相が逆相となるように制御回路４０によって生成される。
【0051】
クロック線ＷＣＬ３は、４つのシフトレジスタ２０１のうち３つ目のシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶ３、ＤＲＶ１１…ＤＲＶｎ－５のクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ３を供給する。
【0052】
クロック線ＷＣＬ７は、４つのシフトレジスタ２０１のうち３つ目のシフトレジスタ２０１における偶数段目の駆動回路ＤＲＶ７、ＤＲＶ１５…ＤＲＶｎ－１のクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ７を供給する。なお、クロックＣＬＫ７は、クロックＣＬＫ３に対して位相が逆相となるように制御回路４０によって生成される。
【0053】
クロック線ＷＣＬ４は、４つのシフトレジスタ２０１のうち４つ目のシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶ４、ＤＲＶ１２…ＤＲＶｎ－４のクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ４を供給する。
【0054】
クロック線ＷＣＬ８は、４つのシフトレジスタ２０１のうち４つ目のシフトレジスタ２０１における偶数段目の駆動回路ＤＲＶ８、ＤＲＶ１６…ＤＲＶｎのクロック端子ＣＫに対して、制御回路４０から入力されるクロックＣＬＫ８を供給する。なお、クロックＣＬＫ８は、クロックＣＬＫ４に対して位相が逆相となるように制御回路４０によって生成される。
【0055】
【0056】
トランジスタＴＲ１～ＴＲ８は、例えば、ＮＭＯＳトランジスタである。一方、トランジスタＴＲ１～ＴＲ８は、ゲート端子及びソース端子の間の電位差が所定の値以上である場合、ドレイン端子及びソース端子の間の状態を導通状態にする。他方、トランジスタＴＲ１～ＴＲ８は、ゲート端子及びソース端子の間の電位差が所定の値未満である場合、ドレイン端子及びソース端子の間の状態を非導通状態にする。なお、本実施形態では、トランジスタＴＲ１～ＴＲ８がＮＭＯＳトランジスタである場合について説明したが、これに限られるものではなく、トランジスタＴＲ１～ＴＲ８は、ＰＭＯＳトランジスタであっても良い。
【0057】
トランジスタＴＲ１は、駆動回路ＤＲＶの入力端子Ｉにドレイン端子及びゲート端子がダイオード接続によって接続され、ソース端子の電位よりもゲート端子及びドレイン端子の電位が高い間、入力端子Ｉから供給される電荷をソース端子からノードＢＴを介して容量素子Ｃｄに供給する。トランジスタＴＲ１は、ゲート端子及びドレイン端子が駆動回路ＤＲＶの入力端子Ｉに接続され、ソース端子がノードＢＴに接続される。
【0058】
トランジスタＴＲ２は、電源線Ｗ＿ＶＧＨにドレイン端子及びゲート端子がダイオード接続によって接続され、ソース端子の電位よりもゲート端子及びドレイン端子の電位が高い間、電源線Ｗ＿ＶＧＨから供給される電位をソース端子からトランジスタＴＲ４及びＴＲ５のゲート端子に供給する。トランジスタＴＲ２は、ゲート端子及びドレイン端子が電源線Ｗ＿ＶＧＨに接続され、ソース端子がトランジスタＴＲ３のドレイン端子と、トランジスタＴＲ４及びＴＲ５のゲート端子とに接続される。
【0059】
トランジスタＴＲ３は、ゲート端子に入力されるノードＢＴの電位に従って、ソース端子に接続される基準線Ｗ＿ＶＧＬの電位をドレイン端子からトランジスタＴＲ４及びＴＲ５のゲート端子に供給する。トランジスタＴＲ２は、ゲート端子がノードＢＴに接続され、ドレイン端子がトランジスタＴＲ２のソース端子とトランジスタＴＲ４及びＴＲ５のゲート端子とに接続され、ソース端子が基準線Ｗ＿ＶＧＬに接続される。
【0060】
トランジスタＴＲ４は、ゲート端子に入力される電位に従って、ソース端子に接続される基準線Ｗ＿ＶＧＬの電位をドレイン端子からノードＢＴに供給する。トランジスタＴＲ４は、ゲート端子がトランジスタＴＲ２のソース端子とトランジスタＴＲ３のドレイン端子とトランジスタＴＲ５のゲート端子とに接続され、ドレイン端子がノードＢＴに接続され、ソース端子が基準線Ｗ＿ＶＧＬに接続される。
【0061】
トランジスタＴＲ５は、ゲート端子に入力される電位に従って、ソース端子に接続される基準線Ｗ＿ＶＧＬの電位をドレイン端子から駆動回路ＤＲＶの出力端子Ｏに供給する。トランジスタＴＲ５は、ゲート端子がトランジスタＴＲ２のソース端子とトランジスタＴＲ３のドレイン端子とトランジスタＴＲ４のゲート端子とに接続され、ドレイン端子が駆動回路ＤＲＶの出力端子Ｏに接続され、ソース端子が基準線Ｗ＿ＶＧＬに接続される。
【0062】
トランジスタＴＲ６は、ゲート端子に入力される電位に従って、ソース端子に接続される基準線Ｗ＿ＶＧＬの電位をドレイン端子からノードＢＴに供給する。トランジスタＴＲ６は、ゲート端子が駆動回路ＤＲＶのリセット端子Ｒに接続され、ドレイン端子がノードＢＴに接続され、ソース端子が基準線Ｗ＿ＶＧＬに接続される。
【0063】
トランジスタＴＲ７は、ゲート端子に入力される電位に従って、ソース端子に接続される基準線Ｗ＿ＶＧＬの電位をドレイン端子から駆動回路ＤＲＶの出力端子Ｏに供給する。トランジスタＴＲ７は、ゲート端子が駆動回路ＤＲＶのリセット端子Ｒに接続され、ドレイン端子が駆動回路ＤＲＶの出力端子Ｏに接続され、ソース端子が基準線Ｗ＿ＶＧＬに接続される。
【0064】
トランジスタＴＲ８は、ゲート端子に入力される電位に従って、ドレイン端子に接続される駆動回路ＤＲＶのクロック端子ＣＫから供給されるクロックＣＬＫの電位をドレイン端子から駆動回路ＤＲＶの出力端子Ｏに供給する。トランジスタＴＲ８は、ゲート端子がノードＢＴに接続され、ドレイン端子が駆動回路ＤＲＶのクロック端子ＣＫに接続され、ソース端子が駆動回路ＤＲＶの出力端子Ｏに接続される。
【0065】
容量素子Ｃｄは、例えば、コンデンサであり、トランジスタＴＲ１のソース端子からノードＢＴを介して供給される電荷を充電することによって、ノードＢＴの電位を保持する。容量素子Ｃｄは、一端がノードＢＴに接続され、他端が駆動回路ＤＲＶの出力端子Ｏに接続される。
【0066】
以上のように構成される駆動回路ＤＲＶにおいて、リセット端子Ｒの及びノードＢＴの電位が基準線Ｗ＿ＶＧＬの電位ＶＧＬ（ロウレベル）である場合、トランジスタＴＲ３、ＴＲ６、ＴＲ７及びＴＲ８の状態は、それぞれ非導通状態になる。これに伴って、電源線Ｗ＿ＶＧＨにダイオード接続されているトランジスタＴＲ２のソース端子の電位が電源線Ｗ＿ＶＧＨの電位ＶＧＨ（ハイレベル）となり、トランジスタＴＲ４及びＴＲ５の状態は、導通状態になる。トランジスタＴＲ４及びＴＲ５が導通状態となることによって、ノードＢＴ及び出力端子ＯがそれぞれトランジスタＴＲ４及びＴＲ５を介して基準線Ｗ＿ＶＧＬと短絡されるため、ノードＢＴ及び出力端子Ｏの電位はロウレベルになる。したがって、駆動回路ＤＲＶは、出力端子Ｏから電位をロウレベルとしてゲート信号ＶＧを出力する。
【0067】
続いて、ノードＢＴの電位がロウレベルである場合に入力端子Ｉにハイレベルの電位が供給された場合、トランジスタＴＲ１は、ノードＢＴを介して容量素子Ｃｄの一端に電荷を供給し、容量素子Ｃｄを充電する。容量素子Ｃｄが充電されノードＢＴの電位がハイレベルに到達すると、トランジスタＴＲ１、ＴＲ３及びＴＲ８の状態は、それぞれ“非導通状態”“導通状態”“導通状態”になる。これに伴って、トランジスタＴＲ４及びＴＲ５の状態は、非導通状態となる。したがって、駆動回路ＤＲＶは、クロック端子ＣＫから入力されるクロックＣＬＫをゲート信号ＶＧとして、出力端子Ｏからゲート信号ＶＧを出力する。
【0068】
続いて、ノードＢＴの電位がハイレベルである場合にリセット端子Ｒにハイレベルの電位が供給された場合、トランジスタＴＲ６及びＴＲ７の状態は、それぞれ導通状態となる。これに伴って、ノードＢＴ及び出力端子ＯがそれぞれトランジスタＴＲ６及びＴＲ７を介して基準線Ｗ＿ＶＧＬと短絡されるため、ノードＢＴ及び出力端子Ｏの電位はロウレベルになる。さらに、トランジスタＴＲ３及びＴＲ８の状態が非導通状態となるため、これに応じてトランジスタＴＲ４及びＴＲ５の状態は、導通状態となる。したがって、駆動回路ＤＲＶは、出力端子Ｏから電位をロウレベルとしてゲート信号ＶＧを出力する。
【0069】
さらに、ノードＢＴの電位がロウレベルである場合にリセット端子Ｒにロウレベルの電位が供給された場合、トランジスタＴＲ６及びＴＲ７の状態は、それぞれ非導通状態となる。トランジスタＴＲ４及びＴＲ５の状態が非導通状態のままであるため、駆動回路ＤＲＶは、電位がロウレベルであるゲート信号ＶＧを出力端子Ｏから出力し続ける。
【0070】
＜表示システム１Ａに係る一連の動作の流れ＞
以上、表示システム１の構成について説明した。次に、表示システム１ＡにおけるクロックＣＬＫ１～ＣＬＫ８の電位の遷移について詳しく説明する。図６は、第一実施形態に係る表示システム１ＡにおけるクロックＣＬＫ１～ＣＬＫ８の電位の遷移の第一例を示すタイミングチャートである。
以上、表示システム１の構成について説明した。次に、表示システム１ＡにおけるクロックＣＬＫ１～ＣＬＫ８の電位の遷移について詳しく説明する。図６は、第一実施形態に係る表示システム１ＡにおけるクロックＣＬＫ１～ＣＬＫ８の電位の遷移の第一例を示すタイミングチャートである。
【0071】
時刻ｔ６１で、制御回路４０は、クロックＣＬＫ１の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ５の電位をハイレベルからロウレベルに遷移させる。
【0072】
時刻ｔ６２で、制御回路４０は、クロックＣＬＫ２の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ６の電位をハイレベルからロウレベルに遷移させる。
【0073】
時刻ｔ６３で、制御回路４０は、クロックＣＬＫ３の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ７の電位をハイレベルからロウレベルに遷移させる。
【0074】
時刻ｔ６４で、制御回路４０は、クロックＣＬＫ４の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ８の電位をハイレベルからロウレベルに遷移させる。
【0075】
時刻ｔ６５で、制御回路４０は、クロックＣＬＫ１の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ５の電位をロウレベルからハイレベルに遷移させる。
【0076】
時刻ｔ６６で、制御回路４０は、クロックＣＬＫ２の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ６の電位をロウレベルからハイレベルに遷移させる。
【0077】
時刻ｔ６７で、制御回路４０は、クロックＣＬＫ３の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ７の電位をロウレベルからハイレベルに遷移させる。
【0078】
時刻ｔ６８で、制御回路４０は、クロックＣＬＫ４の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ８の電位をロウレベルからハイレベルに遷移させる。
【0079】
時刻ｔ６９以降において、制御回路４０は、時刻ｔ６１～時刻ｔ６８と同様にクロックＣＬＫ１～ＣＬＫ８の電位を遷移させる。
【0080】
なお、本例では、制御回路４０は、ゲートドライバ回路２０におけるシフトレジスタ２０１の奇数段目の駆動回路ＤＲＶに入力されるクロックＣＬＫ１～ＣＬＫ４の位相と、ゲートドライバ回路２０におけるシフトレジスタ２０１の偶数段目の駆動回路ＤＲＶに入力され、クロックＣＬＫ１～ＣＬＫ４にそれぞれ対応するクロックＣＬＫ５～ＣＬＫ８の位相とが逆相となるように、クロックＣＬＫ１～ＣＬＫ８を生成するがこれに限られるものではない。制御回路４０は、クロックＣＬＫ１～ＣＬＫ４が供給される駆動回路ＤＲＶが行信号線ＧＬを介して駆動する画像素子１１０が充電又は放電を完了するまでの期間内であれば、クロックＣＬＫ１～ＣＬＫ４の位相に対してクロックＣＬＫ５～ＣＬＫ８の位相を逆相からずれた位相としても良い。
【0081】
以上、表示システム１ＡにおけるクロックＣＬＫ１～ＣＬＫ８の電位の遷移について説明した。次に、表示システム１Ａの駆動回路ＤＲＶにおける各信号の電位の遷移について詳しく説明する。図７は、第一実施形態に係る駆動回路ＤＲＶにおける各信号の電位の遷移の一例を示すタイミングチャートである。なお、図７において、ノードＢＴ（１）、ＢＴ（５）及びＢＴ（９）は、それぞれシフトレジスタ２０１の１～３段目の駆動回路ＤＲＶ１、ＤＲＶ５及びＤＲＶ９のノードＢＴである。
【0082】
時刻ｔ７０で、制御回路４０は、スタート信号ＳＴ１の電位をハイレベルとして、スタート信号ＳＴ１を１段目の駆動回路ＤＲＶ１の入力端子Ｉに出力する。時刻ｔ７０で、入力端子Ｉへのハイレベルの電位の供給に伴って、１段目の駆動回路ＤＲＶ１における容量素子Ｃｄが充電され、ノードＢＴ（１）の電位は、ハイレベルに遷移する。
【0083】
時刻ｔ７１で、制御回路４０は、クロックＣＬＫ１の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ１を１段目及び３段目の駆動回路ＤＲＶ１及びＤＲＶ９のクロック端子ＣＫに出力する。時刻ｔ７１で、クロック端子ＣＫへのハイレベルの電位の供給に伴って、１段目の駆動回路ＤＲＶ１における容量素子Ｃｄの一端の電位が引き上げられ、ノードＢＴ（１）の電位は、ハイレベルからハイレベルの２倍の電位に遷移を開始する。また、時刻ｔ７１で、１段目の駆動回路ＤＲＶ１から行信号線ＧＬ１と２段目の駆動回路ＤＲＶ５の入力端子Ｉとに出力されるゲート信号ＶＧ１の電位は、ロウレベルからハイレベルに遷移を開始する。
【0084】
また、時刻ｔ７１で、制御回路４０は、クロックＣＬＫ５の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ５を２段目の駆動回路ＤＲＶ５のクロック端子ＣＫに出力する。時刻ｔ７１で、１段目の駆動回路ＤＲＶ１から２段目の駆動回路ＤＲＶ５の入力端子Ｉへのゲート信号ＶＧ１の入力に伴って、ノードＢＴ（５）の電位は、ロウレベルからハイレベルに遷移を開始する。
【0085】
時刻ｔ７２で、ゲート信号ＶＧ１の電位は、ハイレベルに到達する。これに伴って、時刻ｔ７２で、ノードＢＴ（１）の電位は、ハイレベルの２倍の電位に到達する。さらに、時刻ｔ７２で、ノードＢＴ（５）の電位は、ハイレベルに到達する。
【0086】
時刻ｔ７３で、制御回路４０は、クロックＣＬＫ１の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ１を１段目及び３段目の駆動回路ＤＲＶ１及びＤＲＶ９のクロック端子ＣＫに出力する。また、時刻ｔ７３で、制御回路４０は、スタート信号ＳＴ１の電位をハイレベルからロウレベルに遷移させる。時刻ｔ７３で、クロック端子ＣＫへのロウレベルの電位の供給に伴って、１段目の駆動回路ＤＲＶ１における容量素子Ｃｄの一端の電位が引き下げられ、ノードＢＴ（１）の電位は、ハイレベルの２倍の電位からハイレベルに遷移を開始する。また、時刻ｔ７３で、１段目の駆動回路ＤＲＶ１から行信号線ＧＬ１と２段目の駆動回路ＤＲＶ５の入力端子Ｉとに出力されるゲート信号ＶＧ１の電位は、ハイレベルからロウレベルに遷移を開始する。
【0087】
また、時刻ｔ７３で、制御回路４０は、クロックＣＬＫ５の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ５を２段目の駆動回路ＤＲＶ５のクロック端子ＣＫに出力する。時刻ｔ７３で、クロック端子ＣＫへのハイレベルの電位の供給に伴って、２段目の駆動回路ＤＲＶ５における容量素子Ｃｄの一端の電位が引き上げられ、ノードＢＴ（５）の電位は、ハイレベルからハイレベルの２倍の電位に遷移を開始する。また、時刻ｔ７３で、２段目の駆動回路ＤＲＶ５から行信号線ＧＬ５と３段目の駆動回路ＤＲＶ９の入力端子Ｉとに出力されるゲート信号ＶＧ５の電位は、ロウレベルからハイレベルに遷移を開始する。
【0088】
さらに、時刻ｔ７３で、２段目の駆動回路ＤＲＶ５から３段目の駆動回路ＤＲＶ９の入力端子Ｉへのゲート信号ＶＧ５の入力に伴って、ノードＢＴ（９）の電位は、ロウレベルからハイレベルに遷移を開始する。
【0089】
時刻ｔ７４で、ゲート信号ＶＧ１の電位は、ロウレベルに到達する。これに伴って、時刻ｔ７４で、ノードＢＴ（１）の電位は、ハイレベルに到達する。また、時刻ｔ７４で、ゲート信号ＶＧ５の電位は、ハイレベルに到達する。これに伴って、時刻ｔ７４で、ノードＢＴ（５）の電位は、ハイレベルの２倍の電位に到達する。さらに、時刻ｔ７４で、ノードＢＴ（９）の電位は、ハイレベルに到達する。
【0090】
時刻ｔ７５で、制御回路４０は、クロックＣＬＫ１の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ１を１段目及び３段目の駆動回路ＤＲＶのクロック端子ＣＫに出力する。時刻ｔ７５で、リセット端子Ｒへのゲート信号ＶＧ９の入力に伴って、ノードＢＴ（１）の電位は、ハイレベルからロウレベルに遷移を開始する。
【0091】
また、時刻ｔ７５で、制御回路４０は、クロックＣＬＫ５の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ５を２段目の駆動回路ＤＲＶ５のクロック端子ＣＫに出力する。時刻ｔ７５で、クロック端子ＣＫへのロウレベルの供給に伴って、２段目の駆動回路ＤＲＶ５における容量素子Ｃｄの一端の電位が引き下げられ、ノードＢＴ（５）の電位は、ハイレベルの２倍の電位からハイレベルに遷移を開始する。
【0092】
さらに、時刻ｔ７５で、入力端子Ｉへのゲート信号ＶＧ５の入力に伴って、３段目の駆動回路ＤＲＶ９における容量素子Ｃｄの一端の電位が引き上げられ、ノードＢＴ（９）の電位は、ハイレベルからハイレベルの２倍の電位に遷移を開始する。また、時刻ｔ７５で、３段目の駆動回路ＤＲＶ９から行信号線ＧＬ９と４段目の駆動回路ＤＲＶ１４の入力端子Ｉと１段目の駆動回路ＤＲＶ１のリセット端子Ｒとに出力されるゲート信号ＶＧ９の電位は、ロウレベルからハイレベルに遷移を開始する。
【0093】
時刻ｔ７６で、ゲート信号ＶＧ１の電位は、ロウレベルのままである。時刻ｔ７６で、ゲート信号ＶＧ５の電位は、ロウレベルに到達する。これに伴って、時刻ｔ７６で、ノードＢＴ（５）の電位は、ハイレベルに到達する。また、時刻ｔ７６で、ゲート信号ＶＧ９の電位は、ハイレベルに到達する。これに伴って、時刻ｔ７６で、ノードＢＴ（１）の電位は、ロウレベルに到達する。さらに、時刻ｔ７６で、ノードＢＴ（９）の電位は、ハイレベルの２倍の電位に到達する。
【0094】
時刻ｔ７７で、制御回路４０は、クロックＣＬＫ１の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ１を１段目及び３段目の駆動回路ＤＲＶ１及びＤＲＶ９のクロック端子ＣＫに出力する。
【0095】
また、時刻ｔ７７で、制御回路４０は、クロックＣＬＫ５の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ５を２段目の駆動回路ＤＲＶ５のクロック端子ＣＫに出力する。時刻ｔ７７で、リセット端子Ｒへのゲート信号ＶＧ１３の入力に伴って、ノードＢＴ（５）の電位は、ハイレベルからロウレベルに遷移を開始する。
【0096】
さらに、時刻ｔ７７で、クロック端子ＣＫへのロウレベルの供給に伴って、３段目の駆動回路ＤＲＶ９における容量素子Ｃｄの一端の電位が下げられ、ノードＢＴ（９）の電位は、ハイレベルの２倍の電位からハイレベルに遷移を開始する。また、時刻ｔ７５で、ゲート信号ＶＧ９の電位は、ハイレベルからロウレベルに遷移を開始する。
【0097】
時刻ｔ７８で、ゲート信号ＶＧ１及びＶＧ５の電位は、ロウレベルのままである。また、時刻ｔ７８で、ゲート信号ＶＧ９の電位は、ロウレベルに到達する。さらに、時刻ｔ７８で、ゲート信号ＶＧ１３の電位がロウレベルに到達することに伴って、ノードＢＴ（５）の電位は、ロウレベルに到達する。
【0098】
時刻ｔ７９で、制御回路４０は、クロックＣＬＫ１の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ１を１段目及び３段目の駆動回路ＤＲＶ１及びＤＲＶ９のクロック端子ＣＫに出力する。また、時刻ｔ７９で、制御回路４０は、クロックＣＬＫ５の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ５を２段目の駆動回路ＤＲＶ５のクロック端子ＣＫに出力する。さらに、時刻ｔ７９で、リセット端子Ｒへのゲート信号ＶＧ１７の入力に伴って、ノードＢＴ（９）の電位は、ハイレベルからロウレベルに遷移を開始する。
【0099】
時刻ｔ８０で、ゲート信号ＶＧ１、ＶＧ５及びＶＧ９の電位は、ロウレベルのままである。また、時刻ｔ８０で、ゲート信号ＶＧ１７の電位がロウレベルに到達することに伴って、ノードＢＴ（９）の電位は、ロウレベルに到達する。
【0100】
なお、本例では、制御回路４０は、ゲートドライバ回路２０におけるシフトレジスタ２０１の奇数段目の駆動回路ＤＲＶに入力されるクロックＣＬＫ１の位相と、ゲートドライバ回路２０におけるシフトレジスタ２０１の偶数段目の駆動回路ＤＲＶに入力され、クロックＣＬＫ１に対応するクロックＣＬＫ５の位相とが逆相となるように、クロックＣＬＫ１及びＣＬＫ５を生成するがこれに限られるものではない。制御回路４０は、クロックＣＬＫ１が供給される駆動回路ＤＲＶ１及びＤＲＶ９が行信号線ＧＬ１及びＧＬ９を介して駆動する画像素子１１０が充電又は放電を完了するまでの期間内であれば、クロックＣＬＫ５の位相をクロックＣＬＫ１の位相に対して逆相からずれた位相としても良い。
【0101】
以上、表示システム１Ａの駆動回路ＤＲＶにおける各信号の電位の遷移について説明した。次に、表示システム１Ａの一連の処理の流れについて詳しく説明する。図１１は、第一実施形態に係る表示システム１Ａの一連の処理の流れの一例を示すフローチャートである。
【0102】
（ステップＳＰ１０）
制御回路４０は、時刻がゲートドライバ回路２０のいずれかのシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ１）を立ち上げるタイミングであるか、又は当該シフトレジスタ２０１における偶数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ５）を立ち下げるタイミングである第一タイミング（図７における時刻ｔ７１、ｔ７５及びｔ７９）であるか否かを判定する。一方、当該判定が肯定である場合、処理は、ステップＳＰ１２の処理に移行する。他方、当該判定が否定である場合、処理は、ステップＳＰ１４の処理に移行する。
制御回路４０は、時刻がゲートドライバ回路２０のいずれかのシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ１）を立ち上げるタイミングであるか、又は当該シフトレジスタ２０１における偶数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ５）を立ち下げるタイミングである第一タイミング（図７における時刻ｔ７１、ｔ７５及びｔ７９）であるか否かを判定する。一方、当該判定が肯定である場合、処理は、ステップＳＰ１２の処理に移行する。他方、当該判定が否定である場合、処理は、ステップＳＰ１４の処理に移行する。
【0103】
（ステップＳＰ１２）
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）へ電荷を供給する第一期間（図７における時刻ｔ７５～ｔ７６の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）から電荷を引き抜く第三期間（図７における時刻ｔ７５～ｔ７６の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を充電するととともに、画像素子１１０（第二画像素子）を放電させる。そして、処理は、ステップＳＰ１４の処理に移行する。
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）へ電荷を供給する第一期間（図７における時刻ｔ７５～ｔ７６の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）から電荷を引き抜く第三期間（図７における時刻ｔ７５～ｔ７６の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を充電するととともに、画像素子１１０（第二画像素子）を放電させる。そして、処理は、ステップＳＰ１４の処理に移行する。
【0104】
（ステップＳＰ１４）
制御回路４０は、時刻がゲートドライバ回路２０のいずれかのシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ１）を立ち下げるタイミングであるか、又は当該シフトレジスタ２０１における偶数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ５）を立ち上げるタイミングである第二タイミング（図７における時刻ｔ７３及びｔ７７）であるか否かを判定する。一方、当該判定が肯定である場合、処理は、ステップＳＰ１６の処理に移行する。他方、当該判定が否定である場合、図１１に示す一連の処理は、終了する。
制御回路４０は、時刻がゲートドライバ回路２０のいずれかのシフトレジスタ２０１における奇数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ１）を立ち下げるタイミングであるか、又は当該シフトレジスタ２０１における偶数段目の駆動回路ＤＲＶに供給するクロック（図７におけるクロックＣＬＫ５）を立ち上げるタイミングである第二タイミング（図７における時刻ｔ７３及びｔ７７）であるか否かを判定する。一方、当該判定が肯定である場合、処理は、ステップＳＰ１６の処理に移行する。他方、当該判定が否定である場合、図１１に示す一連の処理は、終了する。
【0105】
（ステップＳＰ１６）
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）から電荷を引き抜く第二期間（図７における時刻ｔ７３～ｔ７４の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）に電荷を供給する第四期間（図７における時刻ｔ７３～ｔ７４の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を放電させるととともに、画像素子１１０（第二画像素子）を充電する。
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）から電荷を引き抜く第二期間（図７における時刻ｔ７３～ｔ７４の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）に電荷を供給する第四期間（図７における時刻ｔ７３～ｔ７４の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を放電させるととともに、画像素子１１０（第二画像素子）を充電する。
【0106】
＜効果＞
以上、第一実施形態では、表示システム１Ａは、水平方向に配列された複数の列信号線ＳＬ１～ＳＬｍと、垂直方向に配列された複数の行信号線ＧＬ（第一行信号線：ＧＬ１～ＧＬ４、ＧＬ９～ＧＬ１３、…ＧＬｎ－７～ＧＬｎ―４）及び複数の行信号線ＧＬ（第二行信号線：ＧＬ５～ＧＬ８、ＧＬ１３～ＧＬ１６、…ＧＬｎ－３～ＧＬｎ）と、第一行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第一画像素子）と、第二行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第二画像素子）とを有する表示装置１０を備える。また、表示システム１Ａは、第一行信号線毎に設けられ、対応する第一行信号線を介して第一画像素子を駆動する複数の駆動回路ＤＲＶ（第一駆動回路）と、第二行信号線毎に設けられ、対応する第二行信号線を介して第二画像素子を駆動する駆動回路ＤＲＶ（第二駆動回路）と、を有するゲートドライバ回路２０（ドライバ回路）をさらに備える。さらに、表示システム１Ａにおいて、第一駆動回路は、第一期間（図７における時刻ｔ７５～ｔ７６）に第一画像素子に電荷を供給し、第一期間と異なる第二期間（図７における時刻ｔ７３～ｔ７４）に第一画像素子から電荷を引き抜く。また、表示システム１Ａにおいて、第二駆動回路は、第二期間と少なくとも一部が重複する第三期間（図７における時刻ｔ７３～ｔ７４）に第二画像素子に電荷を供給し、第一期間と少なくとも一部が重複する第四期間（図７における時刻ｔ７５～ｔ７６）に第二画像素子から電荷を引き抜く。
以上、第一実施形態では、表示システム１Ａは、水平方向に配列された複数の列信号線ＳＬ１～ＳＬｍと、垂直方向に配列された複数の行信号線ＧＬ（第一行信号線：ＧＬ１～ＧＬ４、ＧＬ９～ＧＬ１３、…ＧＬｎ－７～ＧＬｎ―４）及び複数の行信号線ＧＬ（第二行信号線：ＧＬ５～ＧＬ８、ＧＬ１３～ＧＬ１６、…ＧＬｎ－３～ＧＬｎ）と、第一行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第一画像素子）と、第二行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第二画像素子）とを有する表示装置１０を備える。また、表示システム１Ａは、第一行信号線毎に設けられ、対応する第一行信号線を介して第一画像素子を駆動する複数の駆動回路ＤＲＶ（第一駆動回路）と、第二行信号線毎に設けられ、対応する第二行信号線を介して第二画像素子を駆動する駆動回路ＤＲＶ（第二駆動回路）と、を有するゲートドライバ回路２０（ドライバ回路）をさらに備える。さらに、表示システム１Ａにおいて、第一駆動回路は、第一期間（図７における時刻ｔ７５～ｔ７６）に第一画像素子に電荷を供給し、第一期間と異なる第二期間（図７における時刻ｔ７３～ｔ７４）に第一画像素子から電荷を引き抜く。また、表示システム１Ａにおいて、第二駆動回路は、第二期間と少なくとも一部が重複する第三期間（図７における時刻ｔ７３～ｔ７４）に第二画像素子に電荷を供給し、第一期間と少なくとも一部が重複する第四期間（図７における時刻ｔ７５～ｔ７６）に第二画像素子から電荷を引き抜く。
【0107】
この構成によれば、表示システム１Ａは、第一画像素子に電荷を供給する第一期間に表示システム１Ａから発せられる磁界ノイズ及び電界ノイズの少なくとも一部が、第二画像素子から電荷を引き抜く第三期間に表示システム１Ａから発せられる磁界ノイズ及び電界ノイズによって相殺され、さらに、第一画像素子から電荷を引き抜く第二期間に表示システム１Ａから発せられる磁界ノイズ及び電界ノイズの少なくとも一部が、第二画像素子に電荷を供給する第四期間に表示システム１Ａから発せられる磁界ノイズ及び電界ノイズによって相殺される場合がある。したがって、表示システム１Ａは、表示システム１Ａから発せられるノイズを低減できる。
【0108】
また、本実施形態では、表示システム１Ａは、第一クロックＣＬＫ１～ＣＬＫ４を第一駆動回路に供給する第一クロック線ＷＣＬ１～ＷＣＬ４と、第二クロックＣＬＫ５～ＣＬＫ８を第二駆動回路に供給する第二クロック線ＷＣＬ５～ＷＣＬ８と、をさらに備える。また、表示システム１Ａでは、第一駆動回路は、第一クロックＣＬＫ１～ＣＬＫ４の交番に従って第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行う。さらに、表示システム１Ａでは、第二駆動回路は、第二クロックＣＬＫ５～ＣＬＫ８の交番に従って第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行う。また、表示システム１Ａにおいて、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８は、互いに平行かつ隣接して配置されている。
【0109】
この構成によれば、表示システム１Ａは、第一クロック線ＷＣＬ１～４から発せられる磁界ノイズ及び電界ノイズの少なくとも一部が、第一クロック線ＷＣＬ１～ＷＣＬ４に平行かつ隣接して配置されている第二クロック線ＷＣＬ５～８から発せられる磁界ノイズ及び電界ノイズによって相殺される。また、第二クロック線ＷＣＬ５～８から発せられる磁界ノイズ及び電界ノイズの少なくとも一部もまた、第一クロック線ＷＣＬ１～４から発せられる磁界ノイズ及び電界ノイズによって相殺される。したがって、表示システム１Ａは、表示システム１Ａから発せられるノイズを低減できる。
【0110】
また、本実施形態では、第一駆動回路及び第二駆動回路は、それぞれ交互に直列に接続されており、第一駆動回路は、前段に接続されている第二駆動回路から出力されるゲート信号（ＶＧ５～ＶＧ８、ＶＧ１３～ＶＧ１６、…ＶＧｎ－１１～ＶＧｎ－８）が示す情報を保持し、第一期間に保持している情報を含むゲート信号（ＶＧ９～ＶＧ１２、ＶＧ１７～ＶＧ２０、…ＧＬｎ－７～ＧＬｎ－４）を次段に接続されている第二駆動回路に出力する。また、第二駆動回路は、前段に接続されている第一駆動回路から出力されるゲート信号（ＶＧ１～ＶＧ４、ＶＧ９～ＶＧ１２、…ＶＧｎ－７～ＶＧｎ－４）が示す情報を保持し、第三期間に保持している情報を含むゲート信号（ＶＧ５～ＶＧ８、ＶＧ１３～ＶＧ１６、…ＶＧｎ－１１～ＶＧｎ－８）を次段に接続されている第一駆動回路に出力する。さらに、第一駆動回路は、次々段以降に接続されている第一駆動回路から出力されるゲート信号（ＶＧ９～ＶＧ１２、…ＶＧｎ－７～ＶＧｎ－４）、又は次々段以降に接続されている第二駆動回路から出力されるゲート信号（ＶＧ１３～ＶＧ１６、…ＶＧｎ－３～ＶＧｎ）に従って保持している情報を初期化する。また、第二駆動回路は、次々段以降に接続されている第二駆動回路から出力されるゲート信号（ＶＧ１３～ＶＧ１６、…ＶＧｎ－３～ＶＧｎ）、又は次々段以降に接続されている第一駆動回路から出力されるゲート信号（ＶＧ１７～ＶＧ２０、…ＶＧｎ－７～ＶＧｎ－４）に従って保持している情報を初期化する。
【0111】
この構成によれば、表示システム１Ａは、第一駆動回路及び第二駆動回路がそれぞれ次々段以降に接続されている第一駆動回路又は第二駆動回路から出力されるゲート信号ＶＧに従って初期化を行う。これにより、表示システム１Ａは、第一駆動回路及び第二駆動回路が第一行信号線及び第二行信号線を駆動してから初期化するまでの間に十分なマージン期間を確保できる。
【0112】
―――第二実施形態―――
次に、第二実施形態について説明する。
次に、第二実施形態について説明する。
【0113】
＜構成＞
図５Ａは、クロック線ＷＣＬ１及びＣＬＫ５の配置の第二例を示す図である。また、図５Ｂは、クロック線ＷＣＬ１及びＣＬＫ５の配置の第三例を示す図である。また、図５Ｃは、クロック線ＷＣＬ１及びＣＬＫ５の配置の第四例を示す図である。なお、図示されていないが、図５Ａ、図５Ｂ及び図５Ｃにおいて、クロック線ＷＣＬ２～ＷＣＬ８も、クロック線ＷＣＬ１及びＣＬＫ５と同様に配置されているものとする。また、表示システム１Ｂは、クロック線ＷＣＬ１～ＷＣＬ８の配置が異なる点を除いて第一実施形態における表示システム１Ａと同様であるため、同様である部分についてはその説明を省略する。
図５Ａは、クロック線ＷＣＬ１及びＣＬＫ５の配置の第二例を示す図である。また、図５Ｂは、クロック線ＷＣＬ１及びＣＬＫ５の配置の第三例を示す図である。また、図５Ｃは、クロック線ＷＣＬ１及びＣＬＫ５の配置の第四例を示す図である。なお、図示されていないが、図５Ａ、図５Ｂ及び図５Ｃにおいて、クロック線ＷＣＬ２～ＷＣＬ８も、クロック線ＷＣＬ１及びＣＬＫ５と同様に配置されているものとする。また、表示システム１Ｂは、クロック線ＷＣＬ１～ＷＣＬ８の配置が異なる点を除いて第一実施形態における表示システム１Ａと同様であるため、同様である部分についてはその説明を省略する。
【0114】
【0115】
図５Ａでは、表示システム１Ｂにおいて、クロック線ＷＣＬ５は、クロック線ＷＣＬ１が配置されている層の上層に配置される。また、クロック線ＷＣＬ１及びＷＣＬ５は、一定の距離毎に右側レーン及び左側レーンを行き来する矩形波状に、表示システム１Ｂに配置される。さらに、クロック線ＷＣＬ１及びＷＣＬ５は、対向レーンに移る際の水平方向のラインの垂直方向の位置が重なるように配置される。なお、本例では、クロック線ＷＣＬ１が配置されている層の上層にクロック線ＷＣＬ５が配置される場合を説明したが、これに限られるものではなく、クロック線ＷＣＬ５が配置されている層の上層にクロック線ＷＣＬ１が配置されても良い。
【0116】
図５Ｂでは、表示システム１Ｂにおいて、クロック線ＷＣＬ５は、クロック線ＷＣＬ１が配置されている層の上層に配置される。また、クロック線ＷＣＬ１及びＷＣＬ５は、一定の距離毎に右側レーン及び左側レーンを行き来する台形波状に、表示システム１Ｂに配置される。さらに、クロック線ＷＣＬ１及びＷＣＬ５は、対向レーンに移る位置の垂直方向の位置が同じになるように配置される。なお、本例では、クロック線ＷＣＬ１が配置されている層の上層にクロック線ＷＣＬ５が配置される場合を説明したが、これに限られるものではなく、クロック線ＷＣＬ５が配置されている層の上層にクロック線ＷＣＬ１が配置されても良い。
【0117】
図５Ｃでは、表示システム１Ｂにおいて、クロック線ＷＣＬ１及びＷＣＬ５は、下層に配置された下層ラインと、上層に配置された上層ラインと、下層ライン及び上層ラインを電気的に接続するビアＶｉａとによって形成される。
【0118】
下層ラインは、上端から右側レーンを下側方向に伸び、さらに左側レーンに至るまで左下側方向に伸び、さらに左側レーンを下側方向に伸びて下端に至る形状をしている。また、下層ラインの下端及び上端は、それぞれビアＶｉａを介して上層ラインの上端及び下端と接続される。
【0119】
上層ラインは、上端から左側レーンを下側方向に伸び、さらに右側レーンに至るまで右下側方向に伸び、さらに右側レーンを下側方向に伸びて下端に至る形状をしている。また、上層ラインの下端及び上端は、それぞれビアＶｉａを介して下層ラインの上端及び下端と接続される。
【0120】
さらに、表示システム１Ｂでは、クロック線ＷＣＬ１の下層ラインとクロック線ＷＣＬ５の上層ラインとが交差し、クロック線ＷＣＬ１の上層ラインとクロック線ＷＣＬ５の下層ラインとが交差するように、クロック線ＷＣＬ１及びＷＣＬ５が配置される。
【0121】
＜効果＞
以上、第二実施形態では、表示システム１Ｂは、第一クロックＣＬＫ１～ＣＬＫ４を第一駆動回路に供給する第一クロック線ＷＣＬ１～ＷＣＬ４と、第二クロックＣＬＫ５～ＣＬＫ８を第二駆動回路に供給する第二クロック線ＷＣＬ５～ＷＣＬ８と、をさらに備える。また、表示システム１Ｂでは、第一駆動回路は、第一クロックＣＬＫ１～ＣＬＫ４の交番に従って第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行う。さらに、表示システム１Ｂでは、第二駆動回路は、第二クロックＣＬＫ５～ＣＬＫ８の交番に従って第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行う。さらに、表示システム１Ｂでは、第一クロック線ＷＣＬ１～ＷＣＬＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８は、一定の距離毎に互いに交差するように、配置されている。
以上、第二実施形態では、表示システム１Ｂは、第一クロックＣＬＫ１～ＣＬＫ４を第一駆動回路に供給する第一クロック線ＷＣＬ１～ＷＣＬ４と、第二クロックＣＬＫ５～ＣＬＫ８を第二駆動回路に供給する第二クロック線ＷＣＬ５～ＷＣＬ８と、をさらに備える。また、表示システム１Ｂでは、第一駆動回路は、第一クロックＣＬＫ１～ＣＬＫ４の交番に従って第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行う。さらに、表示システム１Ｂでは、第二駆動回路は、第二クロックＣＬＫ５～ＣＬＫ８の交番に従って第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行う。さらに、表示システム１Ｂでは、第一クロック線ＷＣＬ１～ＷＣＬＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８は、一定の距離毎に互いに交差するように、配置されている。
【0122】
図５Ａが示す構成によれば、表示システム１Ｂは、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８が一定に距離毎に互いに交差することによって、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８が交差していない場合と比較して、さらに表示システム１Ｂから発せられるノイズを低減できる。
【0123】
また、図５Ｂが示す構成によれば、表示システム１Ｂは、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８が上層及び下層の間で重なる面積が少なくなっているため、図５Ａに示す構成と比較して、さらに表示システム１Ｂから発せられるノイズを低減できる。
【0124】
また、図５Ｃが示す構成によれば、表示システム１Ｂは、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８が互いに交差する部分の一部にのみ上層を用いているため、図５Ａ及び図５Ｂに示す構成と比較して、上層及び下層の差による電気的特性（配線抵抗）のばらつきを低減できる。
【0125】
―――第三実施形態―――
次に、第三実施形態について説明する。
次に、第三実施形態について説明する。
【0126】
＜表示システム１Ｃに係る一連の動作の流れ＞
図８は、第三実施形態に係る表示システム１ＣにおけるクロックＣＬＫ１～ＣＬＫ８の電位の遷移の一例を示すタイミングチャートである。なお、表示システム１Ｃでは、ゲートドライバ回路２０における駆動回路ＤＲＶのリセット端子Ｒには、シフトレジスタ２０１において次段以降に接続される駆動回路ＤＲＶから出力されるゲート信号ＶＧが入力される（図示せず）。なお、表示システム１Ｃは、第一実施形態と比較して、クロックＣＬＫ１～ＣＬＫ８の位相差が異なる点と、駆動回路ＤＲＶのリセット端子Ｒに入力されるゲート信号ＶＧを出力する駆動回路ＤＲＶが異なる点とを除いて第一実施形態における表示システム１Ａと同様であるため、同様である部分についてはその説明を省略する。
図８は、第三実施形態に係る表示システム１ＣにおけるクロックＣＬＫ１～ＣＬＫ８の電位の遷移の一例を示すタイミングチャートである。なお、表示システム１Ｃでは、ゲートドライバ回路２０における駆動回路ＤＲＶのリセット端子Ｒには、シフトレジスタ２０１において次段以降に接続される駆動回路ＤＲＶから出力されるゲート信号ＶＧが入力される（図示せず）。なお、表示システム１Ｃは、第一実施形態と比較して、クロックＣＬＫ１～ＣＬＫ８の位相差が異なる点と、駆動回路ＤＲＶのリセット端子Ｒに入力されるゲート信号ＶＧを出力する駆動回路ＤＲＶが異なる点とを除いて第一実施形態における表示システム１Ａと同様であるため、同様である部分についてはその説明を省略する。
【0127】
時刻ｔ８１で、制御回路４０は、クロックＣＬＫ１の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ４の電位をハイレベルからロウレベルに遷移させ、さらにクロックＣＬＫ７の電位をロウレベルからハイレベルに遷移させる。
【0128】
時刻ｔ８２で、制御回路４０は、クロックＣＬＫ２の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ５の電位をハイレベルからロウレベルに遷移させ、さらにクロックＣＬＫ８の電位をロウレベルからハイレベルに遷移させる。
【0129】
時刻ｔ８３で、制御回路４０は、クロックＣＬＫ３の電位をロウレベルからハイレベルに遷移させるとともに、クロックＣＬＫ６の電位をハイレベルからロウレベルに遷移させる。
【0130】
時刻ｔ８４で、制御回路４０は、クロックＣＬＫ１の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ４の電位をロウレベルからハイレベルに遷移させ、さらにクロックＣＬＫ７の電位をハイレベルからロウレベルに遷移させる。
【0131】
時刻ｔ８５で、制御回路４０は、クロックＣＬＫ２の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ５の電位をロウレベルからハイレベルに遷移させ、さらにクロックＣＬＫ８の電位をハイレベルからロウレベルに遷移させる。
【0132】
時刻ｔ８６で、制御回路４０は、クロックＣＬＫ３の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ７の電位をロウレベルからハイレベルに遷移させる。
【0133】
時刻ｔ８７以降において、制御回路４０は、時刻ｔ８１～時刻ｔ８６と同様にクロックＣＬＫ１～ＣＬＫ８の電位を遷移させる。
【0134】
＜効果＞
以上、第三実施形態では、表示システム１Ｃでは、複数の駆動回路ＤＲＶ（第一駆動回路）は、それぞれ交互に直列に接続されており、前段に接続されている第一駆動回路から出力されるゲート信号（ＶＧ１、ＶＧ５、…ＶＧｎ－７）が示す情報を保持し、第一期間に保持している情報を含むゲート信号（ＶＧ５、ＶＧ９、…ＶＧｎ－３）を次段に接続されている第一駆動回路に出力する。また、表示システム１Ｃでは、複数の駆動回路ＤＲＶ（第二駆動回路）は、それぞれ交互に直列に接続されており、第二駆動回路は、前段に接続されている第二駆動回路から出力されるゲート信号（ＶＧ４、ＶＧ８、…ＶＧｎ－４）が示す情報を保持し、第三期間に持している情報を含むゲート信号（ＶＧ８、ＶＧ１２、…ＶＧｎ）を次段に接続されている第二駆動回路に出力する。
以上、第三実施形態では、表示システム１Ｃでは、複数の駆動回路ＤＲＶ（第一駆動回路）は、それぞれ交互に直列に接続されており、前段に接続されている第一駆動回路から出力されるゲート信号（ＶＧ１、ＶＧ５、…ＶＧｎ－７）が示す情報を保持し、第一期間に保持している情報を含むゲート信号（ＶＧ５、ＶＧ９、…ＶＧｎ－３）を次段に接続されている第一駆動回路に出力する。また、表示システム１Ｃでは、複数の駆動回路ＤＲＶ（第二駆動回路）は、それぞれ交互に直列に接続されており、第二駆動回路は、前段に接続されている第二駆動回路から出力されるゲート信号（ＶＧ４、ＶＧ８、…ＶＧｎ－４）が示す情報を保持し、第三期間に持している情報を含むゲート信号（ＶＧ８、ＶＧ１２、…ＶＧｎ）を次段に接続されている第二駆動回路に出力する。
【0135】
この構成によれば、表示システム１Ｃでは、第一駆動回路同士が直列に接続されており、第二駆動回路同士が直列に接続されており、さらに第一駆動回路による第一画像素子への電荷の供給及び引き抜きを行う期間と、第二駆動回路による第二画像素子への電荷の引き抜き及び供給を行う期間とが重複している。表示システム１Ｃは、第一駆動回路による接続系統と第二駆動回路による接続系統が異なっているため、第一駆動回路が保持する情報、及び第二駆動回路が保持する情報の初期化を行うタイミングに、より多くの時間マージンを有することができる。
【0136】
―――第四実施形態―――
次に、第四実施形態について説明する。
次に、第四実施形態について説明する。
【0137】
【0138】
駆動コイル１３は、位置指示器５０の位置を検出するための所定の周波数を有する信号を位置指示器５０に対して送信する。駆動コイル１３は、表示システム１Ｄを表示面側から見た場合に、少なくともディスプレイモジュール１１の表示面の範囲を含むように、表示装置１０の背面側に面状に設けられている。
【0139】
位置指示器５０は、ディスプレイモジュール１１における所定の位置を指示するポインティングデバイスである。位置指示器５０は、コイルなどの誘導素子及びコンデンサなどの容量素子からなる共振回路５１を含んで構成される。位置指示器５０は、駆動コイル１３から送信される信号によって共振回路５１が共振し、当該共振によって発生する共振信号を位置検出器１４に送信することによって、位置指示器５０が指示したディスプレイモジュール１１における所定の位置を位置検出器１４に伝達する。
【0140】
位置検出器１４は、例えば、電磁誘導方式（ＥＭＲ：Electro Magnetic Resonance）のセンサーであり、位置指示器５０から送信される共振信号を受信することによって、位置指示器５０が指示したディスプレイモジュール１１における所定の位置を検出する。位置検出器１４は、表示システム１Ｄを表示面側から見た場合に、少なくともディスプレイモジュール１１の表示面の範囲を含むように、表示装置１０の表示面側に面状に設けられている複数の電磁誘導型の検出コイルを含んで構成される。位置検出器１４は、受信した信号のレベルが最も大きな検出コイルの位置を位置指示器５０が指示しているディスプレイモジュール１１における所定の位置として検出する。
【0141】
図１０は、表示システム１ＤにおけるクロックＣＬＫ１及びＣＬＫ５の交番と位置検出器１４に発生する起電力との関係を示すグラフである。
【0142】
時刻ｔ１０１で、制御回路４０は、クロックＣＬＫ１の電位をロウレベルからハイレベルに遷移させる。これに伴って、クロック線ＷＣＬ１に流れる電流ＩＣＬＫ１は、急激に上昇した後に緩やかに下降し０に戻る。また、クロック線ＷＣＬ１に流れる電流の値の変化に伴って位置検出器１４の検出コイルに発生する起電力ｄＩ／ｄｔ（ＣＬＫ１）は、下降、上昇、下降の順に変化した後に０に戻る。
【0143】
時刻ｔ１０２で、制御回路４０は、クロックＣＬＫ５の電位をハイレベルからロウレベルに遷移させる。これに伴って、クロック線ＷＣＬ５に流れる電流ＩＣＬＫ５は、急激に下降した後に緩やかに上昇し０に戻る。また、グラフｇ１に示すように、クロック線ＷＣＬ５に流れる電流の値の変化に伴って位置検出器１４の検出コイルに発生する起電力ｄＩ／ｄｔ（ＣＬＫ５）は、上昇、下降、上昇の順に変化し０に戻る。
【0144】
グラフｇ２は、グラフｇ１と比較して、クロックＣＬＫ１の立ち上がりタイミング（時刻ｔ１０１）と、クロックＣＬＫ５の立下がりタイミング（時刻ｔ１０２）とがより近づいた場合における位置検出器１４の検出コイルに発生する起電力を示すグラフである。さらに、グラフｇ３は、グラフｇ２と比較して、クロックＣＬＫ１の立ち上がりタイミング（時刻ｔ１０１）と、クロックＣＬＫ５の立下がりタイミング（時刻ｔ１０２）とがより近づいた場合における位置検出器１４の検出コイルに発生する起電力を示すグラフである。
【0145】
また、図１０の右側には、クロックＣＬＫ１の立ち上がりによって検出コイルに発生する起電力と、クロックＣＬＫ１の立下りによって検出コイルに発生する起電力とを合計した起電力が示されている。
【0146】
図１０に示すように、クロックＣＬＫ１の立ち上がりタイミング（時刻ｔ１０１）と、クロックＣＬＫ５の立下がりタイミング（時刻ｔ１０２）が近づくにつれて、クロックＣＬＫ１及びＣＬＫ５の交番によって検出コイルに発生する起電力が減少していることが分かる。
【0147】
＜効果＞
以上、第四実施形態では、表示システム１Ｄは、共振回路５１を有する位置指示器５０と、位置指示器５０への給電を行うための駆動コイル１３と、位置指示器５０が指示する位置を検出するための電磁誘導型の検出コイルを有する位置検出器１４と、をさらに備える。
以上、第四実施形態では、表示システム１Ｄは、共振回路５１を有する位置指示器５０と、位置指示器５０への給電を行うための駆動コイル１３と、位置指示器５０が指示する位置を検出するための電磁誘導型の検出コイルを有する位置検出器１４と、をさらに備える。
【0148】
この構成によれば、表示システム１Ｄは、第一画像素子に電荷を供給する第一期間に表示システム１Ｄから発せられる磁界ノイズの少なくとも一部が、第二画像素子から電荷を引き抜く第三期間に表示システム１Ｄから発せられる磁界ノイズによって相殺され、さらに、第一画像素子から電荷を引き抜く第二期間に表示システム１Ｄから発せられる磁界ノイズの少なくとも一部が、第二画像素子に電荷を供給する第四期間に表示システム１Ｄから発せられる磁界ノイズによって相殺される。したがって、表示システム１Ｄは、磁界ノイズを低減することによって、位置検出器１４による位置指示器５０の位置検出の精度を高めることができる。
【0149】
また、第四実施形態では、ゲートドライバ回路２０は、位置検出器１４及び駆動コイル１３の間、かつ表示装置１０の側面側に配置されている。また、表示システム１Ｄでは、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８は、位置検出器１４及び駆動コイル１３の間、かつゲートドライバ回路２０の表示装置１０とは反対方向の側面側に配置されている。また、表示システム１Ｄでは、位置検出器１４は、表示装置１０、ゲートドライバ回路２０、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８に対して、表示装置１０の表示面側に配置されている。さらに、表示システム１Ｄでは、 駆動コイル１３は、表示装置１０、ゲートドライバ回路２０、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８に対して、表示装置１０の背面側に配置されている。
【0150】
この構成によれば、表示システム１Ｄは、ゲートドライバ回路２０の側面側付近で発生する第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８による磁界ノイズを停電することによって、位置検出器１４におけるゲートドライバ回路２０の側面側付近での位置指示器５０の位置検出の精度を高めることができる。
【0151】
―――第五実施形態―――
次に、第五実施形態について説明する。
次に、第五実施形態について説明する。
【0152】
＜構成＞
図９Ｂは、表示システム１Ｅがタッチセンサ１５を備える場合の表示システム１Ｅの配置関係を示す断面図である。図９Ｂに示すように、表示システム１Ｅは、タッチセンサ１５と、スタイラス６０とをさらに含んで構成される。
図９Ｂは、表示システム１Ｅがタッチセンサ１５を備える場合の表示システム１Ｅの配置関係を示す断面図である。図９Ｂに示すように、表示システム１Ｅは、タッチセンサ１５と、スタイラス６０とをさらに含んで構成される。
【0153】
タッチセンサ１５は、スタイラス６０や指６１などがタッチセンサ１５に触れた又は接近した際に、スタイラス６０や指６１の位置を検出する。タッチセンサ１５は、表示システム１Ｅを表示面側から見た場合に、少なくともディスプレイモジュール１１の表示面の範囲を含むように、表示装置１０の表示面側に面状に設けられている複数の検出電極を含んで構成される。タッチセンサ１５は、受信した信号のレベルが最も大きな検出電極の位置をスタイラス６０又は指６１が指示しているディスプレイモジュール１１における所定の位置として検出する。
【0154】
スタイラス６０は、タッチセンサ１５における所定の位置を指示するためのポインティングデバイスである。スタイラス６０は、タッチセンサ１５の検出電極から送信される信号を受けた場合に動作し、スタイラス６０の先端から位置を指示するための信号を検出電極に対して送信することによって、タッチセンサ１５に対して位置情報を伝達する。
【0155】
＜効果＞
以上、第五実施形態では、表示装置１０は、複数の検出電極が面状に配置されてなるタッチセンサ１５を有する。さらに、表示システム１Ｅでは、ゲートドライバ回路２０は、表示装置１０の側面側、かつタッチセンサ１５の背面側に配置されている。また、表示システム１Ｅでは、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８は、タッチセンサ１５の背面側、かつゲートドライバ回路２０の表示装置１０とは反対方向の側面側に配置されている。さらに、表示システム１Ｅでは、タッチセンサ１５は、表示装置１０、ゲートドライバ回路２０、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８に対して、表示装置１０の表示面側に配置されている。
以上、第五実施形態では、表示装置１０は、複数の検出電極が面状に配置されてなるタッチセンサ１５を有する。さらに、表示システム１Ｅでは、ゲートドライバ回路２０は、表示装置１０の側面側、かつタッチセンサ１５の背面側に配置されている。また、表示システム１Ｅでは、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８は、タッチセンサ１５の背面側、かつゲートドライバ回路２０の表示装置１０とは反対方向の側面側に配置されている。さらに、表示システム１Ｅでは、タッチセンサ１５は、表示装置１０、ゲートドライバ回路２０、第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８に対して、表示装置１０の表示面側に配置されている。
【0156】
この構成によれば、表示システム１Ｅは、第一画像素子に電荷を供給する第一期間に表示システム１Ｅから発せられる電界ノイズの少なくとも一部が、第二画像素子から電荷を引き抜く第三期間に表示システム１Ｅから発せられる電界ノイズによって相殺され、さらに、第一画像素子から電荷を引き抜く第二期間に表示システム１Ｅから発せられる電界ノイズの少なくとも一部が、第二画像素子に電荷を供給する第四期間に表示システム１Ｅから発せられる電界ノイズによって相殺される。したがって、表示システム１Ｅは、電解ノイズを低減することによって、タッチセンサ１５によるスタイラス６０や指６１の位置検出の精度を高めることができる。
【0157】
―――変形例―――
なお、本発明は上記の実施形態に限定されるものではない。すなわち、上記の実施形態に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、上記実施形態及び後述する変形例が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
なお、本発明は上記の実施形態に限定されるものではない。すなわち、上記の実施形態に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、上記実施形態及び後述する変形例が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【0158】
例えば、上記実施形態では、ゲートドライバ回路２０は、表示装置１０の片方の側面側に設けられているたがこれに限られるものではない。例えば、ゲートドライバ回路２０は、表示装置１０の両方の側面側に設けられていても良い。
【0159】
この構成によれば、表示システム１は、ゲートドライバ回路２０が表示装置１０の両方の側面側にある場合において、ノイズを低減できる。
【0160】
また、上記実施形態では、クロック線ＷＣＬは８本設けられているが、クロック線ＷＣＬは、８本に限らず任意の本数が設けられていても良い。
【0161】
この構成によれば、表示システム１は、クロック線ＷＣＬの本数によらずに、ノイズを低減できる。
【符号の説明】
【0162】
１Ａ…表示システム、１０…表示装置、２０…ドライバ回路、ＤＲＶ…駆動回路、１１０…画像素子、ＧＬ…行信号線、ＳＬ…列信号線
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4】
【図5A】
【図5B】
【図5C】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10】
【図11】
【手続補正書】
【提出日】2022-12-08
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子と、を有する表示装置と、
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、を有するドライバ回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
表示システム。
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、を有するドライバ回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
表示システム。
【請求項2】
第一クロックを前記第一駆動回路に供給する第一クロック線と、
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、互いに平行かつ隣接して配置されている、
請求項１に記載の表示システム。
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、互いに平行かつ隣接して配置されている、
請求項１に記載の表示システム。
【請求項3】
第一クロックを前記第一駆動回路に供給する第一クロック線と、
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、一定の距離毎に互いに交差するように、配置されている、
請求項１に記載の表示システム。
第二クロックを前記第二駆動回路に供給する第二クロック線と、
をさらに備え、
前記第一駆動回路は、前記第一クロックの交番に従って前記第一画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第二駆動回路は、前記第二クロックの交番に従って前記第二画像素子に対して電荷の供給及び引き抜きのうちいずれかを行い、
前記第一クロック線及び前記第二クロック線は、一定の距離毎に互いに交差するように、配置されている、
請求項１に記載の表示システム。
【請求項4】
前記第一駆動回路及び前記第二駆動回路は、それぞれ交互に直列に接続されており、
前記第一駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力し、
前記第二駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第三期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
前記第一駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化し、
前記第二駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化する、
請求項１に記載の表示システム。
前記第一駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力し、
前記第二駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第三期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
前記第一駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化し、
前記第二駆動回路は、次々段以降に接続されている前記第一駆動回路から出力される信号、又は次々段以降に接続されている前記第二駆動回路から出力される信号に従って保持している前記情報を初期化する、
請求項１に記載の表示システム。
【請求項5】
複数の前記第一駆動回路は、それぞれ交互に直列に接続されており、
前記第一駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
複数の前記第二駆動回路は、それぞれ交互に直列に接続されており、
前記第二駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第三期間に持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力する、
請求項１に記載の表示システム。
前記第一駆動回路は、前段に接続されている前記第一駆動回路から出力される信号が示す情報を保持し、前記第一期間に保持している前記情報を含む信号を次段に接続されている前記第一駆動回路に出力し、
複数の前記第二駆動回路は、それぞれ交互に直列に接続されており、
前記第二駆動回路は、前段に接続されている前記第二駆動回路から出力される信号が示す情報を保持し、前記第三期間に持している前記情報を含む信号を次段に接続されている前記第二駆動回路に出力する、
請求項１に記載の表示システム。
【請求項6】
共振回路を有する位置指示器と、
前記位置指示器への給電を行うための駆動コイルと、
前記位置指示器が指示する位置を検出するための電磁誘導型の検出コイルを有する位置検出器と、
をさらに備える請求項２又は３に記載の表示システム。
前記位置指示器への給電を行うための駆動コイルと、
前記位置指示器が指示する位置を検出するための電磁誘導型の検出コイルを有する位置検出器と、
をさらに備える請求項２又は３に記載の表示システム。
【請求項7】
前記ドライバ回路は、前記位置検出器及び前記駆動コイルの間、かつ前記表示装置の側面側に配置されており、
前記第一クロック線及び前記第二クロック線は、前記位置検出器及び前記駆動コイルの間、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記位置検出器は、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されており、
前記駆動コイルは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の背面側に配置されている、
請求項６に記載の表示システム。
前記第一クロック線及び前記第二クロック線は、前記位置検出器及び前記駆動コイルの間、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記位置検出器は、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されており、
前記駆動コイルは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の背面側に配置されている、
請求項６に記載の表示システム。
【請求項8】
前記表示装置は、複数の検出電極が面状に配置されてなるタッチセンサを有する、
請求項２又は３に記載の表示システム。
請求項２又は３に記載の表示システム。
【請求項9】
前記ドライバ回路は、前記表示装置の側面側、かつ前記タッチセンサの背面側に配置されており、
前記第一クロック線及び前記第二クロック線は、前記タッチセンサの背面側、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記タッチセンサは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されている、
請求項８に記載の表示システム。
前記第一クロック線及び前記第二クロック線は、前記タッチセンサの背面側、かつ前記ドライバ回路の前記表示装置とは反対方向の側面側に配置されており、
前記タッチセンサは、前記表示装置、前記ドライバ回路、前記第一クロック線及び前記第二クロック線に対して、前記表示装置の表示面側に配置されている、
請求項８に記載の表示システム。
【請求項10】
水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子とを有する表示装置における前記第一画像素子及び前記第二画像素子を駆動するためのドライバ回路であって、
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、
前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
ドライバ回路。
前記第一行信号線毎に設けられ、対応する前記第一行信号線を介して前記第一画像素子を駆動する複数の第一駆動回路と、
前記第二行信号線毎に設けられ、対応する前記第二行信号線を介して前記第二画像素子を駆動する複数の第二駆動回路と、
を備え、
前記第一駆動回路は、第一期間に前記第一画像素子に電荷を供給し、前記第一期間と異なる第二期間に前記第一画像素子から電荷を引き抜き、
前記第二駆動回路は、前記第二期間と少なくとも一部が重複する第三期間に前記第二画像素子に電荷を供給し、又は前記第一期間と少なくとも一部が重複する第四期間に前記第二画像素子から電荷を引き抜く、
ドライバ回路。
【請求項11】
水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子とを備える表示システムの制御方法であって、
第一期間に前記第一行信号線を介して前記第一画像素子に電荷を供給することと、
前記第一期間と少なくとも一部が重複する第四期間に前記第二行信号線を介して前記第二画像素子から電荷を引き抜くことと、
前記第一期間とは異なる第二期間に前記第一行信号線を介して前記第一画像素子から電荷を引き抜くことと、
前記第二期間と少なくとも一部が重複する第三期間に前記第二行信号線を介して前記第二画像素子に電荷を供給することと、
を含む表示システムの制御方法。
第一期間に前記第一行信号線を介して前記第一画像素子に電荷を供給することと、
前記第一期間と少なくとも一部が重複する第四期間に前記第二行信号線を介して前記第二画像素子から電荷を引き抜くことと、
前記第一期間とは異なる第二期間に前記第一行信号線を介して前記第一画像素子から電荷を引き抜くことと、
前記第二期間と少なくとも一部が重複する第三期間に前記第二行信号線を介して前記第二画像素子に電荷を供給することと、
を含む表示システムの制御方法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【0017】
また、第十一の本発明に係る表示システムの制御方法は、水平方向に配列された複数の列信号線と、垂直方向に配列された複数の第一行信号線及び複数の第二行信号線と、前記第一行信号線及び前記列信号線の交点に配置されている複数の第一画像素子と、前記第二行信号線及び前記列信号線の交点に配置されている複数の第二画像素子とを備える表示システムの制御方法であって、第一期間に前記第一行信号線を介して前記第一画像素子に電荷を供給することと、前記第一期間と少なくとも一部が重複する第四期間に前記第二行信号線を介して前記第二画像素子から電荷を引き抜くことと、前記第一期間とは異なる第二期間に前記第一行信号線を介して前記第一画像素子から電荷を引き抜くことと、前記第二期間と少なくとも一部が重複する第三期間に前記第二行信号線を介して前記第二画像素子に電荷を供給することと、を含む。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【0022】
＜構成＞
図１は、第一実施形態に係る表示システム１Ａの一例を示す図である。表示システム１Ａは、ユーザが保持するコンピュータやモニター、テレビであり、例えば、タブレット、スマートフォン、パーソナルコンピュータのモニター、テレビ受信機などである。なお、本例では、表示システム１Ａに含まれる表示装置１０が液晶ディスプレイである場合について説明する。表示システム１Ａは、例えば、表示装置１０と、ゲートドライバ回路２０と、ソースドライバ回路３０と、制御回路４０と、クロック線ＷＣＬ１～ＷＣＬ８（図３Ａ参照）とを含んで構成される。
図１は、第一実施形態に係る表示システム１Ａの一例を示す図である。表示システム１Ａは、ユーザが保持するコンピュータやモニター、テレビであり、例えば、タブレット、スマートフォン、パーソナルコンピュータのモニター、テレビ受信機などである。なお、本例では、表示システム１Ａに含まれる表示装置１０が液晶ディスプレイである場合について説明する。表示システム１Ａは、例えば、表示装置１０と、ゲートドライバ回路２０と、ソースドライバ回路３０と、制御回路４０と、クロック線ＷＣＬ１～ＷＣＬ８（図３Ａ参照）とを含んで構成される。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【0030】
ソースドライバ回路３０は、列信号線ＳＬ１～ＳＬｍを駆動する回路であり、表示システム１Ａを表示面側から見た場合に、表示装置１０の下側に配置される。ソースドライバ回路３０は、制御回路４０に従うタイミングで、制御回路４０によって列信号線ＳＬ１～ＳＬｍ毎に対して都度設定される電位を有するソース信号ＶＳ１～ＶＳｍを対応する列信号線ＳＬ１～ＳＬｍに出力する。ソースドライバ回路３０は、ゲートドライバ回路２０によって駆動された行信号線ＧＬ１～ＧＬｎと列信号線ＳＬ１～ＳＬｍとの交点に対応する画像素子１１０のソース電極に対して、当該画像素子１１０に対応するソース信号ＶＳ１～ＶＳｍが有する電位を供給する。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【0031】
制御回路４０は、表示装置１０を制御するための回路である。制御回路４０は、ゲートドライバ回路２０による行信号線ＧＬ１～ＧＬｎの駆動を開始する際に、駆動の開始を示す信号であるスタート信号ＳＴ１～ＳＴ４を生成し、スタート信号ＳＴ１～ＳＴ４をゲートドライバ回路２０に出力する。また、制御回路４０は、ゲートドライバ回路２０を動作させるためのクロックＣＬＫ１～ＣＬＫ８を生成し、クロック線ＷＣＬ１～ＷＣＬ８を介して、クロックＣＬＫ１～ＣＬＫ８をゲートドライバ回路２０に出力する。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【0040】
また、駆動回路ＤＲＶは、他の駆動回路ＤＲＶと合わせてシフトレジスタ２０１を構成する（図３Ｂを参照）。なお、本実施形態では、ゲートドライバ回路２０は、それぞれ異なる駆動回路ＤＲＶの群からなる４つのシフトレジスタ２０１を含んで構成される。さらに、駆動回路ＤＲＶは、シフトレジスタ２０１における段目が同じである駆動回路ＤＲＶ同士でブロック２０２を形成し、当該ブロック２０２内において、１つ目のシフトレジスタ２０１の駆動回路ＤＲＶから４つ目のシフトレジスタ２０１の駆動回路ＤＲＶまでの順に垂直方向に配列される（図３Ｃを参照）。当該ブロック２０２は、ゲートドライバ回路２０において、シフトレジスタ２０１の最前段から最後段に至る順で垂直方向に配列される。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【0042】
ここで、シフトレジスタ２０１について、図３Ｂを参照しつつ説明する。図３Ｂは、第一実施形態に係る１つ目のシフトレジスタ２０１の回路構成の一例を示す図である。図３Ｂに示すように、シフトレジスタ２０１は、例えば、駆動回路ＤＲＶ１、ＤＲＶ５、ＤＲＶ９…ＤＲＶｎ－３を含んで構成される。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【0043】
図３Ｂに示すように、駆動回路ＤＲＶ１は、クロックＣＬＫ１に従うタイミングで、入力端子Ｉに入力されるスタート信号ＳＴ１が示す情報を含むゲート信号ＶＧ１を出力端子Ｏから駆動回路ＤＲＶ５に出力する。同様に、駆動回路ＤＲＶ５、ＤＲＶ９…ＤＲＶｎ－３は、入力端子Iに入力される信号が示す情報を含むゲート信号ＶＧ５、ＶＧ９…ＶＧｎ－３を出力端子Ｏから後段の駆動回路ＤＲＶに出力する。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【0059】
トランジスタＴＲ３は、ゲート端子に入力されるノードＢＴの電位に従って、ソース端子に接続される基準線Ｗ＿ＶＧＬの電位をドレイン端子からトランジスタＴＲ４及びＴＲ５のゲート端子に供給する。トランジスタＴＲ３は、ゲート端子がノードＢＴに接続され、ドレイン端子がトランジスタＴＲ２のソース端子とトランジスタＴＲ４及びＴＲ５のゲート端子とに接続され、ソース端子が基準線Ｗ＿ＶＧＬに接続される。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【0064】
トランジスタＴＲ８は、ゲート端子に入力される電位に従って、ドレイン端子に接続される駆動回路ＤＲＶのクロック端子ＣＫから供給されるクロックＣＬＫの電位をソース端子から駆動回路ＤＲＶの出力端子Ｏに供給する。トランジスタＴＲ８は、ゲート端子がノードＢＴに接続され、ドレイン端子が駆動回路ＤＲＶのクロック端子ＣＫに接続され、ソース端子が駆動回路ＤＲＶの出力端子Ｏに接続される。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【0091】
また、時刻ｔ７５で、制御回路４０は、クロックＣＬＫ５の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ５を２段目の駆動回路ＤＲＶ５のクロック端子ＣＫに出力する。時刻ｔ７５で、クロック端子ＣＫへのロウレベルの電位の供給に伴って、２段目の駆動回路ＤＲＶ５における容量素子Ｃｄの一端の電位が引き下げられ、ノードＢＴ（５）の電位は、ハイレベルの２倍の電位からハイレベルに遷移を開始する。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【0092】
さらに、時刻ｔ７５で、入力端子Ｉへのゲート信号ＶＧ５の入力に伴って、３段目の駆動回路ＤＲＶ９における容量素子Ｃｄの一端の電位が引き上げられ、ノードＢＴ（９）の電位は、ハイレベルからハイレベルの２倍の電位に遷移を開始する。また、時刻ｔ７５で、３段目の駆動回路ＤＲＶ９から行信号線ＧＬ９と４段目の駆動回路ＤＲＶ１３の入力端子Ｉと１段目の駆動回路ＤＲＶ１のリセット端子Ｒとに出力されるゲート信号ＶＧ９の電位は、ロウレベルからハイレベルに遷移を開始する。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【0096】
さらに、時刻ｔ７７で、クロック端子ＣＫへのロウレベルの電位の供給に伴って、３段目の駆動回路ＤＲＶ９における容量素子Ｃｄの一端の電位が下げられ、ノードＢＴ（９）の電位は、ハイレベルの２倍の電位からハイレベルに遷移を開始する。また、時刻ｔ７７で、ゲート信号ＶＧ９の電位は、ハイレベルからロウレベルに遷移を開始する。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【0103】
（ステップＳＰ１２）
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）へ電荷を供給する第一期間（図７における時刻ｔ７５～ｔ７６の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）から電荷を引き抜く第四期間（図７における時刻ｔ７５～ｔ７６の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を充電するととともに、画像素子１１０（第二画像素子）を放電させる。そして、処理は、ステップＳＰ１４の処理に移行する。
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）へ電荷を供給する第一期間（図７における時刻ｔ７５～ｔ７６の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）から電荷を引き抜く第四期間（図７における時刻ｔ７５～ｔ７６の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を充電するととともに、画像素子１１０（第二画像素子）を放電させる。そして、処理は、ステップＳＰ１４の処理に移行する。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【0105】
（ステップＳＰ１６）
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）から電荷を引き抜く第二期間（図７における時刻ｔ７３～ｔ７４の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）に電荷を供給する第三期間（図７における時刻ｔ７３～ｔ７４の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を放電させるととともに、画像素子１１０（第二画像素子）を充電する。
制御回路４０は、奇数段目の駆動回路ＤＲＶに対応する画像素子１１０（第一画像素子）から電荷を引き抜く第二期間（図７における時刻ｔ７３～ｔ７４の期間）と、偶数段目の駆動回路ＤＲＶに対応する画像素子１１０（第二画像素子）に電荷を供給する第三期間（図７における時刻ｔ７３～ｔ７４の期間）とが重なるように、駆動回路ＤＲＶによって対応する行信号線ＧＬを駆動する。これにより、制御回路４０は、画像素子１１０（第一画像素子）を放電させるととともに、画像素子１１０（第二画像素子）を充電する。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【0106】
＜効果＞
以上、第一実施形態では、表示システム１Ａは、水平方向に配列された複数の列信号線ＳＬ１～ＳＬｍと、垂直方向に配列された複数の行信号線ＧＬ（第一行信号線：ＧＬ１～ＧＬ４、ＧＬ９～ＧＬ１２、…ＧＬｎ－７～ＧＬｎ―４）及び複数の行信号線ＧＬ（第二行信号線：ＧＬ５～ＧＬ８、ＧＬ１３～ＧＬ１６、…ＧＬｎ－３～ＧＬｎ）と、第一行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第一画像素子）と、第二行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第二画像素子）とを有する表示装置１０を備える。また、表示システム１Ａは、第一行信号線毎に設けられ、対応する第一行信号線を介して第一画像素子を駆動する複数の駆動回路ＤＲＶ（第一駆動回路）と、第二行信号線毎に設けられ、対応する第二行信号線を介して第二画像素子を駆動する駆動回路ＤＲＶ（第二駆動回路）と、を有するゲートドライバ回路２０（ドライバ回路）をさらに備える。さらに、表示システム１Ａにおいて、第一駆動回路は、第一期間（図７における時刻ｔ７５～ｔ７６）に第一画像素子に電荷を供給し、第一期間と異なる第二期間（図７における時刻ｔ７３～ｔ７４）に第一画像素子から電荷を引き抜く。また、表示システム１Ａにおいて、第二駆動回路は、第二期間と少なくとも一部が重複する第三期間（図７における時刻ｔ７３～ｔ７４）に第二画像素子に電荷を供給し、第一期間と少なくとも一部が重複する第四期間（図７における時刻ｔ７５～ｔ７６）に第二画像素子から電荷を引き抜く。
以上、第一実施形態では、表示システム１Ａは、水平方向に配列された複数の列信号線ＳＬ１～ＳＬｍと、垂直方向に配列された複数の行信号線ＧＬ（第一行信号線：ＧＬ１～ＧＬ４、ＧＬ９～ＧＬ１２、…ＧＬｎ－７～ＧＬｎ―４）及び複数の行信号線ＧＬ（第二行信号線：ＧＬ５～ＧＬ８、ＧＬ１３～ＧＬ１６、…ＧＬｎ－３～ＧＬｎ）と、第一行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第一画像素子）と、第二行信号線及び列信号線ＳＬ１～ＳＬｍの交点に配置されている複数の画像素子１１０（第二画像素子）とを有する表示装置１０を備える。また、表示システム１Ａは、第一行信号線毎に設けられ、対応する第一行信号線を介して第一画像素子を駆動する複数の駆動回路ＤＲＶ（第一駆動回路）と、第二行信号線毎に設けられ、対応する第二行信号線を介して第二画像素子を駆動する駆動回路ＤＲＶ（第二駆動回路）と、を有するゲートドライバ回路２０（ドライバ回路）をさらに備える。さらに、表示システム１Ａにおいて、第一駆動回路は、第一期間（図７における時刻ｔ７５～ｔ７６）に第一画像素子に電荷を供給し、第一期間と異なる第二期間（図７における時刻ｔ７３～ｔ７４）に第一画像素子から電荷を引き抜く。また、表示システム１Ａにおいて、第二駆動回路は、第二期間と少なくとも一部が重複する第三期間（図７における時刻ｔ７３～ｔ７４）に第二画像素子に電荷を供給し、第一期間と少なくとも一部が重複する第四期間（図７における時刻ｔ７５～ｔ７６）に第二画像素子から電荷を引き抜く。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【0109】
この構成によれば、表示システム１Ａは、第一クロック線ＷＣＬ１～ＷＣＬ４から発せられる磁界ノイズ及び電界ノイズの少なくとも一部が、第一クロック線ＷＣＬ１～ＷＣＬ４に平行かつ隣接して配置されている第二クロック線ＷＣＬ５～ＷＣＬ８から発せられる磁界ノイズ及び電界ノイズによって相殺される。また、第二クロック線ＷＣＬ５～ＷＣＬ８から発せられる磁界ノイズ及び電界ノイズの少なくとも一部もまた、第一クロック線ＷＣＬ１～ＷＣＬ４から発せられる磁界ノイズ及び電界ノイズによって相殺される。したがって、表示システム１Ａは、表示システム１Ａから発せられるノイズを低減できる。
【手続補正18】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【0110】
また、本実施形態では、第一駆動回路及び第二駆動回路は、それぞれ交互に直列に接続されており、第一駆動回路は、前段に接続されている第二駆動回路から出力されるゲート信号（ＶＧ５～ＶＧ８、ＶＧ１３～ＶＧ１６、…ＶＧｎ－１１～ＶＧｎ－８）が示す情報を保持し、第一期間に保持している情報を含むゲート信号（ＶＧ９～ＶＧ１２、ＶＧ１７～ＶＧ２０、…ＶＧｎ－７～ＶＧｎ－４）を次段に接続されている第二駆動回路に出力する。また、第二駆動回路は、前段に接続されている第一駆動回路から出力されるゲート信号（ＶＧ１～ＶＧ４、ＶＧ９～ＶＧ１２、…ＶＧｎ－１５～ＶＧｎ－１２）が示す情報を保持し、第三期間に保持している情報を含むゲート信号（ＶＧ５～ＶＧ８、ＶＧ１３～ＶＧ１６、…ＶＧｎ－１１～ＶＧｎ－８）を次段に接続されている第一駆動回路に出力する。さらに、第一駆動回路は、次々段以降に接続されている第一駆動回路から出力されるゲート信号（ＶＧ９～ＶＧ１２、…ＶＧｎ－７～ＶＧｎ－４）、又は次々段以降に接続されている第二駆動回路から出力されるゲート信号（ＶＧ１３～ＶＧ１６、…ＶＧｎ－３～ＶＧｎ）に従って保持している情報を初期化する。また、第二駆動回路は、次々段以降に接続されている第二駆動回路から出力されるゲート信号（ＶＧ１３～ＶＧ１６、…ＶＧｎ－３～ＶＧｎ）、又は次々段以降に接続されている第一駆動回路から出力されるゲート信号（ＶＧ１７～ＶＧ２０、…ＶＧｎ－７～ＶＧｎ－４）に従って保持している情報を初期化する。
【手続補正19】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【0113】
＜構成＞
図５Ａは、クロック線ＷＣＬ１及びＷＣＬ５の配置の第二例を示す図である。また、図５Ｂは、クロック線ＷＣＬ１及びＷＣＬ５の配置の第三例を示す図である。また、図５Ｃは、クロック線ＷＣＬ１及びＷＣＬ５の配置の第四例を示す図である。なお、図示されていないが、図５Ａ、図５Ｂ及び図５Ｃにおいて、クロック線ＷＣＬ２～ＷＣＬ８も、クロック線ＷＣＬ１及びＷＣＬ５と同様に配置されているものとする。また、表示システム１Ｂは、クロック線ＷＣＬ１～ＷＣＬ８の配置が異なる点を除いて第一実施形態における表示システム１Ａと同様であるため、同様である部分についてはその説明を省略する。
図５Ａは、クロック線ＷＣＬ１及びＷＣＬ５の配置の第二例を示す図である。また、図５Ｂは、クロック線ＷＣＬ１及びＷＣＬ５の配置の第三例を示す図である。また、図５Ｃは、クロック線ＷＣＬ１及びＷＣＬ５の配置の第四例を示す図である。なお、図示されていないが、図５Ａ、図５Ｂ及び図５Ｃにおいて、クロック線ＷＣＬ２～ＷＣＬ８も、クロック線ＷＣＬ１及びＷＣＬ５と同様に配置されているものとする。また、表示システム１Ｂは、クロック線ＷＣＬ１～ＷＣＬ８の配置が異なる点を除いて第一実施形態における表示システム１Ａと同様であるため、同様である部分についてはその説明を省略する。
【手続補正20】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正の内容】
【0132】
時刻ｔ８６で、制御回路４０は、クロックＣＬＫ３の電位をハイレベルからロウレベルに遷移させるとともに、クロックＣＬＫ６の電位をロウレベルからハイレベルに遷移させる。
【手続補正21】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】変更
【補正の内容】
【0148】
この構成によれば、表示システム１Ｄは、第一画像素子に電荷を供給する第一期間に表示システム１Ｄから発せられる磁界ノイズの少なくとも一部が、第二画像素子から電荷を引き抜く第四期間に表示システム１Ｄから発せられる磁界ノイズによって相殺され、さらに、第一画像素子から電荷を引き抜く第二期間に表示システム１Ｄから発せられる磁界ノイズの少なくとも一部が、第二画像素子に電荷を供給する第三期間に表示システム１Ｄから発せられる磁界ノイズによって相殺される。したがって、表示システム１Ｄは、磁界ノイズを低減することによって、位置検出器１４による位置指示器５０の位置検出の精度を高めることができる。
【手続補正22】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】変更
【補正の内容】
【0150】
この構成によれば、表示システム１Ｄは、ゲートドライバ回路２０の側面側付近で発生する第一クロック線ＷＣＬ１～ＷＣＬ４及び第二クロック線ＷＣＬ５～ＷＣＬ８による磁界ノイズを低減することによって、位置検出器１４におけるゲートドライバ回路２０の側面側付近での位置指示器５０の位置検出の精度を高めることができる。
【手続補正23】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正の内容】
【0156】
この構成によれば、表示システム１Ｅは、第一画像素子に電荷を供給する第一期間に表示システム１Ｅから発せられる電界ノイズの少なくとも一部が、第二画像素子から電荷を引き抜く第四期間に表示システム１Ｅから発せられる電界ノイズによって相殺され、さらに、第一画像素子から電荷を引き抜く第二期間に表示システム１Ｅから発せられる電界ノイズの少なくとも一部が、第二画像素子に電荷を供給する第三期間に表示システム１Ｅから発せられる電界ノイズによって相殺される。したがって、表示システム１Ｅは、電解ノイズを低減することによって、タッチセンサ１５によるスタイラス６０や指６１の位置検出の精度を高めることができる。