特開 2023-139799 露光装置および配線パターンの作成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023139799

(43)【公開日】2023-10-04

(54)【発明の名称】露光装置および配線パターンの作成方法

(51)【国際特許分類】

   G03F 7/20 20060101AFI20230927BHJP

   H01L 23/12 20060101ALI20230927BHJP

【ＦＩ】

G03F7/20 521

H01L23/12 501P

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022045514

(22)【出願日】2022-03-22

(71)【出願人】

【識別番号】000128496

【氏名又は名称】株式会社オーク製作所

(74)【代理人】

【識別番号】100090169

【弁理士】

【氏名又は名称】松浦 孝

(74)【代理人】

【識別番号】100124497

【弁理士】

【氏名又は名称】小倉 洋樹

(72)【発明者】

【氏名】奥山 隆志

(72)【発明者】

【氏名】渡辺 徹

【テーマコード（参考）】

2H197

【Ｆターム（参考）】

2H197AA28

2H197AA29

2H197CC05

2H197CC11

2H197DA04

2H197DA09

2H197HA02

2H197HA03

2H197HA10

(57)【要約】

【課題】半導体パッケージ製造プロセス等において、スループット低下を抑えることが可能な配線のパターニングを行う。
【解決手段】ＦＯ－ＷＬＰの露光プロセスにおいて、仮の基板Ｂに配置された半導体チップＳＣ間の基準位置に対する位置ずれ量を測定する。領域内配線パターンＡＤの形成位置補正に応じて、領域外配線パターンＢＤに対する形成位置の補正およびスケーリング補正を行うとともに、円弧状の補充配線パターンＣＤを生成する。そして、補正後の領域内配線パターンＡＤ、領域外配線パターンＢＤ、生成された円弧状の補充配線パターンＣＤをラスタデータとして合成する。
【選択図】図３

【特許請求の範囲】

【請求項1】

支持基板に配置されるダイのサイズまたは前記ダイより大きいサイズの配線領域に形成される領域内配線パターンと、該領域内配線パターンと設計上繋がっていて、前記ダイと隣り合うダイまたは電子コンポーネントと接続する領域外配線パターンとを、ラスタデータに変換し、露光データを生成する露光データ生成部と、
前記ダイの基準位置に対する位置ずれを計測する位置ずれ計測部とを備え、
前記露光データ生成部が、前記ダイの位置ずれに応じて領域内配線パターンの形成位置が補正されたことによって端部同士が離れた状態にある、領域内配線パターンと領域外配線パターンとを接続させる補充配線パターンを生成し、
領域内配線パターン、領域外配線パターン、補充配線パターンを合成した露光データに基づいて、露光動作を実行することを特徴とする露光装置。

【請求項2】

前記露光データ生成部が、補充配線パターンとして円弧状パターンを生成することを特徴とする請求項１に記載の露光装置。

【請求項3】

前記露光データ生成部が、円状パターンの一部を抽出することにより、円弧状の補充配線パターンを生成することを特徴とする請求項１または２に記載の露光装置。

【請求項4】

前記露光データ生成部が、マスキング処理によって、円弧状の補充配線パターンを生成することを特徴とする請求項３に記載の露光装置。

【請求項5】

前記露光データ生成部が、領域外配線パターンに対し、形成位置が補正された領域内配線パターンに応じて、パターン形成位置の補正およびスケーリング補正を行うことを特徴とする請求項１乃至４のいずれかに記載の露光装置。

【請求項6】

領域内配線パターンおよび領域外配線パターンが、複数の配線を並べた配線群として構成されることを特徴とする請求項１乃至５のいずれかに記載の露光装置。

【請求項7】

ＦＯ（Fan-Out）－ＷＬＰ(Wafer-Level Package)における露光プロセスに用いられることを特徴とする請求項１乃至６のいずれかに記載の露光装置。

【請求項8】

支持基板に配置されるダイのサイズまたは前記ダイより大きいサイズの配線領域に形成される領域内配線パターンと、該領域内配線パターンと設計上繋がっていて、前記ダイと隣り合うダイまたは電子コンポーネントと接続する領域外配線パターンとを、ラスタデータに変換し、露光データを生成し、
前記ダイの基準位置に対する位置ずれを計測し、
前記ダイの位置ずれに応じて領域内配線パターンの形成位置が補正されたことによって端部同士が離れた状態にある、領域内配線パターンと領域外配線パターンとを接続させる補充配線パターンを生成することを特徴とする配線パターンの作成方法。

【請求項9】

ＦＯ（Fan-Out）－ＷＬＰ(Wafer-Level Package)における露光プロセスにおいて、請求項８に記載された配線パターンの作成方法に基づいて作成された配線パターンによって露光動作を実行することを特徴とする露光装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体パッケージの製造プロセスにおける配線のパターニングに関し、特に、ウェハレベルで半導体をパッケージングする技術（Wafer-Level-Package、以下ＷＬＰ）における配線のパターニングに関する。

【背景技術】

【0002】

ＷＬＰでは、仮の支持基板に半導体チップ（以下、ＩＣ、ダイともいう）や受動部品などの電子コンポーネントを配置し、樹脂で封止した後、ＲＤＬ（Re Distribution Layer）配線を行う。その後、ダイシングによって半導体パッケージを得る（このようなプロセスを、モールドファースト（チップファースト）型ＷＬＰという）。

【0003】

例えば、チップサイズの範囲内で、ダイのI／Ｏ端子をマザーボード搭載可能なＢＧＡ（Ball Grid Array）の配置箇所まで配線するＦＩ（Fan-In）－ＷＬＰ、ダイ周囲を樹脂で疑似的に拡張してＲＤＬ配線を行うＦＯ（Fan-Out）－ＷＬＰが知られている。ＦＯ－ＷＬＰでは、複数の半導体チップをパッケージ化する（Multi Chip ＦＯ－ＷＬＰ）ことによって、半導体チップ、受動部品など様々な電子デバイスを集積してモジュール化させたＳｉＰ（System in Package）を実現することができる。

【0004】

モールドファースト型ＷＬＰでは、個々の半導体チップなどにおいて、基準となる設計上の位置に対してランダムな位置ずれが生じている。そのため、ＣＡＤ／ＣＡＭフォーマットによって作成された配線パターンデータを、位置ずれに応じて補正する必要がある。

【0005】

例えば、位置ずれした半導体チップに合わせて外部電極と接続させる配線パターンを、設計情報に含まれるネットリストに基づいて求め、配線パターンデータを生成する（特許文献１参照）。また、半導体チップサイズなどに応じて定められた領域（ゾーン）に対して定められる配線パターンを、再変換（再サンプリング）する（特許文献２参照）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許５７７９１４５号公報

【特許文献2】特許５７６７２５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

個々の半導体チップの位置ずれは、露光前に行われるカメラ撮影などによって計測する必要がある。そのため、計測後に配線パターンを再設計する作業は、時間を要する。特に、基板の多層化、ＦＯ－ＷＬＰによるＳｉＰの要求が高まっていくことに伴い、配線パターンのデータ補正処理に多大な時間を要し、スループットに影響を与える。

【0008】

したがって、半導体パッケージ製造プロセス等において、スループット低下を抑えることが可能な配線のパターニングが求められる。

【課題を解決するための手段】

【0009】

本発明の露光装置は、ＷＬＰなど半導体パッケージ製造プロセスにおいて、ＲＤＬ配線などの配線のパターニングを実現可能である。例えば、ＦＩ－ＷＬＰ、ＦＯ－ＷＬＰ、マルチチップＦＯ－ＷＬＰなどによるＳｉＰでの露光プロセスに対して適用することができる。ＲＤＬ配線のパターニングとしては、一層、あるいは多層のＲＤＬに対して配線のパターニングも可能である。

【0010】

本発明の露光装置は、支持基板に配置されるダイ（半導体チップ）のサイズまたはダイより大きいサイズの配線領域に形成される領域内配線パターンと、該領域内配線パターンと設計上繋がっていて、ダイと隣り合うダイまたは電子コンポーネントと接続する領域外配線パターンとに基づいて、配線パターニングを行うことができる。配線パターンは、例えば、ＣＡＤ／ＣＡＭフォーマット形式によってあらかじめベクタデータとして作成され、露光装置に入力される。

【0011】

支持基板は、仮の基板として構成することが可能であればよく、ウェハ状（矩形状パネルもここでは含む）などその形状は限定されず、ダイを配列可能であればよい。例えば、モールドでダイを封止した疑似ウェハなどを、仮の支持基板として構成することが可能である。また、ダイサイズより大きい配線領域として、ダイの矩形形状に合わせてスケーリング（拡大）させた矩形領域として定めることが可能であり、あるいはそれ以外の形状領域にすることも可能であり、ダイを包含する領域の構成であればよい。電子コンポーネントとしては、外部電極、受動部品などが含まれ、ダイと電気的に接続可能な要素として定義することができる。

【0012】

領域内配線パターンとしては、例えば、ＦＯ－ＷＬＰにおいて樹脂などにより拡張され領域に対するＲＤＬ配線、ＦＩ－ＷＬＰにおけるＲＤＬ配線などが含まれる。領域外配線パターンとして、例えば、ＦＯ－ＷＬＰの場合、隣り合うダイそれぞれにおいて拡張領域に形成された領域内配線パターンを接続させる配線パターンが含まれる。また、拡張領域に形成された領域内配線パターンを、外部電極などの電子コンポーネントと接続させる配線パターンも含まれる。一方、配線パターンとしては、１本の配線、あるいは複数の配線から成るパターンいずれも構成可能である。例えば、ＦＯ－ＷＬＰの場合、隣り合うダイ間を接続する配線パターンとして、領域内配線パターンおよび領域外配線パターンが、複数の配線を並べた配線群として構成可能である。

【0013】

本発明の露光装置は、このような領域内配線パターンと領域外配線パターンとを、ラスタデータに変換し、露光データに生成する露光データ生成部を備える。露光データは、露光装置の光変調素子を駆動することが可能なデータとして構成すればよい。例えば、ＤＭＤなど光変調素子アレイを備えた露光装置である場合、マイクロミラーなどの光変調素子をＯＮ／ＯＦＦ制御する露光データを生成可能である。露光データ生成部は、領域内配線パターンと領域外配線パターンを、他のパターン（他の配線パターン、配線以外のパターンなど）と含めた全体的なパターンデータをラスタデータに変換し、露光データとして生成することが可能である。あるいは、露光データ生成部は、領域内配線パターンと領域外配線パターンを他のパターンと区別し、ラスタ変換して露光データを生成することも可能であり、領域内配線パターンを他のパターンに含める一方、領域外配線パターンを別データとしてラスタデータに変換することも可能である。

【0014】

また、本発明の露光装置は、ダイの基準位置に対する位置ずれを計測する位置ずれ計測部を備える。基準位置は、例えば設計上定められたダイの代表的な位置（例えば中心位置）などを基準位置として設定することが可能である。計測部は、例えば、位置ずれの程度（位置ずれ量）を測定可能である。位置ずれ量としては、支持基板をステージなどに設置したとき測定される座標と設計上と座標とのずれを測定可能であり、また、ダイの中心位置に対する回転ずれなどを位置ずれとして測定することが可能である。

【0015】

本発明では、露光データ生成部が、ダイの位置ずれに応じて領域内配線パターンの形成位置が補正されたことによって端部同士が離れた状態にある、領域内配線パターンと領域外配線パターンとを接続させる補充配線パターンを生成する。領域外配線パターンは、ダイの位置ずれに応じて形成位置、配線形状等を補正してもよく、形成位置を補正しなくてもよい。補充配線パターンは、領域内配線パターンの補正された形成位置に応じてその形状、長さ、線幅などを定めることが可能である。

【0016】

露光データ生成部は、例えばラスタ変換回路を含む回路として構成することが可能であり、位置ずれ補正処理などを行う回路、データ合成処理を行う回路などを含めるようにしてもよい。また、露光データ生成部は、ハードウェア、ソフトウェア、ファームウェアなどその仕様、態様などに限定されない。領域内配線パターン、領域外配線パターン、補充配線パターンの生成処理の仕方は、様々である。例えば、露光データ生成部は、形成位置を補正した領域内配線パターン、領域外配線パターンを、ＣＡＤ／ＣＡＭフォーマットのデータ（ベクタデータ）からラスタデータへ別々に変換する一方、補充配線パターンをラスタデータとして生成することが可能である。あるいは、補充配線パターンをベクタデータとして生成し、ラスタデータへ変換してもよい。

【0017】

領域内配線パターンの形成位置補正、および、補正された領域内配線パターン、領域外配線パターンのラスタデータへの変換、補充配線パターンの生成は、ダイの位置ずれの計測に応じて実行すればよい。また、領域内配線パターンのラスタデータ変換処理は、あらかじめ露光開始前に定型の露光用ラスタデータとして作成し、補正処理を伴ってラスタ変換することができる。例えば、露光データ生成部は、領域内配線パターンを包含するブロックを定め、入力されるブロックの位置座標データに基づいた定型の露光用ラスタデータを作成することが可能である。

【0018】

領域外配線パターンに関しても、同様にラスタ変換処理を行うことができる。例えば、露光データ生成部は、領域外配線パターンに対し、形成位置が補正された領域内配線パターンに応じて、パターン形成位置の補正およびスケーリング補正を行うことができる。ここでのスケーリング補正には、配線長さ方向に沿ったスケーリング（縮小または拡大）が含まれる。そして、露光装置は、補充配線パターンの生成に従い、領域内配線パターン、領域外配線パターン、補充配線パターンを合成した露光データに基づいて、露光動作を実行する。

【0019】

補充配線パターンの配線幅、形状などは様々である。例えば、露光データ生成部は、円弧状パターンを補充配線パターンとして形成することが可能である。ここでの円弧状パターンには、厳密に曲率半径が一定である円弧だけでなく、およそ円弧状であるパターンも含まれる。例えば、領域内配線パターンおよび領域外配線パターンが、複数の配線を並べた配線群として構成される場合、配線幅、配線間隔、全体の配線幅などを全体的に変化なく維持されることを考慮した場合、露光データ生成部は、円弧状パターンを生成することができる。

【0020】

露光データ生成部は、円状パターンの一部を抽出することにより、円弧状の補充配線パターンを生成することができる。例えば、円状パターンのデータを、ロットが変わるときなどのタイミングでメモリに保存することが可能であり、露光データ生成部は、マスキング処理によって、円状パターンから円弧状の補充配線パターンを生成することが可能である。例えば、隣り合うダイ間を接続する配線パターンとして、領域内配線パターンおよび領域外配線パターンが、複数の配線を並べた配線群として構成される場合、配線幅、配線間間隔が領域内配線パターンおよび領域外配線パターンと同じ同心円状の配線パターンを、あらかじめ作成して露光開始前にメモリへ保存することが可能である。

【0021】

本発明の他の態様である配線パターンの作成方法は、支持基板に配置されるダイのサイズまたはダイより大きいサイズの配線領域に形成される領域内配線パターンと、該領域内配線パターンと設計上繋がっていて、ダイと隣り合うダイまたは電子コンポーネントと接続する領域外配線パターンとを、ラスタデータに変換し、露光データを生成し、ダイの基準位置に対する位置ずれを計測し、ダイの位置ずれに応じて領域内配線パターンの形成位置が補正されたことによって端部同士が離れた状態にある、領域内配線パターンと領域外配線パターンとを接続させる補充配線パターンを生成する。ダイの基準位置に対する位置ずれは、露光装置で測定することが可能である。また、補充配線パターンは、ベクタデータあるいはラスタデータとして生成することが可能である。例えば、ＦＯ（Fan-Out）－ＷＬＰ(Wafer-Level Package)における露光プロセスにおいて、本発明の配線パターンの作成方法によって作成された配線パターンに基づき、露光装置による露光動作を実行することが可能である。ラスタデータへの変、露光データの生成に関しては、上述したように、様々なデータ処理手法を適用することが可能である。

【発明の効果】

【0022】

本発明によれば、半導体パッケージ製造プロセス等において、スループット低下を抑えることが可能な配線のパターニングを行うことができる。

【図面の簡単な説明】

【0023】

【図1】本実施形態である露光装置のブロック図である。

【図2】モールドファースト型のＦＯ－ＷＬＰにおいて支持基板（仮の基板）に搭載された半導体チップの一部を示した図である。

【図3】半導体チップの位置ずれに基づいた配線パターンの形成を示した図である。

【図4】ウェハレベルでの露光プロセスにおいて、アライメント調整を伴う配線パターンのデータ処理のフローを示した図である。

【図5】領域内配線パターン、領域外配線パターン、補充配線パターン、テンプレートパターンを示した図である。

【図6】基板における領域内配線パターンのパターン形成位置を示した図である

【図7】補充配線パターンＣＤの生成手法の一部を示した図である。

【図8】補充配線パターンＣＤの生成手法の一部を示した図である。

【図9】領域外配線パターンＢＤに対するパターン形成位置の補正およびスケーリング補正を示した図である。

【図10】領域内配線パターン、領域外配線パターン、補充配線パターンを合成した配線パターンを示した図である。

【発明を実施するための形態】

【0024】

以下では、図面を参照して本発明の実施形態について説明する。

【0025】

図１は、本実施形態である露光装置のブロック図である。

【0026】

露光装置１０は、基板Ｂへ光を照射することによって回路パターンを形成可能であり、ここでは、複数の露光ヘッド１５を備えたマスクレス露光装置として構成されている（図１では、１つの露光ヘッドのみ図示）。基板Ｂは、描画テーブル１２に搭載され、テーブル駆動機構１３によって主走査方向（Ｘ方向）、副走査方向（Ｙ方向）に移動可能である。描画テーブル１２上には、Ｘ－Ｙ座標系が規定される。

【0027】

露光ヘッド１５は、ＤＭＤ（Digital Micro-mirror Device）１６とともに、照明光学系および結像光学系（図示せず）を備える。露光装置１０に備えられた光源２０（レーザ、放電ランプなど）から放射された光は、照明光学系を介してＤＭＤ１６へ導かれる。

【0028】

ＤＭＤ１６は、微小の矩形状マイクロミラー（ここでは数μｍ～数十μｍ）をマトリクス状に２次元配列させた光変調素子アレイであり、各マイクロミラーは、露光データに応じて、光源２０からのビームを基板Ｂの方向へ反射させる第１の姿勢（ＯＮ状態）、露光面外の方向へ反射させる第２の姿勢（ＯＦＦ状態）いずれかの姿勢に選択的に位置決めされる。

【0029】

すべてのマイクロミラーがＯＮ状態である場合に規定される矩形状投影エリア（以下、露光エリアという）は、描画テーブル１２の主走査方向（Ｘ方向）に沿った移動に伴い、基板Ｂを相対移動していく。ただし、ここでは露光エリアが主走査方向（Ｘ方向）に対して所定の微小角度だけ傾くように、露光ヘッド１５が設置されている。

【0030】

ＯＮ状態のマイクロミラーによって反射した光は、基板Ｂ上での露光エリアの相対位置に応じたパターン光として、基板Ｂの露光面上に結像する。描画テーブル１２が一定速度で移動しながらパターン光を投影する露光動作を行うことによって、基板Ｂ全体への描画が行われる。ここでは、所定のピッチで多重露光（オーバラップ露光）が行われる。

【0031】

外部のワークステーションやサーバ（図示せず）などと接続するコントローラ３０は、露光装置１０の動作を制御し、光源駆動部２１など各回路へ制御信号を出力する。露光装置１０の動作を制御するプログラムは、あらかじめコントローラ３０内のＲＯＭ（図示せず）に格納されている。ワークステーション等から露光装置１０に入力される描画データ（パターンデータ）は、ＣＡＤ／ＣＡＭフォーマットとして構成されるベクタデータ（座標データ）であり、ベクタデータ処理回路３１へ入力される。

【0032】

露光装置１０では、ベクタデータ処理回路３１に入力される描画データに対し、一部の定型パターンに対してはラスタデータ（以下、露光用定型ラスタデータという）が作成され、露光開始前にメモリ３９に格納される。それ以外の描画データ（ベクタデータ）は、ラスタ変換回路２６によってラスタデータに変換された後、合成回路４０へ送られる。

【0033】

補正回路３３は、アライメント調整した上でラスタデータへの変換を必要とする定型パターンデータを対象とするラスタデータ変換処理回路であり、メモリ３９に格納されている露光用定型ラスタデータに基づいたラスタデータを、合成回路４０へ出力する。マスク処理回路３４は、後述するように、メモリ４１に格納されているテンプレートデータに対してマスク処理を施した後、ラスタデータ（以下、以下補充ラスタデータという）を合成回路４０へ出力する。

【0034】

合成回路４０は、補正回路３３から出力されるラスタデータをラスタ変換回路２６から出力されるラスタデータと合成するとともに、マスク処理回路３４から出力される補充ラスタデータを合成する。定型ラスタデータおよび補充ラスタデータは、露光動作時の露光エリアの位置に応じて合成される。ＤＭＤ駆動回路３５は、合成によって得られた露光データに基づいてＤＭＤ１６を駆動制御し、これによって多重露光動作が実行される。

【0035】

カメラ３８は、描画テーブル１２上に設置された基板Ｂを撮像できるように設置され、アライメント調整時に使用される。カメラ３８における像倍率、ＡＦ処理、絞り調整などの露出制御は、カメラ制御部３６によって実行される。計測回路３７は、カメラ３８によって撮像された画像データに基づいて、アライメントマークなど特徴点の位置を検出する。コントローラ３０は、検出された特徴点の位置と、設計上の基準位置との差である位置ずれ量に基づいて、描画データに対するアライメント調整を行う。

【0036】

図２は、モールドファースト型のＦＯ－ＷＬＰにおいて支持基板（仮の基板）Ｂに搭載された半導体チップの一部を示した図である。図２では、半導体チップＳＣの設計上での配置（ここでは４つ）と、樹脂に埋設された状態で支持基板Ｂに配置された半導体チップＳＣとを比較して示している。

【0037】

ＦＯ－ＷＬＰでは、半導体チップＳＣのチップサイズより大きい配線領域Ｄを規定し、半導体チップＳＣ周囲に樹脂によって疑似的に拡張されたチップ領域（以下、拡張領域という）ＭＤに対し、チップ端子と接続する配線パターンを形成することが可能である。これによって、小型化の半導体チップＳＣに対してもＢＧＡのＩ／Ｏ端子ピッチと同様のピッチを実現可能となる。また、配線設計ルールに制限されない高密度の配線パターンを半導体チップＳＣ間に形成可能となり、マルチチップ搭載でより小型化されたＳｉＰを実現することができる。

【0038】

半導体チップＳＣは、樹脂の延展性のため、設計上の基準位置に対し、個々にランダムな位置ずれ量をもつ。したがって、樹脂部分Ｍに対して設計上の配線パターンデータを補正しないと、隣接する半導体チップＳＣ間において非接続状態や短絡状態などが生じる。そのため、露光動作前にアライメント調整を行って描画データの補正が行われる。

【0039】

図３は、半導体チップの位置ずれに基づいた配線パターンの形成を示した図である。本実施形態では、ＦＯ－ＷＬＰプロセスにおけるウェハレベルでのＲＤＬ配線において、隣り合う半導体チップ間を接続させる配線パターンを、半導体チップＳＣと拡張領域ＭＤ内に形成される配線パターン（ファンアウト配線パターンとも呼ばれる。以下、領域内配線パターンという）ＡＤと、配線領域Ｄの外部に形成される配線パターン（以下、領域外配線パターンという）ＢＤの２つにグループ分けする。

【0040】

拡張領域ＭＤ内の領域内配線パターンＡＤに関しては、半導体チップＳＣの位置ずれに応じてパターン形成位置を補正する（符号Ｐ’参照）。そして、領域外配線パターンＢＤに対し、領域内配線パターンＡＤの補正後の形成位置に基づき、形成位置などを補正する（符号Ｐ”参照）。

【0041】

さらに、形成位置補正によって端部が互いに離間する状態になった領域内配線パターンＡＤ、領域外配線パターンＢＤの端部同士を接続させる配線パターン（以下、補充配線パターンという）ＣＤを生成し、埋め合わせる。このような配線パターンの合成が、半導体チップと外部電極、受動部品などの電子コンポーネントとの間の接続に対しても行われる。以下、図４～図１０を用いて詳述する。

【0042】

図４は、ウェハレベルでの露光プロセスにおいて、アライメント調整を伴う配線パターンのデータ処理のフローを示した図である。図５は、領域内配線パターンＡＤ、領域外配線パターンＢＤ、補充配線パターンＣＤ、テンプレートパターンＣ０を示した図である。以下では、説明を容易にするため、ある特定の半導体チップ間を接続させる配線パターンのデータ処理について主に説明する。

【0043】

ＣＡＤ／ＣＡＭフォーマットデータの描画データがワークステーション等から露光装置１０に対して入力されると、領域内配線パターンＡＤのデータと、領域外配線パターンＢＤのデータが特定され、抽出される（Ｓ１０１）。領域内配線パターンＡＤは、設計データとして、端子から延びて等間隔に平行に並ぶ配線群として構成され、各配線の線幅Ｗ、隣り合う配線間の距離間隔（ピッチ）Ｍが等しい。ここでは、５本の配線パターンとして構成されている。

【0044】

領域外配線パターンＢＤは、設計上データとして、領域内配線パターンＡＤと同じ線幅Ｗ、互いの配線距離間隔Ｍ、全体の配線幅Ｌ、同じ配線数（５本）の配線群として構成されている。設計上での領域内配線パターンＡＤおよび領域外配線パターンＢＤは、ＦＯ－ＷＬＰで規定される配線領域Ｄを跨いで一直線状に延びる配線群として構成される（図３参照）。

【0045】

ここでは、領域内配線パターンＡＤおよび領域外配線パターンＢＤをそれぞれ包囲するブロックＢＬ１、ＢＬ２を規定する。露光プロセスにおいて露光装置１０に対して入力される基板全体の描画データには、領域内配線パターンＡＤを包囲するブロックＢＬ１のパターンデータが含まれる。一方、領域外配線パターンＢＤを包囲するブロックＢ２のパターンデータは、描画データとは別に入力される。また、ブロックＢＬ１、ブロックＢＬ２の座標データ（ここでは、ブロック端点の位置座標データ）が別途入力される。

【0046】

一方、露光装置１０のメモリ４１には、上述した補充配線パターン（図３参照）を形成するための原型となるテンプレートパターンＣ０が、ラスタデータとしてメモリ３９に保存、登録されている。テンプレートパターンＣ０は、領域内配線パターンＡＤおよび領域外配線パターンＢＤの配線数（５本）に合わせて、５つの同心円状の配線パターンとして構成される。

【0047】

テンプレートパターンＣ０の全体の配線幅ｌ、各配線幅ｗ、配線距離間隔ｍは、領域内配線パターンＡＤおよび領域外配線パターンＢＤに対し定められた全体の配線幅Ｌ、各配線幅Ｗ、配線距離間隔Ｍと等しい。テンプレートパターンＣ０のデータは、例えばロットごとに露光装置１０に入力、保存される。

【0048】

図５には、テンプレートパターンＣ０の一部を抽出して補充配線パターンＣＤを生成するためのマスクパターンＭＤを示している。マスクパターンＭＤは、中心ＤをテンプレートパターンＣ０の中心Ｃへ一致させたときにテンプレートパターンＣ０全体をカバーするサイズを有し、中心Ｄから所定の角度αで囲まれる領域以外の領域ＭＡをマスキングする、すなわちデータ無効とするラスタデータとして構成される。

【0049】

露光装置１０では、上述した入力される描画データに対するデータ処理と平行して、カメラ走査によるアライメント計測が行われる。これにより、基板Ｂにおける各半導体チップの（設計上での）基準位置に対する位置ずれ量が測定される（Ｓ１０２）。

【0050】

位置ずれ量の算出手法として、例えば、半導体チップの端子（接続パッド）などを特徴点として画像処理により抽出し、テンプレートマッチングによって行うことが可能である。あるいは、半導体チップに設けられたアライメントマークを計測してもよい。半導体チップの位置ずれ量は、主走査方向（Ｘ方向）、副走査方向（Ｙ方向）の基準位置に対するずれ量、およびチップ中心位置に対する回転ずれ量（角度（θ））として求められる。

【0051】

図６は、基板Ｂにおける領域内配線パターンＡＤのパターン形成位置を示した図である。図６に示すように、領域内配線パターンＡＤのパターン形成位置は、検出された各半導体チップＳＣの位置ずれ量に基づいて補正される。半導体チップＳＣ自身は変形しないため、基板Ｂ上で配線領域Ｄの境界ラインＤ’Ｌを規定した場合、その境界ラインＤ’Ｌに対して領域内配線パターンＡＤの配線群が垂直である状態を維持するように、Ｘ、Ｙの位置および回転角度を補正する処理が実行される（Ｓ１０４）。

【0052】

ここでは、領域内配線パターンＡＤを包囲するブロックＢＬ１のパターンデータが、繰り返し露光に使用される定型パターンとして扱われ、上述した各半導体チップＳＣの位置ずれ量に基づいて、補正された露光用定型ラスタデータが合成回路４０へ出力される。

【0053】

ところで、ブロックＢＬ２に含まれる領域外配線パターンＢＤと、ブロックＢＬ１に含まれる領域内配線パターンＡＤとの間では、線幅Ｗ、全体の配線幅Ｌ、配線距離間隔Ｍが等しい。また、テンプレートパターンＣ０の全体の配線幅ｌ、各配線幅ｗ、配線距離間隔ｍも、全体の配線幅Ｌ、各配線幅Ｗ、配線距離間隔Ｍと等しい。

【0054】

そこで、図５に示すテンプレートパターンＣ０の一部を抽出することによって、円弧状の補充配線パターンＣＤ（図３参照）を生成するとともに、ブロックＢＬ２の領域外配線パターンＢＤの形成位置を補正し、長さ方向に沿ってスケーリング補正する。これによって、各々位置ずれのある半導体チップ間を接続させる配線パターンを形成する。

【0055】

まず、図７～図８を用いて、補充配線パターンＣＤの生成手法について説明する。一方の半導体チップＳＣの接続ブロックＢ１の端点をＡ１、Ｂ１、隣り合う半導体チップの接続ブロックＢ１の端点をＡ２、Ｂ２とした場合、ブロック端点の距離間隔が最短となる２点を求める。図７では、最短距離間隔Ｋを作り出す端点として端点Ａ１、Ａ２が特定される。これら端点Ａ１、Ａ２を、配置基準点とする。

【0056】

そして、配置基準点Ａ１、Ａ２の中点Ａ０を中心とする円（円弧）ＣＡと、配置基準点Ａ１、Ａ２を中心としてブロック端点Ｂ１、Ｂ２をそれぞれ通過する円（円弧）ＣＢ１、ＣＢ２を規定し、交点Ｃ１、Ｃ２を求める。ブロック端点Ａ１、交点Ｃ１、ブロック端点Ａ２、交点Ｃ２を結ぶことによって規定される矩形領域Ｇが、領域外配線パターンＢＤを形成するための領域として与えられる。矩形領域Ｇは、隣り合う半導体チップの配線領域それぞれに対し一点で接する領域となる。

【0057】

図８では、テンプレートパターンＣ０、マスクデータＭＤを配置基準点（Ａ１、Ａ２）に重ねた図を示している。マスクデータＭＤの中心Ｄをブロック端点Ａ１に重ねたとき、ブロック端点Ａ１とブロック端点Ｂ１とを結ぶ直線Ｇ１、ブロック端点Ａ１と交点Ｃ１とを結ぶ直線Ｇ２で囲まれる、挟角αの領域ＭＧ以外の領域ＭＡを、マスキング領域ＭＡとして定める。

【0058】

そして、マスクキング処理を行うことにより、挟角αの領域ＭＧに収まる補充配線パターンＣＤが生成される（Ｓ１０４）。具体的は、ラスタデータであるテンプレートパターンＣ０の領域ＭＡのデータを無効にし、補充配線パターンＣＤのラスタデータを合成回路４０へ出力する。

【0059】

補充配線パターンＣＤは、領域内配線パターンＡＤの補正された形成位置と連続的に繋がる位置に形成される。テンプレートパターンＣ０の最内側配線までの径方向距離間隔ｔ（図５参照）は、領域内配線パターンＡＤから補充配線パターンＣＤへのつなぎが直線から円への連続的な繋がりとなるように、定められている。

【0060】

他方の半導体チップＳＣ側に関しても、ブロック端点Ａ２を配置基準点とし、同様のマスキング処理を行うことにより、補充配線パターンＣＤが抽出される。補充配線パターンＣＤの形状は、マスキング処理されない領域ＭＧの範囲、すなわち配置基準位置Ａ１、Ａ２の位置に従う。

【0061】

図９は、領域外配線パターンＢＤに対するパターン形成位置の補正およびスケーリング補正を示した図である。ブロック端点Ａ１、交点Ｃ１、ブロック端点Ａ２、交点Ｃ２を結ぶことによって規定される矩形領域Ｇに合わせて、ブロックＢＬ２（図５参照）のパターンデータの形成位置が補正されるとともに、スケーリング補正が行われる（Ｓ１０５）。

【0062】

具体的には、図５に示すブロックＢＬ２の２つの端点ｂ１、ｂ３が、ブロックＢＬ１、ＢＬ１’の端点Ａ１、Ａ２と一致するように、パターン形成位置を回転させるとともに、ブロック長さＥをＥ’に変更するスケーリング補正を行う。これらの補正処理は、ベクタデータで行われる。以上の領域内配線パターンＡＤ、領域外配線パターンＢＤに対する補正、および補充配線パターンＣＤの生成は、半導体チップ同士を接続させる配線パターンそれぞれに対して行われる。

【0063】

領域内配線パターンＡＤ、領域外配線パターンＢＤは、それぞれの補正処理を経てラスタデータに変換され、ラスタデータに変換された基板全体の描画データに合成される。そして、マスキング処理によって生成された補充配線パターンのラスタデータが描画データに合成される（Ｓ１０６）。データ合成によって得られた露光データにより、露光動作が行われる（Ｓ１０７）。

【0064】

図１０は、領域内配線パターンＡＤ、領域外配線パターンＢＤ、補充配線パターンＣＤを合成した配線パターンを示した図である。図１０に示すように、隣り合う半導体チップＳＣに渡って、線幅Ｗ、全体の配線幅Ｌ、配線距離間隔Ｍが変化しない配線パターンＤＤが形成される。

【0065】

このように本実施形態によれば、ＦＯ－ＷＬＰの露光プロセスにおいて、仮の基板Ｂに配置された半導体チップＳＣ間の基準位置に対する位置ずれ量を測定する。入力された描画データに基づき、チップサイズより大きい配線領域Ｄの中でチップ周囲の拡張領域ＭＤに形成される、ファンアウト配線の領域内配線パターンＡＤと、配線領域Ｄとの間の樹脂に形成される領域外配線パターンＢＤとに分類する。

【0066】

領域内配線パターンＡＤの形成位置補正に応じて、領域外配線パターンＢＤに対する形成位置の補正およびスケーリング補正を行うとともに、円弧状の補充配線パターンＣＤを生成する。そして、補正後の領域内配線パターンＡＤ、領域外配線パターンＢＤ、生成された円弧状の補充配線パターンＣＤをラスタデータとして合成する。

【0067】

本実施形態では、ベクタデータである描画データの入力からラスタデータへの変換処理、そして露光動作という一連の露光プロセスに沿って、ＲＤＬ配線パターンの補正を行っている。ベクタデータにおいて配線パターンを再設計していないため、スループットの影響を抑えることができる。

【0068】

特に、円弧状の補充配線パターンＣＤを生成することによって、パターン形成位置の補正により離れ離れになった状態になってしまう領域内配線パターンＡＤ、領域外配線パターンＢＤを連続的に繋げることができる。特に、線幅Ｗ、全体の配線幅Ｌ、配線距離間隔Ｍが変わることなく両チップ間を接続させるため、インピーダンスの変化など電気的特性が変化するのを抑制することができる。

【0069】

補充配線パターンＣＤを同心円状のテンプレートパターンＣ０に基づいて作成するため、位置ずれ量が個々に異なる半導体チップＳＣに対して適切な補充配線パターンＣＤを生成することができる。また、ＦＯ－ＷＬＰの露光プロセスにおいて、半導体チップ間を接続させる配線パターンは、通常、複数の配線パターンが並ぶ配線群となるが、マスキング処理だけで配線両端部を滑らかに繋げ、埋め合わせることができる。また、マスキング処理自体は処理速度が速いため、スループット低下の大きな影響とならない。

【0070】

円弧状以外の補充配線パターンを生成する構成にしてもよく、様々な形状の補充配線パターンをあらかじめ用意、保存し、適切な形状の補充配線パターンを当てはめ、離れた状態になってしまう配線端部を繋ぎ合わせるようにしてもよい。また、領域外配線パターンＢＤについては、形成位置を回転させず、スケーリング補正のみ行うようにしてもよい。ＦＯ－ＷＬＰの露光プロセスだけでなく、ＦＩ－ＷＬＰの露光プロセスに適用してもよい。さらに、レーザスキャンによる露光装置に対して上述した露光プロセスを適用してもよい。

【符号の説明】

【0071】

１０ 露光装置
２６ ラスタ変換回路
３３ 補正回路
３７ 計測回路
３８ カメラ
４０ 合成回路
ＡＤ 領域内配線パターン
ＢＤ 領域外配線パターン
ＣＤ 補充配線パターン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】