特開 2023-140127 メモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023140127

(43)【公開日】2023-10-04

(54)【発明の名称】メモリシステム

(51)【国際特許分類】

   G06F 12/04 20060101AFI20230927BHJP

   G06F 12/00 20060101ALI20230927BHJP

【ＦＩ】

G06F12/04 530

G06F12/00 597U

G06F12/04 540

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022046002

(22)【出願日】2022-03-22

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】竹本 卓

(72)【発明者】

【氏名】山口 健作

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA12

5B160DA01

5B160GA18

(57)【要約】

【課題】圧縮されたクラスタを効率良く読み出すように制御する。
【解決手段】メモリシステムは、不揮発性メモリと、ホストに接続可能なコントローラとを備える。コントローラは、ホストから論理アドレスと論理アドレスに対応するデータを指定したコマンドを受信した場合に、データに基づくクラスタに対して圧縮処理を実行し、圧縮処理後のクラスタの論理アドレスを、不揮発性メモリの配置アドレスに変換する変換処理を実行し、不揮発性メモリにおける配置アドレスの位置に、圧縮処理後のクラスタを書き込み、変換処理では、配置アドレスを配置アドレスの単位より大きい単位の先頭位置に調整する調整処理を実行するか否かをクラスタ毎に判断する。
【選択図】図３

【特許請求の範囲】

【請求項1】

不揮発性メモリと、ホストに接続可能なコントローラとを備え、
前記コントローラは、
前記ホストから論理アドレスと前記論理アドレスに対応するデータを指定したコマンドを受信した場合に、前記データに基づくクラスタに対して圧縮処理を実行し、
前記圧縮処理後のクラスタの論理アドレスを、前記不揮発性メモリの配置アドレスに変換する変換処理を実行し、
前記不揮発性メモリにおける前記配置アドレスの位置に、前記圧縮処理後のクラスタを書き込み、
前記変換処理では、前記配置アドレスを前記配置アドレスの単位より大きい単位の先頭位置に調整する調整処理を実行するか否かを前記圧縮処理後のクラスタ毎に判断する、メモリシステム。

【請求項2】

前記変換処理では、前記論理アドレスまたは前記圧縮処理後のクラスタのサイズに基づいて前記調整処理を実行するか否かを判断する、請求項１に記載のメモリシステム。

【請求項3】

前記変換処理では、前記圧縮処理後のクラスタのサイズが非圧縮のサイズである場合に、前記調整処理を実行する、請求項２に記載のメモリシステム。

【請求項4】

前記配置アドレスの単位より大きい単位とは、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）フレームである、請求項１に記載のメモリシステム。

【請求項5】

不揮発性メモリと、ホストに接続可能なコントローラとを備え、
前記コントローラは、
前記ホストから論理アドレスと前記論理アドレスに対応するデータを指定したコマンドを受信した場合に、前記データに基づくクラスタに対して圧縮処理を実行し、
前記圧縮処理後のクラスタの論理アドレスを、前記不揮発性メモリの配置アドレスに変換する変換処理を実行し、
前記不揮発性メモリにおける前記配置アドレスの位置に、前記圧縮処理後のクラスタを書き込み、
前記変換処理では、前記圧縮処理後のクラスタ毎に、前記配置アドレスの単位で配置アドレス変換する第１変換処理と、前記配置アドレスより大きい単位で配置アドレス変換する第２変換処理との何れかにより配置アドレス変換する、メモリシステム。

【請求項6】

前記変換処理では、前記論理アドレスまたは前記圧縮処理後のクラスタのサイズに基づいて前記第１変換処理および前記第２変換処理のいずれかの変換処理を実行するか判断する、請求項５に記載のメモリシステム。

【請求項7】

前記変換処理では、前記圧縮処理後のクラスタのサイズが非圧縮のサイズである場合、前記第２変換処理を実行し、前記圧縮処理後のクラスタのサイズが非圧縮のサイズより小さい場合、前記第１変換処理を実行する、請求項６に記載のメモリシステム。

【請求項8】

前記変換処理では、前記論理アドレスが非連続である場合、前記第２変換処理を実行する、請求項６に記載のメモリシステム。

【請求項9】

不揮発性メモリと、コントローラとを備え、
前記コントローラは、
前記不揮発性メモリにおける、ガベージコレクション対象の領域におけるクラスタの配置アドレスをコピー先の領域の配置アドレスに変換する変換処理を実行し、
前記変換後の配置アドレスの位置に、前記圧縮処理後のクラスタをコピーすることでガベージコレクション処理を実行し、
前記変換処理では、前記クラスタ毎に、前記配置アドレスの単位で配置アドレス変換する第１変換処理と、前記配置アドレスより大きい単位で配置アドレス変換する第２変換処理との何れかにより配置アドレス変換する、メモリシステム。

【請求項10】

前記変換処理では、前記クラスタの論理アドレスまたは前記クラスタのサイズに基づいて前記第１変換処理および前記第２変換処理のいずれかの変換処理を実行するか判断する、請求項９に記載のメモリシステム。

【請求項11】

前記変換処理では、前記圧縮処理後のクラスタのサイズが非圧縮のサイズである場合、前記第２変換処理を実行し、前記圧縮処理後のクラスタのサイズが非圧縮のサイズより小さい場合、前記第１変換処理を実行する、請求項１０に記載のメモリシステム。

【請求項12】

前記変換処理では、前記論理アドレスが非連続である場合、前記第２変換処理を実行する、請求項１０に記載のメモリシステム。

【請求項13】

不揮発性メモリと、ホストに接続可能なコントローラとを備え、
前記コントローラは、
前記ホストから論理アドレスと前記論理アドレスに対応するデータを指定したコマンドを受信した場合に、前記データに基づくクラスタに対して圧縮処理を実行し、
前記圧縮処理後のクラスタのデータサイズに基づいた互いにサイズが異なる領域を複数設定し、
前記圧縮処理後のクラスタの論理アドレスを、前記不揮発性メモリの配置アドレスに変換する変換処理を実行し、
前記不揮発性メモリにおける前記配置アドレスの位置に、前記圧縮処理後のクラスタを書き込み、
前記変換処理では、前記圧縮処理後のクラスタ毎に、前記圧縮処理後のクラスタのサイズに基づいて、複数設定された何れかの領域に配置アドレスを変換する、メモリシステム。

【請求項14】

不揮発性メモリと、コントローラとを備え、
前記コントローラは、
前記不揮発性メモリにおける、ガベージコレクション対象の領域における、圧縮処理を実行済のクラスタのコピー先の領域の配置アドレスに変換する変換処理を実行し、
前記変換後の配置アドレスの位置に、前記圧縮処理後のクラスタをコピーすることでガベージコレクション処理を実行し、
前記圧縮処理後のクラスタのデータサイズに基づいた互いにサイズが異なる前記コピー先の領域を複数設定し、
前記変換処理では、前記クラスタ毎に、前記圧縮処理後のクラスタのサイズに基づいて、複数設定された何れかの領域に配置アドレスを変換する、メモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、メモリシステムに関する。

【背景技術】

【0002】

ＮＡＮＤコントローラでユーザデータを圧縮・伸長する機能を有するメモリシステムがある。書き込み対象のユーザデータは、一定サイズのデータ（以下、このデータを「クラスタ」とも呼ぶ）に分割される。また、メモリシステムは、このクラスタを圧縮処理して不揮発性メモリへ書き込む。この場合、メモリシステムは、圧縮処理されたクラスタを効率良く読み出すことが望まれる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第９２７４７０６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、圧縮されたクラスタを効率良く読み出すように制御するメモリシステムを提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、メモリシステムは、不揮発性メモリと、ホストに接続可能なコントローラとを備える。コントローラは、ホストから論理アドレスと論理アドレスに対応するデータを指定したコマンドを受信した場合に、データに基づくクラスタに対して圧縮処理を実行し、圧縮処理後のクラスタの論理アドレスを、不揮発性メモリの配置アドレスに変換する変換処理を実行し、不揮発性メモリにおける配置アドレスの位置に、圧縮処理後のクラスタを書き込み、変換処理では、配置アドレスを配置アドレスの単位より大きい単位の先頭位置に調整する調整処理を実行するか否かをクラスタ毎に判断する。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態にかかるメモリシステムの構成の一例を示す図。

【図2】第１の実施形態にかかる配置例を説明する図。

【図3】第１の実施形態にかかるメモリシステムにおけるクラスタ配置処理手順を示すフローチャート。

【図4】第２の実施形態にかかる配置例を説明する図。

【図5】第２の実施形態にかかるメモリシステムにおけるクラスタ配置処理手順を示すフローチャート。

【図6A】第３実施形態にかかるクラスタの配置例を示す図（１）

【図6B】第３実施形態にかかるクラスタの配置例を示す図（２）

【図6C】第３実施形態にかかるクラスタの配置例を示す図（３）

【図7】第３の実施形態にかかるメモリシステムにおけるクラスタ配置処理手順を示すフローチャート。

【図8】第４の実施形態にかかる配置例を説明する図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

【0008】

（第１の実施形態）
図１は、第１の実施形態にかかるメモリシステム１の構成の一例を示す図である。図１に示すように、メモリシステム１は、メモリコントローラ１０、ＮＡＮＤ型フラッシュメモリ２０（以下、「ＮＡＮＤメモリ２０」と記載）及びＤＲＡＭ３０を備える。メモリシステム１は、メモリコントローラ１０とＮＡＮＤメモリ２０とが１つのパッケージとして構成されるメモリカード等であってもよいし、ＳＳＤ（Solid State Drive）等であってもよい。

【0009】

メモリコントローラ１０は、例えばＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）として構成され得る。また、メモリコントローラ１０は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）またはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を備えていてもよい。メモリコントローラ１０は、ＮＡＮＤメモリ２０に各種動作を命令することができる。メモリコントローラ１０は、外部のホスト２からの要求（リクエスト）に基づいた動作と、ホスト２からの要求に依らない動作とを実行する。メモリコントローラ１０の各機能は、プログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）により実現されてもよく、専用のハードウェアで実現されてもよい。

【0010】

メモリコントローラ１０は、ホストインタフェース（Ｉ／Ｆ）１１、ＣＰＵ１２、ＥＣＣ部１３、圧縮・伸長部１４、ＮＡＮＤインタフェース（Ｉ／Ｆ）１５、及びＤＲＡＭインタフェース（Ｉ／Ｆ）１６を備える。

【0011】

ホストインタフェース（Ｉ／Ｆ）１１は、ホスト２に接続され、メモリシステム１とホスト２との間の通信を司る。ホストＩ／Ｆ１１は、例えばメモリシステム１とホスト２との間で、データ、要求、及びアドレスの転送を制御する。ホストＩ／Ｆ１１は、ホスト２との間の通信インタフェース規格に従った処理を実施する。ホストＩ／Ｆ１１は、ホスト２から受信したアクセス先のアドレスおよびコマンドの信号を受信する。また、ホストＩ／Ｆ１１は、ホスト２から書き込み対象のユーザデータを受信する。

【0012】

ＣＰＵ１２は、メモリコントローラ１０全体の動作を制御する。ＣＰＵ１２は、例えばホスト２から受信した書き込み要求に応答して書き込みコマンドを発行して、発行した書き込みコマンドをＮＡＮＤＩ／Ｆ１５に送信する。また、ＣＰＵ１２は、ホスト２から受信した読み出し要求に応答して読み出しコマンドを発行して、発行した読み出しコマンドをＮＡＮＤＩ／Ｆ１５に送信する。ＮＡＮＤメモリ２０に対するデータの読み出し制御や書き込み制御は、物理ページ単位で行われる。物理ページは、予め定めた数の複数のセルを含む。物理ページのサイズは、例えば、４ｋｂｙｔｅ、８ｋｂｙｔｅ、１６ｋｂｙｔｅなどである。

【0013】

ＣＰＵ１２は、論理アドレスと、論理アドレスに対応するユーザデータを指定した書き込みコマンドを受信すると、ＣＰＵ１２は、ホスト２から受信した書き込み対象のユーザデータを一定サイズのクラスタに分割する。ここで、クラスタは、メモリコントローラ１０による管理の単位のサイズを有するデータである。管理とは、一例では、論理アドレスと物理アドレスとの対応の管理である。上記管理の単位のサイズは、例えば、４ｋｂｙｔｅが該当するが、これに限定されるものではない。また、クラスタは、圧縮処理の単位でもある。

【0014】

ＣＰＵ１２は、圧縮・伸長部１４に、各クラスタに対して圧縮処理を実行させる。そして、ＣＰＵ１２は、圧縮処理が施されたクラスタをＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）フレームごとにＥＣＣ部１３に符号化させる。ＥＣＣフレームは、誤り訂正符号化の処理の単位となるデータである。非圧縮のクラスタのサイズは固定長であり、ＥＣＣフレームは、非圧縮のクラスタのサイズに対応する。なお、ＣＰＵ１２は、当該クラスタの論理アドレスを、ＮＡＮＤメモリ２０の配置アドレスに変換する。例えば、ＣＰＵ１２は、配置アドレスをＥＣＣフレームに基づいて変換する。また、ＣＰＵ１２は、当該配置アドレスに基づいてＮＡＮＤメモリ２０へＥＣＣフレームを書き込む。

【0015】

また、ＣＰＵ１２は、ガベージコレクション処理を実行する。具体的に、ＣＰＵ１２は、追記処理が出来ないＮＡＮＤメモリ２０において、書き込み可能な物理ブロックが不足した場合に、書き込み済みのブロックから有効なデータを退避した上で消去し、書き込み可能ブロックを新たに生成する。ガベージコレクションの対象となるブロックから退避された有効データは、書き込み可能なブロックへ、再度書き込みする。

【0016】

ＥＣＣ部１３は、データを符号化することで誤り検出訂正用のパリティを生成するとともに、ユーザデータとパリティとを含む符号語を生成する。また、ＥＣＣ部１３は、ＮＡＮＤメモリ２０から読み出された符号語を復号してデータを復元する。例えば、ＥＣＣ部１３は、予め定められている単位のデータをＣＰＵ１２から受信し、受信したデータを符号化して、パリティを生成することで符号語を生成する。

【0017】

圧縮・伸長部１４は、クラスタを圧縮する。圧縮・伸長部１４は、例えば、メモリシステム１の独自の圧縮フォーマットで圧縮してもよい。圧縮・伸長部１４は、クラスタの圧縮処理を実行した結果、データを圧縮できた場合、圧縮処理後のクラスタとして、圧縮されたクラスタをＣＰＵ１２へ送信する。圧縮・伸長部１４は、クラスタの圧縮処理を実行した結果、データを圧縮できなかった場合、その旨をＣＰＵ１２へ送信する。ここでいう、データを圧縮できなかった場合とは、圧縮効果がなかった場合をいう。また、圧縮・伸長部１４は、クラスタの圧縮処理を実行した結果、データを圧縮できなかった場合、非圧縮のクラスタをＣＰＵ１２へ送信するようにしてもよい。このように、圧縮処理後のクラスタには、圧縮されたクラスタと、非圧縮のクラスタとの２種類ある。なお、非圧縮のクラスタのデータサイズは固定長であるが、圧縮・伸長部１４が圧縮したデータのサイズは、クラスタのデータ内容により異なり、可変長となる。また、圧縮・伸長部１４は、圧縮されたデータを伸長する。

【0018】

ＮＡＮＤＩ／Ｆ１５は、ＮＡＮＤメモリ２０との間の通信を司る。ＮＡＮＤＩ／Ｆ１５は、ＮＡＮＤインタフェース規格に基づいて構成されている。

【0019】

ＤＲＡＭＩ／Ｆ１６は、ＤＲＡＭ３０との間の通信を司る。ＤＲＡＭＩ／Ｆ１６は、ＤＲＡＭインタフェース規格に基づいて構成されている。

【0020】

上述のように、クラスタを圧縮せずにＥＣＣフレームに配置して、当該ＥＣＣフレームをＮＡＮＤメモリ２０に書き込んだ場合において、書き込みしたＥＣＣフレーム内のクラスタを読み出す場合、１つのＥＣＣフレームを読み出しすればよい。しかし、クラスタを圧縮して訂正符号を適用すると、圧縮後のクラスタのサイズが縮小されるので、２つのＥＣＣフレームを跨ぐクラスタが発生する。この結果、以下のようになる。（１）隣接する２つのＥＣＣフレームに対する符号化・復号処理が必要となる。つまり、ＥＣＣ部１３による復号処理量が２倍となる。（２）隣接する２つのＥＣＣフレーム分のデータをＮＡＮＤメモリ２０から転送する必要がある。つまり、ＮＡＮＤメモリ２０の転送量が２倍になる。このように、あるクラスタが２つのＥＣＣフレームに跨ってＮＡＮＤメモリ２０に書き込まれた場合、メモリコントローラが当該クラスタを読み出す際、２つのＥＣＣフレームに相当するサイズのデータを転送したり、復号処理をしたりする必要が生じ、読み出し処理の効率が落ちる。なお、２つのＥＣＣフレームを跨ぐクラスタであっても、シーケンシャルなリードであれば、ＥＣＣ復号後のデータをキャッシュして隣接するリードで利用することでより効率の低下を抑えることができる。しかし、ランダムアクセスによるリードの場合、処理効率が低下してしまう。

【0021】

そこで、メモリシステム１は、圧縮されたクラスタを効率良く読み出すように制御する。

【0022】

第１の実施形態にかかるメモリコントローラ１０は、ホスト２から受信した書き込み対象のユーザデータをクラスタ毎に分割して、各クラスタを圧縮して、各クラスタをＥＣＣフレーム単位で符号化して、符号化したデータをＮＡＮＤメモリ２０へ書き込む。

【0023】

第１の実施形態にかかるメモリコントローラ１０が、所定の条件に応じて圧縮処理後のクラスタを配置するＥＣＣフレームを決定する。

【0024】

ここで、図２を用いて、圧縮したクラスタをＥＣＣフレームに配置する例を説明する。図２に示すように、圧縮前のクラスタ１１５ａ～１１５ｃがあるものとする。圧縮前のクラスタ１１５ａ～１１５ｃのサイズは、同一である。なお、以下、クラスタ１１５ａ、クラスタ１１５ｂ、・・・クラスタ１１５ｎを区別しない場合には、クラスタ１１５と称する。

【0025】

圧縮・伸長部１４は、クラスタ１１５ａ～１１５ｃを圧縮する。クラスタ１１５ａ～１１５ｃを圧縮すると、クラスタ１１５ａ～１１５ｃのサイズは、非圧縮の状態よりサイズが小さくなるため、ＥＣＣフレームのサイズと対応付かない。

【0026】

そこで、ＣＰＵ１２は、圧縮後のクラスタ１１５ａおよび圧縮後のクラスタ１１５ｂの一部をＥＣＣフレーム１２０ａに配置する。また、ＣＰＵ１２は、圧縮後のクラスタ１１５ｂの残りをＥＣＣフレーム１２０ｂに配置する。そして、ＣＰＵ１２は、ＥＣＣフレーム１２０ｂの残り領域（以下、「ｐａｄｄｉｎｇ」とも称する。）のサイズが所定閾値以下である場合、圧縮後のクラスタ１１５ｃの配置位置をＥＣＣフレーム１２０ｃとする。なお、ｐａｄｄｉｎｇ領域にはあらかじめ定義された任意の値（例えば、０）が書き込まれる。このように、ＣＰＵ１２が、クラスタ１１５の配置位置をＥＣＣフレーム１２０の先頭位置に合わせる調整処理を実行することを、アライメントともいう。このようにアライメントする際、ＣＰＵ１２は、配置アドレスを逐次書き込む場合より大きい単位であるＥＣＣフレーム１２０単位で配置アドレスを変換する。ＣＰＵ１２は、圧縮後のクラスタ１１５ｃをＥＣＣフレーム１２０ｂではなく、次のＥＣＣフレームであるＥＣＣフレーム１２０ｃに配置する。すなわち、ＣＰＵ１２は、圧縮後のクラスタ１１５ｃの書き込み位置（以下、「ライトポインタ」とも称する。）をＥＣＣフレーム１２０ｃの先頭位置に変更する。なお、以下、ＥＣＣフレーム１２０ａ、ＥＣＣフレーム１２０ｂ、・・・ＥＣＣフレーム１２０ｎを区別しない場合には、ＥＣＣフレーム１２０と称する。

【0027】

このように、ＣＰＵ１２は、ＥＣＣフレーム１２０ｂのｐａｄｄｉｎｇのサイズが所定閾値以下である場合に、クラスタ１１５の配置位置をアライメントすることで、空き領域を増やすことと、ＥＣＣフレームを跨ぐクラスタ１１５の低減のバランスを取るように制御する。例えば、閾値を許容できる容量ペナルティとして設定しておき、ＣＰＵ１２は、容量ペナルティが少ない場合にアライメントする。図２の例の場合、クラスタ１１５ｂ（２番目のクラスタ）とクラスタ１１５ｃ（３番目のクラスタ）の間に空き領域が発生し、この部分は容量ペナルティとなる。この空き領域は、アライメント不要とアライメント要のクラスタが隣接する部分しか発生しないので、アライメント要否の判断基準を調整することで空き領域の発生頻度を変えることができる。つまり、クラスタ１１５がＥＣＣフレームを跨ぐことによる性能ペナルティと、空き領域による容量ペナルティのトレードオフの最適化が可能である。

【0028】

なお、ＣＰＵ１２は、上記のように、ＥＣＣフレーム１２０の残り領域に基づいて書き込み位置を他のＥＣＣフレーム１２０にアライメントする場合について述べたが、他の条件に基づいてアライメントするようにしてもよい。

【0029】

例えば、ＣＰＵ１２は、クラスタ１１５が非圧縮のクラスタ１１５である場合、アライメントするようにしてもよい。これは、非圧縮のクラスタ１１５は、連続して発生する傾向があり、一度アライメントを取れば、その後のクラスタ１１５もアライメントされることが期待できることを想定した基準である。

【0030】

また、ＣＰＵ１２は、論理クラスタアドレスが不連続であれば、アライメントするようにしてもよい。これは、論理クラスタアドレスが不連続の場合、そのクラスタ１１５に対する読み出しアクセスは、ランダムアクセスになる可能性が高いことを想定したものである。

【0031】

続いて、ＣＰＵ１２によるクラスタ配置処理の処理手順について、図３を用いて説明する。図３は、第１の実施形態にかかるメモリシステム１におけるクラスタ配置処理の処理手順を示すフローチャートである。

【0032】

ＣＰＵ１２は、配置対象のクラスタ１１５の一つ前に配置したクラスタ１１５の末尾の次の位置をライトポインタに設定する（ステップＳ１）。続いて、ＣＰＵ１２は、ＥＣＣフレーム１２０のアライメントの要否を判断する（ステップＳ２）。例えば、ＣＰＵ１２は、配置対象のクラスタ１１５の一つ前に配置したクラスタ１１５のＥＣＣフレーム１２０の空き領域に基づいてアライメントの要否を判断する。

【0033】

ＣＰＵ１２は、アライメント要と判断し、且つライトポインタがＥＣＣフレーム１２０の境界でなければ（ステップＳ３：Ｙｅｓ）、次のＥＣＣフレーム１２０までライトポインタを移動させる（ステップＳ４）。

【0034】

読み出し処理は、書き込み処理と逆の手順となる。具体的に、ＣＰＵ１２は、読み出し対象のクラスタ１１５を構成するＥＣＣフレーム１２０をＮＡＮＤメモリ２０から読み出して、ＥＣＣ部１３にて復号し、メモリコントローラ１０内のバッファで保持する。ＣＰＵ１２は、バッファに読み出し対象のクラスタ１１５の全てが揃った場合、ホストＩ／Ｆ１１を介して読み出し対象のデータをホスト２へ送信する。

【0035】

上述のように、メモリコントローラ１０は、ホスト２から取得したユーザデータに基づくクラスタ１１５に対して圧縮処理を実行した後に、クラスタ１１５の配置アドレスへ変換する。メモリコントローラ１０は、配置アドレスをＥＣＣフレーム１２０単位でアライメントするか否かをクラスタ１１５に判断する。このように、メモリコントローラ１０は、クラスタ１１５毎に、アライメントすることで、クラスタ１１５がＥＣＣフレーム１２０を跨ぐことを減らすことができ、読み出す際に、圧縮されたクラスタを効率良く読み出すことができる。

【0036】

また、メモリコントローラ１０は、クラスタ１１５の論理アドレスまたは圧縮処理後のクラスタ１１５のサイズに基づいて配置アドレスのアライメントの要否を判断する。これにより、メモリコントローラ１０は、シーケンシャル読み出しの可能性やＥＣＣフレーム１２０内の空き領域のサイズを考慮して、アライメントの要否を判断することができる。

【0037】

（第２の実施形態）
第２の実施形態にかかるメモリシステム１は、複数のライトポインタを設定し、クラスタ１１５が圧縮したものか非圧縮したものかにより、ライトポインタを切り替えて、所定サイズの配置領域であるレイアウト領域の先頭側のＥＣＣフレーム１２０に配置する変換処理およびレイアウト領域の末尾側のＥＣＣフレーム１２０に配置する変換処理の何れかの変換処理を選択することでＥＣＣフレーム１２０の境界を跨ぐクラスタ１１５を削減するものである。一つのレイアウト領域のサイズは、数百ＫＢｙｔｅである。また、レイアウト領域は、ＥＣＣフレーム１２０の整数倍のサイズであってもよい。

【0038】

ここで、図４を用いて、第２の実施形態に係るクラスタをＥＣＣフレームに配置する例を説明する。図４に示すように、圧縮前のクラスタ１１５ａ～１１５ｄがあるものとする。圧縮前のクラスタ１１５ａ～１１５ｄのサイズは、同一である。

【0039】

圧縮・伸長部１４は、クラスタ１１５ａ～１１５ｄに対して圧縮処理を実行する。この結果、クラスタ１１５ｂ及びクラスタ１１５ｄについては、サイズが小さくなり、クラスタ１１５ａ及びクラスタ１１５ｃについては、非圧縮であるものとする。

【0040】

この場合、ＣＰＵ１２は、非圧縮のクラスタ１１５ａ及びクラスタ１１５ｃについては、複数のＥＣＣフレーム１２０のうち、レイアウト領域の先頭側のＥＣＣフレーム１２０ａおよびＥＣＣフレーム１２０ｂに配置する変換処理を実行する。この変換処理は、第２変換処理の一例である。そして、ＣＰＵ１２は、クラスタ１１５ｂ及びクラスタ１１５ｄについては、レイアウト領域の末尾側のＥＣＣフレーム１２０ｄ、ＥＣＣフレーム１２０ｃに配置する変換処理を実行する。この変換処理は、第１変換処理の一例である。

【0041】

このように、ＣＰＵ１２は、書き込み対象のクラスタ１１５が非圧縮のデータである場合、所定のライトポインタにより、それぞれのクラスタ１１５をレイアウト領域の先頭側のＥＣＣフレーム１２０へ配置する。そして、ＣＰＵ１２は、書き込み対象のクラスタ１１５が圧縮のデータである場合、異なるライトポインタで、レイアウト領域の末尾側のＥＣＣフレーム１２０へ連続して配置する。

【0042】

続いて、ＣＰＵ１２によるクラスタ配置処理の処理手順について、図５を用いて説明する。図５は、第２の実施形態にかかるメモリシステム１におけるクラスタ配置処理の処理手順を示すフローチャートである。

【0043】

ＣＰＵ１２は、配置対象のクラスタ１１５が圧縮クラスタであるか否か判断する（ステップＳ１１）。配置対象のクラスタ１１５が圧縮クラスタでない場合（ステップＳ１１：Ｎｏ）、ＣＰＵ１２は、アラインデータ用のライトポインタを書き込み先に設定して（ステップＳ１２）、クラスタ１１５のライトポインタを更新する（ステップＳ１３）。

【0044】

一方、ＣＰＵ１２が判断した結果、配置対象のクラスタ１１５が圧縮クラスタである場合（ステップＳ１１：Ｙｅｓ）、ＣＰＵ１２は、非アラインデータ用のライトポインタを書き込み先に設定して（ステップＳ１４）、クラスタのライトポインタを更新する（ステップＳ１５）。

【0045】

なお、上記の例では、メモリコントローラ１０が、配置対象のクラスタ１１５が圧縮されたものであるか否かによりライトポインタを切り替える場合について述べたが、この基準では、論理クラスタアドレスが隣接しているクラスタがＮＡＮＤメモリ２０の異なるページに配置してしまう可能性がある。そこで、さらに以下に記載の基準を追加してもよい。例えば、非圧縮のクラスタが連続している場合に、メモリコントローラ１０が、当該クラスタ１１５を先頭側のＥＣＣフレーム１２０に設定するようにしてもよい。この基準は、論理クラスタアドレスが近いクラスタがなるべくＮＡＮＤメモリ２０の同一ページに配置されるようにすることを目的としている。例えば、圧縮クラスタが連続している中、途中に一つのみ非圧縮のクラスタがあるような場合に、ＥＣＣフレーム境界を跨ぐ頻度が減るメリットより、その非圧縮のクラスタのアクセスのためにＮＡＮＤメモリ２０の別ページへのアクセスが必要になるデメリットが大きくなることを避けることを目的とする。これにより、メモリコントローラ１０は、非圧縮のクラスタ１１５を上記圧縮クラスタと離れた領域に配置してしまい、読み出し処理負荷がかかってしまうことを回避することができる。

【0046】

また、論理クラスタアドレスが不連続となった場合に、ＣＰＵ１２は、クラスタ１１５をアライメントするようにしてもよい。論理クラスタアドレスが不連続であるということは、ランダムで読み出す可能性が高い。逆に、論理クラスタアドレスが連続している書き込みの場合は、その後のこれらのクラスタに対するリードアクセスは、シーケンシャルである可能性が高いことから、ＥＣＣフレーム１２０へのアライメントをするメリットが低い。論理クラスタアドレスが不連続となった場合、ＣＰＵ１２は、クラスタ１１５の配置箇所をアライメントすることで、ランダムで読み出す可能性が高い場合にＥＣＣフレーム１２０を跨って読み出しすることを回避させることができる。

【0047】

上述のように、メモリコントローラ１０は、ホスト２から取得したユーザデータに基づくクラスタ１１５に対して圧縮処理を実行した後に、クラスタ１１５の配置アドレスへ変換する。メモリコントローラ１０は、ＥＣＣフレーム１２０に基づいてアライメントする変換処理と、配置アドレスの単位で変換する変換処理との何れかの変換処理により配置アドレス変換する。

【0048】

この場合、メモリコントローラ１０は、圧縮処理した結果、圧縮されなかったクラスタ１１５をＥＣＣフレーム１２０に基づいてアライメントすることができ、クラスタ１１５がＥＣＣフレーム１２０を跨ぐことを減らすことができる。

【0049】

（第３の実施形態）
第３の実施形態にかかるメモリシステム１は、ガベージコレクション時のコピー処理において、クラスタ１１５の配置を制御して、ＥＣＣフレーム１２０単位でクラスタ１１５の配置アドレスを変換する変換処理と、ＥＣＣフレーム１２０単位より小さい単位でクラスタ１１５の配置アドレスを変換する変換処理とを選択して変換することでＥＣＣフレーム１２０の境界を跨ぐクラスタ１１５を削減するものである。

【0050】

第３の実施形態におけるガベージコレクションの処理について図６を用いて説明する。図６Ａは、ガベージコレクション実行前における、ＥＣＣフレーム１２０に配置されたクラスタ１１５を示す図である。

【0051】

クラスタ１１５ａ、クラスタ１１５ｃ、およびクラスタ１１５ｅは、圧縮されたクラスタである。また、クラスタ１１５ｂおよびクラスタ１１５ｄは、非圧縮のクラスタである。クラスタ１１５ａは、ＥＣＣフレーム１２０ａに配置されている。また、クラスタ１１５ｂは、ＥＣＣフレーム１２０ａおよびＥＣＣフレーム１２０ｂに配置されている。クラスタ１１５ｃは、ＥＣＣフレーム１２０ｂおよびＥＣＣフレーム１２０ｃに配置されている。クラスタ１１５ｄは、ＥＣＣフレーム１２０ｃおよびＥＣＣフレーム１２０ｄに配置されている。クラスタ１１５ｅは、ＥＣＣフレーム１２０ｄに配置されている。

【0052】

この場合、ＣＰＵ１２は、図６Ｂに示すように、ガベージコレクションのコピー先へ非圧縮のクラスタ１１５ｂおよびクラスタ１１５ｄをＥＣＣフレーム１２０ｇおよびＥＣＣフレーム１２０ｈに配置する。

【0053】

続いて、ＣＰＵ１２は、図６Ｃに示すように、圧縮したクラスタであるクラスタ１１５ａ、クラスタ１１５ｃ、およびクラスタ１１５ｅをＥＣＣフレーム１２０ｉまたはＥＣＣフレーム１２０ｊに配置する。

【0054】

このように、ＣＰＵ１２は、非圧縮のクラスタ１１５を連続してＥＣＣフレーム１２０に配置して、その後に圧縮したクラスタ１１５をＥＣＣフレーム１２０に配置する。これにより、非圧縮のクラスタと、圧縮したクラスタとが混在して連続してＥＣＣフレーム１２０に配置する場合よりＥＣＣフレーム１２０を跨ぐクラスタを減らすことができる。

【0055】

続いて、第３実施形態にかかるＣＰＵ１２によるクラスタ配置処理の処理手順について、図７を用いて説明する。図７は、第３の実施形態にかかるメモリシステム１におけるクラスタ配置処理の処理手順を示すフローチャートである。

【0056】

ＣＰＵ１２は、ガベージコレクションのコピー元のＮＡＮＤメモリ２０のＥＣＣフレーム１２０に配置されたクラスタ１１５を抽出して、コピー対象のクラスタ１１５のリストを作成する（ステップＳ２１）。ＣＰＵ１２は、コピー対象のクラスタ１１５のリストの先頭にポインタを設定する（ステップＳ２２）。ポインタが指しているクラスタ１１５が非圧縮クラスタである場合（ステップＳ２３：Ｙｅｓ）、ポインタが指しているクラスタ１１５をコピー先のＥＣＣフレーム１２０へ配置する（ステップＳ２４）。リストの最後まで到達していない場合（ステップＳ２５：Ｎｏ）、次のクラスタ１１５へポインタを指して、ステップＳ２３へ進む。

【0057】

ステップＳ２５でリストの最後まで到達していた場合、ＣＰＵ１２は、コピー対象のクラスタのリストの先頭にポインタを設定する（ステップＳ２６）。ポインタが指しているクラスタ１１５が圧縮クラスタである場合（ステップＳ２７：Ｙｅｓ）、ポインタが指しているクラスタ１１５をコピー先のＥＣＣフレーム１２０へ配置する（ステップＳ２８）。リストの最後まで到達していない場合（ステップＳ２９：Ｎｏ）、次のクラスタ１１５へポインタを指して、ステップＳ２７へ進む。リストの最後まで到達している場合（ステップＳ２９：Ｙｅｓ）、処理を終了する。

【0058】

なお、上記の例では、コピー対象のクラスタ１１５が圧縮されたものであるか否かによりＥＣＣフレームを配置する箇所を変える場合について述べたが、この基準では、論理クラスタアドレスが隣接しているクラスタがＮＡＮＤメモリ２０の異なるページに配置してしまう可能性がある。そこで、図７に示す処理手順の代わりに以下に記載の処理を実行してもよい。例えば、非圧縮のクラスタが連続して存在する場合には、連続している非圧縮のクラスタを先にコピー先のＥＣＣフレームにコピーして、その後に、残りのクラスタをコピー先のＥＣＣフレームへコピーするようにしてもよい。この基準は、論理クラスタアドレスが近いクラスタがなるべくＮＡＮＤメモリ２０の同一ページに配置されるようにすることを目的としている。例えば、圧縮クラスタが連続している中、途中に一つのみ非圧縮のクラスタがあるような場合に、ＥＣＣフレーム境界を跨ぐ頻度が減るメリットより、その非圧縮のクラスタのアクセスのためにＮＡＮＤメモリ２０の別ページへのアクセスが必要になるデメリットが大きくなることを避けることを目的とする。これにより、メモリコントローラ１０は、非圧縮クラスタを上記圧縮クラスタと離れた領域に配置してしまい、読み出し処理負荷がかかってしまうことを回避することができる。

【0059】

また、論理クラスタアドレスが不連続となった場合に、ＣＰＵ１２は、論理クラスタアドレスが不連続となるクラスタ１１５を先にコピー先のＥＣＣフレームに配置して、それぞれアライメントするようにしてもよい。論理クラスタアドレスが不連続であるということは、ランダムで読み出す可能性が高い。逆に、論理クラスタアドレスが連続している書き込みの場合は、その後のこれらのクラスタに対するリードアクセスは、シーケンシャルである可能性が高いことから、ＥＣＣフレーム１２０へのアライメントをするメリットが低い。論理クラスタアドレスが不連続となった場合、ＣＰＵ１２がアライメントすることで、ランダムで読み出す可能性が高い場合にＥＣＣフレーム１２０を跨って読み出すことを回避させることができる。

【0060】

上述のように、メモリコントローラ１０は、ガベージコレクション対象の領域におけるクラスタ１１５の配置アドレスをコピー先の領域の配置アドレスへ変換する。メモリコントローラ１０は、ＥＣＣフレーム１２０に基づいてアライメントする変換処理と、配置アドレスの単位で変換する変換処理との何れかの変換処理により配置アドレス変換する。

【0061】

この場合、メモリコントローラ１０は、圧縮処理した結果、圧縮されなかったクラスタ１１５をＥＣＣフレーム１２０に基づいてアライメントすることができ、クラスタ１１５がＥＣＣフレーム１２０を跨ぐことを減らすことができる。

【0062】

（第４の実施形態）
第４の実施形態にかかるメモリシステム１は、複数種類のＥＣＣフレーム１２０を用意しておき、クラスタ１１５の圧縮結果に応じて、ＥＣＣフレーム１２０を配置することで、クラスタ１１５がＥＣＣフレーム１２０を跨ぐクラスタ１１５を削減するものである。

【0063】

第４の実施形態にかかるＥＣＣフレーム１２０の配置方法について図８を用いて説明する。第４の実施形態にかかるメモリシステム１では、配置前の圧縮処理後のクラスタ１１５ａ～クラスタ１１５ｇがあるものとする。これらのクラスタ１１５は、圧縮後のクラスタ１１５のサイズが元サイズの１／２^ｎになるように圧縮されたクラスタ１１５のデータに適宜空き領域を挿入して圧縮されたクラスタ１１５のサイズを量子化してもよい。

【0064】

具体的に、クラスタ１１５ａ、クラスタ１１５ｄ、クラスタ１１５ｅ、およびクラスタ１１５ｇは、１／４に圧縮したクラスタである。なお、クラスタ１１５ａ、クラスタ１１５ｄ、クラスタ１１５ｅ、およびクラスタ１１５ｇは、１／４より小さいサイズで圧縮して、空き領域を付加することで、１／４に圧縮したものでもよい。また、クラスタ１１５ｂおよびクラスタ１１５ｆは、１／２に圧縮したクラスタである。なお、クラスタ１１５ｂ、およびクラスタ１１５ｆは、１／４より大きく、１／２より小さいサイズで圧縮して、空き領域を付加することで、１／２に圧縮したものでもよい。クラスタ１１５ｃは、非圧縮のクラスタである。

【0065】

ＣＰＵ１２は、クラスタ１１５ａ、クラスタ１１５ｄ、クラスタ１１５ｅ、およびクラスタ１１５ｇを、１／４サイズ用のＥＣＣフレーム１２０ａに配置する。そして、ＣＰＵ１２は、クラスタ１１５ｂおよびクラスタ１１５ｆを１／２サイズ用のＥＣＣフレーム１２０ｂに配置する。そして、ＣＰＵ１２は、クラスタ１１５ｃを等サイズ用のＥＣＣフレーム１２０ｃに配置する。

【0066】

この場合、非圧縮クラスタだけでなく、圧縮クラスタに関しても、クラスタがＥＣＣフレーム１２０の境界を跨ぐことを抑制することができる。

【0067】

なお、メモリコントローラ１０は、ガベージコレクション時に、コピー先の領域に、図８に示したようなサイズ毎の領域を設定しておくようにしてもよい。この場合、メモリコントローラ１０は、ガベージコレクション対象の領域における、圧縮処理を実行済のクラスタ１１５のコピー先の配置アドレスを変換する際に、圧縮処理後のクラスタ１１５のサイズに基づいて、配置アドレスを変換することができる。

【0068】

上述のように、メモリコントローラ１０は、圧縮処理後のクラスタのデータサイズに基づいた領域を複数設定しておき、圧縮処理後のクラスタのデータサイズに基づいて配置アドレスを変換することで、クラスタがＥＣＣフレーム１２０を跨いでしまう可能性を低減することができる。

【0069】

上述の各実施形態にかかるメモリシステム１では、誤り訂正の処理単位であるＥＣＣフレームに基づいてアライメントを実行する場合について述べたが、これに限られない。例えば、物理素子から読み込んだデータをメモリコントローラ１０にてキャッシュする機能がある場合、キャッシュの各ライン（エントリ）は固定サイズでアライメントされ、一つの圧縮後クラスタがキャッシュの複数ラインを跨ぐ可能性がある。よって、メモリコントローラ１０は、ＥＣＣフレームに替えて、当該ラインに基づいてアライメントするようにしてもよい。

【0070】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0071】

１ メモリシステム、２ ホスト、１０ メモリコントローラ、１１ ホストＩ／Ｆ、１２ ＣＰＵ、１３ ＥＣＣ部、１４ 圧縮・伸長部、１５ ＮＡＮＤＩ／Ｆ、１６ ＤＲＡＭＩ／Ｆ、２０ ＮＡＮＤメモリ、３０ ＤＲＡＭ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図7】

【図8】