特開 2023-141092 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023141092

(43)【公開日】2023-10-05

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/06 20060101AFI20230928BHJP

   H01L 29/78 20060101ALI20230928BHJP

   H01L 29/739 20060101ALI20230928BHJP

   H01L 29/12 20060101ALI20230928BHJP

   H01L 29/861 20060101ALI20230928BHJP

【ＦＩ】

H01L29/78 652P

H01L29/78 653C

H01L29/78 657D

H01L29/78 655D

H01L29/78 652N

H01L29/78 655G

H01L29/78 655F

H01L29/06 301G

H01L29/06 301V

H01L29/78 652T

H01L29/91 C

H01L29/91 F

H01L29/91 L

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022047228

(22)【出願日】2022-03-23

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110004026

【氏名又は名称】弁理士法人ｉＸ

(72)【発明者】

【氏名】松下 憲一

(57)【要約】

【課題】終端領域における電流を抑制可能な半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、第１～２電極、第１～４半導体領域、導電部を含む。第１半導体領域は、第１電極の上に設けられる。第２半導体領域は、第１半導体領域の上に設けられる。第３半導体領域は、第２半導体領域の上に設けられる。第２電極は、第２～３半導体領域の上に設けられる。導電部は、第１～２導電領域を含む。第１導電領域は、第１半導体領域、第２～３半導体領域と絶縁膜を介して対向する。第２導電領域は、第２電極の周りに配置される。第４半導体領域は、第２半導体領域の周りに設けられ、第２半導体領域と電気的に接続される。第４半導体領域は、横方向における端部であって第１半導体領域と接する端部を有する。端部の少なくとも一部が、第１方向に沿う方向において第２導電領域よりも第１電極側に位置する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１電極と、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第２半導体領域及び前記第３半導体領域の上に設けられ、前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域と、絶縁膜を介して対向する第１導電領域と、前記第２電極の周りに配置された第２導電領域と、を含む導電部と、
前記第２半導体領域の周りに設けられ、前記第２半導体領域と電気的に接続された第２導電形の第４半導体領域であって、前記第４半導体領域は、前記第１電極から前記第２電極へ向かう第１方向に対して垂直な方向における端部であって前記第１半導体領域と接する端部を有し、前記端部の少なくとも一部が、前記第１方向に沿う方向において前記第２導電領域よりも前記第１電極側に位置する、第４半導体領域と、
を備えた半導体装置。

【請求項2】

前記第２半導体領域と前記第４半導体領域との間に設けられた第２導電形の第５半導体領域をさらに備え、
前記第４半導体領域は、前記第５半導体領域を介して前記第２半導体領域と電気的に接続され、
前記第５半導体領域の抵抗率は、前記第４半導体領域の抵抗率よりも高い、請求項１に記載の半導体装置。

【請求項3】

前記第５半導体領域の第２導電形の不純物総量は、前記第４半導体領域の第２導電形の不純物総量よりも少ない、請求項２に記載の半導体装置。

【請求項4】

前記第５半導体領域の第２導電形の不純物総量は、１×１０^１２ａｔｏｍｓ／ｃｍ^２以上である、請求項３に記載の半導体装置。

【請求項5】

前記絶縁膜及び前記第１導電領域は、前記第１半導体領域の上に設けられたトレンチの内部に配置された、請求項１～４のいずれか１つに記載の半導体装置。

【請求項6】

前記第４半導体領域の前記端部と、前記トレンチの延在方向における端部と、の間の距離は、２５μｍ以下である、請求項５に記載の半導体装置。

【請求項7】

前記トレンチは、前記第４半導体領域よりも深い、請求項５または６に記載の半導体装置。

【請求項8】

前記トレンチは、複数設けられ、
複数の前記トレンチは、前記延在方向に対して垂直な第２方向に並び、
前記第２電極は、前記第２半導体領域と接するコンタクトを含み、
前記第４半導体領域は、上方から見た場合に、前記コンタクトと前記第２方向において並ぶ延在部を有し、
上方から見た場合に、複数の前記トレンチのうち前記延在部に最も近いトレンチと、前記延在部との間には、前記コンタクトが配置されない、請求項５～７のいずれか１つに記載の半導体装置。

【請求項9】

前記第４半導体領域を囲む第２導電形の第６半導体領域をさらに備え、
前記第４半導体領域の第２導電形の不純物総量は、前記第６半導体領域の第２導電形の不純物総量よりも少ない、請求項１～８のいずれか１つに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

半導体装置には、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor field-effect transistor）、またはダイオードなどの素子を有するセル領域と、セル領域の外側の終端領域と、が設けられる。終端領域においては、耐圧などの観点から、上述の素子の一部と電気的に接続された半導体領域が設けられることがある。このような半導体領域を介して、終端領域に過剰な電流が流れることがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１６－９７２８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、終端領域における電流を抑制可能な半導体装置を提供することである。

【課題を解決するための手段】

【0005】

実施形態に係る半導体装置は、第１電極と、第１半導体領域と、第２半導体領域と、第３半導体領域と、第２電極と、導電部と、第４半導体領域と、を含む。前記第１半導体領域は、前記第１電極の上に設けられ第１導電形である。前記第２半導体領域は、前記第１半導体領域の上に設けられ第２導電形である。前記第３半導体領域は、前記第２半導体領域の上に設けられた第１導電形である。前記第２電極は、前記第２半導体領域及び前記第３半導体領域の上に設けられ、前記第２半導体領域及び前記第３半導体領域と電気的に接続される。前記導電部は、第１導電領域と、第２導電領域と、を含む。前記第１導電領域は、前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域と、絶縁膜を介して対向する。前記第２導電領域は、前記第２電極の周りに配置される。前記第４半導体領域は、前記第２半導体領域の周りに設けられ、前記第２半導体領域と電気的に接続され、第２導電形である。前記第４半導体領域は、前記第１電極から前記第２電極へ向かう第１方向に対して垂直な方向における端部であって前記第１半導体領域と接する端部を有する。前記端部の少なくとも一部が、前記第１方向に沿う方向において前記第２導電領域よりも前記第１電極側に位置する。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る半導体装置を表す模式的平面図である。

【図2】実施形態に係る半導体装置を表す模式的断面図である。

【図3】実施形態に係る半導体装置を例示する模式的平面図である。

【図4】実施形態に係る半導体装置を表す模式的断面図である。

【図5】参考例に係る半導体装置を例示する模式的断面図である。

【図6】半導体装置の特性のシミュレーション結果を例示するグラフ図である。

【図7】半導体装置の特性のシミュレーション結果を例示するグラフ図である。

【図8】実施形態に係る半導体装置の特性のシミュレーション結果を例示するグラフ図である。

【図9】図９（ａ）及び図９（ｂ）は、実施形態に係る半導体装置の特性のシミュレーション結果を例示するグラフ図である。

【図10】実施形態に係る半導体装置の特性のシミュレーション結果を例示するグラフ図である。

【発明を実施するための形態】

【0007】

以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下で説明する各実施形態について、各半導体領域のｐ形（第２導電形の一例）とｎ形（第１導電形の一例）を反転させて各実施形態を実施してもよい。

【0008】

図１は、実施形態に係る半導体装置を表す模式的平面図である。
図２は、実施形態に係る半導体装置を表す模式的断面図である。
図１は、実施形態に係る半導体装置１００の一部を例示する。実施形態に係る半導体装置１００には、セル領域ＲＣと、セル領域ＲＣを囲む終端領域ＲＥと、が設けられる。セル領域ＲＣには、例えば、ＩＧＢＴ、ＭＯＳＦＥＴまたはダイオードなどの素子が設けられる。

【0009】

なお、図１は、半導体装置１００の表面に設けられた電極、配線及び絶縁膜等の図示を適宜省略し、その下層のレイアウトを表している。ただし、後述する第２電極１２の位置を破線で表し、コンタクト７０の位置を実線で表している。

【0010】

図２は、図１に示したＡ－Ａ線における断面に対応する断面図である。
図２に表したように、半導体装置１００は、第１電極１１（例えばコレクタ電極またはカソード）と、第１電極１１の上に設けられた半導体領域２７と、半導体領域２７の上に設けられた第１半導体領域２１と、を含む。半導体領域２７は、第１電極１１及び第１半導体領域２１のそれぞれと接し、電気的に接続されている。半導体領域２７及び第１半導体領域２１は、それぞれ、第１導電形（例えばｎ形）である。半導体領域２７の第１導電形の不純物濃度は、第１半導体領域２１の第１導電形の不純物濃度よりも高い。

【0011】

セル領域ＲＣ（例えばＩＧＢＴ領域Ｒ１）には、さらに、半導体領域２８（例えばコレクタ領域）、第２半導体領域２２（例えばベース領域またはアノード領域）、複数の第３半導体領域２３（例えばエミッタ領域）、複数の第１導電領域３１（例えばゲート電極）と、複数の絶縁膜５１（例えばゲート絶縁膜）と、第２電極１２（例えばエミッタ電極またはアノード）と、が設けられている。

【0012】

なお、実施形態の説明では、第１方向Ｄ１、第２方向Ｄ２及び第３方向Ｄ３を用いている。第１電極１１から第２電極１２へ向かう方向を第１方向Ｄ１とする。第１方向Ｄ１に垂直な一方向を、第２方向Ｄ２とする。第１方向Ｄ１に垂直であり、且つ第２方向Ｄ２に垂直な方向を、第３方向Ｄ３とする。また、説明のために、第１電極１１から第２電極１２に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１電極１１と第２電極１２との相対的な位置関係に基づき、重力の方向とは無関係である。

【0013】

半導体領域２８は、第１電極１１と半導体領域２７との間に設けられている。半導体領域２８は、第１電極１１及び半導体領域２７のそれぞれと接し、電気的に接続されている。半導体領域２８は、第２導電形（例えばｐ形）である。

【0014】

第２半導体領域２２は、第１半導体領域２１の一部の上に設けられ、第１半導体領域２１と電気的に接続されている。第２半導体領域２２は、第２導電形である。

【0015】

第３半導体領域２３は、第２半導体領域２２の一部の上に設けられ、第２半導体領域２２と電気的に接続されている。第３半導体領域２３は、第１導電形である。第３半導体領域２３の第１導電形の不純物濃度は、第１半導体領域２１の第１導電形の不純物濃度よりも高く、半導体領域２７の第１導電形の不純物濃度よりも高い。

【0016】

第１導電領域３１は、第１半導体領域２１の側面、第２半導体領域２２の側面、及び第３半導体領域２３の側面と、絶縁膜５１を介して対向する。つまり、第１導電領域３１は、第１～第３半導体領域２１～２３と第２方向Ｄ２において並ぶ。複数の第１導電領域３１は、第２方向Ｄ２において並び、各第１導電領域３１は、第３方向Ｄ３に延在する。

【0017】

図２に表したように、第１～第３半導体領域２１～２３などを含む半導体基板Ｗには、複数のトレンチＴ１が設けられている。トレンチＴ１は、半導体基板Ｗの表面Ｗｆに設けられた凹部である。トレンチＴ１は、表面Ｗｆから第１半導体領域２１まで達している。つまり、トレンチＴ１は、第１半導体領域２１の上に位置し、第２半導体領域２２及び第３半導体領域２３と第２方向Ｄ２において並んでいる。複数のトレンチＴ１は、第２方向Ｄ２において並び、各トレンチＴ１は、第３方向Ｄ３（延在方向）に延在する。

【0018】

各第１導電領域３１及び各絶縁膜５１は、各トレンチＴ１の内部に設けられている。具体的には、トレンチＴ１の内壁（底面及び側面）に絶縁膜５１が設けられ、絶縁膜５１の内側に第１導電領域３１が設けられている。隣接するトレンチＴ１同士の間には、第２半導体領域２２の一部と、２つの第３半導体領域２３と、が配置されている。

【0019】

第２電極１２は、第２半導体領域２２及び第３半導体領域２３の上に設けられ、第２半導体領域２２及び第３半導体領域２３のそれぞれと電気的に接続されている。第２電極１２と第１導電領域３１との間には、絶縁膜５５ａが配置されている。第２電極１２は、第１導電領域３１（導電部３０）と、電気的に絶縁されている。

【0020】

第２電極１２は、複数のコンタクト７０を含む。コンタクト７０は、第２電極１２のうち、第２半導体領域２２及び第３半導体領域２３のそれぞれと接する部分である。例えば図２に表したように、コンタクト７０は、第２電極１２のうち、絶縁膜５５ａを貫通する孔５５ｈの内部に配置された部分である。複数のコンタクト７０は、第２方向Ｄ２に並び、第３方向Ｄ３に延在する。上方から見た場合に、互いに隣接する２つの第１導電領域３１（トレンチＴ１）の間に、１つのコンタクト７０が配置されている。

【0021】

半導体装置１００は、１つのチップ内にＩＧＢＴ及びダイオードが混載された逆導通ＩＧＢＴでもよい。この場合、例えば図２に表したように、セル領域ＲＣには、ＩＧＢＴ領域Ｒ１及びダイオード領域Ｒ２が設定される。ダイオード領域Ｒ２は、第１方向Ｄ１に垂直な方向（例えば第２方向Ｄ２）においてＩＧＢＴ領域Ｒ１と並ぶ。ダイオード領域Ｒ２は、ＩＧＢＴ領域Ｒ１と比べると、半導体領域２８の代わりに半導体領域２９（例えばカソード領域）が設けられ、第３半導体領域２３が設けられていない。また、ダイオード領域Ｒ２に設けられた第１導電領域３１は、第２電極１２と電気的に接続されてもよい。

【0022】

半導体領域２９は、半導体領域２８と第２方向Ｄ２において並び、第１電極１１と半導体領域２７との間に位置する。半導体領域２９は、第１電極１１及び半導体領域２７のそれぞれと接し、電気的に接続されている。半導体領域２９は、第１導電形である。半導体領域２９の第１導電形の不純物濃度は、半導体領域２７の第１導電形の不純物濃度よりも高い。

【0023】

例えば図２に表したように、半導体装置１００は、終端領域ＲＥにおいて、第４半導体領域２４、第６半導体領域２６ａ（例えばガードリング）、半導体領域２６ｂ～２６ｄ（例えばガードリング）、半導体領域２６ｅ（例えばＥＱＰＲ（EQuivalent-Potential Ring）領域）、第２導電領域３２、配線部６０（例えばゲート配線）、及び導電層６１～６５を含む。

【0024】

第２導電領域３２は、図２に表したように、第１方向Ｄ１に垂直な方向において、第２電極１２と並ぶ。第２導電領域３２は、第２電極１２の周りに配置されている。上方から見た場合に、第２導電領域３２は、第２電極１２の外周（全周）を囲む、略矩形の環状である。

【0025】

第２導電領域３２は、第１導電領域３１と連続しており、第１導電領域３１と電気的に接続されている。図１に表したように、第１導電領域３１の第３方向Ｄ３における両端のそれぞれは、第２導電領域３２の第３方向Ｄ３に離れた両側（第２方向Ｄ２に延在する領域）のそれぞれに接続されている。

【0026】

例えば、第１導電領域３１及び第２導電領域３２は、同じ材料で一体的に設けられる。第１導電領域３１及び第２導電領域３２は、それぞれ、１つの連続した導電部３０の一部でよい。第２導電領域３２は、導電部３０のうち半導体基板Ｗの表面Ｗｆより上方に位置する部分である。第１導電領域３１は、半導体基板Ｗの表面Ｗｆよりも下方であって、トレンチＴ１の内部に配置された部分である。

【0027】

図２に表したように、第４半導体領域２４は、第１方向Ｄ１に垂直な方向において第２半導体領域２２と並ぶ。第４半導体領域２４は、第２半導体領域２２の周りに配置されている。上方から見た場合に、第４半導体領域２４は、第２半導体領域２２の外周（全周）を囲む、略矩形の環状である。第４半導体領域２４は、第２半導体領域２２と電気的に接続されている。第４半導体領域２４は、第２導電形である。第４半導体領域２４の第２導電形の不純物濃度は、第２半導体領域２２の第２導電形の不純物濃度と同じでよい。

【0028】

なお、実施形態において「同じ」とは、完全同一のみならず、略同じであることを含む。例えば、「同じ」という範囲は、プロセス条件のばらつきに起因する程度の差異がある場合を含む。

【0029】

第４半導体領域２４は、第１方向Ｄ１に対して垂直な方向における端部（内側の端部２４ｒ及び外側の端部２４ｓ）を有する。端部２４ｒは、端部２４ｓと第２半導体領域２２との間に位置する。つまり、端部２４ｒは、環状の第４半導体領域２４の内周側面であり、端部２４ｓは、環状の第４半導体領域２４の外周側面である。端部２４ｓは、第１半導体領域２１に囲まれており、第１半導体領域２１と接している。

【0030】

図２に表したように、第４半導体領域２４は、第２導電領域３２の下に位置する。より具体的には、端部２４ｓの少なくとも一部、および、端部２４ｒの少なくとも一部は、それぞれ、第２導電領域３２の下方であり、第２導電領域３２と第１方向Ｄ１において重なる。端部２４ｓの少なくとも一部、および、端部２４ｒの少なくとも一部は、それぞれ、第１方向Ｄ１に沿う方向において第２導電領域３２よりも第１電極１１側である。なお、第４半導体領域２４と第２導電領域３２との間には、絶縁膜５５ｂが設けられており、第４半導体領域２４と第２導電領域３２とは、電気的に絶縁されている。

【0031】

また、例えば第２導電領域３２の幅Ｗ３２は、第４半導体領域２４の幅Ｗ２４よりも広い。これにより、第４半導体領域２４の全体は、第２導電領域３２の下方に位置し、第２導電領域３２と第１方向Ｄ１において重なる。また、図２の例では、第４半導体領域２４の端部２４ｓ及び端部２４ｒは、配線部６０と第１方向Ｄ１において重なる。

【0032】

第４半導体領域２４の深さは、第２半導体領域２２の深さと同じでよい。トレンチＴ１は、第４半導体領域２４よりも深い。例えば、第４半導体領域２４は、第２半導体領域２２と同一のプロセス（イオン注入工程及び熱工程など）によって形成することができる。

【0033】

この例では、第２半導体領域２２と第４半導体領域２４との間に、第５半導体領域２５がさらに設けられている。上方から見た場合に、第５半導体領域２５は、第２半導体領域２２の外周（例えば全周）を囲む、略矩形の環状である。第５半導体領域２５は、第２半導体領域２２の外周及び第４半導体領域２４の内周と接している。このように、第４半導体領域２４は、第５半導体領域２５を介して、第２半導体領域２２と電気的に接続されている。例えば、第５半導体領域２５の外周は、第２導電領域３２の下に位置し、第５半導体領域２５の内周は、第２電極１２の下に位置する。

【0034】

第５半導体領域２５は、第２導電形である。第５半導体領域２５の第２導電形の不純物濃度は、第２半導体領域２２の第２導電形の不純物濃度よりも低く、第４半導体領域２４の第２導電形の不純物濃度よりも低い。第５半導体領域２５の抵抗率は、第２半導体領域２２の抵抗率よりも高く、第４半導体領域２４の抵抗率よりも高い。第５半導体領域２５のシート抵抗は、第２半導体領域２２のシート抵抗よりも高く、第４半導体領域２４のシート抵抗よりも高い。第５半導体領域２５は、第２半導体領域２２よりも浅く、第４半導体領域２４よりも浅い。

【0035】

例えば、第２半導体領域２２の第２導電形の不純物総量、および、第４半導体領域２４の第２導電形の不純物総量は、それぞれ、１×１０^１３ａｔｏｍｓ／ｃｍ^２以上４×１０^１３ａｔｏｍｓ／ｃｍ^２以下である。例えば、第５半導体領域２５の第２導電形の不純物総量は、１×１０^１２ａｔｏｍｓ／ｃｍ^２以上４×１０^１２ａｔｏｍｓ／ｃｍ^２以下である。
なお、不純物総量とは、第１方向Ｄ１に対して垂直な平面における単位面積あたりの不純物数である。不純物総量は、例えば、単位体積あたりの不純物数の第１方向Ｄ１における積分値である。不純物濃度は、半導体の導通に寄与する実効的な不純物濃度であり、ある領域にドナーとなる不純物とアクセプタとなる不純物の双方が含まれている場合は、相殺分を除いた濃度である。

【0036】

第６半導体領域２６ａおよび半導体領域２６ｂ～２６ｅは、それぞれ、第１半導体領域２１の上に設けられている。上方から見た場合に、第６半導体領域２６ａおよび半導体領域２６ｂ～２６ｅは、第４半導体領域２４の外周（全周）を囲む、略矩形の環状である。第６半導体領域２６ａおよび半導体領域２６ｂ～２６ｅは、同心円状に設けられ、互いに離れている。

【0037】

つまり、第４半導体領域２４の外周を第６半導体領域２６ａが囲い、第６半導体領域２６ａの外周を半導体領域２６ｂが囲い、半導体領域２６ｂの外周を半導体領域２６ｃが囲い、半導体領域２６ｃの外周を半導体領域２６ｄが囲い、半導体領域２６ｄの外周を半導体領域２６ｅが囲う。そして、これらの半導体領域同士の間（すなわち、第４半導体領域２４と第６半導体領域２６ａとの間、第６半導体領域２６ａと半導体領域２６ｂとの間、半導体領域２６ｂと半導体領域２６ｃとの間、半導体領域２６ｃと半導体領域２６ｄとの間、及び、半導体領域２６ｄと半導体領域２６ｅのそれぞれ）には、第１半導体領域２１の一部が配置されている。

【0038】

第６半導体領域２６ａは、第２導電形である。第６半導体領域２６ａの第２導電形の不純物濃度は、第４半導体領域２４の第２導電形の不純物濃度よりも高い。第６半導体領域２６ａは、第４半導体領域２４よりも深く、トレンチＴ１よりも深い。第６半導体領域２６ａの幅Ｗ２６は、第４半導体領域２４の幅Ｗ２４よりも広くてもよい。例えば、第６半導体領域２６ａの第２導電形の不純物総量は、１×１０^１７ａｔｏｍｓ／ｃｍ^２以上１×１０^１８ａｔｏｍｓ／ｃｍ^２以下である。半導体領域２６ｂ～２６ｄにおいても、同様である。半導体領域２６ｅは、第１導電形である。

【0039】

図２に表したように、配線部６０は、第２導電領域３２の上に設けられ、第２導電領域３２と接している。配線部６０と第２導電領域３２との間の一部には、絶縁膜５５ｃが配置されている。

【0040】

導電層６１は、第６半導体領域２６ａの上に設けられ、第６半導体領域２６ａと接している。同様に、導電層６２～６５のそれぞれは、半導体領域２６ｂ～２６ｅのそれぞれの上に設けられ、半導体領域２６ｂ～２６ｅのそれぞれと接している。導電層６１～６５の下方には、絶縁膜５５ｄが配置されている。

【0041】

図３は、実施形態に係る半導体装置を例示する模式的平面図である。
図３は、図１において、導電部３０の図示をさらに省略した図である。なお、図３においては、トレンチＴ１（第１導電領域３１）の位置を破線で表している。
図３に表したように、第４半導体領域２４は、４つの辺に対応した、４つの延在部Ｂ１～Ｂ４を有する。延在部Ｂ１及び延在部Ｂ２は、第３方向Ｄ３に延在する。延在部Ｂ３及び延在部Ｂ４は、第２方向Ｄ２に延在する。また、第４半導体領域２４は、延在部同士を接続するコーナ部Ｃ１～Ｃ４を有する。コーナ部Ｃ１は、延在部Ｂ１と延在部Ｂ３とを接続する。コーナ部Ｃ２は、延在部Ｂ１と延在部Ｂ４とを接続する。コーナ部Ｃ３は、延在部Ｂ２と延在部Ｂ４とを接続する。コーナ部Ｃ４は、延在部Ｂ２と延在部Ｂ３とを接続する。

【0042】

延在部Ｂ１及び延在部Ｂ２は、複数のコンタクト７０と第２方向Ｄ２において並ぶ。複数のトレンチＴ１のうち延在部Ｂ１に最も近いトレンチＴ１１と、延在部Ｂ１と、の間には、コンタクト７０が配置されない。同様に、複数のトレンチＴ１のうち延在部Ｂ２に最も近いトレンチＴ１２と、延在部Ｂ２と、の間には、コンタクト７０が配置されない。

【0043】

また、トレンチＴ１（第１導電領域３１）の第３方向Ｄ３の中央部は、セル領域ＲＣに位置し、トレンチＴ１（第１導電領域３１）の第３方向Ｄ３の両端部は、終端領域ＲＥまで延びている。より具体的には、トレンチＴ１の第３方向Ｄ３における一方の端部ｔｇ１は、延在部Ｂ３まで延びており、トレンチＴ１（第１導電領域３１）の第３方向Ｄ３における他方の端部ｔｇ２は、延在部Ｂ４まで延びている。端部ｔｇ１及び端部ｔｇ２は、それぞれ、第４半導体領域２４の内周より外側、かつ、第４半導体領域２４の外周より内側に位置する。

【0044】

第５半導体領域２５の幅Ｗ２５は、第４半導体領域２４の幅Ｗ２４よりも広くてもよいし、狭くてもよい。

【0045】

図４は、実施形態に係る半導体装置を表す模式的断面図である。
図４は、図１に示したＢ－Ｂ線における断面に対応する断面図である。
第４半導体領域２４は、トレンチＴ１の端部ｔｇ１と接している。第４半導体領域２４の端部２４ｓと、トレンチＴ１の端部ｔｇ１と、の間の距離Ｌ１（第３方向Ｄ３に沿った最短距離）は、ゼロより大きく、例えば５．０μｍ（マイクロメートル）以上２５μｍ以下である。

【0046】

トレンチＴ１の深さ（第１方向Ｄ１に沿った長さ）は、例えば、４．０μｍ以上６．０μｍ以下である。トレンチＴ１の下端ｔｓ１と、第４半導体領域２４の下端２４ｔと、の間の第１方向Ｄ１に沿った距離Ｌ２は、例えば０．５μｍ以上４．０μｍ以下である。

【0047】

半導体装置１００の各構成要素の材料の一例を説明する。
第１～第５半導体領域２１～２５、第６半導体領域２６ａ、及び半導体領域２６ｂ～２６ｅ、２７～２９は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
導電部３０（第１導電領域３１及び第２導電領域３２）は、ポリシリコンなどの導電材料を含む。導電材料には、不純物が添加されていても良い。
絶縁膜５１、５５ａ～５５ｄは、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。
第１電極１１、第２電極１２、配線部６０、及び導電層６１～６５は、アルミニウムまたは銅などの金属を含む導電部である。

【0048】

半導体装置１００の動作について説明する。
半導体装置１００のセル領域ＲＣは、例えば、第１電極１１にプラス電位、第２電極１２にマイナス電位が印加された場合に、ＩＧＢＴとして動作する。一方、セル領域ＲＣは、第１電極１１にマイナス電位、第２電極１２にプラス電位が印加された場合に、ダイオードとして動作する。

【0049】

より具体的には、第２電極１２に対して正の電圧を第１電極１１に印加した状態で、第１導電領域３１に閾値以上の電圧を印加する。これにより、ＩＧＢＴ領域Ｒ１において、第２半導体領域２２にチャネルが形成され、ＩＧＢＴ領域Ｒ１がオン状態となる。電子がチャネルを通って第１半導体領域２１へ流れると、正孔が半導体領域２８から第１半導体領域２１へ注入される。第１半導体領域２１において伝導度変調が生じることで、半導体装置１００の電気抵抗が大きく低下する。その後、第１導電領域３１に印加される電圧が閾値よりも低くなると、第３半導体領域２３におけるチャネルが消滅し、ＩＧＢＴ領域Ｒ１がオフ状態になる。

【0050】

第２電極１２に対して正の電圧を第１電極１１に印加した状態においては、ダイオード領域Ｒ２の第１半導体領域２１と第２半導体領域２２との間のｐｎ接合は、逆バイアスである。逆に、第１電極１１に対して正の電圧を第２電極１２に印加した状態においては、ｐｎ接合は、順バイアスとなる。

【0051】

次に、実施形態の効果を、参考例に係る半導体装置を参照しながら説明する。
図５は、参考例に係る半導体装置を例示する模式的断面図である。
図５は、図２と同様に、参考例に係る半導体装置１９０の一部の断面を表す。半導体装置１９０は、実施形態に係る半導体装置１００と比較すると、第４半導体領域２４及び第５半導体領域２５が設けられておらず、代わりに、半導体領域２６ｚ及び導電層６９が設けられている。

【0052】

半導体領域２６ｚは、第２半導体領域２２の外周を囲む、略矩形の環状である。半導体領域２６ｚは、第２導電形である。半導体領域２６ｚは、第２半導体領域２２の外周と接し、第２半導体領域２２と電気的に接続されている。

【0053】

半導体領域２６ｚの上には、配線部６０（ゲート配線）が設けられている。さらに、半導体領域２６ｚの上には、導電層６９が設けられている。半導体領域２６ｚの外周２６ｚｓは、導電層６９の下方に位置する。例えば、上方から見た場合に、導電層６９は、半導体領域２６ｚの外周２６ｚｓと重なる環状である。導電層６９は、半導体領域２６ｚに接し、半導体領域２６ｚと電気的に接続されている。導電層６９を設けることにより、例えば半導体領域２６ｚの外周２６ｚｓの近傍の電界を抑制することができる。

【0054】

このように、半導体領域２６ｚは、配線部６０及びその外側の導電層６９の下方に配置される。そのため、半導体領域２６ｚの幅Ｗ２６ｚは、比較的広い。ここで、順バイアス（第１電極１１がマイナス電位、第２電極１２がプラス電位）の状態を考えると、第２電極１２から、第２半導体領域２２及び半導体領域２６ｚを介して、半導体領域２６ｚの下方の終端領域へ正孔電流（図５中の電流Ｉ）が流れ込む場合がある。半導体領域２６ｚの幅が比較的広い場合には、過剰な正孔電流が流れやすい。例えば、セル領域ＲＣが小さくなると、終端領域ＲＥ（例えば素子特性には直接的に寄与しない無効領域）の比率が相対的に大きくなる。このような場合には、半導体領域２６ｚを介して流れ込む正孔電流が無視できない場合がある。

【0055】

これに対して、実施形態に係る半導体装置１００においては、半導体領域２６ｚが設けられておらず、代わりに第４半導体領域２４が設けられている。図２等に関して説明したように、第４半導体領域２４の端部２４ｓは、第２導電領域３２の下方に位置する。端部２４ｓの少なくとも一部が、第１方向Ｄ１に沿う方向において第２導電領域３２よりも第１電極１１側に位置する。これにより、第４半導体領域２４の幅を比較的狭く形成することができる。したがって、半導体装置１９０において半導体領域２６ｚを介して流れ込む正孔電流に比べて、第４半導体領域２４を介して終端領域に流れ込む正孔電流を抑制することができる。また、第２導電領域３２が端部２４ｓの上方に位置することで、例えば端部２４ｓ近傍の電界を抑制することができる。

【0056】

上述したように、第１導電領域３１は、トレンチＴ１の内部に配置されている。これにより、プレーナ型のトランジスタに比べて、セル領域ＲＣを微細化し、オン抵抗を低くすることができる。このように、セル領域ＲＣを小さくし、相対的に終端領域ＲＥの比率が大きくなる場合においても、実施形態によれば、第４半導体領域２４を介して流れ込む正孔電流を抑制することができる。ただし、実施形態に係る半導体装置は、プレーナ型のトランジスタを含んでもよい。

【0057】

参考例の半導体領域２６ｚの深さは、例えばトレンチＴ１よりも深く、第６半導体領域２６ａの深さと同じである。半導体領域２６ｚの第２導電形の不純物濃度は、第２半導体領域２２の第２導電形の不純物濃度よりも高く、第６半導体領域２６ａの第２導電形の不純物濃度と同じである。これに対して、実施形態に係る半導体装置１００においては、第４半導体領域２４の第２導電形の不純物濃度は、第６半導体領域２６ａの第２導電形の不純物濃度よりも低い。第４半導体領域２４の第２導電形の不純物総量は、第６半導体領域２６ａの第２導電形の不純物総量よりも少ない。これにより、第４半導体領域２４の電気抵抗が高くなり、第４半導体領域２４を介して流れ込む正孔電流を抑制することができる。

【0058】

半導体装置１００においては、上述した第５半導体領域２５がさらに設けられている。第５半導体領域２５の第２導電形の不純物総量は、第４半導体領域２４の第２導電形の不純物総量よりも少ない。第５半導体領域２５の第２導電形の不純物濃度は、第４半導体領域２４の第２導電形の不純物濃度よりも低い。第５半導体領域２５の電気抵抗率は、第４半導体領域２４の電気抵抗率よりも高い。これにより、第５半導体領域２５及び第４半導体領域２４を介して流れ込む正孔電流をさらに抑制することができる。

【0059】

また、逆バイアス（第１電極１１がプラス電位、第２電極１２がマイナス電位）においては、第４半導体領域２４と第１半導体領域２１とのｐｎ接合面や、トレンチＴ１と第１半導体領域２１との界面から、第１半導体領域２１に向けて空乏層が広がる。第１半導体領域２１に空乏層が広がった際、衝突電離等によって発生したキャリア（電子及び正孔）が空乏層中で加速され、アバランシェ降伏が発生する場合がある。

【0060】

ここで、図４に関して上述したように、第４半導体領域２４の端部２４ｓと、トレンチＴ１の端部ｔｇ１との間の距離Ｌ１は、例えば２５μｍ以下である。距離Ｌ１を短くして、第４半導体領域２４の端部２４ｓがトレンチＴ１の端部ｔｇ１に近づくと、例えば第４半導体領域２４の端部２４ｓ付近に比べて、トレンチＴ１の端部ｔｇ１の下端付近における電界が強くなりやすい。これにより、第４半導体領域２４の付近よりも、トレンチＴ１の端部ｔｇ１の下端付近において、アバランシェ降伏が発生しやすくなり、耐圧が低くなる。

【0061】

また、トレンチＴ１は、第４半導体領域２４よりも深い。図４に関して上述したように、第４半導体領域２４の下端２４ｔとトレンチＴ１の下端ｔｓ１との間の距離Ｌ２は、ゼロより大きく、例えば０．５μｍ以上４．０μｍ以下である。距離Ｌ２を長くして、トレンチＴ１の下端ｔｓ１が第４半導体領域２４から離れると、例えば第４半導体領域２４の端部２４ｓ付近に比べて、トレンチＴ１の端部ｔｇ１の下端付近における電界が強くなりやすい。これにより、第４半導体領域２４の付近よりも、トレンチＴ１の端部ｔｇ１付近において、アバランシェ降伏が発生しやすくなり、耐圧が低くなる。

【0062】

例えば、図３に関して説明した第４半導体領域２４の延在部Ｂ１、延在部Ｂ２またはコーナ部Ｃ１～Ｃ４の付近においてアバランシェ降伏が生じる場合には、延在部Ｂ１、延在部Ｂ２またはコーナ部Ｃ１～Ｃ４の付近のうち、例えば特に耐圧が低い箇所などに電流が集中してしまう恐れがある。これに対して、半導体装置１００においては、上述のように距離Ｌ１及び距離Ｌ２の少なくともいずれかを調整することで、延在部Ｂ１、延在部Ｂ２及びコーナ部Ｃ１～Ｃ４の付近に比べて、トレンチＴ１の端部ｔｇ１の下端付近においてアバランシェ降伏を発生しやすくすることができる。トレンチＴ１が複数設けられた場合には、各トレンチＴ１の端部付近でアバランシェ降伏が生じやすくなる。これにより、アバランシェ降伏が生じる箇所（アバランシェポイント）を、複数に分散させることができ、電流集中を抑制することができる。例えば、素子の破壊を抑制することができる。

【0063】

例えば、半導体装置１００においては、コーナ部の耐圧（例えば、コーナ部Ｃ１と、コーナ部Ｃ１と隣接する第１半導体領域２１の一部と、の間の耐圧）は、延在部の耐圧（例えば、延在部Ｂ３と、延在部Ｂ３と隣接する第１半導体領域２１の一部と、の間の耐圧）よりも低い。これにより、コーナ部での電流集中を抑制することができる。例えば、逆バイアスによってアバランシェ降伏が生じた場合に、コーナ部Ｃ１～Ｃ４のそれぞれに流れる電流は、延在部Ｂ３または延在部Ｂ４に流れる電流よりも小さい。

【0064】

また、図３に関して上述したように、上方から見た場合に、複数のトレンチＴ１のうち延在部Ｂ１に最も近いトレンチＴ１１と、延在部Ｂ１と、の間には、コンタクト７０が配置されない。つまり、第２半導体領域２２は、トレンチＴ１１と延在部Ｂ１との間の領域において、第２電極１２と接しない。仮に延在部Ｂ１の付近においてアバランシェ降伏が生じた場合、正孔は、延在部Ｂ１の付近からトレンチＴ１１を回り込んで、コンタクト７０へ流れることとなる。電流がトレンチＴ１１を回り込むため、延在部Ｂ１からコンタクト７０までの電流の経路が長くなり、抵抗が大きくなる。これにより、延在部Ｂ１に流れる電流を抑制し、延在部Ｂ１における電流集中を抑制することができる。同様に、延在部Ｂ２における電流集中を抑制することができる。

【0065】

図６は、半導体装置の特性のシミュレーション結果を例示するグラフ図である。
図６は、順バイアスを印加した場合のＩ－Ｖ特性を表している。すなわち、図６は、第１電極１１に対する第２電極１２の電圧と、第２電極１２から第１電極１１へ流れる電流と、の関係を表す。電流Ｉ１００は、半導体装置１００のＩ－Ｖ特性を表し、電流Ｉ１９０は、半導体装置１９０のＩ－Ｖ特性を表している。

【0066】

図６に表したように、電流Ｉ１００は、電流Ｉ１９０よりも低い。半導体装置１００においては、半導体装置１９０の半導体領域２６ｚが設けられていないため、上述したように半導体領域２６ｚからの過剰な正孔電流の流入を抑制することができる。

【0067】

図７は、半導体装置の特性のシミュレーション結果を例示するグラフ図である。
図７の横軸（ｘ）は、半導体装置の第２方向Ｄ２における位置を表している。具体的には、図７の横軸は、図２に示すラインＬＮ１における位置、または、図５に示すラインＬＮ２における位置に対応する。図７の左側の縦軸は、第２導電形の不純物のドーピング濃度を表す。濃度Ｃ１００は、半導体装置１００のドーピング濃度を表し、濃度Ｃ１９０は、半導体装置１９０のドーピング濃度を表している。半導体装置１９０においては、半導体領域２６ｚが設けられているため、半導体領域２６ｚに対応した広い範囲（－１１０≦ｘ≦０付近）において、ドーピング濃度が高い。一方、半導体装置１００においては、半導体領域２６ｚの代わりに、ドーピング濃度が低く幅の狭い第４半導体領域２４（－５０≦ｘ≦－２０付近）及び第５半導体領域２５（－２０≦ｘ≦０付近）が設けられている。

【0068】

なお、図７には、濃度Ｃ１０１も示している。濃度Ｃ１０１は、半導体装置１００において第５半導体領域２５を省略し、代わりに第４半導体領域２４を第２半導体領域２２まで延長した半導体装置１０１におけるドーピング濃度を表す。

【0069】

図７の右側の縦軸は、正孔の電流密度を表す。電流密度Ｄ１００は、半導体装置１００の正孔電流密度を表し、電流密度Ｄ１０１は、半導体装置１０１の正孔電流密度を表し、電流密度Ｄ１９０は、半導体装置１９０の電流密度を表す。

【0070】

図７に表したように、電流密度Ｄ１００及び電流密度Ｄ１０１は、それぞれ、半導体領域２６ｚに広い範囲において電流密度Ｄ１９０よりも低い。半導体装置１００（及び半導体装置１０１）においては、半導体装置１９０の半導体領域２６ｚが設けられていないため、上述したように半導体領域２６ｚからの過剰な正孔電流の流入を抑制することができる。

【0071】

図８は、実施形態に係る半導体装置の特性のシミュレーション結果を例示するグラフ図である。
図８は、逆バイアスを印加した場合のＩ－Ｖ特性を表している。すなわち、図８は、第２電極１２に対する第１電極１１の電圧と、第１電極１１から第２電極１２へ流れる電流と、の関係を表す。図８においては、半導体装置１００において、トレンチＴ１の深さを４．５μｍ、５．０μｍ、５．５μｍに変化させている。

【0072】

図８に表したように、トレンチＴ１を浅くすると、電流値が２×１０^－９Ａ付近から急上昇するときの電圧値が大きくなる。すなわち、例えば、トレンチＴ１を浅くして、トレンチＴ１の下端ｔｓ１を第４半導体領域２４の下端２４ｔに近づけると、耐圧を向上させることができる。

【0073】

一方、トレンチＴ１を浅くして、トレンチＴ１の深さが４．５μｍまたは５．０μｍとなると、電流値が２×１０^－９Ａ付近から急上昇する際に、負性抵抗が生じている。例えば、トレンチＴ１を浅くすると、トレンチＴ１の下端ｔｓ１が第４半導体領域２４に近づくため、トレンチＴ１の端部ｔｇ１の下端付近においてアバランシェ降伏が生じにくくなると考えられる。この場合、例えば、延在部Ｂ１、延在部Ｂ２またはコーナ部Ｃ１～Ｃ４の付近においてアバランシェ降伏が比較的に生じやすくなり、特に耐圧が低い箇所に電流が集中しやすく、その結果、負性抵抗が生じていると推測される。トレンチＴ１を深くすることで、各トレンチＴ１の端部付近でアバランシェ降伏が生じやすくなり、アバランシェポイントを分散させ、電流集中を抑制することができる。実施形態においては、トレンチＴ１は、例えば５．５μｍ以上が好ましい。

【0074】

図９（ａ）及び図９（ｂ）は、実施形態に係る半導体装置の特性のシミュレーション結果を例示するグラフ図である。
図９（ａ）及び図９（ｂ）は、半導体装置１００と同様の半導体装置において、逆バイアスを印加した場合のＩ－Ｖ特性を表している。すなわち、図９（ａ）及び図９（ｂ）は、第２電極１２に対する第１電極１１の電圧と、第１電極１１から第２電極１２へ流れる電流と、の関係を表す。図９（ａ）は、図４に示した距離Ｌ１が１７μｍの場合であり、図９（ｂ）は、距離Ｌ１が３７μｍの場合である。図９（ａ）及び図９（ｂ）において、第５半導体領域２５の単位面積あたりの第２導電形の不純物量は、２×１０^１２ａｔｏｍｓ／ｃｍ^２としている。

【0075】

図９（ａ）及び図９（ｂ）のそれぞれにおいて、トレンチ直交断面におけるシミュレーション結果と、トレンチ長手断面におけるシミュレーション結果と、を示す。トレンチ直交断面は、複数のトレンチＴ１を通る第２方向Ｄ２に平行な断面であり、図１に示したＡ－Ａ線断面に対応する。トレンチ長手断面は、トレンチＴ１を通る第３方向Ｄ３に平行な断面であり、図１に示したＢ－Ｂ線断面に対応する。

【0076】

図９（ａ）の例では、電圧が１３７０Ｖ付近において電流値が急上昇する。その後、トレンチ直交断面の電流値よりも、トレンチ長手断面の電流値が大きくなる。このことは、第４半導体領域２４の延在部Ｂ１（または延在部Ｂ２）の付近に比べて、トレンチＴ１の端部ｔｇ１の下端付近においてアバランシェ降伏が生じやすいことに対応すると推測される。そのため、トレンチＴ１の端部ｔｇ１を含むトレンチ長手断面の電流値が比較的大きいと考えられる。

【0077】

一方、図９（ｂ）の例では、電圧が１３６５Ｖ付近において電流値が急上昇する。その後、トレンチ長手断面の電流値よりも、トレンチ直交断面の電流値が大きくなる。このことは、トレンチＴ１の端部ｔｇ１の下端付近に比べて、延在部Ｂ１（または延在部Ｂ２）の付近においてアバランシェ降伏が生じやすいことに対応すると推測される。そのため、延在部Ｂ１を含むトレンチ直交断面の電流値が比較的大きいと考えられる。

【0078】

このように、距離Ｌ１を短くすることにより、トレンチＴ１の端部ｔｇ１付近において、アバランシェ降伏が発生しやすくなる。

【0079】

図１０は、実施形態に係る半導体装置の特性のシミュレーション結果を例示するグラフ図である。
図１０は、半導体装置１００と同様の半導体装置において、逆バイアスを印加した場合に、トレンチＴ１の端部でアバランシェ降伏が生じる条件を示す。図１０の横軸は、第５半導体領域２５の単位面積あたりの第２導電形の不純物量（不純物総量）ａｔｏｍｓ／ｃｍ^２である。図１０の縦軸は、各不純物量において、トレンチＴ１の端部でアバランシェ降伏が生じる上限の距離Ｌ１を示す。つまり、図１０の縦軸の値は、電流の大きさが、例えばトレンチ直交断面よりもトレンチ長手断面において大きくなる上限の距離Ｌ１である。

【0080】

例えば、第５半導体領域２５の単位面積あたりの第２導電形の不純物量が５×１０^１１ａｔｏｍｓ／ｃｍ^２である場合、距離Ｌ１が１２μｍ以下のときに、トレンチＴ１の端部でアバランシェ降伏が生じる。
例えば、第５半導体領域２５の単位面積あたりの第２導電形の不純物量が１×１０^１２ａｔｏｍｓ／ｃｍ^２である場合、距離Ｌ１が２５μｍ以下のときに、トレンチＴ１の端部でアバランシェ降伏が生じる。
例えば、第５半導体領域２５の単位面積あたりの第２導電形の不純物量が２×１０^１２ａｔｏｍｓ／ｃｍ^２である場合、距離Ｌ１が２５μｍ以下のときに、トレンチＴ１の端部でアバランシェ降伏が生じる。

【0081】

実施形態においては、距離Ｌ１は、例えば２５μｍ以下が好ましい。これにより、トレンチＴ１の端部ｔｇ１付近において、アバランシェ降伏が発生しやすくなる。トレンチＴ１が複数設けられた場合には、各トレンチＴ１の端部付近でアバランシェ降伏が生じやすくなる。これにより、アバランシェ降伏が生じる箇所を、複数に分散させることができ、電流集中を抑制することができる。このとき、第５半導体領域２５の単位面積あたりの第２導電形の不純物量は、例えば１×１０^１２ａｔｏｍｓ／ｃｍ^２以下とする。

【0082】

なお、第５半導体領域２５の単位面積あたりの第２導電形の不純物量が５×１０^１１ａｔｏｍｓ／ｃｍ^２である場合、第５半導体領域２５の第２導電形の単位体積あたりの不純物量は、例えば２．５×１０^１５ａｔｏｍｓ／ｃｍ^３である。
第５半導体領域２５の単位面積あたりの第２導電形の不純物量が１×１０^１２ａｔｏｍｓ／ｃｍ^２である場合、第５半導体領域２５の第２導電形の単位体積あたりの不純物量は、例えば５．０×１０^１５ａｔｏｍｓ／ｃｍ^３である。
第５半導体領域２５の単位面積あたりの第２導電形の不純物量が２×１０^１２ａｔｏｍｓ／ｃｍ^２である場合、第５半導体領域２５の第２導電形の単位体積あたりの不純物量は、例えば１．０×１０^１６ａｔｏｍｓ／ｃｍ^３である。

【0083】

実施形態によれば、終端領域における電流を抑制可能な半導体装置が提供できる。

【0084】

以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。

【0085】

本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。

【0086】

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

【0087】

１１ 第１電極、 １２ 第２電極、 ２１～２５ 第１～第５半導体領域、 ２４ｒ 端部、 ２４ｓ 端部、 ２４ｔ 下端、 ２６ａ 第６半導体領域、 ２６ｂ～２６ｅ、２６ｚ 半導体領域、 ２６ｚｓ 外周、 ３０ 導電部、 ３１ 第１導電領域、 ３２ 第２導電領域、 ５１、５５ａ～５５ｄ 絶縁膜、 ５５ｈ 孔、 ６０ 配線部、 ６１～６５、６９ 導電層、 ７０ コンタクト、 １００、１９０ 半導体装置、 Ｂ１～Ｂ４ 延在部、 Ｃ１～Ｃ４ コーナ部、 Ｃ１００、Ｃ１０１、Ｃ１９０ 濃度、 Ｄ１００、Ｄ１０１、Ｄ１９０ 電流密度、 Ｉ１００、Ｉ１９０ 電流、 Ｌ１、Ｌ２ 距離、 ＬＮ１、ＬＮ２ ライン、 Ｒ１ ＩＧＢＴ領域、 Ｒ２ ダイオード領域、 ＲＣ セル領域、 ＲＥ 終端領域、 Ｔ１、Ｔ１１、Ｔ１２ トレンチ、 Ｗ 半導体基板、 Ｗ２４、Ｗ２６、Ｗ２６ｚ、Ｗ３２ 幅、 Ｗｆ 表面、 ｔｇ１、ｔｇ２ 端部、 ｔｓ１ 下端

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】