特開 2023-141224 半導体装置の製造方法およびパターン形成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023141224

(43)【公開日】2023-10-05

(54)【発明の名称】半導体装置の製造方法およびパターン形成方法

(51)【国際特許分類】

   H01L 21/768 20060101AFI20230928BHJP

   H10B 43/27 20230101ALI20230928BHJP

   H10B 43/50 20230101ALI20230928BHJP

   H01L 21/336 20060101ALI20230928BHJP

【ＦＩ】

H01L21/90 A

H01L27/11582

H01L27/11575

H01L29/78 371

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022047436

(22)【出願日】2022-03-23

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110000408

【氏名又は名称】弁理士法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】小向 敏章

(72)【発明者】

【氏名】小森 基史

【テーマコード（参考）】

5F033

5F083

5F101

【Ｆターム（参考）】

5F033HH19

5F033HH32

5F033HH33

5F033JJ19

5F033KK19

5F033KK32

5F033KK33

5F033QQ08

5F033QQ09

5F033QQ10

5F033QQ13

5F033QQ16

5F033QQ38

5F033RR04

5F033RR06

5F033SS11

5F033VV16

5F033XX34

5F083EP18

5F083EP22

5F083EP32

5F083EP76

5F083ER21

5F083GA10

5F083JA04

5F083JA19

5F083JA39

5F083JA40

5F083PR03

5F083PR21

5F101BA46

5F101BB02

5F101BD16

5F101BD22

5F101BD30

5F101BD34

5F101BE07

5F101BH02

5F101BH14

(57)【要約】

【課題】製造効率を向上し且つ信頼性を向上した半導体装置の製造方法およびパターン形成方法を提供する。
【解決手段】半導体装置の製造方法は、第１面に、第１の深さを有する第１のホールと第２の深さを有する第２のホールとが設けられた第１層の、第１面に樹脂を塗布し、樹脂に、第１のホールの上に第１のホールの開口より小さい径の凸部を有するパターンを形成し、凸部の一部を露出する保護層を形成し、凸部と接続する第１のホールの中の樹脂を除去し、第１のホールの下の第１層に、第１のホールと連通し、第３の深さを有する第３のホールを形成すること、を含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１面に、第１の深さを有する第１のホールと第２の深さを有する第２のホールとが設けられた第１層の、前記第１面に樹脂を塗布し、
前記樹脂に、前記第１のホールの上に前記第１のホールの開口より小さい径の凸部を有するパターンを形成し、
前記凸部の一部を露出する保護層を形成し、
前記凸部と接続する前記第１のホールの中の前記樹脂を除去し、
前記第１のホールの下の前記第１層に、前記第１のホールと連通し、第３の深さを有する第３のホールを形成すること、
を含む、半導体装置の製造方法。

【請求項2】

前記第１の深さと前記第２の深さとは同じ深さである、請求項１に記載の半導体装置の製造方法。

【請求項3】

前記パターンを形成することは、インプリントリソグラフィを用いる、請求項１に記載の半導体装置の製造方法。

【請求項4】

前記インプリントリソグラフィは、前記樹脂にテンプレートを押印して前記凸部以外を平坦化することを含む、請求項３に記載の半導体装置の製造方法。

【請求項5】

前記樹脂は、異なる樹脂材料を含む第１樹脂と第２樹脂とを含み、
前記第１樹脂は前記第１のホールと前記第２のホールに埋め込まれ、
前記第２樹脂に前記パターンを形成する、請求項１に記載の半導体装置の製造方法。

【請求項6】

前記樹脂は、前記第１樹脂と前記第２樹脂との間に配置され、異なる樹脂材料を含む第３樹脂をさらに含み、
前記第３樹脂は平坦化する、請求項５に記載の半導体装置の製造方法。

【請求項7】

前記保護層を形成することは、
前記凸部を覆うように保護層を形成し、
前記保護層の一部を除去することによって前記凸部の一部を露出させること、
を含む、請求項１に記載の半導体装置の製造方法。

【請求項8】

前記樹脂は、前記保護層に対して前記保護層の一部を除去する第１のエッチングにおける選択比が高い、請求項７に記載の半導体装置の製造方法。

【請求項9】

前記保護層は、前記樹脂に対して前記樹脂を除去する第２のエッチングにおける選択比が高い、請求項１に記載の半導体装置の製造方法。

【請求項10】

前記保護層は、Ｈ１が第３の深さ、Ｈ２が前記凸部を露出する前記保護層の膜厚、Ｒ１が前記第３のホールを形成するときの前記第１層のエッチングレート、Ｒ２が前記第３のホールを形成するときの前記保護層のエッチングレートであるとき、
Ｈ２＞（Ｒ２／Ｒ１）×Ｈ１の関係を満たす、請求項１に記載の半導体装置の製造方法。

【請求項11】

前記第１層は、交互に積層された複数の絶縁層と複数の犠牲層を含む、請求項１に記載の半導体装置の製造方法。

【請求項12】

第１面に、第１の深さを有する第１のホールと第２の深さを有する第２のホールとが設けられた第１層の、前記第１面の上に樹脂を塗布し、
前記樹脂に、前記第１のホールの上に前記第１のホールの開口より小さい径の凸部を有するパターンを形成し、
前記凸部の一部を露出する保護層を形成し、
前記凸部と接続する前記第１のホールの中の前記樹脂を除去し、
前記第１のホールの下の前記第１層に、前記第１のホールと連通し、第３の深さを有する第３のホールを形成すること、
を含む、パターン形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は半導体装置の製造方法およびパターン形成方法に関する。

【背景技術】

【0002】

半導体装置として、ＮＡＮＤ型フラッシュメモリを用いた半導体パッケージが知られている。このようなＮＡＮＤ型フラッシュメモリを大容量化するために、多くのメモリセルを積層した構成をとる３次元ＮＡＮＤ型フラッシュメモリが実用化されている。それぞれのメモリセルに接続される複数の導電層は基板上に積層され、駆動回路などに接続される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１０７９６９４８号明細書

【特許文献2】米国特許第１１０８８１６４号明細書

【特許文献3】米国特許第１０８４５６０９号明細書

【特許文献4】米国特許第１０４２３０６６号明細書

【特許文献5】米国特許第１０１５３１７６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示に係る実施形態は、製造効率を向上し且つ信頼性を向上した半導体装置の製造方法およびパターン形成方法を提供する。

【課題を解決するための手段】

【0005】

一実施形態に係る半導体装置の製造方法は、第１面に、第１の深さを有する第１のホールと第２の深さを有する第２のホールとが設けられた第１層の、第１面に樹脂を塗布し、樹脂に、第１のホールの上に第１のホールの開口より小さい径の凸部を有するパターンを形成し、凸部の一部を露出する保護層を形成し、凸部と接続する第１のホールの中の樹脂を除去し、第１のホールの下の第１層に、第１のホールと連通し、第３の深さを有する第３のホールを形成すること、を含む。

【図面の簡単な説明】

【0006】

【図1】一実施形態に係る半導体装置の全体構成を示す斜視図である。

【図2】一実施形態に係る半導体装置のメモリセル領域ＭＣＲとコンタクト領域ＨＵＲの構成を示す斜視図である。

【図3】一実施形態に係る半導体装置の積層配線構造体の構成を示す断面図である。

【図4】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図5】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図6】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図7】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図8】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図9】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図10】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図11】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図12】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図13】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図14】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図15】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図16】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図17】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図18】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【図19】一実施形態に係る積層配線構造体の製造方法を示す断面図である。

【発明を実施するための形態】

【0007】

以下、本実施形態に係る半導体装置の製造方法およびパターン形成方法について図面を参照して具体的に説明する。以下の説明において、略同一の機能及び構成を有する要素について、同一符号又は同一符号の後にアルファベットが追加された符号が付されており、必要な場合にのみ重複して説明する。以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示する。一実施形態は、発明の要旨を逸脱しない範囲において種々の変更を加えることができる。これら実施形態やその変形例は、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0008】

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図面において、既出の図面に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

【0009】

本明細書において「αはＡ、Ｂ又はＣ」を含む、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。

【0010】

本明細書において、水平とは基板と平行な方向（ＸＹ方向）を指し、鉛直とは前記水平方向に対して略垂直な方向（Ｚ方向）を指す場合がある。

【0011】

以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。

【0012】

以下の各実施形態では、基板として半導体基板を例示して説明するが、本開示の技術を半導体基板以外の基板にも適用することができる。

【0013】

＜第１実施形態＞
［半導体装置の全体構成］
本実施形態に係る半導体装置の全体構成について、図１を用いて説明する。図１は本実施形態にかかる半導体装置１０の各要素の配置を示した斜視図である。

【0014】

半導体装置１０はＮＡＮＤ型フラッシュメモリ装置であり、半導体基板１１上に形成される。半導体基板１１上にはメモリセル領域ＭＣＲおよびコンタクト領域ＨＵＲが区画されている。メモリセル領域ＭＣＲには３次元に積層された複数のメモリセルを含むメモリセルアレイ１６が形成されている。具体的には、半導体基板１１の表面に対して垂直方向にソース側セレクトゲートトランジスタ、多数（例えば６４個）のメモリセルトランジスタ、及びドレイン側セレクトゲートトランジスタが直列に接続されてメモリストリングを構成している。なお、直列に接続された多数のメモリセルトランジスタの両端、または多数のメモリセルトランジスタ間のうちの一部の間に、ダミーセルトランジスタを含んでも良い。メモリセルアレイ１６は、各トランジスタに接続されたソース側セレクトゲート線、ワード線、ドレイン側セレクトゲート線となる複数の導電層が、それぞれ絶縁層を介して積層された積層体を含む。複数の導電層はコンタクト領域ＨＵＲに延在して積層配線構造体１７が形成されている。メモリセルアレイ１６上には、図示しないビット線が設けられ、周辺回路１８に接続される。積層配線構造体１７上には、図示しない配線が設けられ、周辺回路１８に接続される。

【0015】

半導体基板１１上はさらに周辺回路領域ＰＥＲが区画されている。周辺回路領域ＰＥＲには周辺回路１８が形成される。周辺回路１８は、多数のＣＭＯＳトランジスタを有する。周辺回路１８は、メモリセルに接続された各ワード線を駆動する駆動回路、各ワード線を選択するデコーダ回路、読出時にビット線電位をセンスするセンスアンプ、及び書込時にビット線に電圧を供給するビット線電位制御回路を含むカラム系回路等を有する。なお、図１において周辺回路領域ＰＥＲの配線は省略する。半導体基板１１は、チップ外部と信号のやりとりや電源の供給をうけるところのパッド列１９を有する。

【0016】

［メモリセル領域ＭＣＲ及びコンタクト領域ＨＵＲの構成］
図２は本実施形態に係る半導体装置のメモリセル領域ＭＣＲとコンタクト領域ＨＵＲの構成を示す斜視図である。図が錯綜するのを防ぐため、導電性を有する部材を示し、絶縁性を有する部材を省略してある。図２で部材が示されていない部分には、二酸化シリコン等の絶縁材料を用いて絶縁されている。

【0017】

メモリセル領域ＭＣＲには、シリコン単結晶を用いた半導体基板１１上にメモリセルアレイ１６が形成されている。メモリセルアレイ１６は、半導体基板１１の表面に対して略平行に伸びる導電層７－１、導電層７－２、導電層７－３、および導電層７－４（導電層７－１から導電層７－４を区別しないときには導電層７０とする）を有する。メモリセルアレイ１６は、これら複数の導電層７０がそれぞれ絶縁層を介して積層された積層体を有する。図中では導電層が４層しか示されていないが、３３層、６５層というようにさらに多数の層が積層される。これら導電層はトランジスタに接続されたソース側セレクトゲート線、ワード線、またはドレイン側セレクトゲート線に対応する。

【0018】

メモリセル領域ＭＣＲには、複数の導電層と複数の絶縁層とを貫通するメモリピラー４０が形成される。メモリピラー４０は円筒状であり、外周側から中心側に向かって、二酸化シリコン膜を含むブロック絶縁膜、窒化シリコン膜を含む電荷蓄積膜、二酸化シリコン膜を含むトンネル絶縁膜、アモルファス又は多結晶シリコン膜を含む半導体チャネル、二酸化シリコン膜が積層されている。セレクトゲート線、またはワード線に対応する導電層７－１、７－２、７－３、７－４と半導体チャネルの間に位置する電荷蓄積膜の一部は、キャリアをトラップする不揮発性のメモリセルの一部として機能する。

【0019】

コンタクト領域ＨＵＲには、シリコン単結晶を用いた半導体基板１１上に積層配線構造体１７が形成されている。コンタクト領域ＨＵＲにも、メモリセル領域ＭＣＲから延在する複数の絶縁層と複数の導電層とが形成されている。積層配線構造体１７は、半導体基板１１の表面に対して略平行に伸びる導電層７－１、導電層７－２、導電層７－３、および導電層７－４を有する。積層配線構造体１７は、これら複数の導電層７０がそれぞれ絶縁層を介して積層された積層体を有する。図中では導電層が４層しか示されていないが、３３層、６５層というようにさらに多数の層が積層されることは前述したとおりである。そして、これら複数の導電層７０はコンタクト領域ＨＵＲにおいては、ソース側セレクトゲート線、ワード線、またはドレイン側セレクトゲート線から引き出された配線に対応する。

【0020】

コンタクト領域ＨＵＲにおいて、セレクトゲート線、またはワード線から引き出された配線に対応する導電層７－１、７－２、７－３、７－４は、それぞれ対応するコンタクトプラグ５－１、５－２、５－３、５－４（ここでコンタクトプラグ５－１からコンタクトプラグ５－４を区別しないときにはコンタクトプラグ５０とする）に接続される。ここで導電層７－１はコンタクトプラグ５－１に接続され、導電層７－２はコンタクトプラグ５－２に接続され、導電層７－３はコンタクトプラグ５－３に接続され、導電層７－４はコンタクトプラグ５－４に接続される。図中ではコンタクトプラグ５０が４本しか示されていないが、例えば、複数の導電層と同じ数だけ配置される。各コンタクトプラグ５０は、複数の絶縁層と複数の導電層を貫通するコンタクトホールを介して積層配線構造体１７の上に引き出される。

【0021】

［積層配線構造体の構成］
図３は、積層配線構造体１７の構成を示す断面図である。積層配線構造体１７は、半導体基板１１上に積層された絶縁層３－１、導電層７－１、絶縁層３－２、導電層７－２、絶縁層３－３、導電層７－３、絶縁層３－４、導電層７－４、絶縁層３－５、導電層７－５、絶縁層３－６、導電層７－６、絶縁層３－７、導電層７－７、絶縁層３－８、導電層７－８、絶縁層３－９、導電層７－９、絶縁層３－１０、導電層７－１０、絶縁層３－１１、導電層７－１１、絶縁層３－１２、導電層７－１２、絶縁層３－１３（ここで導電層７－１から導電層７－１２を区別しないときには導電層７０とし、絶縁層３―１から絶縁層３－１２を区別しないときには絶縁層３０とする）を有する。複数の導電層７０と複数の絶縁層３０とはそれぞれ１層ずつ交互に、半導体基板１１の主面に対して垂直な方向（積層方向）に周期的に積層されている。半導体基板１１と最下層の導電層７―１との間にも絶縁層３―１が形成されている。最上層の導電層７―１２の上にも絶縁層３―１３が形成されている。絶縁層３―１３は絶縁層３―１から絶縁層３―１２よりも積層方向に厚くてもよい。

【0022】

各々の導電層７０は単層である。つまり、１層の導電層７０について断面形状を観察した場合、導電層７０の膜厚方向（Ｚ方向）に単一の材料が連続していてよい。また、１層の導電層７０内部に界面は存在しなくてよい。または、導電層７０は、バリアメタル層と金属層の２層であってもよい。導電層７０の材料は、例えば、タングステンであってもよい。バリアメタル層は、例えば、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）であってもよい。積層方向に隣接する導電層７０は互いに絶縁されていればよく、絶縁層３０の材料は例えば二酸化シリコン（ＳｉＯ₂）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）などの酸化シリコンであってもよい。絶縁層３０は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて堆積される。

【0023】

導電層７－１から導電層７－１２は、それぞれ対応するコンタクトプラグ５－１、５－２、５－３、５－４、５－５、５－６、５－７、５－８、５－９、５－１０、５－１１、５－１２（ここでコンタクトプラグ５－１からコンタクトプラグ５－１２を区別しないときにはコンタクトプラグ５０とする）に接続される。各コンタクトプラグ５０は、対応する導電層７０の上に配置される絶縁層３０と導電層７０を貫通するコンタクトホールを介して積層配線構造体１７の上（基板１１とは反対側）に引き出される。具体的には、コンタクトプラグ５－１は絶縁層３－２から絶縁層３－１３および導電層７－２から導電層７－１２を貫通するコンタクトホールＣＨ１を介して導電層７－１と接続され、コンタクトプラグ５－２は絶縁層３－３から絶縁層３－１３および導電層７－３から導電層７－１２を貫通するコンタクトホールＣＨ２を介して導電層７－２と接続され、コンタクトプラグ５－３は絶縁層３－４から絶縁層３－１３および導電層７－４から導電層７－１２を貫通するコンタクトホールＣＨ３を介して導電層７－３と接続され、コンタクトプラグ５－４は絶縁層３－５から絶縁層３－１３および導電層７－５から導電層７－１２を貫通するコンタクトホールＣＨ４を介して導電層７－４と接続され、コンタクトプラグ５－５は絶縁層３－６から絶縁層３－１３および導電層７－６から導電層７－１２を貫通するコンタクトホールＣＨ５を介して導電層７－５と接続され、コンタクトプラグ５－６は絶縁層３－７から絶縁層３－１３および導電層７－７から導電層７－１２を貫通するコンタクトホールＣＨ６を介して導電層７－６と接続され、コンタクトプラグ５－７は絶縁層３－８から絶縁層３－１３および導電層７－８から導電層７－１２を貫通するコンタクトホールＣＨ７を介して導電層７－７と接続され、コンタクトプラグ５－８は絶縁層３－９から絶縁層３－１３および導電層７－９から導電層７－１２を貫通するコンタクトホールＣＨ８を介して導電層７－８と接続され、コンタクトプラグ５－９は絶縁層３－１０から絶縁層３－１３および導電層７－１０から導電層７－１２を貫通するコンタクトホールＣＨ９を介して導電層７－９と接続され、コンタクトプラグ５－１０は絶縁層３－１１から絶縁層３－１３および導電層７－１１から導電層７－１２を貫通するコンタクトホールＣＨ１０を介して導電層７－１０と接続され、コンタクトプラグ５－１１は絶縁層３－１２から絶縁層３－１３および導電層７－１２を貫通するコンタクトホールＣＨ１１を介して導電層７－１１と接続され、コンタクトプラグ５－１２は絶縁層３－１３を貫通するコンタクトホールＣＨ１２を介して導電層７－１２と接続される（ここでコンタクトホールＣＨ１からコンタクトホールＣＨ１２を区別しないときにはコンタクトホールＣＨとする）。すなわち、各コンタクトホールＣＨおよび各コンタクトプラグ５０はそれぞれ、積層配線構造体１７上面からの深さが異なる。コンタクトプラグ５０はいずれも円柱形であるが、コンタクトプラグ５０の形状は特に限定しない。コンタクトプラグ５０の材料は、例えば、タングステンなどの金属であってもよい。

【0024】

各コンタクトプラグ５０は、絶縁膜６０によってコンタクトホールＣＨが貫通する上層の導電層７０と絶縁されている。コンタクトホールＣＨの少なくとも一部の内側面には絶縁膜６０が円筒状に形成されている。すなわち、コンタクトプラグ５０の少なくとも一部の外側面は、絶縁膜６０で覆われている。絶縁膜６０の材料は、例えば、二酸化シリコン（ＳｉＯ₂）、ＴＥＯＳなどの酸化シリコンであってもよい。

【0025】

［積層配線構造体の製造方法］
図４～図１５を参照して、本実施形態に係る半導体装置の積層配線構造体の製造方法について説明する。図４～図１１は、積層配線構造体１７のパターン形成方法を示す。図１２～図１５は、積層配線構造体１７の配線形成方法を示す。なお図４～図１５では紙面左右方向に異なる深さのコンタクトホールＣＨおよびコンタクトプラグ５０を形成する例を示したが、本実施形態に係る半導体装置の積層配線構造体の製造方法は紙面奥行き方向に適用することもできる。

【0026】

まず図４に示すように、半導体基板１１上に、絶縁層３－１（ＴＥＯＳ膜）、犠牲層２－１（ＳｉＮ膜）、絶縁層３－２（ＴＥＯＳ膜）、犠牲層２－２（ＳｉＮ膜）、絶縁層３－３（ＴＥＯＳ膜）、犠牲層２－３（ＳｉＮ膜）、絶縁層３－４（ＴＥＯＳ膜）、犠牲層２－４（ＳｉＮ膜）、絶縁層３－５（ＴＥＯＳ膜）、犠牲層２－５（ＳｉＮ膜）、絶縁層３－６（ＴＥＯＳ膜）、犠牲層２－６（ＳｉＮ膜）、絶縁層３－７（ＴＥＯＳ膜）、犠牲層２－７（ＳｉＮ膜）、絶縁層３－８（ＴＥＯＳ膜）、犠牲層２－８（ＳｉＮ膜）、絶縁層３－９（ＴＥＯＳ膜）、犠牲層２－９（ＳｉＮ膜）、絶縁層３－１０（ＴＥＯＳ膜）、犠牲層２－１０（ＳｉＮ膜）、絶縁層３－１１（ＴＥＯＳ膜）、犠牲層２－１１（ＳｉＮ膜）、絶縁層３－１２（ＴＥＯＳ膜）、犠牲層２－１２（ＳｉＮ膜）、絶縁層３－１３（ＴＥＯＳ膜）、絶縁層６（アモルファスシリコン膜）を順に成膜して、積層体を形成する（ここで犠牲層２―１から犠牲層２－１２を区別しないときには犠牲層２０とする）。これら犠牲層２０、絶縁層３０、および絶縁層６は、例えば、ＣＶＤ装置を用いて堆積される。交互に積層された絶縁層３０と犠牲層２０とは互いに接するように形成される。絶縁層３－１３の上には絶縁層６が接するように形成される。本実施形態において絶縁層３０の材料はＴＥＯＳ膜を例示したが、絶縁層３０の材料はこれに限定されず、例えば二酸化シリコン（ＳｉＯ₂）であってもよい。犠牲層２０の材料は窒化シリコン膜（ＳｉＮ）を例示したが、犠牲層２０の材料はこれに限定されず、例えばシリコンであってもよい。絶縁層６の材料はアモルファスシリコン膜を例示した。

【0027】

積層体にはコンタクトホールＣＨ７ａ、ＣＨ８ａ、ＣＨ９ａ、ＣＨ１０ａ、ＣＨ１１ａ、ＣＨ１２ａ、ＣＨ７ｂ、ＣＨ８ｂ、ＣＨ９ｂ、ＣＨ１０ｂ、ＣＨ１１ｂ、ＣＨ１２ｂを形成する（ここでコンタクトホールＣＨ７ａからコンタクトホールＣＨ１２ａを区別しないときにはコンタクトホールＣＨａ（第１のホール）、コンタクトホールＣＨ７ｂからコンタクトホールＣＨ１２ｂを区別しないときにはコンタクトホールＣＨｂ（第２のホール）とする）。ここでコンタクトホールＣＨ７ａ、ＣＨ８ａ、ＣＨ９ａ、ＣＨ１０ａ、ＣＨ１１ａ、ＣＨ１２ａは、それぞれ積層配線構造体１７上面からの深さが異なる。ＣＨ７ｂ、ＣＨ８ｂ、ＣＨ９ｂ、ＣＨ１０ｂ、ＣＨ１１ｂ、ＣＨ１２ｂは、それぞれ積層配線構造体１７上面からの深さが異なる。

【0028】

具体的には、コンタクトホールＣＨ７ａおよびコンタクトホールＣＨ７ｂは絶縁層６、絶縁層３－９から絶縁層３－１３および犠牲層２－８から犠牲層２－１２を貫通して絶縁層３－８と接続され、コンタクトホールＣＨ８ａおよびコンタクトホールＣＨ８ｂは絶縁層６、絶縁層３－１０から絶縁層３－１３および犠牲層２－９から犠牲層２－１２を貫通して絶縁層３－９と接続され、コンタクトホールＣＨ９ａおよびコンタクトホールＣＨ９ｂは絶縁層６、絶縁層３－１１から絶縁層３－１３および犠牲層２－１０から犠牲層２－１２を貫通して絶縁層３－１０と接続され、コンタクトホールＣＨ１０ａおよびコンタクトホールＣＨ１０ｂは絶縁層６、絶縁層３－１２から絶縁層３－１３および犠牲層２－１１から犠牲層２－１２を貫通して絶縁層３－１１と接続され、コンタクトホールＣＨ１１ａおよびコンタクトホールＣＨ１１ｂは絶縁層６、絶縁層３－１３および犠牲層２－１２を貫通して絶縁層３－１２と接続され、コンタクトホールＣＨ１２ａおよびコンタクトホールＣＨ１２ｂは絶縁層６を貫通して絶縁層３－１３と接続される。それぞれのコンタクトホールＣＨａ、ＣＨｂは、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、ＲＩＥ）のような異方性エッチングによって形成する。本実施形態においてコンタクトホールＣＨａおよびコンタクトホールＣＨｂは、それぞれ６つの異なる深さのコンタクトホールを有する構成を例示したが、コンタクトホールＣＨａおよびコンタクトホールＣＨｂはそれぞれ１つ以上であればよく、コンタクトホールＣＨａおよびコンタクトホールＣＨｂの深さは同じであってもよい。

【0029】

図５に示すように、まずコンタクトホールＣＨａおよびコンタクトホールＣＨｂを有する積層体（第１層）の絶縁層６の上面（基板１１とは反対側の面（第１面））に樹脂層８を塗布する。樹脂層８は、例えば、インクジェットで滴下またはスピンコートで塗布してもよい。樹脂層８の材料は、例えば、ＮＩＬレジストであってもよく、ＵＶ硬化性を有する感光剤入りの樹脂であってもよい。樹脂層８の材料は、例えば、アクリルモノマーに光開始剤が含まれ界面活性剤が添加されたものであってもよい。

【0030】

絶縁層６の上面に塗布した樹脂層８は、ナノインプリントリソグラフィによって、積層体に形成されたコンタクトホールＣＨａおよびコンタクトホールＣＨｂに埋め込まれる。さらに樹脂層８の上面は、ナノインプリントリソグラフィによって一部平坦化され、一部パターニングされる。ナノインプリントリソグラフィには、一部は平坦であり、一部に凹部を有するテンプレートを用いる。樹脂層８にテンプレートを押印することによって、樹脂層８のコンタクトホールＣＨｂの上は平坦化され、樹脂層８のコンタクトホールＣＨ７ａの上には凸部８－１、ＣＨ８ａの上には凸部８－２、ＣＨ９ａの上には凸部８－３、ＣＨ１０ａの上には凸部８－４、ＣＨ１１ａの上には凸部８－５、ＣＨ１２ａの上には凸部８－６を有するパターンが形成される（凸部８－１から凸部８－６を区別しないときには凸部８０とする）。

【0031】

凸部８０の水平方向における断面は、コンタクトホールＣＨａの絶縁層６の上面（基板１１とは反対側の面（第１面））における開口より小さく、コンタクトホールＣＨａの開口の上に配置される。すなわち、凸部８０の水平方向における径は、コンタクトホールＣＨａの絶縁層６の上面（基板１１とは反対側の面（第１面））における径より小さい。なお、径とは、例えば最大径を表してもよい。凸部８０の水平方向における断面がコンタクトホールＣＨａの絶縁層６の上面（基板１１とは反対側の面（第１面））における開口より小さいことから、凸部８０の中心とコンタクトホールＣＨａの中心とがずれたとしても、凸部８０をコンタクトホールＣＨａの開口の上からはみ出ることなく配置することができる。それぞれの凸部８０は、絶縁層６の上面（基板１１とは反対側の面（第１面））からの高さが略同じである。凸部８０の鉛直方向における高さはとくに限定しないが、後述する保護層９の厚さＨ２より高い。凸部８０の径とは水平方向における断面の最大幅を示し、コンタクトホールＣＨａの径とは絶縁層６の上面（基板１１とは反対側の面（第１面））における開口の最大幅を示す。

【0032】

図６に示すように、樹脂層８の上面（基板１１とは反対側の面）に保護層９を形成する。保護層９は、例えば、スピンコートによって塗布してもよい。保護層９の材料は、例えば、二酸化シリコン（ＳｉＯ₂）、ＳＯＧ（Ｓｐｉｎ－Ｏｎ－Ｇｌａｓｓ）などの塗布型酸化膜であってもよい。保護層９は、樹脂層８の上面に配置される凸部８０を覆うように形成される。保護層９の上面（基板１１とは反対側の面）は略平坦化される。

【0033】

図７に示すように、保護層９の一部を第１のエッチングによって除去する。第１のエッチングは、例えば、ＣＦ系ガスおよび酸素系ガスを用いたＲＩＥであってもよい。樹脂層８は、保護層９に対して第１のエッチングにおける選択比が高い。このため保護層９は選択的にエッチングすることができる。保護層９の一部を除去することによって保護層９の厚さはＨ２となり、凸部８０の一部は保護層９の上面（基板１１とは反対側の面（第１面））に露出される。

【0034】

図８に示すように、凸部８０と接続するコンタクトホールＣＨａの中の樹脂層８を第２のエッチングによって除去する。第２のエッチングは、例えば、ＣＦ系ガスおよび酸素系ガスを用いたＲＩＥであってもよい。保護層９は、樹脂層８に対して第２のエッチングにおける選択比が高い。このため、樹脂層８は選択的にエッチングすることができる。保護層９をマスクとして、保護層９の上面（基板１１とは反対側の面（第１面））に露出する凸部８０と接続するコンタクトホールＣＨａの中の樹脂層８を除去することができる。図８において保護層９は一部残存している。

【0035】

図９に示すように、コンタクトホールＣＨａの下の犠牲層２０および絶縁層３０を第３のエッチングによって除去する。第３のエッチングは、例えば、ＣＦ系ガスを用いたＲＩＥであってもよい。保護層９および樹脂層８は、犠牲層２０および絶縁層３０に対して第３のエッチングにおける選択比が高い。このため、犠牲層２０および絶縁層３０は選択的にエッチングすることができる。保護層９および樹脂層８をマスクとして、保護層９および樹脂層８の開口からコンタクトホールＣＨａの下の犠牲層２０および絶縁層３０を除去することで、コンタクトホールＣＨａに連通するコンタクトホールＣＨｃ（第３のホール）を形成することができる。

【0036】

図９においては、深さの異なるそれぞれのコンタクトホールＣＨａの下に、６層の犠牲層２０および６層の絶縁層３０を除去して同じ深さ（第３の深さ）のコンタクトホールＣＨｃ（第３のホール）を形成することで、深さの異なるＣＨ１ｂ、ＣＨ２ｂ、ＣＨ３ｂ、ＣＨ４ｂ、ＣＨ５ｂ、ＣＨ６ｂ（ここでコンタクトホールＣＨ１ｂからコンタクトホールＣＨ６ｂを区別しないときにはコンタクトホールＣＨｂとする）を形成する例を示した。具体的には、コンタクトホールＣＨ１ｂはコンタクトホールＣＨ７ａの下の絶縁層３－３から絶縁層３－８および犠牲層２－２から犠牲層２－７を除去して絶縁層３－２と接続し、コンタクトホールＣＨ２ｂはコンタクトホールＣＨ８ａの下の絶縁層３－４から絶縁層３－９および犠牲層２－３から犠牲層２－８を除去して絶縁層３－３と接続し、コンタクトホールＣＨ３ｂはコンタクトホールＣＨ９ａの下の絶縁層３－５から絶縁層３－１０および犠牲層２－４から犠牲層２－９を除去して絶縁層３－４と接続し、コンタクトホールＣＨ４ｂはコンタクトホールＣＨ１０ａの下の絶縁層３－６から絶縁層３－１１および犠牲層２－５から犠牲層２－１０を除去して絶縁層３－５と接続し、コンタクトホールＣＨ５ｂはコンタクトホールＣＨ１１ａの下の絶縁層３－７から絶縁層３－１２および犠牲層２－６からおよび犠牲層２－１１を除去して絶縁層３－６と接続し、コンタクトホールＣＨ６ｂはコンタクトホールＣＨ１２ａの下の絶縁層３－８から絶縁層３－１３および犠牲層２－７からおよび犠牲層２－１２を除去して絶縁層３－７と接続する。しかしながらこれに限定されず、犠牲層２０および絶縁層３０の除去する層数は適宜調整することができる。

【0037】

ここで、図９におけるコンタクトホールＣＨｃの積層方向の深さがＨ１、図７における凸部８０を露出する保護層９の膜厚がＨ２、コンタクトホールＣＨｃを形成するときの犠牲層２０および６層の絶縁層３０のエッチングレートがＲ１、コンタクトホールＣＨｃを形成するときの保護層９のエッチングレートがＲ２であるとき、Ｈ２＞（Ｒ２／Ｒ１）×Ｈ１の関係を満たす。

【0038】

図１０に示すように、コンタクトホールＣＨｂの中および積層体（絶縁膜基板）の絶縁層６の上面（基板１１とは反対側の面（第１面））に残存する樹脂層８をアッシングによって除去する。

【0039】

図１１に示すように、絶縁層６を第４のエッチングによって除去する。第４のエッチングは、例えば、ＨＢｒ系ガスを用いたＲＩＥであってもよい。絶縁層６は、絶縁層３０に対して第４のエッチングにおける選択比が高い。このため絶縁層６は、絶縁層３０をエッチングストッパとして選択的にエッチングすることができる。

【0040】

本実施形態に係る積層配線構造体のパターン形成方法においては、ナノインプリントリソグラフィによって樹脂層８の上面を平坦化およびパターニングをすることによって、深さが浅いコンタクトホールが配置されている領域と深いコンタクトホールが配置されている領域、または、コンタクトホールが密に配置されている領域と粗に配置されている領域などであっても、コンタクトホールの寸法変動を抑制することができる。また、保護層９と樹脂層８の積層マスク構造によるコンタクトホールＣＨｃの形成が可能となるため、マスクの残膜不足が解消し、コンタクトホールの微細化が可能になる。

【0041】

図１２に示すように、積層体の上面、コンタクトホールＣＨｂの内側面および底部には、絶縁膜６０が形成される。絶縁膜６０は例えば酸化シリコンであってもよく、ＣＶＤ装置を用いて堆積される。

【0042】

図１３に示すように、コンタクトホールＣＨｂの内側に絶縁体９０が形成される。絶縁体９０は例えばアモルファスシリコンであってもよく、ＣＶＤ装置を用いて堆積されてもよい。

【0043】

図１４に示すように、犠牲層２０が配置される領域に導電層７０を形成する。積層体の所定領域に図示しないスリットを掘り下げ、そのスリットより、積層体に含まれる犠牲層２０を一括して除去する。その結果、犠牲層２０が存在していた部分に空洞が生じる。そして、その空洞にタングステン等の金属を埋め込むことによって、導電層７０が形成される。

【0044】

図１５に示すように、コンタクトホールＣＨｂの内側の絶縁体９０と、積層体の上面およびコンタクトホールの底部の絶縁膜６０と、それぞれのコンタクトホールＣＨｂが接続する絶縁層３０と、をＲＩＥのような異方性エッチングによって除去する。エッチングは、例えば、絶縁体９０はＨＢｒ系ガス、絶縁膜６０はＣＦ系ガスおよび酸素系ガスを用いたＲＩＥであってもよい。絶縁体９０の下に位置する絶縁膜６０および絶縁層３０を除去することで、コンタクトホールＣＨの内側面には絶縁膜６０が残る。

【0045】

底部に対応する導電層７０を露出するコンタクトホールＣＨには、例えばタングステンなどの金属を埋め込むことで、図３に示すコンタクトプラグ５０が形成される。

【0046】

本実施形態に係る積層配線構造体の配線形成方法においては、製造効率を向上し且つ信頼性を向上することができる。

【0047】

＜第２実施形態＞
本実施形態に係る積層配線構造体の構成は、第１実施形態に係る積層配線構造体の構成と同じである。本実施形態に係る積層配線構造体の製造方法は、樹脂層の形成方法以外、第１実施形態に係る積層配線構造体の製造方法と同じである。第１実施形態と同じである説明は省略し、ここでは第１実施形態に係る積層配線構造体の製造方法と相違する部分について説明する。

【0048】

［積層配線構造体の製造方法］
図１６および図１７を参照して、本実施形態に係る樹脂層の形成方法について説明する。

【0049】

図１６に示すように、まずコンタクトホールＣＨａおよびコンタクトホールＣＨｂを有する積層体（絶縁膜基板）の絶縁層６の上面（基板１１とは反対側の面（第１面））に樹脂層８ａを塗布する。樹脂層８ａは、例えば、スピンコートで塗布してもよい。樹脂層８ａの材料は、例えば、レジストであってもよく、光硬化性を有する感光剤入りの樹脂であってもよい。樹脂層８ａの材料は、例えば、ポリヒドロキシスチレン樹脂にアセタールまたはアルキル基などの保護基を導入した材料に光酸発生剤が添加されたものであってもよい。絶縁層６の上面に塗布した樹脂層８ａは、積層体に形成されたコンタクトホールＣＨａおよびコンタクトホールＣＨｂに埋め込まれる。樹脂層８ａの上面は、積層体（絶縁膜基板）に配置されるコンタクトホールＣＨａおよびコンタクトホールＣＨｂの深さによって段差が形成される。

【0050】

図１７に示すように、樹脂層８ａの上面（基板１１とは反対側の面（第１面））に樹脂層８ｂを塗布する。樹脂層８ａと樹脂層８ｂとは異なる樹脂材料を含む。樹脂層８ｂは、例えば、インクジェットで塗布してもよい。樹脂層８ｂの材料は、例えば、ＮＩＬレジストであってもよく、ＵＶ硬化性を有する感光剤入りの樹脂であってもよい。樹脂層８ｂの材料は、例えば、アクリルモノマーに光開始剤が含まれ界面活性剤が添加されたものであってもよい。

【0051】

樹脂層８ａの上面に塗布した樹脂層８ｂは、ナノインプリントリソグラフィによって、樹脂層８ａの上面に形成された段差に埋め込まれる。さらに樹脂層８ｂの上面は、ナノインプリントリソグラフィによって一部平坦化され、一部パターニングされる。ナノインプリントリソグラフィには、一部は平坦であり、一部に凹部を有するテンプレートを用いる。樹脂層８ｂにテンプレートを押印することによって、樹脂層８ｂのコンタクトホールＣＨｂの上は平坦化され、樹脂層８ｂのコンタクトホールＣＨ７ａの上には凸部８－１、ＣＨ８ａの上には凸部８－２、ＣＨ９ａの上には凸部８－３、ＣＨ１０ａの上には凸部８－４、ＣＨ１１ａの上には凸部８－５、ＣＨ１２ａの上には凸部８－６を有するパターンが形成される（凸部８－１から凸部８－６を区別しないときには凸部８０とする）。

【0052】

本実施形態に係る積層配線構造体のパターン形成方法においては、まず樹脂層８ａを絶縁層６の上面に塗布することによって、積層体に形成されたコンタクトホールＣＨａおよびコンタクトホールＣＨｂを埋め込むことができる。樹脂層８ｂにナノインプラントリソグラフィを行う際、下層がより平坦化されていることからテンプレートを押印するときに摩擦が少なくなり、アライメントがより取りやすくなる。したがって、本実施形態に係る積層配線構造体の配線形成方法においては、製造効率を向上し且つ信頼性を向上することができる。

【0053】

＜第３実施形態＞
本実施形態に係る積層配線構造体の構成は、第１実施形態に係る積層配線構造体の構成と同じである。本実施形態に係る積層配線構造体の製造方法は、樹脂層の形成方法以外、第１実施形態に係る積層配線構造体の製造方法と同じである。第１実施形態と同じである説明は省略し、ここでは第１実施形態に係る積層配線構造体の製造方法と相違する部分について説明する。

【0054】

［積層配線構造体の製造方法］
図１８および図１９を参照して、本実施形態に係る樹脂層の形成方法について説明する。

【0055】

まず第２実施形態に示すように、まずコンタクトホールＣＨａおよびコンタクトホールＣＨｂを有する積層体（絶縁膜基板）の絶縁層６の上面（基板１１とは反対側の面（第１面））に樹脂層８ａを塗布する。

【0056】

図１８に示すように、樹脂層８ａの上面（基板１１とは反対側の面（第１面））に樹脂層８ｃを塗布する。樹脂層８ａと樹脂層８ｂと樹脂層８ｃとはそれぞれ異なる樹脂材料を含む。樹脂層８ｃは、例えば、スピンコートで塗布してもよい。樹脂層８ｃの材料は、例えば、非感光性樹脂であってもよい。

【0057】

樹脂層８ａの上面に塗布した樹脂層８ｃは、ナノインプリントリソグラフィによって、樹脂層８ａの上面に形成された段差を平坦化する。ナノインプリントリソグラフィには、全面が略平坦であるブランクテンプレートを用いる。樹脂層８ｃにブランクテンプレートを押印することによって、樹脂層８ｃのコンタクトホールＣＨ７ａおよびコンタクトホールＣＨｂの上は平坦化される。

【0058】

図１９に示すように、樹脂層８ｃの上面（基板１１とは反対側の面（第１面））に樹脂層８ｂを塗布する。樹脂層８ｂの材料およびナノインプリントリソグラフィによるパターニングは第２実施形態と同様であることからここでは省略する。

【0059】

本実施形態に係る積層配線構造体のパターン形成方法においては、樹脂層８ｃを樹脂層８ａの上面に塗布して、ナノインプリントリソグラフィによって平坦化する。樹脂層８ｂにナノインプラントリソグラフィを行う際、下層の樹脂層８ｃがより平坦化されていることからテンプレートを押印するときに摩擦が少なくなり、アライメントがより取りやすくなる。したがって、本実施形態に係る積層配線構造体の配線形成方法においては、製造効率を向上し且つ信頼性を向上することができる。

【0060】

以上、本発明について図面を参照しながら説明したが、本発明は上記の実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施形態の半導体装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。さらに、上述した各実施形態は、相互に矛盾がない限り適宜組み合わせが可能であり、各実施形態に共通する技術事項については、明示の記載がなくても各実施形態に含まれる。

【0061】

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0062】

１０：半導体装置、１１：半導体基板、１６：メモリセルアレイ、１７：積層配線構造体、１８：周辺回路、１９：パッド列、２０：犠牲層、３０：絶縁層、４０：メモリピラー、５０：コンタクトプラグ、６０：絶縁膜、７０：導電層、８０：凸部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】