特開 2023-141310 ドライバ回路及び電力変換システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023141310

(43)【公開日】2023-10-05

(54)【発明の名称】ドライバ回路及び電力変換システム

(51)【国際特許分類】

   H02M 1/08 20060101AFI20230928BHJP

   H02M 3/155 20060101ALI20230928BHJP

   H02M 7/48 20070101ALI20230928BHJP

【ＦＩ】

H02M1/08 A

H02M3/155 H

H02M7/48 E

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022047558

(22)【出願日】2022-03-23

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】山中 祐司

【テーマコード（参考）】

5H730

5H740

5H770

【Ｆターム（参考）】

5H730AA02

5H730AA10

5H730AA14

5H730AS05

5H730AS13

5H730BB13

5H730DD03

5H730DD04

5H730FD21

5H730FF01

5H730FF05

5H730FG01

5H740BA11

5H740BA12

5H740BB10

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740MM02

5H770AA01

5H770AA05

5H770AA15

5H770DA44

5H770GA01

5H770GA06

5H770HA03X

5H770HA19X

(57)【要約】

【課題】一つの実施形態は、スイッチング素子を適切に駆動できるドライバ回路及び電力変換システムを提供することを目的とする。
【解決手段】一つの実施形態によれば、駆動回路と監視回路と制御回路とを有するドライバ回路が提供される。駆動回路は、第１の電流源を含む。駆動回路は、第１の電流源をスイッチング素子の制御端子に接続して、スイッチング素子を駆動する。監視回路は、スイッチング素子の両端電圧の変化開始から変化終了までの時間を監視する。制御回路は、監視された時間に応じてスイッチング素子の両端電圧のスルーレートが目標値に近づくように第１の電流源の電流値を制御する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の電流源を含み、前記第１の電流源をスイッチング素子の制御端子に接続して前記スイッチング素子を駆動する駆動回路と、
前記スイッチング素子の両端電圧の変化開始から変化終了までの時間を監視する監視回路と、
前記監視された時間に応じて前記スイッチング素子の両端電圧のスルーレートが目標値に近づくように前記第１の電流源の電流値を制御する制御回路と、
を備えたドライバ回路。

【請求項2】

前記監視回路は、前記両端電圧が第１の閾値を下回ってから第２の閾値を下回るまでの時間を監視し、
前記制御回路は、前記両端電圧のスルーレートが第１の目標値に近づくように前記第１の電流源の電流値を制御する
請求項１に記載のドライバ回路。

【請求項3】

前記監視回路は、前記両端電圧が前記第２の閾値を上回ってから前記第１の閾値を上回るまでの時間を監視し、
前記制御回路は、前記両端電圧のスルーレートが第２の目標値に近づくように前記第１の電流源の電流値を制御する
請求項２に記載のドライバ回路。

【請求項4】

前記監視回路は、第１の期間に、前記両端電圧の変化開始から変化終了までの時間を監視し、
前記制御回路は、前記第１の期間に、前記第１の電流源の電流値を第１の電流値に制御し、前記第１の期間より後の第２の期間に、前記第１の電流源の電流値を前記第１の電流値より大きい第３の電流値に制御する
請求項１に記載のドライバ回路。

【請求項5】

前記監視回路は、第１の期間に、前記両端電圧の変化開始から変化終了までの時間を監視し、
前記制御回路は、前記第１の期間に、前記第１の電流源の電流値を第１の電流値に制御し、前記第１の期間より前の第３の期間に、前記第１の電流源の電流値を前記第１の電流値より大きい第４の電流値に制御する
請求項１に記載のドライバ回路。

【請求項6】

前記監視回路は、第１の期間に、前記両端電圧の変化開始から変化終了までの時間を監視し、
前記制御回路は、前記第１の期間に、前記第１の電流源の電流値を第１の電流値に制御し、前記第１の期間より前の第３の期間に、前記第１の電流源の電流値を前記第１の電流値より大きい第４の電流値に制御し、前記第１の期間より後の第２の期間に、前記第１の電流源の電流値を前記第１の電流値より大きい第３の電流値に制御する
請求項１に記載のドライバ回路。

【請求項7】

前記監視回路は、第１の期間に、前記両端電圧の変化開始から変化終了までの時間を監視し、前記第１の期間に監視された時間に応じて前記スイッチング素子の両端電圧のスルーレートが第１の目標値に近づくように前記第１の電流源の電流値を制御するとともにスルーレートの目標値を第２の目標値に定め、前記第１の期間より後の第４の期間に、前記両端電圧の変化開始から変化終了までの時間を監視し、前記第４の期間に監視された時間に応じて前記スイッチング素子の両端電圧のスルーレートが前記第２の目標値に近づくように前記第１の電流源の電流値を制御する
請求項１に記載のドライバ回路。

【請求項8】

前記監視回路は、
前記スイッチング素子の一端の電圧と他端の電圧との差分電圧を求める差分回路と、
前記差分電圧を第１の閾値と比較する第１の比較回路と、
前記差分電圧を前記第１の閾値より低い第２の閾値と比較する第２の比較回路と、
前記第１の比較回路の比較結果と前記第２の比較回路の比較結果とに応じて、前記スイッチング素子の両端電圧の変化開始から変化終了までの時間を測定する測定回路と、
を有する
請求項１に記載のドライバ回路。

【請求項9】

スイッチング素子を含むスイッチング回路と、
前記スイッチング素子を駆動する請求項１から８のいずれか１項に記載のドライバ回路と、
を備えた電力変換システム。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、ドライバ回路及び電力変換システムに関する。

【背景技術】

【0002】

スイッチング回路及びドライバ回路を有する電力変換システムでは、ドライバ回路で生成するゲート信号でスイッチング回路におけるスイッチング素子が駆動される。このとき、ドライバ回路がスイッチング素子を適切に駆動することが望まれる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第５９６１０４２号公報

【特許文献2】特開２００９－６５４８５号公報

【特許文献3】特許第３１７５６８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、スイッチング素子を適切に駆動できるドライバ回路及び電力変換システムを提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、駆動回路と監視回路と制御回路とを有するドライバ回路が提供される。駆動回路は、第１の電流源を含む。駆動回路は、第１の電流源をスイッチング素子の制御端子に接続して、スイッチング素子を駆動する。監視回路は、スイッチング素子の両端電圧の変化開始から変化終了までの時間を監視する。制御回路は、監視された時間に応じてスイッチング素子の両端電圧のスルーレートが目標値に近づくように第１の電流源の電流値を制御する。

【図面の簡単な説明】

【0006】

【図1】実施形態にかかるドライバ回路を含む電力変換システムの構成を示す回路図。

【図2】実施形態における差分回路及び２つの比較回路の構成を示す回路図。

【図3】実施形態における測定回路の構成を示す回路図。

【図4】実施形態にかかるドライバ回路の動作を示す波形図。

【図5】実施形態におけるスイッチング素子の両端電圧の立ち上がり時のドライバ回路の動作を示す波形図。

【図6】実施形態におけるスイッチング素子の両端電圧の立ち下がり時のドライバ回路の動作を示す波形図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかるドライバ回路を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

【0008】

（実施形態）
実施形態にかかるドライバ回路は、スイッチング素子を含むスイッチング回路とともに電力変換システムに適用され、スイッチング素子を駆動するが、スイッチング素子を適切に駆動するための工夫が施される。ドライバ回路１０を含む電力変換システム１は、図１に示すように構成され得る。図１は、ドライバ回路１０を含む電力変換システム１の構成を示す回路図である。

【0009】

電力変換システム１は、電源ＰＳ及び負荷ＬＤの間に接続される。電力変換システム１は、電源ＰＳからの電力を用いて所定の電力が生成し、生成された所定の電力を負荷ＬＤに出力する。電力変換システム１がモータドライバであってもよく、電源ＰＳが直流電源であってもよく、負荷ＬＤがモータであってもよい。あるいは、電力変換システム１がＤＣＤＣコンバータであってもよく、電源ＰＳが直流電源であってもよく、負荷ＬＤが半導体集積回路であってもよい。

【0010】

電力変換システム１は、ドライバ回路１０及びスイッチング回路２０を有する。スイッチング回路２０は、ハイサイドのスイッチング素子ＳＷＨとローサイドのスイッチング素子ＳＷＨＬとを含む。ドライバ回路１０は、スイッチング素子ＳＷＨを駆動するためのハイサイドのドライバ回路１４－１と、スイッチング素子ＳＷＬを駆動するためのローサイドのドライバ回路１４－２とを含む。

【0011】

ドライバ回路１０において、各ドライバ回路１４は、駆動回路１１、監視回路１２及び制御回路１３を有する。駆動回路１１は、電流源１１１，１１４を含み、電流源１１１，１１４をスイッチング素子ＳＷの制御端子に接続してスイッチング素子ＳＷを駆動する。監視回路１２は、スイッチング素子ＳＷの両端電圧の変化開始から変化終了までの時間を監視する。制御回路１３は、監視された時間に応じてスイッチング素子ＳＷの両端電圧のスルーレートが目標値に近づくように電流源１１１，１１４の電流値を制御する。これにより、スイッチング素子ＳＷの両端電圧の遷移時のスルーレートを、ＥＭＩノイズが許容範囲内に収まり且つ電力損失が要求レベル以下に抑制されるような適正範囲に制御でき、スイッチング素子を適切に駆動できる。

【0012】

スイッチング回路２０は、電源ＰＳと負荷ＬＤとの間に接続され、ドライバ回路１０と負荷ＬＤとの間に接続される。ドライバ回路１０は、スイッチング回路２０を駆動する。スイッチング回路２０は、駆動されることで、所定の電力を生成して負荷ＬＤへ供給する。

【0013】

スイッチング回路２０は、ハイサイドのスイッチング素子ＳＷＨとローサイドのスイッチング素子ＳＷＬとを有する。それに応じて、ドライバ回路１０は、ハイサイドのドライバ回路１４－１とローサイドのドライバ回路１４－２とを含む。

【0014】

ハイサイドのスイッチング素子ＳＷＨは、ノードＮ１と電源ＰＳとの間に接続され、ローサイドのスイッチング素子ＳＷＬは、ノードＮ１と基準電位（例えば、グランド電位）との間に接続される。スイッチング回路２０は、スイッチング素子ＳＷＨとスイッチング素子ＳＷＬとが相補的に駆動されることで、負荷ＬＤに所定の電力を供給する。

【0015】

ハイサイドのスイッチング素子ＳＷＨは、ノードＮ１と電源ＰＳとの間に接続される。スイッチング素子ＳＷＨは、例えば、ＮＭＯＳトランジスタであり、ソースがノードＮ１に接続され、ドレインが電源ＰＳに接続される。スイッチング素子ＳＷＨは、ソース、ドレイン、ゲートが、それぞれ、ドライバ回路１０におけるハイサイドのドライバ回路１４－１に接続される。

【0016】

ローサイドのスイッチング素子ＳＷＬは、ノードＮ１と基準電位（例えば、グランド電位）との間に接続される。スイッチング素子ＳＷＬは、例えば、ＮＭＯＳトランジスタであり、ソースが基準電位（例えば、グランド電位）に接続され、ドレインがノードＮ１に接続される。スイッチング素子ＳＷＬは、ソース、ドレイン、ゲートが、それぞれ、ドライバ回路１０におけるローサイドのドライバ回路１４－２に接続される。

【0017】

なお、各スイッチング素子ＳＷＨ，ＳＷＬは、ＮＭＯＳトランジスタである代わりにＰＭＯＳトランジスタであってもよい。例えば、端子ＶｇＨとＰＭＯＳトランジスタのゲートとの間にインバータを挿入して端子ＶｇＨからの信号の論理を反転させれば同様の動作を実現可能である。あるいは、各スイッチング素子ＳＷＨ，ＳＷＬは、ＮＭＯＳトランジスタである代わりにＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）であってもよい。この場合、ドレインをコレクタ、ソースをエミッタと読み替えることで上記の説明を流用できる。

【0018】

スイッチング素子ＳＷＨは、ソースがドライバ回路１０のノードＶｓＨを介してドライバ回路１４－１の監視回路１２に接続され、ドレインがドライバ回路１０のノードＶｄＨを介してドライバ回路１４－１の監視回路１２に接続され、ゲートがドライバ回路１０のノードＶｇＨを介してドライバ回路１４－１の駆動回路１１に接続される。

【0019】

スイッチング素子ＳＷＬは、ソースがドライバ回路１０のノードＶｓＨを介してドライバ回路１４－２の監視回路１２に接続され、ドレインがドライバ回路１０のノードＶｄＨを介してドライバ回路１４－２の監視回路１２に接続され、ゲートがドライバ回路１０のノードＶｇＨを介してドライバ回路１４－２の駆動回路１１に接続される。

【0020】

駆動回路１１は、電流源１１１、スイッチ１１２、スイッチ１１３、電流源１１４を有する。

【0021】

電流源１１１は、一端が電源端子ＶＤＤを介して外部の電源Ｅに接続され、他端がスイッチ１１２の一端に接続され、制御端子が制御回路１３に接続されている。電源Ｅは、直流電圧Ｅを供給する。

【0022】

スイッチ１１２は、一端が電流源１１１に接続され、他端がノード１１５及び端子ＶｇＨを介してスイッチング素子ＳＷのゲートに接続されている。

【0023】

スイッチ１１３は、一端が電流源１１４に接続され、他端がノード１１５及び端子ＶｇＨを介してスイッチング素子ＳＷのゲートに接続されている。

【0024】

電流源１１４は、一端がスイッチ１１３の一端に接続され、他端が基準電位（例えば、グランド電位）に接続され、制御端子が制御回路１３に接続されている。電流源１１４の他端は、基準端子ＧＮＤを介して外部の基準電位（例えば、グランド電位）に接続されてもよい。

【0025】

ハイサイドのドライバ回路１４－１の駆動回路１１において、スイッチ１１２がオン状態に維持されスイッチ１１３がオフ状態に維持されることで、電流源１１１が電流をスイッチング素子ＳＷＨのゲートに流し出し、スイッチング素子ＳＷＨのゲートに電荷を充電させる。駆動回路１１では、スイッチ１１２がオフ状態に維持されスイッチ１１３がオン状態に維持されることで、電流源１１４で電流をスイッチング素子ＳＷＨのゲートから吸い込み、スイッチング素子ＳＷＨのゲートから電荷を放電させる。すなわち、駆動回路１１は、電流源１１１又は電流源１１４をスイッチング素子ＳＷＨのゲートに接続してスイッチング素子ＳＷＨを駆動する。

【0026】

ローサイドのドライバ回路１４－２の駆動回路１１において、スイッチ１１２がオン状態に維持されスイッチ１１３がオフ状態に維持されることで、電流源１１１が電流をスイッチング素子ＳＷＬのゲートに流し出し、スイッチング素子ＳＷＬのゲートに電荷を充電させる。駆動回路１１では、スイッチ１１２がオフ状態に維持されスイッチ１１３がオン状態に維持されることで、電流源１１４で電流をスイッチング素子ＳＷＬのゲートから吸い込み、スイッチング素子ＳＷＬのゲートから電荷を放電させる。すなわち、駆動回路１１は、電流源１１１又は電流源１１４をスイッチング素子ＳＷＬのゲートに接続してスイッチング素子ＳＷＬを駆動する。

【0027】

監視回路１２は、スイッチング素子ＳＷの両端電圧Ｖｄｓの変化開始から変化終了までの時間を監視する。監視回路１２は、差分回路１２１、比較回路１２２、比較回路１２３、測定回路１２４を有する。

【0028】

差分回路１２１は、スイッチング回路２０と比較回路１２２、比較回路１２３との間に接続される。差分回路１２１は、スイッチング素子ＳＷのソース電圧とドレイン電圧とをそれぞれ受け、ソース電圧とドレイン電圧との差分を取ることでスイッチング素子ＳＷの両端電圧Ｖｄｓを求める。差分回路１２１は、スイッチング素子ＳＷの両端電圧Ｖｄｓを比較回路１２２、比較回路１２３へそれぞれ供給する。

【0029】

差分回路１２１は、図２に示すように構成され得る。図２は、差分回路１２１及び２つの比較回路１２２，１２３の構成を示す回路図である。差分回路１２１は、差動増幅器１２１ａ，１２１ｂ及び抵抗素子Ｒ１～Ｒ１０を有する。

【0030】

差動増幅器１２１ａは、反転入力端子が抵抗素子Ｒ３、端子ＶｄＨ（又はＶｄＬ）経由でスイッチング素子ＳＷのドレインに接続されるとともに抵抗素子Ｒ２を介して基準電位に接続される。非反転入力端子が、抵抗素子Ｒ４、端子ＶｓＨ（又はＶｓＬ）経由でスイッチング素子ＳＷのソースに接続されるとともに、抵抗素子Ｒ５を介してバイアス電圧Ｖ_Ｂに接続され、抵抗素子Ｒ６を介して基準電位に接続される。出力端子が、比較回路１２２に接続されるとともに、抵抗素子Ｒ１を介して反転入力端子に接続される。これにより、差動増幅器１２１ａは、スイッチング素子ＳＷのドレイン電圧とソース電圧との差分を取って両端電圧Ｖｄｓとして比較回路１２２へ出力する。

【0031】

差動増幅器１２１ｂは、反転入力端子が抵抗素子Ｒ８、端子ＶｓＨ（又はＶｓＬ）経由でスイッチング素子ＳＷのソースに接続されるとともに、抵抗素子Ｒ８，Ｒ４，Ｒ５を介してバイアス電圧Ｖ_Ｂに接続され、抵抗素子Ｒ８，Ｒ４，Ｒ６を介して基準電位に接続される。非反転入力端子が、抵抗素子Ｒ９、端子ＶｄＨ（又はＶｄＬ）経由でスイッチング素子ＳＷのドレインに接続されるとともに抵抗素子Ｒ１０を介して基準電位に接続される。出力端子が、比較回路１２３に接続されるとともに、抵抗素子Ｒ７を介して反転入力端子に接続される。これにより、差動増幅器１２１ｂは、スイッチング素子ＳＷのドレイン電圧とソース電圧との差分を取って両端電圧Ｖｄｓとして比較回路１２３へ出力する。

【0032】

なお、抵抗素子Ｒ１～Ｒ１０は、抵抗値が互に均等でもよい。

【0033】

図１に示す比較回路１２２は、差分回路１２１と測定回路１２４との間に接続される。比較回路１２２は、スイッチング素子ＳＷの両端電圧Ｖｄｓを差分回路１２１から受ける。比較回路１２２には、閾値Ｖｔｈ１が予め設定されている。閾値Ｖｔｈ１は、スイッチング素子ＳＷの両端電圧ＶｄｓのＨレベルに対応する。比較回路１２２は、スイッチング素子ＳＷの両端電圧Ｖｄｓを閾値Ｖｔｈ１と比較する。これにより、比較回路１２２は、スイッチング素子ＳＷの両端電圧ＶｄｓのＨレベルからＬレベルへの遷移開始タイミング又はＬレベルからＨレベルへの遷移終了タイミングで比較結果を反転させる。

【0034】

比較回路１２２は、図２に示すように構成され得る。比較回路１２２は、コンパレータ１２２ａ及びラッチ回路１２２ｂを有する。コンパレータ１２２ａは、非反転入力端子が差分回路１２１に接続され、反転入力端子が閾値Ｖｔｈ１に接続される。コンパレータ１２２ａは、スイッチング素子ＳＷの両端電圧Ｖｄｓを差分回路１２１から受ける。コンパレータ１２２ａは、スイッチング素子ＳＷの両端電圧Ｖｄｓが閾値Ｖｔｈ１より高ければＨレベルを出力し、スイッチング素子ＳＷの両端電圧Ｖｄｓが閾値Ｖｔｈ１より低ければＬレベルを出力する。

【0035】

図１に示す比較回路１２３は、差分回路１２１と測定回路１２４との間に接続される。比較回路１２３は、スイッチング素子ＳＷの両端電圧Ｖｄｓを差分回路１２１から受ける。比較回路１２３には、閾値Ｖｔｈ２が予め設定されている。閾値Ｖｔｈ２は、閾値Ｖｔｈ１より低い。閾値Ｖｔｈ２は、スイッチング素子ＳＷの両端電圧ＶｄｓのＬレベルに対応する。比較回路１２３は、スイッチング素子ＳＷの両端電圧Ｖｄｓを閾値Ｖｔｈ２と比較する。これにより、比較回路１２３は、スイッチング素子ＳＷの両端電圧ＶｄｓのＬレベルからＨレベルへの遷移開始タイミング又はＨレベルからＬレベルへの遷移終了タイミングで比較結果を反転させる。

【0036】

比較回路１２３は、図２に示すように構成され得る。比較回路１２３は、コンパレータ１２３ａ及びラッチ回路１２３ｂを有する。コンパレータ１２３ａは、反転入力端子が差分回路１２１に接続され、非反転入力端子が閾値Ｖｔｈ２に接続される。コンパレータ１２３ａは、スイッチング素子ＳＷの両端電圧Ｖｄｓを差分回路１２１から受ける。コンパレータ１２３ａは、スイッチング素子ＳＷの両端電圧Ｖｄｓが閾値Ｖｔｈ２より高ければＬレベルを出力し、スイッチング素子ＳＷの両端電圧Ｖｄｓが閾値Ｖｔｈ２より低ければＨレベルを出力する。

【0037】

図１に示す測定回路１２４は、比較回路１２２の比較結果と比較回路１２３の比較結果とに応じて、スイッチング素子ＳＷの両端電圧の変化開始から変化終了までの時間を測定する。スイッチング素子ＳＷの両端電圧ＶｄｓがＨレベルからＬレベルへ遷移すべき場合、測定回路１２４は、比較回路１２２の比較結果が反転するタイミングから比較回路１２３の比較結果が反転するタイミングまでの時間Ｔｆａｌｌを測定する。スイッチング素子ＳＷの両端電圧ＶｄｓがＬレベルからＨレベルへ遷移すべき場合、測定回路１２４は、比較回路１２３の比較結果が反転するタイミングから比較回路１２２の比較結果が反転するタイミングまでの時間Ｔｒｉｓｅを測定する。測定回路１２４は、測定結果を制御回路１３へ供給する。

【0038】

測定回路１２４は、図３に示すように構成され得る。図３は、測定回路１２４の構成を示す回路図である。測定回路１２４は、スイッチ１２４ｅ～１２４ｈ、インバータ１２４ｉ，１２４ｊ、フリップフロップ１２４ａ、フリップフロップ１２４ｂ、フリップフロップ１２４ｃ、カウンタ１２４ｄを有する。

【0039】

スイッチ１２４ｅは、一端が比較回路１２２に接続され、他端がインバータ１２４ｉに接続される。インバータ１２４ｉは、入力ノードがスイッチ１２４ｅ，１２４ｇに接続され、出力ノードがフリップフロップ１２４ａのクロック端子ＣＫに接続される。スイッチ１２４ｆは、一端が比較回路１２２に接続され、他端がインバータ１２４ｊに接続される。スイッチ１２４ｇは、一端が比較回路１２３に接続され、他端がインバータ１２４ｉに接続される。スイッチ１２４ｈは、一端が比較回路１２３に接続され、他端がインバータ１２４ｊに接続される。インバータ１２４ｊは、入力ノードがスイッチ１２４ｆ，１２４ｈに接続され、出力ノードがフリップフロップ１２４ａのリセット端子Ｒに接続される。

【0040】

フリップフロップ１２４ａは、スイッチ１２４ｅ～１２４ｈとフリップフロップ１２４ｂとの間に配される。フリップフロップ１２４ａは、データ入力端子Ｄが電源電位ＶＣＣに接続され、出力端子Ｑがフリップフロップ１２４ｂに接続される。

【0041】

スイッチング素子ＳＷの両端電圧ＶｄｓがＨレベルからＬレベルへ遷移すべき場合、スイッチ１２４ｅ，１２４ｈがオン状態に維持され、スイッチ１２４ｆ，１２４ｇがオフ状態に維持される。これにより、比較回路１２２の比較結果がインバータ１２４ｉ経由でフリップフロップ１２４ａのクロック端子ＣＫに供給され、比較回路１２３の比較結果がインバータ１２４ｊ経由でリセット端子Ｒに供給される。

【0042】

例えば、フリップフロップ１２４ａは、比較回路１２２の比較結果がＨレベルからＬレベルへ変化するタイミングでその出力がＬレベルからＨレベルに遷移する。その後、フリップフロップ１２４ａは、その出力をＨレベルに維持しているが、比較回路１２３の比較結果がＬレベルからＨレベルへ変化するタイミングでリセットされその出力がＨレベルからＬレベルに遷移する。

【0043】

スイッチング素子ＳＷの両端電圧ＶｄｓがＬレベルからＨレベルへ遷移すべき場合、スイッチ１２４ｅ，１２４ｈがオフ状態に維持され、スイッチ１２４ｆ，１２４ｇがオン状態に維持される。これにより、比較回路１２３の比較結果がフリップフロップ１２４ａのクロック端子ＣＫに供給され、比較回路１２２の比較結果がリセット端子Ｒに供給される。

【0044】

例えば、フリップフロップ１２４ａは、比較回路１２３の比較結果がＨレベルからＬレベルへ変化するタイミングでその出力がＬレベルからＨレベルに遷移する。その後、フリップフロップ１２４ａは、その出力をＨレベルに維持しているが、比較回路１２２の比較結果がＬレベルからＨレベルへ変化するタイミングでリセットされその出力がＨレベルからＬレベルに遷移する。

【0045】

フリップフロップ１２４ｂは、フリップフロップ１２４ａとフリップフロップ１２４ｃとの間に配される。フリップフロップ１２４ｂは、データ入力端子Ｄがフリップフロップ１２４ａの出力端子Ｑに接続され、クロックＣＫ端子ＣＫでクロック信号ＣＫを受け、出力端子Ｑがフリップフロップ１２４ｃに接続される。

【0046】

フリップフロップ１２４ｃは、フリップフロップ１２４ｂとカウンタ１２４ｄとの間に配される。フリップフロップ１２４ｃは、データ入力端子Ｄがフリップフロップ１２４ｂの出力端子Ｑに接続され、クロック端子ＣＫでクロック信号ＣＫを受け、出力端子Ｑがカウンタ１２４ｄに接続される。

【0047】

カウンタ１２４ｄは、フリップフロップ１２４ｃと制御回路１３との間に配される。カウンタ１２４ｄは、イネーブル端子ＥＮがフリップフロップ１２４ｃの出力端子Ｑに接続され、クロック端子ＣＫでクロック信号ＣＫを受け、リセット端子Ｒでリセット信号ＲＳＴを受け、出力端子Ｑが制御回路１３に接続される。

【0048】

カウンタ１２４ｄは、イネーブル端子ＥＮで受けるイネーブル信号がＨレベルに維持される期間においてクロック端子ＣＫで受けるクロック信号のパルス数（クロック数）をカウントしカウント値を監視された時間として出力端子Ｑから出力する。

【0049】

制御回路１３は、監視された時間を監視回路１２から受ける。制御回路１３は、監視回路１２で監視された時間に応じてスイッチング素子ＳＷの両端電圧のスルーレートが目標値に近づくように電流源１１１，１１４の電流値を制御する。

【0050】

例えば、スイッチング素子ＳＷの両端電圧ＶｄｓがＨレベルからＬレベルへ遷移すべき場合、カウンタ１２４ｄのカウント値をＣＶ１、クロック信号ＣＫの周期をＴｃｋとすると、制御回路１３は、次の数式１により両端電圧Ｖｄｓの立ち下がり時間Ｔｆａｌｌを求めることができる。
Ｔｆａｌｌ＝ＣＶ１×Ｔｃｋ・・・数式１

【0051】

このとき、比較回路１２２の閾値をＶｔｈ１、比較回路１２３の閾値をＶｔｈ２とすれば、制御回路１３は、次の数式２により、スイッチング素子ＳＷの両端電圧Ｖｄｓの立ち下がりのスルーレートＳＲｆａｌｌを求めることができる。
ＳＲｆａｌｌ＝（Ｖｔｈ１－Ｖｔｈ２）／Ｔｆａｌｌ
＝（Ｖｔｈ１－Ｖｔｈ２）／（ＣＶ１×Ｔｃｋ）・・・数式２

【0052】

制御回路１３は、スルーレートＳＲｆａｌｌが目標値ＳＲｔより大きければ、偏差（ＳＲｆａｌｌ－ＳＲｔ）に応じて電流源１１１の電流値を減らし、スルーレートＳＲｆａｌｌが目標値ＳＲｔより小さければ、偏差（ＳＲｆａｌｌ－ＳＲｔ）に応じて電流源１１１の電流値を増やす。電流源１１１の現在の電流値をＩ２１とし、補正量をΔＩ２１とすると、制御回路１３は、次の数式３で表されるように、電流源１１１の電流Ｉ_１１１の値を制御できる。
Ｉ_１１１＝Ｉ２１＋ΔＩ２１
＝Ｉ２１＋ｋ１×（ＳＲｆａｌｌ－ＳＲｔ）・・・数式３

【0053】

数式３において、ｋ１は偏差に対する補正量ΔＩの比例係数であり、例えば負の値である。制御回路１３は、電流源１１１の電流Ｉ_１１１を数式３で表される値に制御するための制御信号を生成して電流源１１１の制御ノードへ供給する。これにより、スルーレートＳＲｆａｌｌが目標値ＳＲｔに近づくように電流源１１１の電流値が制御され得る。

【0054】

あるいは、スイッチング素子ＳＷの両端電圧ＶｄｓがＬレベルからＨレベルへ遷移すべき場合、カウンタ１２４ｄのカウント値をＣＶ２、クロック信号ＣＫの周期をＴｃｋとすると、制御回路１３は、次の数式４により両端電圧Ｖｄｓの立ち上がり時間Ｔｒｉｓｅを求めることができる。
Ｔｒｉｓｅ＝ＣＶ２×Ｔｃｋ・・・数式４

【0055】

このとき、比較回路１２２の閾値をＶｔｈ１、比較回路１２３の閾値をＶｔｈ２とすれば、制御回路１３は、次の数式５により、スイッチング素子ＳＷの両端電圧Ｖｄｓの立ち上がりのスルーレートＳＲｒｉｓｅを求めることができる。
ＳＲｒｉｓｅ＝（Ｖｔｈ１－Ｖｔｈ２）／Ｔｒｉｓｅ
＝（Ｖｔｈ１－Ｖｔｈ２）／（ＣＶ２×Ｔｃｋ）・・・数式５

【0056】

制御回路１３は、スルーレートＳＲｒｉｓｅが目標値ＳＲｔより大きければ、偏差（ＳＲｒｉｓｅ－ＳＲｔ）に応じて電流源１１４の電流値を減らし、スルーレートＳＲｒｉｓｅが目標値ＳＲｔより小さければ、偏差（ＳＲｒｉｓｅ－ＳＲｔ）に応じて電流源１１４の電流値を増やす。電流源１１４の現在の電流値をＩ２２とし、補正量をΔＩ２２とすると、制御回路１３は、次の数式６で表されるように、電流源１１４の電流Ｉ_１１４の値を制御できる。
Ｉ_１１４＝Ｉ２２＋ΔＩ２２
＝Ｉ２２＋ｋ２×（ＳＲｒｉｓｅ－ＳＲｔ）・・・数式６

【0057】

数式６において、ｋ２は偏差に対する補正量の比例係数であり、例えば負の値である。制御回路１３は、電流源１１４の電流Ｉ_１１４を数式６で表される値に制御するための制御信号を生成して電流源１１４の制御ノードへ供給する。これにより、スルーレートＳＲｒｉｓｅが目標値ＳＲｔに近づくように電流源１１４の電流値が制御され得る。

【0058】

次に、ドライバ回路１０を含む電力変換システム１の動作について図４～図６を用いて説明する。図４は、ドライバ回路１０を含む電力変換システム１の動作を示す波形図である。図５は、図４の一点鎖線で囲ったＡ部分を時間方向に拡大した図である。図６は、図４の二点鎖線で囲ったＢ部分を時間方向に拡大した図である。

【0059】

ドライバ回路１０は、スイッチング回路２０を周期的にスイッチング動作させる。ドライバ回路１０は、図４に示す（Ｈｉｇｈ ｓｉｄｅ ＯＮ）の動作と（Ｌｏｗ ｓｉｄｅ ＯＮ）の動作とを交互に繰り返し行う。（Ｈｉｇｈ ｓｉｄｅ ＯＮ）の動作では、ドライバ回路１０は、ローサイドのスイッチング素子ＳＷＬをオフさせ、ハイサイドのスイッチング素子ＳＷＨをオンさせて駆動する。（Ｌｏｗ ｓｉｄｅ ＯＮ）の動作では、ドライバ回路１０は、ハイサイドのスイッチング素子ＳＷＨをオフさせ、ローサイドのスイッチング素子ＳＷＬをオンさせて駆動する。以下では、ハイサイドのスイッチング素子ＳＷＨの駆動を中心に説明する。

【0060】

図４に示すタイミングｔ１において、信号ＰＷＭ＿ＵがＬレベルからＨレベルへ遷移する。これに応じて、（Ｈｉｇｈ ｓｉｄｅ ＯＮ）の動作が開始される。このとき、信号Ｈｉｇｈ＿ｓｉｄｅ＿Ｕ，Ｌｏｗ＿ｓｉｄｅ＿Ｕは、いずれもＬレベルに維持される。これに応じて、ハイサイドのスイッチング素子ＳＷＨ、ローサイドのスイッチング素子ＳＷＬがいずれもオフ状態に維持されている。

【0061】

タイミングｔ２において、信号Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＬレベルからＨレベルへ遷移する。これに応じて、ハイサイドのドライバ回路１４－１における監視回路１２及び制御回路１３が活性化される。このとき、タイミングｔ２の直前の期間がデッドタイムとして確保される。

【0062】

タイミングｔ３において、ハイサイドのドライバ回路１４－１におけるスイッチ１１２がオンし、スイッチ１１３がオフする。制御回路１３が目標値をＩ１１として電流源１１１を制御する。これにより、図５に示すように、電流源１１１の電流Ｉ_１１４がゼロからＩ１１まで増加し、Ｉ１１に維持される。これに応じて、スイッチング素子ＳＷＨのゲートに流れ込む電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがゼロからＩ１１まで増加し、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓが徐々に増加する。その後、電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ１１に維持されるが、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓが増加し続ける。なお、電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿Ｕは、ゲートヘ流れ込む方向を正とし、ゲートから流れ出す方向を負とする。Ｉ１１は、ゲートヘ流れ込む方向の電流であり、正の電流である。

【0063】

タイミングｔ４において、制御回路１３は、目標値をＩ１１からＩ２１に変更し、Ｉ２１を目標値として電流源１１１を制御する。Ｉ２１の振幅絶対値は、Ｉ１１の振幅絶対値より小さい。Ｉ２１は、前回の波形立ち下がり時の電流量Ｉ２１’に前回求められた補正量ΔＩ２１’が加算された値である。これに応じて、スイッチング素子ＳＷＨのゲートに流れ込む電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ１１からＩ２１に減少し、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓがより緩やかに増加する。これに応じて、スイッチング素子ＳＷＨがオンし始め、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが減少し始める。その後、電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ１２に維持されるが、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓが緩やかに増加し続け、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが減少し続ける。

【0064】

このとき、監視回路１２は、両端電圧Ｖｄｓの変化開始を監視している。差分回路１２１は、スイッチング素子ＳＷＨの一端の電圧と他端の電圧との差分電圧を求める。比較回路１２２は、差分電圧と閾値Ｖｔｈ１とを比較し、比較結果Ｖｄｓ＿ｃｏｍｐ１としてＨレベルを出力している。比較回路１２３は、差分電圧と閾値Ｖｔｈ２とを比較し、比較結果Ｖｄｓ＿ｃｏｍｐ２としてＬレベルを出力している。

【0065】

タイミングｔ５において、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが閾値Ｖｔｈ１を下回り、比較回路１２２の比較結果Ｖｄｓ＿ｃｏｍｐ１が反転する。これに応じて、監視回路１２は、スイッチング素子ＳＷＨの両端電圧Ｖｄｓの変化開始を検知し、時間Ｔｆａｌｌの監視を開始する。すなわち、測定回路１２４は、比較回路１２３の比較結果Ｖｄｓ＿ｃｏｍｐ２がＬレベルに維持された状態で比較回路１２２の比較結果Ｖｄｓ＿ｃｏｍｐ１がＨレベルからＬレベルに遷移したことに応じて、カウンタ１２４ｄ（図３参照）のイネーブル信号をＨレベルにする。これにより、測定回路１２４は、カウンタ１２４ｄによる時間Ｔｆａｌｌのカウント動作を開始する。

【0066】

タイミングｔ６において、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが閾値Ｖｔｈ２を下回り、比較回路１２３の比較結果Ｖｄｓ＿ｃｏｍｐ２が反転する。これに応じて、監視回路１２は、スイッチング素子ＳＷＨの両端電圧Ｖｄｓの変化終了を検知し、時間Ｔｆａｌｌの監視を終了する。すなわち、測定回路１２４は、比較回路１２２の比較結果Ｖｄｓ＿ｃｏｍｐ１がＬレベルに維持された状態で比較回路１２３の比較結果Ｖｄｓ＿ｃｏｍｐ２がＬレベルからＨレベルに遷移したことに応じて、カウンタ１２４ｄ（図３参照）のイネーブル信号をＬレベルにする。これにより、測定回路１２４は、カウンタ１２４ｄによる時間Ｔｆａｌｌのカウント動作を終了し、カウント値を制御回路１３へ出力する。

【0067】

制御回路１３は、カウント値に応じて時間Ｔｆａｌｌを求め、時間Ｔｆａｌｌに応じてスルーレートＳＲｆａｌｌを計算し、スルーレートＳＲｆａｌｌの目標値ＳＲｔから偏差を求め、偏差に応じて補正量ΔＩ２１を求める。この補正量ΔＩ２１は、次回の波形立ち下がり時の制御に反映される。

【0068】

タイミングｔ７において、制御回路１３は、目標値をＩ２１からＩ３１に変更し、Ｉ３１を目標値として電流源１１１を制御する。Ｉ３１の振幅絶対値は、Ｉ２１の振幅絶対値より大きい。これに応じて、スイッチング素子ＳＷＨのゲートに流れ込む電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ２１からＩ３１に増加し、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓがより急峻に増加する。これに応じて、スイッチング素子ＳＷＨがオン状態に維持され、スイッチング素子ＳＷＨの両端電圧Ｖｄｓがゼロに維持される。その後、電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ３１に維持されるが、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓが増加し続け、所定値に維持される。このとき、スイッチング素子ＳＷＨの両端電圧Ｖｄｓはゼロに維持されている。

【0069】

タイミングｔ８において、制御回路１３は、目標値をＩ３１からゼロに変更し、スイッチ１１２をオフさせる。

【0070】

図５に示すように、制御回路１３は、タイミングｔ３～ｔ４の期間ＴＰ１１に電流源１１１の電流値がＩ１１になるように制御し、タイミングｔ４～ｔ７の期間ＴＰ２１に電流源１１１の電流値がより小さく且つスルーレート制御の補正量が反映されたＩ２１になるように制御し、タイミングｔ７～ｔ８の期間ＴＰ３１に電流源１１１の電流値がより大きいＩ３１になるように制御する。これにより、期間ＴＰ２１におけるスルーレート制御を適切化しつつ期間ＴＰ１１，ＴＰ３１における駆動能力の確保を図ることができる。

【0071】

図４に示すタイミングｔ９において、信号ＰＷＭ＿ＵがＨレベルからＬレベルへ遷移する。これに応じて、（Ｌｏｗ ｓｉｄｅ ＯＮ）の動作が開始される。

【0072】

タイミングｔ１０において、ハイサイドのドライバ回路１４－１におけるスイッチ１１２がオフ状態に維持されたままスイッチ１１３がオンする。制御回路１３が目標値をＩ１２として電流源１１４を制御する。これにより、図６に示すように、電流源１１４の電流Ｉ_１１４がゼロからＩ１２まで減少し、Ｉ１２に維持される。Ｉ１２は、ゲートから流れ出す方向の電流であり、負の電流である。これに応じて、スイッチング素子ＳＷＨのゲートから流れ出す電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿Ｕがゼロから１１２の絶対値まで減少し、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓが徐々に減少する。その後、電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ１２に維持されるが、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓが減少し続ける。

【0073】

タイミングｔ１１において、制御回路１３は、目標値をＩ１２からＩ２２に変更し、Ｉ２２を目標値として電流源１１４を制御する。Ｉ２２の振幅絶対値は、Ｉ１２の振幅絶対値より小さい。Ｉ２２は、前回の波形立ち下がり時の電流量Ｉ２２’に前回求められた補正量ΔＩ２２’が加算された値である。これに応じて、スイッチング素子ＳＷＨのゲートから流れ出す電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ１２の絶対値からＩ２２の絶対値まで減少し、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓがより緩やかに減少する。これに応じて、スイッチング素子ＳＷＨがオフし始め、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが増加し始める。その後、電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ２２に維持されるが、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓが緩やかに減少し続け、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが増加し続ける。

【0074】

このとき、監視回路１２は、両端電圧Ｖｄｓの変化開始を監視している。差分回路１２１は、スイッチング素子ＳＷＨの一端の電圧と他端の電圧との差分電圧を求める。比較回路１２２は、差分電圧と閾値Ｖｔｈ１とを比較し、比較結果Ｖｄｓ＿ｃｏｍｐ１としてＬレベルを出力している。比較回路１２３は、差分電圧と閾値Ｖｔｈ２とを比較し、比較結果Ｖｄｓ＿ｃｏｍｐ２としてＨレベルを出力している。

【0075】

タイミングｔ１２において、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが閾値Ｖｔｈ２を上回り、比較回路１２３の比較結果Ｖｄｓ＿ｃｏｍｐ２が反転する。これに応じて、監視回路１２は、スイッチング素子ＳＷＨの両端電圧Ｖｄｓの変化開始を検知し、時間Ｔｒｉｓｅの監視を開始する。すなわち、測定回路１２４は、比較回路１２２の比較結果Ｖｄｓ＿ｃｏｍｐ１がＬレベルに維持された状態で比較回路１２３の比較結果Ｖｄｓ＿ｃｏｍｐ２がＨレベルからＬレベルに遷移したことに応じて、カウンタ１２４ｄ（図３参照）のイネーブル信号をＨレベルにする。これにより、測定回路１２４は、カウンタ１２４ｄによる時間Ｔｒｉｓｅのカウント動作を開始する。

【0076】

タイミングｔ１３において、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが閾値Ｖｔｈ１を上回り、比較回路１２２の比較結果Ｖｄｓ＿ｃｏｍｐ１が反転する。これに応じて、監視回路１２は、スイッチング素子ＳＷＨの両端電圧Ｖｄｓの変化終了を検知し、時間Ｔｒｉｓｅの監視を終了する。すなわち、測定回路１２４は、比較回路１２３の比較結果Ｖｄｓ＿ｃｏｍｐ２がＬレベルに維持された状態で比較回路１２２の比較結果Ｖｄｓ＿ｃｏｍｐ１がＬレベルからＨレベルに遷移したことに応じて、カウンタ１２４ｄ（図３参照）のイネーブル信号をＬレベルにする。これにより、測定回路１２４は、カウンタ１２４ｄによる時間Ｔｒｉｓｅのカウント動作を終了し、カウント値を制御回路１３へ出力する。

【0077】

制御回路１３は、カウント値に応じて時間Ｔｒｉｓｅを求め、時間Ｔｒｉｓｅに応じてスルーレートＳＲｒｉｓｅを計算し、スルーレートＳＲｒｉｓｅの目標値ＳＲｔから偏差を求め、偏差に応じて補正量ΔＩ２２を求める。この補正量ΔＩ２２は、次回の波形立ち上がり時の制御に反映される。

【0078】

タイミングｔ１４において、制御回路１３は、目標値をＩ２２からＩ３２に変更し、Ｉ３２を目標値として電流源１１４を制御する。Ｉ３２の振幅絶対値は、Ｉ２２の振幅絶対値より大きい。これに応じて、スイッチング素子ＳＷＨのゲートから流れ出す電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ２２の絶対値からＩ３２の絶対値に増加し、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓがより急峻に減少しゼロになる。これに応じて、スイッチング素子ＳＷＨがオフ状態に維持され、スイッチング素子ＳＷＨの両端電圧Ｖｄｓが電源レベルに維持される。その後、電流Ｉｇ＿Ｈｉｇｈ＿ｓｉｄｅ＿ＵがＩ３２に維持されるが、スイッチング素子ＳＷＨのゲート・ソース間電圧Ｖｇｓがゼロに維持される。このとき、スイッチング素子ＳＷＨの両端電圧Ｖｄｓは電源レベルに維持されている。

【0079】

タイミングｔ１５において、制御回路１３は、目標値をＩ３２からゼロに変更し、スイッチ１１３をオフさせる。

【0080】

図６に示すように、制御回路１３は、タイミングｔ１０～ｔ１１の期間ＴＰ１２に電流源１１４の電流値がＩ１２になるように制御し、タイミングｔ１１～ｔ１４の期間ＴＰ２２に電流源１１４の電流値の絶対値がより小さく且つスルーレート制御の補正量が反映されたＩ２２になるように制御し、タイミングｔ１４～ｔ１５の期間ＴＰ３２に電流源１１４の電流値がより絶対値の大きいＩ３２になるように制御する。これにより、期間ＴＰ２２におけるスルーレート制御を適切化しつつ期間ＴＰ１２，ＴＰ３２における駆動能力の確保を図ることができる。

【0081】

タイミングｔ１６において、スイッチング素子ＳＷＨのオフ動作が完了しスイッチング素子ＳＷＨがオフ状態に維持されていることに応じて、信号Ｌｏｗ＿ｓｉｄｅ＿ＵがＬベルからＨレベルに遷移する。これに応じて、ローサイドのドライバ回路１４－２における監視回路１２及び制御回路１３が活性化される。このとき、タイミングｔ１６の直前の期間（例えば、ｔ１４～ｔ１６の期間）がデッドタイムとして確保される。

【0082】

以上のように、実施形態では、ドライバ回路１０において、スイッチング素子ＳＷの両端電圧の変化開始から変化終了までの時間を監視し、監視された時間に応じてスイッチング素子ＳＷの両端電圧のスルーレートが目標値に近づくように電流源１１１，１１４の電流値を制御する。これにより、スイッチング素子の選定／ばらつき、また電流／電圧／温度依存性で容量値等特性が変化した場合でも、スイッチング素子ＳＷの両端電圧の遷移時のスルーレートを適正範囲に制御でき、スイッチング素子を適切に駆動できる。したがって、ＥＭＩノイズを許容範囲内に収めることができ、電力損失を要求レベル以下に抑制できる。

【0083】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0084】

１ 電力変換システム、１０ ドライバ回路、１１ 駆動回路、１２ 監視回路、１３ 制御回路、１４，１４－１，１４－２ ドライバ回路、２０ スイッチング回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】