特開 2023-141832 増幅回路及びセンサ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023141832

(43)【公開日】2023-10-05

(54)【発明の名称】増幅回路及びセンサ回路

(51)【国際特許分類】

   H03F 3/34 20060101AFI20230928BHJP

   H03F 3/45 20060101ALI20230928BHJP

   G01R 33/07 20060101ALI20230928BHJP

【ＦＩ】

H03F3/34 210

H03F3/45

H03F3/34 220

G01R33/07

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022048355

(22)【出願日】2022-03-24

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】山内 明

(72)【発明者】

【氏名】吉野 浩

【テーマコード（参考）】

2G017

5J500

【Ｆターム（参考）】

2G017AA02

2G017AB01

2G017AB08

2G017AB09

2G017AD53

2G017BA05

5J500AA01

5J500AA11

5J500AA12

5J500AC13

5J500AC53

5J500AF09

5J500AF15

5J500AF17

5J500AF18

5J500AH29

5J500AH39

5J500AH42

5J500AK02

5J500AK17

5J500AK36

5J500AM13

5J500AS15

5J500AT01

5J500AT06

5J500DP01

(57)【要約】

【課題】一つの実施形態は、信号を高精度に増幅できる増幅回路及びセンサ回路を提供することを目的とする。
【解決手段】一つの実施形態によれば、第１の容量素子と第１のＧＭアンプと第２のＧＭアンプとを有する増幅回路が提供される。第１のＧＭアンプは、第１の入力ノードと第２の入力ノードと出力ノードとを有する。出力ノードは、第１の容量素子の一端に接続される。第２のＧＭアンプは、第１の入力ノードと第２の入力ノードと出力ノードとを有する。出力ノードは、第１の容量素子の一端及び第２の入力ノードに接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の容量素子と、
第１の入力ノードと第２の入力ノードと前記第１の容量素子の一端に接続される出力ノードとを有する第１のＧＭアンプと、
第１の入力ノードと第２の入力ノードと前記第１の容量素子の一端に接続される出力ノードとを有する第２のＧＭアンプと、
一端が前記第２のＧＭアンプの出力ノードに接続され、他端が前記第２のＧＭアンプの第２の入力ノードに接続されるスイッチと、
一端が前記第２のＧＭアンプの第１の入力ノードに接続され、他端が前記第２のＧＭアンプの第２の入力ノードに接続される第２の容量素子と、
第１の入力端子及び前記第１のＧＭアンプの第１の入力ノードが接続された第１の状態と第１の参照電圧及び前記第１のＧＭアンプの第１の入力ノードが接続された第２の状態とを切り替える第１のセレクタ回路と、
第２の入力端子及び前記第１のＧＭアンプの第２の入力ノードが接続された第３の状態と前記第１の参照電圧及び前記第１のＧＭアンプの第２の入力ノードが接続された第４の状態とを切り替える第２のセレクタ回路と、
を備え、
前記第１の参照電圧は、前記第２のＧＭアンプの第１の入力ノードに接続される
増幅回路。

【請求項2】

前記第１のセレクタ回路の制御端子と前記第２のセレクタ回路の制御端子と前記スイッチの制御端子とに接続される出力ノードを有する制御回路と、
を備えた
請求項１に記載の増幅回路。

【請求項3】

前記制御回路は、第１の期間に、前記スイッチをオン状態に維持し、前記第１のセレクタ回路を前記第２の状態に維持し、前記第２のセレクタ回路を前記第４の状態に維持し、第２の期間に、前記スイッチをオフ状態に維持し、前記第１のセレクタ回路を前記第１の状態に維持し、前記第２のセレクタ回路を前記第３の状態に維持する
請求項２に記載の増幅回路。

【請求項4】

前記第１の容量素子が接続される第１の入力ノードと第２の参照電圧が接続される第２の入力ノードとを有するコンパレータをさらに備えた
請求項３に記載の増幅回路。

【請求項5】

前記第２のＧＭアンプは、前記スイッチがオン状態に維持される際に、前記第１の参照電圧が入力されるボルテージフォロワとして動作する
請求項１に記載の増幅回路。

【請求項6】

前記第１の容量素子の一端と前記コンパレータとの間に接続されるサンプルホールド回路をさらに備えた
請求項４に記載の増幅回路。

【請求項7】

センサと、
前記センサに接続される請求項１から６のいずれか１項に記載の増幅回路と、
を備えたセンサ回路。

【請求項8】

前記センサは、同一チップ上で互いに対称な方向に設置され実質的に同じ信号を検知する複数のホール素子を含む
請求項７に記載のセンサ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、増幅回路及びセンサ回路に関する。

【背景技術】

【0002】

センサに接続される増幅回路は、センサからの微小信号を増幅して出力する。このとき、増幅回路には、信号を高精度に増幅することが望まれる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第４９５６５７３号公報

【特許文献2】米国特許第１１００９５６３号明細書

【特許文献3】米国特許出願公開第２０１７／０２３４９１０号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、信号を高精度に増幅できる増幅回路及びセンサ回路を提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、第１の容量素子と第１のＧＭアンプと第２のＧＭアンプとを有する増幅回路が提供される。第１のＧＭアンプは、第１の入力ノードと第２の入力ノードと出力ノードとを有する。出力ノードは、第１の容量素子の一端に接続される。第２のＧＭアンプは、第１の入力ノードと第２の入力ノードと出力ノードとを有する。出力ノードは、第１の容量素子の一端及び第１のスイッチを介して第２の入力ノードに接続される。

【図面の簡単な説明】

【0006】

【図1】実施形態にかかる増幅回路の構成を示す図。

【図2】実施形態にかかる増幅回路の各フェイズにおける動作を示す図。

【図3】実施形態にかかる増幅回路の動作を示す波形図。

【図4】実施形態にかかる増幅回路のフェイズＰＨ１の接続状態を示す図。

【図5】実施形態にかかる増幅回路のフェイズＰＨ２の接続状態を示す図。

【図6】実施形態の第１の変形例にかかる増幅回路を含むセンサ回路の構成を示す図。

【図7】実施形態の第２の変形例にかかる増幅回路を含むセンサ回路の構成を示す図。

【図8】実施形態の第３の変形例にかかる増幅回路を含むセンサ回路の構成を示す図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかる増幅回路を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

【0008】

（実施形態）
実施形態にかかる増幅回路は、センサに接続され、センサからの微小信号を増幅して出力するが、信号を高精度に増幅するための工夫が施される。例えば、センサが差動信号を出力する場合、増幅回路１は、図１に示すように、差動入力・シングル出力型の増幅回路として構成されてもよい。図１は、増幅回路１の構成を示す図である。

【0009】

増幅回路１は、入力端子ＩＮＰ及び入力端子ＩＮＭでセンサ信号Ｖｉｎ１及びＶｉｎ２の差動信号Ｖｉｎ１－Ｖｉｎ２を受ける。センサ信号は微小であるため外乱ノイズの影響を受けるが、差動信号として受けることで外乱ノイズの影響を軽減することが出来る。増幅回路１は、差動信号Ｖｉｎ１－Ｖｉｎ２に対して増幅等の処理を施し電圧Ｖｃ１を出力し、処理後の信号Ｖ_ＯＵＴを出力端子ＯＵＴから出力する。信号Ｖ_ＯＵＴはシングルエンドの信号であってもよい。

【0010】

増幅回路１は、セレクタ回路（ＳＥＬ１）２、セレクタ回路（ＳＥＬ２）３、ＧＭアンプ（ＧＭ１）４、ＧＭアンプ（ＧＭ２）５、容量素子Ｃ１、容量素子Ｃ２、スイッチＳＷ１、制御回路（ＳＷ ｃｔｒｌ）６、コンパレータ（ＣＭＰ）７を有する。

【0011】

ノードＮ１は、参照電圧ＶＲＥＦ１に接続される。参照電圧ＶＲＥＦ１は、入力端子ＩＮＰ，ＩＮＭで受ける信号の基準レベルと略同じレベルであってもよい。

【0012】

セレクタ回路２は、入力端子ＩＮＰ及び参照電圧ＶＲＥＦ１とＧＭアンプ４との間に接続される。セレクタ回路２は、入力ノード２ａが入力端子ＩＮＰに接続され、入力ノード２ｂがノードＮ１を介して参照電圧ＶＲＥＦ１に接続され、制御ノード２ｃが制御回路６に接続され、出力ノード２ｄがＧＭアンプ４の非反転入力端子４ａに接続される。

【0013】

セレクタ回路２は、制御回路６からの制御信号ＳＥＬ１に応じて、第１の接続状態と第２の接続状態とを切り替え可能である。第１の接続状態は、入力端子ＩＮＰとＧＭアンプ４の非反転入力端子４ａとが接続された状態である。セレクタ回路２は、第１の接続状態において入力端子ＩＮＰの信号を選択して出力する。第２の接続状態は、参照電圧ＶＲＥＦ１とＧＭアンプ４の非反転入力端子４ａとが接続された状態である。セレクタ回路２は、第２の接続状態において参照電圧ＶＲＥＦ１を選択して出力する。

【0014】

セレクタ回路２は、入力ノード２ａ及び出力ノード２ｄを接続し入力ノード２ｂ及び出力ノード２ｄを遮断することで第１の接続状態に切り替え、入力ノード２ａ及び出力ノード２ｄを遮断し入力ノード２ｂ及び出力ノード２ｄを接続することで第２の接続状態に切り替える。

【0015】

セレクタ回路２は、スイッチＳＷ１１及びスイッチＳＷ１２を有する。スイッチＳＷ１１は、一端が入力端子ＩＮＰに接続され、他端がＧＭアンプ４の非反転入力端子４ａに接続され、制御端子が制御回路６に接続される。スイッチＳＷ１２は、一端がノードＮ１経由で参照電圧ＶＲＥＦ１に接続され、他端がＧＭアンプ４の非反転入力端子４ａに接続され、制御端子が制御回路６に接続される。

【0016】

スイッチＳＷ１１及びスイッチＳＷ１２は、制御信号ＳＥＬ１のレベルに対して相補的にオン・オフする。例えば制御信号ＳＥＬ１がＬレベルの場合、スイッチＳＷ１１がオンし、スイッチＳＷ１２がオフする。これにより、セレクタ回路２は、第１の接続状態に切り替える。制御信号ＳＥＬ１がＨレベルの場合、スイッチＳＷ１１がオフし、スイッチＳＷ１２がオンする。これにより、セレクタ回路２は、第２の接続状態に切り替える。

【0017】

セレクタ回路３は、入力端子ＩＮＭ及び参照電圧ＶＲＥＦ１とＧＭアンプ４との間に接続される。セレクタ回路３は、入力ノード３ａが入力端子ＩＮＭに接続され、入力ノード３ｂがノードＮ１を介して参照電圧ＶＲＥＦ１に接続され、制御ノード３ｃが制御回路６に接続され、出力ノード３ｄがＧＭアンプ４の反転入力端子４ｂに接続される。

【0018】

セレクタ回路３は、制御回路６からの制御信号ＳＥＬ２に応じて、第３の接続状態と第４の接続状態とを切り替え可能である。第３の接続状態は、入力端子ＩＮＭとＧＭアンプ４の反転入力端子４ｂとが接続された状態である。セレクタ回路３は、第３の接続状態において入力端子ＩＮＭの信号を選択して出力する。第４の接続状態は、参照電圧ＶＲＥＦ１とＧＭアンプ４の反転入力端子４ｂとが接続された状態である。セレクタ回路３は、第４の接続状態において参照電圧ＶＲＥＦ１を選択して出力する。

【0019】

セレクタ回路３は、入力ノード３ａ及び出力ノード３ｄを接続し入力ノード３ｂ及び出力ノード３ｄを遮断することで第３の接続状態に切り替え、入力ノード３ａ及び出力ノード３ｄを遮断し入力ノード３ｂ及び出力ノード３ｄを接続することで第４の接続状態に切り替える。

【0020】

セレクタ回路３は、スイッチＳＷ２１及びスイッチＳＷ２２を有する。スイッチＳＷ２１は、一端が入力端子ＩＮＭに接続され、他端がＧＭアンプ４の反転入力端子４ｂに接続され、制御端子が制御回路６に接続される。スイッチＳＷ２２は、一端がノードＮ１経由で参照電圧ＶＲＥＦ１に接続され、他端がＧＭアンプ４の反転入力端子４ｂに接続され、制御端子が制御回路６に接続される。

【0021】

スイッチＳＷ２１及びスイッチＳＷ２２は、制御信号ＳＥＬ２のレベルに対して相補的にオン・オフする。例えば制御信号ＳＥＬ２がＬレベルの場合、スイッチＳＷ２１がオンし、スイッチＳＷ２２がオフする。これにより、セレクタ回路３は、第３の接続状態に切り替える。制御信号ＳＥＬ２がＨレベルの場合、スイッチＳＷ２１がオフし、スイッチＳＷ２２がオンする。これにより、セレクタ回路３は、第４の接続状態に切り替える。

【0022】

ＧＭアンプ４は、セレクタ回路２及びセレクタ回路３と容量素子Ｃ１及びコンパレータ７との間に接続される。ＧＭアンプ４は、非反転入力端子４ａがセレクタ回路２に接続され、反転入力端子４ｂがセレクタ回路３に接続され、出力端子４ｃがノードＮ２を介して容量素子Ｃ１の一端及びコンパレータ７の非反転入力端子７ａに接続される。

【0023】

ＧＭアンプ４は、非反転入力端子４ａで受ける電圧と反転入力端子４ｂで受ける電圧との差分およびＧＭアンプ４自身で発生するオフセット電圧に応じた電流を出力端子４ｃから出力する。セレクタ回路２が第１の接続状態、セレクタ回路３が第３の接続状態のとき、ＧＭアンプ４は入力端子ＩＮＰ、ＩＮＭの差分およびＧＭアンプ４自身で発生するオフセット電圧に応じた電流を出力端子４ｃから出力する。セレクタ回路２が第２の接続状態、セレクタ回路３が第４の接続状態のとき、ＧＭアンプ４の入力端子ＩＮＰ、ＩＮＭには参照電圧ＶＲＥＦ１が接続される。入力端子ＩＮＰ、ＩＮＭには差分がないためＧＭアンプ４自身で発生するオフセットに応じた電流を出力する。

【0024】

ＧＭアンプ５は、ノードＮ１と容量素子Ｃ１及びコンパレータ７との間に接続される。ＧＭアンプ５は、非反転入力端子５ａが、容量素子Ｃ２の一端に接続されるとともに、ノードＮ１を介して参照電圧ＶＲＥＦ１に接続される。反転入力端子５ｂが、容量素子Ｃ２の他端に接続される。出力端子５ｃが、ノードＮ２を介して容量素子Ｃ１の一端及びコンパレータ７の非反転入力端子７ａに接続されるとともに、ノードＮ２及びスイッチＳＷ１を介して反転入力端子５ｂに接続される。

【0025】

すなわち、ＧＭアンプ５は、出力端子５ｃから反転入力端子５ｂへフィードバック接続されるラインＬ５を有する。ＧＭアンプ５及びラインＬ５は、ボルテージフォロワを構成する。

【0026】

ＧＭアンプ５は、非反転入力端子５ａで受ける電圧と反転入力端子５ｂで受ける電圧との差分に応じた電流、又はボルテージフォロワ動作に応じた電流を出力端子５ｃから出力する。

【0027】

容量素子Ｃ１は、ＧＭアンプ４の出力電流とＧＭアンプ５の出力電流との合成された電流を充電する。容量素子Ｃ１は、ＧＭアンプ４及びＧＭアンプ５とコンパレータ７との間に接続される。容量素子Ｃ１は、一端がノードＮ２を介してＧＭアンプ４の出力端子４ｃ及びＧＭアンプ５の出力端子５ｃに接続されるとともにコンパレータ７の非反転入力端子７ａに接続される。容量素子Ｃ１は、他端が基準電位（例えば、グランド電位）に接続される。

【0028】

容量素子Ｃ２は、ラインＬ５でＧＭアンプ５の反転入力端子５ｂ側にフィードバックされた電圧を保持する。容量素子Ｃ２は、ノードＮ２とラインＬ５との間に接続され、ＧＭアンプ５の非反転入力端子５ａと反転入力端子５ｂとの間に接続される。容量素子Ｃ２は、一端がラインＬ５とＧＭアンプ５の反転入力端子５ｂとに接続され、他端がノードＮ１とＧＭアンプ５の非反転入力端子５ａとに接続される。

【0029】

スイッチＳＷ１は、オンすることでラインＬ５を活性状態にし、オフすることでラインＬ５を非活性状態にする。すなわち、スイッチＳＷ１は、オンすることでＧＭアンプ５にボルテージフォロワ動作を行わせ、オフすることでＧＭアンプ５のボルテージフォロワ動作を解除する。スイッチＳＷ１は、ラインＬ５上に配され、ＧＭアンプ５の出力端子５ｃと反転入力端子５ｂとの間に接続される。スイッチＳＷ１は、一端がノードＮ２を介してＧＭアンプ５の出力端子５ｃに接続され、他端がＧＭアンプ５の反転入力端子５ｂに接続され、制御端子が制御回路６に接続される。セレクタ回路２が第１の接続状態、セレクタ回路３が第３の接続状態のとき、スイッチＳＷ１はオフとなり、セレクタ回路２が第２の接続状態、セレクタ回路３が第４の接続状態のとき、スイッチＳＷ１はオンとなる。

【0030】

すなわち、ＧＭアンプ５はＧＭアンプ４がＧＭアンプ４自身で発生するオフセットに応じた電流を出力するとき、ラインＬ５を活性状態にしてボルテージフォロワ動作することによりオフセットをキャンセルするための電流を出力するとともに、オフセットをキャンセルするために必要な反転入力端子５ｂの電圧を容量素子Ｃ２に保持する。ＧＭアンプ５はラインＬ５が非活性状態のとき、容量素子Ｃ２に保持された電圧によりＧＭアンプ４自身で発生するオフセットに応じた電流をキャンセルする。

【0031】

コンパレータ７は、ＧＭアンプ４及びＧＭアンプ５と出力端子ＯＵＴとの間に接続される。コンパレータ７は、非反転入力端子７ａが、容量素子Ｃ１の一端に接続されるとともに、ノードＮ２を介してＧＭアンプ４の出力端子４ｃ及びＧＭアンプ５の出力端子５ｃに接続される。コンパレータ７は、反転入力端子７ｂが参照電圧ＶＲＥＦ２に接続され、出力端子７ｃが出力端子ＯＵＴに接続される。

【0032】

コンパレータ７は、ヒステリシス特性を有する。電圧Ｖｃ１の上昇時において、コンパレータ７は、閾値Ｖｔ＿ｈで比較動作を行う。電圧Ｖｃ１が閾値Ｖｔ＿ｈより低ければ、コンパレータ７はＬレベルを出力し、電圧Ｖｃ１が閾値Ｖｔ＿ｈを超えると、コンパレータ７はＨレベルを出力する。電圧Ｖｃ１の下降時において、コンパレータ７は、閾値Ｖｔ＿ｌ（＜Ｖｔ＿ｈ）で比較動作を行う。電圧Ｖｃ１が閾値Ｖｔ＿ｌより高ければ、コンパレータ７はＨレベルを出力し、電圧Ｖｃ１が閾値Ｖｔ＿ｌを下回ると、コンパレータ７はＨレベルを出力する。

【0033】

例えば、閾値Ｖｔ＿ｈ及び閾値Ｖｔ＿ｌは、次の数式１～３を満たすように決められてもよい。
Ｖｔ＿ｌ＜ＶＲＥＦ１＜Ｖｔ＿ｈ・・・数式１
Ｖｔ＿ｈ＝ＶＲＥＦ２・・・数式２
Ｖｔ＿ｌ＝ＶＲＥＦ２－ΔＶ（ΔＶ＞０）・・・数式３

【0034】

閾値Ｖｔ＿ｈでコンパレータ７内のスイッチがオンして反転入力端子７ｂの電圧をΔＶ分降下させるようにコンパレータ７を構成することで、コンパレータ７にヒステリシス特性を持たせることができる。

【0035】

制御回路６は、制御信号ＳＥＬ１，ＳＥＬ２により、セレクタ回路２，３の接続状態の切り替えを行わせる。また、制御回路６は、制御信号ＳＷ１により、スイッチＳＷ１のオン・オフ制御を行う。

【0036】

増幅回路１の動作の１周期は、フェイズＰＨ１及びフェイズＰＨ２を含む。フェイズＰＨ１では、それぞれ、ＧＭアンプ４、ＧＭアンプ５を第２の接続状態、第４の接続状態に切り替え、ＧＭアンプ４およびＧＭアンプ５の出力をいずれも参照電圧ＶＲＥＦ１に設定する。これにより、容量素子Ｃ２にオフセット成分を記憶する。フェイズＰＨ２では、入力信号Ｖｉｎ１，Ｖｉｎ２の差分を増幅し、増幅後の信号Ｖｃ１と判定閾値電圧Ｖｔｈとの比較を行い、その結果が出力される。フェイズＰＨ１は、サンプリングを行うフェイズであり、サンプルフェイズと呼んでもよい。フェイズＰＨ２は、比較動作を行うフェイズであり、比較フェイズと呼んでもよい。

【0037】

増幅回路１において、制御回路６は、フェイズＰＨ１及びフェイズＰＨ２のそれぞれにおいて、図２に示すように、制御信号ＳＥＬ１，ＳＥＬ２，ＳＷ１のレベルを維持する。図２は、増幅回路１の各フェイズＰＨ１，ＰＨ２における動作を示す図である。また、増幅回路１において、制御回路６は、図３に示すように、フェイズＰＨ１の動作とフェイズＰＨ２の動作とを交互に周期的に実行する。図３は、増幅回路１の動作を示す波形図である。

【0038】

フェイズＰＨ１では、図２に示すように、制御回路６が、制御信号ＳＥＬ１，ＳＥＬ２，ＳＷ１を、それぞれ、Ｌレベル、Ｌレベル、Ｈレベルに維持する。これに応じて、セレクタ回路２が参照電圧ＶＲＥＦ１をＧＭアンプ４の非反転入力端子４ａに接続し、セレクタ回路３が参照電圧ＶＲＥＦ１をＧＭアンプ４の反転入力端子４ｂに接続する。スイッチＳＷ１はオン状態（ＣＬＯＳＥ）に維持される。容量素子Ｃ１と容量素子Ｃ２とには、ＧＭアンプ４の入力端子４ａ，４ｂ間の差電圧を電流変換した電流とＧＭアンプ５の入力端子５ａ，５ｂ間の差電圧を電流変換した出力電流との合成電流が流れ込む。

【0039】

フェイズＰＨ１では、ＧＭアンプ４はＧＭアンプ４自身で発生するオフセットに応じた電流を出力することで、容量素子Ｃ１と容量素子Ｃ２を充電する。ＧＭアンプ５はボルテージフォロワ動作によりＶｃ１を基準電圧ＶＲＥＦ１へ制御する。すなわち、ＧＭアンプ５はＧＭアンプ４のオフセットに応じた電流をキャンセルする電流を出力するとともに、オフセットをキャンセルするために必要な反転入力端子５ｂの電圧を容量素子Ｃ２に保持する。

【0040】

ＧＭアンプ４は、両入力端子４ａ，４ｂに参照電圧ＶＲＥＦ１が入力されるため、ＧＭアンプ４のオフセット電流を出力する。ＧＭアンプ５は、参照電圧ＶＲＥＦ１が入力されたボルテージフォロワとして動作するため、容量素子Ｃ１の電圧を参照電圧ＶＲＥＦ１に設定するとともに、ＧＭアンプ４のオフセット電流を打ち消すキャンセル電流を出力する。容量素子Ｃ２は、キャンセル電流に応じたＧＭアンプ５の入力電圧を保持する。また、フェイズＰＨ１では、ＧＭアンプ５のボルテージフォロワ動作により、コンパレータ７の非反転入力端子７ａは参照電圧ＶＲＥＦ１にほぼ維持されるため、コンパレータ７は比較結果を変化させない。例えば、コンパレータ７がヒステリシス特性を有し数式１が成り立つ場合、コンパレータ７が閾値Ｖｔ＿ｈで比較動作を行う状態であれば出力としてＬレベルを維持し、コンパレータ７が閾値Ｖｔ＿ｌで比較動作を行う状態であれば出力としてＨレベルを維持する。

【0041】

フェイズＰＨ２では、図２に示すように、制御回路６が、制御信号ＳＥＬ１，ＳＥＬ２，ＳＷ１を、それぞれ、Ｈレベル、Ｈレベル、Ｌレベルに維持する。これに応じて、セレクタ回路２が入力端子ＩＮＰをＧＭアンプ４の非反転入力端子４ａに接続し、セレクタ回路３が入力端子ＩＮＭをＧＭアンプ４の反転入力端子４ｂに接続し、スイッチＳＷ１はオフ状態（ＯＰＥＮ）に維持される。フェイズＰＨ１で容量素子Ｃ２に保持された電圧がＧＭアンプ５の入力端子５ａ，５ｂ間に保持される。このため、ＧＭアンプ４のオフセット電流を打ち消すキャンセル電流がＧＭアンプ５の出力端子５ｃからノードＮ２に流れ込む状態が保持される。フェイズＰＨ２において、ＧＭアンプ４は、入力信号Ｖｉｎ１，Ｖｉｎ２の差分に応じた電流を出力し、容量素子Ｃ１を充電する。また、動作の１周期は入力信号Ｖｉｎ１，Ｖｉｎ２の周期と比べて十分短いため、１周期において入力信号Ｖｉｎ１，Ｖｉｎ２は一定値とみなせ、出力電流も定電流とみなせる。よって、ＧＭアンプ４は入力信号に応じた定電流を容量素子Ｃ１に一定時間充電することで入力信号Ｖｉｎ１，Ｖｉｎ２の差動増幅動作を行う。コンパレータ７は、増幅後の信号Ｖｃ１を参照電圧ＶＲＥＦ２と比較した結果を出力する。

【0042】

次に、容量素子Ｃ１、容量素子Ｃ２に保持される電圧を信号成分、オフセット成分に分けて以下に説明する。入力端子ＩＮＰに与えられる電圧をＶｉｎ１、入力端子ＩＮＭに与えられる電圧をＶｉｎ２、ＧＭアンプ４のトランスコンダクタンスをｇｍ１、ＧＭアンプ５のトランスコンダクタンスをｇｍ２、ＧＭアンプ４およびＧＭアンプ５の出力端子電圧をＶｃ１、容量素子Ｃ２の端子間電圧をＶｃ２とする、フェイズＰＨ１の期間をＴｐｈ１、フェイズＰＨ２の期間をＴｐｈ２とする。

【0043】

まず、信号成分について説明する。

【0044】

フェイズＰＨ１での各スイッチＳＷ１，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２の接続状態は、図４に示すようになる。図４は、増幅回路１のフェイズＰＨ１の接続状態を示す図である。ＧＭアンプ４の非反転入力端子４ａおよび反転入力端子４ｂには参照電圧ＶＲＥＦ１、ＧＭアンプ５の非反転入力端子５ａには参照電圧ＶＲＥＦ１、反転入力端子５ｂにはフィードバックされた電圧Ｖｃ１が与えられる。スイッチＳＷ１がオンしているため、ＧＭアンプ５の反転入力端子５ｂは電圧Ｖｃ１となる。従って、ＧＭアンプ４およびＧＭアンプ５の出力電圧Ｖｃ１は、１＜＜ｇｍ２／（Ｃ１＋Ｃ２）より、次の数式５で表される。
Ｖｃ１＝｛ｇｍ１（ＶＲＥＦ１－ＶＲＥＦ１）＋ｇｍ２（ＶＲＥＦ１―Ｖｃ１）｝／（Ｃ１＋Ｃ２）
＝ｇｍ２・ＶＲＥＦ１／［（Ｃ１＋Ｃ２）｛１＋ｇｍ２／（Ｃ１＋Ｃ２）｝］
≒ＶＲＥＦ１・・・数式５

【0045】

数式５で表されるように、ＧＭアンプ５はボルテージフォロワとして動作する。

【0046】

容量素子Ｃ２の一端はスイッチＳＷ１がオンしているため、容量素子Ｃ１の一端の電圧Ｖｃ１に略等しい。容量素子Ｃ２の他端は、参照電圧ＶＲＥＦ１に略等しい。このため、容量素子Ｃ２の端子間電圧Ｖｃ２は、次の数式６で表される。
Ｖｃ２＝ＶＲＥＦ１－Ｖｃ１＝０・・・数式６

【0047】

フェイズＰＨ２での各スイッチＳＷ１，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２の接続状態は、図５に示すようになる。図５は、増幅回路１のフェイズＰＨ２の接続状態を示す図である。ＧＭアンプ５の非反転入力端子４ａには信号電圧Ｖｉｎ１、反転入力端子４ｂには信号電圧Ｖｉｎ２が与えられる。従って、ＧＭアンプ４およびＧＭアンプ５の出力電圧Ｖｃ１は、次の数式７で表される。
Ｖｃ１＝｛ｇｍ１（Ｖｉｎ１－Ｖｉｎ２）＋ｇｍ２（Ｖｃ２）｝・Ｔｐｈ２／Ｃ１
＝ｇｍ１（Ｖｉｎ１－Ｖｉｎ２）・Ｔｐｈ２／Ｃ１・・・数式７

【0048】

数式７より、ＧＭアンプ４およびＧＭアンプ５は、Ｖｉｎ１－Ｖｉｎ２の入力信号に対して、ｇｍ１・Ｔｐｈ２／Ｃ１の利得を有する増幅器として動作することが分かる。すなわち、数式７から、動作周期Ｔｐｈ２を長くし、Ｃ１を小さくすることで高利得、広帯域の増幅器を実現できることが示される。

【0049】

次に、オフセット成分について説明する。

【0050】

ＧＭアンプ４の非反転入力端子４ａの入力オフセット電圧をＶｏｆｓ１、反転入力端子４ｂの入力オフセット電圧をＶｏｆｓ２、ＧＭアンプ５の非反転入力端子５ａのオフセット電圧をＶｏｆｓ３、反転入力端子５ｂのオフセット電圧をＶｏｆｓ４とする。

【0051】

フェイズＰＨ１（図４参照）では、ＧＭアンプ５の入力差電圧Ｖｃ２は、１＜＜ｇｍ２／（Ｃ１＋Ｃ２）より、次の数式８で表される。
―Ｖｃ２＝Ｖｏｆｓ３―Ｖｏｆｓ４
＝｛ｇｍ１（Ｖｏｆｓ１－Ｖｏｆｓ２）＋ｇｍ２（Ｖｏｆｓ３―Ｖｏｆｓ４）｝／（Ｃ１＋Ｃ２）
＝－ｇｍ１／ｇｍ２（Ｖｏｆｓ１－Ｖｏｆｓ２）・・・数式８

【0052】

フェイズＰＨ２（図６参照）でのＧＭアンプ４とＧＭアンプ５の出力電圧Ｖｃ１は、次の数式９で表される。
Ｖｃ１＝［ｇｍ１（Ｖｏｆｓ１－Ｖｏｆｓ２）＋ｇｍ２（－Ｖｃ２）］／（Ｃ１＋Ｃ２）
≒０・・・数式９

【0053】

数式９からＧＭアンプ４およびＧＭアンプ５のオフセット成分はほぼ相殺され、ノードＮ２にオフセット成分が実質的に現れないことがわかる。従って高精度の増幅器が実現できる。

【0054】

このように本実施形態の増幅回路１では、ＧＭアンプ４，５、容量素子Ｃ１，Ｃ２、セレクタ回路２，３を用いたオフセットキャンセル動作および増幅動作を行うことで、高精度、高利得、広帯域動作を実現できる。

【0055】

以上のように、実施形態では、増幅回路１において、ＧＭアンプ４の出力端子４ｃとＧＭアンプ５の出力端子５ｃとが容量素子Ｃ１の一端に共通接続される。これにより、ＧＭアンプ５からオフセット成分の補正成分を容量素子Ｃ１の一端に供給させながらＧＭアンプ４で差動信号が増幅された信号を容量素子Ｃ１の一端に供給できる。これにより、オフセット補正をリアルタイムで行いながらＧＭアンプ４及び容量素子Ｃ１で差動増幅処理を行うことができるので、高精度且つ広帯域の差動増幅動作を実現できる。

【0056】

また、実施形態では、増幅回路１において、ＧＭアンプ５の入力端子５ａ，５ｂ間に容量素子Ｃ２が接続され、ＧＭアンプ５の出力端子５ｃと入力端子５ｂとがスイッチＳＷ１を介して接続される。これにより、スイッチＳＷ１をオンしＧＭアンプ５にボルテージフォロワ動作させて容量素子Ｃ２の両端にオフセット成分を蓄積できる。また、その後、スイッチＳＷ１をオフしＧＭアンプ５のボルテージフォロワ動作を解除して容量素子Ｃ２にオフセット成分を保持させることができる。この結果、容量素子Ｃ２に保持されたオフセット成分に応じてＧＭアンプ５からオフセット成分の補正成分を容量素子Ｃ１の一端に供給でき、差動増幅処理に並行したオフセット補正を行うことができる。

【0057】

例えば、モータの回転位置を検知する交番検知センサとして、ホール効果を利用した磁気センサ回路が利用されている。磁気センサ回路は、磁界または磁束密度に比例した起電力を発生するホール素子、ホール素子の出力を増幅する増幅器、増幅器出力の極性判定をする比較器、を備える。この磁気センサ回路をモータドライバと同一シリコンチップ上に作成することで装置の小型化に有利となる。折り畳み式携帯電話機の開閉検知する磁気センサ回路として、ホール起電力のような微小信号の高精度、高利得増幅のためにオフセットキャンセル機能を有するインスツルメンテーションアンプを増幅器として用いることが考えられる。この磁気センサ回路は、ホール素子、増幅器や比較器で発生するオフセットを低減するために、２フェイズ（フェイズＰＨ１、フェイズＰＨ２）を１周期とした切り替え周波数でスイッチ回路のオンオフ制御をする。この切り替え周波数は入力信号の周波数に対して十分高くし、増幅器はこの切り替え周波数より高い帯域で動作させることが望まれる。

【0058】

このとき、単一の増幅器において利得と帯域はトレードオフの関係にある。また帰還をかけた増幅器は発振しないように位相補償するための回路を追加することで帯域が狭くなる。

【0059】

この位相補償の回路は容量値の大きな容量素子と抵抗値の大きな抵抗素子とが用いられるため、全体として回路が大型化し、回路が搭載されるチップサイズが大きくなりやすい。チップサイズが大きくなると、コストが増大する可能性がある。

【0060】

それに対して、実施形態では、増幅回路１において、オフセット補正をリアルタイムで行いながらＧＭアンプ４及び容量素子Ｃ１で差動増幅処理を行うことができるので、高精度且つ広帯域の差動増幅動作を実現できる。これにより、位相補償の回路を追加することなく高精度且つ広帯域の差動増幅動作を実現できるため、容易にチップサイズを小さくすることができる。容量素子Ｃ１はＧＭアンプ５のボルテージフォロワ状態の位相補償として兼用することができるためチップサイズを小さくすることができる。

【0061】

なお、実施形態の第１の変形例として、図６に示すように、増幅回路１がセンサ１００に適用されセンサ回路２００として構成されてもよい。図６は、実施形態の第１の変形例にかかる増幅回路１を含むセンサ回路２００の構成を示す図である。

【0062】

センサ回路２００は、センサ１００及び増幅回路１を有する。増幅回路１は、実施形態の増幅回路１と同様であってもよい。センサ１００は、所定の物理量を検知し、検知結果を差動信号として出力する。センサ１００は、増幅回路１の差動入力端子ＩＮＰ，ＩＮＭに接続される。

【0063】

センサ１００は、例えば磁気センサであり、複数のホール素子１０１～１０４を含む。複数のホール素子１０１～１０４は、差動入力端子ＩＮＰ，ＩＮＭの間に並列接続される。各ホール素子１０１～１０４は、図６における左右の端子が入力端子ＩＮＰ、入力端子ＩＮＭに接続される。図６では、各ホール素子１０１～１０４の図６における上下の端子に電源電位、グランド電位が接続される定電圧駆動の構成が例示されるが、図６における上下の端子に電源電位、グランド電位に代えて電流源の一端、他端が接続されて定電流駆動されてもよい。

【0064】

センサ１００は、モータ（例えば、ブラシレスモータ）の回転位置を検出するために用いられる。複数のホール素子１０１～１０４は、同一チップ上で対称方向に設置され、検知する信号は実質的に同じ（信号レベルとして同じレベル）である。このため、各ホール素子１０１～１０４は、その検出信号にオフセット成分を含むが、センサ１００では、複数のホール素子１０１～１０４が複数並列接続されそれぞれの誘起電圧を合成することでオフセット成分を異なる極性で発生させることができ、オフセット成分をキャンセルさせることが可能である。

【0065】

このように、実施形態の第１の変形例では、センサ１００（例えば、磁気センサ）と増幅回路１とが組み合わされてセンサ回路２００が構成される。これにより、チップサイズが小さく、高精度なセンサ回路２００（例えば、磁気センサ回路）を構成できる。

【0066】

あるいは、実施形態の第２の変形例として、図７に示すように、センサ回路３００における増幅回路３０１に出力を安定化するための工夫が施されてもよい。図７は、実施形態の第２の変形例にかかる増幅回路３０１を含むセンサ回路３００の構成を示す図である。

【0067】

センサ回路３００において、増幅回路３０１は、ラッチ回路３０８をさらに有する。ラッチ回路３０８は、コンパレータ７と出力端子ＯＵＴとの間に接続される。ラッチ回路３０８は、制御回路６からの制御信号ＬＡＴＣＨに同期して、コンパレータ７の出力をラッチする。フェイズＰＨ１やフェイズＰＨ２のうち回路の応答時間よりも短い期間では、コンパレータ７の判定結果が遷移途中で外乱ノイズの影響を受けてそのレベルが不安定になっている可能性がある。従って、制御回路６は、フェイズＰＨ２からフェイズＰＨ１に移行する直前の短い区間（図３参照）のみ取り込み可能状態（Ｈレベル）とし、それ以外の区間はホールド状態（Ｌレベル）にするように制御信号ＬＡＴＣＨを出力することにより、ラッチ回路３０８は、ＰＨ１直前のフェイズＰＨ２の判定結果（増幅信号による判定結果）を保持することで正しい判定の保持が出来る。

【0068】

このように、実施形態の第２の変形例では、センサ回路３００の増幅回路３０１において、コンパレータ７の判定結果がラッチ回路３０８で保持されるので、正しい判定の保持が出来る。この結果、さらに高精度なセンサ回路３００（例えば、磁気センサ回路）を構成できる。

【0069】

あるいは、実施形態の第３の変形例として、図８に示すように、センサ回路４００における増幅回路４０１の増幅信号の処理としてサンプルホールド回路を設けてもよい。図８は、実施形態の第３の変形例にかかる増幅回路４０１を含むセンサ回路４００の構成を示す図である。

【0070】

センサ回路４００において、増幅回路４０１は、サンプルホールド回路４０９を有する。サンプルホールド回路４０９は、容量素子Ｃ１とコンパレータ７との間に接続される。サンプルホールド回路４０９は、制御回路６からの制御信号ＨＯＬＤに同期して、出力をアナログ値としてホールドする。制御信号ＨＯＬＤは、フェイズＰＨ１，ＰＨ２の遷移周期より速くＨレベル・Ｌレベル間で周期変動する信号とすることができる。電圧Ｖｃ１は離散信号となるため（図３参照）、サンプルホールド回路４０９を通すことでアナログ信号への復調が可能となる。

【0071】

このように、実施形態の第３の変形例では、センサ回路４００の増幅回路４０１において、センサ信号を増幅したアナログ信号を生成できるためリニアホールセンサを構成できる。

【0072】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0073】

１、３０１ 増幅回路、２，３ セレクタ回路、４，５ ＧＭアンプ、６ 制御回路、１００ センサ、２００，３００ センサ回路、Ｃ１，Ｃ２ 容量素子、ＳＷ１，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２ スイッチ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】