特開 2023-142242 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023142242

(43)【公開日】2023-10-05

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20230928BHJP

【ＦＩ】

H01L21/88 S

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022049039

(22)【出願日】2022-03-24

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】小川 幸大

(72)【発明者】

【氏名】石谷 浩

【テーマコード（参考）】

5F033

【Ｆターム（参考）】

5F033JJ19

5F033KK11

5F033RR04

5F033RR06

5F033RR08

5F033XX18

5F033XX20

(57)【要約】

【課題】信頼性が向上する半導体装置を提供する。
【解決手段】実施形態の半導体装置は、素子領域と、素子領域を囲む外周領域と、を備えた半導体装置であって、外周領域は、第１の面と、第１の面に対向する第２の面と、を有する半導体層と、半導体層に対し第１の面の側に設けられ、素子領域を囲む第１の環状導電体と、半導体層に対し第１の面の側に設けられ、第１の環状導電体を囲む第２の環状導電体と、第１の環状導電体と第２の環状導電体との間に設けられ、第１の環状導電体及び第２の環状導電体に接続される少なくとも一つの第１の接続導電体と、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

素子領域と、
前記素子領域を囲む外周領域と、を備えた半導体装置であって、
前記外周領域は、
第１の面と、前記第１の面に対向する第２の面と、を有する半導体層と、
前記半導体層に対し前記第１の面の側に設けられ、前記素子領域を囲む第１の環状導電体と、
前記半導体層に対し前記第１の面の側に設けられ、前記第１の環状導電体を囲む第２の環状導電体と、
前記第１の環状導電体と前記第２の環状導電体との間に設けられ、前記第１の環状導電体及び前記第２の環状導電体に接続される少なくとも一つの第１の接続導電体と、
を含む、半導体装置。

【請求項2】

前記第１の環状導電体、前記第２の環状導電体、及び前記少なくとも一つの第１の接続導電体は、同一材料である請求項１記載の半導体装置。

【請求項3】

前記第１の環状導電体は前記半導体層に接し、前記第２の環状導電体は前記半導体層に接し、前記少なくとも一つの第１の接続導電体は前記半導体層に接する請求項１又は請求項２記載の半導体装置。

【請求項4】

前記第１の環状導電体は、前記第１の面に平行な第１の方向に延びる第１の領域と、前記第１の方向に延び前記第１の領域との間に前記素子領域が設けられる第２の領域と、前記第１の面に平行で前記第１の方向に垂直な第２の方向に延びる第３の領域と、前記第２の方向に延び前記第３の領域との間に前記素子領域が設けられる第４の領域と、を含み、
前記第２の環状導電体は、前記第１の領域に隣り合う第５の領域と、前記第２の領域に隣り合う第６の領域と、前記第３の領域に隣り合う第７の領域と、前記第４の領域に隣り合う第８の領域と、を含み、
前記少なくとも一つの第１の接続導電体は、前記第１の領域と前記第５の領域との間、前記第２の領域と前記第６の領域との間、前記第３の領域と前記第７の領域との間、及び前記第４の領域と前記第８の領域との間に設けられる請求項１ないし請求項３いずれか一項記載の半導体装置。

【請求項5】

前記外周領域は、
前記半導体層に対し前記第１の面の側に設けられ、前記第２の環状導電体を囲む第３の環状導電体と、
前記第２の環状導電体と前記第３の環状導電体との間に設けられ、前記第２の環状導電体及び前記第３の環状導電体に接続される少なくとも一つの第２の接続導電体と、
を更に含む請求項１記載の半導体装置。

【請求項6】

前記第１の環状導電体は、前記第１の面に平行な第１の方向に延びる第１の領域と、前記第１の方向に延び前記第１の領域との間に前記素子領域が設けられる第２の領域と、前記第１の面に平行で前記第１の方向に垂直な第２の方向に延びる第３の領域と、前記第２の方向に延び前記第３の領域との間に前記素子領域が設けられる第４の領域と、を含み、
前記第２の環状導電体は、前記第１の領域に隣り合う第５の領域と、前記第２の領域に隣り合う第６の領域と、前記第３の領域に隣り合う第７の領域と、前記第４の領域に隣り合う第８の領域と、を含み、
前記第３の環状導電体は、前記第５の領域に隣り合う第９の領域と、前記第６の領域に隣り合う第１０の領域と、前記第７の領域に隣り合う第１１の領域と、前記第８の領域に隣り合う第１２の領域と、を含み、
前記第１の領域と前記第５の領域との間に、前記第１の方向に繰り返し複数の前記少なくとも一つの第１の接続導電体が設けられ、
前記第５の領域と前記第９の領域との間に、前記第１の方向に繰り返し複数の前記少なくとも一つの第２の接続導電体が設けられ、
前記第１の方向において、複数の前記少なくとも一つの前記第１の接続導電体と、複数の前記少なくとも一つの前記第２の接続導電体は、交互に配置される請求項５記載の半導体装置。

【請求項7】

前記第１の環状導電体の最小幅は、１．０μｍ以下である請求項１ないし請求項６いずれか一項記載の半導体装置。

【請求項8】

前記外周領域は、前記第１の環状導電体と前記第２の環状導電体との間に設けられた絶縁層を、更に含む請求項１ないし請求項７いずれか一項記載の半導体装置。

【請求項9】

前記第１の環状導電体は、前記第１の面に垂直な第３の方向に積層された第１の層と、前記第１の層の化学組成と異なる化学組成の第２の層とを、含む請求項１ないし請求項８いずれか一項記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

半導体チップには、素子領域を囲む外周領域に、素子領域を囲むチップリング（シールリング）が設けられる場合がある。チップリングは半導体チップを構成するコンタクト層や配線層を用いて形成される。チップリングを設けることで、例えば、外界からの水分や可動イオンの素子領域への侵入が防止され、半導体チップの信頼性が向上する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第４６１９７０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、信頼性が向上する半導体装置を提供することにある。

【課題を解決するための手段】

【0005】

本発明の一態様の半導体装置は、素子領域と、前記素子領域を囲む外周領域と、を備えた半導体装置であって、前記外周領域は、第１の面と、前記第１の面に対向する第２の面と、を有する半導体層と、前記半導体層に対し前記第１の面の側に設けられ、前記素子領域を囲む第１の環状導電体と、前記半導体層に対し前記第１の面の側に設けられ、前記第１の環状導電体を囲む第２の環状導電体と、前記第１の環状導電体と前記第２の環状導電体との間に設けられ、前記第１の環状導電体及び前記第２の環状導電体に接続される少なくとも一つの第１の接続導電体と、を含む。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態の半導体装置の模式上面図。

【図2】第１の実施形態の半導体装置の拡大模式断面図。

【図3】比較例の半導体装置の模式上面図。

【図4】比較例の半導体装置の課題の説明図。

【図5】第１の実施形態の半導体装置の作用及び効果の説明図。

【図6】第２の実施形態の半導体装置の模式上面図。

【図7】第２の実施形態の半導体装置の作用及び効果の説明図。

【図8】第２の実施形態の変形例の半導体装置の模式上面図。

【発明を実施するための形態】

【0007】

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

【0008】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0009】

（第１の実施形態）
第１の実施形態の半導体装置は、素子領域と、素子領域を囲む外周領域と、を備えた半導体装置であって、外周領域は、第１の面と、第１の面に対向する第２の面と、を有する半導体層と、半導体層に対し第１の面の側に設けられ、素子領域を囲む第１の環状導電体と、半導体層に対し第１の面の側に設けられ、第１の環状導電体を囲む第２の環状導電体と、第１の環状導電体と第２の環状導電体との間に設けられ、第１の環状導電体及び第２の環状導電体に接続される少なくとも一つの第１の接続導電体と、を含む。

【0010】

図１は、第１の実施形態の半導体装置の模式上面図である。第１の実施形態の半導体装置は、半導体チップ１００である。半導体チップ１００は、素子領域１００ａ及び外周領域１００ｂを含む。

【0011】

素子領域１００ａには、例えば、図示しないトランジスタ又はダイオード等の半導体素子が含まれる。素子領域１００ａには、例えば、半導体素子の間を電気的に接続するための、コンタクト層や配線層が含まれる。素子領域１００ａは、外周領域１００ｂに囲まれる。

【0012】

外周領域１００ｂは、素子領域１００ａを囲む。外周領域１００ｂには、例えば、図示しない終端構造が設けられる。終端構造は、半導体チップ１００の耐圧を向上させる機能を有する。

【0013】

外周領域１００ｂは、第１のチップリング１０（第１の環状導電体）、第２のチップリング２０（第２の環状導電体）、及び第１の接続導電体２５を含む。

【0014】

第１のチップリング１０は、素子領域１００ａを囲む。第１のチップリング１０は、第１の領域１０ａ、第２の領域１０ｂ、第３の領域１０ｃ、及び第４の領域１０ｄを含む。

【0015】

第１の領域１０ａ及び第２の領域１０ｂは、第１の方向に延びる。第１の領域１０ａと第２の領域１０ｂとの間に素子領域１００ａが設けられる。

【0016】

第３の領域１０ｃ及び第４の領域１０ｄは、第２の方向に延びる。第２の方向は、第１の方向に直交する。第３の領域１０ｃと第４の領域１０ｄとの間に素子領域１００ａが設けられる。

【0017】

第２のチップリング２０は、素子領域１００ａを囲む。第２のチップリング２０は、第１のチップリング１０を囲む。第２のチップリング２０は、第５の領域２０ａ、第６の領域２０ｂ、第７の領域２０ｃ、及び第８の領域２０ｄを含む。

【0018】

第５の領域２０ａ及び第６の領域２０ｂは、第１の方向に延びる。第５の領域２０ａと第６の領域２０ｂとの間に素子領域１００ａが設けられる。

【0019】

第７の領域２０ｃ及び第８の領域２０ｄは、第２の方向に延びる。第７の領域２０ｃと第８の領域２０ｄとの間に素子領域１００ａが設けられる。

【0020】

第５の領域２０ａは、第１の領域１０ａと隣り合う。第６の領域２０ｂは、第２の領域１０ｂと隣り合う。第７の領域２０ｃは、第３の領域１０ｃと隣り合う。第８の領域２０ｄは、第４の領域１０ｄと隣り合う。

【0021】

第１の接続導電体２５は、第１のチップリング１０と第２のチップリング２０との間に設けられる。第１の接続導電体２５は、第１のチップリング１０及び第２のチップリング２０に接続される。

【0022】

第１の接続導電体２５は、第１の領域１０ａと第５の領域２０ａとの間に設けられる。第１の接続導電体２５は、第２の領域１０ｂと第６の領域２０ｂとの間に設けられる。第１の接続導電体２５は、第３の領域１０ｃと第７の領域２０ｃとの間に設けられる。第１の接続導電体２５は、第４の領域１０ｄと第８の領域２０ｄとの間に設けられる。

【0023】

図２（ａ）、図２（ｂ）は、第１の実施形態の半導体装置の拡大模式断面図である。図２（ａ）、図２（ｂ）は、外周領域１００ｂの断面図である。

【0024】

図２（ａ）は、図１のＡＡ’断面である。図２（ｂ）は、図１のＢＢ’断面である。

【0025】

外周領域１００ｂは、半導体層５０及び層間絶縁層５１（絶縁層）を含む。半導体層５０は、第１の面Ｆ１及び第２の面Ｆ２を含む。第２の面Ｆ２は、第１の面Ｆ１に対向する。

【0026】

第１の方向は第１の面Ｆ１に平行である。第２の方向は第１の面Ｆ１に平行である。第３の方向は第１の面Ｆ１に垂直である。

【0027】

半導体層５０は、例えば、単結晶シリコンである。

【0028】

層間絶縁層５１は、半導体層５０に対し第１の面Ｆ１の側に設けられる。層間絶縁層５１は、半導体層５０の上に設けられる。層間絶縁層５１は、第１のチップリング１０と第２のチップリング２０との間に設けられる。

【0029】

層間絶縁層５１は、例えば、図示しない複数の絶縁層の積層構造を有する。層間絶縁層５１は、例えば、酸化物、酸窒化物、又は窒化物である。層間絶縁層５１は、例えば、酸化シリコン又は窒化シリコンを含む。

【0030】

第１のチップリング１０は、半導体層５０に対し第１の面Ｆ１の側に設けられる。第１のチップリング１０は、半導体層５０の上に設けられる。第１のチップリング１０は、半導体層５０に接する。第１のチップリング１０は、層間絶縁層５１の中に設けられる。

【0031】

第１のチップリング１０は、第１のコンタクト層１１（第１の層）、第１の配線層１２（第２の層）、第２のコンタクト層１３、及び第２の配線層１４を含む。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、この順に第３の方向に積層される。

【0032】

第１のチップリング１０は、導電体である。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、導電体である。

【0033】

例えば、第１のコンタクト層１１の化学組成と、第１の配線層１２の化学組成は異なる。第１のコンタクト層１１は、例えば、タングステン（Ｗ）である。また、第１の配線層１２は、例えば、銅（Ｃｕ）である。

【0034】

第１のチップリング１０の最小幅（図２（ａ）中のＷｍｉｎ）は、例えば、１．０μｍ以下である。第１のチップリング１０の最小幅Ｗｍｉｎは、例えば、第１のコンタクト層１１の第２の方向の幅である。

【0035】

第２のチップリング２０は、半導体層５０に対し第１の面Ｆ１の側に設けられる。第２のチップリング２０は、半導体層５０の上に設けられる。第２のチップリング２０は、半導体層５０に接する。第２のチップリング２０は、層間絶縁層５１の中に設けられる。

【0036】

第２のチップリング２０は、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４を含む。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、この順に第３の方向に積層される。

【0037】

第２のチップリング２０は、導電体である。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、導電体である。第２のチップリング２０と第１のチップリング１０は同一材料である。

【0038】

第２のチップリング２０の最小幅は、例えば、１．０μｍ以下である。第２のチップリング２０の最小幅Ｗｍｉｎは、例えば、第１のコンタクト層１１の第２の方向の幅である。

【0039】

第１の接続導電体２５は、半導体層５０に対し第１の面Ｆ１の側に設けられる。第１の接続導電体２５は、半導体層５０の上に設けられる。第１の接続導電体２５は、半導体層５０に接する。第１の接続導電体２５は、層間絶縁層５１の中に設けられる。

【0040】

第１の接続導電体２５は、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４を含む。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、この順に第３の方向に積層される。

【0041】

第１の接続導電体２５は、導電体である。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、導電体である。第１の接続導電体２５と第１のチップリング１０は同一材料である。第１の接続導電体２５と第２のチップリング２０は同一材料である。

【0042】

次に、第１の実施形態の半導体チップ１００の作用及び効果について説明する。

【0043】

図３は、比較例の半導体装置の模式上面図である。図３は、第１の実施形態の図１に対応する図である。

【0044】

比較例の半導体装置は半導体チップ９００である。比較例の半導体チップ９００は、外周領域１００ｂが、第１の接続導電体２５を含まない点で、第１の実施形態の半導体チップ９００と異なる。

【0045】

比較例の半導体チップ９００は、第１の実施形態の半導体チップ１００と同様、外周領域１００ｂに第１のチップリング１０及び第２のチップリング２０を含む。第１のチップリング１０及び第２のチップリング２０を設けることで、外界からの水分や可動イオンの素子領域１００ａへの侵入が防止され、半導体チップ９００の信頼性が向上する。

【0046】

図４は、比較例の半導体装置の課題の説明図である。例えば、半導体チップ９００の第１のチップリング１０や第２のチップリング２０に、パターン未形成領域Ｘ１や、パターン未形成領域Ｘ２が生じる場合がある。パターン未形成領域Ｘ１やパターン未形成領域Ｘ２は、例えば、第１のチップリング１０や第２のチップリング２０のパターンをフォトリソグラフィ法を用いて形成する際に、例えば、レジストパターンが崩れることによって生じる。レジストパターンの崩れは、パターンのサイズが小さくなると顕著に現れるようになる。例えば、パターン幅やパターン間隔が１．０μｍ以下になると顕著に現れるようになる。

【0047】

パターン未形成領域Ｘ１やパターン未形成領域Ｘ２が生じると、パターン未形成領域Ｘ１やパターン未形成領域Ｘ２を経由して、外界から水分や可動イオンが素子領域１００ａへ侵入するおそれがある。したがって、半導体チップ９００の信頼性が低下するおそれがある。

【0048】

第１の実施形態の半導体チップ１００は、第１のチップリング１０と第２のチップリング２０との間に、第１の接続導電体２５を含む。第１の接続導電体２５のパターンは、第１のチップリング１０や第２のチップリング２０のパターンをフォトリソグラフィ法を用いて形成する際に、レジストを支えるサポートパターンとして機能する。

【0049】

したがって、第１のチップリング１０や第２のチップリング２０のパターンをフォトリソグラフィ法を用いて形成する際のレジストパターンの崩れが抑制される。よって、パターン未形成領域の発生が抑制され、外界からの水分や可動イオンの素子領域１００ａへの侵入が防止され、半導体チップ１００の信頼性が向上する。

【0050】

図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。

【0051】

第１の実施形態の半導体チップ１００の場合、仮に、図５に示すように、パターン未形成領域Ｘ１やパターン未形成領域Ｘ２が生じたとしても、第１のチップリング１０と第２のチップリング２０との間に第１の接続導電体２５が設けられることで、外界からの水分や可動イオンの素子領域１００ａへの侵入経路が遮断される。したがって、外界からの水分や可動イオンの素子領域１００ａへの侵入が防止され、半導体チップ１００の信頼性が向上する。

【0052】

以上、第１の実施形態によれば、外界からの水分や可動イオンの素子領域１００ａへの侵入が防止され、信頼性が向上する半導体装置が実現できる。

【0053】

（第２の実施形態）
第２の実施形態の半導体装置は、外周領域は、半導体層に対し第１の面の側に設けられ、第２の環状導電体を囲む第３の環状導電体と、第２の環状導電体と第３の環状導電体との間に設けられ、第２の環状導電体及び第３の環状導電体に接続される少なくとも一つの第２の接続導電体と、を更に含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0054】

図６は、第２の実施形態の半導体装置の模式上面図である。第２の実施形態の半導体装置は、半導体チップ２００である。半導体チップ２００は、素子領域２００ａ及び外周領域２００ｂを含む。

【0055】

外周領域２００ｂは、第１のチップリング１０（第１の環状導電体）、第２のチップリング２０（第２の環状導電体）、第３のチップリング３０（第３の環状導電体）、第１の接続導電体２５、及び第２の接続導電体３５を含む。

【0056】

第３のチップリング３０は、素子領域２００ａを囲む。第３のチップリング３０は、第２のチップリング２０を囲む。第３のチップリング３０は、第９の領域３０ａ、第１０の領域３０ｂ、第１１の領域３０ｃ、及び第１２の領域３０ｄを含む。

【0057】

第９の領域３０ａ及び第１０の領域３０ｂは、第１の方向に延びる。第９の領域３０ａと第１０の領域３０ｂとの間に素子領域２００ａが設けられる。

【0058】

第１１の領域３０ｃ及び第１２の領域３０ｄは、第２の方向に延びる。第１１の領域３０ｃと第１２の領域３０ｄとの間に素子領域２００ａが設けられる。

【0059】

第９の領域３０ａは、第５の領域２０ａと隣り合う。第１０の領域３０ｂは、第６の領域２０ｂと隣り合う。第１１の領域３０ｃは、第７の領域２０ｃと隣り合う。第１２の領域３０ｄは、第８の領域２０ｄと隣り合う。

【0060】

第２の接続導電体３５は、第２のチップリング２０と第３のチップリング３０との間に設けられる。第２の接続導電体３５は、第２のチップリング２０及び第３のチップリング３０に接続される。

【0061】

第２の接続導電体３５は、第５の領域２０ａと第９の領域３０ａとの間に設けられる。第２の接続導電体３５は、第６の領域２０ｂと第１０の領域３０ｂとの間に設けられる。第２の接続導電体３５は、第７の領域２０ｃと第１１の領域３０ｃとの間に設けられる。第２の接続導電体３５は、第８の領域２０ｄと第１２の領域３０ｄとの間に設けられる。

【0062】

第３のチップリング３０は、半導体層５０に対し第１の面Ｆ１の側に設けられる。第３のチップリング３０は、半導体層５０の上に設けられる。第３のチップリング３０は、半導体層５０に接する。第３のチップリング３０は、層間絶縁層５１の中に設けられる。

【0063】

第３のチップリング３０は、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４を含む。第１のコンタクト層１１（第１の層）、第１の配線層１２（第２の層）、第２のコンタクト層１３、及び第２の配線層１４は、この順に第３の方向に積層される。

【0064】

第３のチップリング３０は、導電体である。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、導電体である。第３のチップリング３０と、第１のチップリング１０及び第２のチップリング２０とは同一材料である。

【0065】

第３のチップリング３０の最小幅は、例えば、１．０μｍ以下である。第３のチップリング３０の最小幅Ｗｍｉｎは、例えば、第１のコンタクト層１１の第２の方向の幅である。

【0066】

第２の接続導電体３５は、半導体層５０に対し第１の面Ｆ１の側に設けられる。第２の接続導電体３５は、半導体層５０の上に設けられる。第２の接続導電体３５は、半導体層５０に接する。第２の接続導電体３５は、層間絶縁層５１の中に設けられる。

【0067】

第２の接続導電体３５は、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４を含む。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、この順に第３の方向に積層される。

【0068】

第２の接続導電体３５は、導電体である。第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４は、導電体である。第２の接続導電体３５と第２のチップリング２０は同一材料である。第２の接続導電体３５と第３のチップリング３０は同一材料である。

【0069】

図７は、第２の実施形態の半導体装置の作用及び効果の説明図である。

【0070】

第２の実施形態の半導体チップ２００は、第１のチップリング１０と第２のチップリング２０との間に、第１の接続導電体２５を含むことで、第１の実施形態の半導体チップ１００と同様、半導体チップ２００の信頼性が向上する。

【0071】

さらに、第２の実施形態の半導体チップ２００の場合、仮に、図７に示すように、パターン未形成領域Ｘ１やパターン未形成領域Ｘ２が、第１のチップリング１０と第２のチップリング２０に横並びで生じたとしても、第３のチップリング３０が設けられることで、外界からの水分や可動イオンの素子領域２００ａへの侵入経路が遮断される。したがって、外界からの水分や可動イオンの素子領域２００ａへの侵入が防止され、半導体チップ２００の信頼性が更に向上する。

【0072】

（変形例）
図８は、第２の実施形態の変形例の半導体装置の模式上面図である。第２の実施形態の変形例の半導体装置は、半導体チップ２０１である。半導体チップ２０１は、素子領域２００ａ及び外周領域２００ｂを含む。

【0073】

変形例の半導体チップ２０１は、第１の領域と第５の領域との間に、第１の方向に繰り返し複数の少なくとも一つの第１の接続導電体が設けられ、第５の領域と第９の領域との間に、第１の方向に繰り返し複数の少なくとも一つの第２の接続導電体が設けられ、第１の方向において、複数の少なくとも一つの第１の接続導電体と、複数の少なくとも一つの第２の接続導電体は、交互に配置される点で、第２の実施形態の半導体チップ２００と異なる。

【0074】

半導体チップ２０１は、第１の領域１０ａと第５の領域２０ａとの間に、第１の方向に繰り返し複数の第１の接続導電体２５が設けられる。また、第５の領域２０ａと第９の領域３０ａとの間に、第１の方向に繰り返し複数の第２の接続導電体３５が設けられる。第１の方向において、複数の第１の接続導電体２５と、複数の第２の接続導電体３５は、交互にずらして配置される。

【0075】

半導体チップ２０１は、複数の第１の接続導電体２５と、複数の第２の接続導電体３５が交互にずらして設けられることにより、第１の接続導電体２５のパターン及び第２の接続導電体３５のパターンが、第１のチップリング１０や第２のチップリング２０や第３のチップリング３０のパターンをフォトリソグラフィ法を用いて形成する際に、レジストを支えるサポートパターンとしてより強固に機能する。

【0076】

したがって、第１のチップリング１０や第２のチップリング２０や第３のチップリング３０のパターンをフォトリソグラフィ法を用いて形成する際のレジストパターンの崩れが更に抑制される。よって、パターン未形成領域の発生が更に抑制され、外界からの水分や可動イオンの素子領域２００ａへの侵入が防止され、半導体チップ２０１の信頼性が更に向上する。

【0077】

以上、第２の実施形態及び変形例によれば、外界からの水分や可動イオンの素子領域２００ａへの侵入が防止され、信頼性が向上する半導体装置が実現できる。

【0078】

第１及び第２の実施形態では、第１のチップリング１０、第２のチップリング２０、及び第１の接続導電体２５が、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４の４層で形成される場合を例に説明したが、第１のチップリング１０、第２のチップリング２０、及び第１の接続導電体２５は、例えば、３層以下で形成されても、５層以上で形成されても構わない。

【0079】

第１及び第２の実施形態では、第１の接続導電体２５が、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４の４層の全てを用いて形成される場合を例に説明したが、第１の接続導電体２５は、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４の中の少なくとも一つの層を含めばよい。言い換えれば、第１の接続導電体２５は、第１のコンタクト層１１、第１の配線層１２、第２のコンタクト層１３、及び第２の配線層１４の中の一つ又は複数の層を含まなくても良い。

【0080】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0081】

１０ 第１のチップリング（第１の環状導電体）
１０ａ 第１の領域
１０ｂ 第２の領域
１０ｃ 第３の領域
１０ｄ 第４の領域
１１ 第１のコンタクト層（第１の層）
１２ 第１の配線層（第２の層）
２０ 第２のチップリング（第２の環状導電体）
２０ａ 第５の領域
２０ｂ 第６の領域
２０ｃ 第７の領域
２０ｄ 第８の領域
２５ 第１の接続導電体
３０ 第３のチップリング（第３の環状導電体）
３０ａ 第９の領域
３０ｂ 第１０の領域
３０ｃ 第１１の領域
３０ｄ 第１２の領域
３５ 第２の接続導電体
５０ 半導体層
５１ 層間絶縁層（絶縁層）
１００ 半導体チップ（半導体装置）
１００ａ 素子領域
１００ｂ 外周領域
２００ 半導体チップ（半導体装置）
２００ａ 素子領域
２００ｂ 外周領域
Ｆ１ 第１の面
Ｆ２ 第２の面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】