▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023142270
(43)【公開日】2023-10-05
(54)【発明の名称】検知回路及び通信システム
(51)【国際特許分類】
H04L 25/02 20060101AFI20230928BHJP
【ＦＩ】
H04L25/02 303B
H04L25/02 301Z
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022049090
(22)【出願日】2022-03-24
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】卯尾 豊明
【テーマコード（参考）】
5K029
【Ｆターム（参考）】
5K029JJ03
5K029KK26
(57)【要約】
【課題】一つの実施形態は、絶縁素子の劣化を高精度に検知できる検知回路及び通信システムを提供することを目的とする。
【解決手段】一つの実施形態によれば、第１の絶縁素子と第２の絶縁素子と第１の送信テスト回路と第２の送信テスト回路と受信テスト回路とを有する検知回路が提供される。第１の送信テスト回路は、第１の絶縁素子に接続される。第２の送信テスト回路は、第２の絶縁素子に接続される。受信テスト回路は、第１の絶縁素子及び第２の絶縁素子にそれぞれ接続される。受信テスト回路は、第１の絶縁素子の電圧と第２の絶縁素子の電圧との差分に応じた検知信号を出力する。
【選択図】図１
【解決手段】一つの実施形態によれば、第１の絶縁素子と第２の絶縁素子と第１の送信テスト回路と第２の送信テスト回路と受信テスト回路とを有する検知回路が提供される。第１の送信テスト回路は、第１の絶縁素子に接続される。第２の送信テスト回路は、第２の絶縁素子に接続される。受信テスト回路は、第１の絶縁素子及び第２の絶縁素子にそれぞれ接続される。受信テスト回路は、第１の絶縁素子の電圧と第２の絶縁素子の電圧との差分に応じた検知信号を出力する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の絶縁素子と、
第２の絶縁素子と、
前記第１の絶縁素子に接続された第１の送信テスト回路と、
前記第２の絶縁素子に接続された第２の送信テスト回路と、
前記第１の絶縁素子及び前記第２の絶縁素子にそれぞれ接続され、前記第１の絶縁素子の電圧と前記第２の絶縁素子の電圧との差分に応じた検知信号を出力する受信テスト回路と、
を備えた検知回路。
第２の絶縁素子と、
前記第１の絶縁素子に接続された第１の送信テスト回路と、
前記第２の絶縁素子に接続された第２の送信テスト回路と、
前記第１の絶縁素子及び前記第２の絶縁素子にそれぞれ接続され、前記第１の絶縁素子の電圧と前記第２の絶縁素子の電圧との差分に応じた検知信号を出力する受信テスト回路と、
を備えた検知回路。
【請求項2】
前記第１の送信テスト回路、前記第２の送信テスト回路、前記受信テスト回路は、前記第１の絶縁素子及び前記第２の絶縁素子の１次側又は２次側に接続される
請求項１に記載の検知回路。
請求項１に記載の検知回路。
【請求項3】
前記第１の送信テスト回路は、前記第１の絶縁素子の１次側に接続される出力ノードを有し、
前記第２の送信テスト回路は、前記第２の絶縁素子の１次側に接続される出力ノードを有し、
前記受信テスト回路は、前記第１の絶縁素子の２次側に接続される第１の入力ノードと前記第２の絶縁素子の２次側に接続される第２の入力ノードとを有する
請求項１に記載の検知回路。
前記第２の送信テスト回路は、前記第２の絶縁素子の１次側に接続される出力ノードを有し、
前記受信テスト回路は、前記第１の絶縁素子の２次側に接続される第１の入力ノードと前記第２の絶縁素子の２次側に接続される第２の入力ノードとを有する
請求項１に記載の検知回路。
【請求項4】
前記第１の送信テスト回路は、第１のテスト信号を前記第１の絶縁素子に送信し、
前記第２の送信テスト回路は、前記第１のテスト信号に対応する第２のテスト信号を前記第２の絶縁素子に送信する
請求項２に記載の検知回路。
前記第２の送信テスト回路は、前記第１のテスト信号に対応する第２のテスト信号を前記第２の絶縁素子に送信する
請求項２に記載の検知回路。
【請求項5】
前記受信テスト回路は、前記第１の絶縁素子の電圧と前記第２の絶縁素子の電圧との差分が閾値以下である場合に、第１のレベルの前記検知信号を出力し、前記第１の絶縁素子の電圧と前記第２の絶縁素子の電圧との差分が前記閾値を超える場合に、第２のレベルの前記検知信号を出力する
請求項４に記載の検知回路。
請求項４に記載の検知回路。
【請求項6】
前記第１のテスト信号の周波数を第１の周波数に制御する制御回路をさらに備え、
前記第１の送信テスト回路は、前記第１の周波数を有する前記第１のテスト信号を前記第１の絶縁素子に送信し、
前記第２の送信テスト回路は、前記第１の周波数を有する前記第２のテスト信号を前記第２の絶縁素子に送信する
請求項５に記載の検知回路。
前記第１の送信テスト回路は、前記第１の周波数を有する前記第１のテスト信号を前記第１の絶縁素子に送信し、
前記第２の送信テスト回路は、前記第１の周波数を有する前記第２のテスト信号を前記第２の絶縁素子に送信する
請求項５に記載の検知回路。
【請求項7】
前記第１のテスト信号についてトリミングされた第２の周波数を記憶する記憶回路をさらに備え、
前記第１の送信テスト回路は、前記第２の周波数を有する前記第１のテスト信号を前記第１の絶縁素子に送信し、
前記第２の送信テスト回路は、前記第２の周波数を有する前記第２のテスト信号を前記第２の絶縁素子に送信する
請求項５に記載の検知回路。
前記第１の送信テスト回路は、前記第２の周波数を有する前記第１のテスト信号を前記第１の絶縁素子に送信し、
前記第２の送信テスト回路は、前記第２の周波数を有する前記第２のテスト信号を前記第２の絶縁素子に送信する
請求項５に記載の検知回路。
【請求項8】
前記第１の絶縁素子の１次側に配された第１の入力ノードと前記第２の絶縁素子の１次側に配された第２の入力ノードと前記第１の絶縁素子の２次側に配された第１の出力ノードと前記第２の絶縁素子の２次側に配された第２の出力ノードとを有する
請求項１に記載の検知回路と、
前記検知回路の前記第１の入力ノードと前記第２の入力ノードにそれぞれ接続された送信回路と、
前記検知回路の前記第１の出力ノードと前記第２の出力ノードにそれぞれ接続された受信回路と、
を備えた通信システム。
請求項１に記載の検知回路と、
前記検知回路の前記第１の入力ノードと前記第２の入力ノードにそれぞれ接続された送信回路と、
前記検知回路の前記第１の出力ノードと前記第２の出力ノードにそれぞれ接続された受信回路と、
を備えた通信システム。
【請求項9】
前記送信回路は、第１の期間に非活性化され、第２の期間に動作可能であり、
前記第１の送信テスト回路、前記第２の送信テスト回路は、いずれも、前記第１の期間に動作し、前記第２の期間に非活性化される
請求項８に記載の通信システム。
前記第１の送信テスト回路、前記第２の送信テスト回路は、いずれも、前記第１の期間に動作し、前記第２の期間に非活性化される
請求項８に記載の通信システム。
【請求項10】
前記受信テスト回路は、前記第１の期間において、前記第１の絶縁素子の電圧と前記第２の絶縁素子の電圧との差分が閾値以下である場合に、第１のレベルの前記検知信号を出力し、前記第１の絶縁素子の電圧と前記第２の絶縁素子の電圧との差分が前記閾値を超える場合に、第２のレベルの前記検知信号を出力し、
前記送信回路は、前記第１のレベルの前記検知信号を受ける場合、前記第２の期間に信号送出の動作を行い、前記第２のレベルの前記検知信号を受ける場合、前記第２の期間に信号送出の動作を停止する
請求項９に記載の通信システム。
前記送信回路は、前記第１のレベルの前記検知信号を受ける場合、前記第２の期間に信号送出の動作を行い、前記第２のレベルの前記検知信号を受ける場合、前記第２の期間に信号送出の動作を停止する
請求項９に記載の通信システム。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、検知回路及び通信システムに関する。
【背景技術】
【0002】
１次側及び２次側が互いに絶縁された絶縁素子は、経年劣化等によりその絶縁状態が劣化することがある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第８７８２５０３号明細書
【特許文献2】米国特許第９２２４６７０号明細書
【特許文献3】米国特許第９２７４１６７号明細書
【特許文献4】米国特許第９３３５３７０号明細書
【特許文献5】米国特許出願公開第２０１２／０１５３９６４号明細書
【非特許文献】
【0004】
【非特許文献1】Ｒ． Ｙｕｎ， Ｊ． Ｓｕｎ， Ｅ． Ｇａａｌａａｓ， Ｂ． Ｃｈｅｎ， “Ａ Ｔｒａｎｓｆｏｒｍｅｒ－ｂａｓｅｄ Ｄｉｇｉｔａｌ Ｉｓｏｌａｔｏｒ ｗｉｔｈ ２０ｋＶＰＫ Ｓｕｒｇｅ Ｃａｐａｂｉｌｉｔｙ ａｎｄ ＞ ２００ｋＶ／ｕｓ Ｃｏｍｍｏｎ Ｍｏｄｅ Ｔｒａｎｓｉｅｎｔ Ｉｍｍｕｎｉｔｙ”， ２０１６ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐｐ１５－１７．
【非特許文献2】Ｔｈｏｍａｓ Ｋｕｇｅｌｓｔａｄｔ， “Ｎｅｗ Ｄｉｇｉｔａｌ Ｃａｐａｃｉｔｉｖｅ Ｉｓｏｌａｔｏｒ Ｔｒａｉｎｉｎｇ Ｇｕｉｄｅ ＩＳＯ７４ｘｘ ＆ ＩＳＯ７５ｘｘ”， Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ， ２０１０．
【非特許文献3】Ｔｏｍ Ｂｏｎｉｆｉｅｌｄ， “Ｈｉｇｈ－ｖｏｌｔａｇｅ ｉｓｏｌａｔｉｏｎ ｑｕａｌｉｔｙ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ ｆｏｒ ＡＭＣ１３０ｘ”， Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｔｅｃｈｎｉｃａｌ Ｄｏｃｕｍｅｎｔ， ＳＳＺＹ０２４．
【発明の概要】
【発明が解決しようとする課題】
【0005】
一つの実施形態は、絶縁素子の経年劣化等を高精度に検知できる検知回路及び通信システムを提供することを目的とする。
【課題を解決するための手段】
【0006】
一つの実施形態によれば、第１の絶縁素子と第２の絶縁素子と第１の送信テスト回路と第２の送信テスト回路と受信テスト回路とを有する検知回路が提供される。第１の送信テスト回路は、第１の絶縁素子に接続される。第２の送信テスト回路は、第２の絶縁素子に接続される。受信テスト回路は、第１の絶縁素子及び第２の絶縁素子にそれぞれ接続される。受信テスト回路は、第１の絶縁素子の電圧と第２の絶縁素子の電圧との差分に応じた検知信号を出力する。
【図面の簡単な説明】
【0007】
【図1】実施形態にかかる検知回路を含む通信システムの構成を示す回路図。
【図2】実施形態における異常検知のメカニズムを示す回路図。
【図3】実施形態における劣化の有無に伴う絶縁素子の電圧の違いを示す図。
【図4】実施形態の第１の変形例にかかる検知回路を含む通信システムの構成を示す図。
【図5】実施形態の第２の変形例にかかる検知回路を含む通信システムの構成を示す図。
【図6】実施形態の第３の変形例にかかる検知回路を含む通信システムの構成を示す図。
【図7】実施形態の第４の変形例にかかる検知回路を含む通信システムの構成を示す図。
【図8】実施形態の第４の変形例における異常検知のメカニズムを示す図。
【図9】実施形態の第４の変形例におけるテスト信号が入力された絶縁素子の電圧を示す図。
【図10】実施形態の第５の変形例におけるＰＯＲ（Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ）回路を含む通信システムの構成を示す回路図。
【図11】実施形態の第６の変形例におけるＵＶＬＯ（Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ）回路を含む通信システムの構成を示す回路図。
【図12】実施形態の第７の変形例における入力回路を含む通信システムの構成を示す回路図。
【図13】実施形態の第８の変形例におけるトリミング回路を含む通信システムの構成を示す回路図。
【図14】実施形態の第９の変形例における受信テスト回路の動作を示す図。
【発明を実施するための形態】
【0008】
以下に添付図面を参照して、実施形態にかかる通信システムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0009】
（実施形態）
実施形態にかかる検知回路は、絶縁素子の絶縁劣化を絶縁故障の予兆として検出するための工夫が施される。絶縁素子の絶縁劣化は、１次側及び２次側の絶縁性能が劣化した状態を指し、絶縁素子が絶縁故障（例えば短絡不良）に至る前の状態を指すものとする。
実施形態にかかる検知回路は、絶縁素子の絶縁劣化を絶縁故障の予兆として検出するための工夫が施される。絶縁素子の絶縁劣化は、１次側及び２次側の絶縁性能が劣化した状態を指し、絶縁素子が絶縁故障（例えば短絡不良）に至る前の状態を指すものとする。
【0010】
検知回路３を含む通信システム１は、図１に示すように、絶縁素子３１，３２を含む。絶縁素子３１，３２は、それぞれ、グランド電位を絶縁して信号伝送をするガルバニック絶縁素子を含む。絶縁素子３１，３２は、それぞれ、例えば、絶縁トランスである。通信システム１は、ガルバニック絶縁素子の絶縁劣化を検出する。絶縁劣化を検出した場合、通信システム１は、信号伝送を停止すると共に絶縁劣化が検知されたことを示す検知信号をユーザーに向けて発出する。
【0011】
ガルバニック絶縁素子は、絶縁トランス（磁界結合）、絶縁容量（電界結合）のいずれでも良い。また、絶縁素子が各チップに２つあるダブル絶縁方式、どちらかの基板に１つの絶縁素子があるシングル絶縁方式のいずれでも良い。また、専用基板に絶縁素子があり、絶縁素子がない各チップを接続する方法でも良い。さらに、絶縁層は酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0012】
高電圧機器と低電圧機器を接続する場合に、ノイズの回り込みや感電の回避のため、ガルバニック絶縁素子が用いられる。ガルバニック絶縁素子は、入出力の電気的絶縁を確保しながら、電気信号を伝達する素子である。信号を伝達させるために用いる媒体としては、光、電界および磁界を選択する場合が多い。
【0013】
実施形態の説明に入る前に、本実施形態で検出する事を考えている絶縁素子の絶縁劣化モードを説明する。まず、絶縁素子が絶縁劣化する事によって、絶縁素子にリーク電流が流れるようになると仮定する。言い換えると、経年劣化した状態は、絶縁素子が等価的に容量（Ｃｉｓｏ）と抵抗（ＲＬｅａｋ）の並列モデルで近似する事が出来る。また、本システムでは絶縁素子に差動信号を伝送している場合を前提としている。そのため、絶縁トランスの場合は２つのトランスが、絶縁容量の場合は２つの容量が用いられている。絶縁素子の経年劣化は欠陥が内在しているところから進行するため２つの絶縁素子が「同時」に劣化する事は考えにくい。さらに、絶縁素子の劣化は徐々に進み、伝送信号と同じような時間間隔（例えば数ｎｓ以下）で急激に劣化する事は少ないと考えられる。
【0014】
このため、通信システム１は、複数の絶縁素子３１，３２が差動伝送系として構成され、絶縁素子３１と絶縁素子３２とが差動対を構成する。検知回路３は、図１に示すように、複数の絶縁素子３１，３２の劣化を両者の特性の差分で検出できるように構成される。例えば、検知回路３を含む通信システム１は、図１に示すように構成され得る。図１は、検知回路３を含む通信システム１の構成を示す回路図である。
【0015】
通信システム１は、送信回路２、受信回路４、検知回路３を有する。送信回路２は、信号源ＳＳと検知回路３との間に配されている。通信システム１は、送信側チップ１１、絶縁層１３及び受信側チップ１２の形態で実装されてもよい。この場合、送信側チップ１１には、送信回路２、送信テスト回路３３，３４、受信テスト回路３５、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１２には、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、受信回路４が搭載される。送信側チップ１１と受信側チップ１２とは、絶縁層１３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１３を介して互いに絶縁されている。絶縁層１３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0016】
送信回路２は、差動ドライバ回路２１を有する。差動ドライバ回路２１は、例えば単相入力・差動出力型であり、入力ノード２１ａが信号源ＳＳの出力ノードに電気的に接続され、正相出力ノード２１ｂが検知回路３のＰ側の入力ノード３ｉｐに電気的に接続され、逆相出力ノード２１ｃが検知回路３のＮ側の入力ノード３ｉｎに電気的に接続されている。
【0017】
差動ドライバ回路２１は、外部（例えば、上位のコントローラ）から入力ノード２１ｄでディスエーブル信号ＤＳを受け、信号源ＳＳから入力ノード２１ａで信号ＶＩＮを受ける。差動ドライバ回路２１は、ディスエーブル信号ＤＳがノンアクティブレベル（例えば、Ｌレベル）の場合、信号源ＳＳから受けた信号ＶＩＮに応じた差動信号ＶＤ＋、ＶＤ－を生成し、それぞれ、絶縁素子３１，３２へ出力する。信号ＶＩＮは高周波信号であり、差動信号ＶＤ＋、ＶＤ－(図示せず)は、それぞれ、信号ＶＩＮに応じた高周波信号である。差動ドライバ２１は、ディスエーブル信号ＤＳがアクティブレベル（例えば、Ｈレベル）の場合、ディスエーブルされ動作を停止する。
【0018】
また、差動ドライバ回路２１は、受信テスト回路３５から入力ノード２１ｅで検知信号ＶＢＲを受ける。差動ドライバ回路２１は、検知信号ＶＢＲがアクティブレベル（例えば、Ｈレベル）の場合、ディスエーブル信号ＤＳのレベルに関わらず、動作を停止する。
【0019】
なお、信号源ＳＳが差動で構成されていてもよい。その場合、差動ドライバ回路２１は、差動入力・差動出力型の差動アンプであってもよい。差動ドライバ２１は、正相入力ノードが信号源ＳＳの正相出力ノードに電気的に接続され、逆相入力ノードが信号源ＳＳの逆相出力ノードに電気的に接続され得る。
【0020】
受信回路４は、検知回路３と負荷回路ＬＤとの間に配されている。受信回路４は、差動レシーバ回路４１を有する。差動レシーバ４１は、差動入力・単相出力型であり、正相入力ノード４１ａが検知回路３のＰ側の出力ノード３０ｐに電気的に接続され、逆相入力ノード４１ｂが検知回路３のＮ側の出力ノード３０ｎに電気的に接続され、出力端子４１ｃが負荷回路ＬＤの入力ノードに電気的に接続されている。差動レシーバ回路４１は、出力ノード４１ｃが負荷回路ＬＤに接続されている。
【0021】
差動レシーバ回路４１は、絶縁素子３１，３２から、それぞれ、差動信号ＶＤ＋、ＶＤ－を正相入力ノード４１ａ、逆相入力ノード４１ｂで受ける。差動レシーバ回路４１は、差動信号ＶＤ＋、ＶＤ－に応じた信号Ｖｏｕｔを負荷回路ＬＤへ出力する。
【0022】
なお、負荷回路ＬＤが差動で構成されていてもよい。その場合、差動レシーバ回路４１は、差動入力・差動出力型の差動アンプであってもよい。差動レシーバ４１は、正相出力端子が負荷回路ＬＤのＰ側の入力ノードに電気的に接続され、逆相出力端子が負荷回路ＬＤのＮ側の入力ノードに電気的に接続され得る。
【0023】
検知回路３は、送信回路２及び受信回路４の間に接続される。検知回路３は、絶縁素子（第１の絶縁素子）３１、絶縁素子（第２の絶縁素子）３２、送信テスト回路（第１の送信テスト回路）３３、送信テスト回路（第２の送信テスト回路）３４、受信テスト回路３５、容量素子ＣＣ１Ｐ、容量素子ＣＣ２Ｐ、容量素子ＣＣ１Ｎ、容量素子ＣＣ２Ｎ、抵抗素子ＲＬＰ、抵抗素子ＲＬＮを有する。
【0024】
絶縁素子３１は、１次側及び２次側が互いに電気的に絶縁される。絶縁素子３１は、１次側に入力ノード３１ａ、グランドノード３１ｃを有し、２次側に出力ノード３１ｂ、グランドノード３１ｄを有する。入力ノード３１ａ及び出力ノード３１ｂは、互いに電気的に絶縁される。グランドノード３１ｃ及びグランドノード３１ｄは、それぞれグランド電位を有するが、互いに電気的に絶縁される。
【0025】
絶縁素子３１は、例えば、グランド電位を絶縁して高周波信号を伝送するガルバニック絶縁素子である。絶縁素子３１は、絶縁トランス３１３を含む。絶縁トランス３１３は、誘導素子３１１及び誘導素子３１２を有する。誘導素子３１１は、一端が入力ノード３１ａに接続され、他端がグランドノード３１ｃに接続される。誘導素子３１２は、一端が出力ノード３１ｂに接続され、他端がグランドノード３１ｄに接続される。
【0026】
絶縁トランス３１３における誘導素子３１１及び誘導素子３１２は、互いに電気的に絶縁され、互いに磁気的に結合される。誘導素子３１１及び誘導素子３１２の間には、寄生容量ＣＩＳＯが存在する。誘導素子３１１の巻線方向と誘導素子３１２の巻線方向とは、入力ノード３１ａから誘導素子３１１の●に電流が流れ込むと、誘導素子３１１の●から出力ノード３１ｂに電流が流れ出すような関係になっている。なお、誘導素子３１１と誘導素子３２１とは、電流経路に対して互いに巻線方向が逆方向になるように連結され、同一のグランドノードに接続されてもよい。その場合、誘導素子３１２と誘導素子３２２とは、電流経路に対して互いに巻線方向が同方向になっていることが望ましい。
【0027】
絶縁素子３２は、１次側及び２次側が互いに電気的に絶縁される。絶縁素子３２は、１次側に入力ノード３２ａ、グランドノード３２ｃを有し、２次側に出力ノード３２ｂ、グランドノード３２ｄを有する。入力ノード３２ａ及び出力ノード３２ｂは、互いに電気的に絶縁される。グランドノード３２ｃ及びグランドノード３２ｄは、それぞれグランド電位を有するが、互いに電気的に絶縁される。
【0028】
絶縁素子３２は、例えば、グランド電位を絶縁して高周波信号を伝送するガルバニック絶縁素子を含む。絶縁素子３２は、絶縁トランス３２３を含む。絶縁トランス３２３は、誘導素子３２１及び誘導素子３２２を有する。誘導素子３２１は、一端が入力ノード３２ａに接続され、他端がグランドノード３２ｃに接続される。誘導素子３２２は、一端が出力ノード３２ｂに接続され、他端がグランドノード３２ｄに接続される。
【0029】
絶縁トランス３２３における誘導素子３２１及び誘導素子３２２は、互いに電気的に絶縁され、互いに磁気的に結合される。誘導素子３２１及び誘導素子３２２の間には、寄生容量ＣＩＳＯが存在する。誘導素子３２１の巻線方向と誘導素子３２２の巻線方向とは、入力ノード３２ａから誘導素子３２１の●に電流が流れ込むと、誘導素子３２１の●から出力ノード３２ｂに電流が流れ出すような関係になっている。
【0030】
送信テスト回路３３は、入力ノード３３ａで外部（例えば、上位のコントローラ）から反転ディスエーブル信号ＤＳＢを受ける。反転ディスエーブル信号ＤＳＢは、ディスエーブル信号ＤＳが論理反転された信号であり、Ｌアクティブの信号である。送信テスト回路３３は、出力ノード３３ｂが容量素子ＣＣ１Ｐを介して絶縁素子３１の１次側に接続される。送信テスト回路３３は、出力ノード３３ｂが容量素子ＣＣ１Ｐを介して誘導素子３１１の一端に電気的に接続される。送信テスト回路３３は、テスト信号ｉＴＥＳＴ（ω）を発生可能である。テスト信号ｉＴＥＳＴ（ω）は高周波信号である。
【0031】
送信テスト回路３３は、反転ディスエーブル信号ＤＳＢがアクティブレベル（例えば、Ｌレベル）の場合、テスト信号ｉＴＥＳＴ（ω）を発生させ、絶縁素子３１へ出力する。送信テスト回路３３は、反転ディスエーブル信号ＤＳがノンアクティブレベル（例えば、Ｈレベル）の場合、ディスエーブルされ動作を停止する。
【0032】
送信テスト回路３４は、入力ノード３４ａで外部（例えば、上位のコントローラ）から反転ディスエーブル信号ＤＳＢを受ける。反転ディスエーブル信号ＤＳＢは、ディスエーブル信号ＤＳが論理反転された信号であり、Ｌアクティブの信号である。送信テスト回路３４は、出力ノード３４ｂが容量素子ＣＣ１Ｎを介して絶縁素子３２の１次側に接続される。送信テスト回路３４は、出力ノード３４ｂが容量素子ＣＣ１Ｎを介して誘導素子３２１の一端に電気的に接続される。送信テスト回路３４は、テスト信号ｉＴＥＳＴ（ω）を発生可能である。テスト信号ｉＴＥＳＴ（ω）は高周波信号である。
【0033】
送信テスト回路３４は、反転ディスエーブル信号ＤＳＢがアクティブレベル（例えば、Ｌレベル）の場合、テスト信号ｉＴＥＳＴ（ω）を発生させ、絶縁素子３２へ出力する。送信テスト回路３４は、反転ディスエーブル信号ＤＳがノンアクティブレベル（例えば、Ｈレベル）の場合、ディスエーブルされ動作を停止する。
【0034】
受信テスト回路３５は、入力ノード３５ａが容量素子ＣＣ１Ｐを介して絶縁素子３１の１次側に接続され、入力ノード３５ｂが容量素子ＣＣ１Ｎを介して絶縁素子３２の１次側に接続され、出力ノード３５ｃが外部（例えば、後段の回路）及び送信回路２の差動ドライバ回路２１に接続される。受信テスト回路３５は、入力ノード３５ａが容量素子ＣＣ１Ｐを介して誘導素子３１１の一端に電気的に接続され、入力ノード３５ｂが容量素子ＣＣ１Ｎを介して誘導素子３２１の一端に電気的に接続される。
【0035】
受信テスト回路３５は、絶縁素子３１の電圧と絶縁素子３２の電圧との差分に応じた検知信号ＶＢＲを出力する。受信テスト回路３５は、絶縁素子３１の電圧と絶縁素子３２の電圧との差分が閾値以下である場合に、ノンアクティブレベル（たとえば、Ｌレベル）の検知信号ＶＢＲを出力する。受信テスト回路３５は、絶縁素子３１の電圧と絶縁素子３２の電圧との差分が閾値を超える場合に、アクティブレベル（例えば、Ｈレベル）の検知信号ＶＢＲを出力する。検知信号ＶＢＲは、ノンアクティブレベルで絶縁故障の予兆が検出されていないことを示し、アクティブレベルで絶縁故障の予兆が検出されたことを示す。
【0036】
ノンアクティブレベルの検知信号ＶＢＲを受けると、送信回路２の差動ドライバ２１は、ディスエーブル信号ＤＳがノンアクティブレベルであれば信号送出の動作を行い、ディスエーブル信号ＤＳがアクティブレベルであれば信号送出の動作を停止する。
【0037】
アクティブレベルの検知信号ＶＢＲを入力ノード２１ｅで受けると、送信回路２の差動ドライバ２１は、ディスエーブル信号ＤＳのレベルに関わらず、信号送出の動作を停止する。
【0038】
容量素子ＣＣ１Ｐは、送信回路２、送信テスト回路３３、受信テスト回路３５と絶縁素子３１との間に接続される。容量素子ＣＣ１Ｐは、一端が送信回路２の出力ノード２１ｂ、送信テスト回路３３の出力ノード３３ｂ、受信テスト回路３５の入力ノード３５ａに接続され、他端が絶縁素子３１の入力ノード３１ａに接続される。
【0039】
容量素子ＣＣ２Ｐは、絶縁素子３１及び抵抗素子ＲＬＰと受信回路４との間に接続される。容量素子ＣＣ２Ｐは、一端が絶縁素子３１の出力ノード３１ｂ及び抵抗素子ＲＬＰの一端に接続され、他端が受信回路４の入力ノード４１ａに接続される。
【0040】
容量素子ＣＣ１Ｎは、送信回路２、送信テスト回路３４、受信テスト回路３５と絶縁素子３２との間に接続される。容量素子ＣＣ１Ｎは、一端が送信回路２の出力ノード２１ｃ、送信テスト回路３４の出力ノード３４ｂ、受信テスト回路３５の入力ノード３５ｂに接続され、他端が絶縁素子３２の入力ノード３２ａに接続される。
【0041】
容量素子ＣＣ２Ｎは、絶縁素子３２及び抵抗素子ＲＬＮと受信回路４との間に接続される。容量素子ＣＣ２Ｎは、一端が絶縁素子３２の出力ノード３２ｂ及び抵抗素子ＲＬＮの一端に接続され、他端が受信回路４の入力ノード４１ｂに接続される。
【0042】
抵抗素子ＲＬＰは、絶縁素子３１及び容量素子ＣＣ２Ｐの間に接続される。抵抗素子ＲＬＰは、一端が絶縁素子３１の出力ノード３１ｂと容量素子ＣＣ２Ｐの一端とを接続するラインに接続され、他端がグランド電位に接続される。
【0043】
抵抗素子ＲＬＮは、絶縁素子３２及び容量素子ＣＣ２Ｎの間に接続される。抵抗素子ＲＬＮは、一端が絶縁素子３２の出力ノード３２ｂと容量素子ＣＣ２Ｎの一端とを接続するラインに接続され、他端がグランド電位に接続される。
【0044】
通信システム１では、検知回路３が絶縁素子３１，３２の劣化を高精度に検出可能である。
【0045】
ディスエーブル信号ＤＳがＬレベルの場合、通信システム１は、通常モードで動作する。通常モードでは、送信テスト回路３３，３４がディスエーブルされ、送信回路２がイネーブルされる。通常モードでは、絶縁素子３１，３２（絶縁トランス３１３，３１４）を介して通信が実施される。入力信号が送信回路２で差動化され、絶縁素子３１，３２により差動信号を伝送し、差動型の受信回路４で信号を検出する事ができる。
【0046】
ディスエーブル信号ＤＳがＨレベルの場合、通信システム１は、テストモードで動作する。テストモードでは、送信テスト回路３３，３４がイネーブルされ、送信回路２がディスエーブルされる。テストモードでは、送信テスト回路３３および送信テスト回路３４から同一のテスト信号（例えば正弦波）ｉＴＥＳＴ（ω）を絶縁素子３１および絶縁素子３２に印可する。送信テスト回路３３のテスト信号ｉＴＥＳＴ（ω）と送信テスト回路３４のテスト信号ｉＴＥＳＴ（ω）とは、周波数及び位相が実質的に同じ信号であってもよい。
【0047】
絶縁素子３１，３２に経年劣化が発生していない場合、絶縁素子３１，３２の端子電圧は実質的に同じになるので、受信テスト回路３５の入力差電圧は約０Ｖとなる。
【0048】
反対に、絶縁素子３１，３２の経年劣化が進んでいる場合、最も弱い箇所から経年劣化が進行するので、絶縁素子３１と絶縁素子３２の入力インピーダンスは異なってくる。そのため、送信テスト回路３３および送信テスト回路３４から同一周波数・同一振幅のテスト信号ｉＴＥＳＴ（ω）を入力した場合に、受信テスト回路３５の入力差電圧が発生する。
【0049】
受信テスト回路３５では、閾値を超える差電圧が入力されると、絶縁素子３１又は絶縁素子３２が経年劣化をしていると判断し、検知信号ＶＢＲを発出させる。検知信号ＶＢＲが発出されると、送信回路２を強制的に制御して信号伝送を停止させると共に、発出レベル（例えば、Ｈレベル）の検知信号ＶＢＲを外部（例えば、後段の回路）へ出力する。これにより、ユーザー側にデバイスの経年劣化を知らせることができる。
【0050】
なお、受信テスト回路３５は２つの単相入力でも、１つの差動入力でもどちらでも良い。２つの単相入力の場合、それぞれの単相信号の最大値、平均値、実効値等々を比較する事で判別する事ができる。１つの差動信号の場合は比較が簡単であるが、送信テスト回路３３および送信テスト回路３４から送出される両信号は位相も揃っていることが望ましい。
【0051】
【0052】
ディスエーブル信号ＤＳがＨレベルの場合、送信回路２はディスエーブル動作状態となり、送信回路２の出力はＨｉ－Ｚ（ハイインピーダンス）になるのが望ましい。このような状態で、送信テスト回路３３からテスト信号ｉＴＥＳＴ（ω）を出力すると、送信回路２の出力端子には流れず、大部分は絶縁トランス３１３に流れる。絶縁トランス３１３の入力インピーダンス（ＺＩＮ）は、誘導素子３１１のインダクタンス値Ｌ１、誘導素子３１２のインダクタンスＬ２、誘導素子３１１及び誘導素子３１２の結合係数ｋ、誘導素子３１１及び誘導素子３１２間の寄生容量ＣＩＳＯ、抵抗素子ＲＬＰの抵抗値ＲＬＰ、誘導素子３１１及び誘導素子３１２間の絶縁リークパスの抵抗値ＲＬｅａｋに応じて決まる。
【0053】
絶縁トランス３１３の入力インピーダンスＺＩＮは、最大になるω０が存在する。ω０は、例えば、誘導素子３１１、寄生容量ＣＩＳＯ、誘導素子３１２を含むループの共振周波数である。絶縁トランス３１３の絶縁劣化が進んでいる場合、等価的に、誘導素子３１１，３１２間に寄生容量ＣＩＳＯと並列に絶縁リークパスの抵抗ＲＬｅａｋが接続されるとみなすことができる。テスト信号ｉＴＥＳＴ（ω）の周波数ω＝ω０にすると、絶縁リークパスの抵抗値ＲＬｅａｋの変化を絶縁トランス３１３の電圧ｖＭＥＡＳ（ω）の変化として高感度に検出する事ができる。
【0054】
図３には、テスト信号ｉＴＥＳＴ（ω）を入力した場合の絶縁トランス３１３の電圧ｖＭＥＡＳ（ω）の例を示す。実線は絶縁素子３１，３２の経年劣化がない場合、一点鎖線は絶縁素子３１，３２の経年劣化が発生し、絶縁リークパスの抵抗値がＲＬｅａｋ＝１ｋΩとなった場合である。図３より、絶縁素子３１，３２の経年劣化がない場合、ω＝ω０で共振するために絶縁素子の入力インピーダンスが高くなり、大きなｖＭＥＡＳ（ω０）＝ｖ１になる。他方、経年劣化があり絶縁リークパスの抵抗値がＲＬｅａｋ＝１ｋΩの場合はＱ値が低下し、測定されるｖＭＥＡＳ（ω０）＝ｖ２は小さな値となる。図３の例では、テスト信号ｉＴＥＳＴ（ω）の周波数ωをω０とすることで、経年劣化がない場合の電圧ｖ１と経年劣化がある場合の電圧ｖ２との電圧差Δｖを大きく確保できることが示される。電圧差Δｖは、例えば、１ｋΩの短絡モードに対する１００倍（４０ｄＢ）のインピーダンス変化に相当する。受信テスト回路３５で用いられる閾値は、電圧差Δｖに応じて決められ得る。例えば、閾値は、Δｖ×α（０＜α≦１）に決められ得る。
【0055】
図１の差動信号伝送系の場合、ω＝ω０であるテスト信号ｉＴＥＳＴ（ω）で絶縁素子３１および絶縁素子３２のテストを行うと、絶縁素子３１，３２のどちらかに経年劣化が発生した場合には、受信テスト回路３５には大きな差電圧が入力される事がわかる。この結果、絶縁素子の経年劣化等による絶縁劣化を高感度に検出することができ、絶縁素子の絶縁故障の予兆を検知できる。
【0056】
なお、絶縁トランス３１３の負荷インピーダンスは抵抗素子ＲＬＰでなくても構わないし、絶縁トランス３２３の負荷インピーダンスは抵抗素子ＲＬＮでなくても構わない。また、結合容量（容量素子ＣＣ１Ｐ，ＣＣ１Ｎ）及び結合容量（容量素子ＣＣ２Ｐ，ＣＣ２Ｎ）は、省略されても構わない。
【0057】
以上のように、実施形態では、通信システム１の検知回路３において、２つの送信テスト回路３３，３４から２つの絶縁素子３１，３２へ同一のテスト信号を送信し、受信テスト回路３５で２つの絶縁素子３１，３２の電圧の差分に応じた検知信号を出力する。受信テスト回路３５は、２つの絶縁素子３１，３２の電圧の差分が閾値以下である場合に、劣化が発生していないことを示す（例えばＬレベルの）検知信号を出力し、２つの絶縁素子３１，３２の電圧の差分が閾値を超える場合に、劣化が発生していることを示す（例えばＨレベルの）検知信号を出力する。これにより、絶縁素子の劣化を絶縁故障の予兆として高精度に検出できる。絶縁素子３１，３２が絶縁トランス３１３，３２３である場合、共振現象を用いる事で絶縁素子３１，３２の劣化を高感度に検出する事ができる。
【0058】
例えば、絶縁素子において、１次側と２次側とをフォトカプラで光結合する場合、フォトカプラは、発光素子（例えば、発光ダイオード）と受光素子（例えば、フォトダイオード）との間にあるモールド樹脂で電気的絶縁を確保できる。樹脂が絶縁破壊する場合には、破壊に伴う熱で樹脂が爆発し、１次側と２次側が導通する破壊モードにはならない。このため、絶縁機能に対する信頼性が高い。
【0059】
しかしながら、複数の信号を伝送する場合には、信号の数だけフォトカプラを用いるため、コストが増大しやすい。さらに、１つのパッケージ内に複数の発光素子および複数の受光素子を実装するとクロストークの問題が発生し、組立が複雑になる事から、信頼性が低下しやすく、コストが増大しやすい。
【0060】
それに対して、本実施形態では、絶縁素子３１，３２は、信号伝送媒体として磁界を用いたものである。検知回路において、１次側と２次側とを絶縁素子３１，３２で磁気結合する構成が用いられる。磁界を伝送媒体とする場合、絶縁層の両端にコイルを形成した絶縁トランス３１３，３２３が用いられる。絶縁トランスは、チップ上のポリイミド層かチップの配線層の絶縁層を使う場合があるが、いずれの場合でも絶縁層の厚さは１０～３０μｍ程度であり、フォトカプラのモールド樹脂による絶縁間隔（４００μｍ以上）に比べて１桁薄い絶縁層となる。このため、短絡故障等の絶縁故障を起こしやすい。
【0061】
それに対し、絶縁素子をカスケード接続してダブル絶縁方式で構成することが考えられる。本構成により、絶縁耐圧の改善が出来るが、依然としてフォトカプラの絶縁間隔より狭く、本質的な課題解決になっていない。そこで、本実施形態のように、絶縁素子３１，３２の劣化を絶縁故障に至る前の予兆として検知することが有効である。
【0062】
なお、図示しないが、検知回路３は、絶縁素子３１が１次側と２次側との間で複数直列にカスケード接続されてもよく、絶縁素子３２が１次側と２次側との間で複数直列にカスケード接続されてもよい。これにより、絶縁耐圧の改善が出来る。
【0063】
送信テスト回路３３及び送信テスト回路３４は、それぞれ、テスト信号ｉＴＥＳＴ（ω）を外部（例えば、上位のコントローラ）から受けてもよい。この場合、送信テスト回路３３及び送信テスト回路３４のそれぞれにおけるテスト信号ｉＴＥＳＴ（ω）を生成するための構成を省略でき、送信テスト回路３３及び送信テスト回路３４の構成を簡略化できる。
【0064】
送信回路２が受けるディスエーブル信号ＤＳと送信テスト回路３３及び送信テスト回路３４のそれぞれが受ける反転ディスエーブル信号ＤＳＢの少なくとも一方は、外部（例えば、上位のコントローラ）から入力されてもよい。
【0065】
【0066】
通信システム１ｉは、検知回路３（図１参照）に代えて検知回路３ｉを有する。検知回路３ｉでは、送信テスト回路３３、送信テスト回路３４および受信テスト回路３５が受信回路４側に配される。通信システム１ｉは、送信側チップ１ｉ１、絶縁層１ｉ３及び受信側チップ１ｉ２の形態で実装されてもよい。この場合、送信側チップ１ｉ１には、送信回路２、インバータＩＮＶ１、インバータＩＮＶ２、絶縁素子ＤＥ、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｉ２には、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、送信テスト回路３３，３４、受信テスト回路３５、受信回路４が搭載される。送信側チップ１ｉ１と受信側チップ１ｉ２とは、絶縁層１ｉ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｉ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｉ３を介して互いに絶縁されている。絶縁層１ｉ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0067】
送信テスト回路３３は、出力ノード３３ｂが、受信回路４の差動レシーバ回路４１の入力ノード４１ａに接続され、容量素子ＣＣ２Ｐを介して絶縁素子３１の２次側に接続される。
【0068】
送信テスト回路３４は、出力ノード３４ｂが、受信回路４の差動レシーバ４１の入力ノード４１ｂに接続され、容量素子ＣＣ２Ｎを介して絶縁素子３２の２次側に接続される。
【0069】
受信テスト回路３５は、入力ノード３５ａが、受信回路４の差動レシーバ回路４１の入力ノード４１ａに接続され、容量素子ＣＣ２Ｐを介して絶縁素子３１の２次側に接続される。入力ノード３５ｂが、受信回路４の差動レシーバ回路４１の入力ノード４１ｂに接続され、容量素子ＣＣ２Ｎを介して絶縁素子３２の１次側に接続される。出力ノード３５ｃが、外部（例えば、後段の回路）と受信回路４の差動レシーバ４１の入力ノード４１ｄとに接続される。
【0070】
絶縁素子３１，３２の劣化を検知する原理は、実施形態と同じである。ただし、受信回路４の入力インピーダンスが大きい場合、受信回路４の入力を制御しなくてもよい。
【0071】
受信テスト回路３５は、テストモード動作において、絶縁素子３１の電圧と絶縁素子３２の電圧との差分が閾値以下である場合にノンアクティブレベルの検知信号ＶＢＲを出力し、絶縁素子３１の電圧と絶縁素子３２の電圧との差分が閾値を超える場合にアクティブレベルの検知信号ＶＢＲを出力する点は、実施形態と同様である。
【0072】
ノンアクティブレベルの検知信号ＶＢＲを受けると、受信回路４の差動レシーバ回路４１は、信号出力の動作を行い、アクティブレベルの検知信号ＶＢＲを受けると、受信回路４の差動レシーバ回路４１は、信号出力の動作を停止する。これにより、絶縁故障の予兆が検出されたことに応じて、受信回路の出力信号が不定になることを回避できる。
【0073】
図４に示す構成では、差動ドライバ回路２１の入力ノード２１ｄと送信テスト回路３３，３４の入力のノード３３ａ，３４ａとの間にインバータＩＮＶ１，ＩＮＶ２及び絶縁素子ＤＥが直列に接続されていてもよい。絶縁素子ＤＥは、それぞれ、入力側と出力側とが電気的に絶縁されており、入力側から出力側へ信号を伝送可能である。
【0074】
これにより、送信回路２のディスエーブル信号ＤＳと送信テスト回路３３，３４の反転ディスエーブル信号ＤＳＢとの同期をとることができ、通常モードとテストモードとの切り替えを適切に行うことができる。
【0075】
【0076】
通信システム１ｊは、複数の絶縁素子３１，３２が複数の単相伝送系として構成される。通信システム１ｊは、送信回路２、検知回路３、受信回路４（図１参照）に代えて、複数の送信回路２ｊ－１，２ｊ－２、検知回路３ｊ、複数の受信回路４ｊ－１，４ｊ－２を有する。通信システム１ｊは、送信側チップ１ｊ１、絶縁層１ｊ３及び受信側チップ１ｊ２の形態で実装されてもよい。この場合、送信側チップ１ｊ１には、送信回路２ｊ－１，２ｊ－２、制御回路３６ｊ、送信テスト回路３３，３４、受信テスト回路３５、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｊ２には、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、受信回路４ｊ－１，４ｊ－２が搭載される。送信側チップ１ｊ１と受信側チップ１ｊ２とは、絶縁層１ｊ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｊ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｊ３を介して互いに絶縁されている。絶縁層１ｊ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0077】
各送信回路２ｊは、単相入力・単相出力型の単相ドライバ２１ｊを有する。各送信回路２ｊ―１，２ｊ－２の単相ドライバ２１ｊは、入力ノード２１ａが信号源ＳＳ－１，ＳＳ－２の出力ノードに電気的に接続され、出力ノード２１ｂが容量素子ＣＣ１Ｐ，ＣＣ１Ｎを介して絶縁素子３１，３２に電気的に接続される。各受信回路４ｊ－１，４ｊ－２は、単相入力・単相出力型の単相レシーバ４１ｊを有する。受信回路４ｊ－１，４ｊ－２の単相レシーバ４１ｊは、入力ノード４１ａが容量素子ＣＣ２Ｐ，ＣＣ２Ｎを介して絶縁素子３１，３２に電気的に接続され、出力ノード４１ｃが負荷回路ＬＤ－１，ＬＤ－２に電気的に接続される。
【0078】
これにより、各送信回路２ｊ―１，２ｊ－２は、単相信号ＶＳ１，ＶＳ２を送信し、検知回路３ｊの各絶縁素子３１，３２は、単相信号ＶＳ１，ＶＳ２を伝送し、各受信回路４ｊ－１，４ｊ－２は、単相信号ＶＳ１，ＶＳ２を受信する。すなわち、複数の単相伝送系でそれぞれ信号伝送が行われる。
【0079】
一方、絶縁素子の劣化検出には２つの絶縁素子の特性の差分が用いられる。２つの絶縁素子３１，３２の入力ノード３１ａ，３２ａは、容量素子ＣＣ１Ｐ，ＣＣ１Ｎを介して、２つの送信テスト回路３３、３４の出力ノード３３ｂ，３４ｂに接続され、受信テスト回路３５の２つの入力ノード３５ａ，３５ｂに接続される。例えば、２つの送信テスト回路３３、３４から２つの絶縁素子３１，３２に位相・周波数が略等しいテスト信号ｉＴＥＳＴ（ω）を送信し、受信テスト回路３５で絶縁素子３１，３２の電圧の差分を検出する。受信テスト回路３５は、絶縁素子３１，３２の電圧の差分が閾値以下である場合に、絶縁故障の予兆が検出されていないことを示すレベルの検知信号ＶＢＲを出力し、絶縁素子３１，３２の電圧の差分が閾値を超える場合に、絶縁故障の予兆が検出されたことを示すレベルの検知信号ＶＢＲを出力する点は、実施形態と同様である。本構成を取ることで、複数の単相伝送系が構成される通信システム１ｊにおいても、絶縁素子３１，３２の劣化検出が可能となる。
【0080】
なお、通信システム１ｊが通常モードにおいて一方の単相信号ＶＳ１を伝送するが他方の単相信号ＶＳ２を伝送しない場合、送信回路２ｊ－２、絶縁素子３２、受信回路４ｊ－２をダミーの構成としてもよい。送信回路２ｊ－２をディスエーブル状態のままにする事で、通信システム１ｊは、通常モード及びテストモードをそれぞれ実施可能である。
【0081】
【0082】
通信システム１ｋは、検知回路３（図１参照）に代えて検知回路３ｋを有する。検知回路３ｋでは、制御回路３６ｋをさらに有する。通信システム１ｋは、送信側チップ１ｋ１、絶縁層１ｋ３及び受信側チップ１ｋ２の形態で実装されてもよい。この場合、送信側チップ１ｋ１には、送信回路２、送信テスト回路３３，３４、受信テスト回路３５、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｋ２には、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、受信回路４が搭載される。送信側チップ１ｋ１と受信側チップ１ｋ２とは、絶縁層１ｋ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｋ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｋ３を介して互いに絶縁されている。絶縁層１ｋ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0083】
制御回路３６ｋは、入力ノード３６ａで反転ディスエーブル信号ＤＳＢを受け、出力ノード３６ｂが送信テスト回路３３の制御ノード３３ｃ、送信テスト回路３４の制御ノード３４ｃおよび受信テスト回路３５の制御ノード３５ｃに接続される。これにより、制御回路３６ｋは、送信テスト回路３３、送信テスト回路３４および受信テスト回路３５のそれぞれに制御信号を供給して制御できる。
【0084】
例えば、劣化の有無で電圧の差が大きく出るようにするためには、図３に示すように、テスト信号の周波数を特定の周波数ω０にすることが有効である。周波数ω０は、例えば、誘導素子３１１、寄生容量ＣＩＳＯ、誘導素子３１２を含むループの共振周波数である。
【0085】
しかしながら、共振周波数は、それぞれ、素子の製造ばらつきの影響を受けて素子の特性がばらつくことがある。
【0086】
例えば、誘導素子３１１、寄生容量ＣＩＳＯ、誘導素子３１２を含むループの共振周波数がω１であり、誘導素子３２１、寄生容量ＣＩＳＯ、誘導素子３２２を含むループの共振周波数がω1であるとする。この場合、図６に示す制御回路３６ｋは、送信テスト回路３３を制御し、周波数ω１のテスト信号ｉＴＥＳＴ（ω１）が送信テスト回路３３から絶縁素子３１へ供給されるようにする。制御回路３６ｋは、送信テスト回路３４を制御し、周波数ω１のテスト信号ｉＴＥＳＴ（ω２）が送信テスト回路３４から絶縁素子３２へ供給されるようにする。
【0087】
ここで、ω１はω０より小さく、ＺＩＮ（ω１）＞ＺＩＮ（ω０）とする。パラメータΔＺＩＮ＝ＺＩＮ（ω1）－ＺＩＮ（ω0）を定義し、パラメータΔＺＩＮに応じた絶縁トランス３１３，３２３の差電圧ΔｖＭＥＡＳを定義すると、絶縁トランス３１３，３２３の経年劣化具合によってパラメータΔＺＩＮの大きさが変化し、絶縁トランス３１３，３２３の差電圧ΔｖＭＥＡＳが変化する。受信テスト回路３５は、差電圧ΔｖＭＥＡＳの標準値からの変化量が閾値を超えたか否かに応じて、絶縁トランス３１３，３２３の経年変化を検出できる。
【0088】
【0089】
実施形態～実施形態の第３の変形例では、絶縁素子として絶縁トランスを想定しているが、絶縁容量に対しても絶縁素子の経年劣化を検出する事ができる。
【0090】
通信システム１ｎにおいて、絶縁素子３１ｎは、絶縁トランス３１３（図１参照）に代えて絶縁容量３１３ｎを有し、寄生容量ＣＳＰをさらに有する。通信システム１ｎは、送信側チップ１ｎ１、絶縁層１ｎ３及び受信側チップ１ｎ２の形態で実装されてもよい。この場合、送信側チップ１ｎ１には、送信回路２、送信テスト回路３３，３４、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｎ２には、受信テスト回路３５、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、受信回路４が搭載される。送信側チップ１ｎ１と受信側チップ１ｎ２とは、絶縁層１ｎ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｎ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｎ３を介して互いに絶縁されている。絶縁層１ｎ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0091】
絶縁容量３１３ｎは、一端が送信テスト回路３３ｎ及び送信回路２に接続され、他端が受信テスト回路３５ｎ及び受信回路４に接続される。寄生容量ＣＳＰは、一端が絶縁容量３１３ｎの他端と抵抗素子ＲＬＰの一端とを接続するラインに接続され、他端がグランド電位に接続される。
【0092】
絶縁素子３２ｎは、絶縁トランス３２３（図１参照）に代えて絶縁容量３２３ｎを有し、寄生容量ＣＳＮをさらに有する。絶縁容量３２３ｎは、一端が送信テスト回路３４ｎ及び送信回路２に接続され、他端が受信テスト回路３５ｎ及び受信回路４に接続される。寄生容量ＣＳＮは、一端が絶縁容量３２３ｎの他端と抵抗素子ＲＬＮの一端とを接続するラインに接続され、他端がグランド電位に接続される。
【0093】
絶縁容量３１３ｎ及び絶縁容量３２３ｎは、それぞれ、絶縁層の両端に金属板を配することで構成可能である。絶縁層の厚さは、例えば１０～３０μｍであり、フォトカプラのモールド樹脂による絶縁間隔（４００μｍ以上）に比べて１桁薄い絶縁層となり得る。
【0094】
実施形態の第４の変形例では、２つの絶縁容量３１ｎ，３２ｎが差動伝送系として構成され、送信テスト回路３３ｎ，３４ｎを送信側、受信テスト回路３５ｎを受信側にもっていく事で、実施形態と同様に、絶縁故障の予兆を検知できる。
【0095】
ディスエーブル信号ＤＳがＬレベルの場合、送信テスト回路３３ｎ，３４ｎ及び受信テスト回路３５ｎがディスエーブルされ、送信回路２がイネーブルされ、絶縁容量３１３ｎ，３２３ｎを介して通信が実施される。
【0096】
ディスエーブル信号ＤＳがＨレベルの場合、送信テスト回路３３ｎ，３４ｎ及び受信テスト回路３５ｎがイネーブルされ、送信回路２がディスエーブルされ、テストモード動作となる。テストモード動作では、送信テスト回路３３ｎおよび送信テスト回路３４ｎから同一のテスト信号ｖＴＥＳＴ（ω）を絶縁素子３３ｎおよび絶縁素子３４ｎに印可する。
【0097】
絶縁素子３３ｎ，３４ｎが良好な場合、絶縁素子３３ｎ，３４ｎの出力電圧はほぼ同じになるので、受信テスト回路３５ｎの差電圧は約０Ｖとなる。
【0098】
片方の絶縁素子（絶縁素子３３ｎ又は絶縁素子３４ｎ）で絶縁リークが発生すると、それに応じた差電圧が受信テスト回路３５ｎに入力される。受信テスト回路３５ｎでは、閾値を超える差電圧が入力されると、受信回路４から負荷ＬＤへ不要な出力Ｖｏｕｔがでないように制御する。
【0099】
【0100】
ディスエーブル信号ＤＳがＨレベルの場合、送信回路２はディスエーブル動作状態となり、送信回路２の出力はＨｉ－Ｚ（ハイインピーダンス）になるのが望ましい。このような状態で、送信テスト回路３３ｎからテスト信号ｖＴＥＳＴ（ω）を出力すると、送信回路２の出力端子には流れず、大部分は絶縁容量３１３ｎに流れる。テスト信号ｖＴＥＳＴ（ω）は、周波数ωに依存する電圧信号であってもよい。
【0101】
テスト信号ｖＴＥＳＴ（ω）は１次側から絶縁容量３１３ｎを通して２次側へ伝達され、受信テスト回路３５ｎでテスト電圧ｖＭＥＡＳ（ω）を受ける。絶縁容量３１３ｎの伝達関数Ｈは、Ｃ１／ＣＳＰ／ＲＬＰ／ＲＬｅａｋで決まり、低周波の伝達関数Ｈは、絶縁リークパスの抵抗値ＲＬｅａｋによって大きく変化する。
【0102】
このため、絶縁リークパスの抵抗値ＲＬｅａｋを応答信号ｖＭＥＡＳ（ω）の変化として検出する事ができる。検出感度はテスト信号ｖＴＥＳＴの周波数ω０が低いほど高いが、通常のシステムではＣＭＴＩ対策としてハイパスフィルタＨＰＦ（Ｃ１とＲＬＰ）を入れているので、テスト信号ｖＴＥＳＴの周波数ω０が低いと応答信号ｖＭＥＡＳのレベルは小さくなる。このため、テスト信号ｖＴＥＳＴの周波数ω０は、検出感度が要求レベルを満たしつつ応答信号ｖＭＥＡＳのレベルが適切なレベルになるように決められ得る。
【0103】
図９には、テスト信号ｖＴＥＳＴ（ω）を入力した場合の応答信号ｖＭＥＡＳ（ω）の例を示す。図９では、実線で、絶縁素子の経年劣化がない場合を示し、一点鎖線で、絶縁素子の経年劣化が発生しＲＬｅａｋ＝１０ｋΩとなった場合を示す。
【0104】
図９に示すように、経年劣化がない場合の絶縁素子の場合、低周波帯の周波数ＦＴでの伝達関数が小さな値となり、検出される電圧ｖ１１は、小さなレベルになる。ＲＬｅａｋ＝１０ｋΩの場合は、低周波帯の周波数ＦＴで伝達関数が大きな値になり、検出される電圧ｖ１２は、大きなレベルになる。図９の例では、１０ｋΩの短絡モードを５倍（１４ｄＢ）のインピーダンス変化に対応した差電圧Δｖ１０として検出する事ができる。
【0105】
図７の差動信号伝送系の場合、テスト信号ｖＴＥＳＴ（ω）で絶縁素子３１ｎおよび絶縁素子３２ｎのテストを行うと、片方の絶縁素子（絶縁素子３１ｎ又は絶縁素子３２ｎ）に経年劣化が発生した場合には、受信テスト回路３５ｎには大きな差電圧Δｖ１０が入力される事がわかる。この結果、絶縁素子の経年劣化を高感度に検出する事ができ、絶縁素子の絶縁故障の予兆検知を行う事ができる。また、受信テスト回路３５ｎでは、閾値を超える差電圧Δｖ１０が入力されると受信テスト回路３５ｎから負荷回路ＬＤへ不要な出力がでないように制御する。
【0106】
絶縁容量３１３ｎ，３２３ｎの負荷インピーダンスは抵抗でなくても構わない。
【0107】
このように、絶縁素子３１ｎ，３２ｎとして絶縁容量３１３ｎ，３２３ｎを用いた場合、低周波帯の周波数ω＝ＦＴを有するテスト信号ｖＴＥＳＴ（ω）を用いる事で、絶縁素子３１ｎ，３２ｎの劣化を高感度に検出する事が出来る。さらに、テスト信号ｖＴＥＳＴ（ω）の周波数ωを変化させることでも、絶縁素子３１ｎ，３２ｎの経年劣化を高感度に検出する事が出来る。
【0108】
また、実施形態の第５の変形例として、通信システム１ｐは、図１０に示すようなＰＯＲ（Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ）回路５ｐでディスエーブル信号ＤＳが生成されてもよい。図１０は、実施形態の第５の変形例におけるＰＯＲ回路５ｐを含む通信システム１ｐの構成を示す回路図である。
【0109】
通信システム１ｐは、通信システム１（図１参照）に比べて、ＰＯＲ回路５ｐ、電子回路６ｐ、電子回路７ｐ、インバータＩＮＶ１、インバータＩＮＶ２をさらに有する。通信システム１ｐは、送信側チップ１ｐ１、絶縁層１ｐ３及び受信側チップ１ｐ２の形態で実装されてもよい。この場合、送信側チップ１ｐ１には、ＰＯＲ回路５ｐ、電子回路６ｐ、送信回路２、インバータＩＮＶ１、インバータＩＮＶ２、送信テスト回路３３，３４、受信テスト回路３５、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｐ２には、ＰＯＲ回路８ｐ、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、受信回路４、電子回路７ｐが搭載される。送信側チップ１ｐ１と受信側チップ１ｐ２とは、絶縁層１ｐ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｐ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｐ３を介して互いに絶縁されている。絶縁層１ｐ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0110】
ＰＯＲ回路５ｐは、通信システム１ｐの電源起動時に、電源電圧が所定の電圧（例えば、推奨電圧）で所定時間安定してから通信システム１ｐの初期化をする回路である。所定時間は、通信システム１ｐの電源安定化に要する時間として予め実験的に決められてもよい。
【0111】
ＰＯＲ回路５ｐは、電源端子ＰＳ１と送信回路２、検知回路３、及び電子回路６ｐとの間に接続される。ＰＯＲ回路５ｐは、入力ノード５ｐ１が電源端子ＰＳ１に接続され、出力ノード５ｐ２が電子回路６ｐに接続され、出力ノード５ｐ３が送信回路２に接続されるとともにインバータＩＮＶ１，ＩＮＶ２経由で送信テスト回路３３，３４に接続される。電子回路６ｐは、送信回路２の入力側に接続される。
【0112】
ＰＯＲ回路８ｐは、電源端子ＰＳ２と受信回路４及び電子回路７ｐとの間に接続される。ＰＯＲ回路８ｐは、入力ノード８ｐ１が電源端子ＰＳ２に接続され、出力ノード８ｐ２が電子回路７ｐに接続される。電子回路７ｐは、受信回路４の出力側に接続される。
【0113】
通信システム１ｐにおいて、ディスエーブル信号ＤＳの発出期間は、ＰＯＲ回路５ｐに基づく。ＰＯＲ回路５ｐは、外部から電源端子ＰＳ１を介して入力ノード５ｐ１で受ける電源電圧を監視する。ＰＯＲ回路８ｐは、外部から電源端子ＰＳ２を介して入力ノード８ｐ１で受ける電源電圧を監視する。
【0114】
ＰＯＲ回路５ｐは、電源起動時において、入力ノード５ｐ１で受ける電源電圧が所定の電圧（例えば、推奨電圧範囲の下限値）に達して所定時間が経過するとリセットパルス信号ＲＳＴ１を発出して、電子回路６ｐはリセットされる。
【0115】
ＰＯＲ回路８ｐは、電源起動時において、入力ノード８ｐ１で受ける電源電圧が所定の電圧（例えば、推奨電圧範囲の下限値）に達して所定時間が経過するとリセットパルス信号ＲＳＴ２を発出して、電子回路７ｐはリセットされる。
【0116】
リセット状態の解除に応じて、ＰＯＲ回路５ｐは、ディスエーブル信号ＤＳを発出する。ＰＯＲ回路５ｐは、アクティブレベルのディスエーブル信号ＤＳを生成して送信回路２、インバータＩＮＶ１、インバータＩＮＶ２へ供給する。送信回路２は、アクティブレベルのディスエーブル信号ＤＳに応じてディスエーブルされ、送信テスト回路３３，３４は、それぞれ、ディスエーブル信号ＤＳがインバータＩＮＶ１，ＩＮＶ２で論理反転された反転ディスエーブル信号ＤＳＢを受ける。送信テスト回路３３，３４は、アクティブレベル（例えば、Ｌレベル）の反転ディスエーブル信号ＤＳＢに応じて、イネーブルされ、テスト信号を絶縁素子３１，３２（図１参照）に送信する。これにより、検知回路３は、絶縁素子３１，３２の絶縁故障の予兆の検知を実施する。
【0117】
絶縁故障の予兆が検知されなければ、受信テスト回路３５から検知信号ＶＢＲが発出されない。また、電子回路６ｐから送信回路２へ信号が入力され、送信回路２から絶縁素子３１，３２を通して受信回路４へ信号が伝送され、受信回路４から電子回路７ｐへ信号が出力される。
【0118】
絶縁故障の予兆が検知されれば、受信テスト回路３５から検知信号ＶＢＲが発出される。アクティブレベルの検知信号ＶＢＲに応じて、絶縁素子３１，３２を通した信号伝送が行われない。
【0119】
このように、通信システム１ｐでは、電源起動時における内部回路のリセットが解除される期間に絶縁故障の予兆を検知でき、検知結果に応じて信号伝送を行うので、適切に信号伝送を行うことができる。
【0120】
また、実施形態の第６の変形例として、通信システム１ｒは、図１１に示すようなＵＶＬＯ（Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ）回路５ｒでディスエーブル信号ＤＳが生成されてもよい。図１１は、実施形態の第６の変形例におけるＵＶＬＯ回路５ｒを含む通信システム１ｒの構成を示す回路図である。
【0121】
通信システム１ｒは、通信システム１（図１参照）に比べて、ＵＶＬＯ回路５ｒ、電子回路６ｐ、電子回路７ｐ、インバータＩＮＶ１、インバータＩＮＶ２をさらに有する。通信システム１ｒは、送信側チップ１ｒ１、絶縁層１ｒ３及び受信側チップ１ｒ２の形態で実装されてもよい。この場合、送信側チップ１ｒ１には、ＵＶＬＯ回路５ｒ、電子回路６ｐ、送信回路２、インバータＩＮＶ１、インバータＩＮＶ２、送信テスト回路３３，３４、受信テスト回路３５、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｒ２には、ＵＶＬＯ回路８ｒ、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、受信回路４、電子回路７ｐが搭載される。送信側チップ１ｒ１と受信側チップ１ｒ２とは、絶縁層１ｒ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｒ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｒ３を介して互いに絶縁されている。絶縁層１ｒ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0122】
ＵＶＬＯ回路５ｒは、通信システム１ｒの電源電圧を監視し、電源電圧が所定の電圧（例えば、推奨電圧）よりも低くなると内部回路をロックアウトする回路である。
【0123】
ＵＶＬＯ回路５ｒは、電源端子ＰＳ１と送信回路２、検知回路３、及び電子回路６ｐとの間に接続される。ＵＶＬＯ回路５ｒは、入力ノード５ｒ１が電源端子ＰＳ１に接続され、出力ノード５ｒ２が電子回路６ｐに接続され、出力ノード５ｒ３が送信回路２に接続されるとともにインバータＩＮＶ１，ＩＮＶ２経由で送信テスト回路３３，３４に接続される。電子回路６ｐは、送信回路２の入力側に接続される。
【0124】
ＵＶＬＯ回路８ｒは、電源端子ＰＳ２と受信回路４及び電子回路７ｐとの間に接続される。ＵＶＬＯ回路８ｒは、入力ノード８ｒ１が電源端子ＰＳ２に接続され、出力ノード８ｒ２が電子回路７ｐに接続される。電子回路７ｐは、受信回路４の出力側に接続される。
【0125】
通信システム１ｒにおいて、ディスエーブル信号ＤＳの発出期間は、ＵＶＬＯ回路５ｒに基づく。ＵＶＬＯ回路５ｒは、外部から電源端子ＰＳ１を介して入力ノード５ｒ１で受ける電源電圧を監視する。ＵＶＬＯ回路８ｒは、外部から電源端子ＰＳ２を介して入力ノード８ｒ１で受ける電源電圧を監視する。
【0126】
ＵＶＬＯ回路５ｒは、通信システム１ｒの動作中において、入力ノード５ｒ１で受ける電源電圧が所定の電圧（例えば、推奨電圧）よりも低くなると、ロックアウト信号ＵＶＬＯ１を発出する。ＵＶＬＯ回路５ｒは、アクティブレベルのロックアウト信号ＵＶＬＯ１を出力ノード５ｒ２から電子回路６ｐ等の内部回路へ供給する。これにより、ＵＶＬＯ回路５ｒは、電子回路６ｐ等の内部回路をロックアウトしてその誤動作を防止できる。
【0127】
ＵＶＬＯ回路８ｒは、通信システム１ｒの動作中において、入力ノード８ｒ１で受ける電源電圧が所定の電圧（例えば、推奨電圧）よりも低くなると、ロックアウト信号ＵＶＬＯ２を発出する。ＵＶＬＯ回路８ｒは、アクティブレベルのロックアウト信号ＵＶＬＯ２を出力ノード８ｒ２から電子回路７ｐ等の内部回路へ供給する。これにより、ＵＶＬＯ回路８ｒは、電子回路７ｐ等の内部回路をロックアウトしてその誤動作を防止できる。
【0128】
ＵＶＬＯ回路５ｒは、入力ノード５ｒ１で受ける電源電圧が所定の電圧（例えば、推奨電圧）以上に回復するとロックアウト信号ＵＶＬＯ１を解除する。ＵＶＬＯ回路５ｒは、ノンアクティブレベルのロックアウト信号ＵＶＬＯ１を出力ノード５ｒ２から電子回路６ｐ等の内部回路へ供給する。これにより、ＵＶＬＯ回路５ｒは、電子回路６ｐ等の内部回路のロックアウトを解除できる。
【0129】
ＵＶＬＯ回路８ｒは、入力ノード８ｒ１で受ける電源電圧が所定の電圧（例えば、推奨電圧）以上に回復するとロックアウト信号ＵＶＬＯ２を解除する。ＵＶＬＯ回路８ｒは、ノンアクティブレベルのロックアウト信号ＵＶＬＯ２を出力ノード８ｒ２から電子回路７ｐ等の内部回路へ供給する。これにより、ＵＶＬＯ回路８ｒは、電子回路７ｐ等の内部回路のロックアウトを解除できる。
【0130】
ロックアウトの解除に応じて、ＵＶＬＯ回路５ｒは、ディスエーブル信号ＤＳを発出する。ＵＶＬＯ回路５ｒは、アクティブレベルのディスエーブル信号ＤＳを送信回路２、インバータＩＮＶ１、インバータＩＮＶ２へ供給する。送信回路２は、アクティブレベルのディスエーブル信号ＤＳに応じてディスエーブルされ、送信テスト回路３３，３４は、それぞれ、ディスエーブル信号ＤＳがインバータＩＮＶ１，ＩＮＶ２で論理反転された反転ディスエーブル信号ＤＳＢを受ける。送信テスト回路３３，３４は、アクティブレベル（例えば、Ｌレベル）の反転ディスエーブル信号ＤＳＢに応じて、イネーブルされ、テスト信号を絶縁素子３１，３２（図１参照）に送信する。これにより、検知回路３は、絶縁素子３１，３２の絶縁故障の予兆の検知を実施する。
【0131】
また、実施形態の第７の変形例として、通信システム１ｓは、図１２に示すような入力回路５ｓでディスエーブル信号ＤＳが生成されてもよい。図１２は、実施形態の第７の変形例における入力回路５ｓを含む通信システム１ｓの構成を示す回路図である。
【0132】
通信システム１ｓは、通信システム１（図１参照）に比べて、入力回路５ｓ、電子回路６ｐ、電子回路７ｐ、インバータＩＮＶ１、インバータＩＮＶ２をさらに有する。通信システム１ｓは、送信側チップ１ｓ１、絶縁層１ｓ３及び受信側チップ１ｓ２の形態で実装されてもよい。この場合、送信側チップ１ｓ１には、入力回路５ｓ、電子回路６ｐ、送信回路２、インバータＩＮＶ１、インバータＩＮＶ２、送信テスト回路３３，３４、受信テスト回路３５、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｓ２には、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、受信回路４、電子回路７ｐが搭載される。送信側チップ１ｓ１と受信側チップ１ｓ２とは、絶縁層１ｓ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｓ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｓ３を介して互いに絶縁されている。絶縁層１ｓ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0133】
入力回路５ｓは、制御信号ＥＮが入力される回路である。入力回路５ｓは、制御端子ＥＮと送信回路２、検知回路３、との間に接続される。入力回路５ｓは、入力ノード５ｓ１が制御端子ＥＮに接続され、入力ノード５ｓ４が受信テスト回路３５に接続され、出力ノード５ｓ３が送信回路２に接続されるとともにインバータＩＮＶ１，ＩＮＶ２経由で送信テスト回路３３，３４に接続される。電子回路６ｐは、送信回路２の入力側に接続される。電子回路７ｐは、受信回路４の出力側に接続される。
【0134】
通信システム１ｓにおいて、ディスエーブル信号ＤＳの発出期間は、入力回路５ｓに基づく。入力回路５ｓは、外部から制御端子ＥＮを介して入力ノード５ｓ１で受ける制御信号ＥＮを監視する。入力回路５ｓは、制御信号ＥＮのレベルがノンアクティブレベル・アクティブレベルであることに応じて、ディスエーブル信号ＤＳを発出・解除することができる。
【0135】
入力回路５ｓは、制御信号ＥＮのレベルがノンアクティブレベルであれば、ディスエーブル信号ＤＳを発出する。入力回路５ｓは、アクティブレベルのディスエーブル信号ＤＳを生成して送信回路２、インバータＩＮＶ１、インバータＩＮＶ２へ供給する。送信回路２は、アクティブレベルのディスエーブル信号ＤＳに応じてディスエーブルされ、送信テスト回路３３，３４は、それぞれ、ディスエーブル信号ＤＳがインバータＩＮＶ１，ＩＮＶ２で論理反転された反転ディスエーブル信号ＤＳＢを受ける。送信テスト回路３３，３４は、アクティブレベル（例えば、Ｌレベル）の反転ディスエーブル信号ＤＳＢに応じて、イネーブルされ、テスト信号を絶縁素子３１，３２（図１参照）に送信する。これにより、検知回路３は、絶縁素子３１，３２の絶縁故障の予兆の検知を実施する。
【0136】
絶縁故障の予兆が検知されなければ、受信テスト回路３５から検知信号ＶＢＲが発出されない。入力回路５ｓは、制御信号ＥＮのレベルがアクティブレベルになるまで待機する。制御信号ＥＮのレベルがアクティブレベルになると、入力回路５ｓは、送信テスト回路３３，３４をディスエーブルするとともに送信回路２をイネーブルして通常動作状態に移行させる。これにより、絶縁素子３１，３２を通した信号伝送が行われ得る。すなわち、信号が電子回路６ｐから送信回路２へ入力され、送信回路２から絶縁素子３１，３２を通して受信回路４へ信号が伝送され、受信回路４から電子回路７ｐへ信号が出力される。
【0137】
絶縁故障の予兆が検知されれば、受信テスト回路３５から検知信号ＶＢＲが発出される。入力回路５ｓは、送信回路２をディスエーブル状態のままにする。これにより、絶縁素子３１，３２を通した信号伝送が行われない。
【0138】
このように、通信システム１ｓでは、制御信号ＥＮのレベルがノンアクティブレベルであるアイドル期間に絶縁故障の予兆を検知でき、検知結果に応じた信号伝送を行うので、適切に信号伝送を行うことができる。
【0139】
また、実施形態の第８の変形例として、通信システム１ｔは、図１３に示すようなトリミング回路５ｔを設けてもよい。図１３は、実施形態の第８の変形例におけるトリミング回路５ｔを含む通信システム１ｔの構成を示す回路図である。
【0140】
通信システム１ｔは、例えば半導体チップとして実装され、出荷前の検査工程で送信テスト回路３３，３４のテスト信号の周波数をトリミング可能なように構成される。図１３には、メモリを用いたトリミング方法を行う場合の構成が例示される。通信システム１ｔは、通信システム１（図１参照）に比べて、トリミング回路５ｔ、電子回路６ｐ、電子回路７ｐ、複数のパッド電極ＰＤ１～ＰＤ５をさらに有する。通信システム１ｔは、送信側チップ１ｔ１、絶縁層１ｔ３及び受信側チップ１ｔ２の形態で実装されてもよい。この場合、送信側チップ１ｔ１には、電子回路６ｐ、送信回路２、送信テスト回路３３，３４、受信テスト回路３５、絶縁素子３１の１次側部分（誘導素子３１１）、絶縁素子３２の１次側部分（誘導素子３２１）が搭載される。受信側チップ１ｔ２には、絶縁素子３１の２次側部分（誘導素子３１２）、絶縁素子３２の２次側部分（誘導素子３２２）、トリミング回路５ｔが搭載され、複数のパッド電極ＰＤ１～ＰＤ５が配される。送信側チップ１ｔ１と受信側チップ１ｔ２とは、絶縁層１ｔ３を介して互いに絶縁されている。絶縁素子３１の１次側部分と絶縁素子３１の２次側部分とは、絶縁層１ｔ３を介して互いに絶縁されている。絶縁素子３２の１次側部分と絶縁素子３２の２次側部分とは、絶縁層１ｔ３を介して互いに絶縁されている。絶縁層１ｔ３は、酸化シリコン膜、窒化シリコン膜、ポリイミド膜のいずれでも良い。
【0141】
複数のパッド電極ＰＤ１～ＰＤ５は、それぞれ、テスタ１００ｔに接続される。絶縁素子３１，３２は、テスタ１００ｔによりそのインピーダンスが測定可能である。例えば、絶縁素子３１における誘導素子３１２は、一端がパッド電極ＰＤ１を介してテスタ１００ｔに接続され、他端がパッド電極ＰＤ２を介してテスタ１００ｔに接続される。絶縁素子３２における誘導素子３２２は、一端がパッド電極ＰＤ５を介してテスタ１００ｔに接続され、他端がパッド電極ＰＤ２を介してテスタ１００ｔに接続される。
【0142】
テスタ１００ｔは、パッド電極ＰＤ１，ＰＤ２にプローブを接触させることなどでパッド電極ＰＤ１，ＰＤ２に接続される。
【0143】
テスタ１００ｔからテスト信号（典型例は正弦波）が出力され、そのレスポンス（例えば電圧等）を検知することで、テスタ１００ｔは、絶縁素子３１のインピーダンスを測定する。この測定結果から、テスタ１００ｔは、予想される共振周波数ω２を計算する。
【0144】
同様に、テスタ１００ｔは、パッド電極ＰＤ５，ＰＤ２にプローブを接触させることなどでパッド電極ＰＤ５，ＰＤ２に接続される。
【0145】
テスタ１００ｔからテスト信号（典型例は正弦波）が出力され、そのレスポンス（例えば電圧等）を検知することで、テスタ１００ｔは、絶縁素子３２のインピーダンスを測定する。この測定結果から、テスタ１００ｔは、予想される共振周波数ω２を計算する。
【0146】
トリミング回路５ｔは、入力ノード５ａがパッド電極ＰＤ３に接続され、入力ノード５ｂがパッド電極ＰＤ４に接続され、出力ノード５ｃが送信テスト回路３３に接続され、出力ノード５ｄが送信テスト回路３４に接続される。
【0147】
テスタ１００ｔは、絶縁素子３１について計算された共振周波数ω２を供給するように、パッド電極ＰＤ３経由でトリミング回路５ｔへ供給する。トリミング回路５ｔは、共振周波数ω２を絶縁素子３１に関連付けた形で格納する。同様に、テスタ１００ｔは、絶縁素子３２について計算された共振周波数ω２をパッド電極ＰＤ４経由でトリミング回路５ｔへ供給する。トリミング回路５ｔは、共振周波数ω２を絶縁素子３２に関連付けた形で格納する。
【0148】
例えば、テストモードになると、送信テスト回路３３は、トリミング回路５ｔから共振周波数ω２を読み出してテスト信号のｉＴＥＳＴ（ω）の周波数ω＝ω２に設定し、送信テスト回路３４は、トリミング回路５ｔから共振周波数ω２を読み出してテスト信号のｉＴＥＳＴ（ω）の周波数ω＝ω２に設定する。これにより、テスタ１００ｔで計算された共振周波数とテスト信号の周波数とが概ね一致するようにすることができる。
【0149】
このように、通信システム１ｔは、送信テスト回路３３，３４のテスト信号の周波数をトリミングして、テスト信号に用いるべき適切な（例えば、最適な）周波数をトリミング回路５ｔに設定可能である。これにより、通信システム１ｔは、絶縁素子３１，３２の絶縁故障の予兆を安定的に検出することができる。
【0150】
なお、図１３には、メモリを用いたトリミング方法を行う場合の構成が例示されるが、通信システム１ｔは、メモリを用いたトリミング方法に限定されず、様々なトリミング方法が適用可能である。例えば、通信システム１ｔに適用されるトリミング方法は、ツェナーザップトリミング方法、レーザートリミング方法、ヒューズブロートリミング方法などであってもよい。ツェナーザップトリミング方法は、複数のツェナーダイオードを選択的に高電圧の印加で破壊して短絡させることでトリミング値に相当する所望の電気特性を得るトリミング方法である。レーザートリミング方法は、複数のメタルを選択的にレーザーで切断することでトリミング値に相当する所望の電気特性を得るトリミング方法である。ヒューズブロートリミング方法は、複数のヒューズ回路が選択的に活性化されることでトリミング値に相当する所望の電気特性を得るトリミング方法である。
【0151】
また、実施形態の第９の変形例として、通信システム１における受信テスト回路３５は、図１４に示すように、オフセット幅（不感帯）を持った差動比較を行うように構成されてもよい。図１４は、実施形態の第９の変形例における受信テスト回路３５の動作を示す図であり、受信テスト回路３５の入出力特性例を例示する。
【0152】
第９の変形例では、受信テスト回路３５の入力は、差動電圧とされる。差動電圧は、例えば、誘導素子３１１の入力電圧ｖ３１１と誘導素子３２１の入力電圧ｖ３２１との差分である電圧差Δｖ（＝ｖ３１１－ｖ３２１）であってもよい。電圧差Δｖは、入力電圧ｖ３１１が入力電圧ｖ３２１より大きければ正の値となり、入力電圧ｖ３１１が入力電圧ｖ３２１より小さければ負の値となる。受信テスト回路３５には、オフセット電圧＋ｖＴおよび－ｖＴ（ｖＴ＞０）が設けられる。受信テスト回路３５は、電圧差Δｖが＋ｖＴ以上もしくは－ｖＴ以下になると、検知信号ＶＢＲを発出する。受信テスト回路３５は、入力差電圧Δｖが＋ｖＴより小さいか－ｖＴより大きければ、ノンアクティブレベル（例えば、ローレベルＶＬ）の検知信号ＶＢＲを生成して出力する。受信テスト回路３５は、電圧差Δｖが＋ｖＴ以上もしくは－ｖＴ以下であれば、アクティブレベル（例えば、ハイレベルＶＨ）の検知信号ＶＢＲを生成して出力する。
【0153】
図１４に示すように、素子ばらつきによるテスト電圧としての差電圧ΔｖＴＥＳＴ（ω）に対して不感帯（－ｖＴ～＋ｖＴ）を設けることで、受信テスト回路３５の安定動作を実現できる。なお、図１４では入力を差動電圧としているが、２つの単相電圧を比較する場合（例えば、図５に示す受信テスト回路３５の動作）も同様であることを有意願いたい。
【0154】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0155】
１，１ｉ，１ｊ，１ｋ，１ｎ，１ｐ，１ｒ，１ｓ，１ｔ 通信システム、３，３ｉ，３ｊ，３ｋ，３ｎ 検知回路、３１，３１ｎ，３２，３２ｎ 絶縁素子、３３，３３ｎ，３４，３４ｎ 送信テスト回路、３５，３５ｎ 受信テスト回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】