(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023142322
(43)【公開日】2023-10-05
(54)【発明の名称】直流配電システムにおける無極性回路
(51)【国際特許分類】
G05F 1/56 20060101AFI20230928BHJP
【ＦＩ】
G05F1/56 320G
【審査請求】未請求
【請求項の数】2
【出願形態】ＯＬ
(21)【出願番号】P 2022049175
(22)【出願日】2022-03-24
(71)【出願人】
【識別番号】390025737
【氏名又は名称】株式会社新陽社
(71)【出願人】
【識別番号】516131843
【氏名又は名称】ＡＮＰ株式会社
(74)【代理人】
【識別番号】100075410
【弁理士】
【氏名又は名称】藤沢 則昭
(74)【代理人】
【識別番号】100135541
【弁理士】
【氏名又は名称】藤沢 昭太郎
(72)【発明者】
【氏名】池ヶ谷 直哉
(72)【発明者】
【氏名】諸橋 直史
(72)【発明者】
【氏名】羽田 正二
【テーマコード（参考）】
5H430
【Ｆターム（参考）】
5H430BB01
5H430BB09
5H430EE04
5H430EE08
5H430EE09
5H430LA16
(57)【要約】
【課題】電圧降下による損失を抑えた無極性回路を提供する。
【解決手段】一端に電源１が接続され、他端に負荷２が接続される第１電路３１及び第３電路３３を備え、第１電路３１上及び第３電路３３上には、第１ＬＥＤ４が設けられ、第１ＬＥＤ４と並列に、第２ＬＥＤ５が設けられ、第１電路１３上の第１ＬＥＤ４より電圧が下位の位置に、第１ＦＥＴＮｃｈ６１が直列に設けられ、第２ＦＥＴＰｃｈ７１のソースが第１ＬＥＤ４より電圧が下位の位置で第１電路３１に接続され、第２ＦＥＴＰｃｈ７１のドレインが負荷２より電圧が下位の位置で第３電路３３に接続され、第３電路３３上の負荷より電圧が下位の位置に、第４ＦＥＴＰｃｈ９１が直列に設けられ、第３ＦＥＴＮｃｈ８１のソースが第１ＬＥＤ４より電圧が上位の位置で第３電路３３に接続され、第３ＦＥＴＮｃｈ８１のドレインが負荷２より電圧が上位の位置で第１電路３１に接続されている構成とした。
【選択図】図１
【解決手段】一端に電源１が接続され、他端に負荷２が接続される第１電路３１及び第３電路３３を備え、第１電路３１上及び第３電路３３上には、第１ＬＥＤ４が設けられ、第１ＬＥＤ４と並列に、第２ＬＥＤ５が設けられ、第１電路１３上の第１ＬＥＤ４より電圧が下位の位置に、第１ＦＥＴＮｃｈ６１が直列に設けられ、第２ＦＥＴＰｃｈ７１のソースが第１ＬＥＤ４より電圧が下位の位置で第１電路３１に接続され、第２ＦＥＴＰｃｈ７１のドレインが負荷２より電圧が下位の位置で第３電路３３に接続され、第３電路３３上の負荷より電圧が下位の位置に、第４ＦＥＴＰｃｈ９１が直列に設けられ、第３ＦＥＴＮｃｈ８１のソースが第１ＬＥＤ４より電圧が上位の位置で第３電路３３に接続され、第３ＦＥＴＮｃｈ８１のドレインが負荷２より電圧が上位の位置で第１電路３１に接続されている構成とした。
【選択図】図１
【特許請求の範囲】
【請求項1】
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第２電界効果トランジスタＰｃｈのソースが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＰｃｈのドレインが前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第１電界効果トランジスタＮｃｈ及び前記第２電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
前記第３電路上の前記負荷より電圧が下位の位置に、第４電界効果トランジスタＰｃｈが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第３電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第３電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第３電界効果トランジスタＮｃｈ及び前記第４電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されていることを特徴とする、無極性回路。
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第２電界効果トランジスタＰｃｈのソースが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＰｃｈのドレインが前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第１電界効果トランジスタＮｃｈ及び前記第２電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
前記第３電路上の前記負荷より電圧が下位の位置に、第４電界効果トランジスタＰｃｈが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第３電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第３電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第３電界効果トランジスタＮｃｈ及び前記第４電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されていることを特徴とする、無極性回路。
【請求項2】
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第１電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
第２電界効果トランジスタＮｃｈのドレインが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＮｃｈのソースは、第２電路を通じて、前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第２電界効果トランジスタＮｃｈのゲートは、第５電路を通じて、前記第２電路に接続され、
前記第５電路は、前記第１半導体発光素子より電圧が上位の位置で、かつ第３電界効果トランジスタＮｃｈのドレインより電圧が下位の位置で、前記第３電路に接続され、
前記第５電路上には、前記第２電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第３電路上の前記負荷より電圧が下位の位置に、前記第３電界効果トランジスタＮｃｈが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第３電界効果トランジスタＮｃｈのゲートは、第４電路を通じて、前記第３電路に接続され、
前記第４電路は、前記第１半導体発光素子より電圧が下位の位置で、かつ前記第１電界効果トランジスタＮｃｈのソースより電圧が上位の位置で、前記第１電路に接続され、
前記第４電路上には、前記第３電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第４電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第４電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第４電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されていることを特徴とする、無極性回路。
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第１電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
第２電界効果トランジスタＮｃｈのドレインが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＮｃｈのソースは、第２電路を通じて、前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第２電界効果トランジスタＮｃｈのゲートは、第５電路を通じて、前記第２電路に接続され、
前記第５電路は、前記第１半導体発光素子より電圧が上位の位置で、かつ第３電界効果トランジスタＮｃｈのドレインより電圧が下位の位置で、前記第３電路に接続され、
前記第５電路上には、前記第２電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第３電路上の前記負荷より電圧が下位の位置に、前記第３電界効果トランジスタＮｃｈが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第３電界効果トランジスタＮｃｈのゲートは、第４電路を通じて、前記第３電路に接続され、
前記第４電路は、前記第１半導体発光素子より電圧が下位の位置で、かつ前記第１電界効果トランジスタＮｃｈのソースより電圧が上位の位置で、前記第１電路に接続され、
前記第４電路上には、前記第３電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第４電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第４電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第４電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されていることを特徴とする、無極性回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源の極性を順接続した場合、あるいは逆接続した場合であっても、回路が動作する無極性回路に関するものである。
【背景技術】
【0002】
直流配電用ＬＥＤ照明装置等の負荷に電力を供給する電源には、極性があるため、逆接続すると、負荷が破損するおそれがある。
【0003】
そのため、従来から電源の極性を逆に接続した場合に、負荷の破損を防止し、負荷を保護するために、電源の電圧を検出し、適正であれば、ＯＮ（＝電路を導通）させる、あるいは、不適切であれば、ＯＦＦ（＝電路を遮断）させる、コンパレータ等を用いた電圧検出回路を設ける構成が開示されている。
【0004】
また、電源の極性を逆に接続した場合に、電流が流れないように、電路に直列に、ダイオードを設ける構成が開示されている。
【0005】
例えば、特許文献１では、従来技術として、正側の電源端子と負側の電源端子との間には、ダイオードと保護対象となる電気回路とが直列に接続される構成が開示されている。この構成では、電源が逆接続されて、負側の電源端子の電位が正側の電源端子の電位よりも高い場合には、ダイオードにより電流が阻止される。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２００１－３１４０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかし、電圧検出回路を設ける構成の場合、電圧検出用に別途回路を構成する必要があり、不便である。
【0008】
また、電路に直列にダイオードを設ける構成の場合、一般的なＰＮ接合のダイオードは、電圧降下ＶＦによって、約０．６（Ｖ）の電圧降下・電力損失が生じてしまう。回路内を流れる電流量が多い場合や電圧が大きい場合には、０．６（Ｖ）程度の電圧降下・電力損失は、あまり問題にならない。しかし、回路内に流れる電流量が少ない場合や電圧が小さい場合には、０．６（Ｖ）程度であっても、大きな損失となり、問題となる。
【0009】
ところで、電源を逆接続した場合に、負荷を破損させないための方策として、電源の極性を順接続した場合、あるいは逆接続した場合であっても、回路が動作するように、無極性回路を作るという方策もある。そして、無極性化においては、ダイオードブリッジを回路内に設ける構成が知られている。
【0010】
しかしながら、ダイオードブリッジを回路内に設ける構成の場合、ダイオード分の電圧降下ＶＦ（ＶＦ２個分）の損失が発生すること、そして、その熱処理について検討・対処しなければならない
【0011】
そこで、本発明は、上述の課題を解決するものとして、電圧降下による損失を抑えた無極性回路を提供することを目的としたものである。
【課題を解決するための手段】
【0012】
請求項１の発明は、
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第２電界効果トランジスタＰｃｈのソースが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＰｃｈのドレインが前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第１電界効果トランジスタＮｃｈ及び前記第２電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
前記第３電路上の前記負荷より電圧が下位の位置に、第４電界効果トランジスタＰｃｈが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第３電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第３電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第３電界効果トランジスタＮｃｈ及び前記第４電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されている、無極性回路とした。
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第２電界効果トランジスタＰｃｈのソースが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＰｃｈのドレインが前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第１電界効果トランジスタＮｃｈ及び前記第２電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
前記第３電路上の前記負荷より電圧が下位の位置に、第４電界効果トランジスタＰｃｈが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第３電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第３電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第３電界効果トランジスタＮｃｈ及び前記第４電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されている、無極性回路とした。
【0013】
また、請求項２の発明は、
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第１電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
第２電界効果トランジスタＮｃｈのドレインが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＮｃｈのソースは、第２電路を通じて、前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第２電界効果トランジスタＮｃｈのゲートは、第５電路を通じて、前記第２電路に接続され、
前記第５電路は、前記第１半導体発光素子より電圧が上位の位置で、かつ第３電界効果トランジスタＮｃｈのドレインより電圧が下位の位置で、前記第３電路に接続され、
前記第５電路上には、前記第２電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第３電路上の前記負荷より電圧が下位の位置に、前記第３電界効果トランジスタＮｃｈが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第３電界効果トランジスタＮｃｈのゲートは、第４電路を通じて、前記第３電路に接続され、
前記第４電路は、前記第１半導体発光素子より電圧が下位の位置で、かつ前記第１電界効果トランジスタＮｃｈのソースより電圧が上位の位置で、前記第１電路に接続され、
前記第４電路上には、前記第３電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第４電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第４電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第４電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されている、無極性回路とした。
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアソードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第１電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
第２電界効果トランジスタＮｃｈのドレインが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＮｃｈのソースは、第２電路を通じて、前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第２電界効果トランジスタＮｃｈのゲートは、第５電路を通じて、前記第２電路に接続され、
前記第５電路は、前記第１半導体発光素子より電圧が上位の位置で、かつ第３電界効果トランジスタＮｃｈのドレインより電圧が下位の位置で、前記第３電路に接続され、
前記第５電路上には、前記第２電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第３電路上の前記負荷より電圧が下位の位置に、前記第３電界効果トランジスタＮｃｈが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第３電界効果トランジスタＮｃｈのゲートは、第４電路を通じて、前記第３電路に接続され、
前記第４電路は、前記第１半導体発光素子より電圧が下位の位置で、かつ前記第１電界効果トランジスタＮｃｈのソースより電圧が上位の位置で、前記第１電路に接続され、
前記第４電路上には、前記第３電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第４電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第４電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第４電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されている、無極性回路とした。
【発明の効果】
【0014】
本発明に係る無極性回路を適用・使用することによって、電源を接続する際に、極性に留意する必要がなくなり、便宜である。
【0015】
ダイオードブリッジを回路内に設ける構成ではなく、電界効果トランジスタ（ＦＥＴ）を回路内に設ける構成にすることで、電圧降下・電力損失を最小限に抑えることができる。
【0016】
電界効果トランジスタを「ＯＮ」するためには、ゲートの電位がソースの電位より高くならなければならない。本発明に係る無極性回路では、半導体発光素子の順方向電圧（ＶＦ）・電圧降下を利用して、ソースの電位を下げているため、無極性回路に接続される負荷が半導体発光素子の基板の場合、効率が良い。
【図面の簡単な説明】
【0017】
【図1】本発明の実施の形態例１の無極性回路の構成図である。
【図2】本発明の実施の形態例１の無極性回路に係る電界効果トランジスタの概念構成図である。
【図3】本発明の実施の形態例１の無極性回路に係る電界効果トランジスタの動作を示す説明図である。
【図4】本発明の実施の形態例１の無極性回路に係る電界効果トランジスタの動作を示す説明図である。
【図5】本発明の実施の形態例１の無極性回路の動作を示す説明図である。
【図6】本発明の実施の形態例１の無極性回路の動作を示す説明図である。
【図7】本発明の実施の形態例２の無極性回路の構成図である。
【図8】本発明の実施の形態例２の無極性回路の動作を示す説明図である。
【図9】本発明の実施の形態例２の無極性回路の動作を示す説明図である。
【発明を実施するための形態】
【0018】
（実施の形態例１）
まず、本発明の実施の形態例１の無極性回路Ａの構成を図１に基づいて説明する。無極性回路Ａは、電源の極性を順接続した場合、あるいは逆接続した場合であっても、動作する回路である。
まず、本発明の実施の形態例１の無極性回路Ａの構成を図１に基づいて説明する。無極性回路Ａは、電源の極性を順接続した場合、あるいは逆接続した場合であっても、動作する回路である。
【0019】
＜無極性回路Ａの構成＞
図１に示すように、無極性回路Ａは、一端に直流の電源１の正極が接続され、他端に負荷２の一端が接続される第１電路３１と、一端に電源１の負極が接続され、他端に負荷２の他端が接続される第３電路３３を備えている。なお、図１では、電源１の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
図１に示すように、無極性回路Ａは、一端に直流の電源１の正極が接続され、他端に負荷２の一端が接続される第１電路３１と、一端に電源１の負極が接続され、他端に負荷２の他端が接続される第３電路３３を備えている。なお、図１では、電源１の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
【0020】
第１電路３１上には、電圧下位方向にカソード（図１では「Ｋ」と示されている）が向くように第１半導体発光素子（ＬＥＤ）４が直列に設けられている。そして、第３電路３３上には、電圧下位方向にアソード（図１では「Ａ」と示されている）が向くように第１半導体発光素子４が直列に設けられている。また、第１電路３１及び第３電路電路３３上の第１半導体発光素子４と夫々並列に、第１半導体発光素子４の向きとは逆の向きになるように第２半導体発光素子（ＬＥＤ）５が設けられている。
【0021】
第１電路３１上の第１半導体発光素子４より電圧が下位の位置に、第１電界効果トランジスタＮｃｈ（Ｎチャネル）６１が、電圧下位方向にドレイン（図１では「Ｄ」と示されている）が接続され、電圧上位方向にソース（図１では「Ｓ」と示されている）が接続されて直列に設けられている。
【0022】
第２電界効果トランジスタＰｃｈ（Ｐチャネル）７１のソースが第１半導体発光素子４より電圧が下位の位置で第１電路３１に接続され、第２電界効果トランジスタＰｃｈ７１のドレインが負荷２より電圧が下位の位置で第３電路３３に接続されている。
【0023】
第１電界効果トランジスタＮｃｈ６１及び第２電界効果トランジスタＰｃｈ７１のゲート（図１では「Ｇ」と示されている）は、第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されている。
【0024】
第３電路３３上の前記負荷２より電圧が下位の位置に、第４電界効果トランジスタＰｃｈ９１が、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられている。
【0025】
第３電界効果トランジスタＮｃｈ８１のソースが第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続され、第３電界効果トランジスタＮｃｈ８１のドレインが負荷２より電圧が上位の位置で第１電路３１に接続されている。
【0026】
第３電界効果トランジスタＮｃｈ８１及び第４電界効果トランジスタＰｃｈ９１のゲートは、第１半導体発光素子４より電圧が下位の位置で第３電路３３に接続されている。
【0027】
＜電界効果トランジスタの電流の流れ＞
次に、第１～第４電界効果トランジスタの電流の流れについて説明する。本実施の形態例１における、第１電界効果トランジスタＮｃｈ６１及び第３電界効果トランジスタＮｃｈ８１は、nチャネルＭＯＳ－ＦＥＴ（絶縁ゲート電界効果トランジスタ）である。また、第２電界効果トランジスタＰｃｈ７１及び第３電界効果トランジスタＰｃｈ９１は、pチャネルＭＯＳ－ＦＥＴである。以下では、nチャネルＭＯＳ－ＦＥＴである第１電界効果トランジスタＮｃｈ６１を例に挙げて、電界効果トランジスタの電流の流れを説明する。なお、第３電界効果トランジスタＮｃｈ８１は、第１電界効果トランジスタＮｃｈ６１と同様の構成であるため、説明を省略する。
次に、第１～第４電界効果トランジスタの電流の流れについて説明する。本実施の形態例１における、第１電界効果トランジスタＮｃｈ６１及び第３電界効果トランジスタＮｃｈ８１は、nチャネルＭＯＳ－ＦＥＴ（絶縁ゲート電界効果トランジスタ）である。また、第２電界効果トランジスタＰｃｈ７１及び第３電界効果トランジスタＰｃｈ９１は、pチャネルＭＯＳ－ＦＥＴである。以下では、nチャネルＭＯＳ－ＦＥＴである第１電界効果トランジスタＮｃｈ６１を例に挙げて、電界効果トランジスタの電流の流れを説明する。なお、第３電界効果トランジスタＮｃｈ８１は、第１電界効果トランジスタＮｃｈ６１と同様の構成であるため、説明を省略する。
【0028】
図２に示すように、一般的に、第１電界効果トランジスタＮｃｈ６１は、p型半導体６１１と、n型半導体６１２が接合して構成されている。詳しくは、ソース（Ｓ）－ドレイン（Ｄ）間で、「n型半導体６１２→p型半導体６１１→n型半導体６１２」と接合して構成されている。そして、第１電界効果トランジスタＮｃｈ６１は、ドレイン（Ｄ）、ソース（Ｓ）、ゲート（Ｇ）という３つの電極を有している。ドレイン（Ｄ）及びソース（Ｓ）は夫々、n型半導体６１２に接続されている。また、ソース（Ｓ）は、n型半導体６１２だけでなく、p型半導体６１１にも接続されている。ゲート（Ｇ）は、例えば金属製であり、酸化絶縁膜６１３を介して、p型半導体６１１に接続されている。
【0029】
ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧を印加し、また、ゲート（Ｇ）・ソース（Ｓ）間に、ゲート（Ｇ）＋極性（プラス極性）で電圧を印加する。すると、図３に示すように、酸化絶縁膜６１３直下のp型半導体６１１（反転層６１４）に電子が引き寄せられ、p型半導体６１１がn型半導体に変化する（反転する）。そして、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。
【0030】
一方、pチャネルＭＯＳ－ＦＥＴである第２電界効果トランジスタＰｃｈ７１及び第４電界効果トランジスタＰｃｈ９１では、ソース（Ｓ）－ドレイン（Ｄ）間で、「p型半導体→n型半導体→p型半導体」と接合して構成されている。ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧を印加し、また、ゲート（Ｇ）・ソース（Ｓ）間に、ゲート（Ｇ）－極性（マイナス極性）で電圧を印加すると、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。
【0031】
ところで、上述したように、第１電界効果トランジスタＮｃｈ６１は、p型半導体６１１と、n型半導体６１２が接合して構成されている。また、ソース（Ｓ）は、n型半導体６１２だけでなく、p型半導体６１１にも接続されている。従って、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧を印加すると、図４に示すように、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。これは、電界効果トランジスタ（ＦＥＴ）が、構造上、p型半導体とn型半導体が接合していることによって、ドレイン（Ｄ）・ソース（Ｓ）間で形成される、ボディダイオード（寄生ダイオード）のはたらきによるものである。
【0032】
一方、pチャネルＭＯＳ－ＦＥＴである第２電界効果トランジスタＰｃｈ７１及び第４電界効果トランジスタＰｃｈ９１では、ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧を印加すると、ボディダイオードのはたきによって、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。
【0033】
＜無極性回路Ａの動作（順接続の場合）＞
次に、本発明の実施の形態例１の無極性回路Ａの動作について説明する。図５に示すように、電源１を無極性回路Ａに順接続した場合、「電源１→第１電路３１上の第１半導体発光素子４→第１電界効果トランジスタＮｃｈ６１→負荷２→第４電界効果トランジスタＰｃｈ９１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
次に、本発明の実施の形態例１の無極性回路Ａの動作について説明する。図５に示すように、電源１を無極性回路Ａに順接続した場合、「電源１→第１電路３１上の第１半導体発光素子４→第１電界効果トランジスタＮｃｈ６１→負荷２→第４電界効果トランジスタＰｃｈ９１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
【0034】
なお、第１電界効果トランジスタＮｃｈ６１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。
【0035】
また、第４電界効果トランジスタＰｃｈ９１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。
【0036】
＜無極性回路Ａの動作（逆接続の場合）＞
次に、図６に示すように、電源１を無極性回路Ａに逆接続した場合、「電源１→第３電路３３上の第１半導体発光素子４→第３電界効果トランジスタＮｃｈ８１→負荷２→第２電界効果トランジスタＰｃｈ７１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
次に、図６に示すように、電源１を無極性回路Ａに逆接続した場合、「電源１→第３電路３３上の第１半導体発光素子４→第３電界効果トランジスタＮｃｈ８１→負荷２→第２電界効果トランジスタＰｃｈ７１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
【0037】
なお、第３電界効果トランジスタＮｃｈ８１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。
【0038】
また、第２電界効果トランジスタＰｃｈ７１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。
【0039】
なお、上述したように、電源１の極性を順接続した場合、第１電界効果トランジスタＮｃｈ６１のゲート（図１では「Ｇ」と示されている）は、第１電路３１上の第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されていることとなる。また、第４電界効果トランジスタＰｃｈ９１のゲートは、第３電路３３上の第１半導体発光素子４より電圧が下位の位置で第３電路３３に接続されていることとなる。また、電源１の極性を逆接続した場合、第３電界効果トランジスタＮｃｈ８１のゲートは、第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続されていることとなる。また、第２電界効果トランジスタＰｃｈ７１のゲートは、第１電路３１上の第１半導体発光素子４より電圧が下位の位置で第１電路３１に接続されていることとなる。即ち、電源１が電圧を印加した場合、第１電界効果トランジスタＮｃｈ６１のゲート、あるいは第３電界効果トランジスタＮｃｈ８１のゲートは、対応するソースよりも、第１半導体発光素子４及び第２半導体発光素子５の電圧降下の分、電位が高くなる。一方、第２電界効果トランジスタＰｃｈ７１のゲート、あるいは第４電界効果トランジスタＰｃｈ９１のゲートは、対応するソースよりも、第１半導体発光素子４及び第２半導体発光素子５の電圧降下の分、電位が低くなる。そのため、電源１を順接続した場合、第１電界効果トランジスタＮｃｈ６１及び第４電界効果トランジスタＰｃｈ９１が「ＯＮ」となり、ドレイン（Ｄ）・ソース（Ｓ）間が導通する。また、電源１を逆接続した場合、第２電界効果トランジスタＰｃｈ７１及び第３電界効果トランジスタＮｃｈ８１が「ＯＮ」となり、ドレイン（Ｄ）・ソース（Ｓ）間が導通する。
【0040】
このように本発明の実施の形態例１の無極性回路Ａを構成することによって、電源１を接続する際に、極性に留意する必要がなくなり、便宜である。
【0041】
また、ダイオードブリッジを回路内に設ける構成ではなく、電界効果トランジスタを回路内に設ける構成にすることで、電圧降下・電力損失を最小限に抑えることができる。
【0042】
更に、電界効果トランジスタを「ＯＮ」させ、ドレイン（Ｄ）・ソース（Ｓ）間を導通させるためには、ゲートの電位がソースの電位より高くならなければならない。本実施の形態例１に係る無極性回路Ａでは、第１半導体発光素子４及び第２半導体発光素子５の順方向電圧（ＶＦ）・電圧降下を利用して、ソースの電位を下げているため、無極性回路Ａに接続される負荷２が半導体発光素子の基板の場合、効率が良い。
【0043】
（本実施の形態例２）
なお、上述した、本発明の実施の形態例１の無極性回路Ａでは、Ｎｃｈの電界効果トランジスタと、Ｐｃｈの電界効果トランジスタを用いる構成を示したが、この構成に限定されるものではない。以下の本発明の実施の形態例２では、Ｎｃｈの電界効果トランジスタのみを用いて構成された無極性回路Ｂについて説明する。
なお、上述した、本発明の実施の形態例１の無極性回路Ａでは、Ｎｃｈの電界効果トランジスタと、Ｐｃｈの電界効果トランジスタを用いる構成を示したが、この構成に限定されるものではない。以下の本発明の実施の形態例２では、Ｎｃｈの電界効果トランジスタのみを用いて構成された無極性回路Ｂについて説明する。
【0044】
＜無極性回路Ｂの構成＞
図７に示すように、無極性回路Ｂは、一端に電源１の正極が接続され、他端に負荷２の一端が接続される第１電路３１と、一端に電源１の負極が接続され、他端に負荷２の他端が接続される第３電路３３を備えている。なお、図７では、電源１の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
図７に示すように、無極性回路Ｂは、一端に電源１の正極が接続され、他端に負荷２の一端が接続される第１電路３１と、一端に電源１の負極が接続され、他端に負荷２の他端が接続される第３電路３３を備えている。なお、図７では、電源１の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
【0045】
第１電路３１上には、電圧下位方向にカソード（図７では「Ｋ」と示されている）が向くように第１半導体発光素子４が直列に設けられている。そして、第３電路３３上には、電圧下位方向にアソード（図７では「Ａ」と示されている）が向くように第１半導体発光素子４が直列に設けられている。また、第１電路３１及び第３電路電路３３上の第１半導体発光素子４と夫々並列に、第１半導体発光素子４の向きとは逆の向きになるように第２半導体発光素子５が設けられている。
【0046】
第１電路３１上の第１半導体発光素子４より電圧が下位の位置に、第１電界効果トランジスタＮｃｈ６１が、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられている。
【0047】
第１電界効果トランジスタＮｃｈ６１のゲートは、第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されている。
【0048】
第２電界効果トランジスタＮｃｈ１０１のドレインが第１半導体発光素子４より電圧が下位の位置で第１電路３１に接続され、第２電界効果トランジスタＮｃｈ１０１のソースは、第２電路３２を通じて、負荷２より電圧が下位の位置で第３電路３３に接続されている。
【0049】
第２電界効果トランジスタＮｃｈ１０１のゲートは、第５電路３５を通じて、第２電路３２に接続されている。
【0050】
第５電路３５は、第１半導体発光素子４より電圧が上位の位置で、かつ後述する第３電界効果トランジスタＮｃｈ８１のドレインより電圧が下位の位置で、第３電路３３に接続されている。
【0051】
第５電路３５上では、第３電路３３に近い順に、抵抗１３１と、定電圧素子１２１が直列に設けられている。なお、定電圧素子１２１は、第２電路３２方向にアノード（図７では「Ａ」と示されている）が向くように、設けられている。この第５電路３５上の抵抗１３１の抵抗値は、例えば、１（ＭΩ）である。そして、第５電路３５上に設けられた定電圧素子１２１は、第２電界効果トランジスタ１０１のゲートに過度な電圧を印加させることなく、適度な電圧を印加させ、第２電界効果トランジスタ１０１を「ＯＮ」させる役割を果たす。定電圧素子１２１に定電圧を発生させるためには、定電圧素子１２１に微弱な電流を流す必要がある。そのため、抵抗１３１は、第５電路３５上に流れる電流を消費させる役割を果たす。
【0052】
第２電路３２上の、第２電界効果トランジスタ１０１のソースと第５電路３５の接続点の間の箇所と、第５電路３５上の、第２電界効果トランジスタ１０１のゲートの接続点と定電圧素子１２１の間の箇所を接続する第６電路３６上に、抵抗１４１が設けられている。この抵抗１４１の抵抗値は、例えば、１（ＭΩ）である。この抵抗１４１は、第２電界効果トランジスタ１０１に溜まった電荷を消費させる役割を果たす。電荷を消費させておけば、第２電界効果トランジスタ１０１が誤って「ＯＮ」し、ドレイン・ソース間が導通してしまうことを防止できる。
【0053】
第３電路３３上の負荷２より電圧が下位の位置に、第３電界効果トランジスタＮｃｈ８１が、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられている。
【0054】
第３電界効果トランジスタＮｃｈ８１のゲートは、第４電路３４を通じて、第３電路３３に接続されている。
【0055】
第４電路３４は、第１半導体発光素子４より電圧が下位の位置で、かつ第１電界効果トランジスタＮｃｈ６１のソースより電圧が上位の位置で、第１電路３１に接続されている。
【0056】
第４電路３４上では、第１電路３１に近い順に、抵抗１３１と、定電圧素子１２１が直列に設けられている。なお、定電圧素子１２１は、第３電路３３方向にアノード（図７では「Ａ」と示されている）が向くように、設けられている。この第４電路３４上の抵抗１３１の抵抗値は、例えば、１（ＭΩ）である。そして、第４電路３４上に設けられた定電圧素子１２１は、第３電界効果トランジスタ８１のゲートに過度な電圧を印加させることなく、適度な電圧を印加させ、第３電界効果トランジスタ８１を「ＯＮ」させる役割を果たす。定電圧素子１２１に定電圧を発生させるためには、定電圧素子１２１に微弱な電流を流す必要がある。そのため、抵抗１３１は、第４電路３４上に流れる電流を消費させる役割を果たす。
【0057】
第３電路３３上の、第３電界効果トランジスタ８１のソースと第４電路３４の接続点の間の箇所と、第４電路３４上の、第３電界効果トランジスタ８１のゲートの接続点と定電圧素子１２１の間の箇所を接続する第７電路３７上に、抵抗１４１が設けられている。この抵抗１４１の抵抗値は、例えば、１（ＭΩ）である。この抵抗１４１は、第３電界効果トランジスタ８１に溜まった電荷を消費させる役割を果たす。電荷を消費させておけば、第３電界効果トランジスタ８１が誤って「ＯＮ」し、ドレイン・ソース間が導通してしまうことを防止できる。
【0058】
第４電界効果トランジスタＮｃｈ１１１のソースが第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続され、第４電界効果トランジスタＮｃｈ１１１のドレインが負荷２より電圧が上位の位置で第１電路３１に接続されている。
【0059】
第４電界効果トランジスタＮｃｈ１１１のゲートは、第１半導体発光素子４より電圧が下位の位置で第３電路３３に接続されている。
【0060】
＜無極性回路Ｂの動作（順接続の場合）＞
次に、本発明の実施の形態例２の無極性回路Ｂの動作について説明する。図８に示すように、電源１を無極性回路Ｂに順接続した場合、「電源１→第１電路３１上の第１半導体発光素子４→第１電界効果トランジスタＮｃｈ６１→負荷２→第３電界効果トランジスタＮｃｈ８１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
次に、本発明の実施の形態例２の無極性回路Ｂの動作について説明する。図８に示すように、電源１を無極性回路Ｂに順接続した場合、「電源１→第１電路３１上の第１半導体発光素子４→第１電界効果トランジスタＮｃｈ６１→負荷２→第３電界効果トランジスタＮｃｈ８１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
【0061】
なお、第１電界効果トランジスタＮｃｈ６１及び第３電界効果トランジスタＮｃｈ８１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。
【0062】
また、第１電界効果トランジスタＮｃｈ６１のゲートは、第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されているため、ソースより電位が高くなり、第１電界効果トランジスタＮｃｈ６１は、「ＯＮ」する。
【0063】
また、第３電界効果トランジスタＮｃｈ８１は、第４電路３４上に電流が流れることで、定電圧ダイオード１２１が、第３電界効果トランジスタＮｃｈ８１のゲートに電圧を印加し、「ＯＮ」する。
【0064】
＜無極性回路Ｂの動作（逆接続の場合）＞
次に、図９に示すように、電源１を無極性回路Ｂに逆接続した場合、「電源１→第３電路３３上の第１半導体発光素子４→第４電界効果トランジスタＮｃｈ１１１→負荷２→第２電界効果トランジスタＮｃｈ１０１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
次に、図９に示すように、電源１を無極性回路Ｂに逆接続した場合、「電源１→第３電路３３上の第１半導体発光素子４→第４電界効果トランジスタＮｃｈ１１１→負荷２→第２電界効果トランジスタＮｃｈ１０１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
【0065】
なお、第４電界効果トランジスタＮｃｈ１１１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。
【0066】
また、第２電界効果トランジスタＮｃｈ１０１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。
【0067】
また、第４電界効果トランジスタＮｃｈ１１１のゲートは、電源１の極性を逆接続した場合、第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続されていることになるため、ソースより電位が高くなり、第４電界効果トランジスタＮｃｈ１１１は、「ＯＮ」する。
【0068】
また、第２電界効果トランジスタＮｃｈ１０１は、第５電路３５上に電流が流れることで、定電圧ダイオード１２１が、第２電界効果トランジスタＮｃｈ１０１のゲートに電圧を印加し、「ＯＮ」する。
【0069】
以上、本発明の好ましい実施の形態例について述べたが、本発明に係る無極性回路は上述した実施の形態例にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であるのは言うまでもない。
【符号の説明】
【0070】
１：電源、２：負荷、
３１：第１電路、３２：第２電路、３３：第３電路、３４：第４電路、３５：第５電路、３６：第６電路、３７：第７電路、
４：第１半導体発光素子、５：第２半導体発光素子、
６１：第１電界効果トランジスタＮｃｈ、６１１：p型半導体、６１２：n型半導体、６１３：酸化絶縁膜、６１４：反転層、
７１：第２電界効果トランジスタＰｃｈ、８１：第３電界効果トランジスタＮｃｈ、９１：第４電界効果トランジスタＰｃｈ
１０１：第２電界効果トランジスタＮｃｈ、１１１：第４電界効果トランジスタＮｃｈ、
１２１：定電圧半導体素子、
１３１：抵抗、
１４１：抵抗
３１：第１電路、３２：第２電路、３３：第３電路、３４：第４電路、３５：第５電路、３６：第６電路、３７：第７電路、
４：第１半導体発光素子、５：第２半導体発光素子、
６１：第１電界効果トランジスタＮｃｈ、６１１：p型半導体、６１２：n型半導体、６１３：酸化絶縁膜、６１４：反転層、
７１：第２電界効果トランジスタＰｃｈ、８１：第３電界効果トランジスタＮｃｈ、９１：第４電界効果トランジスタＰｃｈ
１０１：第２電界効果トランジスタＮｃｈ、１１１：第４電界効果トランジスタＮｃｈ、
１２１：定電圧半導体素子、
１３１：抵抗、
１４１：抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】