特開 2023-142356 ＭＥＭＳマイクロフォン

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023142356

(43)【公開日】2023-10-05

(54)【発明の名称】ＭＥＭＳマイクロフォン

(51)【国際特許分類】

   H04R 19/04 20060101AFI20230928BHJP

【ＦＩ】

H04R19/04

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022049224

(22)【出願日】2022-03-25

(71)【出願人】

【識別番号】521515735

【氏名又は名称】ＭＭＩセミコンダクター株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】糸山 寿毅

(72)【発明者】

【氏名】叶 肇

(72)【発明者】

【氏名】内田 雄喜

(72)【発明者】

【氏名】吉田 拓馬

(72)【発明者】

【氏名】大尾 光明

(72)【発明者】

【氏名】堀本 恭弘

【テーマコード（参考）】

5D021

【Ｆターム（参考）】

5D021CC02

5D021CC07

(57)【要約】

【課題】ＭＥＭＳマイクロフォンの回路規模の増大を抑制しつつ、位相が反転された差動信号を生成する。
【解決手段】ＭＥＭＳマイクロフォンは、導電性を有する振動膜と、振動膜に対向する第１固定電極を有し、振動膜の振動に応じて静電容量が変化する第１可変キャパシタと、振動膜に対向する第２固定電極を有し、振動膜の振動に応じて静電容量が変化する第２可変キャパシタと、第１可変キャパシタの静電容量の変化に応じて変化する第１電圧を出力する第１電圧出力部と、第２可変キャパシタの静電容量の変化に応じて変化する第２電圧を出力する第２電圧出力部と、を有し、第１固定電極には、第１バイアス電圧が印加され、第２固定電極には、基準電圧が印加され、振動膜には、基準電圧との差が、第１バイアス電圧と基準電圧との差の半分である第２バイアス電圧が印加される。
【選択図】図１

【特許請求の範囲】

【請求項1】

導電性を有する振動膜と、
前記振動膜に対向する第１固定電極を有し、前記振動膜の振動に応じて静電容量が変化する第１可変キャパシタと、
前記振動膜に対向する第２固定電極を有し、前記振動膜の振動に応じて静電容量が変化する第２可変キャパシタと、
前記第１可変キャパシタの静電容量の変化に応じて変化する第１電圧を出力する第１電圧出力部と、
前記第２可変キャパシタの静電容量の変化に応じて変化する第２電圧を出力する第２電圧出力部と、を有し、
前記第１固定電極には、第１バイアス電圧が印加され、
前記第２固定電極には、基準電圧が印加され、
前記振動膜には、前記基準電圧との差が、前記第１バイアス電圧と前記基準電圧との差の半分である第２バイアス電圧が印加されること
を特徴とするＭＥＭＳマイクロフォン。

【請求項2】

前記第１固定電極および前記第２固定電極は、面積が互いに同じであり、前記振動膜までの対向距離が互いに同じであることを特徴とする請求項１に記載のＭＥＭＳマイクロフォン。

【請求項3】

前記第２固定電極は、接地線に接続されていることを特徴とする請求項１に記載のＭＥＭＳマイクロフォン。

【請求項4】

前記第１バイアス電圧を生成する第１バイアス生成回路と、
前記第２バイアス電圧を生成する第２バイアス生成回路と、を有し、
前記第１バイアス生成回路は、直列に接続される複数の昇圧回路を有し、前記複数の昇圧回路いずれかから前記第１バイアス電圧を出力し、
前記第２バイアス生成回路は、前記第１バイアス電圧を出力する昇圧回路に対して前段側に位置する前記複数の昇圧回路のいずれかから出力される電圧を前記第２バイアス電圧として出力すること
を特徴とする請求項１ないし請求項３のいずれか１項に記載のＭＥＭＳマイクロフォン。

【請求項5】

前記第１固定電極および前記第２固定電極が固定され、電気絶縁性を有し、前記振動膜に対向する固定板を有し、
前記第１固定電極および前記第２固定電極は、前記固定板に対して前記振動膜側に配置されること
を特徴とする請求項１ないし請求項４のいずれか１項に記載のＭＥＭＳマイクロフォン。

【請求項6】

前記固定板は、前記第１固定電極と前記第２固定電極との間の隙間を埋める突部を有すること
を特徴とする請求項５に記載のＭＥＭＳマイクロフォン。

【請求項7】

前記振動膜に対向する位置に貫通孔を有する半導体基板を有し、
前記振動膜、前記第１固定電極、前記第２固定電極および前記固定板は、半導体製造技術を使用して前記半導体基板上に形成されていること
を特徴とする請求項５または請求項６に記載のＭＥＭＳマイクロフォン。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロフォンに関し、特にＭＥＭＳ技術を使用したＭＥＭＳマイクロフォンに関する。

【背景技術】

【0002】

機器の小型化、軽量化とともに、機器に搭載されるマイクロフォンの小型化、軽量化が要求されている。これに伴い、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を使用したＭＥＭＳマイクロフォンが開発されている。例えば、ＭＥＭＳマイクロフォンは、半導体基板上に設けられた導電性の振動膜と、振動膜を覆って半導体基板に固定された導電性のバックプレートとにより構成される可変キャパシタを有する。そして、ＭＥＭＳマイクロフォンは、音圧による振動膜の振動に応じた可変キャパシタの静電容量の変化を電圧として検出することで、音圧を電気信号に変換する（例えば、特許文献１参照）。

【0003】

ＭＥＭＳマイクロフォンにおいて、互いに逆の極性の電圧が印加される振動膜とバックプレートとのそれぞれをアンプの入力に接続し、音圧に応じて差動信号を生成する手法が知られている（例えば、特許文献２参照）。また、ＭＥＭＳマイクロフォンにおいて、振動膜の両面側にバックプレートをそれぞれ配置し、音圧に応じて差動信号を生成する手法が知られている（例えば、特許文献３参照）。

【0004】

ＭＥＭＳマイクロフォンにおいて、振動膜に対向する複数のバックプレートのそれぞれをスイッチを介してアンプの入力に選択的に接続することで、音圧の大きさに合わせて歪みが抑制された信号を生成する手法が知られている（例えば、特許文献４参照）。２つの固定電極のそれぞれに互いに逆の極性の電圧を印加し、音圧に応じて差動信号を生成するコンデンサマイクロフォンが知られている（例えば、特許文献５参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１１－２５９４１０号公報

【特許文献2】米国特許第１０５２３１６２号明細書

【特許文献3】米国特許第１０５８９９８７号明細書

【特許文献4】米国特許出願公開第２０１０／０２６６１４５号明細書

【特許文献5】特開２００６－１０１３０２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

２つの固定電極を使用し、音圧に応じて差動信号（正相信号および逆相信号）を生成するマイクロフォンでは、振動膜と２つの固定電極とにより形成される２つの可変キャパシタに正電圧と負電圧とがそれぞれ印加される。しかしながら、正電圧を生成する正電圧生成回路と負電圧を生成する負電圧生成回路とをマイクロフォンに搭載する場合、マイクロフォンの回路規模およびコストが増大してしまう。また、２つの可変キャパシタに印加する正電圧と負電圧とが生成できる場合にも、２つの可変キャパシタの静電容量が互いに等しくない場合、同じ振幅の正相信号および逆相信号を生成することができず、歪みのある差動信号が生成されてしまう。

【0007】

開示の技術は、上記の課題に鑑みてなされたものであり、ＭＥＭＳマイクロフォンの回路規模の増大を抑制しつつ、振幅や位相が反転された正確な差動信号を生成することを目的とする。

【課題を解決するための手段】

【0008】

本開示の一実施形態では、ＭＥＭＳマイクロフォンは、導電性を有する振動膜と、前記振動膜に対向する第１固定電極を有し、前記振動膜の振動に応じて静電容量が変化する第１可変キャパシタと、前記振動膜に対向する第２固定電極を有し、前記振動膜の振動に応じて静電容量が変化する第２可変キャパシタと、前記第１可変キャパシタの静電容量の変化に応じて変化する第１電圧を出力する第１電圧出力部と、前記第２可変キャパシタの静電容量の変化に応じて変化する第２電圧を出力する第２電圧出力部と、を有し、前記第１固定電極には、第１バイアス電圧が印加され、前記第２固定電極には、基準電圧が印加され、前記振動膜には、前記基準電圧との差が、前記第１バイアス電圧と前記基準電圧との差の半分である第２バイアス電圧が印加されることを特徴とする。

【発明の効果】

【0009】

ＭＥＭＳマイクロフォンの回路規模の増大を抑制しつつ、位相が反転された差動信号を生成することができる。

【図面の簡単な説明】

【0010】

【図1】第１の実施形態に係るマイクロフォンの一例を示すブロック図である。

【図2】図１のＭＥＭＳ部の構造の一例を示す分解斜視図である。

【図3】図２のＡ－Ａ'線に沿う断面図である。

【図4】図２のＢ－Ｂ'線に沿う断面図である。

【図5】図１のバイアス生成回路および１／２バイアス生成回路の一例を示す回路ブロック図である。

【図6】図１のマイクロフォンから出力される出力信号と、固定電極を分割しない他のマイクロフォンから出力される出力信号との一例を示す説明図である。

【図7】固定電極を分割する場合と固定電極を分割しない場合とでのマイクロフォンの全高調波歪みを評価するシミュレーションの結果の一例を示す説明図である。

【図8】第２の実施形態に係るマイクロフォンのＭＥＭＳ部の構造の一例を示す分解斜視図である。

【図9】第３の実施形態に係るマイクロフォンの一例を示すブロック図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して発明を実施するための形態について説明する。以下では、信号が供給される信号線は、信号名と同じ符号が使用され、電圧が供給される電圧線または電源線は、電圧名または電源名と同じ符号が使用される。

【0012】

図１は、第１の実施形態に係るマイクロフォンの一例を示すブロック図である。図１に示すマイクロフォン１００は、例えば、ＭＥＭＳ技術を使用して形成されたＭＥＭＳ部１１０と、回路部１２０とを有する。ＭＥＭＳ部１１０は、互いに対向する振動膜ＶＰおよび固定電極ＢＰ１により形成される可変キャパシタＶＣ１と、互いに対向する振動膜ＶＰと固定電極ＢＰ２とにより形成される可変キャパシタＶＣ２とを有する。

【0013】

固定電極ＢＰ１は、第１固定電極の一例であり、固定電極ＢＰ２は、第２固定電極の一例である。可変キャパシタＶＣ１は、第１可変キャパシタの一例であり、可変キャパシタＶＣ２は、第２可変キャパシタの一例である。

【0014】

固定電極ＢＰ１、ＢＰ２の面積は、互いに同じであり、固定電極ＢＰ１、ＢＰ２と振動膜ＶＰとの対向距離は、互いに同じである。これにより、可変キャパシタＶＣ１、ＶＣ２の電気的特性を互いに等しくすることができ、振動膜ＶＰが音圧により振動するときの可変キャパシタＶＣ１、ＶＣ２の静電容量の変化量を互いに等しくすることができる。

【0015】

振動膜ＶＰは、可変キャパシタＶＣ１、ＶＣ２に共通に設けられる。振動膜ＶＰは、導電性を有し、配線Ｗ１および端子Ｔ１を介して回路部１２０に接続される。固定電極ＢＰ１は、配線Ｗ２および端子Ｔ２を介して回路部１２０に接続される。固定電極ＢＰ２は、配線Ｗ３および端子Ｔ３を介して回路部１２０に接続される。ＭＥＭＳ部１１０の構造は、図２で説明される。例えば、端子Ｔ１、Ｔ２、Ｔ３は、パッドとして形成されてもよい。

【0016】

回路部１２０は、バイアス生成回路１２１、１／２バイアス生成回路１２２、抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４、容量素子Ｃ１、Ｃ２およびアンプＡＭＰ１、ＡＭＰ２を有する。特に限定されないが、回路部１２０は、ＡＳＩＣ（Application Specific Integrated Circuit）等の半導体集積回路として設計される。また、抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４は高抵抗を実現するためダイオードなどを抵抗素子として使用することができる。

【0017】

容量素子Ｃ１の一端は、ノードＮＤ１を介して端子Ｔ２に接続される。容量素子Ｃ１の他端は、ノードＮＤ３を介してアンプＡＭＰ１の入力に接続される。容量素子Ｃ２の一端は、ノードＮＤ２を介して端子Ｔ３に接続される。容量素子Ｃ２の他端は、ノードＮＤ４を介してアンプＡＭＰ２の入力に接続される。

【0018】

抵抗素子Ｒ１は、バイアス生成回路１２１の出力とノードＮＤ１との間に配置される。抵抗素子Ｒ２は、ノードＮＤ２と基準電圧線Ｖｒｅｆとの間に配置される。このため、固定電極ＢＰ２は、端子Ｔ３、ノードＮＤ２および抵抗素子Ｒ２を介して基準電圧Ｖｒｅｆに設定される。抵抗素子Ｒ３は、ノードＮＤ３とコモン電圧線Ｖｃｏｍとの間に配置される。抵抗素子Ｒ４は、ノードＮＤ４とコモン電圧線Ｖｃｏｍとの間に配置される。コモン電圧線Ｖｃｏｍの電圧は、アンプＡＭＰ１、ＡＭＰ２の動作電圧に合わせて設定され、例えば、１Ｖである。

【0019】

ノードＮＤ１は、抵抗素子Ｒ１を介してバイアス電圧ＢＩＡＳに設定される。ノードＮＤ３は、抵抗素子Ｒ３を介してコモン電圧Ｖｃｏｍに設定される。ノードＮＤ２は、抵抗素子Ｒ２を介して基準電圧Ｖｒｅｆに設定される。ノードＮＤ４は、抵抗素子Ｒ４を介してコモン電圧Ｖｃｏｍに設定される。なお、ノードＮＤ１が基準電圧Ｖｒｅｆに設定され、ノードＮＤ２がバイアス電圧ＢＩＡＳに設定されてもよい。なお、基準電圧Ｖｒｅｆは、接地電圧ＧＮＤに設定されてもよい。

【0020】

容量素子Ｃ１および抵抗素子Ｒ３は、ハイパスフィルタとして機能し、ノードＮＤ１に伝達される電圧信号の低周波成分を除去し、高周波成分をアンプＡＭＰ１の入力に伝える。容量素子Ｃ２および抵抗素子Ｒ４は、ハイパスフィルタとして機能し、ノードＮＤ２に伝達される電圧信号の低周波成分を除去し、高周波成分をアンプＡＭＰ２の入力に伝える。なお、回路部１２０は、容量素子Ｃ１、Ｃ２および抵抗素子Ｒ３、Ｒ４を持たなくてもよい。この場合、ノードＮＤ１がアンプＡＭＰ１の入力に接続され、ノードＮＤ２がアンプＡＭＰ２の入力に接続されてもよい。

【0021】

バイアス生成回路１２１は、クロック信号ＣＬＫに同期して動作し、バイアス電圧ＢＩＡＳを生成する。バイアス電圧ＢＩＡＳは、端子Ｔ２を介して固定電極ＢＰ１に供給される。バイアス生成回路１２１は、バイアス電圧ＢＩＡＳを生成する途中の電圧Ｖ１を１／２バイアス生成回路１２２に出力する。

【0022】

１／２バイアス生成回路１２２は、バイアス生成回路１２１から受ける電圧Ｖ１に基づいて、バイアス電圧ＢＩＡＳの２分の１の値を有するバイアス電圧１／２ＢＩＡＳを生成する。バイアス電圧１／２ＢＩＡＳは、端子Ｔ１を介して振動膜ＶＰに供給される。

【0023】

バイアス生成回路１２１は、第１バイアス生成回路の一例であり、バイアス電圧ＢＩＡＳは、第１バイアス電圧の一例である。１／２バイアス生成回路１２２は、第２バイアス生成回路の一例であり、バイアス電圧１／２ＢＩＡＳは、第２バイアス電圧の一例である。

【0024】

バイアス電圧１／２ＢＩＡＳは、基準電圧Ｖｒｅｆとの差がバイアス電圧ＢＩＡＳと基準電圧Ｖｒｅｆとの差の約半分の電圧値に設定される。好ましくは、バイアス電圧１／２ＢＩＡＳと基準電圧Ｖｒｅｆとの差は、バイアス電圧ＢＩＡＳと基準電圧Ｖｒｅｆとの差の半分である。このため、例えば、可変キャパシタＶＣ１、ＶＣ２には、振動膜ＶＰを基準として絶対値が互いに等しい正電圧と負電圧とがそれぞれ印加される。バイアス生成回路１２１および１／２バイアス生成回路１２２の例は、図５に示される。

【0025】

このように、マイクロフォン１００は、正の電圧であるバイアス電圧ＢＩＡＳ、１／２ＢＩＡＳを使用して、可変キャパシタＶＣ１、ＶＣ２に正電圧と負電圧とをそれぞれ印加することができる。負電圧生成回路をマイクロフォン１００に搭載しなくてよいため、マイクロフォン１００の回路規模の増大を抑制することができ、マイクロフォン１００のコストの増大を抑制することができる。

【0026】

アンプＡＭＰ１は、正の電源電圧＋Ｖｌｉｍと負の電源電圧－Ｖｌｉｍとを受けて動作し、ノードＮＤ３の電圧を増幅して出力電圧ＶＰ１として出力する。アンプＡＭＰ２は、正の電源電圧＋Ｖｌｉｍと負の電源電圧－Ｖｌｉｍとを受けて動作し、ノードＮＤ４の電圧を増幅して出力電圧ＶＮ１として出力する。例えば、正の電源電圧＋Ｖｌｉｍは２Ｖであり、負の電源電圧－Ｖｌｉｍは０Ｖである。なお、アンプＡＭＰ１、ＡＭＰ２は、バッファとして動作してもよい。この場合、ＡＭＰ１は、ノードＮＤ３の電圧をそのまま出力電圧ＶＰ１として出力し、アンプＡＭＰ２は、ノードＮＤ４の電圧をそのまま出力電圧ＶＮ１として出力する。

【0027】

アンプＡＭＰ１は、可変キャパシタＶＣ１の静電容量の変化に応じて変化する出力電圧ＶＰ１を出力する第１電圧出力部の一例である。アンプＡＭＰ２は、可変キャパシタＶＣ２の静電容量の変化に応じて変化する出力電圧ＶＮ１を出力する第２電圧出力部の一例である。出力電圧ＶＰ１は、第１電圧の一例であり、出力信号ＶＮ１は、第２電圧の一例である。

【0028】

例えば、ＭＥＭＳ部１１０において、音圧により振動膜ＶＰが振動し、振動膜ＶＰと固定電極ＢＰ１、ＢＰ２との対向距離がそれぞれ小さくなると、可変キャパシタＶＣ１、ＶＣ２の静電容量値は増大する。これにより、ノードＮＤ１の電圧は過渡的に低下し、容量素子Ｃ１を介して、ノードＮＤ３の電圧も過渡的に低下する。アンプＡＭＰ１は、ノードＮＤ３の電圧の低下に応じて出力電圧ＶＰ１を低下させる。一方、ノードＮＤ２の電圧は過渡的に上昇し、容量素子Ｃ２を介して、ノードＮＤ４の電圧も過渡的に上昇する。アンプＡＭＰ２は、ノードＮＤ４の電圧の上昇に応じて出力電圧ＶＰ１を上昇させる。

【0029】

これに対して、音圧により振動膜ＶＰが振動し、振動膜ＶＰと固定電極ＢＰ１、ＢＰ２の対向距離が大きくなると、可変キャパシタＶＣ１、ＶＣ２の静電容量値はそれぞれ減少する。これにより、ノードＮＤ１の電圧は過渡的に上昇し、容量素子Ｃ１を介して、ノードＮＤ３の電圧も過渡的に上昇する。アンプＡＭＰ１は、ノードＮＤ３の電圧の上昇に応じて出力電圧ＶＰ１を上昇させる。一方、ノードＮＤ２の電圧は過渡的に低下し、容量素子Ｃ２を介して、ノードＮＤ４の電圧も過渡的に低下する。アンプＡＭＰ２は、ノードＮＤ４の電圧の低下に応じて出力電圧ＶＮ１を低下させる。

【0030】

図２は、図１のＭＥＭＳ部１１０の構造の一例を示す分解斜視図である。以下では、分解斜視図の上方向は上側Ｕと称され、斜視図の下方向は下側Ｄと称される。ＭＥＭＳ部１１０は、上側Ｕと下側Ｄとを貫通する貫通孔であるキャビティＣＡＶが形成された基板ＳＵＢを有する。

【0031】

例えば、基板ＳＵＢは、単結晶シリコン等の半導体基板を加工することで形成される。例えば、ＭＥＭＳ部１１０は、以下に示すように形成される。まず、シリコンウェハ上に、振動膜ＶＰ、固定電極ＢＰ１、ＢＰ２、バックプレートＢＰおよび端子Ｔ１、Ｔ２、Ｔ３が順次形成される。次に、シリコンウェハにおいて振動膜ＶＰに対向する位置にキャビティＣＡＶが形成され、シリコンウェハをダイシングすることでＭＥＭＳ部１１０が形成される。各ＭＥＭＳ部１１０の基板ＳＵＢは、ダイシングにより直方体形状になる。このように、ＭＥＭＳ部１１０は、半導体製造技術を使用して製造される。なお、ＭＥＭＳ部１１０の各要素の形成順序は、上述した順序に限定されない。

【0032】

振動膜ＶＰ（ダイアフラム）は、キャビティＣＡＶの上側Ｕに、キャビティＣＡＶを覆う位置に配置される。振動膜ＶＰは、例えば、ほぼ矩形状であり、振動膜ＶＰの周囲の全周または一部が基板ＳＵＢに固定される。例えば、振動膜ＶＰの外周部分には、外周に沿って環状のスリットＳＬＴが形成される。振動膜ＶＰの四隅の１つは、突出部ＰＪ１を有する。図１に示した端子Ｔ１は、突出部ＰＪ１の先端側の上側Ｕに設けられる。なお、突出部ＰＪ１および端子Ｔ１を形成する位置は、図２に示す例に限定されない。また、振動膜ＶＰは、円形状や三角形状など、矩形状に限らずその他の形状を採用してもよい。

【0033】

固定電極ＢＰ１、ＢＰ２は、振動膜ＶＰの上側Ｕに配置され、振動膜ＶＰに対向している。固定電極ＢＰ１、ＢＰ２は、例えば、端子Ｔ２、Ｔ３の方向に細長い矩形の板状を有しており、隙間ＧＡＰを挟んで並んで配置される。なお、固定電極ＢＰ１，ＢＰ２は、その面積が互いに等しければ形状は限定されず、細長い矩形以外の形状でもよい。

【0034】

固定電極ＢＰ１、ＢＰ２の上側Ｕは、固定電極ＢＰ１、ＢＰ２を基板ＳＵＢに固定するバックプレートＢＰに固定されている。すなわち、固定電極ＢＰ１、ＢＰ２は、バックプレートＢＰに対して振動膜ＶＰ側に配置されている。バックプレートＢＰは、例えば、ほぼ矩形状であり、電気絶縁性を有する。バックプレートＢＰの周囲は、基板ＳＵＢに固定されている。バックプレートＢＰは、固定電極ＢＰ１、ＢＰ２が固定される固定板の一例である。なお、バックプレートＢＰは、円形状や三角形状など、矩形状に限らずその他の形状を採用してもよい。また、固定電極ＢＰ１、ＢＰ２の上側Ｕと下側ＤとにバックプレートＢＰをそれぞれ配置し、固定電極ＢＰ１、ＢＰ２をバックプレートＢＰにより挟み込む形状を採用してもよい。

【0035】

固定電極ＢＰ１、ＢＰ２をバックプレートＢＰに対して振動膜ＶＰ側（下側Ｄ）に配置することで、固定電極ＢＰ１、ＢＰ２をバックプレートＢＰに対して振動膜ＶＰと反対側（上側Ｕ）に配置する場合に比べて、振動膜ＶＰとの対向距離を小さくすることができる。振動膜ＶＰとの対向距離を小さくすることで、可変キャパシタＶＣ１、ＶＣ２の静電容量を大きくすることができ、音圧の検出感度を向上することができる。この結果、マイクロフォン１００の性能を向上することができる。

【0036】

固定電極ＢＰ１は、バックプレートＢＰの周囲から突出する突出部ＰＪ２を有する。端子Ｔ２は、突出部ＰＪ２の先端側の上側Ｕに設けられる。同様に、固定電極ＢＰ２は、バックプレートＢＰの周囲から突出する突出部ＰＪ３を有する。端子Ｔ３は、突出部ＰＪ３の先端側の上側Ｕに設けられる。なお、突出部ＰＪ２、ＰＪ３および端子Ｔ２、Ｔ３を形成する位置は、図２に示す例に限定されない。

【0037】

さらに、固定電極ＢＰ１、ＢＰ２およびバックプレートＢＰは、固定電極ＢＰ１、ＢＰ２およびバックプレートＢＰを貫通する複数の音響孔ＡＨを有する。音響孔ＡＨの数、大きさ、形成間隔および配列形状は、図２に示す例に限定されない。

【0038】

なお、固定電極ＢＰ１、ＢＰ２は、導電面の面積が互いに等しければ、形状は相違してもよい。また、導電面の面積を同じにするために、互いに同じ数の音響孔ＡＨが固定電極ＢＰ１、ＢＰ２に形成されることが好ましい。

【0039】

特に限定されないが、例えば、振動膜ＶＰおよび固定電極ＢＰ１、ＢＰ２は、ポリシリコンにより形成され、バックプレートＢＰは、ＳｉＮ（窒化シリコン）により形成される。例えば、端子Ｔ１、Ｔ２、Ｔ３は、Ａｕ（金）により形成される。

【0040】

図３は、図２のＡ－Ａ'線に沿う断面図である。なお、振動膜ＶＰおよび基板ＳＵＢのＡ－Ａ'線は、図２のバックプレートＢＰのＡ－Ａ'線を下側Ｄに平行移動した位置にあるものとする。

【0041】

振動膜ＶＰは、基板ＳＵＢ上に環状に形成される支持台ＳＴ１上に、四隅が固定される。バックプレートＢＰは、支持台ＳＴ１上に設けられる支持台ＳＴ２を覆って形成される。例えば、支持台ＳＴ１、ＳＴ２は、ＳｉＯ_２（二酸化シリコン）により形成される。なお、振動膜ＶＰは、支持台ＳＴ１上に固定されるとしたが、バックプレートＢＰや基板ＳＵＢに直接形成して固定されていてもよいし、基板ＳＵＢ上に形成されている別の積層膜上に形成するようにしてもよい。また、固定される位置は、四隅に限定されず、全周や２辺、中央などを固定するようにしてもよい。また、バックプレートＢＰは、支持台ＳＴ１や支持台ＳＴ２上、基板ＳＵＢ上に直接形成してもよく、形成位置は限定されない。

【0042】

固定電極ＢＰ１は、バックプレートＢＰの下側Ｄに接触し、バックプレートＢＰにより支持される。バックプレートＢＰの突出部ＰＪ２側には、固定電極ＢＰ１まで貫通する貫通孔が形成されている。端子Ｔ２は、貫通孔に導電部材を埋め込むことで形成される。なお、固定電極ＢＰ２および端子Ｔ３の断面構造も、図３と同様である。

【0043】

図４は、図２のＢ－Ｂ'線に沿う断面図である。図３と同じ構造については、詳細な説明は省略する。なお、振動膜ＶＰおよび基板ＳＵＢのＢ－Ｂ'線は、図２のバックプレートＢＰのＢ－Ｂ'線を下側Ｄに平行移動した位置にあるものとする。

【0044】

固定電極ＢＰ１、ＢＰ２は、バックプレートＢＰの下側Ｄに配置され、振動膜ＶＰとの対向距離は互いに等しい。固定電極ＢＰ１、ＢＰ２を、バックプレートＢＰに対して同じ側（図４では下側Ｄ）に配置することで、ＭＥＭＳ部１１０の製造工程において、固定電極ＢＰ１、ＢＰ２を形成するときに、振動膜ＶＰまでの対向距離を自動的に高い精度で等しくすることができる。

【0045】

また、固定電極ＢＰ１、ＢＰ２は、共通のポリシリコン層を使用して、互いに近接した位置に形成されるため、固定電極ＢＰ１、ＢＰ２の面積をポリシリコン層のフォトマスクの面積に対応させて容易に互いに等しくすることができる。このように、半導体製造技術を使用してＭＥＭＳ部１１０に固定電極ＢＰ１、ＢＰ２を形成することで、固定電極ＢＰ１、ＢＰ２の面積、および、固定電極ＢＰ１、ＢＰ２と振動膜ＶＰとの対向距離のそれぞれを高い精度で等しくすることができる。したがって、可変キャパシタＶＣ１、ＶＣ２の静電容量を高い精度で等しくすることができる。この結果、マイクロフォン１００は、位相が互いに反転された差動の出力信号ＶＰ１、ＶＮ１をアンプＡＭＰ１、ＡＭＰ２から出力することができる。

【0046】

これに対して、例えば、振動膜ＶＰの上側Ｕと下側Ｄとのそれぞれに対向して固定電極ＢＰ１、ＢＰ２を形成する場合、固定電極ＢＰ１、ＢＰ２は、別のポリシリコン層を使用して形成される。このため、可変キャパシタＶＣ１、ＶＣ２の静電容量を高い精度で互いに等しくすることは困難であり、位相が互いに反転された差動の出力信号ＶＰ１、ＶＮ１をアンプＡＭＰ１、ＡＭＰ２から出力することは困難である。

【0047】

また、例えば、金属プレートとスペーサとにより形成される可変キャパシタおよびアンプ等の部品をプリント基板上に搭載するＥＣＭ（Electret Condenser Microphone）では、２つの可変キャパシタの静電容量を高い精度で互いに等しくすることは困難である。このため、位相が互いに反転された差動の出力信号をアンプから出力することは困難である。

【0048】

振動膜ＶＰ上に並べて形成される固定電極ＢＰ１、ＢＰ２の隣接部分である隙間ＧＡＰには、隙間ＧＡＰを埋める突部ＣＯＮＶが振動膜ＶＰに向けて形成される。突部ＣＯＮＶは、バックプレートＢＰと一体に形成され、電気絶縁性を有する。固定電極ＢＰ１、ＢＰ２の隣接部分を遮って電気絶縁性の突部ＣＯＮＶを形成することで、固定電極ＢＰ１、ＢＰ２を電気的に確実に分離することができる。なお、図４では、振動膜ＶＰを音圧に応じて振動しやすくするために、隙間ＧＡＰに音響孔ＡＨが形成されている。しかしながら、隙間ＧＡＰに音響孔ＡＨが形成されなくてもよい。

【0049】

図５は、図１のバイアス生成回路１２１および１／２バイアス生成回路１２２の一例を示す回路ブロック図である。バイアス生成回路１２１は、直列に接続された複数のポンプユニット１２５と出力フィルタ１２６とを有する。ポンプユニット１２５は、昇圧回路の一例である。１／２バイアス生成回路１２２は、複数のスイッチＳＷ（ＳＷ１、ＳＷ２、ＳＷ３）と出力フィルタ１２７とを有する。

【0050】

バイアス生成回路１２１において、各ポンプユニット１２５は、クロック信号ＣＬＫに同期してポンプ動作し、前段から受ける電圧を昇圧し、昇圧した電圧を後段に出力する。そして、バイアス生成回路１２１は、ポンプユニット１２５の段数とクロック信号ＣＬＫの電圧振幅に応じたバイアス電圧ＢＩＡＳを生成する。なお、図５では、初段のポンプユニット１２５は、入力で接地電圧ＧＮＤを受けているが、入力で基準電圧Ｖｒｅｆを受けてもよい。

【0051】

出力フィルタ１２６は、最終段のポンプユニット１２５が出力する電圧に含まれる高周波成分を除去してバイアス電圧ＢＩＡＳとして出力するローパスフィルタの機能を有する。出力フィルタ１２６に供給される昇圧電圧は、高周波成分を含むが、バイアス電圧ＢＩＡＳと等しい。なお、出力フィルタ１２６に昇圧電圧を出力するポンプユニット１２５は、最終段のポンプユニット１２５に限定されず、後段側のポンプユニット１２５のいずれかであればよい。

【0052】

１／２バイアス生成回路１２２は、バイアス生成回路１２１において後段側のポンプユニット１２５に対して前段側に位置する複数のポンプユニット１２５から出力される複数の昇圧電圧をスイッチＳＷ（ＳＷ１－ＳＷ３）で受ける。スイッチＳＷ１－ＳＷ３のいずれかはオンし、バイアス生成回路１２１から受ける電圧を電圧Ｖ１として出力フィルタ１２７に伝達する。

【0053】

出力フィルタ１２７は、スイッチＳＷのいずれかを介して受けた電圧Ｖ１に含まれる高周波成分を除去してバイアス電圧１／２ＢＩＡＳとして出力するローパスフィルタの機能を有する。出力フィルタ１２７に供給される電圧Ｖ１は、高周波成分を含むが、バイアス電圧１／２ＢＩＡＳと等しい。

【0054】

各スイッチＳＷ（ＳＷ１－ＳＷ３）は、例えば、スイッチ制御回路１２８が生成するスイッチ制御信号ＳＣＮＴ（ＳＣＮＴ１－ＳＣＮＴ３）に応じて動作する。スイッチ制御回路１２８は、制御信号ＣＮＴまたは制御電圧ＣＮＴに応じてスイッチ制御信号ＳＣＮＴ１－ＳＣＮＴ３のいずれかを有効レベルに設定し、他を無効レベルに設定する。

【0055】

そして、複数のスイッチＳＷ（ＳＷ１－ＳＷ３）のうち、有効レベルのスイッチ制御信号ＳＣＮＴを受けるスイッチＳＷがオンし、ポンプユニット１２５のいずれかの出力を出力フィルタ１２７の入力に接続する。スイッチ制御回路１２８がスイッチ制御信号ＳＣＮＴ１－ＳＣＮＴ３のいずれを有効レベルに設定するかは、例えば、図１の回路部１２０の動作試験により決定される。

【0056】

これにより、１／２バイアス生成回路１２２は、バイアス電圧ＢＩＡＳを生成するバイアス生成回路１２１の生成途中の電圧Ｖ１を利用して、基準電圧Ｖｒｅｆとの差が、バイアス電圧ＢＩＡＳと基準電圧Ｖｒｅｆとの差の半分のバイアス電圧１／２ＢＩＡＳを生成することができる。この結果、１／２バイアス生成回路１２２にポンプユニット１２５を形成することなく、バイアス電圧１／２ＢＩＡＳを生成することができ、バイアス電圧ＢＩＡＳ、１／２ＢＩＡＳを生成する回路の回路規模の増加を抑制することができる。

【0057】

なお、スイッチ制御回路１２８は、回路部１２０の動作試験に基づいてプログラムされるヒューズ回路等のプログラム回路を有してもよい。この場合、プログラム回路のプログラム状態に応じて、スイッチ制御信号ＳＣＮＴ１－ＳＣＮＴ３のいずれかが有効レベルに設定される。

【0058】

また、スイッチＳＷの数は３個に限定されない。さらに、１／２バイアス生成回路１２２は、スイッチＳＷを持たず、例えば、バイアス生成回路１２１が有するｎ個（偶数個）のポンプユニット１２５のうち、ｎ／２番目のポンプユニット１２５から出力される電圧を出力フィルタ１２７で受けてもよい。なお、ポンプユニット１２５の前段と後段のクロック信号ＣＬＫの振幅を変えて調整するなどして、ポンプユニット１２５を奇数個とすることもできる。

【0059】

また、バイアス生成回路１２１は、後段側の所定数のポンプユニット１２５の出力を、出力フィルタ１２６の入力に選択的に接続する複数のスイッチを有してもよい。これにより、バイアス電圧ＢＩＡＳの値を微調整することができる。

【0060】

図６は、図１のマイクロフォン１００から出力される出力信号と、固定電極を分割しない他のマイクロフォンから出力される出力信号との一例を示す説明図である。図１のマイクロフォン１００は、位相が互いに反転された差動の出力信号ＶＰ１、ＶＮ１をアンプＡＭＰ１、ＡＭＰ２から出力する。出力信号ＶＰ１、ＶＮ１の最大振幅は、２Ｖｌｉｍである。

【0061】

出力信号ＶＰ１、ＶＮ１の位相は、互いに反転されている。このため、マイクロフォン１００から出力信号ＶＰ１、ＶＮ１を受ける外部回路は、出力信号ＶＰ１、ＶＮ１を差動信号として扱うことができる。このため、例えば、外部回路は、出力信号ＶＰ１、ＶＮ１の電圧差を出力信号ＶＯＵＴとする場合、各出力信号ＶＰ１、ＶＮ１の最大振幅の２倍の最大振幅４Ｖｌｉｍを有する出力信号ＶＯＵＴを生成することができる。すなわち、外部回路は、電圧－２Ｖｌｉｍから電圧＋２Ｖｌｉｍまで歪まない出力信号ＶＯＵＴを生成できる。

【0062】

これに対して、単一の固定電極ＢＰを含む可変キャパシタＶＣを有するマイクロフォン２００では、単一のアンプＡＭＰから出力される出力信号ＶＯＵＴ２の最大振幅は、２Ｖｌｉｍになる。アンプＡＭＰが出力可能な最大電圧および最小電圧は、＋Ｖｌｉｍおよび－Ｖｌｉｍにそれぞれ制限される。

【0063】

このため、マイクロフォン２００が歪みなく出力信号ＶＯＵＴ２を出力できる入力音圧の最大レベルは、出力信号ＶＰ１、ＶＮ１に基づいて出力信号ＶＯＵＴを歪みなく出力できる入力音圧の最大レベルの半分になる。例えば、マイクロフォン２００に入力される音圧により、出力信号ＶＯＵＴ２の上限および下限が電圧＋Ｖｌｉｍおよび電圧－Ｖｌｉｍにそれぞれクランプされる場合、出力信号ＶＯＵＴ２に歪みが発生する。

【0064】

図２に示したように、振動膜ＶＰおよび固定電極ＢＰ１、ＢＰ２をＭＥＭＳ技術を使用して形成することで、可変キャパシタＶＣ１、ＶＣ２の静電容量を高い精度で互いに等しくすることができる。そして、振動膜ＶＰが振動したときの可変キャパシタＶＣ１、ＶＣ２の静電容量の変化量を高い精度で互いに等しくすることができる。したがって、例えば、互いに位相が反転した出力信号ＶＰ１、ＶＮ１の電圧差により、出力信号ＶＰ１、ＶＮ１の振幅のほぼ２倍の振幅を有する出力信号を生成することができる。

【0065】

なお、上述したように、金属プレートとスペーサとにより形成される可変キャパシタおよびアンプ等の部品をプリント基板上に搭載するＥＣＭでは、２つの可変キャパシタの静電容量を精度よく等しくすることが困難である。このため、振動膜が振動したときに２つの可変キャパシタの静電容量の変化量を等しくすることが困難であり、２つのアンプから出力される出力信号の電圧差の振幅を、各アンプの出力信号の振幅の２倍にすることは困難である。

【0066】

図７は、固定電極を分割する場合と固定電極を分割しない場合とでのマイクロフォンの全高調波歪みＴＨＤ（Total Harmonic Distortion）を評価するシミュレーションの結果の一例を示す説明図である。

【0067】

シミュレーションは、図１に示すマイクロフォン１００と、図６に示すマイクロフォン２００とを使用して実施された。マイクロフォン１００のシミュレーションでは、出力信号ＶＰ１、ＶＮ１の電圧の差を出力信号ＶＯＵＴとした。マイクロフォン２００は、分割しない固定電極ＢＰを含むＭＥＭＳ部２１０と、入力が固定電極ＢＰに接続され、出力信号ＶＯＵＴ２を出力するアンプＡＭＰとを有する。

【0068】

図７に示すシミュレーション結果は、マイクロフォン１００に入力される音圧レベルに対する出力信号ＶＯＵＴと、マイクロフォン２００に入力される音圧レベルに対する出力信号ＶＯＵＴ２との全高調波歪みＴＨＤを示す。シミュレーションの結果、出力信号ＶＯＵＴを歪ませることなくマイクロフォン１００に入力可能な音圧レベルを、出力信号ＶＯＵＴ２を歪ませることなくマイクロフォン２００に入力可能な音圧レベルに比べて、約６ｄＢ（＝２倍）大きくできることが分かった。すなわち、分割した固定電極ＢＰ１、ＢＰ２を有するマイクロフォン１００は、分割しない固定電極ＢＰを有するマイクロフォン２００に比べて、より広い音圧範囲に対して出力信号を歪みなく出力することができる。

【0069】

以上、この実施形態では、マイクロフォン１００は、正の電圧であるバイアス電圧ＢＩＡＳ、１／２ＢＩＡＳを使用して、可変キャパシタＶＣ１、ＶＣ２に正電圧と負電圧とをそれぞれ印加することができる。マイクロフォン１００に負電圧生成回路を搭載しなくてよいため、マイクロフォン１００の回路規模の増大を抑制することができ、マイクロフォン１００のコストの増大を抑制することができる。

【0070】

また、可変キャパシタＶＣ１、ＶＣ２において、同じ層に形成される固定電極ＢＰ１、ＢＰ２は、互いに同じ面積に形成され、固定電極ＢＰ１、ＢＰ２から振動膜ＶＰまでの対向距離は、同じに設定される。これにより、可変キャパシタＶＣ１、ＶＣ２の静電容量を互いに等しくすることができ、位相が互いに反転した差動信号である出力信号ＶＰ１、ＶＮ１を精度よく生成することができる。この結果、マイクロフォン１００の回路規模の増大を抑制しつつ、位相が互いに反転した差動信号である出力信号ＶＰ１、ＶＮ１を生成することができる。

【0071】

１／２バイアス生成回路１２２は、バイアス電圧ＢＩＡＳを生成するバイアス生成回路１２１の生成途中の電圧Ｖ１を利用して、基準電圧Ｖｒｅｆとの差が、バイアス電圧ＢＩＡＳと基準電圧Ｖｒｅｆとの差の約半分の値を有するバイアス電圧１／２ＢＩＡＳを生成することができる。この結果、１／２バイアス生成回路１２２にポンプユニット１２５を形成することなく、バイアス電圧１／２ＢＩＡＳを生成することができ、バイアス電圧ＢＩＡＳ、１／２ＢＩＡＳを生成する回路の回路規模の増加を抑制することができる。

【0072】

固定電極ＢＰ１、ＢＰ２をバックプレートＢＰに対して振動膜ＶＰ側に配置することで、固定電極ＢＰ１、ＢＰ２をバックプレートＢＰに対して振動膜ＶＰと反対側に配置する場合に比べて、振動膜ＶＰとの対向距離を小さくすることができる。これにより、可変キャパシタＶＣ１、ＶＣ２の静電容量を大きくすることができ、音圧の検出感度を向上することができる。この結果、マイクロフォン１００の性能を向上することができる。

【0073】

固定電極ＢＰ１、ＢＰ２の隣接部分を遮って電気絶縁性の突部ＣＯＮＶを形成することで、固定電極ＢＰ１、ＢＰ２を電気的に確実に分離することができる。この際、突部ＣＯＮＶをバックプレートＢＰと一体に形成することで、突部ＣＯＮＶを自己整合することができる。

【0074】

ＭＥＭＳ部１１０を、半導体製造技術を使用して基板ＳＵＢ上に形成することで、固定電極ＢＰ１、ＢＰ２の面積、および、固定電極ＢＰ１、ＢＰ２と振動膜ＶＰとの対向距離を高い精度で等しくすることができる。

【0075】

図８は、第２の実施形態に係るマイクロフォンのＭＥＭＳ部の構造の一例を示す分解斜視図である。第１の実施形態と同じ要素については、同じ符号を付し、詳細な説明は省略する。

【0076】

図８に示すＭＥＭＳ部１１０Ａは、固定電極ＢＰ１、ＢＰ２がバックプレートＢＰの上側Ｕに形成されることを除き、図２に示したＭＥＭＳ部１１０と同じ構造を有する。例えば、固定電極ＢＰ１、ＢＰ２は、バックプレートＢＰの上側Ｕのポリシリコン層を使用して形成される。固定電極ＢＰ１、ＢＰ２がバックプレートＢＰの上側Ｕに形成されるため、端子Ｔ２、Ｔ３の断面構造は、図３に示した断面構造と異なる。例えば、端子Ｔ２、Ｔ３は、各固定電極ＢＰ１、ＢＰ２の上に直接形成される。

【0077】

この実施形態のマイクロフォンは、ＭＥＭＳ部１１０の代わりにＭＥＭＳ部１１０Ａを有することを除き、図１に示したマイクロフォン１００と同様の構成を有する。すなわち、この実施形態のマイクロフォンは、ＭＥＭＳ部１１０Ａに接続され、出力信号ＶＰ１、ＶＮ１を出力する回路部１２０を有する。また、この実施形態のマイクロフォンの全高調波歪みＴＨＤのシミュレーション結果は、図７のマイクロフォン１００のシミュレーション結果と同様である。

【0078】

以上、この実施形態においても、第１の実施形態と同一または同様の効果を得ることができる。例えば、マイクロフォンに負電圧生成回路を搭載することなく、可変キャパシタＶＣ１、ＶＣ２に正電圧と負電圧とをそれぞれ印加することができるため、マイクロフォンの回路規模およびコストの増大を抑制することができる。同じ層に形成される固定電極ＢＰ１、ＢＰ２により、可変キャパシタＶＣ１、ＶＣ２の静電容量を互いに等しくすることができ、位相が互いに反転した差動信号である出力信号ＶＰ１、ＶＮ１を精度よく生成することができる。この結果、マイクロフォンの回路規模の増大を抑制しつつ、位相が互いに反転した差動信号である出力信号ＶＰ１、ＶＮ１を生成することができる。

【0079】

図９は、第３の実施形態に係るマイクロフォンの一例を示すブロック図である。第１の実施形態と同じ要素については、同じ符号を付し、詳細な説明は省略する。この実施形態のマイクロフォン１００Ｂは、図１の回路部１２０の代わりに回路部１２０Ｂを有することを除き、図１のマイクロフォン１００と同様の構成を有する。

【0080】

回路部１２０Ｂは、図１の回路部１２０にＡＤＣ（Analog-to-Digital Converter）１３０を追加している。ＡＤＣ１３０は、アンプＡＭＰ１から出力される出力信号ＶＰ１とアンプＡＭＰ２から出力される出力信号ＶＮ１とを差動入力＋ＶＩＮ、－ＶＩＮで受け、受けた差動入力＋ＶＩＮ、－ＶＩＮの電圧差を示す単相のデジタル出力信号ＤＯＵＴを出力する。

【0081】

デジタル出力信号ＤＯＵＴの値は、図６に示した出力信号ＶＯＵＴの電圧値に対応する。すなわち、この実施形態のマイクロフォン１００Ｂの全高調波歪みＴＨＤのシミュレーション結果は、図７のマイクロフォン１００のシミュレーション結果と同様である。なお、回路部１２０Ｂは、ＡＤＣ１３０の代わりに、差動増幅器を有してもよく、出力信号ＶＰ１、ＶＮ１をそれぞれデジタル値に変換する２つのＡＤＣを有してもよい。また、マイクロフォン１００Ｂは、ＭＥＭＳ部１１０の代わりに図８に示したＭＥＭＳ部１１０Ａを有してもよい。

【0082】

以上、この実施形態においても、第１の実施形態と同一または同様の効果を得ることができる。例えば、マイクロフォン１００Ｂに負電圧生成回路を搭載することなく、可変キャパシタＶＣ１、ＶＣ２に正電圧と負電圧とをそれぞれ印加することができるため、マイクロフォン１００Ｂの回路規模およびコストの増大を抑制することができる。同じ層に形成される固定電極ＢＰ１、ＢＰ２により、可変キャパシタＶＣ１、ＶＣ２の静電容量を互いに等しくすることができ、位相が互いに反転した差動信号である出力信号ＶＰ１、ＶＮ１を精度よく生成することができる。この結果、マイクロフォン１１０Ｂの回路規模の増大を抑制しつつ、位相が互いに反転した差動信号である出力信号ＶＰ１、ＶＮ１を生成することができる。

【0083】

さらに、この実施形態では、マイクロフォン１００Ｂは、差動の出力信号ＶＰ１、ＶＮ１の電圧差を示す単相のデジタル出力信号ＤＯＵＴを出力するＡＤＣ１３０を有する。これにより、マイクロフォン１００Ｂに接続される外部回路をデジタル回路で構成することができ、音圧の変化に基づいて生成される差動信号の処理を簡易にすることができる。

【0084】

以上、本発明を実施するための形態について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、本発明の主旨をそこなわない範囲で、種々の変形・改良が可能である。

【符号の説明】

【0085】

１００、１００Ｂ…マイクロフォン；１１０、１１０Ａ…ＭＥＭＳ部；１２０、１２０Ｂ…回路部；１２１…バイアス生成回路；１２２…１／２バイアス生成回路；１２３、１２４…アンプ；１２５…ポンプユニット；１２６、１２７…出力フィルタ；１２８…スイッチ制御回路；１３０…ＡＤＣ；ＡＨ…音響孔；ＢＩＡＳ、１／２ＢＩＡＳ…バイアス電圧；ＢＰ…バックプレート；ＢＰ１、ＢＰ２…固定電極；ＣＡＶ…キャビティ；ＣＬＫ…クロック信号；ＧＡＰ…隙間；ＰＪ１、ＰＪ２、ＰＪ３…突出部；ＳＴ１、ＳＴ２…支持台；ＳＵＢ…基板；ＳＷ（ＳＷ１、ＳＷ２、ＳＷ３）…スイッチ；ＳＣＮＴ（ＳＣＮＴ１、ＳＣＮＴ２、ＳＣＮＴ３）…スイッチ制御信号；Ｔ１、Ｔ２、Ｔ３…端子；ＶＣ１、ＶＣ２…可変キャパシタ；ＶＮ１…出力信号；ＶＰ…振動膜；ＶＰ１…出力信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】