特開 2023-143138 電力変換装置および制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023143138

(43)【公開日】2023-10-06

(54)【発明の名称】電力変換装置および制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20230928BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022050360

(22)【出願日】2022-03-25

(71)【出願人】

【識別番号】000003942

【氏名又は名称】日新電機株式会社

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】麻植 実

(72)【発明者】

【氏名】小倉 正嗣

(72)【発明者】

【氏名】清水 健介

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730BB27

5H730BB57

5H730BB61

5H730DD03

5H730EE08

5H730FG05

(57)【要約】

【課題】電力変換装置におけるソフトスイッチング性能を改善する。
【解決手段】電力変換装置（１）において、１次側回路（１０）からトランス（Ｔｒ）へと流れる電流をＩｔｒとして表す。１次側回路（１０）のブリッジ回路（ＢＲＧ）における、Ｕ相スイッチングレグ（ＬＥＧＵ）とＶ相スイッチングレグ（ＬＥＧＶ）とのスイッチング位相差をφとして表し、第１スイッチング素子（Ｓｗ１）および第２スイッチング素子（Ｓｗ２）の内の一方の消弧タイミングから他方の点弧タイミングまでのデッドタイムをＴｄとして表す。ブリッジ回路（ＢＲＧ）における各スイッチング素子（Ｓｗ１～Ｓｗ４）と並列接続された各キャパシタ（Ｃ１～Ｃ４）の内の任意の１つのキャパシタを、注目キャパシタと称する。ブリッジ回路（ＢＲＧ）を制御する制御部（９０）は、注目キャパシタに印加される電圧である注目電圧を表す演算式に基づき、指定されたＩｔｒに対応するφおよびＴｄを決定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

基準相スイッチングレグおよび被制御相スイッチングレグを有するブリッジ回路を備えた１次側回路と、
２次側回路と、
上記１次側回路と上記２次側回路との間に接続されたトランスと、
上記ブリッジ回路を制御する制御部と、を備えた電力変換装置であって、
上記基準相スイッチングレグは、
上記基準相スイッチングレグにおける上側スイッチング素子である第１スイッチング素子と、
上記基準相スイッチングレグにおける下側スイッチング素子である第２スイッチング素子と、
上記第１スイッチング素子と並列接続された第１キャパシタと、
上記第２スイッチング素子と並列接続された第２キャパシタと、を有しており、
上記被制御相スイッチングレグは、
上記被制御相スイッチングレグにおける上側スイッチング素子である第３スイッチング素子と、
上記被制御相スイッチングレグにおける下側スイッチング素子である第４スイッチング素子と、
上記第３スイッチング素子と並列接続された第３キャパシタと、
上記第４スイッチング素子と並列接続された第４キャパシタと、を有しており、
上記１次側回路から上記トランスへと流れる電流をＩｔｒとして表し、
上記基準相スイッチングレグと上記被制御相スイッチングレグとのスイッチング位相差をφとして表し、
上記第１スイッチング素子および上記第２スイッチング素子の内の一方の消弧タイミングから他方の点弧タイミングまでのデッドタイムをＴｄとして表した場合、
上記制御部は、上記第１キャパシタから上記第４キャパシタまでの４つのキャパシタの内の任意の１つのキャパシタである注目キャパシタに印加される電圧である注目電圧を表す演算式に基づき、指定されたＩｔｒに対応するφおよびＴｄを決定する、電力変換装置。

【請求項2】

上記第１スイッチング素子から上記第４スイッチング素子までの４つのスイッチング素子の内、上記注目キャパシタと並列接続されたスイッチング素子を、注目スイッチング素子と称し、
上記制御部は、
上記演算式を用いて導出された、上記注目電圧が０となる所定のタイミングを、上記注目スイッチング素子の点弧タイミングとして決定し、
決定された上記点弧タイミングに基づき、指定されたＩｔｒに対応するφを決定し、
決定された上記点弧タイミングおよび決定されたφに基づき、Ｔｄを決定する、請求項１に記載の電力変換装置。

【請求項3】

上記第１スイッチング素子から上記第４スイッチング素子までの４つのスイッチング素子の内、上記注目キャパシタと並列接続されたスイッチング素子を、注目スイッチング素子と称し、
上記制御部は、
上記演算式にて示されている上記注目電圧が常に正の値をとる場合、上記演算式を用いて導出された、上記注目電圧が極小値をとる所定のタイミングを、上記注目スイッチング素子の点弧タイミングとして決定し、
決定された上記点弧タイミングに基づき、指定されたＩｔｒに対応するφを決定し、
決定された上記点弧タイミングおよび決定されたφに基づき、Ｔｄを決定する、請求項１に記載の電力変換装置。

【請求項4】

電力変換装置を制御する制御方法であって、
上記電力変換装置は、
基準相スイッチングレグおよび被制御相スイッチングレグを有するブリッジ回路を備えた１次側回路と、
２次側回路と、
上記１次側回路と上記２次側回路との間に接続されたトランスと、を備えており、
上記制御方法は、上記ブリッジ回路を制御する制御ステップを含んでおり、
上記基準相スイッチングレグは、
上記基準相スイッチングレグにおける上側スイッチング素子である第１スイッチング素子と、
上記基準相スイッチングレグにおける下側スイッチング素子である第２スイッチング素子と、
上記第１スイッチング素子と並列接続された第１キャパシタと、
上記第２スイッチング素子と並列接続された第２キャパシタと、を有しており、
上記被制御相スイッチングレグは、
上記被制御相スイッチングレグにおける上側スイッチング素子である第３スイッチング素子と、
上記被制御相スイッチングレグにおける下側スイッチング素子である第４スイッチング素子と、
上記第３スイッチング素子と並列接続された第３キャパシタと、
上記第４スイッチング素子と並列接続された第４キャパシタと、を有しており、
上記１次側回路から上記トランスへと流れる電流をＩｔｒとして表し、
上記基準相スイッチングレグと上記被制御相スイッチングレグとのスイッチング位相差をφとして表し、
上記第１スイッチング素子および上記第２スイッチング素子の内の一方の消弧タイミングから他方の点弧タイミングまでのデッドタイムをＴｄとして表した場合、
上記制御ステップは、上記第１キャパシタから上記第４キャパシタまでの４つのキャパシタの内の任意の１つのキャパシタである注目キャパシタに印加される電圧である注目電圧を表す演算式に基づき、指定されたＩｔｒに対応するφおよびＴｄを決定するステップを含んでいる、制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、電力変換装置に関する。

【背景技術】

【0002】

電力変換装置に関して、様々な技術が提案されている。例えば、下記の特許文献１には、ＤＣ／ＤＣコンバータにおけるスイッチング損失の低減を一目的とした技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】再公表特許第２０１４／１５５５０４

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の一態様の目的は、電力変換装置におけるソフトスイッチング性能を改善することにある。

【課題を解決するための手段】

【0005】

上記の課題を解決するために、本発明の一態様に係る電力変換装置は、基準相スイッチングレグおよび被制御相スイッチングレグを有するブリッジ回路を備えた１次側回路と、２次側回路と、上記１次側回路と上記２次側回路との間に接続されたトランスと、上記ブリッジ回路を制御する制御部と、を備えた電力変換装置であって、上記基準相スイッチングレグは、上記基準相スイッチングレグにおける上側スイッチング素子である第１スイッチング素子と、上記基準相スイッチングレグにおける下側スイッチング素子である第２スイッチング素子と、上記第１スイッチング素子と並列接続された第１キャパシタと、上記第２スイッチング素子と並列接続された第２キャパシタと、を有しており、上記被制御相スイッチングレグは、上記被制御相スイッチングレグにおける上側スイッチング素子である第３スイッチング素子と、上記被制御相スイッチングレグにおける下側スイッチング素子である第４スイッチング素子と、上記第３スイッチング素子と並列接続された第３キャパシタと、上記第４スイッチング素子と並列接続された第４キャパシタと、を有しており、上記１次側回路から上記トランスへと流れる電流をＩｔｒとして表し、上記基準相スイッチングレグと上記被制御相スイッチングレグとのスイッチング位相差をφとして表し、上記第１スイッチング素子および上記第２スイッチング素子の内の一方の消弧タイミングから他方の点弧タイミングまでのデッドタイムをＴｄとして表した場合、上記制御部は、上記第１キャパシタから上記第４キャパシタまでの４つのキャパシタの内の任意の１つのキャパシタである注目キャパシタに印加される電圧である注目電圧を表す演算式に基づき、指定されたＩｔｒに対応するφおよびＴｄを決定する。

【0006】

また、本発明の一態様に係る制御方法は、電力変換装置を制御する制御方法であって、上記電力変換装置は、基準相スイッチングレグおよび被制御相スイッチングレグを有するブリッジ回路を備えた１次側回路と、２次側回路と、上記１次側回路と上記２次側回路との間に接続されたトランスと、を備えており、上記制御方法は、上記ブリッジ回路を制御する制御ステップを含んでおり、上記基準相スイッチングレグは、上記基準相スイッチングレグにおける上側スイッチング素子である第１スイッチング素子と、上記基準相スイッチングレグにおける下側スイッチング素子である第２スイッチング素子と、上記第１スイッチング素子と並列接続された第１キャパシタと、上記第２スイッチング素子と並列接続された第２キャパシタと、を有しており、上記被制御相スイッチングレグは、上記被制御相スイッチングレグにおける上側スイッチング素子である第３スイッチング素子と、上記被制御相スイッチングレグにおける下側スイッチング素子である第４スイッチング素子と、上記第３スイッチング素子と並列接続された第３キャパシタと、上記第４スイッチング素子と並列接続された第４キャパシタと、を有しており、上記１次側回路から上記トランスへと流れる電流をＩｔｒとして表し、上記基準相スイッチングレグと上記被制御相スイッチングレグとのスイッチング位相差をφとして表し、上記第１スイッチング素子および上記第２スイッチング素子の内の一方の消弧タイミングから他方の点弧タイミングまでのデッドタイムをＴｄとして表した場合、上記制御ステップは、上記第１キャパシタから上記第４キャパシタまでの４つのキャパシタの内の任意の１つのキャパシタである注目キャパシタに印加される電圧である注目電圧を表す演算式に基づき、指定されたＩｔｒに対応するφおよびＴｄを決定するステップを含んでいる。

【発明の効果】

【0007】

本発明の一態様によれば、電力変換装置におけるソフトスイッチング性能を改善できる。

【図面の簡単な説明】

【0008】

【図1】実施形態１における電力変換装置の要部の構成を示す図である。

【図2】従来例における回路動作波形を例示する図である。

【図3】実施形態１の電力変換装置の主回路における、ＰとφとＴｄとの間の関係の一例を示す図である。

【図4】従来例におけるソフトスイッチング条件の例について説明するための図である。

【図5】実施形態１の電力変換装置におけるソフトスイッチング条件の例について説明するための図である。

【発明を実施するための形態】

【0009】

〔実施形態１〕
実施形態１の電力変換装置１について、以下に説明する。説明の便宜上、実施形態１にて説明した各コンポーネント（構成要素）と同じ機能を有するコンポーネントについては、以降の実施形態では、同じ符号を付記し、その説明を繰り返さない。簡潔化のため、公知技術と同様の事項についても、説明を適宜省略する。

【0010】

本明細書において述べる各構成および各数値は、特に明示されない限り、単なる一例であることに留意されたい。従って、特に明示されない限り、各部材の位置関係は、各図の例に限定されない。本明細書における「接続されている」という文言は、特に明示されない限り、「電気的に接続されている」ことを意味する。また、本明細書における「位相差」という文言は、特に明示されない限り、「スイッチング位相差」を意味する。

【0011】

（電力変換装置１の概要）
図１は、電力変換装置１の要部の構成を示す図である。図１に示す通り、電力変換装置１は、例えばＤＣ／ＤＣコンバータであってよい。電力変換装置１は、以下に述べる１次側回路１０から２次側回路２０へとエネルギー（言い換えれば、電力）を出力できるように構成されている。

【0012】

電力変換装置１は、主回路９および制御部９０を備える。主回路９は、（ｉ）１次側回路１０と、（ｉｉ）２次側回路２０と、（ｉｉｉ）１次側回路１０と２次側回路２０との間に接続されたトランスＴＲと、を備える。以下では、例えば、トランスＴＲを、単にＴＲと略記する。ＴＲによれば、１次側回路１０と２次側回路２０とが磁気的に結合されるとともに、１次側回路１０と２次側回路２０とが電気的に絶縁される。ＴＲは、１次巻線ＰＷ、２次巻線ＳＷ、およびコアＣＲを備える。

【0013】

制御部９０は、電力変換装置１の各部を統括的に制御する。後述する通り、制御部９０は、１次側回路１０のブリッジ回路ＢＲＧにおける各スイッチング素子を制御する。具体的には、制御部９０は、各スイッチング素子のＯＮ（点弧，導通）／ＯＦＦ（消弧，非導通）を制御する。例えば、制御部９０は、各スイッチング素子のＯＮ／ＯＦＦを制御する信号（スイッチング制御信号）を生成し、当該スイッチング制御信号を各スイッチング素子に供給する。

【0014】

１次側回路１０は、ブリッジ回路ＢＲＧを備えている。１次側回路１０は、１次側直流電源８１０の後段かつＢＲＧの前段に、１次側平滑コンデンサＣｆ１をさらに備えている。Ｃｆ１は、１次側直流電源８１０と並列に接続されている。図１の例では、１次側直流電源８１０の電圧（１次側直流電圧）をＶｄとして表す。１次側直流電源８１０は、１次側回路１０から２次側回路２０へと供給されるエネルギーの源である。

【0015】

図１の例におけるＢＲＧは、２相フルブリッジ回路である。ＢＲＧは、Ｕ相スイッチングレグＬＥＧＵおよびＶ相スイッチングレグＬＥＧＶを有する。ＬＥＧＵとＬＥＧＶとは、互いに並列に接続されている。１次側回路１０におけるＵ相およびＶ相はそれぞれ、本発明の一態様における基準相および制御相の一例である。従って、ＬＥＧＵおよびＬＥＧＶはそれぞれ、本開示の一態様に係る基準相スイッチングレグおよび被制御相スイッチングレグの一例である。

【0016】

ＢＲＧは、４つのスイッチング素子として、第１スイッチング素子Ｓｗ１、第２スイッチング素子Ｓｗ２、第３スイッチング素子Ｓｗ３、および第４スイッチング素子Ｓｗ４を備える。図１に示されている通り、本開示の一態様に係るスイッチング素子は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor，絶縁ゲートバイポーラトランジスタ）であってよい。

【0017】

具体的には、ＬＥＧＵは、（ｉ）基準相スイッチングレグにおける上側スイッチング素子としてＳｗ１を備え、かつ、（ｉｉ）当該基準相スイッチングレグにおける下側スイッチング素子としてＳｗ２を備える。そして、ＬＥＧＵは、（ｉ）Ｓｗ１と並列接続された第１キャパシタＣ１と、（ｉｉ）Ｓｗ２と並列接続された第２キャパシタＣ２と、を備える。Ｃ１およびＣ２は、ＬＥＧＵにおけるスナバコンデンサの一例である。

【0018】

ＬＥＧＶは、（ｉ）被制御相スイッチングレグにおける上側スイッチング素子としてＳｗ３を備え、かつ、（ｉｉ）当該被制御相スイッチングレグにおける下側スイッチング素子としてＳｗ４を備える。そして、ＬＥＧＶは、（ｉ）Ｓｗ３と並列接続された第３キャパシタＣ３と、（ｉｉ）Ｓｗ３と並列接続された第４キャパシタＣ４と、を備える。Ｃ３およびＣ４は、ＬＥＧＶにおけるスナバコンデンサの一例である。

【0019】

図１に示されている通り、Ｓｗ１とＳｗ２とは、１次側Ｕ相接続ノードＮＮ１Ｕを介して、互いに直列接続されている。そして、Ｓ１およびＳｗ２はそれぞれ、ＮＮ１Ｕを介して、ＰＷの一端（ＰＷの第１端）に接続されている。これに対し、Ｓｗ３とＳｗ４とは、１次側V相接続ノードＮＮ１Ｖを介して、互いに直列接続されている。そして、Ｓｗ３とＳｗ４とは、ＮＮ１Ｖを介して、ＰＷの他端（ＰＷの第２端）に接続されている。

【0020】

ＬＥＧＵおよびＬＥＧＶはそれぞれ、１次側直流電源８１０に接続されている。具体的には、Ｓｗ１およびＳｗ３はそれぞれ、１次側直流電源８１０の正極に接続されている。他方、Ｓｗ２およびＳｗ４はそれぞれ、１次側直流電源８１０の負極に接続されている。

【0021】

制御部９０は、Ｓｗ１～Ｓｗ４のそれぞれに、スイッチング制御信号を供給する。一例として、制御部９０は、Ｓｗ１～Ｓｗ４のそれぞれのゲート端子に、スイッチング制御信号としてのゲート駆動信号を供給してよい。図１の例では、制御部９０は、（ｉ）Ｓｗ１に第１スイッチング制御信号Ｓ１を、（ｉｉ）Ｓｗ２に第２スイッチング制御信号Ｓ２を、（ｉｉｉ）Ｓｗ３に第３スイッチング制御信号Ｓ３を、（ｉｖ）Ｓｗ４に第４スイッチング制御信号Ｓ４を、それぞれ供給する。一例として、制御部９０は、ＰＷＭ（Pulse Width Modulation）制御によって、Ｓ１～Ｓ４を生成してよい。

【0022】

ＢＲＧでは、制御部９０から供給されたスイッチング制御信号に従って、ＢＲＧの各スイッチング素子がＯＮ／ＯＦＦされることにより、１次側直流電源８１０からＢＲＧに供給された直流電流が、ＢＲＧからＴＲに流れる電流（交流電流）Ｉｔｒに変換される。図１の例におけるＩｔｒは、ＮＮ１ＵからＰＷに流れる電流である。ＢＲＧでは、各スイッチング制御信号に従って、各スイッチング素子がＯＮ／ＯＦＦされることにより、指定されたＩｔｒ１が生成されてよい。

【0023】

また、ＢＲＧにおける各スイッチング素子のＯＮ／ＯＦＦに伴って、ＰＷに印加される電圧（交流電圧）Ｖｔｒが変化する。図１の例におけるＶｔｒは、ＮＮ１ＵとＮＮ１Ｖとの間の電位差として表される。

【0024】

主回路９において、１次側回路１０から２次側回路２０へと出力される電力（出力電力）Ｐは、Ｉｔｒと１対１に対応している。より具体的には、Ｐは、Ｉｔｒと正の相関を有している。従って、電力変換装置１では、あるＩｔｒを指定することにより、所望のＰを生じさせることができる。このことから、本明細書における「指定されたＩｔｒ」という記載は、文脈上矛盾が無い限り、「指定されたＰ」と読み替えられてよい。あるいは、文脈上矛盾が無い限り、本明細書における「指定されたＰ」という記載は、「指定されたＩｔｒ」と読み替えられてもよい。

【0025】

続いて、２次側回路２０について説明する。２次側回路２０は、２次側直流電源８２０に接続されている。例えば、２次側直流電源８２０は、１次側回路１０から２次側回路２０へと供給されたエネルギーによって充電されてよい。このように、図１における２次側直流電源８２０は、当該エネルギーを消費する負荷装置の一例である。図１の例では、２次側直流電源８２０に印加される電圧をＶｄ２として表す。

【0026】

２次側回路２０は、整流回路２１０を備えている。２次側回路２０は、整流回路２１０の後段かつ２次側直流電源８２０の前段に、平滑フィルタ２２０をさらに備えている。平滑フィルタ２２０は、平滑リアクトルＬｆと２次側平滑コンデンサＣｆ２とを有する。２次側平滑コンデンサＣｆ２は、２次側直流電源８２０と並列に接続されている。

【0027】

図１に示されている通り、整流回路２１０は、全波整流回路であってよい。整流回路２１０は、４つの整流素子として、第１整流素子Ｒｆ１、第２整流素子Ｒｆ２、第３整流素子Ｒｆ３、および第４整流素子Ｒｆ４を備える。図１に示されている通り、本開示の一態様に係る整流素子は、例えばダイオードであってよい。

【0028】

Ｒｆ１とＲｆ２とは、直列接続されている。Ｒｆ１のアノードとＲｆ２のカソードとは、ＳＷの一端（ＳＷの第１端）に接続されている。Ｒｆ３とＲｆ４とは、直列接続されている。Ｒｆ３のアノードとＲｆ４のカソードとは、ＳＷの他端（ＳＷの第２端）に接続されている。Ｒｆ１とＲｆ３とは、並列接続されている。Ｒｆ１およびＲｆ３のそれぞれのカソードは、平滑リアクトルＬｍを介して、２次側直流電源８２０の正極に接続されている。Ｒｆ２およびＲｆ４のそれぞれのアノードは、２次側直流電源８２０の負極に接続されている。

【0029】

ＳＷには、上述のＶｔｒに対応する交流電圧（便宜上、Ｖｔｒ２と称する）が印加される。図１の例では、Ｖｔｒ２＝Ｎ×Ｖｔｒの関係が成立する。Ｎは、ＴＲの巻数比である。Ｎは、変圧比とも称される。整流回路２１０は、Ｖｔｒ２を整流した直流電圧を出力する。平滑フィルタ２２０は、整流回路２１０から出力された整流後の直流電圧を平滑化する。このように、２次側回路２０では、整流回路２１０によって整流され、かつ、平滑フィルタ２２０によって平滑化された直流電圧が、Ｖｄ２として２次側直流電源８２０に供給される。

【0030】

（従来例における回路動作波形の一例）
電力変換装置１における制御手法（便宜上、本件制御手法と称する）の説明に先立ち、図２を参照し、従来の電力変換装置（便宜上、従来例と称する）において生じうる問題点について述べる。図２には、従来例における回路動作波形が例示されている。具体的には、図２には、従来例における各信号のタイミングチャートが示されている。図２に示されている各信号の波形は、説明の便宜上の例示的なものであり、実際の波形とは必ずしも一致しないことに留意されたい。

【0031】

以下の説明では、従来例における主回路は、図１の主回路９と同等であるものとする。但し、従来例は、従来の制御手法によって各スイッチング素子のスイッチングが行われるものとする。図２に例における各スイッチング信号（Ｓ１～Ｓ４）のＨｉｇｈ値およびＬｏｗ値はそれぞれ、ＯＦＦ信号値およびＯＮ信号値に対応する。

【0032】

本明細書では、基準相スイッチングレグ（例：ＬＥＧＵ）と被制御相スイッチングレグ（例：ＬＥＧＶ）との位相差を、φとして表す。図２の例におけるΦは、φに対応する時間（２つのスイッチング素子間におけるスイッチングの時間差）である。Φは、φと１対１に対応するので、後述の通りΦをφへと換算することができる。また、φをΦへと換算することもできる。このことから、本明細書では、Φを、位相差対応時間と称する。

【0033】

φは、Ｓ１とＳ３との位相差である。このため、図２に示されている通り、Φは、Ｓｗ１の点弧タイミング（ターンＯＮタイミング）からＳｗ３の点弧タイミングまでの時間差である。φは、Ｓ２とＳ４との位相差でもある。従って、Φは、Ｓｗ２の点弧タイミングからＳｗ４の点弧タイミングまでの時間差でもある。

【0034】

また、本明細書では、あるスイッチングレグ（例：基準相スイッチングレグとしてのＬＥＧＵ）における２つのスイッチング素子（Ｓｗ１およびＳｗ２）の内の一方の消弧タイミングから他方の点弧タイミングまでのデッドタイム（時間差）を、Ｔｄと称する。デッドタイムは、上記２つのスイッチング素子が共にＯＦＦ状態にある時間帯とも表現できる。図２に示されている通り、Ｔｄは、例えば、Ｓｗ２の消弧タイミングからＳｗ１の点弧タイミングまでの時間差である。Ｔｄは、ＳＷ１の消弧タイミングからＳＷ２の点弧タイミングまでの時間差でもある。

【0035】

実施形態１の例では、ＬＥＧＶにおけるデッドタイムは、ＬＥＧＵにおけるデッドタイムと等しく設定されるものとする。従って、図２の例におけるＴｄは、Ｓｗ３の消弧タイミングからＳｗ４の点弧タイミングまでの時間差でもある。Ｔｄは、Ｓｗ４の消弧タイミングからＳｗ３の点弧タイミングまでの時間差でもある。

【0036】

従来例では、Ｔｄは一定値として設定されている。従って、従来例では、Ｐは、φと１対１に対応する。このため、従来例では、指定されたＰに応じて、φが一義的に決定される。後述の図４に示す通り、従来例では、Ｐの増加に伴ってφが小さくなるものとする。

【0037】

図２の例におけるＶｃ１～Ｖｃ４はそれぞれ、Ｃ１～Ｃ４に印加される電圧を表す。上述の通り、Ｓｗ１～Ｓｗ４はそれぞれ、Ｃ１～Ｃ４に並列接続されている。それゆえ、Ｖｃ１～Ｖｃ４はそれぞれ、Ｓｗ１～Ｓｗ４への印加電圧に等しい。

【0038】

図２に示される通り、各スイッチング信号の信号値の切り替えに伴って、各キャパシタの電圧は変化しうる。一例として、図２におけるＶｃ１（Ｓｗ１に対応するキャパシタであるＣ１の電圧）について考える。Ｖｃ１についての下記の説明は、その他のキャパシタの電圧にも同様に当てはまる。従って、Ｓｗ１に関する下記の説明は、その他のスイッチング素子にも同様に当てはまる。

【0039】

まず、「Ｓ１：Ｌｏｗ、Ｓ２：Ｈｉｇｈ、Ｓ３：Ｈｉｇｈ、Ｓ４：Ｌｏｗ」である期間（便宜上、第１状態期間と称する）を考える。第１状態期間においては、「Ｓｗ１：ＯＦＦ、Ｓｗ２：ＯＮ、Ｓｗ３：ＯＮ、Ｓｗ４：ＯＦＦ」である。従って、図２に示されている通り、第１状態期間においては、Ｖｃ１＝Ｖｄである。

【0040】

次いで、Ｓ２がＨｉｇｈからＬｏｗへと切り替えられる。そこで、「Ｓ１：Ｌｏｗ、Ｓ２：Ｌｏｗ、Ｓ３：Ｈｉｇｈ、Ｓ４：Ｌｏｗ」である期間（便宜上、第２状態期間と称する）を考える。第２状態期間では、Ｓｗ２が消弧されたことを契機として、時間の経過に伴ってＶｃ１が減少する。従って、第２状態期間の終了時点において、Ｖｃ１は最小値をとる（図２における点線の丸囲み部分を参照）。図２の例では、Ｖｃ１の最小値は０である。但し、後述の各説明から明らかである通り、当該最小値は０に限定されないことに留意されたい。

【0041】

次いで、Ｓ３がＨｉｇｈからＬｏｗへと切り替えられる。そこで、「Ｓ１：Ｌｏｗ、Ｓ２：Ｌｏｗ、Ｓ３：Ｌｏｗ、Ｓ４：Ｌｏｗ」である期間（便宜上、第３状態期間と称する）を考える。第３状態期間では、Ｓｗ３が消弧されたことを契機として、時間の経過に伴ってＶｃ１が増加する。そして、図２の例では、Ｖｃ１がＶｄ付近まで増加したタイミングにおいて、Ｓ１がＨｉｇｈからＬｏｗへと切り替えられる（Ｓｗ１が点弧される）。

【0042】

Ｓｗ１のスイッチング損失を低減するためには、Ｓｗ１をソフトスイッチングすることが好ましい。すなわち、Ｖｃ１が０となるタイミング、または、Ｖｃ１が比較的小さい正の値をとるタイミングにおいて、Ｓｗ１を点弧することが好ましい。Ｓｗ１をソフトスイッチングすることにより、Ｓｗ１に生じるサージ電流に起因する損失を低減できる。

【0043】

しかしながら、上述の通り、従来例では、Ｔｄは固定値である。そして、従来例では、φは、指定されたＰに対して一義的に設定される。このため、従来例では、固定値であるＴｄに対応するＰとφとの組み合わせ次第では、第２状態期間は短くなりうる。この場合、Ｖｃ１の最小値は増加しうる。この場合にＳｗ１を点弧すると、Ｓｗ１に大きいサージ電流が流れうる。このように、従来例では、Ｔｄが固定値であることに起因して、Ｓｗ１のソフトスイッチングが不能となるケースが生じうる。

【0044】

例えば、後述の図４に示す通り、従来例では、Ｐが小さくなるにつれて（言い換えれば、Iｔｒが小さくなるにつれて）、ソフトスイッチングが不能となるおそれが高くなる。このため、従来例では、φが大きいほど、ソフトスイッチングが不能となるおそれが高くなる。

【0045】

（本件制御手法の一例）
続いて、本件制御手法の一例について述べる。以下の説明では、ＢＲＧ内の４つのスイッチング素子（Ｓｗ１～Ｓｗ４）にそれぞれ並列接続されている４つのキャパシタ（Ｃ１～Ｃ４）の内の、任意の１つのキャパシタを、注目キャパシタと称する。そして、注目キャパシタに印加される電圧を、注目電圧Ｖｃと称する。さらに、Ｓｗ１～Ｓｗ４の内、注目キャパシタと並列接続されているスイッチング素子を、注目スイッチング素子と称する。従って、Ｖｃは、注目スイッチング素子の印加電圧でもある。一例として、Ｃ１が注目キャパシタである場合、注目スイッチング素子はＳｗ１であり、Ｖｃ＝Ｖｃ１である。

【0046】

以下では、注目スイッチング素子に対するソフトスイッチングを行うことを意図したケースについて説明する。上述の図２から理解される通り、主回路９では、ある時刻において、（ｉ）Ｓｗ１またはＳｗ２（基準相スイッチングレグ内の２つのスイッチング素子）の一方がＯＮ状態に設定され、かつ、（ｉｉ）Ｓｗ３またはＳｗ４（被制御相スイッチングレグ内の２つのスイッチング素子）の一方がＯＮ状態に設定されうる。

【0047】

それゆえ、本発明の一態様では、各スイッチングレグにおいて、１つの注目スイッチング素子がそれぞれ考慮されてよい。例えば、（ｉ）Ｓｗ１またはＳｗ２の一方が１つ目の注目スイッチング素子（第１注目スイッチング素子）として考慮され、かつ、（ｉｉ）Ｓｗ３またはＳｗ４の一方が２つ目の注目スイッチング素子（第２注目スイッチング素子）として考慮されてもよい。従って、２つの注目スイッチング素子に対応する２つの注目キャパシタが考慮されてもよい。但し、以下の説明では、簡単のために、１つの注目スイッチング素子および１つの注目キャパシタについて述べる。

【0048】

図１の主回路９におけるＶｃは、例えば下記の式（１）の通り表される。

【数1】

…（１）
ここで、ｋ１およびｋ２はそれぞれ、下記の式（２）および式（３）の通り表される。

【数2】

…（２）

【数3】

…（３）

【0049】

式（１）～（３）において、Ｌは、１次側回路１０における、配線インダクタンスとＴＲの漏れインダクタンスとの合成インダクタンスである。Ｒは、１次側回路１０における配線抵抗である。Ｃは、注目キャパシタと注目スイッチング素子との合成キャパシタンスである。実施形態１では、（ｉ）Ｓｗ１～Ｓｗ４は互いに等しいキャパシタンスＣｓを有しており、かつ、（ｉｉ）Ｃ１～Ｃ４は互いに等しいキャパシタンスＣｐを有しているものとする。この場合、Ｃ＝Ｃｓ＋Ｃｐとして表される。

【0050】

式（１）におけるｔは、時刻（時点）を表す。式（１）における初期時刻（ｔ＝０）は、点弧状態にあった注目スイッチング素子が消弧される時刻である。以下では、時刻ｔの関数としてのＶｃを、Ｖｃ（ｔ）とも表記する。式（１）から明らかである通り、Ｖｃ（０）＝Ｖｄである（上述の図２も参照）。

【0051】

上述の（１）は、Ｖｃを表す式の一例である。そこで、制御部９０は、式（１）を演算式として用いて、各時刻におけるＶｃを算出してよい。そして、制御部９０は、Ｖｃの算出結果に基づいて、主回路９の動作条件を設定してよい。例えば、制御部９０は、Ｖｃの算出結果に基づいて、指定されたＩｔｒに対応するφおよびＴｄを決定してよい。言い換えれば、制御部９０は、Ｖｃ（ｔ）に基づいて、指定されたＩｔｒに対応するφおよびＴｄを決定してよい。以上の通り、制御部９０は、上記演算式に基づき、指定されたＩｔｒに対応するφおよびＴｄを決定してよい。

【0052】

一例として、制御部９０は、式（１）に基づき、指定されたＰに対応するφおよびＴｄを決定してよい。図３は、主回路９における、ＰとφとＴｄとの関係の一例を示す３次元グラフである。当該グラフにおいて、第１軸はφを、第２軸はＴｄを、第３軸（高さ軸）はＰを、それぞれ示す。図３から理解される通り、Ｐは、φおよびＴｄに応じて変化する。そして、１つのＰに対応するφおよびＴｄのペア（組み合わせ）は、複数通り存在しうる。制御部９０によれば、図３に示された関係を満たすように、指定されたＰに応じたφとＴｄとのペアを、例えば式（１）に基づき決定できる。

【0053】

以上の通り、本件制御手法によれば、従来の制御手法とは異なり、Ｔｄを変更できる。それゆえ、後述の通り、従来例に比べてソフトスイッチング性能を改善することが可能となる。その結果、従来例に比べて、電力変換装置の効率を向上させることができる。加えて、ソフトスイッチング性能の改善に伴い、スイッチングノイズを低減することもできる。

【0054】

本件制御手法は、以下に述べる点弧タイミング決定ステップと位相差決定ステップとデッドタイム決定ステップとを含んでいてよい。注目スイッチング素子のスイッチング損失を効果的に低減する観点からは、Ｖｃ＝０となるタイミング（Ｖｃのゼロクロス点）において注目スイッチング素子を点弧することが理想的である。そこで、まずは、式（１）に示されているＶｃにおいて、Ｖｃのゼロクロス点が存在している場合について説明する。

【0055】

なお、上述の式（１）および（３）から理解される通り、Ｖｃの最小値および極小値は、Ｉｒの増加に伴って小さくなる。それゆえ、Ｐがある程度大きい場合には、Ｖｃのゼロクロス点が存在する蓋然性が高いと期待される。

【0056】

本件制御手法の処理の流れの一例について概説すれば、次の通りである。まず、制御部９０は、式（１）を用いて導出された、Ｖｃ（ｔ）＝０となる所定のタイミングを、注目スイッチング素子の点弧タイミングｔ＝ｔｐとして決定する（点弧タイミング決定ステップ）。次いで、制御部９０は、ｔｐに基づき、指定されたＩｔｒに対応するφ（便宜上、φｐと称する）を決定する（位相差決定ステップ）。次いで、制御部９０は、ｔｐおよびφｐに基づき、Ｔｄを決定する（デッドタイム決定ステップ）。

【0057】

（点弧タイミング決定ステップにおける処理の例）
点弧タイミング決定ステップにおける処理の例をより具体的に説明すれば、次の通りである。以下の説明では、点弧タイミング決定ステップにおいて決定されるｔｐの候補を、点弧タイミング候補ｔｐｃと称する。

【0058】

まず、制御部９０は、Ｖｃ（ｔ）を解析することにより、Ｖｃ（ｔ）＝０の解を導出する。一例として、Ｖｃ（ｔ）＝０の解がＮ個導出された場合を考える（Ｎは自然数）。そして、これらＮ個の解のそれぞれを、値が小さい順に、ｔｚｃ１、ｔｚｃ２、…、ｔｚｃＮと表記する。ｔｚｃ１～ｔｚｃＮはそれぞれ、第１ゼロクロス点～第Ｎゼロクロス点と称されてもよい。

【0059】

一例として、制御部９０は、ｔｐｃの第１候補として、ｔｚｃ１（第１ゼロクロス点）を選択してよい。この場合、制御部９０は、ｔｐｃ＝ｔｚｃ１として設定する。実施形態１では、スイッチング動作の安全マージンを考慮して、下記の式（４）に示す条件、
ｔｐｃ＞Ｔｄｍｉｎ …（４）
が設定されているものとする。便宜上、式（４）に示されている条件を、第１安全条件と称する。

【0060】

Ｔｄｍｉｎは、電力変換装置１のユーザによって予め設定されたデッドタイムの最小値である。Ｔｄｍｉｎは、「第１安全条件が満たされている場合、時刻ｔｐｃ（注目スイッチング素子が消弧された時点からｔｐｃだけ経過した時点）において、当該注目スイッチング素子を点弧することは、安全マージンの観点から許容可能である」という要件を満たすように設定されていればよい。一例として、Ｔｄｍｉｎは、２μｓに設定されてよい。別の例として、Ｔｄｍｉｎは、１μｓに設定されてもよい。さらに別の例として、Ｔｄｍｉｎは、０．５μｓに設定されてもよい。

【0061】

点弧タイミング決定ステップでは、制御部９０は、第１安全条件が満たされているか否かを判定する。第１安全条件が満たされている場合、制御部９０は、ｔｐ＝ｔｐｃとして、ｔｐを決定する。すなわち、第１安全条件が満たされている場合、制御部９０は、現行の点弧タイミング候補を点弧タイミングとして選択する。

【0062】

他方、第１安全条件が満たされていない場合（すなわち、ｔｐｃ≦Ｔｄｍｉｎである場合）、時刻ｔｐｃにおいて注目スイッチング素子を点弧することは、安全マージンの観点から望ましくない。そこで、第１安全条件が満たされていない場合、制御部９０は、現行の点弧タイミング候補を更新する。

【0063】

一例として、第１安全条件が満たされていない場合、制御部９０は、現行の点弧タイミング候補の次に大きい値を有するゼロクロス点を、新たな点弧タイミング候補として選択してよい。例えば、現行の点弧タイミング候補（例：ｔｐｃの第１候補）であるｔｚｃ１が第１安全条件を満たしていない場合、制御部９０は、新たなｔｐｃとして、ｔｚｃ２（第２ゼロクロス点）を選択する。この例におけるｔｚｃ２は、ｔｐｃの第２候補である。

【0064】

制御部９０は、第１安全条件を満たす点弧タイミング候補が、ｔｚｃ１～ｔｚｃＮ（第１ゼロクロス点～第Ｎゼロクロス点）の内から見出されるまで、上述の処理を繰り返してよい。このようにして、制御部９０は、第１安全条件を満たす最小のｔｐを、ｔｚｃ１～ｔｐｃＮの内から選択できる。

【0065】

制御部９０によって第１安全条件を満たす点弧タイミング候補が見出された場合、位相差決定ステップに進む。他方、制御部９０によって第１安全条件を満たす点弧タイミング候補が見出されなかった場合、制御部９０は、注目スイッチング素子のソフトスイッチングが不能である旨を示す情報（ソフトスイッチング不能情報）を出力してよい。

【0066】

（位相差決定ステップにおける処理の例）
次いで、位相差決定ステップにおける処理の例をより具体的に説明する。以下の説明では、主回路９の動作周波数（スイッチング周波数）をｆとして表す。実施形態１では、ｆ＝２０ｋＨｚの場合を例示する。また、主回路９の動作周期（スイッチング周期）をＴとして表す。Ｔは、ｆの逆数として定義される。従って、実施形態１の例では、Ｔ＝５０μｓである。本明細書では、Ｔの半値を、Ｔ＿ｈａｌｆとして表す。Ｔ＿ｈａｌｆは、動作半周期またはスイッチング半周期と称されてもよい。実施形態１の例では、Ｔ＿ｈａｌｆ＝２５μｓである。

【0067】

実施形態１では、スイッチング動作の安全マージンを考慮して、下記の式（５）に示す条件、
ｔｐ－Ｔｄｍｉｎ≧Φ－Ｔ＿ｈａｌｆ…（５）
がさらに設定されているものとする。便宜上、式（５）に示されている条件を、第２安全条件と称する。

【0068】

図２から理解される通り、Φとφ（単位：ｒａｄ）との間には、
φ＝（Φ－Ｔ＿ｈａｌｆ）×πｆ …（６）
の関係が近似的に成立すると見なすことができる。そこで、制御部９０は、式（６）を用いて、Φをφに換算してよい。

【0069】

Ｔｄが一定である場合における、図１の主回路９におけるＰの簡易演算式（Ｐとφとの関係を近似的に表す式）の一例として、下記の式（７）が知られている。

【数4】

…（７）

【0070】

そこで、制御部９０は、式（７）を用いて、指定されたＰに対応するφを決定してよい。例えば、制御部９０は、式（７）をφについて解くことにより、当該式（７）の解としてφｐを導出する。その後、制御部９０は、上述の式（６）を用いて、φｐに対応するΦを、Φｐとして導出する。Φｐは、指定されたＰに対応するΦとも表現できる。

【0071】

次いで、制御部９０は、Φｐが第２安全条件を満たすか否かを判定する。Φｐが第２安全条件を満たしている場合、デッドタイム決定ステップに進む。他方、Φｐが第２安全条件を満たしていない場合、制御部９０は、上述のソフトスイッチング不能情報を出力してよい。

【0072】

（デッドタイム決定ステップにおける処理の例）
次いで、デッドタイム決定ステップにおける処理の例をより具体的に説明する。制御部９０は、（ｉ）点弧タイミング決定ステップにおいて決定されたｔｐ（第１安全条件を満たす点弧タイミング）と、（ｉｉ）位相差決定ステップにおいて決定されたΦｐ（第２安全条件を満たす位相差対応時間）とに基づき、Ｔｄを決定してよい。一例として、制御部９０は、下記の式（８）、
Ｔｄ＝ｔｐ－Φｐ …（８）
に従って、Ｔｄを決定してよい。

【0073】

式（８）に従ってＴｄを決定することにより、第１安全条件および第２安全条件の両方が満たされていることを保証しつつ、Ｔｄをなるべく小さい値に設定できる。なお、制御部９０は、Ｔｄを決定した後に、注目スイッチング素子のソフトスイッチングが可能である旨を示す情報（ソフトスイッチング可能情報）を出力してよい。

【0074】

以上の通り、上記の例では、制御部９０は、Ｖｃのゼロクロス点に対応するφｐおよびＴｄを決定できる。それゆえ、ソフトスイッチング性能をより効果的に改善できる。その結果、電力変換装置の効率を一層向上させることができる。また、スイッチングノイズをより効果的に低減することもできる。

【0075】

（点弧タイミング決定ステップにおける処理の別の例）
上記の例では、式（１）によって示されるＶｃにおいて、Ｖｃのゼロクロス点が存在している場合について説明した。但し、Ｖｃのゼロクロス点が必ずしも存在しているとは限らない。例えば、Ｉｔｒが比較的小さい場合（言い換えれば、Ｐが比較的小さい場合）には、Ｖｃの最小値は正となりうる。この場合、Ｖｃ（ｔ）は、任意のｔに対して正の値をとる。

【0076】

そこで、Ｖｃ（ｔ）が常に正の値をとる場合、点弧タイミング決定ステップにおいて、制御部９０は、式（１）を用いて導出された、Ｖｃ（ｔ）が極小値をとる所定のタイミングを、注目スイッチング素子の点弧タイミングｔ＝ｔｐとして決定してよい。以下、Ｖｃ（ｔ）が常に正の値をとる場合における、点弧タイミング決定ステップにおける処理の例について述べる。

【0077】

制御部９０は、Ｖｃ（ｔ）を解析することにより、Ｖｃ（ｔ）が極小値をとる時刻（極小タイミング）を導出する。一例として、Ｍ個の極小タイミングが導出された場合を考える（Ｍは自然数）。そして、これらＭ個の極小タイミングのそれぞれを、値が小さい順に、ｔｍ１、ｔｍ２、…、ｔｍＭと表記する。ｔｍ１～ｔｍＭはそれぞれ、第１極小タイミング～第Ｍ極小タイミングと称されてもよい。

【0078】

一例として、制御部９０は、ｔｐｃの第１候補として、ｔｍ１（第１極小タイミング）を選択してよい。この場合、制御部９０は、ｔｐｃ＝ｔｍ１として設定する。そして、制御部９０は、上述の第１安全条件が満たされているか否かを判定する。第１安全条件が満たされている場合、制御部９０は、ｔｐ＝ｔｐｃとして、ｔｐを決定する。

【0079】

他方、第１安全条件が満たされていない場合、制御部９０は、現行の点弧タイミング候補を更新する。一例として、第１安全条件が満たされていない場合、制御部９０は、現行の点弧タイミング候補の次に大きい値を有する極小タイミングを、新たな点弧タイミング候補として選択してよい。例えば、現行の点弧タイミング候補（例：ｔｐｃの第１候補）であるｔｍ１が第１安全条件を満たしていない場合、制御部９０は、新たなｔｐｃとして、ｔｍ２（第２極小タイミング）を選択する。この例におけるｔｍ２は、ｔｐｃの第２候補である。

【0080】

制御部９０は、第１安全条件を満たす点弧タイミング候補が、ｔｍ１～ｔｍＭ（第１極小タイミング～第Ｍ極小タイミング）の内から見出されるまで、上述の処理を繰り返してよい。このようにして、制御部９０は、第１安全条件を満たす最小のｔｐを、ｔｍ１～ｔｍＭの内から選択できる。制御部９０は、このようにｔｐを決定した後、位相差決定ステップに進む。以降の処理の流れは、上述の例と同様である。

【0081】

以上の通り、制御部９０によれば、Ｖｃのゼロクロス点が存在しない場合であっても、ｔｐを決定できる。このため、当該ゼロクロス点が存在しない場合であっても、φｐおよびＴｄを決定できる。それゆえ、当該ゼロクロス点が存在しない場合であっても、ソフトスイッチング性能を改善できる。

【0082】

（従来例におけるソフトスイッチング条件の例）
本件制御手法との対比のために、再び従来例について述べる。図４は、従来例におけるソフトスイッチング条件の例について説明するための図である。図４には、従来例におけるφとＰとの関係を表すグラフが示されている。当該グラフにおいて、第１軸（横軸）はφを、第２軸（縦軸）はＰを、それぞれ示す。図４の例では、φが大きくなるにつれて、Ｐが減少する。上述の通り、従来例におけるＴｄは、予め設定された固定値である。図４の例におけるＴｄは、２μｓに設定されている。

【0083】

一例として、従来例において、Ｐ＝２５０ｋＷに対応するφが８°である場合を考える。図４の例では、φ＝５°が、各スイッチング素子のソフトスイッチングが可能である位相差の臨界値（便宜上、φｃと称する）であるものとする。具体的には、図４の例では、Ｖｃのゼロクロス点が存在している場合に、各スイッチング素子のソフトスイッチングが可能であるものとする。さらに、φｃ以下の位相差（ソフトスイッチング可能位相差帯）において上記ゼロクロス点が生じる一方、φｃよりも大きい位相差（ソフトスイッチング不能位相差帯）においては当該ゼロクロス点は生じないものとする。

【0084】

図４に示す通り、φ＝８°は、ソフトスイッチング不能位相差帯に属している。このため、従来例では、Ｐが２５０ｋＷとして指定されている場合には、ソフトスイッチング不能である。このため、従来例では、Ｐ＝２５０ｋＷにて主回路を駆動した場合には、スイッチング損失が増加してしまう。このことから、従来例では、指定されたＰに応じた一義的に決定されたφがソフトスイッチング不能位相差帯に属している場合には、電力変換装置の効率が低下してしまう。

【0085】

（電力変換装置１におけるソフトスイッチング条件の例）
図５は、電力変換装置１におけるソフトスイッチング条件の例について説明するための図である。図５の例においても、上述の図４の例と同じく、Ｐは２５０ｋＷとして指定されている。本件制御手法によれば、例えば、上述の図３に示された関係を満たす、Ｐ＝２５０ｋＷに対応するφとＴｄとのペア（パターン）を複数個見出すことができる。

【0086】

図５には、本件制御手法によって見出された、Ｐ＝２５０ｋＷに対応する５つのパターン（パターン１～パターン５）が例示されている。各パターンの番号は、当該番号が大きくなるにつれて、Ｔｄが大きくなるように割り当てられている。図５の例では、説明の便宜上、第１安全条件および第２安全条件の少なくとも一方が満たされないパターンについても、本件制御手法による探索がなされている。

【0087】

図５における項目「ソフトスイッチング可否」に示される通り、パターン１～２は、ソフトスイッチング可能パターンである。これに対し、パターン３～５は、ソフトスイッチング不能パターンである。パターン３は、上述の図４の例におけるφ＝８°の動作点に対応する。

【0088】

上述の通り、本件制御手法によれば、指定されたＰに応じて、Ｔｄを変更できる。それゆえ、本件制御手法によれば、指定されたＰに対して、主回路９の駆動パターンについて複数個の候補を見出すことができる。それゆえ、例えば、指定されたＰに対してＴｄを適切に設定することにより、従来例におけるソフトスイッチング不能位相差帯においても、ソフトスイッチングを行うことが可能となる（パターン１～２を参照）。

【0089】

制御部９０は、複数のソフトスイッチング可能パターンのうちの任意の１つを、駆動パターンとして選択する。図５の例では、制御部９０は、パターン１～２の内の一方を駆動パターンとして選択してよい。一例として、制御部９０は、パターン１～２の内、Ｔｄがより小さいパターン（言い換えれば、φがより大きいパターン）を、駆動パターンとして選択してよい。この場合、制御部９０は、パターン１を駆動パターンとして選択する。別の例として、制御部９０は、パターン１～２の内、Ｔｄがより大きいパターン（言い換えれば、φがより小さいパターン）を、駆動パターンとして選択してもよい。この場合、制御部９０は、パターン２を駆動パターンとして選択する。

【0090】

以上の通り、本件制御手法によれば、指定されたＰに対してＴｄを適切に設定することにより、従来例ではソフトスイッチング不能であったケースにおいても、ソフトスイッチングを行うことが可能となる。このように、本件制御手法によれば、従来例に比べてソフトスイッチング性能を改善することができる。

【0091】

一例として、制御部９０は、指定されたＰに対して選択された駆動パターンにおけるφおよびＴｄに応じて、各スイッチング制御信号を生成してよい。そして、制御部９０は、生成した各スイッチング制御信号を各スイッチング素子に供給して、当該各スイッチング素子を駆動してよい。これにより、指定されたＰに対応する駆動パターンにおけるソフトスイッチングが実現される。

【0092】

〔実施形態２〕
制御部９０は、注目電圧を表す演算式に基づき、指定されたＩｔｒに対応するφおよびＴｄを決定できればよい。従って、例えば、点弧タイミング決定ステップ、位相差決定ステップ、およびデッドタイム決定ステップは、必ずしも実施形態１において例示された順番通りに実行されなくともよい。

【0093】

一例として、点弧タイミング決定ステップ、デッドタイム決定ステップ、および位相差決定ステップの順に、各ステップが実行されてもよい。実施形態２では、この順に各ステップが実行される場合の一例について述べる。但し、点弧タイミング決定ステップの処理は、実施形態１と同様であるため説明を省略する。実施形態２の例では、上述の第１安全条件は満たされているものとする。

【0094】

実施形態２では、制御部９０において、φが一定である場合における、図１の主回路９におけるＰとＴｄとの関係を示す関係式が予め設定されていてよい。この場合、デッドタイム決定ステップにおいて、制御部９０は、当該関係式を用いて、指定されたＰに対応するＴｄを決定できる。

【0095】

次いで、制御部９０は、（ｉ）点弧タイミング決定ステップにおいて決定されたｔｐと、（ｉｉ）デッドタイム決定ステップにおいて決定されたＴｄとに基づき、φｐを決定してよい。

【0096】

ところで、上述の式（８）を変形することにより、
Φｐ＝ｔｐ－Ｔｄ …（８’）
が得られる。一例として、位相差決定ステップにおいて、制御部９０は、式（８’）に従ってΦｐを決定してよい。続いて、制御部９０は、上述の式（６）を用いて、Φｐに対応するφｐを算出してよい。

【0097】

次いで、制御部９０は、決定されたｔｐおよびΦｐのペアが上述の第２安全条件を満たすか否かを判定する。当該ペアが第２安全条件を満たす場合、制御部９０は、当該ペアに対応するＴｄおよびφｐのペアを、指定されたＰに対応するソフトスイッチング可能パターンとして決定してよい。

【0098】

〔ソフトウェアによる実現例〕
電力変換装置１（以下では、単に「装置」と呼ぶ）の機能は、当該装置としてコンピュータを機能させるためのプログラムであって、当該装置の各制御ブロック（特に制御部９０に含まれる各部）としてコンピュータを機能させるためのプログラムにより実現することができる。

【0099】

この場合、上記装置は、上記プログラムを実行するためのハードウェアとして、少なくとも１つの制御装置（例えばプロセッサ）と少なくとも１つの記憶装置（例えばメモリ）を有するコンピュータを備えている。この制御装置と記憶装置により上記プログラムを実行することにより、上記各実施形態で説明した各機能が実現される。

【0100】

上記プログラムは、一時的ではなく、コンピュータ読み取り可能な、１または複数の記録媒体に記録されていてもよい。この記録媒体は、上記装置が備えていてもよいし、備えていなくてもよい。後者の場合、上記プログラムは、有線または無線の任意の伝送媒体を介して上記装置に供給されてもよい。

【0101】

また、上記各制御ブロックの機能の一部または全部は、論理回路により実現することも可能である。例えば、上記各制御ブロックとして機能する論理回路が形成された集積回路も本発明の一態様の範疇に含まれる。この他にも、例えば量子コンピュータにより上記各制御ブロックの機能を実現することも可能である。

【0102】

また、上記各実施形態で説明した各処理は、ＡＩ（Artificial Intelligence：人工知能）に実行させてもよい。この場合、ＡＩは上記制御装置で動作するものであってもよいし、他の装置（例えばエッジコンピュータまたはクラウドサーバ等）で動作するものであってもよい。

【0103】

〔付記事項〕
本発明の一態様は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の一態様の技術的範囲に含まれる。

【符号の説明】

【0104】

１ 電力変換装置
１０ １次側回路
２０ ２次側回路
９０ 制御部
ＴＲ トランス
ＢＲＧ ブリッジ回路
ＬＥＧＵ Ｕ相スイッチングレグ（基準相スイッチングレグ）
ＬＥＧＶ Ｖ相スイッチングレグ（被制御相スイッチングレグ）
Ｓｗ１～Ｓｗ４ 第１スイッチング素子～第４スイッチング素子
Ｃ１～Ｃ４ 第１キャパシタ～第４キャパシタ

【図1】

【図2】

【図3】

【図4】

【図5】