知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023143903
(43)【公開日】2023-10-06
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230928BHJP
H05B 33/14 20060101ALI20230928BHJP
H10K 59/10 20230101ALI20230928BHJP
H10K 59/12 20230101ALI20230928BHJP
H10K 77/10 20230101ALI20230928BHJP
G09G 5/00 20060101ALI20230928BHJP
G09F 9/00 20060101ALI20230928BHJP
G02F 1/1368 20060101ALN20230928BHJP
【ＦＩ】
G09F9/30 308Z
H05B33/14 Z
H10K59/10
H10K59/12
H10K77/10
G09G5/00 530M
G09G5/00 550G
G09G5/00 550C
G09G5/00 510V
G09F9/30 365
G09F9/00 350A
G02F1/1368
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2023103938
(22)【出願日】2023-06-26
(62)【分割の表示】P 2022018386の分割
【原出願日】2017-10-02
(31)【優先権主張番号】P 2016196153
(32)【優先日】2016-10-04
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】黒川 義元
(57)【要約】 （修正有）
【課題】消費電力の少ない半導体装置を提供する。
【解決手段】半導体装置は、コントローラ、レジスタ、および画像処理部を有する。画像処理部は、画像データをフレームメモリから、パラメータをレジスタから取り込み、パラメータを使用して画像データを処理する機能を有する。フレームメモリは、画像データを電源供給が遮断されている状態で保持し、レジスタは、パラメータを電源供給が遮断されている状態で保持する機能を有する。コントローラは、レジスタ、フレームメモリ、およ
び画像処理部に対する電源供給を制御する。レジスタは、第１および第２スキャンチェーンレジスタを有し、第１表示領域に対するパラメータを第１スキャンチェーンレジスタに、第２表示領域に対するパラメータを第２スキャンチェーンレジスタに格納する。パラメータの変更は、第１スキャンチェーンレジスタまたは第２スキャンチェーンレジスタのデータをロードすることで行われる。
【選択図】図４
【解決手段】半導体装置は、コントローラ、レジスタ、および画像処理部を有する。画像処理部は、画像データをフレームメモリから、パラメータをレジスタから取り込み、パラメータを使用して画像データを処理する機能を有する。フレームメモリは、画像データを電源供給が遮断されている状態で保持し、レジスタは、パラメータを電源供給が遮断されている状態で保持する機能を有する。コントローラは、レジスタ、フレームメモリ、およ
び画像処理部に対する電源供給を制御する。レジスタは、第１および第２スキャンチェーンレジスタを有し、第１表示領域に対するパラメータを第１スキャンチェーンレジスタに、第２表示領域に対するパラメータを第２スキャンチェーンレジスタに格納する。パラメータの変更は、第１スキャンチェーンレジスタまたは第２スキャンチェーンレジスタのデータをロードすることで行われる。
【選択図】図４
【特許請求の範囲】
【請求項1】
第１の筐体と、
第２の筐体と、
ヒンジと、
前記第１の筐体と重なる第１の表示領域と、前記第２の筐体と重なる第２の表示領域を有する表示部と、を有し、
第１の画像データが、前記第１の表示領域に出力され、
第２の画像データが、前記第２の表示領域に出力される半導体装置。
第２の筐体と、
ヒンジと、
前記第１の筐体と重なる第１の表示領域と、前記第２の筐体と重なる第２の表示領域を有する表示部と、を有し、
第１の画像データが、前記第１の表示領域に出力され、
第２の画像データが、前記第２の表示領域に出力される半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一形態は、半導体装置に関する。
【0002】
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。
【0003】
そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導
体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例とし
てあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用す
ることで機能しうる装置全般を指す。
体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例とし
てあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用す
ることで機能しうる装置全般を指す。
【背景技術】
【0004】
可撓性を有する表示装置が実現されている。可撓性を有する表示装置は、折り畳むことに
よって複数の表示領域を有することができる。また、反射型素子と発光型素子を組み合わ
せた、表示装置が提案されている。明るい環境では反射型素子、暗い環境では発光型素子
を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置を
提供することができる。
よって複数の表示領域を有することができる。また、反射型素子と発光型素子を組み合わ
せた、表示装置が提案されている。明るい環境では反射型素子、暗い環境では発光型素子
を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置を
提供することができる。
【0005】
一方、酸化物半導体を用いたトランジスタはオフ電流が非常に小さいため、液晶ディスプ
レイや有機ＥＬディスプレイの画素に適用した場合、静止画を表示する際のリフレッシュ
頻度を少なくし、消費電力を低減することができる。なお、本明細書等において、上述の
表示装置の消費電力を低減する技術を、「アイドリングストップ」または「ＩＤＳ駆動」
と呼称する。
レイや有機ＥＬディスプレイの画素に適用した場合、静止画を表示する際のリフレッシュ
頻度を少なくし、消費電力を低減することができる。なお、本明細書等において、上述の
表示装置の消費電力を低減する技術を、「アイドリングストップ」または「ＩＤＳ駆動」
と呼称する。
【0006】
また、オフ電流が小さいことを利用して、酸化物半導体を用いたトランジスタを不揮発性
の記憶装置に用いた例が開示されている（特許文献１）。
の記憶装置に用いた例が開示されている（特許文献１）。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１１－１５１３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
折り畳むことによって複数の表示領域を実現した表示装置は、それぞれの表示領域が異な
る方向を向いている場合がある。表示領域の向きが異なると、それぞれの表示領域に入射
する光が異なり、適切な輝度や色調といったパラメータも異なることになる。表示装置の
使用者が、それぞれの表示領域のパラメータを設定することも可能であるが、表示領域の
向きが異なるたびに設定し直す必要があった。
る方向を向いている場合がある。表示領域の向きが異なると、それぞれの表示領域に入射
する光が異なり、適切な輝度や色調といったパラメータも異なることになる。表示装置の
使用者が、それぞれの表示領域のパラメータを設定することも可能であるが、表示領域の
向きが異なるたびに設定し直す必要があった。
【0009】
以上を鑑み、本発明の一形態は、複数の表示領域に対し、個別に適切な輝度や色調といっ
たパラメータを設定できる仕組みを持った、半導体装置を提供することを課題の一つとす
る。また、本発明の一形態は、消費電力が低く、一部回路の電源供給を遮断しても表示品
質に影響を及ぼさない仕組みを持った、半導体装置を提供することを課題の一つとする。
たパラメータを設定できる仕組みを持った、半導体装置を提供することを課題の一つとす
る。また、本発明の一形態は、消費電力が低く、一部回路の電源供給を遮断しても表示品
質に影響を及ぼさない仕組みを持った、半導体装置を提供することを課題の一つとする。
【0010】
本発明の一形態は、新規な半導体装置を提供することを課題の一つとする。または、消費
電力が低い新規な半導体装置を提供することを課題の一つとする。または、本発明の一形
態は、新規な半導体装置を有する表示装置を提供することを課題の一つとする。または、
本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機器を提供する
ことを課題の一つとする。
電力が低い新規な半導体装置を提供することを課題の一つとする。または、本発明の一形
態は、新規な半導体装置を有する表示装置を提供することを課題の一つとする。または、
本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機器を提供する
ことを課題の一つとする。
【0011】
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在
を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載
から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。
一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在
を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載
から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0012】
本発明の一形態は、第１コントローラと、レジスタと、フレームメモリと、画像処理部と
、を有する半導体装置である。フレームメモリは、画像データを格納する機能を有し、画
像処理部は、画像データを処理する機能を有し、レジスタは、画像処理部が処理を行うた
めのパラメータを格納する機能を有する。フレームメモリは、フレームメモリへの電源供
給が遮断されている状態で、画像データを保持する機能を有する。レジスタは、レジスタ
への電源供給が遮断されている状態で、パラメータを保持する機能を有する。第１コント
ローラは、レジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機
能を有する。レジスタは、第１スキャンチェーンレジスタと、第２スキャンチェーンレジ
スタと、第１レジスタと、を有し、第１スキャンチェーンレジスタは第２レジスタを有し
、第２スキャンチェーンレジスタは第３レジスタを有する。第１レジスタには、第２レジ
スタから第１データが、および、第３レジスタから第２データが、出力され、第１レジス
タは、第１データと第２データの何れか一方を選択し、選択したデータを格納し、第１レ
ジスタは、格納しているデータをパラメータとして、画像処理部に出力する。第２レジス
タおよび第３レジスタは、それぞれ、保持回路を有し、第２レジスタの保持回路は、第１
データを格納する機能を有し、第３レジスタの保持回路は、第２データを格納する機能を
有し、レジスタへの電源供給が遮断されている状態で、保持回路は格納したデータを保持
する機能を有する。
、を有する半導体装置である。フレームメモリは、画像データを格納する機能を有し、画
像処理部は、画像データを処理する機能を有し、レジスタは、画像処理部が処理を行うた
めのパラメータを格納する機能を有する。フレームメモリは、フレームメモリへの電源供
給が遮断されている状態で、画像データを保持する機能を有する。レジスタは、レジスタ
への電源供給が遮断されている状態で、パラメータを保持する機能を有する。第１コント
ローラは、レジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機
能を有する。レジスタは、第１スキャンチェーンレジスタと、第２スキャンチェーンレジ
スタと、第１レジスタと、を有し、第１スキャンチェーンレジスタは第２レジスタを有し
、第２スキャンチェーンレジスタは第３レジスタを有する。第１レジスタには、第２レジ
スタから第１データが、および、第３レジスタから第２データが、出力され、第１レジス
タは、第１データと第２データの何れか一方を選択し、選択したデータを格納し、第１レ
ジスタは、格納しているデータをパラメータとして、画像処理部に出力する。第２レジス
タおよび第３レジスタは、それぞれ、保持回路を有し、第２レジスタの保持回路は、第１
データを格納する機能を有し、第３レジスタの保持回路は、第２データを格納する機能を
有し、レジスタへの電源供給が遮断されている状態で、保持回路は格納したデータを保持
する機能を有する。
【0013】
また、本発明の一形態は、上記形態において、表示装置を有する半導体装置である。表示
装置は、第１表示領域と、第２表示領域と、を有し、画像処理部は、第１データを用いて
、第１表示領域へ出力する画像データを処理し、画像処理部は、第２データを用いて、第
２表示領域へ出力する画像データを処理する機能を有する。
装置は、第１表示領域と、第２表示領域と、を有し、画像処理部は、第１データを用いて
、第１表示領域へ出力する画像データを処理し、画像処理部は、第２データを用いて、第
２表示領域へ出力する画像データを処理する機能を有する。
【0014】
また、上記形態において、保持回路は、第１トランジスタと、第１容量素子と、を有し、
第１トランジスタは第１容量素子の充放電を制御し、第１トランジスタのチャネル形成領
域は、金属酸化物を含む。
第１トランジスタは第１容量素子の充放電を制御し、第１トランジスタのチャネル形成領
域は、金属酸化物を含む。
【0015】
また、上記形態において、フレームメモリは、複数のメモリセルを有し、メモリセルは、
第２トランジスタと、第２容量素子と、を有し、第２トランジスタは、第２容量素子の充
放電を制御し、第２トランジスタのチャネル形成領域は、金属酸化物を含む。
第２トランジスタと、第２容量素子と、を有し、第２トランジスタは、第２容量素子の充
放電を制御し、第２トランジスタのチャネル形成領域は、金属酸化物を含む。
【0016】
また、本発明の一形態は、上記形態において、第２コントローラを有する半導体装置であ
る。第２コントローラは、タイミング信号を生成する機能を有し、レジスタは、第２コン
トローラがタイミング信号を生成するためのパラメータを格納する機能を有する。
る。第２コントローラは、タイミング信号を生成する機能を有し、レジスタは、第２コン
トローラがタイミング信号を生成するためのパラメータを格納する機能を有する。
【0017】
また、上記形態において、第１コントローラは、第２コントローラに対する電源供給を制
御する機能を有する。
御する機能を有する。
【0018】
また、本発明の一形態は、上記形態において、第３コントローラを有する半導体装置であ
る。第３コントローラは、光センサからの第１信号を受け取る機能と、第１信号をもとに
画像処理部が処理を行うための第２信号を生成する機能と、を有する。
る。第３コントローラは、光センサからの第１信号を受け取る機能と、第１信号をもとに
画像処理部が処理を行うための第２信号を生成する機能と、を有する。
【0019】
また、上記形態において、外部装置から画像データおよびパラメータが入力されない場合
、フレームメモリに格納された画像データ、およびレジスタに格納されたパラメータをも
とに、静止画を表示するための第３信号を生成する機能を有する。
、フレームメモリに格納された画像データ、およびレジスタに格納されたパラメータをも
とに、静止画を表示するための第３信号を生成する機能を有する。
【0020】
また、本発明の一形態は、上記形態において、ソースドライバを有する半導体装置である
。ソースドライバは、画像処理部で処理された画像データをもとに、データ信号を生成す
る機能を有する。
。ソースドライバは、画像処理部で処理された画像データをもとに、データ信号を生成す
る機能を有する。
【0021】
また、上記形態において、ソースドライバは、画像処理部で処理された画像データをもと
に、第１データ信号または第２データ信号を生成する機能を有し、第１データ信号は、反
射素子を駆動する機能を有し、第２データ信号は、発光素子を駆動する機能を有する。
に、第１データ信号または第２データ信号を生成する機能を有し、第１データ信号は、反
射素子を駆動する機能を有し、第２データ信号は、発光素子を駆動する機能を有する。
【0022】
また、上記形態において、第１コントローラは、ソースドライバに対する電源供給を制御
する機能を有する。
する機能を有する。
【発明の効果】
【0023】
本発明の一形態は、新規な半導体装置を提供することができる。または、複数の表示領域
に対応した、新規な半導体装置を提供することができる。または、消費電力が低い、新規
な半導体装置を提供することができる。
に対応した、新規な半導体装置を提供することができる。または、消費電力が低い、新規
な半導体装置を提供することができる。
【0024】
または、本発明の一形態は、新規な半導体装置を有する、表示装置を提供することができ
る。または、本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機
器を提供することができる。
る。または、本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機
器を提供することができる。
【0025】
なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの
効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果
を有さない場合もある。
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの
効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果
を有さない場合もある。
【図面の簡単な説明】
【0026】
【図1】電子機器の構成例を示す図。
【図2】表示装置の構成例を示す図。
【図3】タッチセンサユニットの構成例を示す図。
【図4】コントローラＩＣの構成例を示すブロック図。
【図5】パラメータを説明する図。
【図6】フレームメモリの構成例を示すブロック図。
【図7】Ａ：メモリセルアレイの構成例を示すブロック図。Ｂ：メモリセルの構成例を示す回路図。
【図8】レジスタの構成例を示すブロック図。
【図9】レジスタの構成例を示す回路図。
【図10】レジスタの構成例を示す回路図。
【図11】レジスタの動作例を示すタイミングチャート。
【図12】コントローラＩＣの構成例を示すブロック図。
【図13】表示装置の構成例を説明する断面図。
【図14】表示装置の構成例を説明する断面図。
【図15】表示装置の構成例を説明する断面図。
【図16】試料のＸＲＤスペクトルの測定結果を説明する図。
【図17】試料のＴＥＭ像、および電子線回折パターンを説明する図。
【図18】試料のＥＤＸマッピングを説明する図。
【発明を実施するための形態】
【0027】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示され
る複数の実施の形態は、適宜組み合わせることが可能である。
る形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示され
る複数の実施の形態は、適宜組み合わせることが可能である。
【0028】
なお、実施の形態において説明する、コントローラＩＣは、チャネル形成領域にシリコン
を有するトランジスタと、チャネル形成領域に酸化物半導体を有するトランジスタと、容
量素子等によって、構成された半導体装置である。したがって、コントローラＩＣを半導
体装置と言い換えることができる。
を有するトランジスタと、チャネル形成領域に酸化物半導体を有するトランジスタと、容
量素子等によって、構成された半導体装置である。したがって、コントローラＩＣを半導
体装置と言い換えることができる。
【0029】
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に
示したものであり、図面に示す形状または値などに限定されない。
がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に
示したものであり、図面に示す形状または値などに限定されない。
【0030】
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、
あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明
は省略する場合がある。
あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明
は省略する場合がある。
【0031】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
【0032】
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関
係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶
縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素
を含むものを除外しない。
係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶
縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素
を含むものを除外しない。
【0033】
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をい
う。したがって、８５°以上９５°以下の場合も含まれる。
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をい
う。したがって、８５°以上９５°以下の場合も含まれる。
【0034】
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではない。
混同を避けるために付したものであり、数的に限定するものではない。
【0035】
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する
素子などが含まれる。
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する
素子などが含まれる。
【0036】
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド
電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位
、電圧、電圧差と言い換えることが可能である。
電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位
、電圧、電圧差と言い換えることが可能である。
【0037】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）
の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電
流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流
が主として流れる領域をいう。
、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）
の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電
流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流
が主として流れる領域をいう。
【0038】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
【0039】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状
態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対
するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネ
ル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧
Ｖｔｈよりも低いときのドレイン電流、という場合がある。
態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対
するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネ
ル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧
Ｖｔｈよりも低いときのドレイン電流、という場合がある。
【0040】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。
【0041】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また
、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースと
ドレインの間に流れる電流を指す場合がある。
、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースと
ドレインの間に流れる電流を指す場合がある。
【0042】
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での
金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を
含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともい
う）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該
金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流
作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸
化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼
ぶことができる。また、ＯＳトランジスタ、またはＯＳ ＦＥＴと記載する場合において
は、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を
含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともい
う）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該
金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流
作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸
化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼
ぶことができる。また、ＯＳトランジスタ、またはＯＳ ＦＥＴと記載する場合において
は、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【0043】
（実施の形態１）
本実施の形態では、半導体装置の一例として表示部を備える電子機器を説明する。
本実施の形態では、半導体装置の一例として表示部を備える電子機器を説明する。
【0044】
図１に電子機器の構成例を示す。図１に示す電子機器９００は、筐体９０１ａ、筐体９０
１ｂ、ヒンジ９０３、表示部９０２、光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ
乃至１４４ｃ等を有する。表示部９０２は、筐体９０１ａおよび筐体９０１ｂに、組み込
まれている。
１ｂ、ヒンジ９０３、表示部９０２、光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ
乃至１４４ｃ等を有する。表示部９０２は、筐体９０１ａおよび筐体９０１ｂに、組み込
まれている。
【0045】
電子機器９００は、折り畳みが可能である。筐体９０１ａと筐体９０１ｂとは、ヒンジ９
０３で回転可能な状態で連結されている。電子機器９００は、筐体９０１ａと筐体９０１
ｂとが閉じた状態と、図１に示すように開いた状態と、に変形することができる。これに
より、持ち運ぶ際には可搬性に優れ、使用するときには大きな表示領域により、視認性に
優れる。
０３で回転可能な状態で連結されている。電子機器９００は、筐体９０１ａと筐体９０１
ｂとが閉じた状態と、図１に示すように開いた状態と、に変形することができる。これに
より、持ち運ぶ際には可搬性に優れ、使用するときには大きな表示領域により、視認性に
優れる。
【0046】
ヒンジ９０３は、筐体９０１ａと筐体９０１ｂとを開いたときに、これらの角度が所定の
角度よりも大きい角度にならないように、ロック機構を有することが好ましい。例えば、
ロックがかかる（それ以上に開かない）角度は、９０度以上１８０度未満であることが好
ましく、代表的には、９０度、１２０度、１３５度、１５０度、または１７５度などとす
ることができる。これにより、利便性、安全性、及び信頼性を高めることができる。
角度よりも大きい角度にならないように、ロック機構を有することが好ましい。例えば、
ロックがかかる（それ以上に開かない）角度は、９０度以上１８０度未満であることが好
ましく、代表的には、９０度、１２０度、１３５度、１５０度、または１７５度などとす
ることができる。これにより、利便性、安全性、及び信頼性を高めることができる。
【0047】
表示部９０２はタッチパネルを具備する。表示部９０２を指やスタイラス等でタッチする
ことで、電子機器９００を操作することができる。
ことで、電子機器９００を操作することができる。
【0048】
表示部９０２は、一つのフレキシブルディスプレイで構成されている。これにより、筐体
９０１ａと筐体９０１ｂの間で途切れることのない連続した表示を行うことができる。な
お、表示部９０２は、折り曲げ線９０４により、第１表示領域９０５ａと第２表示領域９
０５ｂに分けられる。
９０１ａと筐体９０１ｂの間で途切れることのない連続した表示を行うことができる。な
お、表示部９０２は、折り曲げ線９０４により、第１表示領域９０５ａと第２表示領域９
０５ｂに分けられる。
【0049】
以下では、表示部９０２を有する表示装置について説明する。特に、表示装置のコントロ
ーラＩＣについて説明する。
ーラＩＣについて説明する。
【0050】
【0051】
＜表示ユニット＞
表示ユニット１１０は、画素アレイ１１１、ゲートドライバ１１３、ゲートドライバ１１
４、およびコントローラＩＣ１１５を有する。
表示ユニット１１０は、画素アレイ１１１、ゲートドライバ１１３、ゲートドライバ１１
４、およびコントローラＩＣ１１５を有する。
【0052】
画素アレイ１１１は、画像を表示できる領域を形成し、表示ユニット１１０が電子機器９
００に組み込まれた場合、画素アレイ１１１は表示部９０２として機能する。画素アレイ
１１１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて駆動され
るアクティブ型の素子である。また、画素１０は、反射素子１０ａと発光素子１０ｂを有
する。表示ユニット１１０のより具体的な構成例については、実施の形態２にて説明する
。
００に組み込まれた場合、画素アレイ１１１は表示部９０２として機能する。画素アレイ
１１１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて駆動され
るアクティブ型の素子である。また、画素１０は、反射素子１０ａと発光素子１０ｂを有
する。表示ユニット１１０のより具体的な構成例については、実施の形態２にて説明する
。
【0053】
ゲートドライバ１１３は、反射素子１０ａを選択するためのゲート線を駆動する機能を有
し、ゲートドライバ１１４は、発光素子１０ｂを選択するためのゲート線を駆動する機能
を有する。反射素子１０ａにデータ信号を供給するソース線を駆動するソースドライバ、
および発光素子１０ｂにデータ信号を供給するソース線を駆動するソースドライバは、そ
れぞれ、コントローラＩＣ１１５に設けられている。コントローラＩＣ１１５は、表示装
置１００の動作を統括的に制御する機能を備える。コントローラＩＣ１１５の数は、画素
アレイの画素数に応じて決定される。
し、ゲートドライバ１１４は、発光素子１０ｂを選択するためのゲート線を駆動する機能
を有する。反射素子１０ａにデータ信号を供給するソース線を駆動するソースドライバ、
および発光素子１０ｂにデータ信号を供給するソース線を駆動するソースドライバは、そ
れぞれ、コントローラＩＣ１１５に設けられている。コントローラＩＣ１１５は、表示装
置１００の動作を統括的に制御する機能を備える。コントローラＩＣ１１５の数は、画素
アレイの画素数に応じて決定される。
【0054】
図２の例では、画素アレイ１１１と共にゲートドライバ１１３、１１４が同一基板上に集
積されている例を示しているが、ゲートドライバ１１３、１１４を専用ＩＣとすることも
できる。あるいは、コントローラＩＣ１１５に、ゲートドライバ１１３またはゲートドラ
イバ１１４を組み込んでもよい。
積されている例を示しているが、ゲートドライバ１１３、１１４を専用ＩＣとすることも
できる。あるいは、コントローラＩＣ１１５に、ゲートドライバ１１３またはゲートドラ
イバ１１４を組み込んでもよい。
【0055】
ここでは、コントローラＩＣ１１５の実装方式は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ
）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘ
ｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などで
もよい。タッチセンサユニット１２０のＩＣの実装方式についても同様である。
）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘ
ｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などで
もよい。タッチセンサユニット１２０のＩＣの実装方式についても同様である。
【0056】
なお、画素１０に使用されるトランジスタはＯＳトランジスタであり、Ｓｉトランジスタ
に比べてオフ電流が低いトランジスタである。
に比べてオフ電流が低いトランジスタである。
【0057】
ＯＳトランジスタは、チャネル形成領域に金属酸化物を有することが好ましい。また、Ｏ
Ｓトランジスタに適用される金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少
なくとも一方を含む酸化物であることが好ましい。
Ｓトランジスタに適用される金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少
なくとも一方を含む酸化物であることが好ましい。
【0058】
このような酸化物としては、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｉｎ－Ｍ酸化物、Ｚｎ－Ｍ酸化物、
Ｉｎ－Ｚｎ酸化物（元素Ｍは、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イッ
トリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄
（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデ
ン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、バナジウム（Ｖ
）、ベリリウム（Ｂｅ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）またはタングステン（
Ｗ）など）が代表的である。ＯＳトランジスタは、チャネル幅１μｍあたりのオフ電流を
１ｙＡ／μｍ（ｙ；ヨクト、１０－２４）以上１ｚＡ／μｍ（ｚ；ゼプト、１０－２１）
以下程度に低くすることができる。
Ｉｎ－Ｚｎ酸化物（元素Ｍは、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イッ
トリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄
（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデ
ン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、バナジウム（Ｖ
）、ベリリウム（Ｂｅ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）またはタングステン（
Ｗ）など）が代表的である。ＯＳトランジスタは、チャネル幅１μｍあたりのオフ電流を
１ｙＡ／μｍ（ｙ；ヨクト、１０－２４）以上１ｚＡ／μｍ（ｚ；ゼプト、１０－２１）
以下程度に低くすることができる。
【0059】
また、ＯＳトランジスタにはＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ
）－ＯＳを用いることが好ましい。なお、ＣＡＣ－ＯＳの詳細については、実施の形態２
で説明する。
）－ＯＳを用いることが好ましい。なお、ＣＡＣ－ＯＳの詳細については、実施の形態２
で説明する。
【0060】
もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければＯＳトランジ
スタを適用しないことができる。例えば、バンドギャップが大きい半導体を用いたトラン
ジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２
ｅＶ以上の半導体を指す場合がある。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンド
などが挙げられる。
スタを適用しないことができる。例えば、バンドギャップが大きい半導体を用いたトラン
ジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２
ｅＶ以上の半導体を指す場合がある。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンド
などが挙げられる。
【0061】
画素１０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要が
ない場合（すなわち静止画を表示する場合）、一時的にゲートドライバ１１３、１１４お
よびソースドライバを停止することができる（上述した、「アイドリングストップ」また
は「ＩＤＳ駆動」）。ＩＤＳ駆動によって、表示装置１００の消費電力を低減することが
できる。
ない場合（すなわち静止画を表示する場合）、一時的にゲートドライバ１１３、１１４お
よびソースドライバを停止することができる（上述した、「アイドリングストップ」また
は「ＩＤＳ駆動」）。ＩＤＳ駆動によって、表示装置１００の消費電力を低減することが
できる。
【0062】
＜タッチセンサユニット＞
図２に示す、タッチセンサユニット１２０は、センサアレイ１２１、および周辺回路１２
５を有する。周辺回路１２５は、タッチセンサドライバ（以下、「ＴＳドライバ」と呼ぶ
）１２６、センス回路１２７を有する。周辺回路１２５は、専用ＩＣで構成することがで
きる。
図２に示す、タッチセンサユニット１２０は、センサアレイ１２１、および周辺回路１２
５を有する。周辺回路１２５は、タッチセンサドライバ（以下、「ＴＳドライバ」と呼ぶ
）１２６、センス回路１２７を有する。周辺回路１２５は、専用ＩＣで構成することがで
きる。
【0063】
センサアレイ１２１は、指やスタイラスなどで入力できる領域を形成し、タッチセンサユ
ニット１２０が電子機器９００に組み込まれた場合、センサアレイ１２１は、表示部９０
２におけるタッチパネルとして機能する。
ニット１２０が電子機器９００に組み込まれた場合、センサアレイ１２１は、表示部９０
２におけるタッチパネルとして機能する。
【0064】
図３に、タッチセンサユニット１２０の構成例を示す。ここでは、タッチセンサユニット
１２０が、相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本
（ｍは１以上の整数）の配線ＤＲＬ、ｎ本（ｎは１以上の整数）の配線ＳＮＬを有する。
配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α（αは１
以上ｍ以下の整数）番の配線ＤＲＬを配線ＤＲＬ＜α＞と呼び、第β（βは１以上ｎ以下
の整数）番の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととする。容量ＣＴαβは、配線Ｄ
ＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量である。
１２０が、相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本
（ｍは１以上の整数）の配線ＤＲＬ、ｎ本（ｎは１以上の整数）の配線ＳＮＬを有する。
配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α（αは１
以上ｍ以下の整数）番の配線ＤＲＬを配線ＤＲＬ＜α＞と呼び、第β（βは１以上ｎ以下
の整数）番の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととする。容量ＣＴαβは、配線Ｄ
ＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量である。
【0065】
ｍ本の配線ＤＲＬは、ＴＳドライバ１２６に電気的に接続されている。ＴＳドライバ１２
６は配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬは、センス回路１２７に電気
的に接続されている。センス回路１２７は配線ＳＮＬの信号を検出する機能を有する。Ｔ
Ｓドライバ１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の
信号は、容量ＣＴαβの容量値の変化量の情報をもつ。ｎ本の配線ＳＮＬの信号を解析す
ることで、タッチの有無、タッチ位置などの情報を得ることができる。
６は配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬは、センス回路１２７に電気
的に接続されている。センス回路１２７は配線ＳＮＬの信号を検出する機能を有する。Ｔ
Ｓドライバ１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の
信号は、容量ＣＴαβの容量値の変化量の情報をもつ。ｎ本の配線ＳＮＬの信号を解析す
ることで、タッチの有無、タッチ位置などの情報を得ることができる。
【0066】
＜＜コントローラＩＣ＞＞
図４は、コントローラＩＣ１１５の構成例を示すブロック図である。コントローラＩＣ１
１５は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコン
トローラ１５３、コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メ
モリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０、
およびタッチセンサコントローラ１８４を有する。
図４は、コントローラＩＣ１１５の構成例を示すブロック図である。コントローラＩＣ１
１５は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコン
トローラ１５３、コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メ
モリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０、
およびタッチセンサコントローラ１８４を有する。
【0067】
ソースドライバ１８０は、ソースドライバ１８１、１８２を有する。ソースドライバ１８
１は、反射素子１０ａを駆動するためのドライバであり、ソースドライバ１８２は、発光
素子１０ｂを駆動するためのドライバである。ここでは、反射素子１０ａとして液晶（Ｌ
Ｃ）素子、発光素子１０ｂとして有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ
）素子である場合の、コントローラＩＣを説明する。
１は、反射素子１０ａを駆動するためのドライバであり、ソースドライバ１８２は、発光
素子１０ｂを駆動するためのドライバである。ここでは、反射素子１０ａとして液晶（Ｌ
Ｃ）素子、発光素子１０ｂとして有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ
）素子である場合の、コントローラＩＣを説明する。
【0068】
コントローラＩＣ１１５とホスト１４０との通信は、インターフェース１５０を介して行
われる。ホスト１４０からは、画像データ、各種制御信号等がコントローラＩＣ１１５に
送られる。また、コントローラＩＣ１１５からは、タッチセンサコントローラ１８４が取
得したタッチ位置などの情報が、ホスト１４０に送られる。なお、コントローラＩＣ１１
５が有するそれぞれの回路は、ホスト１４０の規格、表示装置１００の仕様等によって、
適宜取捨される。
われる。ホスト１４０からは、画像データ、各種制御信号等がコントローラＩＣ１１５に
送られる。また、コントローラＩＣ１１５からは、タッチセンサコントローラ１８４が取
得したタッチ位置などの情報が、ホスト１４０に送られる。なお、コントローラＩＣ１１
５が有するそれぞれの回路は、ホスト１４０の規格、表示装置１００の仕様等によって、
適宜取捨される。
【0069】
フレームメモリ１５１は、コントローラＩＣ１１５に入力された画像データを保存するた
めのメモリである。ホスト１４０から圧縮された画像データが送られる場合、フレームメ
モリ１５１は、圧縮された画像データを格納することができる。デコーダ１５２は、圧縮
された画像データを伸長するための回路である。画像データを伸長する必要がない場合、
デコーダ１５２は処理を行わない。または、デコーダ１５２を、フレームメモリ１５１と
インターフェース１５０との間に、配置することもできる。
めのメモリである。ホスト１４０から圧縮された画像データが送られる場合、フレームメ
モリ１５１は、圧縮された画像データを格納することができる。デコーダ１５２は、圧縮
された画像データを伸長するための回路である。画像データを伸長する必要がない場合、
デコーダ１５２は処理を行わない。または、デコーダ１５２を、フレームメモリ１５１と
インターフェース１５０との間に、配置することもできる。
【0070】
画像処理部１６０は、画像データに対して各種画像処理を行う機能を有する。例えば、画
像処理部１６０は、ガンマ補正回路１６１、調光回路１６２、調色回路１６３、ＥＬ補正
回路１６４を有する。
像処理部１６０は、ガンマ補正回路１６１、調光回路１６２、調色回路１６３、ＥＬ補正
回路１６４を有する。
【0071】
ＥＬ補正回路１６４は、ソースドライバ１８２に発光素子１０ｂを流れる電流を検出する
電流検出回路を備えている場合、設けられる。ＥＬ補正回路１６４は、ソースドライバ１
８２の電流検出回路から送信される信号に基づいて、発光素子１０ｂの輝度を調節する機
能を有する。
電流検出回路を備えている場合、設けられる。ＥＬ補正回路１６４は、ソースドライバ１
８２の電流検出回路から送信される信号に基づいて、発光素子１０ｂの輝度を調節する機
能を有する。
【0072】
画像処理部１６０で処理された画像データは、メモリ１７０を経て、ソースドライバ１８
０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。
ソースドライバ１８１、１８２は、それぞれ、入力された画像データを処理し、画素アレ
イ１１１のソース線に書き込む機能を有する。
０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。
ソースドライバ１８１、１８２は、それぞれ、入力された画像データを処理し、画素アレ
イ１１１のソース線に書き込む機能を有する。
【0073】
タイミングコントローラ１７３は、ソースドライバ１８０、タッチセンサコントローラ１
８４、表示ユニット１１０のゲートドライバ１１３、１１４で使用するタイミング信号を
生成する機能を有する。
８４、表示ユニット１１０のゲートドライバ１１３、１１４で使用するタイミング信号を
生成する機能を有する。
【0074】
タッチセンサコントローラ１８４は、タッチセンサユニット１２０のＴＳドライバ１２６
、センス回路１２７を制御する機能を有する。センス回路１２７で読み出されたタッチ情
報を含む信号は、タッチセンサコントローラ１８４で処理され、インターフェース１５０
を介して、ホスト１４０に送出される。ホスト１４０は、タッチ情報を反映した画像デー
タを生成し、コントローラＩＣ１１５に送出する。なお、コントローラＩＣ１１５で、画
像データにタッチ情報を反映する構成も可能である。
、センス回路１２７を制御する機能を有する。センス回路１２７で読み出されたタッチ情
報を含む信号は、タッチセンサコントローラ１８４で処理され、インターフェース１５０
を介して、ホスト１４０に送出される。ホスト１４０は、タッチ情報を反映した画像デー
タを生成し、コントローラＩＣ１１５に送出する。なお、コントローラＩＣ１１５で、画
像データにタッチ情報を反映する構成も可能である。
【0075】
クロック生成回路１５５は、コントローラＩＣ１１５で使用されるクロック信号を生成す
る機能を有する。コントローラ１５４は、インターフェース１５０を介してホスト１４０
から送られる各種制御信号を処理し、コントローラＩＣ１１５内の各種回路を制御する機
能を有する。また、コントローラ１５４は、コントローラＩＣ１１５内の各種回路への電
源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断
することを、パワーゲーティングと呼ぶ。なお、図４において、クロック信号や電源供給
線などは省略している。
る機能を有する。コントローラ１５４は、インターフェース１５０を介してホスト１４０
から送られる各種制御信号を処理し、コントローラＩＣ１１５内の各種回路を制御する機
能を有する。また、コントローラ１５４は、コントローラＩＣ１１５内の各種回路への電
源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断
することを、パワーゲーティングと呼ぶ。なお、図４において、クロック信号や電源供給
線などは省略している。
【0076】
レジスタ１７５は、コントローラＩＣ１１５の動作に用いられるデータを格納する。レジ
スタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパ
ラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラ
メータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレ
ジスタを備える。
スタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパ
ラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラ
メータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレ
ジスタを備える。
【0077】
センサコントローラ１５３には、光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ乃至
１４４ｃが電気的に接続されている。光センサ１４３ａ乃至１４３ｃ、および光センサ１
４４ａ乃至１４４ｃは、光１４５を検知し、検知信号を生成する。センサコントローラ１
５３は、検知信号を基に、制御信号を生成する。センサコントローラ１５３で生成される
制御信号は、例えば、コントローラ１５４に出力される。
１４４ｃが電気的に接続されている。光センサ１４３ａ乃至１４３ｃ、および光センサ１
４４ａ乃至１４４ｃは、光１４５を検知し、検知信号を生成する。センサコントローラ１
５３は、検知信号を基に、制御信号を生成する。センサコントローラ１５３で生成される
制御信号は、例えば、コントローラ１５４に出力される。
【0078】
また、センサコントローラ１５３に、角度センサ１４６を電気的に接続してもよい。電子
機器９００において、筐体９０１ａと筐体９０１ｂの角度を検知し、閉じた状態であれば
、後述するパワーゲーティングを行うことができる。
機器９００において、筐体９０１ａと筐体９０１ｂの角度を検知し、閉じた状態であれば
、後述するパワーゲーティングを行うことができる。
【0079】
本実施の形態において、電子機器９００は、６つの光センサ（光センサ１４３ａ乃至１４
３ｃ、光センサ１４４ａ乃至１４４ｃ）を有するが、この限りではない。例えば、第１表
示領域９０５ａに対し１つの光センサ、第２表示領域９０５ｂに対し１つの光センサ、を
有してもよい。しかし、例えば、電子機器９００は折り畳みが可能であるため、筐体９０
１ａと筐体９０１ｂとの角度によっては、第１表示領域９０５ａもしくは第２表示領域９
０５ｂの一部が陰になってしまう場合がある。また、使用者が手で支えながら電子機器９
００を使用する場合、使用者の手によって光１４５がさえぎられる場合がある。よって、
１つの表示領域に対し、複数の光センサを有することが好ましい。
３ｃ、光センサ１４４ａ乃至１４４ｃ）を有するが、この限りではない。例えば、第１表
示領域９０５ａに対し１つの光センサ、第２表示領域９０５ｂに対し１つの光センサ、を
有してもよい。しかし、例えば、電子機器９００は折り畳みが可能であるため、筐体９０
１ａと筐体９０１ｂとの角度によっては、第１表示領域９０５ａもしくは第２表示領域９
０５ｂの一部が陰になってしまう場合がある。また、使用者が手で支えながら電子機器９
００を使用する場合、使用者の手によって光１４５がさえぎられる場合がある。よって、
１つの表示領域に対し、複数の光センサを有することが好ましい。
【0080】
反射素子１０ａと発光素子１０ｂが同じ画像データを表示する場合、画像処理部１６０は
、反射素子１０ａが表示する画像データと、発光素子１０ｂが表示する画像データとを、
分けて作成する機能を有する。この場合、光センサ１４３ａ乃至１４３ｃ、および光セン
サ１４４ａ乃至１４４ｃを用いて測定した、光１４５の明るさに応じて、反射素子１０ａ
の反射強度および発光素子１０ｂの発光強度を調整することができる。ここでは、当該調
整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
、反射素子１０ａが表示する画像データと、発光素子１０ｂが表示する画像データとを、
分けて作成する機能を有する。この場合、光センサ１４３ａ乃至１４３ｃ、および光セン
サ１４４ａ乃至１４４ｃを用いて測定した、光１４５の明るさに応じて、反射素子１０ａ
の反射強度および発光素子１０ｂの発光強度を調整することができる。ここでは、当該調
整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
【0081】
例えば、晴れの日の日中に外で表示装置１００を使用する場合、反射素子１０ａのみで十
分な輝度が得られるときは、発光素子１０ｂを光らせる必要はない。これは、発光素子１
０ｂで表示を行おうとしても、外光に負けて良好な表示が得られないからである。また、
夜間や暗所で表示装置１００を使用する場合、発光素子１０ｂを光らせて表示を行う。
分な輝度が得られるときは、発光素子１０ｂを光らせる必要はない。これは、発光素子１
０ｂで表示を行おうとしても、外光に負けて良好な表示が得られないからである。また、
夜間や暗所で表示装置１００を使用する場合、発光素子１０ｂを光らせて表示を行う。
【0082】
光１４５の明るさに応じて、画像処理部１６０は、反射素子１０ａのみで表示を行う画像
データを作成、もしくは発光素子１０ｂのみで表示を行う画像データを作成、もしくは反
射素子１０ａと発光素子１０ｂを組み合わせて表示を行う画像データを作成することがで
きる。光１４５の明るい環境においても、暗い環境においても、表示装置１００は良好な
表示を行うことができる。光１４５の明るい環境においては、発光素子１０ｂを光らせな
い、もしくは発光素子１０ｂの輝度を低くすることで、消費電力を低減することができる
。
データを作成、もしくは発光素子１０ｂのみで表示を行う画像データを作成、もしくは反
射素子１０ａと発光素子１０ｂを組み合わせて表示を行う画像データを作成することがで
きる。光１４５の明るい環境においても、暗い環境においても、表示装置１００は良好な
表示を行うことができる。光１４５の明るい環境においては、発光素子１０ｂを光らせな
い、もしくは発光素子１０ｂの輝度を低くすることで、消費電力を低減することができる
。
【0083】
また、反射素子１０ａの表示に、発光素子１０ｂの表示を組み合わせることで、色調を補
正することができる。このような色調補正のためには、光センサ１４３ａ乃至１４３ｃ、
光センサ１４４ａ乃至１４４ｃ、およびセンサコントローラ１５３に、光１４５の色調を
測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において表示装置
１００を使用する場合、反射素子１０ａによる表示のみではＢ（青）成分が足りないため
、発光素子１０ｂのＢ（青）画素を発光することで、色調を補正することができる。ここ
では、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色
回路と呼ぶ。
正することができる。このような色調補正のためには、光センサ１４３ａ乃至１４３ｃ、
光センサ１４４ａ乃至１４４ｃ、およびセンサコントローラ１５３に、光１４５の色調を
測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において表示装置
１００を使用する場合、反射素子１０ａによる表示のみではＢ（青）成分が足りないため
、発光素子１０ｂのＢ（青）画素を発光することで、色調を補正することができる。ここ
では、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色
回路と呼ぶ。
【0084】
これらの調光処理、調色処理は、表示装置１００の使用者が設定した輝度、もしくは色度
を中心に行ってもよい。なお、本実施の形態において、表示装置１００の使用者は、電子
機器９００の使用者でもある。表示装置１００の使用者と、電子機器９００の使用者は、
言い換えることができる。
を中心に行ってもよい。なお、本実施の形態において、表示装置１００の使用者は、電子
機器９００の使用者でもある。表示装置１００の使用者と、電子機器９００の使用者は、
言い換えることができる。
【0085】
画像処理部１６０は、表示装置１００の仕様によって、ＲＧＢ－ＲＧＢＷ変換回路など、
他の処理回路を有してもよい。ＲＧＢ－ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画
像データを、ＲＧＢＷ（赤、緑、青、白）画像データに変換する機能をもつ回路である。
すなわち、表示装置１００がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）
成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお
、表示装置１００がＲＧＢＹの４色の画素を有する場合、例えば、ＲＧＢ－ＲＧＢＹ（赤
、緑、青、黄）変換回路を用いることができる。
他の処理回路を有してもよい。ＲＧＢ－ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画
像データを、ＲＧＢＷ（赤、緑、青、白）画像データに変換する機能をもつ回路である。
すなわち、表示装置１００がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）
成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお
、表示装置１００がＲＧＢＹの４色の画素を有する場合、例えば、ＲＧＢ－ＲＧＢＹ（赤
、緑、青、黄）変換回路を用いることができる。
【0086】
また、反射素子１０ａと発光素子１０ｂは、異なる画像データを表示することができる。
一般に、反射素子として適用できる液晶や電子ペーパー等は、動作速度が遅いものが多い
（絵を表示するまでに時間を要する）。そのため、反射素子１０ａに背景となる静止画を
表示し、発光素子１０ｂに動きのあるマウスポインタ等を表示することができる。静止画
に対しては、前述したＩＤＳ駆動を行い、動画に対しては、発光素子１０ｂを光らせるこ
とで、表示装置１００は、なめらかな動画表示と低消費電力を両立することができる。こ
の場合、フレームメモリ１５１には、反射素子１０ａと発光素子１０ｂ、それぞれに表示
する画像データを保存する領域を設ければよい。
一般に、反射素子として適用できる液晶や電子ペーパー等は、動作速度が遅いものが多い
（絵を表示するまでに時間を要する）。そのため、反射素子１０ａに背景となる静止画を
表示し、発光素子１０ｂに動きのあるマウスポインタ等を表示することができる。静止画
に対しては、前述したＩＤＳ駆動を行い、動画に対しては、発光素子１０ｂを光らせるこ
とで、表示装置１００は、なめらかな動画表示と低消費電力を両立することができる。こ
の場合、フレームメモリ１５１には、反射素子１０ａと発光素子１０ｂ、それぞれに表示
する画像データを保存する領域を設ければよい。
【0087】
＜パラメータ＞
ガンマ補正、調光、調色などの画像補正処理は、入力の画像データＸに対して出力の補正
データＹを作成する処理に相当する。画像処理部１６０が使用するパラメータは、画像デ
ータＸを、補正データＹに変換するためのパラメータである。
ガンマ補正、調光、調色などの画像補正処理は、入力の画像データＸに対して出力の補正
データＹを作成する処理に相当する。画像処理部１６０が使用するパラメータは、画像デ
ータＸを、補正データＹに変換するためのパラメータである。
【0088】
パラメータの設定方式には、テーブル方式、関数近似方式がある。図５（Ａ）に示すテー
ブル方式では、画像データＸｎに対して、補正データＹｎをパラメータとしてテーブルに
格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタ
を多数必要とするが、補正の自由度が高い。一方、あらかじめ経験的に画像データＸに対
する補正データＹを決められる場合には、図５（Ｂ）のように、関数近似方式を採用する
構成が有効である。ａ１、ａ２、ｂ２等がパラメータである。ここで、区間毎に線形近似
する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、
補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。
ブル方式では、画像データＸｎに対して、補正データＹｎをパラメータとしてテーブルに
格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタ
を多数必要とするが、補正の自由度が高い。一方、あらかじめ経験的に画像データＸに対
する補正データＹを決められる場合には、図５（Ｂ）のように、関数近似方式を採用する
構成が有効である。ａ１、ａ２、ｂ２等がパラメータである。ここで、区間毎に線形近似
する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、
補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。
【0089】
タイミングコントローラ１７３が使用するパラメータは、例えば、図５（Ｃ）に示すよう
に、タイミングコントローラ１７３の生成信号が、基準信号に対して“Ｌ”（または“Ｈ
”）となるタイミングを示すものである。パラメータＲａ（またはＲｂ）は、基準信号に
対して“Ｌ”（または“Ｈ”）となるタイミングが、クロック何周期分であるかを示して
いる。
に、タイミングコントローラ１７３の生成信号が、基準信号に対して“Ｌ”（または“Ｈ
”）となるタイミングを示すものである。パラメータＲａ（またはＲｂ）は、基準信号に
対して“Ｌ”（または“Ｈ”）となるタイミングが、クロック何周期分であるかを示して
いる。
【0090】
上記、補正のためのパラメータは、レジスタ１７５に格納することができる。また、上記
以外にレジスタ１７５に格納できるパラメータとしては、ＥＬ補正回路１６４のデータ、
使用者が設定した表示装置１００の輝度、色調、省エネルギー設定（表示を暗くする、ま
たは表示を消す、までの時間）、タッチセンサコントローラ１８４の感度、また、折り曲
げ線９０４の位置（第１表示領域９０５ａと第２表示領域９０５ｂの範囲）、などがある
。
以外にレジスタ１７５に格納できるパラメータとしては、ＥＬ補正回路１６４のデータ、
使用者が設定した表示装置１００の輝度、色調、省エネルギー設定（表示を暗くする、ま
たは表示を消す、までの時間）、タッチセンサコントローラ１８４の感度、また、折り曲
げ線９０４の位置（第１表示領域９０５ａと第２表示領域９０５ｂの範囲）、などがある
。
【0091】
＜パワーゲーティング＞
コントローラ１５４は、ホスト１４０から送られる画像データに変化がない場合、コント
ローラＩＣ１１５内の一部回路をパワーゲーティングすることができる。具体的には、例
えば、領域１９０内の回路（フレームメモリ１５１、デコーダ１５２、画像処理部１６０
、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８
０）を指す。ホスト１４０から画像データに変化がないことを示す制御信号をコントロー
ラＩＣ１１５に送信し、当該制御信号をコントローラ１５４で検出した場合にパワーゲー
ティングする構成が可能である。
コントローラ１５４は、ホスト１４０から送られる画像データに変化がない場合、コント
ローラＩＣ１１５内の一部回路をパワーゲーティングすることができる。具体的には、例
えば、領域１９０内の回路（フレームメモリ１５１、デコーダ１５２、画像処理部１６０
、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８
０）を指す。ホスト１４０から画像データに変化がないことを示す制御信号をコントロー
ラＩＣ１１５に送信し、当該制御信号をコントローラ１５４で検出した場合にパワーゲー
ティングする構成が可能である。
【0092】
領域１９０内の回路は、画像データに関する回路と、表示ユニット１１０を駆動するため
の回路であるため、画像データに変化がない場合は、一時的に領域１９０内の回路を停止
することができる。なお、画像データに変化がない場合でも、画素１０に使用されるトラ
ンジスタがデータを保持できる時間（ＩＤＳ駆動が可能な時間）を考慮してもよい。例え
ば、コントローラ１５４にタイマ機能を組み込むことで、タイマで測定した時間に基づい
て、領域１９０内の回路への電源供給を再開するタイミングを決定してもよい。
の回路であるため、画像データに変化がない場合は、一時的に領域１９０内の回路を停止
することができる。なお、画像データに変化がない場合でも、画素１０に使用されるトラ
ンジスタがデータを保持できる時間（ＩＤＳ駆動が可能な時間）を考慮してもよい。例え
ば、コントローラ１５４にタイマ機能を組み込むことで、タイマで測定した時間に基づい
て、領域１９０内の回路への電源供給を再開するタイミングを決定してもよい。
【0093】
以下、フレームメモリ１５１、レジスタ１７５の具体的な回路構成を説明する。なお、パ
ワーゲーティングすることができる回路として説明した領域１９０内の回路等は、この限
りではない。コントローラＩＣ１１５の構成、ホスト１４０の規格、表示装置１００の仕
様等によって、様々な組み合わせが考えられる。
ワーゲーティングすることができる回路として説明した領域１９０内の回路等は、この限
りではない。コントローラＩＣ１１５の構成、ホスト１４０の規格、表示装置１００の仕
様等によって、様々な組み合わせが考えられる。
【0094】
【0095】
フレームメモリ１５１は、コントローラ１４０５、行回路１４１０、列回路１４１５、メ
モリセルおよびセンスアンプアレイ（以下、「ＭＣ－ＳＡアレイ」と呼ぶ）１４２０を有
する。
モリセルおよびセンスアンプアレイ（以下、「ＭＣ－ＳＡアレイ」と呼ぶ）１４２０を有
する。
【0096】
行回路１４１０は、デコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４
１３、センスアンプドライバ回路１４１４を有する。列回路１４１５は、グローバルセン
スアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ
１４１６は、複数のグローバルセンスアンプ１４４７を有する。ＭＣ－ＳＡアレイ１４２
０は、メモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線Ｇ
ＢＬＬ、ＧＢＬＲを有する。
１３、センスアンプドライバ回路１４１４を有する。列回路１４１５は、グローバルセン
スアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ
１４１６は、複数のグローバルセンスアンプ１４４７を有する。ＭＣ－ＳＡアレイ１４２
０は、メモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線Ｇ
ＢＬＬ、ＧＢＬＲを有する。
【0097】
（ＭＣ－ＳＡアレイ１４２０）
ＭＣ－ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３
上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲは、メモリセルア
レイ１４２２上に積層されている。フレームメモリ１５１では、ビット線の構造に、ロー
カルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている
。
ＭＣ－ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３
上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲは、メモリセルア
レイ１４２２上に積層されている。フレームメモリ１５１では、ビット線の構造に、ロー
カルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている
。
【0098】
メモリセルアレイ１４２２は、Ｍ個（Ｍは２以上の整数）のローカルメモリセルアレイ１
４２５＜０＞―１４２５＜Ｍ－１＞を有する。図７（Ａ）にローカルメモリセルアレイ１
４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４
５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図７（Ａ）の例では
、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデ
ッドビット線型であってもよい。
４２５＜０＞―１４２５＜Ｍ－１＞を有する。図７（Ａ）にローカルメモリセルアレイ１
４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４
５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図７（Ａ）の例では
、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデ
ッドビット線型であってもよい。
【0099】
図７（Ｂ）にメモリセル１４４５の回路構成例を示す。メモリセル１４４５は、トランジ
スタＭＷ１、容量素子ＣＷ１、ノードＢ１、Ｂ２を有する。トランジスタＭＷ１は、容量
素子ＣＷ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線ＷＬ
に電気的に接続され、第１端子はビット線ＢＬＬ（又はＢＬＲ）に電気的に接続され、第
２端子は容量素子ＣＷ１の第１端子に電気的に接続されている。容量素子ＣＷ１の第２端
子は、ノードＢ２に電気的に接続されている。ノードＢ２には、定電圧（例えば、低電源
電圧）が入力される。
スタＭＷ１、容量素子ＣＷ１、ノードＢ１、Ｂ２を有する。トランジスタＭＷ１は、容量
素子ＣＷ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線ＷＬ
に電気的に接続され、第１端子はビット線ＢＬＬ（又はＢＬＲ）に電気的に接続され、第
２端子は容量素子ＣＷ１の第１端子に電気的に接続されている。容量素子ＣＷ１の第２端
子は、ノードＢ２に電気的に接続されている。ノードＢ２には、定電圧（例えば、低電源
電圧）が入力される。
【0100】
トランジスタＭＷ１は、バックゲートを備えており、バックゲートはノードＢ１に電気的
に接続されている。そのため、ノードＢ１の電圧によって、トランジスタＭＷ１の閾値電
圧を変更することができる。例えば、ノードＢ１の電圧は固定電圧（例えば、負の定電圧
）であってもよいし、フレームメモリ１５１の動作に応じて、ノードＢ１の電圧を変化さ
せてもよい。
に接続されている。そのため、ノードＢ１の電圧によって、トランジスタＭＷ１の閾値電
圧を変更することができる。例えば、ノードＢ１の電圧は固定電圧（例えば、負の定電圧
）であってもよいし、フレームメモリ１５１の動作に応じて、ノードＢ１の電圧を変化さ
せてもよい。
【0101】
なお、トランジスタＭＷ１のバックゲートを、トランジスタＭＷ１のゲート、ソース、ま
たはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲート
を設けなくてもよい。
たはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲート
を設けなくてもよい。
【0102】
ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル１４４
５を構成することで、容量素子ＣＷ１から電荷がリークすることを抑えられるため、フレ
ームメモリ１５１のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されて
も、フレームメモリ１５１は長時間画像データを保持することが可能である。また、ノー
ドＢ１に負電位を入力することで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさ
せることができ、メモリセル１４４５の保持時間を長くすることができる。
５を構成することで、容量素子ＣＷ１から電荷がリークすることを抑えられるため、フレ
ームメモリ１５１のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されて
も、フレームメモリ１５１は長時間画像データを保持することが可能である。また、ノー
ドＢ１に負電位を入力することで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさ
せることができ、メモリセル１４４５の保持時間を長くすることができる。
【0103】
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に
流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０
Ｖ乃至２Ｖ程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソース
とドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて
小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１
０－２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化され
たオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１
０ｙＡ／μｍ（ｙ；ヨクト、１０－２４）以下であることがより好ましい。
流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０
Ｖ乃至２Ｖ程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソース
とドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて
小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１
０－２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化され
たオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１
０ｙＡ／μｍ（ｙ；ヨクト、１０－２４）以下であることがより好ましい。
【0104】
センスアンプアレイ１４２３は、Ｍ個のローカルセンスアンプアレイ１４２６＜０＞―１
４２６＜Ｍ－１＞を有する。ローカルセンスアンプアレイ１４２６は、１つのスイッチア
レイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビッ
ト線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージ
する機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。ス
イッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット
線対との間を導通状態にする機能を有する。
４２６＜Ｍ－１＞を有する。ローカルセンスアンプアレイ１４２６は、１つのスイッチア
レイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビッ
ト線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージ
する機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。ス
イッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット
線対との間を導通状態にする機能を有する。
【0105】
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のこ
とをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較さ
れる２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことが
でき、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは
、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢ
ＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビッ
ト線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
とをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較さ
れる２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことが
でき、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは
、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢ
ＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビッ
ト線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
【0106】
（コントローラ１４０５）
コントローラ１４０５は、フレームメモリ１５１の動作全般を制御する機能を有する。コ
ントローラ１４０５は、外部から入力されるコマンド信号を論理演算して、動作モードを
決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１
５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部ア
ドレス信号を生成する機能を有する。
コントローラ１４０５は、フレームメモリ１５１の動作全般を制御する機能を有する。コ
ントローラ１４０５は、外部から入力されるコマンド信号を論理演算して、動作モードを
決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１
５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部ア
ドレス信号を生成する機能を有する。
【0107】
（行回路１４１０）
行回路１４１０は、ＭＣ－ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１
１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アク
セス対象行のワード線ＷＬを選択する選択信号を生成する。
行回路１４１０は、ＭＣ－ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１
１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アク
セス対象行のワード線ＷＬを選択する選択信号を生成する。
【0108】
列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３
を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択
するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各
ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスア
ンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４
２６は独立して駆動される。
を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択
するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各
ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスア
ンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４
２６は独立して駆動される。
【0109】
（列回路１４１５）
列回路１４１５は、データＷＤＡの入力を制御する機能、データＲＤＡの出力を制御する
機能を有する。データＷＤＡは書き込みデータ信号であり、データＲＤＡは読み出しデー
タ信号である。
列回路１４１５は、データＷＤＡの入力を制御する機能、データＲＤＡの出力を制御する
機能を有する。データＷＤＡは書き込みデータ信号であり、データＲＤＡは読み出しデー
タ信号である。
【0110】
グローバルセンスアンプ１４４７は、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電
気的に接続されている。グローバルセンスアンプ１４４７は、グローバルビット線対（Ｇ
ＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グ
ローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、
入出力回路１４１７によって行われる。
気的に接続されている。グローバルセンスアンプ１４４７は、グローバルビット線対（Ｇ
ＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グ
ローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、
入出力回路１４１７によって行われる。
【0111】
フレームメモリ１５１の書き込み動作の概要を説明する。入出力回路１４１７によって、
データがグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に書き込まれる。グローバルビッ
ト線対（ＧＢＬＬ，ＧＢＬＲ）のデータは、グローバルセンスアンプアレイ１４１６によ
って保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッ
チアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対（Ｂ
ＬＬ，ＢＬＲ）に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれた
データを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５では、行回路
１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にロ
ーカルセンスアンプアレイ１４２６の保持データが書き込まれる。
データがグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に書き込まれる。グローバルビッ
ト線対（ＧＢＬＬ，ＧＢＬＲ）のデータは、グローバルセンスアンプアレイ１４１６によ
って保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッ
チアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対（Ｂ
ＬＬ，ＢＬＲ）に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれた
データを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５では、行回路
１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にロ
ーカルセンスアンプアレイ１４２６の保持データが書き込まれる。
【0112】
フレームメモリ１５１の読み出し動作の概要を説明する。アドレス信号によって、ローカ
ルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ
１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデー
タがビット線ＢＬＬ（またはＢＬＲ）に書き込まれる。ローカルセンスアンプアレイ１４
２６によって、各列のビット線対（ＢＬＬ，ＢＬＲ）の電圧差がデータとして検出され、
かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２
６の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対（Ｇ
ＢＬＬ，ＧＢＬＲ）に書き込まれる。グローバルセンスアンプアレイ１４１６は、グロー
バルビット線対（ＧＢＬＬ，ＧＢＬＲ）のデータを検出し、保持する。グローバルセンス
アンプアレイ１４１６の保持データは、入出力回路１４１７に出力される。以上で、読み
出し動作が完了する。
ルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ
１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデー
タがビット線ＢＬＬ（またはＢＬＲ）に書き込まれる。ローカルセンスアンプアレイ１４
２６によって、各列のビット線対（ＢＬＬ，ＢＬＲ）の電圧差がデータとして検出され、
かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２
６の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対（Ｇ
ＢＬＬ，ＧＢＬＲ）に書き込まれる。グローバルセンスアンプアレイ１４１６は、グロー
バルビット線対（ＧＢＬＬ，ＧＢＬＲ）のデータを検出し、保持する。グローバルセンス
アンプアレイ１４１６の保持データは、入出力回路１４１７に出力される。以上で、読み
出し動作が完了する。
【0113】
容量素子ＣＷ１の充放電によってデータを書き換えるため、フレームメモリ１５１には原
理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読
み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化
が容易である。
理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読
み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化
が容易である。
【0114】
トランジスタＭＷ１は、ＯＳトランジスタである。ＯＳトランジスタは、オフ電流が極め
て小さいため、容量素子ＣＷ１から電荷がリークすることを抑えることができる。したが
って、フレームメモリ１５１の保持時間は、ＤＲＡＭに比べて非常に長い。したがって、
コントローラＩＣ１１５をパワーゲーティング時にはフレームメモリ１５１のバックアッ
プ動作を行わなくてもよい。
て小さいため、容量素子ＣＷ１から電荷がリークすることを抑えることができる。したが
って、フレームメモリ１５１の保持時間は、ＤＲＡＭに比べて非常に長い。したがって、
コントローラＩＣ１１５をパワーゲーティング時にはフレームメモリ１５１のバックアッ
プ動作を行わなくてもよい。
【0115】
また、コントローラＩＣ１１５の通常動作時では、フレームメモリ１５１のリフレッシュ
の頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。これは、コント
ローラＩＣ１１５の通常動作時の消費電力の低減につながる。
の頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。これは、コント
ローラＩＣ１１５の通常動作時の消費電力の低減につながる。
【0116】
ＭＣ－ＳＡアレイ１４２０が積層構造であることによって、フレームメモリ１５１の回路
面積を縮小できるので、コントローラＩＣ１１５の小型化につながる。
面積を縮小できるので、コントローラＩＣ１１５の小型化につながる。
【0117】
また、ＭＣ－ＳＡアレイ１４２０が積層構造であることによって、ローカルセンスアンプ
アレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短
くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減するこ
とができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設
けることで、長いビット線の本数を減らすことができる。以上の理由から、フレームメモ
リ１５１のアクセス時に駆動する負荷が低減されるので、コントローラＩＣ１１５の消費
エネルギーを低減できる。
アレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短
くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減するこ
とができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設
けることで、長いビット線の本数を減らすことができる。以上の理由から、フレームメモ
リ１５１のアクセス時に駆動する負荷が低減されるので、コントローラＩＣ１１５の消費
エネルギーを低減できる。
【0118】
【0119】
図８は、レジスタ１７５の構成例を示すブロック図である。レジスタ１７５は、レジスタ
部２３０、およびスキャンチェーンレジスタ部２３１、２３２を有する。スキャンチェー
ンレジスタ部２３１は、主に第１表示領域９０５ａに関するデータを格納する。スキャン
チェーンレジスタ部２３２は、主に第２表示領域９０５ｂに関するデータを格納する。
部２３０、およびスキャンチェーンレジスタ部２３１、２３２を有する。スキャンチェー
ンレジスタ部２３１は、主に第１表示領域９０５ａに関するデータを格納する。スキャン
チェーンレジスタ部２３２は、主に第２表示領域９０５ｂに関するデータを格納する。
【0120】
レジスタ部２３０は、複数のレジスタ２３５を有する。スキャンチェーンレジスタ部２３
１は、複数のレジスタ２３６、ノードＳＣＩＮ１、ＳＣＯＴ１を有する。スキャンチェー
ンレジスタ部２３２は、複数のレジスタ２３７、ノードＳＣＩＮ２、ＳＣＯＴ２を有する
。
１は、複数のレジスタ２３６、ノードＳＣＩＮ１、ＳＣＯＴ１を有する。スキャンチェー
ンレジスタ部２３２は、複数のレジスタ２３７、ノードＳＣＩＮ２、ＳＣＯＴ２を有する
。
【0121】
レジスタ２３６、２３７は、電源供給が遮断された状態でもデータが消失しない不揮発性
レジスタである。レジスタ２３６、２３７を不揮発化するため、レジスタ２３６、２３７
は、ＯＳトランジスタを用いた保持回路を備えている。
レジスタである。レジスタ２３６、２３７を不揮発化するため、レジスタ２３６、２３７
は、ＯＳトランジスタを用いた保持回路を備えている。
【0122】
他方、レジスタ２３５は揮発性レジスタである。レジスタ２３５の回路構成には特段の制
約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロ
ップ回路などで構成すればよい。画像処理部１６０、およびタイミングコントローラ１７
３は、レジスタ部２３０にアクセスし、対応するレジスタ２３５からデータを取り込む。
あるいは、画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部２３
０から供給されるデータにしたがって、処理内容が制御される。
約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロ
ップ回路などで構成すればよい。画像処理部１６０、およびタイミングコントローラ１７
３は、レジスタ部２３０にアクセスし、対応するレジスタ２３５からデータを取り込む。
あるいは、画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部２３
０から供給されるデータにしたがって、処理内容が制御される。
【0123】
レジスタ１７５に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ
部２３１、２３２のデータを変更する。スキャンチェーンレジスタ部２３１のデータを変
更するには、スキャンクロック信号ＳＣＫ１をトグルさせながら、ノードＳＣＩＮ１より
データを入力する。ノードＳＣＩＮ１より入力されたデータは、スキャンクロック信号Ｓ
ＣＫ１に従い、各レジスタ２３６のデータを更新する。最終段のレジスタ２３６は、ノー
ドＳＣＯＴ１よりデータを出力する。同様に、スキャンチェーンレジスタ部２３２のデー
タを変更するには、スキャンクロック信号ＳＣＫ２をトグルさせながら、ノードＳＣＩＮ
２よりデータを入力する。ノードＳＣＩＮ２より入力されたデータは、スキャンクロック
信号ＳＣＫ２に従い、各レジスタ２３７のデータを更新する。最終段のレジスタ２３７は
、ノードＳＣＯＴ２よりデータを出力する。
部２３１、２３２のデータを変更する。スキャンチェーンレジスタ部２３１のデータを変
更するには、スキャンクロック信号ＳＣＫ１をトグルさせながら、ノードＳＣＩＮ１より
データを入力する。ノードＳＣＩＮ１より入力されたデータは、スキャンクロック信号Ｓ
ＣＫ１に従い、各レジスタ２３６のデータを更新する。最終段のレジスタ２３６は、ノー
ドＳＣＯＴ１よりデータを出力する。同様に、スキャンチェーンレジスタ部２３２のデー
タを変更するには、スキャンクロック信号ＳＣＫ２をトグルさせながら、ノードＳＣＩＮ
２よりデータを入力する。ノードＳＣＩＮ２より入力されたデータは、スキャンクロック
信号ＳＣＫ２に従い、各レジスタ２３７のデータを更新する。最終段のレジスタ２３７は
、ノードＳＣＯＴ２よりデータを出力する。
【0124】
ここで、ノードＳＣＩＮ１、ノードＳＣＩＮ２より入力されるデータは、電子機器９００
もしくは表示装置１００の製造者が設定し、ホスト１４０から送信されるデータ、電子機
器９００の使用者が設定し、ホスト１４０から送信されるデータ、または、センサコント
ローラ１５３で生成される制御信号に対応し、コントローラ１５４から送信されるデータ
などである。
もしくは表示装置１００の製造者が設定し、ホスト１４０から送信されるデータ、電子機
器９００の使用者が設定し、ホスト１４０から送信されるデータ、または、センサコント
ローラ１５３で生成される制御信号に対応し、コントローラ１５４から送信されるデータ
などである。
【0125】
スキャンチェーンレジスタ部２３１の各レジスタ２３６のデータを書き換えた後、各レジ
スタ２３６のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードする。ま
たは、スキャンチェーンレジスタ部２３２の各レジスタ２３７のデータを書き換えた後、
各レジスタ２３７のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードす
る。
スタ２３６のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードする。ま
たは、スキャンチェーンレジスタ部２３２の各レジスタ２３７のデータを書き換えた後、
各レジスタ２３７のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードす
る。
【0126】
また、画像処理部１６０は、第１表示領域９０５ａに表示する画像データを処理する場合
、スキャンチェーンレジスタ部２３１のデータを必要とし、第２表示領域９０５ｂに表示
する画像データを処理する場合、スキャンチェーンレジスタ部２３２のデータを必要とす
る。この場合、スキャンチェーンレジスタ部２３１、２３２のデータが変更されたか否か
にかかわらず、スキャンチェーンレジスタ部２３１のデータをレジスタ部２３０に、また
は、スキャンチェーンレジスタ部２３２のデータをレジスタ部２３０に、ロードする。
、スキャンチェーンレジスタ部２３１のデータを必要とし、第２表示領域９０５ｂに表示
する画像データを処理する場合、スキャンチェーンレジスタ部２３２のデータを必要とす
る。この場合、スキャンチェーンレジスタ部２３１、２３２のデータが変更されたか否か
にかかわらず、スキャンチェーンレジスタ部２３１のデータをレジスタ部２３０に、また
は、スキャンチェーンレジスタ部２３２のデータをレジスタ部２３０に、ロードする。
【0127】
これにより、画像処理部１６０、およびタイミングコントローラ１７３等は、一括して更
新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保た
れるため、コントローラＩＣ１１５の安定した動作を実現できる。スキャンチェーンレジ
スタ部２３１、２３２とレジスタ部２３０とを備えることで、画像処理部１６０、および
タイミングコントローラ１７３が動作中でも、スキャンチェーンレジスタ部２３１、２３
２のデータを更新することができる。
新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保た
れるため、コントローラＩＣ１１５の安定した動作を実現できる。スキャンチェーンレジ
スタ部２３１、２３２とレジスタ部２３０とを備えることで、画像処理部１６０、および
タイミングコントローラ１７３が動作中でも、スキャンチェーンレジスタ部２３１、２３
２のデータを更新することができる。
【0128】
コントローラＩＣ１１５のパワーゲーティング実行時には、レジスタ２３６、２３７にお
いて、保持回路にデータを格納（セーブ）してから電源供給を遮断する。電源復帰後、レ
ジスタ２３６もしくはレジスタ２３７のデータを、レジスタ２３５に復帰（ロード）して
通常動作を再開する。なお、レジスタ２３６もしくはレジスタ２３７に格納されているデ
ータと、レジスタ２３５に格納されているデータとが整合しない場合は、レジスタ２３５
のデータをレジスタ２３６もしくはレジスタ２３７にセーブした後、あらためて、レジス
タ２３６、２３７の保持回路にデータを格納する構成が好ましい。データが整合しない場
合としては、スキャンチェーンレジスタ部２３１、２３２のデータを変更している場合な
どが挙げられる。
いて、保持回路にデータを格納（セーブ）してから電源供給を遮断する。電源復帰後、レ
ジスタ２３６もしくはレジスタ２３７のデータを、レジスタ２３５に復帰（ロード）して
通常動作を再開する。なお、レジスタ２３６もしくはレジスタ２３７に格納されているデ
ータと、レジスタ２３５に格納されているデータとが整合しない場合は、レジスタ２３５
のデータをレジスタ２３６もしくはレジスタ２３７にセーブした後、あらためて、レジス
タ２３６、２３７の保持回路にデータを格納する構成が好ましい。データが整合しない場
合としては、スキャンチェーンレジスタ部２３１、２３２のデータを変更している場合な
どが挙げられる。
【0129】
【0130】
レジスタ部２３０は、Ｎ個（Ｎは２以上の整数）のレジスタ２３５を有する。レジスタ部
２３０には、信号ＬＤＡ１、ＬＤＡ２が入力される。信号ＬＤＡ１、ＬＤＡ２は、データ
のロードを制御するための信号である。
２３０には、信号ＬＤＡ１、ＬＤＡ２が入力される。信号ＬＤＡ１、ＬＤＡ２は、データ
のロードを制御するための信号である。
【0131】
スキャンチェーンレジスタ部２３１、２３２は、それぞれ、Ｎ個のレジスタ２３６、２３
７を有する。スキャンチェーンレジスタ部２３１には、スキャンクロック信号ＳＣＫ１、
信号ＳＶＡ１、ＳＶＢ１、ＬＤＢ１が入力される。スキャンチェーンレジスタ部２３２に
は、スキャンクロック信号ＳＣＫ２、信号ＳＶＡ２、ＳＶＢ２、ＬＤＢ２が入力される。
信号ＬＤＢ１、ＬＤＢ２はデータのロードを制御するための信号であり、信号ＳＶＡ１、
ＳＶＡ２、ＳＶＢ１、ＳＶＢ２は、データのセーブを制御するための信号である。
７を有する。スキャンチェーンレジスタ部２３１には、スキャンクロック信号ＳＣＫ１、
信号ＳＶＡ１、ＳＶＢ１、ＬＤＢ１が入力される。スキャンチェーンレジスタ部２３２に
は、スキャンクロック信号ＳＣＫ２、信号ＳＶＡ２、ＳＶＢ２、ＬＤＢ２が入力される。
信号ＬＤＢ１、ＬＤＢ２はデータのロードを制御するための信号であり、信号ＳＶＡ１、
ＳＶＡ２、ＳＶＢ１、ＳＶＢ２は、データのセーブを制御するための信号である。
【0132】
なお、本明細書において、複数のレジスタ２３５のうち１個を特定する必要があるときは
、レジスタ２３５［１］等と表記する。また、レジスタ２３５と記載した場合は、任意の
レジスタ２３５を指している。他の要素についても同様である。
、レジスタ２３５［１］等と表記する。また、レジスタ２３５と記載した場合は、任意の
レジスタ２３５を指している。他の要素についても同様である。
【0133】
レジスタ２３５は、ラッチ回路３０、ＭＵＸ（マルチプレクサ）３１を有する。レジスタ
２３６は、セレクタ４０、フリップフロップ回路４１、保持回路４２、ノードＳＤＩ１、
ＳＤＯ１を有する。レジスタ２３７は、セレクタ４５、フリップフロップ回路４６、保持
回路４７、ノードＳＤＩ２、ＳＤＯ２を有する。ノードＳＤＩ１、ＳＤＩ２はデータが入
力されるノードであり、ノードＳＤＯ１、ＳＤＯ２はデータが出力されるノードである。
２３６は、セレクタ４０、フリップフロップ回路４１、保持回路４２、ノードＳＤＩ１、
ＳＤＯ１を有する。レジスタ２３７は、セレクタ４５、フリップフロップ回路４６、保持
回路４７、ノードＳＤＩ２、ＳＤＯ２を有する。ノードＳＤＩ１、ＳＤＩ２はデータが入
力されるノードであり、ノードＳＤＯ１、ＳＤＯ２はデータが出力されるノードである。
【0134】
＜レジスタ２３５＞
レジスタ２３５は揮発性レジスタである。ノードＱ、Ａは、ラッチ回路３０の出力ノード
であり、論理が同じデータを出力する。ノードＱは、画像処理部１６０またはタイミング
コントローラ１７３等に電気的に接続され、ノードＡは、レジスタ２３６、２３７に電気
的に接続されている。ラッチ回路３０に特段の制約はなく、フリップフロップ回路など、
他の回路を設けてもよい。
レジスタ２３５は揮発性レジスタである。ノードＱ、Ａは、ラッチ回路３０の出力ノード
であり、論理が同じデータを出力する。ノードＱは、画像処理部１６０またはタイミング
コントローラ１７３等に電気的に接続され、ノードＡは、レジスタ２３６、２３７に電気
的に接続されている。ラッチ回路３０に特段の制約はなく、フリップフロップ回路など、
他の回路を設けてもよい。
【0135】
ＭＵＸ３１は、ラッチ回路３０に入力するデータを選択する機能を有する。信号ＬＤＡ１
、ＬＤＡ２は、ＭＵＸ３１の制御信号である。図９の例では、信号ＬＤＡ１が“Ｈ“であ
り、かつＬＤＡ２が”Ｌ“である場合、ノードＳＤＯ１のデータによってラッチ回路３０
のデータが更新される。他方、信号ＬＤＡ１が“Ｌ“であり、かつＬＤＡ２が”Ｈ“であ
る場合、ノードＳＤＯ２のデータによってラッチ回路３０のデータが更新される。
、ＬＤＡ２は、ＭＵＸ３１の制御信号である。図９の例では、信号ＬＤＡ１が“Ｈ“であ
り、かつＬＤＡ２が”Ｌ“である場合、ノードＳＤＯ１のデータによってラッチ回路３０
のデータが更新される。他方、信号ＬＤＡ１が“Ｌ“であり、かつＬＤＡ２が”Ｈ“であ
る場合、ノードＳＤＯ２のデータによってラッチ回路３０のデータが更新される。
【0136】
レジスタ２３６、２３７は、不揮発性レジスタである。図１０を用いて、レジスタ２３６
、２３７のより具体的な回路構成例を説明する。
、２３７のより具体的な回路構成例を説明する。
【0137】
＜レジスタ２３６＞
レジスタ２３６において、セレクタ４０とフリップフロップ回路４１とで、スキャンフリ
ップフロップ回路が構成されている。スキャンチェーンレジスタ部２３１がシフトレジス
タとして動作する場合、レジスタ２３６は、ノードＳＤＩ１からデータを取り込み、ノー
ドＳＤＯ１からデータを出力する。ノードＳＤＯ１のデータは、次段のレジスタ２３６の
ノードＳＤＩ１に入力される。
レジスタ２３６において、セレクタ４０とフリップフロップ回路４１とで、スキャンフリ
ップフロップ回路が構成されている。スキャンチェーンレジスタ部２３１がシフトレジス
タとして動作する場合、レジスタ２３６は、ノードＳＤＩ１からデータを取り込み、ノー
ドＳＤＯ１からデータを出力する。ノードＳＤＯ１のデータは、次段のレジスタ２３６の
ノードＳＤＩ１に入力される。
【0138】
信号ＳＶＡ１は、セレクタ４０の制御信号である。信号ＳＶＡ１が“Ｈ”である場合、セ
レクタ４０は、フリップフロップ回路４１の入力ノードと、レジスタ２３５のノードＡ間
を導通し、信号ＳＶＡ１が“Ｌ”である場合、セレクタ４０はフリップフロップ回路４１
の入力ノードと、ノードＳＤＩ１間を導通する。
レクタ４０は、フリップフロップ回路４１の入力ノードと、レジスタ２３５のノードＡ間
を導通し、信号ＳＶＡ１が“Ｌ”である場合、セレクタ４０はフリップフロップ回路４１
の入力ノードと、ノードＳＤＩ１間を導通する。
【0139】
フリップフロップ回路４１は、図１０の回路構成に限定されず、様々なフリップフロップ
回路を適用することができる。フリップフロップ回路４１のノードＮ１、ＮＢ１に、保持
回路４２が電気的に接続されている。信号ＬＤＢ１、ＳＶＢ１は、保持回路４２の制御信
号である。
回路を適用することができる。フリップフロップ回路４１のノードＮ１、ＮＢ１に、保持
回路４２が電気的に接続されている。信号ＬＤＢ１、ＳＶＢ１は、保持回路４２の制御信
号である。
【0140】
保持回路４２は、フリップフロップ回路４１が保持するデータを記憶するための回路であ
り、２個のメモリ回路４３、４４を有する。ここでは、メモリ回路４３、４４は３トラン
ジスタ型のゲインセルで構成されている。メモリ回路４３は、トランジスタＭ１１乃至Ｍ
１３、容量素子ＣＳ１、ノードＳＮ１を有し、メモリ回路４４は、トランジスタＭ１４乃
至Ｍ１６、容量素子ＣＳ２、ノードＳＮ２を有する。ノードＳＮ１、ＳＮ２は、メモリ回
路４３、４４の保持ノードである。
り、２個のメモリ回路４３、４４を有する。ここでは、メモリ回路４３、４４は３トラン
ジスタ型のゲインセルで構成されている。メモリ回路４３は、トランジスタＭ１１乃至Ｍ
１３、容量素子ＣＳ１、ノードＳＮ１を有し、メモリ回路４４は、トランジスタＭ１４乃
至Ｍ１６、容量素子ＣＳ２、ノードＳＮ２を有する。ノードＳＮ１、ＳＮ２は、メモリ回
路４３、４４の保持ノードである。
【0141】
メモリ回路４３は、ノードＮ１のデータをバックアップし、バックアップしたデータをノ
ードＮＢ１にロードする機能を有し、メモリ回路４４は、ノードＮＢ１のデータをバック
アップし、バックアップしたデータをノードＮ１にロードする機能を有する。信号ＳＶＢ
１に従い、メモリ回路４３はノードＮ１のデータをノードＳＮ１に書き込み、メモリ回路
４４はノードＮＢ１のデータをノードＳＮ２に書き込む。信号ＬＤＢ１に従い、メモリ回
路４３はノードＳＮ１のデータをノードＮＢ１に書き込み、メモリ回路４４はノードＳＮ
２のデータをノードＮ１に書き込む。
ードＮＢ１にロードする機能を有し、メモリ回路４４は、ノードＮＢ１のデータをバック
アップし、バックアップしたデータをノードＮ１にロードする機能を有する。信号ＳＶＢ
１に従い、メモリ回路４３はノードＮ１のデータをノードＳＮ１に書き込み、メモリ回路
４４はノードＮＢ１のデータをノードＳＮ２に書き込む。信号ＬＤＢ１に従い、メモリ回
路４３はノードＳＮ１のデータをノードＮＢ１に書き込み、メモリ回路４４はノードＳＮ
２のデータをノードＮ１に書き込む。
【0142】
トランジスタＭ１１、Ｍ１４がＯＳトランジスタであるので、保持回路４２は、電源供給
が遮断された状態でも長時間データを保持することが可能である。レジスタ２３６におい
て、トランジスタＭ１１、Ｍ１４以外のトランジスタは、Ｓｉトランジスタで構成しても
よい。
が遮断された状態でも長時間データを保持することが可能である。レジスタ２３６におい
て、トランジスタＭ１１、Ｍ１４以外のトランジスタは、Ｓｉトランジスタで構成しても
よい。
【0143】
＜レジスタ２３７＞
レジスタ２３７の回路構成は、レジスタ２３６と同様のため、レジスタ２３７の詳細な説
明はレジスタ２３６の説明を援用する。
レジスタ２３７の回路構成は、レジスタ２３６と同様のため、レジスタ２３７の詳細な説
明はレジスタ２３６の説明を援用する。
【0144】
レジスタ２３７において、セレクタ４５とフリップフロップ回路４６とで、スキャンフリ
ップフロップ回路が構成されている。セレクタ４５は、信号ＳＶＡ２に従い、ノードＡま
たはノードＳＤＩ２の一方を選択し、選択したノードとフリップフロップ回路４６の入力
ノード間を導通する。
ップフロップ回路が構成されている。セレクタ４５は、信号ＳＶＡ２に従い、ノードＡま
たはノードＳＤＩ２の一方を選択し、選択したノードとフリップフロップ回路４６の入力
ノード間を導通する。
【0145】
フリップフロップ回路４６のノードＮ２、ＮＢ２には、保持回路４７が電気的に接続され
ている。保持回路４７は、メモリ回路４８、４９を有する。メモリ回路４８は、トランジ
スタＭ２１乃至Ｍ２３、容量素子ＣＳ３、ノードＳＮ３を有する。メモリ回路４９は、ト
ランジスタＭ２４乃至Ｍ２６、容量素子ＣＳ４、ノードＳＮ４を有する。メモリ回路４８
は、信号ＳＶＢ２に従いフリップフロップ回路４６のデータを格納し、信号ＬＤＢ２に従
い、保持しているデータをフリップフロップ回路４６にロードする。
ている。保持回路４７は、メモリ回路４８、４９を有する。メモリ回路４８は、トランジ
スタＭ２１乃至Ｍ２３、容量素子ＣＳ３、ノードＳＮ３を有する。メモリ回路４９は、ト
ランジスタＭ２４乃至Ｍ２６、容量素子ＣＳ４、ノードＳＮ４を有する。メモリ回路４８
は、信号ＳＶＢ２に従いフリップフロップ回路４６のデータを格納し、信号ＬＤＢ２に従
い、保持しているデータをフリップフロップ回路４６にロードする。
【0146】
トランジスタＭ２１、Ｍ２４がＯＳトランジスタであるので、保持回路４７は、電源供給
が遮断された状態でも長時間データを保持することが可能である。トランジスタＭ２１、
トランジスタＭ２４は、トランジスタＭＷ１（図７（Ｂ））と同様にバックゲートを有す
るトランジスタであってもよい。トランジスタＭ１１、Ｍ１４についても同様である。
が遮断された状態でも長時間データを保持することが可能である。トランジスタＭ２１、
トランジスタＭ２４は、トランジスタＭＷ１（図７（Ｂ））と同様にバックゲートを有す
るトランジスタであってもよい。トランジスタＭ１１、Ｍ１４についても同様である。
【0147】
レジスタ２３７において、トランジスタＭ２１、Ｍ２４以外のトランジスタは、Ｓｉトラ
ンジスタで構成してもよい。
ンジスタで構成してもよい。
【0148】
なお、図１０には、フリップフロップ回路４６の前段のインバータループの相補データを
保持回路４７でバックアップする例を示している。フリップフロップ回路４６の後段のイ
ンバータループの相補データをバックアップできるように、保持回路４７を設けてもよい
。これは、レジスタ２３６でも同様である。保持回路４２、４７をこのような構成とする
ことで、バックアップしたデータのロードが非同期で行えるため、高速なデータのロード
ができる。これにより、パワーゲーティング時に、コントローラＩＣ１１５を電源オフ状
態から通常動作状態に復帰させる時間を短縮できる。
保持回路４７でバックアップする例を示している。フリップフロップ回路４６の後段のイ
ンバータループの相補データをバックアップできるように、保持回路４７を設けてもよい
。これは、レジスタ２３６でも同様である。保持回路４２、４７をこのような構成とする
ことで、バックアップしたデータのロードが非同期で行えるため、高速なデータのロード
ができる。これにより、パワーゲーティング時に、コントローラＩＣ１１５を電源オフ状
態から通常動作状態に復帰させる時間を短縮できる。
【0149】
＜レジスタ１７５の動作例＞
図１１を参照して、レジスタ１７５の動作例を説明する。図１１は、レジスタ１７５の動
作例を示すタイミングチャートである。図１１において、Ｔ１、Ｔ２等は期間を表す。Ｐ
ＬＤＤはレジスタ１７５に電位ＶＤＤを供給する配線である。電位ＶＤＤは電源電位であ
る。また、ノードＮ１等の波形において、ハッチングで示されている箇所は、論理が“Ｈ
”か“Ｌ”か定まらない不定値であることを示している。
図１１を参照して、レジスタ１７５の動作例を説明する。図１１は、レジスタ１７５の動
作例を示すタイミングチャートである。図１１において、Ｔ１、Ｔ２等は期間を表す。Ｐ
ＬＤＤはレジスタ１７５に電位ＶＤＤを供給する配線である。電位ＶＤＤは電源電位であ
る。また、ノードＮ１等の波形において、ハッチングで示されている箇所は、論理が“Ｈ
”か“Ｌ”か定まらない不定値であることを示している。
【0150】
期間Ｔ１では、スキャンチェーンレジスタ部２３１、２３２をスキャン動作させて、それ
ぞれにデータを書き込んでいる。この間、信号ＳＶＡ１、ＳＶＡ２は“Ｌ”であり、スキ
ャンクロック信号ＳＣＫ１、ＳＣＫ２はアクティブである。したがって、セレクタ４０に
よって、ノードＳＤＩ１とフリップフロップ回路４１の入力ノード間が導通され、セレク
タ４５によって、ノードＳＤＩ２とフリップフロップ回路４６の入力ノード間が導通され
る。
ぞれにデータを書き込んでいる。この間、信号ＳＶＡ１、ＳＶＡ２は“Ｌ”であり、スキ
ャンクロック信号ＳＣＫ１、ＳＣＫ２はアクティブである。したがって、セレクタ４０に
よって、ノードＳＤＩ１とフリップフロップ回路４１の入力ノード間が導通され、セレク
タ４５によって、ノードＳＤＩ２とフリップフロップ回路４６の入力ノード間が導通され
る。
【0151】
スキャンチェーンレジスタ部２３１のＮ段のレジスタ２３６にデータを書き込むため、ス
キャンクロック信号ＳＣＫ１に同期して、ノードＳＣＩＮ１のデータが更新される。レジ
スタ２３６［ｋ］（ｋは１以上Ｎ以下の整数）において、スキャンクロック信号ＳＣＫ１
の立ち上がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータが更新され、スキャンク
ロック信号ＳＣＫ１の立ち下がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータによ
って、ノードＮ１［ｋ＋１］のデータが更新される。スキャンクロック信号ＳＣＫ１がト
グルを繰り返すことで、ノードＳＣＩＮ１のデータが各段のレジスタ２３６をシフトして
いく。
キャンクロック信号ＳＣＫ１に同期して、ノードＳＣＩＮ１のデータが更新される。レジ
スタ２３６［ｋ］（ｋは１以上Ｎ以下の整数）において、スキャンクロック信号ＳＣＫ１
の立ち上がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータが更新され、スキャンク
ロック信号ＳＣＫ１の立ち下がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータによ
って、ノードＮ１［ｋ＋１］のデータが更新される。スキャンクロック信号ＳＣＫ１がト
グルを繰り返すことで、ノードＳＣＩＮ１のデータが各段のレジスタ２３６をシフトして
いく。
【0152】
スキャンチェーンレジスタ部２３２のシフト動作も、スキャンチェーンレジスタ部２３１
と同様に実行される。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノ
ードＳＤＯ２のデータが更新される。
と同様に実行される。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノ
ードＳＤＯ２のデータが更新される。
【0153】
期間Ｔ２では、レジスタ部２３０のデータの更新動作が行われる。信号ＬＤＡ１が“Ｈ”
に遷移することで、ＭＵＸ３１［ｋ］によって、ノードＳＤＯ１［ｋ］とラッチ回路３０
［ｋ］の入力ノード間が導通される。ラッチ回路３０［ｋ］は、レジスタ２３６［ｋ］が
保持するデータＤｋを格納する。ノードＱ［ｋ］、Ａ［ｋ］からはデータＤｋが出力され
る。つまり、信号ＬＤＡ１を“Ｈ”にすることで、スキャンチェーンレジスタ部２３１が
保持しているデータＤ１乃至ＤＮが、レジスタ部２３０に一括してロードされる。これに
より、画像処理部１６０、およびタイミングコントローラ１７３が使用するパラメータな
どを一括して変更することができる。
に遷移することで、ＭＵＸ３１［ｋ］によって、ノードＳＤＯ１［ｋ］とラッチ回路３０
［ｋ］の入力ノード間が導通される。ラッチ回路３０［ｋ］は、レジスタ２３６［ｋ］が
保持するデータＤｋを格納する。ノードＱ［ｋ］、Ａ［ｋ］からはデータＤｋが出力され
る。つまり、信号ＬＤＡ１を“Ｈ”にすることで、スキャンチェーンレジスタ部２３１が
保持しているデータＤ１乃至ＤＮが、レジスタ部２３０に一括してロードされる。これに
より、画像処理部１６０、およびタイミングコントローラ１７３が使用するパラメータな
どを一括して変更することができる。
【0154】
スキャンチェーンレジスタ部２３２が保持しているデータによって、レジスタ部２３０の
データを更新する場合は、信号ＬＤＡ１を“Ｌ”に維持し、信号ＬＤＡ２を“Ｈ”にすれ
ばよい。
データを更新する場合は、信号ＬＤＡ１を“Ｌ”に維持し、信号ＬＤＡ２を“Ｈ”にすれ
ばよい。
【0155】
なお、期間Ｔ２で、スキャンクロック信号ＳＣＫ１および信号ＳＶＡ１が“Ｌ”になるこ
とで、ノードＮ１［１］とノードＳＣＩＮ１間が導通されるため、ノードＮ１［１］の電
位は、ノードＳＣＩＮ１の電位に応じて変化する。同様に、スキャンクロック信号ＳＣＫ
２および信号ＳＶＡ２が“Ｌ”になることで、ノードＮ２［１］の電位は、ノードＳＣＩ
Ｎ２の電位に応じて変化する。
とで、ノードＮ１［１］とノードＳＣＩＮ１間が導通されるため、ノードＮ１［１］の電
位は、ノードＳＣＩＮ１の電位に応じて変化する。同様に、スキャンクロック信号ＳＣＫ
２および信号ＳＶＡ２が“Ｌ”になることで、ノードＮ２［１］の電位は、ノードＳＣＩ
Ｎ２の電位に応じて変化する。
【0156】
期間Ｔ３では、レジスタ１７５は通常動作を行っている。ノードＱ［１］乃至Ｑ［Ｎ］か
ら、期間Ｔ２で書き込まれたデータＤ１乃至ＤＮを出力する。この間、スキャンチェーン
レジスタ部２３１をスキャン動作させて、スキャンチェーンレジスタ部２３１のデータ変
更を行ってもよい。スキャンチェーンレジスタ部２３１のデータを変更した後、信号ＬＤ
Ａ１を“Ｈ”にすることで、レジスタ部２３０のデータを書き換えてもよい。スキャンチ
ェーンレジスタ部２３２についても同様である。
ら、期間Ｔ２で書き込まれたデータＤ１乃至ＤＮを出力する。この間、スキャンチェーン
レジスタ部２３１をスキャン動作させて、スキャンチェーンレジスタ部２３１のデータ変
更を行ってもよい。スキャンチェーンレジスタ部２３１のデータを変更した後、信号ＬＤ
Ａ１を“Ｈ”にすることで、レジスタ部２３０のデータを書き換えてもよい。スキャンチ
ェーンレジスタ部２３２についても同様である。
【0157】
期間Ｔ１０では、パワーゲーティング動作が行われる。パワーゲーティング動作は、レジ
スタ１７５のバックアップ動作、電源オフ動作、レジスタ１７５のリカバリ動作に大別さ
れる。
スタ１７５のバックアップ動作、電源オフ動作、レジスタ１７５のリカバリ動作に大別さ
れる。
【0158】
期間Ｔ４では、レジスタ１７５のバックアップ動作が行われる。まず、信号ＳＶＡ１を“
Ｈ”にし、その後、スキャンクロック信号ＳＣＫ１を“Ｈ”にすることで、レジスタ部２
３０が格納しているデータＤ１乃至ＤＮを、スキャンチェーンレジスタ部２３１のフリッ
プフロップ回路４１に書き込む。図１１の例では、信号の制御を簡単化するため、スキャ
ンクロック信号ＳＣＫ２をスキャンクロック信号ＳＣＫ１と共に、“Ｈ”にしているが、
“Ｌ”で維持してもよい。
Ｈ”にし、その後、スキャンクロック信号ＳＣＫ１を“Ｈ”にすることで、レジスタ部２
３０が格納しているデータＤ１乃至ＤＮを、スキャンチェーンレジスタ部２３１のフリッ
プフロップ回路４１に書き込む。図１１の例では、信号の制御を簡単化するため、スキャ
ンクロック信号ＳＣＫ２をスキャンクロック信号ＳＣＫ１と共に、“Ｈ”にしているが、
“Ｌ”で維持してもよい。
【0159】
信号ＳＶＡ１が“Ｈ”になることで、セレクタ４０はラッチ回路３０のノードＡとフリッ
プフロップ回路４１の入力ノード間を導通する。スキャンクロック信号ＳＣＫ１が“Ｌ”
であるため、フリップフロップ回路４１のノードＮ１にノードＡのデータが書き込まれる
。スキャンクロック信号ＳＣＫ１が“Ｈ”に遷移することで、ノードＮ１とノードＡ間が
非導通状態になり、かつノードＮ１［１］とノードＳＣＩＮ１間が非導通状態になる。
プフロップ回路４１の入力ノード間を導通する。スキャンクロック信号ＳＣＫ１が“Ｌ”
であるため、フリップフロップ回路４１のノードＮ１にノードＡのデータが書き込まれる
。スキャンクロック信号ＳＣＫ１が“Ｈ”に遷移することで、ノードＮ１とノードＡ間が
非導通状態になり、かつノードＮ１［１］とノードＳＣＩＮ１間が非導通状態になる。
【0160】
なお、レジスタ部２３０が格納しているデータが、スキャンチェーンレジスタ部２３２か
らロードされたデータである場合、レジスタ部２３０のデータはスキャンチェーンレジス
タ部２３２でバックアップされる。この場合は、信号ＳＶＡ２を“Ｈ”にし、その後、ス
キャンクロック信号ＳＣＫ２を“Ｈ”にする。
らロードされたデータである場合、レジスタ部２３０のデータはスキャンチェーンレジス
タ部２３２でバックアップされる。この場合は、信号ＳＶＡ２を“Ｈ”にし、その後、ス
キャンクロック信号ＳＣＫ２を“Ｈ”にする。
【0161】
次に、スキャンチェーンレジスタ部２３１、２３２のバックアップ動作が行われる。この
間、信号ＳＶＢ１、ＳＶＢ２を“Ｈ”にする。信号ＳＶＢ１が“Ｈ”になることで、フリ
ップフロップ回路４１のノードＮ１、ＮＢ１のデータが保持回路４２のノードＳＮ１、Ｓ
Ｎ２に書き込まれる。信号ＳＶＢ２が“Ｈ”になることで、フリップフロップ回路４６の
ノードＮ１、ＮＢ１のデータが保持回路４７のノードＳＮ３、ＳＮ４に書き込まれる。
間、信号ＳＶＢ１、ＳＶＢ２を“Ｈ”にする。信号ＳＶＢ１が“Ｈ”になることで、フリ
ップフロップ回路４１のノードＮ１、ＮＢ１のデータが保持回路４２のノードＳＮ１、Ｓ
Ｎ２に書き込まれる。信号ＳＶＢ２が“Ｈ”になることで、フリップフロップ回路４６の
ノードＮ１、ＮＢ１のデータが保持回路４７のノードＳＮ３、ＳＮ４に書き込まれる。
【0162】
信号ＳＶＢ１、ＳＶＢ２を“Ｌ”にすることで、レジスタ１７５のバックアップ動作が終
了する。
了する。
【0163】
期間Ｔ５は、電源オフ動作が行われる。配線ＰＬＤＤへの電位ＶＤＤの供給を停止する。
配線ＰＬＤＤは徐々に放電される。配線ＰＬＤＤの電位が低下するため、ラッチ回路３０
、フリップフロップ回路４１、４６のデータは消失するが、保持回路４２、４７のデータ
は消失しない。
配線ＰＬＤＤは徐々に放電される。配線ＰＬＤＤの電位が低下するため、ラッチ回路３０
、フリップフロップ回路４１、４６のデータは消失するが、保持回路４２、４７のデータ
は消失しない。
【0164】
期間Ｔ６は、スキャンチェーンレジスタ部２３１、２３２のリカバリ動作が行われる。ま
ず、配線ＰＬＤＤに電位ＶＤＤの供給を開始する。配線ＰＬＤＤの電位は上昇し、やがて
電位ＶＤＤになる。
ず、配線ＰＬＤＤに電位ＶＤＤの供給を開始する。配線ＰＬＤＤの電位は上昇し、やがて
電位ＶＤＤになる。
【0165】
次に、信号ＬＤＢ１、ＬＤＢ２を“Ｈ”にし、かつスキャンクロック信号ＳＣＫ１、ＳＣ
Ｋ２を１クロック入力する。信号ＬＤＢ１が“Ｈ”になることで、保持回路４２は、ノー
ドＳＮ１、ＳＮ２のデータをフリップフロップ回路４１のノードＮ１、ＮＢ１に書き込む
。スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＮ１のデータが
ノードＳＤＯ１に入力される。信号ＬＤＢ２が“Ｈ”になることで、保持回路４７は、ノ
ードＳＮ３、ＳＮ４のデータを、フリップフロップ回路４６のノードＮ２、ＮＢ２に書き
込む。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＮ２のデー
タはノードＳＤＯ２に入力される。
Ｋ２を１クロック入力する。信号ＬＤＢ１が“Ｈ”になることで、保持回路４２は、ノー
ドＳＮ１、ＳＮ２のデータをフリップフロップ回路４１のノードＮ１、ＮＢ１に書き込む
。スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＮ１のデータが
ノードＳＤＯ１に入力される。信号ＬＤＢ２が“Ｈ”になることで、保持回路４７は、ノ
ードＳＮ３、ＳＮ４のデータを、フリップフロップ回路４６のノードＮ２、ＮＢ２に書き
込む。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＮ２のデー
タはノードＳＤＯ２に入力される。
【0166】
信号ＬＤＢ１、ＬＤＢ２を“Ｌ”にすることで、リカバリ動作が終了する。
【0167】
期間Ｔ７では、レジスタ部２３０のリカバリ動作が行われる。期間Ｔ３の状態にレジスタ
部２３０を復帰させるため、信号ＬＤＡ１を“Ｈ”にする。期間Ｔ７のリカバリ動作は、
期間Ｔ３のレジスタ部２３０のデータ更新動作と同じ動作であり、スキャンチェーンレジ
スタ部２３１が保持しているデータＤ１乃至ＤＮが、一括してレジスタ部２３０にロード
される。信号ＬＤＡ１を“Ｌ”にすることで、リカバリ動作が終了する。
部２３０を復帰させるため、信号ＬＤＡ１を“Ｈ”にする。期間Ｔ７のリカバリ動作は、
期間Ｔ３のレジスタ部２３０のデータ更新動作と同じ動作であり、スキャンチェーンレジ
スタ部２３１が保持しているデータＤ１乃至ＤＮが、一括してレジスタ部２３０にロード
される。信号ＬＤＡ１を“Ｌ”にすることで、リカバリ動作が終了する。
【0168】
期間Ｔ８ではレジスタ１７５は通常動作を行い、ノードＱ［１］乃至Ｑ［Ｎ］から、期間
Ｔ７で書き込まれたデータＤ１乃至ＤＮを出力する。
Ｔ７で書き込まれたデータＤ１乃至ＤＮを出力する。
【0169】
＜＜動作例＞＞
表示装置１００に関するコントローラＩＣ１１５とレジスタ１７５の動作例について、出
荷前と、表示装置１００を有する電子機器の起動時、および通常動作時に分けて説明する
。
表示装置１００に関するコントローラＩＣ１１５とレジスタ１７５の動作例について、出
荷前と、表示装置１００を有する電子機器の起動時、および通常動作時に分けて説明する
。
【0170】
＜出荷前＞
出荷前には、表示装置１００の仕様等に関するパラメータを、レジスタ１７５に格納する
。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ
１７３が各種タイミング信号の波形生成に用いるパラメータ、折り曲げ線９０４の位置（
第１表示領域９０５ａと第２表示領域９０５ｂの範囲）、ソースドライバ１８０に画素１
０を流れる電流を検出する電流検出回路を備えている場合、ＥＬ補正回路１６４の補正デ
ータ等がある。これらのパラメータは、レジスタ１７５以外に、専用のＲＯＭを設けて格
納してもよい。
出荷前には、表示装置１００の仕様等に関するパラメータを、レジスタ１７５に格納する
。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ
１７３が各種タイミング信号の波形生成に用いるパラメータ、折り曲げ線９０４の位置（
第１表示領域９０５ａと第２表示領域９０５ｂの範囲）、ソースドライバ１８０に画素１
０を流れる電流を検出する電流検出回路を備えている場合、ＥＬ補正回路１６４の補正デ
ータ等がある。これらのパラメータは、レジスタ１７５以外に、専用のＲＯＭを設けて格
納してもよい。
【0171】
＜起動時＞
表示装置１００を有する電子機器９００の起動時には、使用者が設定したパラメータがホ
スト１４０より送られ、レジスタ１７５に格納される。これらのパラメータには、例えば
、表示の輝度や色調、タッチセンサの感度、省エネルギー設定（表示を暗くする、または
表示を消す、までの時間）、また、ガンマ補正のカーブやテーブル等がある。なお、当該
パラメータをレジスタ１７５に格納する際、コントローラ１５４からレジスタ１７５に、
スキャンクロック信号と、スキャンクロック信号に同期した当該パラメータに相当するデ
ータが送信される。
表示装置１００を有する電子機器９００の起動時には、使用者が設定したパラメータがホ
スト１４０より送られ、レジスタ１７５に格納される。これらのパラメータには、例えば
、表示の輝度や色調、タッチセンサの感度、省エネルギー設定（表示を暗くする、または
表示を消す、までの時間）、また、ガンマ補正のカーブやテーブル等がある。なお、当該
パラメータをレジスタ１７５に格納する際、コントローラ１５４からレジスタ１７５に、
スキャンクロック信号と、スキャンクロック信号に同期した当該パラメータに相当するデ
ータが送信される。
【0172】
＜通常動作＞
通常動作時には、使用者が設定を変更する際、パラメータがホスト１４０より送られ、レ
ジスタ１７５に格納される。変更されるパラメータは、電子機器９００の起動時と同様で
あるため、説明を援用する。
通常動作時には、使用者が設定を変更する際、パラメータがホスト１４０より送られ、レ
ジスタ１７５に格納される。変更されるパラメータは、電子機器９００の起動時と同様で
あるため、説明を援用する。
【0173】
また、コントローラ１５４は、センサコントローラ１５３より送られる、光センサ１４３
ａ乃至１４３ｃ、光センサ１４４ａ乃至１４４ｃ、または角度センサ１４６の信号をモニ
タしている。例えば、コントローラ１５４は、使用者が設定した輝度や色調のパラメータ
と、光センサ１４３ａ乃至１４３ｃの信号を計算し、得られたデータをスキャンチェーン
レジスタ部２３１に格納する。前記データは、画像処理部１６０が第１表示領域９０５ａ
に表示する画像データを処理する際、スキャンチェーンレジスタ部２３１からレジスタ部
２３０へロードされ、画像処理部１６０の処理内容が制御される。
ａ乃至１４３ｃ、光センサ１４４ａ乃至１４４ｃ、または角度センサ１４６の信号をモニ
タしている。例えば、コントローラ１５４は、使用者が設定した輝度や色調のパラメータ
と、光センサ１４３ａ乃至１４３ｃの信号を計算し、得られたデータをスキャンチェーン
レジスタ部２３１に格納する。前記データは、画像処理部１６０が第１表示領域９０５ａ
に表示する画像データを処理する際、スキャンチェーンレジスタ部２３１からレジスタ部
２３０へロードされ、画像処理部１６０の処理内容が制御される。
【0174】
同様に、例えば、コントローラ１５４は、使用者が設定した輝度や色調のパラメータと、
光センサ１４４ａ乃至１４４ｃの信号を計算し、得られたデータをスキャンチェーンレジ
スタ部２３２に格納する。前記データは、画像処理部１６０が第２表示領域９０５ｂに表
示する画像データを処理する際、スキャンチェーンレジスタ部２３２からレジスタ部２３
０へロードされ、画像処理部１６０の処理内容が制御される。
光センサ１４４ａ乃至１４４ｃの信号を計算し、得られたデータをスキャンチェーンレジ
スタ部２３２に格納する。前記データは、画像処理部１６０が第２表示領域９０５ｂに表
示する画像データを処理する際、スキャンチェーンレジスタ部２３２からレジスタ部２３
０へロードされ、画像処理部１６０の処理内容が制御される。
【0175】
このように、折り畳みが可能な電子機器の場合、第１表示領域９０５ａと第２表示領域９
０５ｂの向きが異なり、光１４５の当たり方が異なる場合があるが、第１表示領域９０５
ａと第２表示領域９０５ｂのそれぞれにおいて、適切な輝度や色調とすることができる。
０５ｂの向きが異なり、光１４５の当たり方が異なる場合があるが、第１表示領域９０５
ａと第２表示領域９０５ｂのそれぞれにおいて、適切な輝度や色調とすることができる。
【0176】
以下、通常動作を、動画等を表示している状態、静止画を表示中でＩＤＳ駆動が可能な状
態、表示を行わない状態等に分けて説明する。
態、表示を行わない状態等に分けて説明する。
【0177】
動画等を表示している状態は、画像処理部１６０、およびタイミングコントローラ１７３
等は動作中であるが、レジスタ１７５のデータ変更は、スキャンチェーンレジスタ部２３
１、２３２に対して行われるため、画像処理部１６０等への影響はない。スキャンチェー
ンレジスタ部２３１、２３２のデータ変更が終わった後、スキャンチェーンレジスタ部２
３１、２３２のデータをレジスタ部２３０へ一括してロードすることで、レジスタ１７５
のデータ変更が完了する。また、画像処理部１６０等は当該データに対応した動作に切り
替わる。
等は動作中であるが、レジスタ１７５のデータ変更は、スキャンチェーンレジスタ部２３
１、２３２に対して行われるため、画像処理部１６０等への影響はない。スキャンチェー
ンレジスタ部２３１、２３２のデータ変更が終わった後、スキャンチェーンレジスタ部２
３１、２３２のデータをレジスタ部２３０へ一括してロードすることで、レジスタ１７５
のデータ変更が完了する。また、画像処理部１６０等は当該データに対応した動作に切り
替わる。
【0178】
静止画を表示中でＩＤＳ駆動が可能な状態では、レジスタ１７５は、例えば、領域１９０
内の他の回路と同様、パワーゲーティングすることができる。この場合、パワーゲーティ
ングの前に、スキャンチェーンレジスタ部２３１、２３２が有するレジスタ２３６、２３
７内では、信号ＳＶＢ１、ＳＶＢ２に従い、フリップフロップ回路４１および４６が保持
するデータを、保持回路４２および４７に格納する作業が行われる。
内の他の回路と同様、パワーゲーティングすることができる。この場合、パワーゲーティ
ングの前に、スキャンチェーンレジスタ部２３１、２３２が有するレジスタ２３６、２３
７内では、信号ＳＶＢ１、ＳＶＢ２に従い、フリップフロップ回路４１および４６が保持
するデータを、保持回路４２および４７に格納する作業が行われる。
【0179】
パワーゲーティングから復帰する際は、信号ＬＤＢ１、ＬＤＢ２に従い、保持回路４２お
よび４７が保持しているデータをフリップフロップ回路４１および４６にロードし、信号
ＬＤＡ１に従い、フリップフロップ回路４１のデータをレジスタ部２３０にロードする。
または、信号ＬＤＡ２に従い、フリップフロップ回路４６のデータをレジスタ部２３０に
ロードする。
よび４７が保持しているデータをフリップフロップ回路４１および４６にロードし、信号
ＬＤＡ１に従い、フリップフロップ回路４１のデータをレジスタ部２３０にロードする。
または、信号ＬＤＡ２に従い、フリップフロップ回路４６のデータをレジスタ部２３０に
ロードする。
【0180】
このようにして、パワーゲーティング前と同じ状態で、レジスタ１７５のデータは有効と
なる。なお、パワーゲーティングの状態であっても、ホスト１４０よりレジスタ１７５の
パラメータ変更要求があった場合、レジスタ１７５のパワーゲーティングを解除し、パラ
メータを変更することができる。
なる。なお、パワーゲーティングの状態であっても、ホスト１４０よりレジスタ１７５の
パラメータ変更要求があった場合、レジスタ１７５のパワーゲーティングを解除し、パラ
メータを変更することができる。
【0181】
表示を行わない状態では、例えば、領域１９０内の回路（レジスタ１７５を含む）は、パ
ワーゲーティングすることができる。この場合、ホスト１４０も停止することがあるが、
フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、パワーゲーティング
から復帰する際には、ホスト１４０の復帰を待たずに、パワーゲーティング前の表示（静
止画）を行うことができる。
ワーゲーティングすることができる。この場合、ホスト１４０も停止することがあるが、
フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、パワーゲーティング
から復帰する際には、ホスト１４０の復帰を待たずに、パワーゲーティング前の表示（静
止画）を行うことができる。
【0182】
例えば、電子機器９００に角度センサ１４６を適用する場合、角度センサ１４６の信号に
よって、電子機器９００が折りたたまれ、表示装置１００の表示面が使用されないことが
検出されたとき、領域１９０内の回路に加えて、センサコントローラ１５３、およびタッ
チセンサコントローラ１８４等をパワーゲーティングすることができる。
よって、電子機器９００が折りたたまれ、表示装置１００の表示面が使用されないことが
検出されたとき、領域１９０内の回路に加えて、センサコントローラ１５３、およびタッ
チセンサコントローラ１８４等をパワーゲーティングすることができる。
【0183】
電子機器９００が折りたたまれたとき、ホスト１４０の規格によっては、ホスト１４０が
停止する場合がある。ホスト１４０が停止した状態で、電子機器９００が再び展開されて
も、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、ホスト１４０か
ら画像データ、各種制御信号等が送られる前に、フレームメモリ１５１内の画像データを
表示することができる。
停止する場合がある。ホスト１４０が停止した状態で、電子機器９００が再び展開されて
も、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、ホスト１４０か
ら画像データ、各種制御信号等が送られる前に、フレームメモリ１５１内の画像データを
表示することができる。
【0184】
このように、レジスタ１７５はスキャンチェーンレジスタ部２３１、２３２とレジスタ部
２３０を有し、スキャンチェーンレジスタ部２３１、２３２に対してデータ変更を行うこ
とで、画像処理部１６０およびタイミングコントローラ１７３等へ影響を与えることなく
、スムーズなデータ変更を行うことができる。また、スキャンチェーンレジスタ部２３１
、２３２の各レジスタ２３６、２３７は、保持回路４２、４７を有し、パワーゲーティン
グ状態への移行と復帰を円滑に行うことができる。
２３０を有し、スキャンチェーンレジスタ部２３１、２３２に対してデータ変更を行うこ
とで、画像処理部１６０およびタイミングコントローラ１７３等へ影響を与えることなく
、スムーズなデータ変更を行うことができる。また、スキャンチェーンレジスタ部２３１
、２３２の各レジスタ２３６、２３７は、保持回路４２、４７を有し、パワーゲーティン
グ状態への移行と復帰を円滑に行うことができる。
【0185】
＜コントローラＩＣの他の構成例＞
以下に、コントローラＩＣの他の構成例を説明する。
以下に、コントローラＩＣの他の構成例を説明する。
【0186】
図１２に、ソースドライバを内蔵しないコントローラＩＣの構成例を示す。図１２に示す
コントローラＩＣ１１７は、コントローラＩＣ１１５の変形例であり、領域１９１を有す
る。コントローラ１５４は、領域１９１内の回路への電源供給を制御する。
コントローラＩＣ１１７は、コントローラＩＣ１１５の変形例であり、領域１９１を有す
る。コントローラ１５４は、領域１９１内の回路への電源供給を制御する。
【0187】
コントローラＩＣ１１７には、ソースドライバ１８０が設けられていない。そのため、表
示ユニット１１０は、ソースドライバＩＣ１８６を有する。ソースドライバＩＣ１８６の
数は、画素アレイ１１１の画素数に応じて決定される。
示ユニット１１０は、ソースドライバＩＣ１８６を有する。ソースドライバＩＣ１８６の
数は、画素アレイ１１１の画素数に応じて決定される。
【0188】
ソースドライバの構成はこれに限定されない。ゲートドライバ１１３、１１４と同様に、
画素アレイ１１１の基板上にソースドライバを作製してもよい。また、コントローラＩＣ
１１７に、ＴＳドライバ１２６およびセンス回路１２７の一方または双方を設けてもよい
。コントローラＩＣ１１５も同様である。
画素アレイ１１１の基板上にソースドライバを作製してもよい。また、コントローラＩＣ
１１７に、ＴＳドライバ１２６およびセンス回路１２７の一方または双方を設けてもよい
。コントローラＩＣ１１５も同様である。
【0189】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【0190】
（実施の形態２）
本実施の形態では、表示ユニット１１０の構成例について、断面図を用いて説明する。
本実施の形態では、表示ユニット１１０の構成例について、断面図を用いて説明する。
【0191】
【0192】
表示ユニットは、基板３５１と基板３６１の間に、絶縁層２２０を有する。また基板３５
１と絶縁層２２０の間に、発光素子３６０、トランジスタ２０１、トランジスタ２０５、
トランジスタ２０６、着色層１３４等を有する。また絶縁層２２０と基板３６１の間に、
液晶素子３４０、着色層１３５等を有する。また基板３６１と絶縁層２２０は接着層１６
８を介して接着され、基板３５１と絶縁層２２０は接着層１６９を介して接着されている
。
１と絶縁層２２０の間に、発光素子３６０、トランジスタ２０１、トランジスタ２０５、
トランジスタ２０６、着色層１３４等を有する。また絶縁層２２０と基板３６１の間に、
液晶素子３４０、着色層１３５等を有する。また基板３６１と絶縁層２２０は接着層１６
８を介して接着され、基板３５１と絶縁層２２０は接着層１６９を介して接着されている
。
【0193】
着色層１３４には、赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）等を透過する、原色系の
カラーフィルタを用いることができる。一方、着色層１３５には、シアン（Ｃ）、マゼン
タ（Ｍ）、イエロー（Ｙ）等を透過する、補色系のカラーフィルタを用いることができる
。
カラーフィルタを用いることができる。一方、着色層１３５には、シアン（Ｃ）、マゼン
タ（Ｍ）、イエロー（Ｙ）等を透過する、補色系のカラーフィルタを用いることができる
。
【0194】
トランジスタ２０６は、液晶素子３４０と電気的に接続し、トランジスタ２０５は、発光
素子３６０と電気的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも
絶縁層２２０の基板３５１側の面上に形成されているため、これらを同一の工程を用いて
作製することができる。
素子３６０と電気的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも
絶縁層２２０の基板３５１側の面上に形成されているため、これらを同一の工程を用いて
作製することができる。
【0195】
基板３６１には、着色層１３５、遮光層１３６、絶縁層２１８、および液晶素子３４０の
共通電極として機能する導電層３１３、配向膜１３３ｂ、絶縁層１１８等が設けられてい
る。絶縁層１１８は、液晶素子３４０のセルギャップを保持するためのスペーサとして機
能する。
共通電極として機能する導電層３１３、配向膜１３３ｂ、絶縁層１１８等が設けられてい
る。絶縁層１１８は、液晶素子３４０のセルギャップを保持するためのスペーサとして機
能する。
【0196】
絶縁層２２０の基板３５１側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層
２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トラ
ンジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、および絶縁層２
１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１
５が設けられている。絶縁層２１４および絶縁層２１５は、平坦化層としての機能を有す
る。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、
絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であっ
てもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１
４は、不要であれば設けなくてもよい。
２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トラ
ンジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、および絶縁層２
１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１
５が設けられている。絶縁層２１４および絶縁層２１５は、平坦化層としての機能を有す
る。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、
絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であっ
てもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１
４は、不要であれば設けなくてもよい。
【0197】
また、トランジスタ２０１、トランジスタ２０５、およびトランジスタ２０６は、一部が
ゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層
２２２、半導体層２３９を有する。ここでは、同一の導電膜を加工して得られる複数の層
に、同じハッチングパターンを付している。
ゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層
２２２、半導体層２３９を有する。ここでは、同一の導電膜を加工して得られる複数の層
に、同じハッチングパターンを付している。
【0198】
液晶素子３４０は反射型の液晶素子である。液晶素子３４０は、導電層３１１ａ、液晶３
１２、導電層３１３が積層された積層構造を有する。また、導電層３１１ａの基板３５１
側に接して、可視光を反射する導電層３１１ｂが設けられている。導電層３１１ｂは開口
２５１を有する。また、導電層３１１ａおよび導電層３１３は可視光を透過する材料を含
む。また、液晶３１２と導電層３１１ａの間に配向膜１３３ａが設けられ、液晶３１２と
導電層３１３の間に配向膜１３３ｂが設けられている。また、基板３６１の外側の面には
、偏光板１３０を有する。
１２、導電層３１３が積層された積層構造を有する。また、導電層３１１ａの基板３５１
側に接して、可視光を反射する導電層３１１ｂが設けられている。導電層３１１ｂは開口
２５１を有する。また、導電層３１１ａおよび導電層３１３は可視光を透過する材料を含
む。また、液晶３１２と導電層３１１ａの間に配向膜１３３ａが設けられ、液晶３１２と
導電層３１３の間に配向膜１３３ｂが設けられている。また、基板３６１の外側の面には
、偏光板１３０を有する。
【0199】
液晶素子３４０において、導電層３１１ｂは可視光を反射する機能を有し、導電層３１３
は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板１３０により
偏光され、導電層３１３、液晶３１２を透過し、導電層３１１ｂで反射する。そして、液
晶３１２および導電層３１３を再度透過して、偏光板１３０に達する。このとき、導電層
３１１ｂと導電層３１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を
制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御する
ことができる。また光は着色層１３５によって特定の波長領域以外の光が吸収されること
により、取り出される光は、例えば赤色を呈する光となる。
は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板１３０により
偏光され、導電層３１３、液晶３１２を透過し、導電層３１１ｂで反射する。そして、液
晶３１２および導電層３１３を再度透過して、偏光板１３０に達する。このとき、導電層
３１１ｂと導電層３１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を
制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御する
ことができる。また光は着色層１３５によって特定の波長領域以外の光が吸収されること
により、取り出される光は、例えば赤色を呈する光となる。
【0200】
発光素子３６０は、ボトムエミッション型の発光素子である。発光素子３６０は、絶縁層
２２０側から導電層１９９、ＥＬ層１９２、および導電層１９３ｂの順に積層された積層
構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１
９３ｂは可視光を反射する材料を含み、導電層１９９および導電層１９３ａは可視光を透
過する材料を含む。発光素子３６０が発する光は、着色層１３４、絶縁層２２０、開口２
５１、導電層３１３等を介して、基板３６１側に射出される。
２２０側から導電層１９９、ＥＬ層１９２、および導電層１９３ｂの順に積層された積層
構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１
９３ｂは可視光を反射する材料を含み、導電層１９９および導電層１９３ａは可視光を透
過する材料を含む。発光素子３６０が発する光は、着色層１３４、絶縁層２２０、開口２
５１、導電層３１３等を介して、基板３６１側に射出される。
【0201】
ここで、図１３に示すように、開口２５１には可視光を透過する導電層３１１ａが設けら
れていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の領
域と同様に液晶３１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、
意図しない光が漏れてしまうことを抑制できる。
れていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の領
域と同様に液晶３１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、
意図しない光が漏れてしまうことを抑制できる。
【0202】
ここで、基板３６１の外側の面に配置する偏光板１３０として直線偏光板を用いてもよい
が、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長
位相差板を積層したものを用いることができる。これにより、外光反射を抑制することが
できる。また、外光反射を抑制するために光拡散板を設けてもよい。また、偏光板の種類
に応じて、液晶素子３４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整す
ることで、所望のコントラストが実現されるようにすればよい。
が、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長
位相差板を積層したものを用いることができる。これにより、外光反射を抑制することが
できる。また、外光反射を抑制するために光拡散板を設けてもよい。また、偏光板の種類
に応じて、液晶素子３４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整す
ることで、所望のコントラストが実現されるようにすればよい。
【0203】
導電層１９９の端部を覆う絶縁層２１６上には、絶縁層２１７が設けられている。絶縁層
２１７は、絶縁層２２０と基板３５１が必要以上に接近することを抑制するスペーサとし
ての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマスク）を
用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有
していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。
２１７は、絶縁層２２０と基板３５１が必要以上に接近することを抑制するスペーサとし
ての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマスク）を
用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有
していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。
【0204】
トランジスタ２０５のソースまたはドレインの一方は、導電層２２４を介して発光素子３
６０の導電層１９９と電気的に接続されている。
６０の導電層１９９と電気的に接続されている。
【0205】
トランジスタ２０６のソースまたはドレインの一方は、接続部２０７を介して導電層３１
１ｂと電気的に接続されている。導電層３１１ｂと導電層３１１ａは接して設けられ、こ
れらは電気的に接続されている。ここで、接続部２０７は、絶縁層２２０に設けられた開
口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。
１ｂと電気的に接続されている。導電層３１１ｂと導電層３１１ａは接して設けられ、こ
れらは電気的に接続されている。ここで、接続部２０７は、絶縁層２２０に設けられた開
口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。
【0206】
基板３５１と基板３６１が重ならない領域には、接続部２０４が設けられている。接続部
２０４は、接続層２４２を介してＦＰＣ３７２と電気的に接続されている。接続部２０４
は接続部２０７と同様の構成を有している。接続部２０４の上面は、導電層３１１ａと同
一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦＰ
Ｃ３７２とを接続層２４２を介して電気的に接続することができる。
２０４は、接続層２４２を介してＦＰＣ３７２と電気的に接続されている。接続部２０４
は接続部２０７と同様の構成を有している。接続部２０４の上面は、導電層３１１ａと同
一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦＰ
Ｃ３７２とを接続層２４２を介して電気的に接続することができる。
【0207】
接着層１６８が設けられる一部の領域には、接続部２５２が設けられている。接続部２５
２において、導電層３１１ａと同一の導電膜を加工して得られた導電層と、導電層３１３
の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形
成された導電層３１３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号ま
たは電位を、接続部２５２を介して供給することができる。
２において、導電層３１１ａと同一の導電膜を加工して得られた導電層と、導電層３１３
の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形
成された導電層３１３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号ま
たは電位を、接続部２５２を介して供給することができる。
【0208】
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子として
は、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることがで
きる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。また
ニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用
いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用
いることが好ましい。このとき導電性の粒子である接続体２４３は、図１３に示すように
上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気
的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの
不具合の発生を抑制することができる。
は、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることがで
きる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。また
ニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用
いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用
いることが好ましい。このとき導電性の粒子である接続体２４３は、図１３に示すように
上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気
的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの
不具合の発生を抑制することができる。
【0209】
接続体２４３は、接着層１６８に覆われるように配置することが好ましい。例えば硬化前
の接着層１６８に接続体２４３を散布すればよい。
の接着層１６８に接続体２４３を散布すればよい。
【0210】
図１３では、回路３６４の例としてトランジスタ２０１が設けられている例を示している
。
。
【0211】
図１３では、トランジスタ２０１およびトランジスタ２０５の例として、チャネルが形成
される半導体層２３９を２つのゲートで挟持する構成が適用されている。一方のゲートは
導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３９と重なる導電
層２２３により構成されている。このような構成とすることで、トランジスタのしきい値
電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を
供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトラ
ンジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させるこ
とができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路
部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用するこ
とで、表示ユニットを大型化、または高精細化したときに配線数が増大したとしても、各
配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
される半導体層２３９を２つのゲートで挟持する構成が適用されている。一方のゲートは
導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３９と重なる導電
層２２３により構成されている。このような構成とすることで、トランジスタのしきい値
電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を
供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトラ
ンジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させるこ
とができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路
部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用するこ
とで、表示ユニットを大型化、または高精細化したときに配線数が増大したとしても、各
配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
【0212】
なお、回路３６４が有するトランジスタと、表示部３６２が有するトランジスタは、同じ
構造であってもよい。また回路３６４が有する複数のトランジスタは、全て同じ構造であ
ってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３
６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトラ
ンジスタを組み合わせて用いてもよい。
構造であってもよい。また回路３６４が有する複数のトランジスタは、全て同じ構造であ
ってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３
６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトラ
ンジスタを組み合わせて用いてもよい。
【0213】
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素な
どの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または
絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、
トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能とな
り、信頼性の高い表示ユニットを実現できる。
どの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または
絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、
トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能とな
り、信頼性の高い表示ユニットを実現できる。
【0214】
基板３６１側において、着色層１３５、遮光層１３６を覆って絶縁層２１８が設けられて
いる。絶縁層２１８は、平坦化層としての機能を有していてもよい。絶縁層２１８により
、導電層３１３の表面を概略平坦にできるため、液晶３１２の配向状態を均一にできる。
いる。絶縁層２１８は、平坦化層としての機能を有していてもよい。絶縁層２１８により
、導電層３１３の表面を概略平坦にできるため、液晶３１２の配向状態を均一にできる。
【0215】
＜断面構成例２＞
また、本発明の一態様の表示ユニットは、図１４に示すように、画素に設けられる第１の
トランジスタと、第２のトランジスタが重なる領域を有する構成であってもよい。このよ
うな構成とすることで、一画素あたりの面積を小さくすることができ、高精細な画像が表
示できる画素密度の高い表示ユニットを形成することができる。
また、本発明の一態様の表示ユニットは、図１４に示すように、画素に設けられる第１の
トランジスタと、第２のトランジスタが重なる領域を有する構成であってもよい。このよ
うな構成とすることで、一画素あたりの面積を小さくすることができ、高精細な画像が表
示できる画素密度の高い表示ユニットを形成することができる。
【0216】
例えば、発光素子３６０を駆動するためのトランジスタであるトランジスタ２０５と、ト
ランジスタ２０８が重なる領域を有するように構成することができる。または、液晶素子
３４０を駆動するためのトランジスタ２０６と、トランジスタ２０５およびトランジスタ
２０８の一方が重なる領域を有するように構成であってもよい。
ランジスタ２０８が重なる領域を有するように構成することができる。または、液晶素子
３４０を駆動するためのトランジスタ２０６と、トランジスタ２０５およびトランジスタ
２０８の一方が重なる領域を有するように構成であってもよい。
【0217】
＜断面構成例３＞
また、本発明の一態様の表示ユニットは、図１５に示すように、表示ユニット３００ａと
表示ユニット３００ｂが接着層５０を介して貼り合わされた構成であってもよい。表示ユ
ニット３００ａは、表示部３６２ａに液晶素子３４０およびトランジスタ２０６を有し、
表示部３６２ａを駆動する回路３６４ａにトランジスタ２０１ａを有する。表示ユニット
３００ｂは、表示部３６２ｂに発光素子３６０およびトランジスタ２０５、２０８を有し
、表示部３６２ｂを駆動する回路３６４ｂにトランジスタ２０１ｂを有する。
また、本発明の一態様の表示ユニットは、図１５に示すように、表示ユニット３００ａと
表示ユニット３００ｂが接着層５０を介して貼り合わされた構成であってもよい。表示ユ
ニット３００ａは、表示部３６２ａに液晶素子３４０およびトランジスタ２０６を有し、
表示部３６２ａを駆動する回路３６４ａにトランジスタ２０１ａを有する。表示ユニット
３００ｂは、表示部３６２ｂに発光素子３６０およびトランジスタ２０５、２０８を有し
、表示部３６２ｂを駆動する回路３６４ｂにトランジスタ２０１ｂを有する。
【0218】
このような構成とすることで、表示ユニット３００ａおよび表示ユニット３００ｂのそれ
ぞれに適した作製工程を用いることができ、製品歩留りを向上させることができる。
ぞれに適した作製工程を用いることができ、製品歩留りを向上させることができる。
【0219】
［各構成要素について］
以下では、上記に示す各構成要素について説明する。
以下では、上記に示す各構成要素について説明する。
【0220】
＜基板＞
表示ユニットが有する基板には、平坦面を有する材料を用いることができる。表示素子か
らの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、
セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
表示ユニットが有する基板には、平坦面を有する材料を用いることができる。表示素子か
らの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、
セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
【0221】
厚さの薄い基板を用いることで、表示ユニットの軽量化、薄型化を図ることができる。さ
らに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示ユニットを
実現できる。
らに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示ユニットを
実現できる。
【0222】
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げ
た基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体
に熱を容易に伝導できるため、表示ユニットの局所的な温度上昇を抑制することができ、
好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ
以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
た基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体
に熱を容易に伝導できるため、表示ユニットの局所的な温度上昇を抑制することができ、
好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ
以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
【0223】
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッ
ケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いる
ことができる。
ケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いる
ことができる。
【0224】
また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処理
が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電
着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰
囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形
成してもよい。
が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電
着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰
囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形
成してもよい。
【0225】
可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポ
リアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボ
ネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオ
レフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテ
トラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を
用いることが好ましく、例えば、熱膨張係数が３０×１０－６／Ｋ以下であるポリアミド
イミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維
に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板
を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用
いた表示ユニットも軽量にすることができる。
フタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポ
リアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボ
ネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオ
レフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテ
トラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を
用いることが好ましく、例えば、熱膨張係数が３０×１０－６／Ｋ以下であるポリアミド
イミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維
に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板
を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用
いた表示ユニットも軽量にすることができる。
【0226】
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度
繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のこと
を言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミ
ド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサ
ゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス
、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布ま
たは不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓
性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる
構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好まし
い。
繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のこと
を言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミ
ド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサ
ゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス
、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布ま
たは不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓
性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる
構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好まし
い。
【0227】
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。また
は、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
は、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
【0228】
可撓性を有する基板に、表示ユニットの表面を傷などから保護するハードコート層（例え
ば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、ア
ラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下
等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい
。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒
化アルミニウム等の無機絶縁材料を用いることができる。
ば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、ア
ラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下
等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい
。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒
化アルミニウム等の無機絶縁材料を用いることができる。
【0229】
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると
、水や酸素に対するバリア性を向上させ、信頼性の高い表示ユニットとすることができる
。
、水や酸素に対するバリア性を向上させ、信頼性の高い表示ユニットとすることができる
。
【0230】
＜トランジスタ＞
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機
能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶
縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示して
いる。
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機
能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶
縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示して
いる。
【0231】
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例え
ば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし
、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型
のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設け
られていてもよい。
ば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし
、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型
のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設け
られていてもよい。
【0232】
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結
晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領
域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領
域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
【0233】
また、トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好
ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることがで
きる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ－
ＯＳなどを用いることができる。
ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることがで
きる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ－
ＯＳなどを用いることができる。
【0234】
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたト
ランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄
積した電荷を長期間に亘って保持することが可能である。
ランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄
積した電荷を長期間に亘って保持することが可能である。
【0235】
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲル
マニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハ
フニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
マニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハ
フニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
【0236】
半導体層を構成する金属酸化物がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物
を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、
Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原
子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：
Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１
：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリ
ングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、
Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原
子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：
Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１
：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリ
ングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【0237】
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため
好ましい。またこのとき金属酸化物を用いることで、多結晶シリコンよりも低温で形成で
き、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用
いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積の
ガラス基板などを好適に用いることができる。
好ましい。またこのとき金属酸化物を用いることで、多結晶シリコンよりも低温で形成で
き、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用
いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積の
ガラス基板などを好適に用いることができる。
【0238】
半導体層としては、キャリア密度の低い金属酸化物膜を用いる。例えば、半導体層は、キ
ャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに
好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さら
に好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上の金属酸化物
を用いることができる。そのような金属酸化物を、高純度真性または実質的に高純度真性
な金属酸化物と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特
性を有する金属酸化物であるといえる。
ャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに
好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さら
に好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上の金属酸化物
を用いることができる。そのような金属酸化物を、高純度真性または実質的に高純度真性
な金属酸化物と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特
性を有する金属酸化物であるといえる。
【0239】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
【0240】
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含
まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層
におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層
におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
【0241】
また、アルカリ金属およびアルカリ土類金属は、金属酸化物と結合するとキャリアを生成
する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体
層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の
濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃ
ｍ３以下にする。
する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体
層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の
濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃ
ｍ３以下にする。
【0242】
また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生
じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物
を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二
次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下に
することが好ましい。
じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物
を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二
次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下に
することが好ましい。
【0243】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向
した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ－Ａｘｉｓ Ａｌｉｇｎｅ
ｄ ａｎｄ Ａ－Ｂ－ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含
む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最
も欠陥準位密度が低い。
した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ－Ａｘｉｓ Ａｌｉｇｎｅ
ｄ ａｎｄ Ａ－Ｂ－ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含
む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最
も欠陥準位密度が低い。
【0244】
非晶質構造の金属酸化物膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。
または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない
。
または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない
。
【0245】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ
－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合
膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層
構造を有する場合がある。
－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合
膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層
構造を有する場合がある。
【0246】
＜ＣＡＣ－ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌ
ｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌ
ｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
【0247】
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の
酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）
、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）な
どに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸
化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合におい
ては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）
、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）な
どに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸
化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合におい
ては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【0248】
本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する
領域とが混合し、金属酸化物全体では半導体として機能する場合、ＣＡＣ（Ｃｌｏｕｄ－
Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）、またはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅと定義する。
領域とが混合し、金属酸化物全体では半導体として機能する場合、ＣＡＣ（Ｃｌｏｕｄ－
Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）、またはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅと定義する。
【0249】
つまり、ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１
０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在し
た材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上
の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０
．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、または
パッチ状ともいう。
０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在し
た材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上
の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０
．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、または
パッチ状ともいう。
【0250】
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば
、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領
域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる
傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体
領域がモザイク状に混合することで、材料としては、半導体として機能する。
、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領
域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる
傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体
領域がモザイク状に混合することで、材料としては、半導体として機能する。
【0251】
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マト
リックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材
（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）の一種である。
リックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材
（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）の一種である。
【0252】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アル
ミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄
、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム
、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、ま
たは複数種）が含まれていてもよい。
よび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アル
ミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄
、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム
、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、ま
たは複数種）が含まれていてもよい。
【0253】
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい）とは、インジウム酸化物（
以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする）、またはインジウム亜鉛酸化物
（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とす
る）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする）、ま
たはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０
よりも大きい実数）とする）などと、に材料が分離することでモザイク状となり、モザイ
ク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下
、クラウド状ともいう）である。
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい）とは、インジウム酸化物（
以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする）、またはインジウム亜鉛酸化物
（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とす
る）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする）、ま
たはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０
よりも大きい実数）とする）などと、に材料が分離することでモザイク状となり、モザイ
ク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下
、クラウド状ともいう）である。
【0254】
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
【0255】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
【0256】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
【0257】
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領域
が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状
にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次
的な要素である。
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領域
が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状
にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次
的な要素である。
【0258】
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
【0259】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
主成分である領域とは、明確な境界が観察できない場合がある。
【0260】
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナ
ジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子
状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
ジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子
状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
【0261】
＜ＣＡＣ－ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果
について説明する。
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果
について説明する。
【0262】
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸
化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。な
お、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸
化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。な
お、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
【0263】
各試料の作製方法について、説明する。
【0264】
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス
基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。成
膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置
内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。成
膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置
内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
【0265】
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、
室温またはＲ．Ｔ．ともいう）、１３０℃、または１７０℃とした。また、Ａｒと酸素の
混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう）を、１０％、３０
％、または１００％とすることで、９個の試料を作製する。
室温またはＲ．Ｔ．ともいう）、１３０℃、または１７０℃とした。また、Ａｒと酸素の
混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう）を、１０％、３０
％、または１００％とすることで、９個の試料を作製する。
【0266】
＜Ｘ線回折による解析＞
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏ
ｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ
８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２
θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅ
ｇ．、走査速度を３．０ｄｅｇ．／分とした。
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏ
ｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ
８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２
θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅ
ｇ．、走査速度を３．０ｄｅｇ．／分とした。
【0267】
図１６にＯｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。
なお、図１６において、上段には成膜時の基板温度条件が１７０℃の試料における測定結
果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時
の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス
流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３
０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料にお
ける測定結果、を示す。
なお、図１６において、上段には成膜時の基板温度条件が１７０℃の試料における測定結
果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時
の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス
流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３
０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料にお
ける測定結果、を示す。
【0268】
図１６に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素
ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお
、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向し
た結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌ
ｉｎｅ）－ＩＧＺＯともいう）であることに由来することが分かっている。
ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお
、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向し
た結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌ
ｉｎｅ）－ＩＧＺＯともいう）であることに由来することが分かっている。
【0269】
また、図１６に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流
量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、ま
たは、酸素ガス流量比が小さい試料は、測定領域のａ－ｂ面方向、およびｃ軸方向の配向
は見られないことが分かる。
量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、ま
たは、酸素ガス流量比が小さい試料は、測定領域のａ－ｂ面方向、およびｃ軸方向の配向
は見られないことが分かる。
【0270】
＜電子顕微鏡による解析＞
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を
、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－ＳＴ
ＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓ
ｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ－Ｓ
ＴＥＭによって取得した像は、ＴＥＭ像ともいう）。
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を
、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－ＳＴ
ＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓ
ｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ－Ｓ
ＴＥＭによって取得した像は、ＴＥＭ像ともいう）。
【0271】
ＨＡＡＤＦ－ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう）、および
断面像（以下、断面ＴＥＭ像ともいう）の画像解析を行った結果について説明する。なお
、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ－ＳＴＥＭ像の撮
影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて
、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
断面像（以下、断面ＴＥＭ像ともいう）の画像解析を行った結果について説明する。なお
、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ－ＳＴＥＭ像の撮
影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて
、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
【0272】
図１７（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試
料の平面ＴＥＭ像である。図１７（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス
流量比１０％で作製した試料の断面ＴＥＭ像である。
料の平面ＴＥＭ像である。図１７（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス
流量比１０％で作製した試料の断面ＴＥＭ像である。
【0273】
＜電子線回折パターンの解析＞
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に
、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう）を照射することで、電子線
回折パターンを取得した結果について説明する。
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に
、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう）を照射することで、電子線
回折パターンを取得した結果について説明する。
【0274】
図１７（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製し
た試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点
ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線
を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点
ａ１の結果を図１７（Ｃ）、黒点ａ２の結果を図１７（Ｄ）、黒点ａ３の結果を図１７（
Ｅ）、黒点ａ４の結果を図１７（Ｆ）、および黒点ａ５の結果を図１７（Ｇ）に示す。
た試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点
ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線
を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点
ａ１の結果を図１７（Ｃ）、黒点ａ２の結果を図１７（Ｄ）、黒点ａ３の結果を図１７（
Ｅ）、黒点ａ４の結果を図１７（Ｆ）、および黒点ａ５の結果を図１７（Ｇ）に示す。
【0275】
【0276】
また、図１７（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で
作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、およ
び黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図１７（Ｈ）、黒点
ｂ２の結果を図１７（Ｉ）、黒点ｂ３の結果を図１７（Ｊ）、黒点ｂ４の結果を図１７（
Ｋ）、および黒点ｂ５の結果を図１７（Ｌ）に示す。
作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、およ
び黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図１７（Ｈ）、黒点
ｂ２の結果を図１７（Ｉ）、黒点ｂ３の結果を図１７（Ｊ）、黒点ｂ４の結果を図１７（
Ｋ）、および黒点ｂ５の結果を図１７（Ｌ）に示す。
【0277】
【0278】
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行
にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９
）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ－ＯＳは
、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわか
る。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させ
ると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－ＯＳは、ａ軸およびｂ
軸は配向性を有さないことがわかる。
にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９
）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ－ＯＳは
、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわか
る。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させ
ると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－ＯＳは、ａ軸およびｂ
軸は配向性を有さないことがわかる。
【0279】
また、微結晶を有する酸化物半導体（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ
ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ－ＯＳという。）に対し、大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回
折パターンが観測される。また、ｎｃ－ＯＳに対し、小さいプローブ径の電子線（例えば
５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される
。また、ｎｃ－ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測
される場合がある。
ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ－ＯＳという。）に対し、大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回
折パターンが観測される。また、ｎｃ－ＯＳに対し、小さいプローブ径の電子線（例えば
５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される
。また、ｎｃ－ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測
される場合がある。
【0280】
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パ
ターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折
パターンが、ｎｃ－ＯＳになり、平面方向、および断面方向において、配向性は有さない
。
ターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折
パターンが、ｎｃ－ＯＳになり、平面方向、および断面方向において、配向性は有さない
。
【0281】
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、
アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる
性質を有すると推定できる。
アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる
性質を有すると推定できる。
【0282】
＜元素分析＞
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖ
ｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価
することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した
試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置と
して日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いる。な
お、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖ
ｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価
することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した
試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置と
して日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いる。な
お、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
【0283】
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移
、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子
遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象
領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得るこ
とができる。
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移
、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子
遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象
領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得るこ
とができる。
【0284】
図１８には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の
断面におけるＥＤＸマッピングを示す。図１８（Ａ）は、Ｇａ原子のＥＤＸマッピング（
全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とす
る）である。図１８（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の
比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする）である。図１８（Ｃ）
は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．
９９［ａｔｏｍｉｃ％］の範囲とする）である。また、図１８（Ａ）、図１８（Ｂ）、お
よび図１８（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製し
た試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲に
おける、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で
元素の割合を示している。また、図１８に示すＥＤＸマッピングの倍率は７２０万倍であ
る。
断面におけるＥＤＸマッピングを示す。図１８（Ａ）は、Ｇａ原子のＥＤＸマッピング（
全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とす
る）である。図１８（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の
比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする）である。図１８（Ｃ）
は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．
９９［ａｔｏｍｉｃ％］の範囲とする）である。また、図１８（Ａ）、図１８（Ｂ）、お
よび図１８（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製し
た試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲に
おける、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で
元素の割合を示している。また、図１８に示すＥＤＸマッピングの倍率は７２０万倍であ
る。
【0285】
図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）に示すＥＤＸマッピングでは、画像に
相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで
、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）に示す実線で囲む範囲と破線で囲む
範囲に注目する。
相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで
、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）に示す実線で囲む範囲と破線で囲む
範囲に注目する。
【0286】
図１８（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は
、相対的に明るい領域を多く含む。また、図１８（Ｂ）では実線で囲む範囲は、相対的に
明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
、相対的に明るい領域を多く含む。また、図１８（Ｂ）では実線で囲む範囲は、相対的に
明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
【0287】
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原
子が相対的に少ない領域である。ここで、図１８（Ｃ）では、実線で囲む範囲において、
右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む
範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
子が相対的に少ない領域である。ここで、図１８（Ｃ）では、実線で囲む範囲において、
右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む
範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
【0288】
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原
子が相対的に多い領域である。図１８（Ｃ）では、破線で囲む範囲において、左上の領域
は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破
線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域で
ある。
子が相対的に多い領域である。図１８（Ｃ）では、破線で囲む範囲において、左上の領域
は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破
線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域で
ある。
【0289】
また、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）より、Ｉｎ原子の分布は、Ｇａ
原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２
ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見え
る。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ク
ラウド状に広がって形成されている。
原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２
ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見え
る。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ク
ラウド状に広がって形成されている。
【0290】
このように、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩ
ｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚｎ
酸化物を、ＣＡＣ－ＯＳと呼称することができる。
ｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚｎ
酸化物を、ＣＡＣ－ＯＳと呼称することができる。
【0291】
また、ＣＡＣ－ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ－ＯＳが有するｎｃ
構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに
起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、
数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構
造が定義される。
構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに
起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、
数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構
造が定義される。
【0292】
また、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）より、ＧａＯＸ３などが主成分
である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイ
ズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、
好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上
２ｎｍ以下とする。
である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイ
ズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、
好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上
２ｎｍ以下とする。
【0293】
以上より、ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造で
あり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３など
が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域
と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
あり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３など
が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域
と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【0294】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
【0295】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
【0296】
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。
【0297】
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、デ
ィスプレイをはじめとするさまざまな半導体装置に最適である。
ィスプレイをはじめとするさまざまな半導体装置に最適である。
【0298】
また、半導体層にＣＡＣ－ＯＳを有するトランジスタは電界効果移動度が高く、且つ駆動
能力が高いので、該トランジスタを、駆動回路、代表的にはゲート信号を生成するゲート
ドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することがで
きる。また、該トランジスタを、表示装置が有する信号線からの信号の供給を行うソース
ドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマ
ルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供す
ることができる。
能力が高いので、該トランジスタを、駆動回路、代表的にはゲート信号を生成するゲート
ドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することがで
きる。また、該トランジスタを、表示装置が有する信号線からの信号の供給を行うソース
ドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマ
ルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供す
ることができる。
【0299】
また、半導体層にＣＡＣ－ＯＳを有するトランジスタは低温ポリシリコンを用いたトラン
ジスタのように、レーザ結晶化工程が不要である。このため、大面積基板を用いた表示装
置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン
（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」
、「８Ｋ４Ｋ」、「８Ｋ」）のように高解像度であり、且つ大型の表示装置において、半
導体層にＣＡＣ－ＯＳを有するトランジスタを駆動回路及び表示部に用いることで、短時
間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
ジスタのように、レーザ結晶化工程が不要である。このため、大面積基板を用いた表示装
置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン
（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」
、「８Ｋ４Ｋ」、「８Ｋ」）のように高解像度であり、且つ大型の表示装置において、半
導体層にＣＡＣ－ＯＳを有するトランジスタを駆動回路及び表示部に用いることで、短時
間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
【0300】
または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコ
ンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いる
ことが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用い
ることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、
且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
ンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いる
ことが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用い
ることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、
且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【0301】
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため
好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低
温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱
性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば
、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型の
トランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低
減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなど
を用いる場合に適している。
好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低
温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱
性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば
、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型の
トランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低
減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなど
を用いる場合に適している。
【0302】
＜導電層＞
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線およ
び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム
、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタン
グステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材
料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含
むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タング
ステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金
膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜
上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニ
ウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層
構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅
膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等
がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また
、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線およ
び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム
、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタン
グステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材
料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含
むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タング
ステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金
膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜
上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニ
ウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層
構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅
膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等
がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また
、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
【0303】
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、イン
ジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグ
ラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タン
グステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金
属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化
物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれ
らの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料
の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジ
ウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。こ
れらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電
層（画素電極や共通電極として機能する導電層）にも用いることができる。
ジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグ
ラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タン
グステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金
属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化
物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれ
らの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料
の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジ
ウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。こ
れらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電
層（画素電極や共通電極として機能する導電層）にも用いることができる。
【0304】
＜絶縁層＞
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹
脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹
脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【0305】
また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。こ
れにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑
制できる。
れにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑
制できる。
【0306】
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含
む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
【0307】
例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０－５［ｇ／（ｍ２・ｄａｙ）］
以下、好ましくは１×１０－６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０
－７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０－８［ｇ／（ｍ２・ｄａ
ｙ）］以下とする。
以下、好ましくは１×１０－６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０
－７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０－８［ｇ／（ｍ２・ｄａ
ｙ）］以下とする。
【0308】
＜液晶素子＞
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍ
ｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐ
ａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａ
ｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍ
ｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐ
ａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａ
ｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
【0309】
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えば
ＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－
Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅ
ｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔ
ｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用され
た液晶素子を用いることができる。
ＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－
Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅ
ｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔ
ｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用され
た液晶素子を用いることができる。
【0310】
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子
である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電
界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶とし
ては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネット
ワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、
条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック
相、等方相等を示す。
である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電
界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶とし
ては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネット
ワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、
条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック
相、等方相等を示す。
【0311】
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、
適用するモードや設計に応じて最適な液晶材料を用いればよい。
適用するモードや設計に応じて最適な液晶材料を用いればよい。
【0312】
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採
用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の
一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移
する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲
を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性
である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要
であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要
となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製
工程中の表示装置の不良や破損を軽減することができる。
用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の
一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移
する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲
を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性
である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要
であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要
となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製
工程中の表示装置の不良や破損を軽減することができる。
【0313】
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素
子などを用いることができる。
子などを用いることができる。
【0314】
本発明の一態様では、特に反射型の液晶素子を用いることができる。
【0315】
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板
を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直
下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。
ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを
用いると、ローカルディミングが容易となり、コントラストを高めることができるため好
ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュ
ールの厚さを低減できるため好ましい。
を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直
下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。
ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを
用いると、ローカルディミングが容易となり、コントラストを高めることができるため好
ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュ
ールの厚さを低減できるため好ましい。
【0316】
反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表
示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
【0317】
また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロント
ライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用
いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフ
ロントライトを用いると、消費電力を低減できるため好ましい。
ライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用
いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフ
ロントライトを用いると、消費電力を低減できるため好ましい。
【0318】
＜発光素子＞
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝
度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ
素子等を用いることができる。
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝
度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ
素子等を用いることができる。
【0319】
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型な
どがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取
り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
どがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取
り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
【0320】
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高
い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性
の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）等を
含む層をさらに有していてもよい。
い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性
の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）等を
含む層をさらに有していてもよい。
【0321】
ＥＬ層には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合
物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）
、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）
、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
【0322】
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から
正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において
再結合し、ＥＬ層に含まれる発光物質が発光する。
正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において
再結合し、ＥＬ層に含まれる発光物質が発光する。
【0323】
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光
物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関
係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、
それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、
またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、
２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の
波長（例えば３５０ｎｍ乃至７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を
適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトル
は、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関
係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、
それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、
またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、
２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の
波長（例えば３５０ｎｍ乃至７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を
適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトル
は、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
【0324】
ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む
発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層
は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積
層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または
燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光
材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易にな
り、また、駆動電圧が低減される。
発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層
は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積
層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または
燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光
材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易にな
り、また、駆動電圧が低減される。
【0325】
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が
電荷発生層を介して積層されたタンデム素子であってもよい。
電荷発生層を介して積層されたタンデム素子であってもよい。
【0326】
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム
亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる
。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、
鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合
金、またはこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に
薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いる
ことができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用
いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい
。
亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる
。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、
鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合
金、またはこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に
薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いる
ことができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用
いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい
。
【0327】
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングス
テン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、また
はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ラン
タン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケ
ル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。
また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金
は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接
して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このよ
うな金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また
、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀と
インジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜な
どを用いることができる。
テン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、また
はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ラン
タン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケ
ル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。
また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金
は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接
して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このよ
うな金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また
、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀と
インジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜な
どを用いることができる。
【0328】
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、イン
クジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形
成することができる。
クジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形
成することができる。
【0329】
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子
輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、そ
れぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリ
マー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料と
して機能させることもできる。
輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、そ
れぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリ
マー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料と
して機能させることもできる。
【0330】
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コ
ア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、
１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用
いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛
、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
ア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、
１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用
いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛
、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
【0331】
＜接着層＞
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤
、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエ
ポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド
樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶ
Ａ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が
低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用
いてもよい。
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤
、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエ
ポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド
樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶ
Ａ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が
低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用
いてもよい。
【0332】
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化
カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いる
ことができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸
着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入す
ることを抑制でき、表示ユニットの信頼性が向上するため好ましい。
カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いる
ことができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸
着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入す
ることを抑制でき、表示ユニットの信頼性が向上するため好ましい。
【0333】
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し
効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジル
コニウム等を用いることができる。
効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジル
コニウム等を用いることができる。
【0334】
＜接続層＞
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
【0335】
＜着色層＞
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。
【0336】
＜遮光層＞
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
【0337】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
合わせて実施することができる。
【符号の説明】
【0338】
ａ１ 黒点
ａ２ 黒点
ａ３ 黒点
ａ４ 黒点
ａ５ 黒点
ｂ１ 黒点
ｂ２ 黒点
ｂ３ 黒点
ｂ４ 黒点
ｂ５ 黒点
Ｂ１ ノード
Ｂ２ ノード
ＣＳ１ 容量素子
ＣＳ２ 容量素子
ＣＳ３ 容量素子
ＣＳ４ 容量素子
ＣＷ１ 容量素子
ＬＤＡ１ 信号
ＬＤＡ２ 信号
ＬＤＢ１ 信号
ＬＤＢ２ 信号
Ｍ１１ トランジスタ
Ｍ１３ トランジスタ
Ｍ１４ トランジスタ
Ｍ１６ トランジスタ
Ｍ２１ トランジスタ
Ｍ２３ トランジスタ
Ｍ２４ トランジスタ
Ｍ２６ トランジスタ
ＭＷ１ トランジスタ
Ｎ１ ノード
Ｎ２ ノード
ＮＢ１ ノード
ＳＣＩＮ１ ノード
ＳＣＩＮ２ ノード
ＳＣＫ１ スキャンクロック信号
ＳＣＫ２ スキャンクロック信号
ＳＣＯＴ１ ノード
ＳＣＯＴ２ ノード
ＳＤＩ１ ノード
ＳＤＩ２ ノード
ＳＤＯ１ ノード
ＳＤＯ２ ノード
ＳＮ１ ノード
ＳＮ２ ノード
ＳＮ３ ノード
ＳＮ４ ノード
ＳＶＡ１ 信号
ＳＶＡ２ 信号
ＳＶＢ１ 信号
ＳＶＢ２ 信号
１０ 画素
１０ａ 反射素子
１０ｂ 発光素子
３０ ラッチ回路
３１ ＭＵＸ
４０ セレクタ
４１ フリップフロップ回路
４２ 保持回路
４３ メモリ回路
４４ メモリ回路
４５ セレクタ
４６ フリップフロップ回路
４７ 保持回路
４８ メモリ回路
４９ メモリ回路
５０ 接着層
１００ 表示装置
１１０ 表示ユニット
１１１ 画素アレイ
１１３ ゲートドライバ
１１４ ゲートドライバ
１１５ コントローラＩＣ
１１７ コントローラＩＣ
１１８ 絶縁層
１２０ タッチセンサユニット
１２１ センサアレイ
１２５ 周辺回路
１２６ ＴＳドライバ
１２７ センス回路
１３０ 偏光板
１３３ａ 配向膜
１３３ｂ 配向膜
１３４ 着色層
１３５ 着色層
１３６ 遮光層
１４０ ホスト
１４３ａ 光センサ
１４３ｃ 光センサ
１４４ａ 光センサ
１４４ｃ 光センサ
１４５ 光
１４６ 角度センサ
１５０ インターフェース
１５１ フレームメモリ
１５２ デコーダ
１５３ センサコントローラ
１５４ コントローラ
１５５ クロック生成回路
１６０ 画像処理部
１６１ ガンマ補正回路
１６２ 調光回路
１６３ 調色回路
１６４ ＥＬ補正回路
１６８ 接着層
１６９ 接着層
１７０ メモリ
１７３ タイミングコントローラ
１７５ レジスタ
１８０ ソースドライバ
１８１ ソースドライバ
１８２ ソースドライバ
１８４ タッチセンサコントローラ
１８６ ソースドライバＩＣ
１９０ 領域
１９１ 領域
１９２ ＥＬ層
１９３ａ 導電層
１９３ｂ 導電層
１９９ 導電層
２００ｋＶ 加速電圧
２０１ トランジスタ
２０１ａ トランジスタ
２０１ｂ トランジスタ
２０４ 接続部
２０５ トランジスタ
２０６ トランジスタ
２０７ 接続部
２０８ トランジスタ
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２１７ 絶縁層
２１８ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ 導電層
２２３ 導電層
２２４ 導電層
２３０ レジスタ部
２３１ スキャンチェーンレジスタ部
２３２ スキャンチェーンレジスタ部
２３５ レジスタ
２３６ レジスタ
２３７ レジスタ
２３９ 半導体層
２４２ 接続層
２４３ 接続体
２５１ 開口
２５２ 接続部
３００ａ 表示ユニット
３００ｂ 表示ユニット
３１１ａ 導電層
３１１ｂ 導電層
３１２ 液晶
３１３ 導電層
３４０ 液晶素子
３５１ 基板
３６０ 発光素子
３６１ 基板
３６２ 表示部
３６２ａ 表示部
３６２ｂ 表示部
３６４ 回路
３６４ａ 回路
３６４ｂ 回路
３７２ ＦＰＣ
９００ 電子機器
９０１ａ 筐体
９０１ｂ 筐体
９０２ 表示部
９０３ ヒンジ
９０４ 線
９０５ａ 表示領域
９０５ｂ 表示領域
１４０５ コントローラ
１４１０ 行回路
１４１１ デコーダ
１４１２ ワード線ドライバ回路
１４１３ 列セレクタ
１４１４ センスアンプドライバ回路
１４１５ 列回路
１４１６ グローバルセンスアンプアレイ
１４１７ 入出力回路
１４２０ ＭＣ－ＳＡアレイ
１４２２ メモリセルアレイ
１４２３ センスアンプアレイ
１４２５ ローカルメモリセルアレイ
１４２６ ローカルセンスアンプアレイ
１４４４ スイッチアレイ
１４４５ メモリセル
１４４６ センスアンプ
１４４７ グローバルセンスアンプ
ａ２ 黒点
ａ３ 黒点
ａ４ 黒点
ａ５ 黒点
ｂ１ 黒点
ｂ２ 黒点
ｂ３ 黒点
ｂ４ 黒点
ｂ５ 黒点
Ｂ１ ノード
Ｂ２ ノード
ＣＳ１ 容量素子
ＣＳ２ 容量素子
ＣＳ３ 容量素子
ＣＳ４ 容量素子
ＣＷ１ 容量素子
ＬＤＡ１ 信号
ＬＤＡ２ 信号
ＬＤＢ１ 信号
ＬＤＢ２ 信号
Ｍ１１ トランジスタ
Ｍ１３ トランジスタ
Ｍ１４ トランジスタ
Ｍ１６ トランジスタ
Ｍ２１ トランジスタ
Ｍ２３ トランジスタ
Ｍ２４ トランジスタ
Ｍ２６ トランジスタ
ＭＷ１ トランジスタ
Ｎ１ ノード
Ｎ２ ノード
ＮＢ１ ノード
ＳＣＩＮ１ ノード
ＳＣＩＮ２ ノード
ＳＣＫ１ スキャンクロック信号
ＳＣＫ２ スキャンクロック信号
ＳＣＯＴ１ ノード
ＳＣＯＴ２ ノード
ＳＤＩ１ ノード
ＳＤＩ２ ノード
ＳＤＯ１ ノード
ＳＤＯ２ ノード
ＳＮ１ ノード
ＳＮ２ ノード
ＳＮ３ ノード
ＳＮ４ ノード
ＳＶＡ１ 信号
ＳＶＡ２ 信号
ＳＶＢ１ 信号
ＳＶＢ２ 信号
１０ 画素
１０ａ 反射素子
１０ｂ 発光素子
３０ ラッチ回路
３１ ＭＵＸ
４０ セレクタ
４１ フリップフロップ回路
４２ 保持回路
４３ メモリ回路
４４ メモリ回路
４５ セレクタ
４６ フリップフロップ回路
４７ 保持回路
４８ メモリ回路
４９ メモリ回路
５０ 接着層
１００ 表示装置
１１０ 表示ユニット
１１１ 画素アレイ
１１３ ゲートドライバ
１１４ ゲートドライバ
１１５ コントローラＩＣ
１１７ コントローラＩＣ
１１８ 絶縁層
１２０ タッチセンサユニット
１２１ センサアレイ
１２５ 周辺回路
１２６ ＴＳドライバ
１２７ センス回路
１３０ 偏光板
１３３ａ 配向膜
１３３ｂ 配向膜
１３４ 着色層
１３５ 着色層
１３６ 遮光層
１４０ ホスト
１４３ａ 光センサ
１４３ｃ 光センサ
１４４ａ 光センサ
１４４ｃ 光センサ
１４５ 光
１４６ 角度センサ
１５０ インターフェース
１５１ フレームメモリ
１５２ デコーダ
１５３ センサコントローラ
１５４ コントローラ
１５５ クロック生成回路
１６０ 画像処理部
１６１ ガンマ補正回路
１６２ 調光回路
１６３ 調色回路
１６４ ＥＬ補正回路
１６８ 接着層
１６９ 接着層
１７０ メモリ
１７３ タイミングコントローラ
１７５ レジスタ
１８０ ソースドライバ
１８１ ソースドライバ
１８２ ソースドライバ
１８４ タッチセンサコントローラ
１８６ ソースドライバＩＣ
１９０ 領域
１９１ 領域
１９２ ＥＬ層
１９３ａ 導電層
１９３ｂ 導電層
１９９ 導電層
２００ｋＶ 加速電圧
２０１ トランジスタ
２０１ａ トランジスタ
２０１ｂ トランジスタ
２０４ 接続部
２０５ トランジスタ
２０６ トランジスタ
２０７ 接続部
２０８ トランジスタ
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２１７ 絶縁層
２１８ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ 導電層
２２３ 導電層
２２４ 導電層
２３０ レジスタ部
２３１ スキャンチェーンレジスタ部
２３２ スキャンチェーンレジスタ部
２３５ レジスタ
２３６ レジスタ
２３７ レジスタ
２３９ 半導体層
２４２ 接続層
２４３ 接続体
２５１ 開口
２５２ 接続部
３００ａ 表示ユニット
３００ｂ 表示ユニット
３１１ａ 導電層
３１１ｂ 導電層
３１２ 液晶
３１３ 導電層
３４０ 液晶素子
３５１ 基板
３６０ 発光素子
３６１ 基板
３６２ 表示部
３６２ａ 表示部
３６２ｂ 表示部
３６４ 回路
３６４ａ 回路
３６４ｂ 回路
３７２ ＦＰＣ
９００ 電子機器
９０１ａ 筐体
９０１ｂ 筐体
９０２ 表示部
９０３ ヒンジ
９０４ 線
９０５ａ 表示領域
９０５ｂ 表示領域
１４０５ コントローラ
１４１０ 行回路
１４１１ デコーダ
１４１２ ワード線ドライバ回路
１４１３ 列セレクタ
１４１４ センスアンプドライバ回路
１４１５ 列回路
１４１６ グローバルセンスアンプアレイ
１４１７ 入出力回路
１４２０ ＭＣ－ＳＡアレイ
１４２２ メモリセルアレイ
１４２３ センスアンプアレイ
１４２５ ローカルメモリセルアレイ
１４２６ ローカルセンスアンプアレイ
１４４４ スイッチアレイ
１４４５ メモリセル
１４４６ センスアンプ
１４４７ グローバルセンスアンプ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
