知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023144860
(43)【公開日】2023-10-11
(54)【発明の名称】デジタル移相回路及びデジタル移相器
(51)【国際特許分類】
H01P 1/185 20060101AFI20231003BHJP
H03H 7/20 20060101ALI20231003BHJP
H03H 11/20 20060101ALI20231003BHJP
【ＦＩ】
H01P1/185
H03H7/20 Z
H03H11/20 A
【審査請求】有
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022052038
(22)【出願日】2022-03-28
(11)【特許番号】
(45)【特許公報発行日】2022-10-31
(71)【出願人】
【識別番号】000005186
【氏名又は名称】株式会社フジクラ
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】上道 雄介
【テーマコード（参考）】
5J098
【Ｆターム（参考）】
5J098AA03
5J098AA16
5J098AB32
5J098AC04
5J098AC10
5J098AC14
5J098AC20
5J098AC27
5J098AD25
5J098DA08
5J098DA09
(57)【要約】
【課題】出力反射係数を従来よりも低下させることが可能なデジタル移相回路及びデジタル移相器を提供する。
【解決手段】信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、信号線路から入力される高周波信号を、当該基本移相回路の出力負荷を入力負荷より減少させる出力回路とを備える。
【選択図】図１
【解決手段】信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、信号線路から入力される高周波信号を、当該基本移相回路の出力負荷を入力負荷より減少させる出力回路とを備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、
当該基本移相回路の出力負荷を入力負荷より減少させる出力回路と
を備えるデジタル移相回路。
当該基本移相回路の出力負荷を入力負荷より減少させる出力回路と
を備えるデジタル移相回路。
【請求項2】
前記出力回路は、前記信号線路に接続され、当該信号線路よりも線路幅が大きな出力信号線路を備える請求項１に記載のデジタル移相回路。
【請求項3】
前記出力信号線路は、前記信号線路とは異なる導電層に設けられる請求項２に記載のデジタル移相回路。
【請求項4】
前記出力信号線路は、前記信号線路より上の導電層に設けられ、前記内側線路や前記外側線路と同一の層に設けられた第１の出力接地線路を備え、前記第１の出力接地線路は前記内側線路や前記外側線路と接続されている請求項３に記載のデジタル移相回路。
【請求項5】
前記出力回路は、前記出力信号線路の両サイドに設けられた第２、第３の出力接地線路を備える請求項２～４のいずれか一項に記載のデジタル移相回路。
【請求項6】
前記出力回路は、前記出力信号線路に接続されたオープンスタブを備える請求項２～５のいずれか一項に記載のデジタル移相回路。
【請求項7】
前記オープンスタブは、前記信号線路と同一の導電層に設けられる請求項６に記載のデジタル移相回路。
【請求項8】
前記出力回路は、前記オープンスタブを囲むように設けられたスタブ用接地線路を備える請求項６または７に記載のデジタル移相回路。
【請求項9】
一方の前記内側線路の一端と一方の前記外側線路の一端とを接続する第１の内外接地線路と他方の前記内側線路の一端と他方の前記外側線路の一端とを接続する第２の内外接地線路とを備え、
前記第１の内外接地線路及び前記第２の内外接地線路は、前記第１の接地導体とビアを介して接続されている請求項１～８のいずれか一項に記載のデジタル移相回路。
前記第１の内外接地線路及び前記第２の内外接地線路は、前記第１の接地導体とビアを介して接続されている請求項１～８のいずれか一項に記載のデジタル移相回路。
【請求項10】
前記基本移相回路は、一端が前記信号線路に接続され、他端が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサを備える
請求項１～９のいずれか一項に記載のデジタル移相回路。
請求項１～９のいずれか一項に記載のデジタル移相回路。
【請求項11】
前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチを備える請求項１０に記載のデジタル移相回路。
【請求項12】
請求項１～１１のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられるデジタル移相器。
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられるデジタル移相器。
【請求項13】
請求項６～８のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多列状態で多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、
前記オープンスタブは、前記基本移相回路の列間に配置されるデジタル移相器。
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、
前記オープンスタブは、前記基本移相回路の列間に配置されるデジタル移相器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタル移相回路及びデジタル移相器に関する。
【背景技術】
【0002】
下記非特許文献１には、マイクロ波、準ミリ波あるいはミリ波を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、非特許文献１の図２に示されているように、信号線路（signal line）、当該信号線路の両側に設けられた一対の内側線路（inner lines）、一対の内側線路の外側に各々設けられた一対の外側線路（outer lines）、一対の内側線路及び一対の外側線路の各一端に接続された第１接地バー、一対の外側線路の各他端に接続された第２接地バー、一対の内側接路の各他端と第２接地バーとの間に各々設けられる一対のＮＭＯＳスイッチ等を備える。
【0003】
このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側線路あるいは一対の外側線路に流れるリターン電流を一対のＮＭＯＳスイッチの開／閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。すなわち、デジタル移相回路は、一対の内側線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、上述したデジタル移相回路は、所定の移相量を付与した信号波を後段に接続される回路（後段回路）に供給する。この信号波の後段回路への供給に際して、デジタル移相回路の出力反射係数が大きくなると、後段回路に供給できる信号波の電力が低下するという問題がある。また、上記出力反射係数が大きくなると、デジタル移相回路における移相量の変動が大きくなるという問題も生じる。
【0006】
すなわち、背景技術には、デジタル移相回路の出力インピーダンスと後段回路の入力インピーダンスよの不整合の割合が大きい程、上記出力反射係数が大きくなるという問題がある。そして、この結果として、背景技術には後段回路への供給電力の低下やデジタル移相回路自身における所望移相量に対する変動を招来させるという問題がある。
【0007】
本発明は、上述した事情に鑑みてなされたものであり、出力反射係数を従来よりも低下させることが可能なデジタル移相回路及びデジタル移相器の提供を目的とするものである。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明では、デジタル移相回路に係る第１の解決手段として、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、当該基本移相回路の出力負荷を入力負荷より減少させる出力回路とを備える、という手段を採用する。
【0009】
本発明では、デジタル移相回路に係る第２の解決手段として、上記第１の解決手段において、前記出力回路は、前記信号線路に接続され、当該信号線路よりも線路幅が大きな出力信号線路を備える、という手段を採用する。
【0010】
本発明では、デジタル移相回路に係る第３の解決手段として、上記第２の解決手段において、前記出力信号線路は、前記信号線路とは異なる導電層に設けられる、という手段を採用する。
【0011】
本発明では、デジタル移相回路に係る第４の解決手段として、上記第３の解決手段において、前記出力信号線路は、前記信号線路より上の導電層に設けられ、前記内側線路や前記外側線路と同一の層に設けられた第１の出力接地線路を備え、前記第１の出力接地線路は前記内側線路や前記外側線路と接続されている、という手段を採用する。
【0012】
本発明では、デジタル移相回路に係る第５の解決手段として、上記第２～第４のいずれかの解決手段において、前記出力回路は、前記出力信号線路の両サイドに設けられた第２、第３の出力接地線路を備える、という手段を採用する。
【0013】
本発明では、デジタル移相回路に係る第６の解決手段として、上記第２～第５のいずれかの解決手段において、前記出力回路は、前記出力信号線路に接続されたオープンスタブを備える、という手段を採用する。
【0014】
本発明では、デジタル移相回路に係る第７の解決手段として、上記第６の解決手段において、前記オープンスタブは、前記信号線路と同一の導電層に設けられる、という手段を採用する。
【0015】
本発明では、デジタル移相回路に係る第８の解決手段として、上記第６または第７の解決手段において、前記出力回路は、前記オープンスタブを囲むように設けられたスタブ用接地線路を備える、という手段を採用する。
【0016】
本発明では、デジタル移相回路に係る第９の解決手段として、上記第１～第８のいずれかの解決手段において、一方の前記内側線路の一端と一方の前記外側線路の一端とを接続する第１の内外接地線路と他方の前記内側線路の一端と他方の前記外側線路の一端とを接続する第２の内外接地線路とを備え、前記第１の内外接地線路及び前記第２の内外接地線路は、前記第１の接地導体とビアを介して接続されている、という手段を採用する。
【0017】
本発明では、デジタル移相回路に係る第１０の解決手段として、上記第１～第９のいずれかの解決手段において、前記基本移相回路は、一端が前記信号線路に接続され、他端が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサを備える、という手段を採用する。
【0018】
本発明では、デジタル移相回路に係る第１１の解決手段として、上記第１０の解決手段において、前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチを備える、という手段を採用する。
【0019】
また、本発明では、デジタル移相器に係る第１の解決手段として、上記第１～第１１のいずれかの解決手段に係る複数のデジタル移相回路における前記基本移相回路が多段に縦続接続され、前記出力回路は、最後段に位置する前記デジタル移相回路のみに設けられる、という手段を採用する。
【0020】
本発明では、デジタル移相器に係る第２の解決手段として、上記第６～第８のいずれかの解決手段に係るデジタル移相回路における前記基本移相回路が多列状態で多段に縦続接続され、前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、前記オープンスタブは、前記基本移相回路の列間に配置される、という手段を採用する。
【発明の効果】
【0021】
本発明によれば、出力反射係数を従来よりも低下させることが可能なデジタル移相回路及びデジタル移相器を提供することが可能である。
【図面の簡単な説明】
【0022】
【図1】本発明の一実施形態に係るデジタル移相回路Ａの構成を示す正面図である。
【図2】本発明の一実施形態における基本移相回路Ｘの機能構成を示す概念図である。
【図4】本発明の一実施形態に係るデジタル移相器Ｂの構成を示す正面図である。
【図5】本発明の一実施形態に係るデジタル移相回路Ａの変形例を示す正面図（ａ）及び断面図（ｂ）である。
【発明を実施するための形態】
【0023】
以下、図面を参照して、本発明の一実施形態について説明する。
最初に、本実施形態に係るデジタル移相回路Ａについて図１～図３を参照して説明する。このデジタル移相回路Ａは、図１に示すように、マイクロ波、準ミリ波あるいはミリ波等の高周波信号Ｓを入力とし、所定の移相量だけ位相シフトした複数の高周波信号Ｓを外部に出力する高周波回路である。
最初に、本実施形態に係るデジタル移相回路Ａについて図１～図３を参照して説明する。このデジタル移相回路Ａは、図１に示すように、マイクロ波、準ミリ波あるいはミリ波等の高周波信号Ｓを入力とし、所定の移相量だけ位相シフトした複数の高周波信号Ｓを外部に出力する高周波回路である。
【0024】
このデジタル移相回路Ａは、半導体製造技術を利用することにより、絶縁層を挟んで複数の導電層が積層された積層構造物として形成される。図１は、積層構造物であるデジタル移相回路Ａをある層から下層を臨む正面構造（平面構造）を示す正面図（平面図）である。このようなデジタル移相回路Ａは、図１に示すように基本移相回路Ｘ及び出力回路Ｙを備える。
【0025】
基本移相回路Ｘは、外部から入力される高周波信号Ｓを所定の位相だけ遅延させる高周波遅延回路である。この基本移相回路Ｘは、正面図（平面図）である図１に示すことが困難な構成要素を複数備えている。以下では、基本移相回路Ｘの機能構成を示す図２（概念図）をも参照して基本移相回路Ｘの詳細構成を説明する。
【0026】
基本移相回路Ｘは、図２に示すように、信号線路１、一対の内側線路２ａ，２ｂ、一対の外側線路３ａ，３ｂ、一対の内外接地線路２３ａ，２３ｂ、一対の接地導体４ａ，４ｂ、コンデンサ５、７つの接続導体６ａ～６ｇ、４つの電子スイッチ７ａ～７ｄ及びスイッチ制御部８を備える。
【0027】
信号線路１は、図２に示すように所定方向に延在する直線状の帯状導体である。すなわち、この信号線路１は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。このような信号線路１には、手前側から奥側に向かって、つまり手前側の一端（入力端）から奥側の他端（出力端）に向かって信号電流が流れる。
【0028】
このような信号線路１は、電気的には分布回路定数としてのインダクタンスＬ１を有する。このインダクタンスＬ１は、信号線路１の長さ等、信号線路１の形状に応じた大きさの寄生インダクタンスである。また、この信号線路１は、電気的には分布回路定数としての静電容量Ｃ１をも有する。この静電容量Ｃ１は、信号線－内側、外側線路間あるいはシリコン基板間の寄生容量である。
【0029】
一対の内側線路２ａ，２ｂは、上記信号線路１の両側に設けられた直線状の帯状導体である。このような一対の内側線路２ａ，２ｂのうち、第１の内側線路２ａは、信号線路１の一方側（図２における右側）に離間配置され、一定幅、一定厚及び所定長さを有する長尺板状の導体である。すなわち、この第１の内側線路２ａは、信号線路１と所定距離を隔てて平行に設けられており、信号線路１の延在方向と同一な方向に延在する。
【0030】
第２の内側線路２ｂは、上記信号線路１の他方側（図２における左側）に離間配置され、第１の内側線路２ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。この第２の内側線路２ｂは、信号線路１に対して第１の内側線路２ａと同様な距離を隔てて平行に設けられており、第１の内側線路２ａと同様に信号線路１の延在方向と同一な方向に延在する。
【0031】
第１の外側線路３ａは、上述した信号線路１の一方側において第１の内側線路２ａの外側に設けられた直線状の帯状導体である。すなわち、第１の外側線路３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、信号線路１の一方側において第１の内側線路２ａよりも信号線路１から遠い位置に設けられている。
【0032】
また、第１の外側線路３ａは、図示するように第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。すなわち、第１の外側線路３ａは、上述した第１の内側線路２ａ及び第２の内側線路２ｂと同様に信号線路１の延在方向と同一な方向に延在する。
【0033】
第２の外側線路３ｂは、上述した信号線路１の他方側つまり第１の外側線路３ａとは異なる側において、第２の内側線路２ｂの外側に設けられた直線状の帯状導体である。すなわち、第２の外側線路３ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、信号線路１の他方側において第２の内側線路２ｂよりも信号線路１から遠い位置に設けられている。
【0034】
また、第２の外側線路３ｂは、図示するように第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。すなわち、第２の外側線路３ｂは、上述した第１の内側線路２ａ及び第２の内側線路２ｂ並びに第１の外側線路３ａと同様に、信号線路１の延在方向と同一な方向に延在する。
【0035】
一対の内外接地線路２３ａ，２３ｂは、図示するように一対の内側線路２ａ，２ｂ及び一対の外側線路３ａ，３ｂの片側（出力回路Ｙ側）に設けられた直線状の帯状導体である。一対の内外接地線路２３ａ，２３ｂのうち、第１の内外接地線路２３ａは、第１の内側線路２ａ（一方の内側線路）の一端と第１の外側線路３ａ（一方の外側線路）の一端とを接続し、第２の内外接地線路２３ｂは、第２の内側線路２ｂ（他方の内側線路）の一端と第２の外側線路３ｂ（他方の外側線路）の一端とを接続する。このような第１の内外接地線路２３ａ及び第２の内外接地線路２３ｂは、下層に位置する第１の接地導体４ａとビアを介して接続されている。
【0036】
第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。すなわち、第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、電気的に接地されている。
【0037】
また、第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに対して直交するように設けられている。すなわち、第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側において、左右方向に延在するように設けられている。
【0038】
さらに、第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。すなわち、第１の接地導体４ａと第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各端部との間には、上下方向に一定の距離が設けられている。
【0039】
ここで、第１の接地導体４ａは、左右方向における一端（図２における右端）が第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。また、この第１の接地導体４ａは、左右方向における他端（図２における左端）が第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。
【0040】
第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。すなわち、第２の接地導体４ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、電気的に接地されている。
【0041】
また、第２の接地導体４ｂは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに対して直交するように設けられている。すなわち、第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側において、左右方向に延在するように設けられている。
【0042】
さらに、第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。すなわち、第２の接地導体４ｂと第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各端部との間には、上下方向に一定の距離が設けられている。
【0043】
ここで、第２の接地導体４ｂは、左右方向における一端（図２における右端）が第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。また、第２の接地導体４ｂは、左右方向における他端（図２における左端）が第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。すなわち、第２の接地導体４ｂは、左右方向における位置が第１の接地導体４ａと同一である。
【0044】
コンデンサ５は、上部電極が第７の接続導体６ｇを介して信号線路１に接続され、下部電極が第４の電子スイッチ７ｄを介して第２の接地導体４ｂに接続される平行平板である。このコンデンサ５は、平行平板の対向面積に応じた静電容量Ｃａを有する。すなわち、この静電容量Ｃａは、信号線路１と第２の接地導体４ｂとの間に設けられる回路定数である。
【0045】
第１の接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第１の接続導体６ａは、上下方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0046】
第２の接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第２の接続導体６ｂは、第１の接続導体６ａと同様に上下方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0047】
第３の接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第３の接続導体６ｃは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0048】
第４の接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。すなわち、この第４の接続導体６ｄは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
【0049】
第５の接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第５の接続導体６ｅは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0050】
第６の接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。すなわち、この第６の接続導体６ｆは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
【0051】
第７の接続導体６ｇは、信号線路１の他端とコンデンサ５の上部電極とを電気的かつ機械的に接続する導体である。すなわち、第７の接続導体６ｇは、上下方向に延在する導体であり、一端（上端）が信号線路１の一端の下面に接続し、他端（下端）がコンデンサ５の上部電極（上面）に接続する。
【0052】
第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第１の電子スイッチ７ａは、図示するように例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第１の内側線路２ａの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。
【0053】
このような第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第１の電子スイッチ７ａは、スイッチ制御部８によって第１の内側線路２ａの他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。
【0054】
第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第２の電子スイッチ７ｂは、第１の電子スイッチ７ａと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。
【0055】
このような第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第２の電子スイッチ７ｂは、スイッチ制御部８によって第２の内側線路２ｂの他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。
【0056】
第３の電子スイッチ７ｃは、信号線路１の一端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第３の電子スイッチ７ｃは、上述した第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の一端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。なお、第３の電子スイッチ７ｃについては、信号線路１の一端と第２の接地導体４ｂとの間ではなく、信号線路１の他端と第１の接地導体４ａとの間に設けてもよい。
【0057】
このような第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第３の電子スイッチ７ｃは、スイッチ制御部８によって信号線路１の一端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。
【0058】
第４の電子スイッチ７ｄは、コンデンサ５の他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第４の電子スイッチ７ｄは、上述した第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ及び第３の電子スイッチ７ｃと同様にＭＯＳ型ＦＥＴであり、ドレイン端子がコンデンサ５の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。
【0059】
このような第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第４の電子スイッチ７ｄは、スイッチ制御部８によってコンデンサ５の他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。なお、第４の電子スイッチ７ｄは、本発明のコンデンサ用電子スイッチに相当する。
【0060】
スイッチ制御部８は、上述した第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄを制御する制御回路である。このスイッチ制御部８は、４つの出力ポートを備えており、各出力ポートから第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄの各ゲート端子にゲート信号を個別に出力する。すなわち、このスイッチ制御部８は、上記ゲート信号によって第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄのＯＮ／ＯＦＦ動作を制御する。
【0061】
続いて、出力回路Ｙについて、図１に加え図３をも参照して説明する。この出力回路Ｙは、図１に示すように、上述した基本移相回路Ｘの後段に縦続接続しており、出力信号線路９、オープンスタブ１０及び出力接地線路１１を備える。
【0062】
出力信号線路９は、信号線路１と同一方向に延在する直線状の帯状導体である。この出力信号線路９は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、一端（左端）が信号線路１の他端（出力端）に接続され、他端（右端）が外部の負荷回路に接続される。このような出力信号線路９は、一端（左端）から他端（右端）に向かって高周波信号Ｓの信号電流が流れる。なお、出力信号線路９において信号線路１の近傍は、図示するように徐々に幅が広がるようにテーパ状に形状設定されている。
【0063】
また、この出力信号線路９は、線路幅Ｗａが信号線路１の線路幅Ｗよりも広く設定されている。すなわち、出力信号線路９は、信号電流が流れる流路断面積が信号線路１の流路断面積よりも大きく設定されている。このような出力信号線路９は、基本移相回路Ｘの出力負荷を入力負荷より減少させる回路機能を有する。
【0064】
ここで、基本移相回路Ｘにおける信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層に形成され、第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する第２の導電層（下層）に形成される。
【0065】
第１の導電層の構成要素、第２の導電層の構成要素、コンデンサ５並びに第１～第４の電子スイッチ７ａ～７ｄは、ビア（スルーホール）によって相互に接続される。すなわち、これらビアは、絶縁層内に埋設され、第１の接続導体６ａ、第２の接続導体６ｂ、第３の接続導体６ｃ、第４の接続導体６ｄ、第５の接続導体６ｅ、第６の接続導体６ｆ及び第７の接続導体６ｇとして機能する。
【0066】
このような基本移相回路Ｘに対して、出力回路Ｙの出力信号線路９は、絶縁層を挟んで第１の導電層と対向するとともに当該第１の導電層を挟んで第２の導電層（下層）とは異なる側に積層された第３の導電層に形成される。すなわち、基本移相回路Ｘの信号線路１と出力回路Ｙの出力信号線路９とは異なる導電層に形成されており、図３（ａ）に示すように信号線路１と出力信号線路９とは信号線用ビア１２（スルーホール）によって相互接続されている。なお、この図３（ａ）は、出力信号線路９の先端側（右側）から出力回路Ｙを臨む断面図（第１断面図）である。
【0067】
オープンスタブ１０は、このような出力信号線路９から枝分れするように設けられとともに、先端が開放端である線路である。このオープンスタブ１０は、図１に示すように、例えば出力信号線路９の途中部位から出力信号線路９の延在方向に直交する方向に分岐し、途中から出力信号線路９の延在方向に屈曲する形状を有する。すなわち、オープンスタブ１０において、屈曲後の部分は基本移相回路Ｘの側方に位置する。
【0068】
ここで、オープンスタブ１０は、出力信号線路９との接続点近傍では出力信号線路９と同様に第３の導電層に形成されているが、途中部位から信号線路１と同様に第１の導電層に形成されている。すなわち、オープンスタブ１０は、図１に示すように途中部位が信号線用ビア１２によって連結された構造を有する。
【0069】
このようなオープンスタブ１０は、複素数として表現される基本移相回路Ｘの出力インピーダンスを実数化するように仕様が設定されている。すなわち、オープンスタブ１０の長さ等の形状は、基本移相回路Ｘの出力インピーダンスを実数化するように設定されている。
【0070】
なお、高周波回路におけるスタブは周知の回路要素である。一般的なスタブとしては、本実施形態のようなオープンスタブ１０の他に先端が接地されたショートスタブが知られている。しかしながら、本発明者は、基本移相回路Ｘの出力インピーダンスを実数化する場合、ショートスタブでは実数化することができず、オープンスタブ１０のみによって実数化することができることを見出した。
【0071】
出力接地線路１１は、上述した出力信号線路９の両サイド及びオープンスタブ１０の上下左右を囲むように設けられた接地線路であり、電気的に接地されている。この出力接地線路１１は、図１及び図３に示すように、複数の個別接地線路１１ａ～１１ｇを備える。これら個別接地線路１１ａ～１１ｇは、図３に示すように、接地線用ビア１３によって相互接続されている。
【0072】
これら個別接地線路１１ａ～１１ｇのうち、第１～第３の個別接地線路１１ａ～１１ｃは、出力信号線路９の左右及び下に形成された接地線路（信号線用接地線路）である。また、第４～第７の個別接地線路１１ｄ～１１ｇは、オープンスタブ１０を左右及び上下から囲む接地線路（スタブ用接地線路）である。
【0073】
第１～第３の個別接地線路１１ａ～１１ｃのうち、第１の個別接地線路１１ａは、図３（ａ）に示すように、出力信号線路９の下方を覆う第１の出力接地線路である。すなわち、第１の個別接地線路１１ａは、出力信号線路９の下層つまり第１の導電層に形成されており、出力信号線路９から下方に放射される電磁波を遮蔽する機能を有する。第１の個別接地線路１１ａは、第１の導電層において内側線路や外側線路と接続されている。
【0074】
第２の個別接地線路１１ｂは、図３（ａ）に示すように、出力信号線路９の右側方を覆う第２の出力接地線路である。すなわち、第２の個別接地線路１１ｂは、出力信号線路９と同層つまり第３の導電層に形成されており、出力信号線路９から右側方に放射される電磁波を遮蔽する機能を有する。
【0075】
第３の個別接地線路１１ｃは、図３（ａ）に示すように、出力信号線路９の左側方を覆う第３の出力接地線路である。すなわち、第３の個別接地線路１１ｃは、第２の個別接地線路１１ｂと同様に第３の導電層に形成されており、出力信号線路９から左側方に放射される電磁波を遮蔽する機能を有する。
【0076】
また、第４～第７の個別接地線路１１ｄ～１１ｇのうち、第４の個別接地線路１１ｄは、図３（ｂ）に示すように、オープンスタブ１０の下方を覆う接地線路である。すなわち、第４の個別接地線路１１ｄは、オープンスタブ１０の下層つまり第１の導電層より下層（例えば、第２の導電層）に形成されており、オープンスタブ１０から下方に放射される電磁波を遮蔽する機能を有する。
【0077】
第５の個別接地線路１１ｅは、図３（ｂ）に示すように、オープンスタブ１０の右側方を覆う接地線路である。すなわち、第５の個別接地線路１１ｅは、オープンスタブ１０と同層つまり第１の導電層に形成されており、オープンスタブ１０から右側方に放射される電磁波を遮蔽する機能を有する。
【0078】
第６の個別接地線路１１ｆは、図３（ｂ）に示すように、オープンスタブ１０の左側方を覆う接地線路である。すなわち、第６の個別接地線路１１ｆは、オープンスタブ１０と同層つまり第１の導電層に形成されており、オープンスタブ１０から左側方に放射される電磁波を遮蔽する機能を有する。
【0079】
第７の個別接地線路１１ｇは、図３（ｂ）に示すように、オープンスタブ１０の上方を覆う接地線路である。すなわち、第８の個別接地線路１１ｈは、オープンスタブ１０の上層つまり第３の導電層に形成されており、オープンスタブ１０から上方に放射される電磁波を遮蔽する機能を有する。
【0080】
続いて、本実施形態に係るデジタル移相器Ｂについて図４を参照して説明する。
このデジタル移相器Ｂは、図４に示すように複数（ｎ個）の基本移相回路Ｘ１～Ｘｎ、単一の出力回路Ｙ及び一対の接続回路Ｚ１，Ｚ２を備える。なお、本実施形態において、上記「ｎ」は、自然数である。また、以下の「ｉ」は、２以上かつｎ以下の自然数である。
このデジタル移相器Ｂは、図４に示すように複数（ｎ個）の基本移相回路Ｘ１～Ｘｎ、単一の出力回路Ｙ及び一対の接続回路Ｚ１，Ｚ２を備える。なお、本実施形態において、上記「ｎ」は、自然数である。また、以下の「ｉ」は、２以上かつｎ以下の自然数である。
【0081】
これらｎ個の基本移相回路Ｘ１～Ｘｎ、単一の出力回路Ｙ及び一対の接続回路Ｚ１，Ｚ２は、図４に示すように二列（多列）状態で多段に縦続接続されている。なお、この図４に示す二列の配列状態はあくまでも一例である。すなわち、ｎ個の基本移相回路Ｘ１～Ｘｎの配列状態は、三列以上であってもよい。
【0082】
このデジタル移相器Ｂにおいて、高周波信号Ｓの伝送方向は、第１の基本移相回路Ｘ１から第ｎの基本移相回路Ｘｎに向かう方向である。すなわち、第１の基本移相回路Ｘ１は高周波信号Ｓの伝送方向において最上流に位置し、第ｎの基本移相回路Ｘｎは高周波信号Ｓの伝送方向において最下流（最後段）に位置している。
【0083】
より具体的には、ｎ個の基本移相回路Ｘ１～Ｘｎのうち、第１～第ｉ－１の基本移相回路Ｘ１～Ｘｉ－１は、直線状に縦続接続されており、第１の直線部を形成している。また、第ｉ＋１～第ｎの基本移相回路Ｘｉ＋１～Ｘｎは、直線状に縦続接続されており、第１の直線部とは異なる第２の直線部を形成している。
【0084】
すなわち、第１～第ｉ－１の基本移相回路Ｘ１～Ｘｉ－１及び第ｉ＋１～第ｎの基本移相回路Ｘｉ＋１～Ｘｎは、２列（多列）に配置されている。これら第１～第ｉ－１の基本移相回路Ｘ１～Ｘｉ－１及び第ｉ＋１～第ｎの基本移相回路Ｘｉ＋１～Ｘｎにおいて、互いに隣り合う各々の信号線路１は、一列に相互接続されている。
【0085】
また、第１～第ｉ－１の基本移相回路Ｘ１～Ｘｉ－１及び第ｉ＋１～第ｎの基本移相回路Ｘｉ＋１～Ｘｎにおいて、互いに隣り合う各々の第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂは、一列に相互接続されている。さらに、第１～第ｉ－１の基本移相回路Ｘ１～Ｘｉ－１及び第ｉ＋１～第ｎの基本移相回路Ｘｉ＋１～Ｘｎにおいて、隣り合う第１の接地導体４ａと第２の接地導体４ｂとは相互に接続されている。
【0086】
ここで、ｎ個の基本移相回路Ｘ１～Ｘｎのうち、第ｉの基本移相回路Ｘｉは、第１の直線部及び第２の直線部を形成しておらず、一対の接続回路Ｚ１，Ｚ２に挟まれた状態で配置されている。但し、第ｉの基本移相回路Ｘｉについては、第１の直線部あるいは第２の直線部の構成要素としても良い。
【0087】
出力回路Ｙは、図４に示すように、最後段（最下流）に位置する第ｎの基本移相回路Ｘｎの後段に接続されている。すなわち、出力回路Ｙの出力信号線路９は、第ｎの基本移相回路Ｘｎにおける信号線路１の出力端（他端）に信号線用ビア１２（スルーホール）を介して接続されている（図３（ａ）参照）。
【0088】
一対の接続回路Ｚ１，Ｚ２は、上述した第１の直線部と第２の直線部とを平行な状態で接続する線路である。一対の接続回路Ｚ１，Ｚ２のうち、第１の接続回路Ｚ１は、図示するように第１の直線部において最後段に位置する第ｉ－１の基本移相回路Ｘｉ－１と第ｉの基本移相回路Ｘｉとを接続する。この第１の接続回路Ｚ１は、図示するように５つの個別接続線路１４，１５ａ，１５ｂ，１６ａ，１６ｂを備える。
【0089】
これら個別接続線路１４，１５ａ，１５ｂ，１６ａ，１６ｂのうち、第１の個別接続線路１４は、第ｉ－１の基本移相回路Ｘｉ－１における信号線路１の出力端（他端）と第ｉの基本移相回路Ｘｉにおける信号線路１の入力端（一端）とを接続する帯状導体である。この第１の個別接続線路１４は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。
【0090】
第２の個別接続線路１５ａは、第ｉ－１の基本移相回路Ｘｉ－１における第１の内側線路２ａの一端と第ｉの基本移相回路Ｘｉにおける第１の内側線路２ａの他端とを接続する帯状導体である。この第２の個別接続線路１５ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路１４と同様に斜めに延在している。
【0091】
第３の個別接続線路１５ｂは、第ｉ－１の基本移相回路Ｘｉ－１における第２の内側線路２ｂの一端と第ｉの基本移相回路Ｘｉにおける第２の内側線路２ｂの他端とを接続する帯状導体である。この第３の個別接続線路１５ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路１４と同様に斜めに延在している。
【0092】
第４の個別接続線路１６ａは、第ｉ－１の基本移相回路Ｘｉ－１における第１の外側線路３ａの一端と第ｉの基本移相回路Ｘｉにおける第１の外側線路３ａの他端とを接続する帯状導体である。この第４の個別接続線路１６ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路１４と同様に斜めに延在している。
【0093】
第５の個別接続線路１６ｂは、第ｉ－１の基本移相回路Ｘｉ－１における第２の外側線路３ｂの一端と第ｉの基本移相回路Ｘｉにおける第２の外側線路３ｂの他端とを接続する帯状導体である。この第５の個別接続線路１６ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路１４と同様に斜めに延在している。
【0094】
一方、第２の接続回路Ｚ２は、図示するように第ｉの基本移相回路Ｘｉと第２の直線部において最前段に位置する第ｉ＋１の基本移相回路Ｘｉ＋１とを接続する、この第２の接続回路Ｚ２は、図示するように５つの個別接続線路１７，１８ａ，１８ｂ，１９ａ，１９ｂを備える。
【0095】
これら個別接続線路１７，１８ａ，１８ｂ，１９ａ，１９ｂのうち、第６の個別接続線路１７は、第ｉの基本移相回路Ｘｉにおける信号線路１の出力端（他端）と第ｉ＋１の基本移相回路Ｘｉ＋１における信号線路１の入力端（一端）とを接続する帯状導体である。この第６の個別接続線路１７は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。
【0096】
第７の個別接続線路１８ａは、第ｉの基本移相回路Ｘｉにおける第１の内側線路２ａの一端と第ｉ＋１の基本移相回路Ｘｉ＋１における第１の内側線路２ａの他端とを接続する帯状導体である。この第７の個別接続線路１８ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路１７と同様に斜めに延在している。
【0097】
第８の個別接続線路１８ｂは、第ｉの基本移相回路Ｘｉにおける第２の内側線路２ｂの一端と第ｉ＋１の基本移相回路Ｘｉ＋１における第２の内側線路２ｂの他端とを接続する帯状導体である。この第８の個別接続線路１８ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路１７と同様に斜めに延在している。
【0098】
第９の個別接続線路１９ａは、第ｉの基本移相回路Ｘｉにおける第１の外側線路３ａの一端と第ｉ＋１の基本移相回路Ｘｉ＋１における第１の外側線路３ａの他端とを接続する帯状導体である。この第９の個別接続線路１９ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路１７と同様に斜めに延在している。
【0099】
第１０の個別接続線路１９ｂは、第ｉの基本移相回路Ｘｉにおける第２の外側線路３ｂの一端と第ｉ＋１の基本移相回路Ｘｉ＋１における第２の外側線路３ｂの他端とを接続する帯状導体である。この第１０の個別接続線路１９ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路１７と同様に斜めに延在している。
【0100】
続いて、本実施形態に係るデジタル移相回路Ａ及びデジタル移相器Ｂの動作について詳しく説明する。
【0101】
デジタル移相回路Ａ及びデジタル移相器Ｂにおける基本移相回路Ｘ，Ｘ１～Ｘｎは、第１～第４の電子スイッチ７ａ～７ｄの導通状態に応じて動作モードが切替えられる。すなわち、基本移相回路Ｘ，Ｘ１～Ｘｎの動作モードには、スイッチ制御部８によって第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂのみがＯＮ状態に設定される低遅延モードと、同じくスイッチ制御部８によって第４の電子スイッチ７ｄのみがＯＮ状態に設定される高遅延モードとがある。
【0102】
低遅延モードにおいて、スイッチ制御部８は、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂをＯＮ状態に設定し、また第４の電子スイッチ７ｄをＯＦＦ状態に設定する。すなわち、低遅延モードでは、高周波信号Ｓが信号線路１の入力端（他端）から出力端（一端）まで伝搬するまで第１の伝搬遅延時間ＴＬによって、高遅延モードにおける第２の位相差θＨよりも小さな第１の位相差θＬが発生する。
【0103】
この低遅延モードについてさらに詳しく説明すると、第１の内側線路２ａは、第１の電子スイッチ７ａがＯＮ状態に設定されることにより、他端が第２の接地導体４ｂと接続された状態となる。すなわち、第１の内側線路２ａは、一端が第１の接続導体６ａを介して第１の接地導体４ａに常時接続されており、他端が第１の電子スイッチ７ａを介して第２の接地導体４ｂと接続されることによって一端と他端との間に電流が流れ得る第１の通電経路を形成する。
【0104】
一方、第２の内側線路２ｂは、第２の電子スイッチ７ｂがＯＮ状態に設定されることにより、他端が第２の接地導体４ｂと接続された状態となる。すなわち、第２の内側線路２ｂは、一端が第２の接続導体６ｂを介して第１の接地導体４ａに常時接続されており、他端が第２の電子スイッチ７ｂを介して第２の接地導体４ｂと接続されることによって一端と他端との間に電流が流れ得る第２の通電経路を形成する。
【0105】
そして、このような第１の内側線路２ａの両端接続状態において、信号線路１に入力端から出力端に向かって信号電流が流れると、当該伝搬に起因して第１の内側線路２ａ及び第２の内側線路２ｂには、一端から他端に向かって信号電流のリターン電流が流れる。
【0106】
すなわち。第１の通電経路を形成する第１の内側線路２ａには、信号線路１における信号電流の通電によって信号電流の通電方向とは逆方向の第１のリターン電流が流れる。また、第２の通電経路を形成する第２の内側線路２ｂには、信号線路１における信号電流の通電によって信号電流の通電方向とは逆方向、つまり第１のリターン電流と同方向に第２のリターン電流が流れる。
【0107】
ここで、第１の内側線路２ａに流れる第１のリターン電流及び第２の内側線路２ｂに流れる第２のリターン電流は、いずれも信号電流の通電方向に対して逆方向である。したがって、第１のリターン電流及び第２のリターン電流は、信号線路１と第１の内側線路２ａ及び第２の内側線路２ｂとの電磁気的な結合に起因して、信号線路１のインダクタンスＬ１を減少させるように作用する。このインダクタンスＬ１の低減量をΔＬｓとすると、信号線路１の実効的なインダクタンスＬｍは（Ｌ１－ΔＬｓ）となる。
【0108】
また、信号線路１は、上述したように寄生容量としての静電容量Ｃ１を有している。低遅延モードでは、第４の電子スイッチ７ｄがＯＦＦ状態に設定されるので、コンデンサ５は、信号線路１と第２の接地導体４ｂとの間に接続されていない状態である。すなわち、コンデンサ５の静電容量Ｃａは、信号線路１を伝搬する高周波信号Ｓに影響を与えない。したがって、信号線路１を伝搬する高周波信号Ｓには、（Ｌｍ×Ｃ１）１／２に比例した第１の伝搬遅延時間ＴＬが作用する。
【0109】
そして、信号線路１の出力端（一端）における高周波信号Ｓは、このような第１の伝搬遅延時間ＴＬに起因して信号線路１の入力端（他端）における高周波信号Ｓより位相が第１の位相差θＬだけ遅れたものとなる。すなわち、低遅延モードでは、第１のリターン電流及び第２のリターン電流によって信号線路１のインダクタンスＬ１がインダクタンスＬｍに低減されることによって、信号線路１が有する本来の伝搬遅延時間が減少し、この結果として信号線路１が本来有する位相差よりも小さな第１の位相差θＬが実現される。
【0110】
ここで、低遅延モードでは、第３の電子スイッチ７ｃがＯＮ状態に設定されることにより、信号線路１の損失を意図的に増加させている。この損失付与は、低遅延モードにおいて高周波信号Ｓに与える損失を高遅延モードにおいて高周波信号Ｓに与える損失と同程度にしようとするためのものである。
【0111】
すなわち、低遅延モードにおける高周波信号Ｓの損失は、高遅延モードにおける高周波信号Ｓの損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路Ａから出力される高周波信号Ｓの振幅差を招来させるものである。このような事情に対して、デジタル移相回路Ａでは、低遅延モードで第３の電子スイッチ７ｃをＯＮ状態に設定することにより、上記振幅差を解消している。
【0112】
一方、高遅延モードにおいて、スイッチ制御部８は、第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃをＯＦＦ状態に設定し、また第４の電子スイッチ７ｄをＯＮ状態に設定する。すなわち、高遅延モードでは、高周波信号Ｓが信号線路１の入力端（他端）から出力端（一端）まで伝搬するまで第２の伝搬遅延時間ＴＨによって、低遅延モードにおける第１の位相差θＬよりも大きな第２の位相差θＨが発生する。
【0113】
この高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂがＯＦＦ状態に設定されるので、第１の内側線路２ａには第１の通電経路が形成されず、また第２の内側線路２ｂには第２の通電経路が形成されない。したがって、第１の内側線路２ａには第１のリターン電流は極めて小さくなり、また第２の内側線路２ｂには第２のリターン電流は極めて小さくなる。
【0114】
これに対して、第１の外側線路３ａは、一端が第３の接続導体６ｃを介して第１の接地導体４ａに接続され、また他端が第４の接続導体６ｄを介して第２の接地導体４ｂに接続されている。すなわち、第１の外側線路３ａには一端と他端との間に電流が流れ得る第３の通電経路が予め形成されている。
【0115】
したがって、高遅延モードでは、信号線路１における信号電流に起因して、第１の外側線路３ａの一端から他端に向かって第３のリターン電流が流れる。この第３のリターン電流は、信号線路１における信号電流の通電方向に対して逆方向である。したがって、第３のリターン電流は、信号線路１と第１の外側線路３ａとの電磁気的な結合に起因して信号線路１のインダクタンスＬ１を減少させ得る。
【0116】
また、第２の外側線路３ｂは、一端が第５の接続導体６ｅを介して第１の接地導体４ａに接続され、また他端が第６の接続導体６ｆを介して第２の接地導体４ｂに接続されている。すなわち、第２の外側線路３ｂには一端と他端との間に電流が流れ得る第４の通電経路が予め形成されている。
【0117】
したがって、高遅延モードでは、信号線路１における信号電流に起因して、第２の外側線路３ｂの一端から他端に向かって第４のリターン電流が流れる。この第４のリターン電流は、信号線路１における信号電流の通電方向に対して逆方向である。したがって、第４のリターン電流は、信号線路１と第２の外側線路３ｂとの電磁気的な結合に起因して信号線路１のインダクタンスＬ１を減少させ得る。
【0118】
ここで、信号線路１と第１の外側線路３ａ及び第２の外側線路３ｂとの距離は、信号線路１と第１の内側線路２ａ及び第２の内側線路２ｂとの距離よりも大きい。したがって、第３のリターン電流及び第４のリターン電流は、第１のリターン電流及び第２のリターン電流よりもインダクタンスＬ１を減少させる作用が小さい。第３のリターン電流及び第４のリターン電流に起因するインダクタンスＬ１の低減量をΔＬｈとすると、信号線路１の実効的なインダクタンスＬｐは（Ｌ１－ΔＬｈ）となる。
【0119】
一方、信号線路１は寄生容量としての静電容量Ｃ１を有している。また、高遅延モードでは、第４の電子スイッチ７ｄがＯＮ状態に設定されるので、信号線路１と第２の接地導体４ｂとの間にはコンデンサ５が接続されている。すなわち、信号線路１は、コンデンサ５の静電容量Ｃａと静電容量Ｃ１（寄生容量）とを合算した静電容量Ｃｂを有する。したがって、信号線路１を伝搬する高周波信号Ｓには、（Ｌｐ×Ｃｂ）１／２に比例した第２の伝搬遅延時間ＴＨが作用する。
【0120】
そして、信号線路１の出力端（一端）における高周波信号Ｓは、このような第２の伝搬遅延時間ＴＨに起因して信号線路１の入力端における高周波信号Ｓより位相が第２の位相差θＨだけ遅れたものとなる。すなわち、高遅延モードでは、第３のリターン電流及び第４のリターン電流によって信号線路１のインダクタンスＬ１がインダクタンスＬｐに弱く低減されることによって、また第４の電子スイッチ７ｄがＯＮ状態に設定されることによって、低遅延モードの第１の位相差θＬよりも大きな第２の位相差θＨが実現される。
【0121】
なお、高遅延モードでは、第３の電子スイッチ７ｃがＯＦＦ状態に設定される。すなわち、高遅延モードでは、信号線路１の損失を意図的に増加させる処置は施されない。この結果、高遅延モードにおける高周波信号Ｓの損失は、低遅延モードにおける高周波信号Ｓの損失と同程度となる。
【0122】
ここで、本実施形態に係るデジタル移相回路Ａ及びデジタル移相器Ｂでは、このような基本移相回路Ｘ，Ｘ１～Ｘｎの後段に出力回路Ｙが設けられているので、基本移相回路Ｘ，Ｘｎの出力負荷が入力負荷より減少されるとともに実数化される。基本移相回路Ｘ，Ｘｎの出力インピーダンスは所定の大きさ（絶対値）を有するとともに虚数インピーダンスを有するが、出力回路Ｙの出力インピーダンスは、基本移相回路Ｘ，Ｘｎの出力インピーダンスよりも小さく、かつ実数インピーダンスである。
【0123】
すなわち、出力回路Ｙにおいて、出力信号線路９の線路幅Ｗａは、基本移相回路Ｘ，Ｘｎにおける信号線路１の線路幅Ｗよりも広く設定されているので、基本移相回路Ｘ，Ｘｎの出力負荷を入力負荷より減少させる。また、出力回路Ｙにおいて、出力信号線路９にはオープンスタブ１０が設けられているので、基本移相回路Ｘの出力インピーダンス（複素インピーダンス）を実数化する。
【0124】
したがって、本実施形態に係るデジタル移相回路Ａ及びデジタル移相器Ｂによれば、出力反射係数を従来よりも低下させることが可能である。すなわち、本実施形態によれば、出力反射係数を従来よりも低下させることが可能なデジタル移相回路Ａ及びデジタル移相器Ｂを提供することが可能である。
【0125】
また、出力回路Ｙの出力信号線路９は、基本移相回路Ｘ，Ｘｎの信号線路１とは異なる導電層に形成されているので、信号線路１よりも幅広化することが容易である。すなわち、出力信号線路９は、他の線路による制約を受けることなく幅を広く設定することができる。したがって、本実施形態によれば、出力反射係数を比較的容易に低下させることが可能である。
【0126】
また、本実施形態に係るデジタル移相回路Ａ及びデジタル移相器Ｂでは、出力信号線路９の左右及び上下が第１～第４の個別接地線路１１ａ～１１ｄ（信号線用接地線路）によって囲まれている。したがって、本実施形態によれば、出力信号線路９から周囲に放射される電磁波を効果的に遮蔽することが可能である。
【0127】
また、本実施形態に係るデジタル移相回路Ａ及びデジタル移相器Ｂでは、オープンスタブ１０の左右及び上下が第５～第８の個別接地線路１１ｅ～１１ｈ（スタブ用接地線路）によって囲まれている。したがって、本実施形態によれば、オープンスタブ１０から周囲に放射される電磁波を効果的に遮蔽することが可能である。
【0128】
さらに、本実施形態に係るデジタル移相器Ｂでは、二列（多列）に配置されたｎ個の基本移相回路Ｘ１～Ｘｎの列間にオープンスタブ１０を配置するので、列間の余剰スペースを有効活用することが可能である。したがって、本実施形態によれば、デジタル移相器Ｂの小型化を図ることが可能である。
【符号の説明】
【0129】
Ａ…デジタル移相回路、Ｂ…デジタル移相器、Ｘ，Ｘ１～Ｘｎ，Ｘｉ－１，Ｘｉ，Ｘｉ＋１…基本移相回路、Ｙ…出力回路、Ｚ１，Ｚ２…接続回路、１…信号線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３ａ…第１の外側線路、３ｂ…第２の外側線路、４ａ…第１の接地導体、４ｂ…第２の接地導体、５…コンデンサ、６ａ…第１の接続導体、６ｂ…第２の接続導体、６ｃ…第３の接続導体、６ｄ…第４の接続導体、６ｅ…第５の接続導体、６ｆ…第６の接続導体、６ｇ…第７の接続導体、７ａ…第１の電子スイッチ、７ｂ…第２の電子スイッチ、７ｃ…第３の電子スイッチ、７ｄ…第４の電子スイッチ（コンデンサ用電子スイッチ）、８…スイッチ制御部、９…出力信号線路、１０…オープンスタブ、１１…出力接地線路、１２…信号線用ビア、１３…接地線用ビア、１４…第１の個別接続線路、１５ａ…第２の個別接続線路、１５ｂ…第３の個別接続線路、１６ａ…第４の個別接続線路、１６ｂ…第５の個別接続線路、１７…第６の個別接続線路、１８ａ…第７の個別接続線路、１８ｂ…第８の個別接続線路、１９ａ…第９の個別接続線路、１９ｂ…第１０の個別接続線路
【図1】
【図2】
【図3】
【図4】
【図5】
【手続補正書】
【提出日】2022-08-29
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、
当該基本移相回路の出力インピーダンスを、当該基本移相回路の入力インピーダンスより減少させる出力回路と
を備えるデジタル移相回路。
当該基本移相回路の出力インピーダンスを、当該基本移相回路の入力インピーダンスより減少させる出力回路と
を備えるデジタル移相回路。
【請求項2】
前記出力回路は、前記信号線路に接続され、当該信号線路よりも線路幅が大きな出力信号線路を備える請求項１に記載のデジタル移相回路。
【請求項3】
前記出力信号線路は、前記信号線路とは異なる導電層に設けられる請求項２に記載のデジタル移相回路。
【請求項4】
前記出力信号線路は、前記信号線路より上の導電層に設けられ、前記内側線路や前記外側線路と同一の層に設けられた第１の出力接地線路を備え、前記第１の出力接地線路は前記内側線路や前記外側線路と接続されている請求項３に記載のデジタル移相回路。
【請求項5】
前記出力回路は、前記出力信号線路の両サイドに設けられた第２、第３の出力接地線路を備える請求項２～４のいずれか一項に記載のデジタル移相回路。
【請求項6】
前記出力回路は、前記出力信号線路に接続されたオープンスタブを備える請求項２～５のいずれか一項に記載のデジタル移相回路。
【請求項7】
前記オープンスタブは、前記信号線路と同一の導電層に設けられる請求項６に記載のデジタル移相回路。
【請求項8】
前記出力回路は、前記オープンスタブを囲むように設けられたスタブ用接地線路を備える請求項６または７に記載のデジタル移相回路。
【請求項9】
一方の前記内側線路の一端と一方の前記外側線路の一端とを接続する第１の内外接地線路と他方の前記内側線路の一端と他方の前記外側線路の一端とを接続する第２の内外接地線路とを備え、
前記第１の内外接地線路及び前記第２の内外接地線路は、前記第１の接地導体とビアを介して接続されている請求項１～８のいずれか一項に記載のデジタル移相回路。
前記第１の内外接地線路及び前記第２の内外接地線路は、前記第１の接地導体とビアを介して接続されている請求項１～８のいずれか一項に記載のデジタル移相回路。
【請求項10】
前記基本移相回路は、一端が前記信号線路に接続され、他端が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサを備える請求項１～９のいずれか一項に記載のデジタル移相回路。
【請求項11】
前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチを備える請求項１０に記載のデジタル移相回路。
【請求項12】
請求項１～１１のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられるデジタル移相器。
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられるデジタル移相器。
【請求項13】
請求項６～８のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多列状態で多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、
前記オープンスタブは、前記基本移相回路の列間に配置されるデジタル移相器。
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、
前記オープンスタブは、前記基本移相回路の列間に配置されるデジタル移相器。