IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社フジクラの特許一覧

特開2023-144860デジタル移相回路及びデジタル移相器
<図1>
  • 特開-デジタル移相回路及びデジタル移相器 図1
  • 特開-デジタル移相回路及びデジタル移相器 図2
  • 特開-デジタル移相回路及びデジタル移相器 図3
  • 特開-デジタル移相回路及びデジタル移相器 図4
  • 特開-デジタル移相回路及びデジタル移相器 図5
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023144860
(43)【公開日】2023-10-11
(54)【発明の名称】デジタル移相回路及びデジタル移相器
(51)【国際特許分類】
   H01P 1/185 20060101AFI20231003BHJP
   H03H 7/20 20060101ALI20231003BHJP
   H03H 11/20 20060101ALI20231003BHJP
【FI】
H01P1/185
H03H7/20 Z
H03H11/20 A
【審査請求】有
【請求項の数】13
【出願形態】OL
(21)【出願番号】P 2022052038
(22)【出願日】2022-03-28
(11)【特許番号】
(45)【特許公報発行日】2022-10-31
(71)【出願人】
【識別番号】000005186
【氏名又は名称】株式会社フジクラ
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】上道 雄介
【テーマコード(参考)】
5J098
【Fターム(参考)】
5J098AA03
5J098AA16
5J098AB32
5J098AC04
5J098AC10
5J098AC14
5J098AC20
5J098AC27
5J098AD25
5J098DA08
5J098DA09
(57)【要約】
【課題】出力反射係数を従来よりも低下させることが可能なデジタル移相回路及びデジタル移相器を提供する。
【解決手段】信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第1の接地導体、前記外側線路の各他端に接続された第2の接地導体、前記内側線路の各他端と前記第2の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、信号線路から入力される高周波信号を、当該基本移相回路の出力負荷を入力負荷より減少させる出力回路とを備える。
【選択図】図1
【特許請求の範囲】
【請求項1】
信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第1の接地導体、前記外側線路の各他端に接続された第2の接地導体、前記内側線路の各他端と前記第2の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、
当該基本移相回路の出力負荷を入力負荷より減少させる出力回路と
を備えるデジタル移相回路。
【請求項2】
前記出力回路は、前記信号線路に接続され、当該信号線路よりも線路幅が大きな出力信号線路を備える請求項1に記載のデジタル移相回路。
【請求項3】
前記出力信号線路は、前記信号線路とは異なる導電層に設けられる請求項2に記載のデジタル移相回路。
【請求項4】
前記出力信号線路は、前記信号線路より上の導電層に設けられ、前記内側線路や前記外側線路と同一の層に設けられた第1の出力接地線路を備え、前記第1の出力接地線路は前記内側線路や前記外側線路と接続されている請求項3に記載のデジタル移相回路。
【請求項5】
前記出力回路は、前記出力信号線路の両サイドに設けられた第2、第3の出力接地線路を備える請求項2~4のいずれか一項に記載のデジタル移相回路。
【請求項6】
前記出力回路は、前記出力信号線路に接続されたオープンスタブを備える請求項2~5のいずれか一項に記載のデジタル移相回路。
【請求項7】
前記オープンスタブは、前記信号線路と同一の導電層に設けられる請求項6に記載のデジタル移相回路。
【請求項8】
前記出力回路は、前記オープンスタブを囲むように設けられたスタブ用接地線路を備える請求項6または7に記載のデジタル移相回路。
【請求項9】
一方の前記内側線路の一端と一方の前記外側線路の一端とを接続する第1の内外接地線路と他方の前記内側線路の一端と他方の前記外側線路の一端とを接続する第2の内外接地線路とを備え、
前記第1の内外接地線路及び前記第2の内外接地線路は、前記第1の接地導体とビアを介して接続されている請求項1~8のいずれか一項に記載のデジタル移相回路。
【請求項10】
前記基本移相回路は、一端が前記信号線路に接続され、他端が前記第1の接地導体及び前記第2の接地導体の少なくとも一方に接続されるコンデンサを備える
請求項1~9のいずれか一項に記載のデジタル移相回路。
【請求項11】
前記コンデンサの下部電極と前記第1の接地導体及び前記第2の接地導体の少なくとも一方との間にコンデンサ用電子スイッチを備える請求項10に記載のデジタル移相回路。
【請求項12】
請求項1~11のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられるデジタル移相器。
【請求項13】
請求項6~8のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多列状態で多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、
前記オープンスタブは、前記基本移相回路の列間に配置されるデジタル移相器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタル移相回路及びデジタル移相器に関する。
【背景技術】
【0002】
下記非特許文献1には、マイクロ波、準ミリ波あるいはミリ波を対象とするデジタル制御型の移相回路(デジタル移相回路)が開示されている。このデジタル移相回路は、非特許文献1の図2に示されているように、信号線路(signal line)、当該信号線路の両側に設けられた一対の内側線路(inner lines)、一対の内側線路の外側に各々設けられた一対の外側線路(outer lines)、一対の内側線路及び一対の外側線路の各一端に接続された第1接地バー、一対の外側線路の各他端に接続された第2接地バー、一対の内側接路の各他端と第2接地バーとの間に各々設けられる一対のNMOSスイッチ等を備える。
【0003】
このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側線路あるいは一対の外側線路に流れるリターン電流を一対のNMOSスイッチの開/閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。すなわち、デジタル移相回路は、一対の内側線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、上述したデジタル移相回路は、所定の移相量を付与した信号波を後段に接続される回路(後段回路)に供給する。この信号波の後段回路への供給に際して、デジタル移相回路の出力反射係数が大きくなると、後段回路に供給できる信号波の電力が低下するという問題がある。また、上記出力反射係数が大きくなると、デジタル移相回路における移相量の変動が大きくなるという問題も生じる。
【0006】
すなわち、背景技術には、デジタル移相回路の出力インピーダンスと後段回路の入力インピーダンスよの不整合の割合が大きい程、上記出力反射係数が大きくなるという問題がある。そして、この結果として、背景技術には後段回路への供給電力の低下やデジタル移相回路自身における所望移相量に対する変動を招来させるという問題がある。
【0007】
本発明は、上述した事情に鑑みてなされたものであり、出力反射係数を従来よりも低下させることが可能なデジタル移相回路及びデジタル移相器の提供を目的とするものである。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明では、デジタル移相回路に係る第1の解決手段として、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第1の接地導体、前記外側線路の各他端に接続された第2の接地導体、前記内側線路の各他端と前記第2の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、当該基本移相回路の出力負荷を入力負荷より減少させる出力回路とを備える、という手段を採用する。
【0009】
本発明では、デジタル移相回路に係る第2の解決手段として、上記第1の解決手段において、前記出力回路は、前記信号線路に接続され、当該信号線路よりも線路幅が大きな出力信号線路を備える、という手段を採用する。
【0010】
本発明では、デジタル移相回路に係る第3の解決手段として、上記第2の解決手段において、前記出力信号線路は、前記信号線路とは異なる導電層に設けられる、という手段を採用する。
【0011】
本発明では、デジタル移相回路に係る第4の解決手段として、上記第3の解決手段において、前記出力信号線路は、前記信号線路より上の導電層に設けられ、前記内側線路や前記外側線路と同一の層に設けられた第1の出力接地線路を備え、前記第1の出力接地線路は前記内側線路や前記外側線路と接続されている、という手段を採用する。
【0012】
本発明では、デジタル移相回路に係る第5の解決手段として、上記第2~第4のいずれかの解決手段において、前記出力回路は、前記出力信号線路の両サイドに設けられた第2、第3の出力接地線路を備える、という手段を採用する。
【0013】
本発明では、デジタル移相回路に係る第6の解決手段として、上記第2~第5のいずれかの解決手段において、前記出力回路は、前記出力信号線路に接続されたオープンスタブを備える、という手段を採用する。
【0014】
本発明では、デジタル移相回路に係る第7の解決手段として、上記第6の解決手段において、前記オープンスタブは、前記信号線路と同一の導電層に設けられる、という手段を採用する。
【0015】
本発明では、デジタル移相回路に係る第8の解決手段として、上記第6または第7の解決手段において、前記出力回路は、前記オープンスタブを囲むように設けられたスタブ用接地線路を備える、という手段を採用する。
【0016】
本発明では、デジタル移相回路に係る第9の解決手段として、上記第1~第8のいずれかの解決手段において、一方の前記内側線路の一端と一方の前記外側線路の一端とを接続する第1の内外接地線路と他方の前記内側線路の一端と他方の前記外側線路の一端とを接続する第2の内外接地線路とを備え、前記第1の内外接地線路及び前記第2の内外接地線路は、前記第1の接地導体とビアを介して接続されている、という手段を採用する。
【0017】
本発明では、デジタル移相回路に係る第10の解決手段として、上記第1~第9のいずれかの解決手段において、前記基本移相回路は、一端が前記信号線路に接続され、他端が前記第1の接地導体及び前記第2の接地導体の少なくとも一方に接続されるコンデンサを備える、という手段を採用する。
【0018】
本発明では、デジタル移相回路に係る第11の解決手段として、上記第10の解決手段において、前記コンデンサの下部電極と前記第1の接地導体及び前記第2の接地導体の少なくとも一方との間にコンデンサ用電子スイッチを備える、という手段を採用する。
【0019】
また、本発明では、デジタル移相器に係る第1の解決手段として、上記第1~第11のいずれかの解決手段に係る複数のデジタル移相回路における前記基本移相回路が多段に縦続接続され、前記出力回路は、最後段に位置する前記デジタル移相回路のみに設けられる、という手段を採用する。
【0020】
本発明では、デジタル移相器に係る第2の解決手段として、上記第6~第8のいずれかの解決手段に係るデジタル移相回路における前記基本移相回路が多列状態で多段に縦続接続され、前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、前記オープンスタブは、前記基本移相回路の列間に配置される、という手段を採用する。
【発明の効果】
【0021】
本発明によれば、出力反射係数を従来よりも低下させることが可能なデジタル移相回路及びデジタル移相器を提供することが可能である。
【図面の簡単な説明】
【0022】
図1】本発明の一実施形態に係るデジタル移相回路Aの構成を示す正面図である。
図2】本発明の一実施形態における基本移相回路Xの機能構成を示す概念図である。
図3図1のG-G線おける面図(a)及び図1のH-H線おける断面図(b)である。
図4】本発明の一実施形態に係るデジタル移相器Bの構成を示す正面図である。
図5】本発明の一実施形態に係るデジタル移相回路Aの変形例を示す正面図(a)及び断面図(b)である。
【発明を実施するための形態】
【0023】
以下、図面を参照して、本発明の一実施形態について説明する。
最初に、本実施形態に係るデジタル移相回路Aについて図1図3を参照して説明する。このデジタル移相回路Aは、図1に示すように、マイクロ波、準ミリ波あるいはミリ波等の高周波信号Sを入力とし、所定の移相量だけ位相シフトした複数の高周波信号Sを外部に出力する高周波回路である。
【0024】
このデジタル移相回路Aは、半導体製造技術を利用することにより、絶縁層を挟んで複数の導電層が積層された積層構造物として形成される。図1は、積層構造物であるデジタル移相回路Aをある層から下層を臨む正面構造(平面構造)を示す正面図(平面図)である。このようなデジタル移相回路Aは、図1に示すように基本移相回路X及び出力回路Yを備える。
【0025】
基本移相回路Xは、外部から入力される高周波信号Sを所定の位相だけ遅延させる高周波遅延回路である。この基本移相回路Xは、正面図(平面図)である図1に示すことが困難な構成要素を複数備えている。以下では、基本移相回路Xの機能構成を示す図2(概念図)をも参照して基本移相回路Xの詳細構成を説明する。
【0026】
基本移相回路Xは、図2に示すように、信号線路1、一対の内側線路2a,2b、一対の外側線路3a,3b、一対の内外接地線路23a,23b、一対の接地導体4a,4b、コンデンサ5、7つの接続導体6a~6g、4つの電子スイッチ7a~7d及びスイッチ制御部8を備える。
【0027】
信号線路1は、図2に示すように所定方向に延在する直線状の帯状導体である。すなわち、この信号線路1は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。このような信号線路1には、手前側から奥側に向かって、つまり手前側の一端(入力端)から奥側の他端(出力端)に向かって信号電流が流れる。
【0028】
このような信号線路1は、電気的には分布回路定数としてのインダクタンスL1を有する。このインダクタンスL1は、信号線路1の長さ等、信号線路1の形状に応じた大きさの寄生インダクタンスである。また、この信号線路1は、電気的には分布回路定数としての静電容量C1をも有する。この静電容量C1は、信号線-内側、外側線路間あるいはシリコン基板間の寄生容量である。
【0029】
一対の内側線路2a,2bは、上記信号線路1の両側に設けられた直線状の帯状導体である。このような一対の内側線路2a,2bのうち、第1の内側線路2aは、信号線路1の一方側(図2における右側)に離間配置され、一定幅、一定厚及び所定長さを有する長尺板状の導体である。すなわち、この第1の内側線路2aは、信号線路1と所定距離を隔てて平行に設けられており、信号線路1の延在方向と同一な方向に延在する。
【0030】
第2の内側線路2bは、上記信号線路1の他方側(図2における左側)に離間配置され、第1の内側線路2aと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。この第2の内側線路2bは、信号線路1に対して第1の内側線路2aと同様な距離を隔てて平行に設けられており、第1の内側線路2aと同様に信号線路1の延在方向と同一な方向に延在する。
【0031】
第1の外側線路3aは、上述した信号線路1の一方側において第1の内側線路2aの外側に設けられた直線状の帯状導体である。すなわち、第1の外側線路3aは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、信号線路1の一方側において第1の内側線路2aよりも信号線路1から遠い位置に設けられている。
【0032】
また、第1の外側線路3aは、図示するように第1の内側線路2aを挟んだ状態で信号線路1から所定距離を隔てて平行に設けられている。すなわち、第1の外側線路3aは、上述した第1の内側線路2a及び第2の内側線路2bと同様に信号線路1の延在方向と同一な方向に延在する。
【0033】
第2の外側線路3bは、上述した信号線路1の他方側つまり第1の外側線路3aとは異なる側において、第2の内側線路2bの外側に設けられた直線状の帯状導体である。すなわち、第2の外側線路3bは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、信号線路1の他方側において第2の内側線路2bよりも信号線路1から遠い位置に設けられている。
【0034】
また、第2の外側線路3bは、図示するように第2の内側線路2bを挟んだ状態で信号線路1から所定距離を隔てて平行に設けられている。すなわち、第2の外側線路3bは、上述した第1の内側線路2a及び第2の内側線路2b並びに第1の外側線路3aと同様に、信号線路1の延在方向と同一な方向に延在する。
【0035】
一対の内外接地線路23a,23bは、図示するように一対の内側線路2a,2b及び一対の外側線路3a,3bの片側(出力回路Y側)に設けられた直線状の帯状導体である。一対の内外接地線路23a,23bのうち、第1の内外接地線路23aは、第1の内側線路2a(一方の内側線路)の一端と第1の外側線路3a(一方の外側線路)の一端とを接続し、第2の内外接地線路23bは、第2の内側線路2b(他方の内側線路)の一端と第2の外側線路3b(他方の外側線路)の一端とを接続する。このような第1の内外接地線路23a及び第2の内外接地線路23bは、下層に位置する第1の接地導体4aとビアを介して接続されている。
【0036】
第1の接地導体4aは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bの各一端側に設けられる直線状の帯状導体である。すなわち、第1の接地導体4aは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、電気的に接地されている。
【0037】
また、第1の接地導体4aは、同一方向に延在する第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bに対して直交するように設けられている。すなわち、第1の接地導体4aは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bの各一端側において、左右方向に延在するように設けられている。
【0038】
さらに、第1の接地導体4aは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bから所定距離を隔てた下方に設けられている。すなわち、第1の接地導体4aと第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bの各端部との間には、上下方向に一定の距離が設けられている。
【0039】
ここで、第1の接地導体4aは、左右方向における一端(図2における右端)が第1の外側線路3aの右側縁部と略同一位置となるように設定されている。また、この第1の接地導体4aは、左右方向における他端(図2における左端)が第2の外側線路3bの左側縁部と略同一位置となるように設定されている。
【0040】
第2の接地導体4bは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bの各他端側に設けられる直線状の帯状導体である。すなわち、第2の接地導体4bは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、電気的に接地されている。
【0041】
また、第2の接地導体4bは、同一方向に延在する第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bに対して直交するように設けられている。すなわち、第2の接地導体4bは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bの各他端側において、左右方向に延在するように設けられている。
【0042】
さらに、第2の接地導体4bは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bから所定距離を隔てた下方に設けられている。すなわち、第2の接地導体4bと第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bの各端部との間には、上下方向に一定の距離が設けられている。
【0043】
ここで、第2の接地導体4bは、左右方向における一端(図2における右端)が第1の外側線路3aの右側縁部と略同一位置となるように設定されている。また、第2の接地導体4bは、左右方向における他端(図2における左端)が第2の外側線路3bの左側縁部と略同一位置となるように設定されている。すなわち、第2の接地導体4bは、左右方向における位置が第1の接地導体4aと同一である。
【0044】
コンデンサ5は、上部電極が第7の接続導体6gを介して信号線路1に接続され、下部電極が第4の電子スイッチ7dを介して第2の接地導体4bに接続される平行平板である。このコンデンサ5は、平行平板の対向面積に応じた静電容量Caを有する。すなわち、この静電容量Caは、信号線路1と第2の接地導体4bとの間に設けられる回路定数である。
【0045】
第1の接続導体6aは、第1の内側線路2aの一端と第1の接地導体4aとを電気的かつ機械的に接続する導体である。すなわち、この第1の接続導体6aは、上下方向に延在する導体であり、一端(上端)が第1の内側線路2aの下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
【0046】
第2の接続導体6bは、第2の内側線路2bの一端と第1の接地導体4aとを電気的かつ機械的に接続する導体である。すなわち、この第2の接続導体6bは、第1の接続導体6aと同様に上下方向に延在する導体であり、一端(上端)が第2の内側線路2bの下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
【0047】
第3の接続導体6cは、第1の外側線路3aの一端と第1の接地導体4aとを電気的かつ機械的に接続する導体である。すなわち、この第3の接続導体6cは、上下方向に延在する導体であり、一端(上端)が第1の外側線路3aの一端における下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
【0048】
第4の接続導体6dは、第1の外側線路3aの他端と第2の接地導体4bとを電気的かつ機械的に接続する導体である。すなわち、この第4の接続導体6dは、上下方向に延在する導体であり、一端(上端)が第1の外側線路3aの他端における下面に接続し、他端(下端)が第2の接地導体4bの上面に接続する。
【0049】
第5の接続導体6eは、第2の外側線路3bの一端と第1の接地導体4aとを電気的かつ機械的に接続する導体である。すなわち、この第5の接続導体6eは、上下方向に延在する導体であり、一端(上端)が第2の外側線路3bの一端における下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
【0050】
第6の接続導体6fは、第2の外側線路3bの他端と第2の接地導体4bとを電気的かつ機械的に接続する導体である。すなわち、この第6の接続導体6fは、上下方向に延在する導体であり、一端(上端)が第2の外側線路3bの他端における下面に接続し、他端(下端)が第2の接地導体4bの上面に接続する。
【0051】
第7の接続導体6gは、信号線路1の他端とコンデンサ5の上部電極とを電気的かつ機械的に接続する導体である。すなわち、第7の接続導体6gは、上下方向に延在する導体であり、一端(上端)が信号線路1の一端の下面に接続し、他端(下端)がコンデンサ5の上部電極(上面)に接続する。
【0052】
第1の電子スイッチ7aは、第1の内側線路2aの他端と第2の接地導体4bとを開閉自在に接続するトランジスタである。この第1の電子スイッチ7aは、図示するように例えばMOS型FETであり、ドレイン端子が第1の内側線路2aの他端に接続され、ソース端子が第2の接地導体4bに接続され、またゲート端子がスイッチ制御部8に接続されている。
【0053】
このような第1の電子スイッチ7aは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第1の電子スイッチ7aは、スイッチ制御部8によって第1の内側線路2aの他端と第2の接地導体4bとの接続をON/OFFする。
【0054】
第2の電子スイッチ7bは、第2の内側線路2bの他端と第2の接地導体4bとを開閉自在に接続するトランジスタである。この第2の電子スイッチ7bは、第1の電子スイッチ7aと同様にMOS型FETであり、ドレイン端子が第2の内側線路2bの他端に接続され、ソース端子が第2の接地導体4bに接続され、またゲート端子がスイッチ制御部8に接続されている。
【0055】
このような第2の電子スイッチ7bは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第2の電子スイッチ7bは、スイッチ制御部8によって第2の内側線路2bの他端と第2の接地導体4bとの接続をON/OFFする。
【0056】
第3の電子スイッチ7cは、信号線路1の一端と第2の接地導体4bとを開閉自在に接続するトランジスタである。この第3の電子スイッチ7cは、上述した第1の電子スイッチ7a及び第2の電子スイッチ7bと同様にMOS型FETであり、ドレイン端子が信号線路1の一端に接続され、ソース端子が第2の接地導体4bに接続され、またゲート端子がスイッチ制御部8に接続されている。なお、第3の電子スイッチ7cについては、信号線路1の一端と第2の接地導体4bとの間ではなく、信号線路1の他端と第1の接地導体4aとの間に設けてもよい。
【0057】
このような第3の電子スイッチ7cは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第3の電子スイッチ7cは、スイッチ制御部8によって信号線路1の一端と第2の接地導体4bとの接続をON/OFFする。
【0058】
第4の電子スイッチ7dは、コンデンサ5の他端と第2の接地導体4bとを開閉自在に接続するトランジスタである。この第4の電子スイッチ7dは、上述した第1の電子スイッチ7a、第2の電子スイッチ7b及び第3の電子スイッチ7cと同様にMOS型FETであり、ドレイン端子がコンデンサ5の他端に接続され、ソース端子が第2の接地導体4bに接続され、またゲート端子がスイッチ制御部8に接続されている。
【0059】
このような第4の電子スイッチ7dは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第4の電子スイッチ7dは、スイッチ制御部8によってコンデンサ5の他端と第2の接地導体4bとの接続をON/OFFする。なお、第4の電子スイッチ7dは、本発明のコンデンサ用電子スイッチに相当する。
【0060】
スイッチ制御部8は、上述した第1の電子スイッチ7a、第2の電子スイッチ7b、第3の電子スイッチ7c及び第4の電子スイッチ7dを制御する制御回路である。このスイッチ制御部8は、4つの出力ポートを備えており、各出力ポートから第1の電子スイッチ7a、第2の電子スイッチ7b、第3の電子スイッチ7c及び第4の電子スイッチ7dの各ゲート端子にゲート信号を個別に出力する。すなわち、このスイッチ制御部8は、上記ゲート信号によって第1の電子スイッチ7a、第2の電子スイッチ7b、第3の電子スイッチ7c及び第4の電子スイッチ7dのON/OFF動作を制御する。
【0061】
続いて、出力回路Yについて、図1に加え図3をも参照して説明する。この出力回路Yは、図1に示すように、上述した基本移相回路Xの後段に縦続接続しており、出力信号線路9、オープンスタブ10及び出力接地線路11を備える。
【0062】
出力信号線路9は、信号線路1と同一方向に延在する直線状の帯状導体である。この出力信号線路9は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、一端(左端)が信号線路1の他端(出力端)に接続され、他端(右端)が外部の負荷回路に接続される。このような出力信号線路9は、一端(左端)から他端(右端)に向かって高周波信号Sの信号電流が流れる。なお、出力信号線路9において信号線路1の近傍は、図示するように徐々に幅が広がるようにテーパ状に形状設定されている。
【0063】
また、この出力信号線路9は、線路幅Waが信号線路1の線路幅Wよりも広く設定されている。すなわち、出力信号線路9は、信号電流が流れる流路断面積が信号線路1の流路断面積よりも大きく設定されている。このような出力信号線路9は、基本移相回路Xの出力負荷を入力負荷より減少させる回路機能を有する。
【0064】
ここで、基本移相回路Xにおける信号線路1、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bが第1の導電層に形成され、第1の接地導体4a及び第2の接地導体4bは、絶縁層を挟んで第1の導電層と対向する第2の導電層(下層)に形成される。
【0065】
第1の導電層の構成要素、第2の導電層の構成要素、コンデンサ5並びに第1~第4の電子スイッチ7a~7dは、ビア(スルーホール)によって相互に接続される。すなわち、これらビアは、絶縁層内に埋設され、第1の接続導体6a、第2の接続導体6b、第3の接続導体6c、第4の接続導体6d、第5の接続導体6e、第6の接続導体6f及び第7の接続導体6gとして機能する。
【0066】
このような基本移相回路Xに対して、出力回路Yの出力信号線路9は、絶縁層を挟んで第1の導電層と対向するとともに当該第1の導電層を挟んで第2の導電層(下層)とは異なる側に積層された第3の導電層に形成される。すなわち、基本移相回路Xの信号線路1と出力回路Yの出力信号線路9とは異なる導電層に形成されており、図3(a)に示すように信号線路1と出力信号線路9とは信号線用ビア12(スルーホール)によって相互接続されている。なお、この図3(a)は、出力信号線路9の先端側(右側)から出力回路Yを臨む断面図(第1断面図)である。
【0067】
オープンスタブ10は、このような出力信号線路9から枝分れするように設けられとともに、先端が開放端である線路である。このオープンスタブ10は、図1に示すように、例えば出力信号線路9の途中部位から出力信号線路9の延在方向に直交する方向に分岐し、途中から出力信号線路9の延在方向に屈曲する形状を有する。すなわち、オープンスタブ10において、屈曲後の部分は基本移相回路Xの側方に位置する。
【0068】
ここで、オープンスタブ10は、出力信号線路9との接続点近傍では出力信号線路9と同様に第3の導電層に形成されているが、途中部位から信号線路1と同様に第1の導電層に形成されている。すなわち、オープンスタブ10は、図1に示すように途中部位が信号線用ビア12によって連結された構造を有する。
【0069】
このようなオープンスタブ10は、複素数として表現される基本移相回路Xの出力インピーダンスを実数化するように仕様が設定されている。すなわち、オープンスタブ10の長さ等の形状は、基本移相回路Xの出力インピーダンスを実数化するように設定されている。
【0070】
なお、高周波回路におけるスタブは周知の回路要素である。一般的なスタブとしては、本実施形態のようなオープンスタブ10の他に先端が接地されたショートスタブが知られている。しかしながら、本発明者は、基本移相回路Xの出力インピーダンスを実数化する場合、ショートスタブでは実数化することができず、オープンスタブ10のみによって実数化することができることを見出した。
【0071】
出力接地線路11は、上述した出力信号線路9の両サイド及びオープンスタブ10の上下左右を囲むように設けられた接地線路であり、電気的に接地されている。この出力接地線路11は、図1及び図3に示すように、複数の個別接地線路11a~11gを備える。これら個別接地線路11a~11gは、図3に示すように、接地線用ビア13によって相互接続されている。
【0072】
これら個別接地線路11a~11gのうち、第1~第3の個別接地線路11a~11cは、出力信号線路9の左右及び下に形成された接地線路(信号線用接地線路)である。また、第4~第7の個別接地線路11d~11gは、オープンスタブ10を左右及び上下から囲む接地線路(スタブ用接地線路)である。
【0073】
第1~第3の個別接地線路11a~11cのうち、第1の個別接地線路11aは、図3(a)に示すように、出力信号線路9の下方を覆う第1の出力接地線路である。すなわち、第1の個別接地線路11aは、出力信号線路9の下層つまり第1の導電層に形成されており、出力信号線路9から下方に放射される電磁波を遮蔽する機能を有する。第1の個別接地線路11aは、第1の導電層において内側線路や外側線路と接続されている。
【0074】
第2の個別接地線路11bは、図3(a)に示すように、出力信号線路9の右側方を覆う第2の出力接地線路である。すなわち、第2の個別接地線路11bは、出力信号線路9と同層つまり第3の導電層に形成されており、出力信号線路9から右側方に放射される電磁波を遮蔽する機能を有する。
【0075】
第3の個別接地線路11cは、図3(a)に示すように、出力信号線路9の左側方を覆う第3の出力接地線路である。すなわち、第3の個別接地線路11cは、第2の個別接地線路11bと同様に第3の導電層に形成されており、出力信号線路9から左側方に放射される電磁波を遮蔽する機能を有する。
【0076】
また、第4~第7の個別接地線路11d~11gのうち、第4の個別接地線路11dは、図3(b)に示すように、オープンスタブ10の下方を覆う接地線路である。すなわち、第4の個別接地線路11dは、オープンスタブ10の下層つまり第1の導電層より下層(例えば、第2の導電層)に形成されており、オープンスタブ10から下方に放射される電磁波を遮蔽する機能を有する。
【0077】
第5の個別接地線路11eは、図3(b)に示すように、オープンスタブ10の右側方を覆う接地線路である。すなわち、第5の個別接地線路11eは、オープンスタブ10と同層つまり第1の導電層に形成されており、オープンスタブ10から右側方に放射される電磁波を遮蔽する機能を有する。
【0078】
第6の個別接地線路11fは、図3(b)に示すように、オープンスタブ10の左側方を覆う接地線路である。すなわち、第6の個別接地線路11fは、オープンスタブ10と同層つまり第1の導電層に形成されており、オープンスタブ10から左側方に放射される電磁波を遮蔽する機能を有する。
【0079】
第7の個別接地線路11gは、図3(b)に示すように、オープンスタブ10の上方を覆う接地線路である。すなわち、第8の個別接地線路11hは、オープンスタブ10の上層つまり第3の導電層に形成されており、オープンスタブ10から上方に放射される電磁波を遮蔽する機能を有する。
【0080】
続いて、本実施形態に係るデジタル移相器Bについて図4を参照して説明する。
このデジタル移相器Bは、図4に示すように複数(n個)の基本移相回路X~X、単一の出力回路Y及び一対の接続回路Z1,Z2を備える。なお、本実施形態において、上記「n」は、自然数である。また、以下の「i」は、2以上かつn以下の自然数である。
【0081】
これらn個の基本移相回路X~X、単一の出力回路Y及び一対の接続回路Z1,Z2は、図4に示すように二列(多列)状態で多段に縦続接続されている。なお、この図4に示す二列の配列状態はあくまでも一例である。すなわち、n個の基本移相回路X~Xの配列状態は、三列以上であってもよい。
【0082】
このデジタル移相器Bにおいて、高周波信号Sの伝送方向は、第1の基本移相回路Xから第nの基本移相回路Xに向かう方向である。すなわち、第1の基本移相回路Xは高周波信号Sの伝送方向において最上流に位置し、第nの基本移相回路Xは高周波信号Sの伝送方向において最下流(最後段)に位置している。
【0083】
より具体的には、n個の基本移相回路X~Xのうち、第1~第i-1の基本移相回路X~Xi-1は、直線状に縦続接続されており、第1の直線部を形成している。また、第i+1~第nの基本移相回路Xi+1~Xは、直線状に縦続接続されており、第1の直線部とは異なる第2の直線部を形成している。
【0084】
すなわち、第1~第i-1の基本移相回路X~Xi-1及び第i+1~第nの基本移相回路Xi+1~Xは、2列(多列)に配置されている。これら第1~第i-1の基本移相回路X~Xi-1及び第i+1~第nの基本移相回路Xi+1~Xにおいて、互いに隣り合う各々の信号線路1は、一列に相互接続されている。
【0085】
また、第1~第i-1の基本移相回路X~Xi-1及び第i+1~第nの基本移相回路Xi+1~Xにおいて、互いに隣り合う各々の第1の内側線路2a、第2の内側線路2b、第1の外側線路3a及び第2の外側線路3bは、一列に相互接続されている。さらに、第1~第i-1の基本移相回路X~Xi-1及び第i+1~第nの基本移相回路Xi+1~Xにおいて、隣り合う第1の接地導体4aと第2の接地導体4bとは相互に接続されている。
【0086】
ここで、n個の基本移相回路X~Xのうち、第iの基本移相回路Xは、第1の直線部及び第2の直線部を形成しておらず、一対の接続回路Z1,Z2に挟まれた状態で配置されている。但し、第iの基本移相回路Xについては、第1の直線部あるいは第2の直線部の構成要素としても良い。
【0087】
出力回路Yは、図4に示すように、最後段(最下流)に位置する第nの基本移相回路Xの後段に接続されている。すなわち、出力回路Yの出力信号線路9は、第nの基本移相回路Xにおける信号線路1の出力端(他端)に信号線用ビア12(スルーホール)を介して接続されている(図3(a)参照)。
【0088】
一対の接続回路Z1,Z2は、上述した第1の直線部と第2の直線部とを平行な状態で接続する線路である。一対の接続回路Z1,Z2のうち、第1の接続回路Z1は、図示するように第1の直線部において最後段に位置する第i-1の基本移相回路Xi-1と第iの基本移相回路Xとを接続する。この第1の接続回路Z1は、図示するように5つの個別接続線路14,15a,15b,16a,16bを備える。
【0089】
これら個別接続線路14,15a,15b,16a,16bのうち、第1の個別接続線路14は、第i-1の基本移相回路Xi-1における信号線路1の出力端(他端)と第iの基本移相回路Xにおける信号線路1の入力端(一端)とを接続する帯状導体である。この第1の個別接続線路14は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。
【0090】
第2の個別接続線路15aは、第i-1の基本移相回路Xi-1における第1の内側線路2aの一端と第iの基本移相回路Xにおける第1の内側線路2aの他端とを接続する帯状導体である。この第2の個別接続線路15aは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第1の個別接続線路14と同様に斜めに延在している。
【0091】
第3の個別接続線路15bは、第i-1の基本移相回路Xi-1における第2の内側線路2bの一端と第iの基本移相回路Xにおける第2の内側線路2bの他端とを接続する帯状導体である。この第3の個別接続線路15bは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第1の個別接続線路14と同様に斜めに延在している。
【0092】
第4の個別接続線路16aは、第i-1の基本移相回路Xi-1における第1の外側線路3aの一端と第iの基本移相回路Xにおける第1の外側線路3aの他端とを接続する帯状導体である。この第4の個別接続線路16aは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第1の個別接続線路14と同様に斜めに延在している。
【0093】
第5の個別接続線路16bは、第i-1の基本移相回路Xi-1における第2の外側線路3bの一端と第iの基本移相回路Xにおける第2の外側線路3bの他端とを接続する帯状導体である。この第5の個別接続線路16bは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第1の個別接続線路14と同様に斜めに延在している。
【0094】
一方、第2の接続回路Z2は、図示するように第iの基本移相回路Xiと第2の直線部において最前段に位置する第i+1の基本移相回路Xi+1とを接続する、この第2の接続回路Z2は、図示するように5つの個別接続線路17,18a,18b,19a,19bを備える。
【0095】
これら個別接続線路17,18a,18b,19a,19bのうち、第6の個別接続線路17は、第iの基本移相回路Xにおける信号線路1の出力端(他端)と第i+1の基本移相回路Xi+1における信号線路1の入力端(一端)とを接続する帯状導体である。この第6の個別接続線路17は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。
【0096】
第7の個別接続線路18aは、第iの基本移相回路Xにおける第1の内側線路2aの一端と第i+1の基本移相回路Xi+1における第1の内側線路2aの他端とを接続する帯状導体である。この第7の個別接続線路18aは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第6の個別接続線路17と同様に斜めに延在している。
【0097】
第8の個別接続線路18bは、第iの基本移相回路Xにおける第2の内側線路2bの一端と第i+1の基本移相回路Xi+1における第2の内側線路2bの他端とを接続する帯状導体である。この第8の個別接続線路18bは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第6の個別接続線路17と同様に斜めに延在している。
【0098】
第9の個別接続線路19aは、第iの基本移相回路Xにおける第1の外側線路3aの一端と第i+1の基本移相回路Xi+1における第1の外側線路3aの他端とを接続する帯状導体である。この第9の個別接続線路19aは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第6の個別接続線路17と同様に斜めに延在している。
【0099】
第10の個別接続線路19bは、第iの基本移相回路Xにおける第2の外側線路3bの一端と第i+1の基本移相回路Xi+1における第2の外側線路3bの他端とを接続する帯状導体である。この第10の個別接続線路19bは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第6の個別接続線路17と同様に斜めに延在している。
【0100】
続いて、本実施形態に係るデジタル移相回路A及びデジタル移相器Bの動作について詳しく説明する。
【0101】
デジタル移相回路A及びデジタル移相器Bにおける基本移相回路X,X~Xは、第1~第4の電子スイッチ7a~7dの導通状態に応じて動作モードが切替えられる。すなわち、基本移相回路X,X~Xの動作モードには、スイッチ制御部8によって第1の電子スイッチ7a及び第2の電子スイッチ7bのみがON状態に設定される低遅延モードと、同じくスイッチ制御部8によって第4の電子スイッチ7dのみがON状態に設定される高遅延モードとがある。
【0102】
低遅延モードにおいて、スイッチ制御部8は、第1の電子スイッチ7a及び第2の電子スイッチ7bをON状態に設定し、また第4の電子スイッチ7dをOFF状態に設定する。すなわち、低遅延モードでは、高周波信号Sが信号線路1の入力端(他端)から出力端(一端)まで伝搬するまで第1の伝搬遅延時間Tによって、高遅延モードにおける第2の位相差θよりも小さな第1の位相差θが発生する。
【0103】
この低遅延モードについてさらに詳しく説明すると、第1の内側線路2aは、第1の電子スイッチ7aがON状態に設定されることにより、他端が第2の接地導体4bと接続された状態となる。すなわち、第1の内側線路2aは、一端が第1の接続導体6aを介して第1の接地導体4aに常時接続されており、他端が第1の電子スイッチ7aを介して第2の接地導体4bと接続されることによって一端と他端との間に電流が流れ得る第1の通電経路を形成する。
【0104】
一方、第2の内側線路2bは、第2の電子スイッチ7bがON状態に設定されることにより、他端が第2の接地導体4bと接続された状態となる。すなわち、第2の内側線路2bは、一端が第2の接続導体6bを介して第1の接地導体4aに常時接続されており、他端が第2の電子スイッチ7bを介して第2の接地導体4bと接続されることによって一端と他端との間に電流が流れ得る第2の通電経路を形成する。
【0105】
そして、このような第1の内側線路2aの両端接続状態において、信号線路1に入力端から出力端に向かって信号電流が流れると、当該伝搬に起因して第1の内側線路2a及び第2の内側線路2bには、一端から他端に向かって信号電流のリターン電流が流れる。
【0106】
すなわち。第1の通電経路を形成する第1の内側線路2aには、信号線路1における信号電流の通電によって信号電流の通電方向とは逆方向の第1のリターン電流が流れる。また、第2の通電経路を形成する第2の内側線路2bには、信号線路1における信号電流の通電によって信号電流の通電方向とは逆方向、つまり第1のリターン電流と同方向に第2のリターン電流が流れる。
【0107】
ここで、第1の内側線路2aに流れる第1のリターン電流及び第2の内側線路2bに流れる第2のリターン電流は、いずれも信号電流の通電方向に対して逆方向である。したがって、第1のリターン電流及び第2のリターン電流は、信号線路1と第1の内側線路2a及び第2の内側線路2bとの電磁気的な結合に起因して、信号線路1のインダクタンスL1を減少させるように作用する。このインダクタンスL1の低減量をΔLsとすると、信号線路1の実効的なインダクタンスLmは(L1-ΔLs)となる。
【0108】
また、信号線路1は、上述したように寄生容量としての静電容量C1を有している。低遅延モードでは、第4の電子スイッチ7dがOFF状態に設定されるので、コンデンサ5は、信号線路1と第2の接地導体4bとの間に接続されていない状態である。すなわち、コンデンサ5の静電容量Caは、信号線路1を伝搬する高周波信号Sに影響を与えない。したがって、信号線路1を伝搬する高周波信号Sには、(Lm×C1)1/2に比例した第1の伝搬遅延時間Tが作用する。
【0109】
そして、信号線路1の出力端(一端)における高周波信号Sは、このような第1の伝搬遅延時間Tに起因して信号線路1の入力端(他端)における高周波信号Sより位相が第1の位相差θだけ遅れたものとなる。すなわち、低遅延モードでは、第1のリターン電流及び第2のリターン電流によって信号線路1のインダクタンスL1がインダクタンスLmに低減されることによって、信号線路1が有する本来の伝搬遅延時間が減少し、この結果として信号線路1が本来有する位相差よりも小さな第1の位相差θが実現される。
【0110】
ここで、低遅延モードでは、第3の電子スイッチ7cがON状態に設定されることにより、信号線路1の損失を意図的に増加させている。この損失付与は、低遅延モードにおいて高周波信号Sに与える損失を高遅延モードにおいて高周波信号Sに与える損失と同程度にしようとするためのものである。
【0111】
すなわち、低遅延モードにおける高周波信号Sの損失は、高遅延モードにおける高周波信号Sの損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路Aから出力される高周波信号Sの振幅差を招来させるものである。このような事情に対して、デジタル移相回路Aでは、低遅延モードで第3の電子スイッチ7cをON状態に設定することにより、上記振幅差を解消している。
【0112】
一方、高遅延モードにおいて、スイッチ制御部8は、第1の電子スイッチ7a、第2の電子スイッチ7b、第3の電子スイッチ7cをOFF状態に設定し、また第4の電子スイッチ7dをON状態に設定する。すなわち、高遅延モードでは、高周波信号Sが信号線路1の入力端(他端)から出力端(一端)まで伝搬するまで第2の伝搬遅延時間Tによって、低遅延モードにおける第1の位相差θよりも大きな第2の位相差θが発生する。
【0113】
この高遅延モードでは、第1の電子スイッチ7a及び第2の電子スイッチ7bがOFF状態に設定されるので、第1の内側線路2aには第1の通電経路が形成されず、また第2の内側線路2bには第2の通電経路が形成されない。したがって、第1の内側線路2aには第1のリターン電流は極めて小さくなり、また第2の内側線路2bには第2のリターン電流は極めて小さくなる。
【0114】
これに対して、第1の外側線路3aは、一端が第3の接続導体6cを介して第1の接地導体4aに接続され、また他端が第4の接続導体6dを介して第2の接地導体4bに接続されている。すなわち、第1の外側線路3aには一端と他端との間に電流が流れ得る第3の通電経路が予め形成されている。
【0115】
したがって、高遅延モードでは、信号線路1における信号電流に起因して、第1の外側線路3aの一端から他端に向かって第3のリターン電流が流れる。この第3のリターン電流は、信号線路1における信号電流の通電方向に対して逆方向である。したがって、第3のリターン電流は、信号線路1と第1の外側線路3aとの電磁気的な結合に起因して信号線路1のインダクタンスL1を減少させ得る。
【0116】
また、第2の外側線路3bは、一端が第5の接続導体6eを介して第1の接地導体4aに接続され、また他端が第6の接続導体6fを介して第2の接地導体4bに接続されている。すなわち、第2の外側線路3bには一端と他端との間に電流が流れ得る第4の通電経路が予め形成されている。
【0117】
したがって、高遅延モードでは、信号線路1における信号電流に起因して、第2の外側線路3bの一端から他端に向かって第4のリターン電流が流れる。この第4のリターン電流は、信号線路1における信号電流の通電方向に対して逆方向である。したがって、第4のリターン電流は、信号線路1と第2の外側線路3bとの電磁気的な結合に起因して信号線路1のインダクタンスL1を減少させ得る。
【0118】
ここで、信号線路1と第1の外側線路3a及び第2の外側線路3bとの距離は、信号線路1と第1の内側線路2a及び第2の内側線路2bとの距離よりも大きい。したがって、第3のリターン電流及び第4のリターン電流は、第1のリターン電流及び第2のリターン電流よりもインダクタンスL1を減少させる作用が小さい。第3のリターン電流及び第4のリターン電流に起因するインダクタンスL1の低減量をΔLhとすると、信号線路1の実効的なインダクタンスLpは(L1-ΔLh)となる。
【0119】
一方、信号線路1は寄生容量としての静電容量C1を有している。また、高遅延モードでは、第4の電子スイッチ7dがON状態に設定されるので、信号線路1と第2の接地導体4bとの間にはコンデンサ5が接続されている。すなわち、信号線路1は、コンデンサ5の静電容量Caと静電容量C1(寄生容量)とを合算した静電容量Cbを有する。したがって、信号線路1を伝搬する高周波信号Sには、(Lp×Cb)1/2に比例した第2の伝搬遅延時間Tが作用する。
【0120】
そして、信号線路1の出力端(一端)における高周波信号Sは、このような第2の伝搬遅延時間Tに起因して信号線路1の入力端における高周波信号Sより位相が第2の位相差θだけ遅れたものとなる。すなわち、高遅延モードでは、第3のリターン電流及び第4のリターン電流によって信号線路1のインダクタンスL1がインダクタンスLpに弱く低減されることによって、また第4の電子スイッチ7dがON状態に設定されることによって、低遅延モードの第1の位相差θよりも大きな第2の位相差θが実現される。
【0121】
なお、高遅延モードでは、第3の電子スイッチ7cがOFF状態に設定される。すなわち、高遅延モードでは、信号線路1の損失を意図的に増加させる処置は施されない。この結果、高遅延モードにおける高周波信号Sの損失は、低遅延モードにおける高周波信号Sの損失と同程度となる。
【0122】
ここで、本実施形態に係るデジタル移相回路A及びデジタル移相器Bでは、このような基本移相回路X,X~Xの後段に出力回路Yが設けられているので、基本移相回路X,Xの出力負荷が入力負荷より減少されるとともに実数化される。基本移相回路X,Xの出力インピーダンスは所定の大きさ(絶対値)を有するとともに虚数インピーダンスを有するが、出力回路Yの出力インピーダンスは、基本移相回路X,Xの出力インピーダンスよりも小さく、かつ実数インピーダンスである。
【0123】
すなわち、出力回路Yにおいて、出力信号線路9の線路幅Waは、基本移相回路X,Xにおける信号線路1の線路幅Wよりも広く設定されているので、基本移相回路X,Xの出力負荷を入力負荷より減少させる。また、出力回路Yにおいて、出力信号線路9にはオープンスタブ10が設けられているので、基本移相回路Xの出力インピーダンス(複素インピーダンス)を実数化する。
【0124】
したがって、本実施形態に係るデジタル移相回路A及びデジタル移相器Bによれば、出力反射係数を従来よりも低下させることが可能である。すなわち、本実施形態によれば、出力反射係数を従来よりも低下させることが可能なデジタル移相回路A及びデジタル移相器Bを提供することが可能である。
【0125】
また、出力回路Yの出力信号線路9は、基本移相回路X,Xの信号線路1とは異なる導電層に形成されているので、信号線路1よりも幅広化することが容易である。すなわち、出力信号線路9は、他の線路による制約を受けることなく幅を広く設定することができる。したがって、本実施形態によれば、出力反射係数を比較的容易に低下させることが可能である。
【0126】
また、本実施形態に係るデジタル移相回路A及びデジタル移相器Bでは、出力信号線路9の左右及び上下が第1~第4の個別接地線路11a~11d(信号線用接地線路)によって囲まれている。したがって、本実施形態によれば、出力信号線路9から周囲に放射される電磁波を効果的に遮蔽することが可能である。
【0127】
また、本実施形態に係るデジタル移相回路A及びデジタル移相器Bでは、オープンスタブ10の左右及び上下が第5~第8の個別接地線路11e~11h(スタブ用接地線路)によって囲まれている。したがって、本実施形態によれば、オープンスタブ10から周囲に放射される電磁波を効果的に遮蔽することが可能である。
【0128】
さらに、本実施形態に係るデジタル移相器Bでは、二列(多列)に配置されたn個の基本移相回路X~Xの列間にオープンスタブ10を配置するので、列間の余剰スペースを有効活用することが可能である。したがって、本実施形態によれば、デジタル移相器Bの小型化を図ることが可能である。
【符号の説明】
【0129】
A…デジタル移相回路、B…デジタル移相器、X,X~X,Xi-1,X,Xi+1…基本移相回路、Y…出力回路、Z1,Z2…接続回路、1…信号線路、2a…第1の内側線路、2b…第2の内側線路、3a…第1の外側線路、3b…第2の外側線路、4a…第1の接地導体、4b…第2の接地導体、5…コンデンサ、6a…第1の接続導体、6b…第2の接続導体、6c…第3の接続導体、6d…第4の接続導体、6e…第5の接続導体、6f…第6の接続導体、6g…第7の接続導体、7a…第1の電子スイッチ、7b…第2の電子スイッチ、7c…第3の電子スイッチ、7d…第4の電子スイッチ(コンデンサ用電子スイッチ)、8…スイッチ制御部、9…出力信号線路、10…オープンスタブ、11…出力接地線路、12…信号線用ビア、13…接地線用ビア、14…第1の個別接続線路、15a…第2の個別接続線路、15b…第3の個別接続線路、16a…第4の個別接続線路、16b…第5の個別接続線路、17…第6の個別接続線路、18a…第7の個別接続線路、18b…第8の個別接続線路、19a…第9の個別接続線路、19b…第10の個別接続線路
図1
図2
図3
図4
図5
【手続補正書】
【提出日】2022-08-29
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第1の接地導体、前記外側線路の各他端に接続された第2の接地導体、前記内側線路の各他端と前記第2の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた基本移相回路と、
当該基本移相回路の出力インピーダンスを、当該基本移相回路の入力インピーダンスより減少させる出力回路と
を備えるデジタル移相回路。
【請求項2】
前記出力回路は、前記信号線路に接続され、当該信号線路よりも線路幅が大きな出力信号線路を備える請求項1に記載のデジタル移相回路。
【請求項3】
前記出力信号線路は、前記信号線路とは異なる導電層に設けられる請求項2に記載のデジタル移相回路。
【請求項4】
前記出力信号線路は、前記信号線路より上の導電層に設けられ、前記内側線路や前記外側線路と同一の層に設けられた第1の出力接地線路を備え、前記第1の出力接地線路は前記内側線路や前記外側線路と接続されている請求項3に記載のデジタル移相回路。
【請求項5】
前記出力回路は、前記出力信号線路の両サイドに設けられた第2、第3の出力接地線路を備える請求項2~4のいずれか一項に記載のデジタル移相回路。
【請求項6】
前記出力回路は、前記出力信号線路に接続されたオープンスタブを備える請求項2~5のいずれか一項に記載のデジタル移相回路。
【請求項7】
前記オープンスタブは、前記信号線路と同一の導電層に設けられる請求項6に記載のデジタル移相回路。
【請求項8】
前記出力回路は、前記オープンスタブを囲むように設けられたスタブ用接地線路を備える請求項6または7に記載のデジタル移相回路。
【請求項9】
一方の前記内側線路の一端と一方の前記外側線路の一端とを接続する第1の内外接地線路と他方の前記内側線路の一端と他方の前記外側線路の一端とを接続する第2の内外接地線路とを備え、
前記第1の内外接地線路及び前記第2の内外接地線路は、前記第1の接地導体とビアを介して接続されている請求項1~8のいずれか一項に記載のデジタル移相回路。
【請求項10】
前記基本移相回路は、一端が前記信号線路に接続され、他端が前記第1の接地導体及び前記第2の接地導体の少なくとも一方に接続されるコンデンサを備える請求項1~9のいずれか一項に記載のデジタル移相回路。
【請求項11】
前記コンデンサの下部電極と前記第1の接地導体及び前記第2の接地導体の少なくとも一方との間にコンデンサ用電子スイッチを備える請求項10に記載のデジタル移相回路。
【請求項12】
請求項1~11のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられるデジタル移相器。
【請求項13】
請求項6~8のいずれか一項に記載のデジタル移相回路における前記基本移相回路が多列状態で多段に縦続接続され、
前記出力回路は、最後段に位置する前記基本移相回路のみに設けられ、
前記オープンスタブは、前記基本移相回路の列間に配置されるデジタル移相器。