特開 2023-145224 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023145224

(43)【公開日】2023-10-11

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20231003BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022052585

(22)【出願日】2022-03-28

(71)【出願人】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】鎌倉 輝男

(72)【発明者】

【氏名】小林 貴之

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA15

5H730AS08

5H730BB27

5H730DD04

5H730EE04

5H730EE07

5H730FG05

5H730FG15

(57)【要約】

【課題】高コスト化および大型化することなく出力側の電圧を下げること。
【解決手段】電源装置は、第１ブリッジ回路と、変圧器と、第２ブリッジ回路と、第１ブリッジ回路に入力される直流電圧を平滑化する第１コンデンサと、第２ブリッジ回路から出力される直流電圧を平滑化する第２コンデンサと、複数の第１駆動パルスを第１ブリッジ回路のスイッチ素子に出力して、第１ブリッジ回路のスイッチ素子をスイッチング動作させ、複数の第２駆動パルスを第２ブリッジ回路のスイッチ素子に出力して、第２ブリッジ回路のスイッチ素子をスイッチング動作させる、制御部と、を備える。制御部は、第２駆動パルスのデューティ比を標準値の２／３とする制御を行い、第２ブリッジ回路のスイッチ素子をスイッチング動作させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

各々がハイサイドのスイッチ素子及びローサイドのスイッチ素子を有する複数のアームを含み、直流電圧を交流電圧に変換して出力する、第１ブリッジ回路と、
第１巻線及び第２巻線を含み、前記第１ブリッジ回路から出力される交流電圧が前記第１巻線に入力され、誘起された交流電圧を前記第２巻線から出力する、変圧器と、
各々がハイサイドのスイッチ素子及びローサイドのスイッチ素子を有する複数のアームを含み、前記変圧器の前記第２巻線から出力される交流電圧を直流電圧に変換して負荷に出力する、第２ブリッジ回路と、
前記第１ブリッジ回路に入力される直流電圧を平滑化する、第１コンデンサと、
前記第２ブリッジ回路から出力される直流電圧を平滑化する、第２コンデンサと、
複数の第１駆動パルスを前記第１ブリッジ回路の前記スイッチ素子に出力して、前記第１ブリッジ回路の前記スイッチ素子をスイッチング動作させ、複数の第２駆動パルスを前記第２ブリッジ回路の前記スイッチ素子に出力して、前記第２ブリッジ回路の前記スイッチ素子をスイッチング動作させる、制御部と、
を備え、
前記制御部は、
前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行い、前記第２ブリッジ回路の前記スイッチ素子をスイッチング動作させる、
電源装置。

【請求項2】

前記制御部は、前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行っている間、前記第１ブリッジ回路の前記スイッチ素子のスイッチング動作を停止させる、
請求項１に記載の電源装置。

【請求項3】

前記制御部は、前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行っている間、前記第１駆動パルスのデューティ比を標準値の２／３とする制御を行い、前記第１ブリッジ回路の前記スイッチ素子をスイッチング動作させる、
請求項１または２に記載の電源装置。

【請求項4】

前記制御部は、前記第２コンデンサの放電開始を示す旨の制御信号に基づいて、前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行い、前記第２ブリッジ回路の前記スイッチ素子をスイッチング動作させる、
請求項１から３のいずれか１項に記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電源装置に関する。

【背景技術】

【0002】

特許文献１には、ＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式のＤＣ－ＤＣコンバータが記載されている。ＤＡＢ方式のコンバータは、１次側のブリッジ回路を駆動させる駆動パルスと、２次側のブリッジ回路を駆動させる駆動パルスとの間の位相を制御することで、双方向に電力の伝送が可能なコンバータである。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－５４２９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＤＡＢ方式のコンバータの入出力部には、リプル電流を除去するためにコンデンサが接続されている。ＤＡＢコンバータを搭載するアプリケーションによっては、動作停止後に早急に出力側電圧を下げることが求められることがある。この場合、出力部に接続されている出力側コンデンサに蓄積されたエネルギーを早急に放電する必要がある。ＤＡＢコンバータは、双方向の電力変換が可能であるため、出力側コンデンサのエネルギーを入力側に移動させることで、出力側電圧を下げることが考えられる。しかしながら、ＤＡＢコンバータの出力電圧の下限設計値以下の電圧を放電することができなかったり、入力側に移動させたエネルギーの消費が発生しなかった場合に入力側電圧が上昇してしまったりすることがある。そのため、出力側コンデンサに蓄積されたエネルギーを早急に放電するためには、放電回路などが必要となる場合があり、構成が複雑になり高コスト化および大型化してしまう。

【0005】

本開示は、高コスト化および大型化することなく出力側の電圧を下げることのできる電源装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の電源装置は、各々がハイサイドのスイッチ素子及びローサイドのスイッチ素子を有する複数のアームを含み、直流電圧を交流電圧に変換して出力する、第１ブリッジ回路と、第１巻線及び第２巻線を含み、前記第１ブリッジ回路から出力される交流電圧が前記第１巻線に入力され、誘起された交流電圧を前記第２巻線から出力する、変圧器と、各々がハイサイドのスイッチ素子及びローサイドのスイッチ素子を有する複数のアームを含み、前記変圧器の前記第２巻線から出力される交流電圧を直流電圧に変換して負荷に出力する、第２ブリッジ回路と、前記第１ブリッジ回路に入力される直流電圧を平滑化する、第１コンデンサと、前記第２ブリッジ回路から出力される直流電圧を平滑化する、第２コンデンサと、複数の第１駆動パルスを前記第１ブリッジ回路の前記スイッチ素子に出力して、前記第１ブリッジ回路の前記スイッチ素子をスイッチング動作させ、複数の第２駆動パルスを前記第２ブリッジ回路の前記スイッチ素子に出力して、前記第２ブリッジ回路の前記スイッチ素子をスイッチング動作させる、制御部と、を備え、前記制御部は、前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行い、前記第２ブリッジ回路の前記スイッチ素子をスイッチング動作させる。

【0007】

本開示の電源装置において、前記制御部は、前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行っている間、前記第１ブリッジ回路の前記スイッチ素子のスイッチング動作を停止させる。

【0008】

本開示の電源装置において、前記制御部は、前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行っている間、前記第１駆動パルスのデューティ比を標準値の２／３とする制御を行い、前記第１ブリッジ回路の前記スイッチ素子をスイッチング動作させる。

【0009】

本開示の電源装置において、前記制御部は、前記第２コンデンサの放電開始を示す旨の制御信号に基づいて、前記第２駆動パルスのデューティ比を標準値の２／３とする制御を行い、前記第２ブリッジ回路の前記スイッチ素子をスイッチング動作させる。

【発明の効果】

【0010】

本開示によれば、高コスト化および大型化することなく出力側の電圧を下げることができる。

【図面の簡単な説明】

【0011】

【図1】図１は、実施形態に係る電源装置の構成例を示す図である。

【図2】図２は、実施形態に係るトランス部の構成例を示す図である。

【図3】図３は、比較例に係る電源装置の制御方法を説明するための図である。

【図4】図４は、実施形態に係る電源装置の制御方法を説明するための図である。

【図5】図５は、実施形態に係るデューティ比の定義を説明するための図である。

【図6】図６は、実施形態に係る放電処理を行う場合の電源装置の制御方法を説明するための図である。

【発明を実施するための形態】

【0012】

以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

【0013】

［実施形態］
図１を用いて、実施形態に係る電源装置の構成例を説明する。図１は、実施形態に係る電源装置の構成例を示す図である。

【0014】

図１に示す、電源装置１００は、実施形態に係るＤＡＢ方式の電源装置である。電源装置１００は、電源１から出力され平滑化コンデンサ２により平滑化された直流電圧である１次側電圧Ｖ１を受ける。電源装置１００から出力された直流電圧は、平滑化コンデンサ３により平滑化され、２次側電圧Ｖ２が負荷４に入力される。

【0015】

電源装置１００は、第１ブリッジ回路１０と、第２ブリッジ回路２０と、リアクトル３１と、リアクトル３２と、リアクトル３３と、トランス部４０と、制御部５０と、を含む。

【0016】

第１ブリッジ回路１０は、第１アーム１０ａと、第２アーム１０ｂと、第３アーム１０ｃと、を含む。第１ブリッジ回路１０は、３個のアームを含む３相のブリッジ回路である。第１アーム１０ａは、Ｕ相のアームである。第２アーム１０ｂは、Ｖ相のアームである。第３アーム１０ｃは、Ｗ相のアームである。第１アーム１０ａと、第２アーム１０ｂとの間の位相差は、１２０度である。第２アーム１０ｂと、第３アーム１０ｃとの間の位相差は、１２０度である。第３アーム１０ｃと、第１アーム１０ａとの間の位相差は、１２０度である。

【0017】

第１アーム１０ａは、スイッチ素子１１と、スイッチ素子１２と、を含む。第２アーム１０ｂは、スイッチ素子１３と、スイッチ素子１４と、を含む。第３アーム１０ｃは、スイッチ素子１５と、スイッチ素子１６と、を含む。

【0018】

スイッチ素子１１と、スイッチ素子１３と、スイッチ素子１５とは、ハイサイドのスイッチ素子である。スイッチ素子１２と、スイッチ素子１４と、スイッチ素子１６とは、ローサイドのスイッチ素子である。

【0019】

スイッチ素子１１からスイッチ素子１６は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されない。スイッチ素子１１からスイッチ素子１６は、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などでも良い。

【0020】

スイッチ素子１１からスイッチ素子１６は、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。寄生ダイオードに加えて、各トランジスタのドレインとソース間にダイオード素子を逆並列に付加しても良い。

【0021】

スイッチ素子１１のソース端子は、スイッチ素子１２のドレイン端子に電気的に接続されている。スイッチ素子１１のドレイン端子は、スイッチ素子１３のドレイン端子に電気的に接続されている。スイッチ素子１２のソース端子は、スイッチ素子１４のソース端子に電気的に接続されている。

【0022】

スイッチ素子１３のソース端子は、スイッチ素子１４のドレイン端子に電気的に接続されている。スイッチ素子１３のドレイン端子は、スイッチ素子１５のドレイン端子に電気的に接続されている。スイッチ素子１４のソース端子は、スイッチ素子１６のソース端子に電気的に接続されている。

【0023】

スイッチ素子１５のソース端子は、スイッチ素子１６のドレイン端子に電気的に接続されている。

【0024】

スイッチ素子１１のドレイン端子と、スイッチ素子１３のドレイン端子と、スイッチ素子１５のドレイン端子との接続点Ｎ１は、電源装置１００の一方の入力端子である。スイッチ素子１２のソース端子と、スイッチ素子１４のソース端子と、スイッチ素子１６のソース端子との接続点Ｎ２は、電源装置１００の他方の入力端子である。

【0025】

接続点Ｎ１は、平滑化コンデンサ２の高電位側に電気的に接続されている。接続点Ｎ２は、平滑化コンデンサ２の低電位側に電気的に接続されている。接続点Ｎ１と、接続点Ｎ２との間には、平滑化コンデンサ２により平滑化された直流電圧が入力される。

【0026】

スイッチ素子１１のソース端子と、スイッチ素子１２のドレイン端子との接続点Ｎ３は、第１ブリッジ回路１０の１個目の出力端子である。スイッチ素子１３のソース端子と、スイッチ素子１４のドレイン端子との接続点Ｎ４は、第１ブリッジ回路１０の２個目の出力端子である。スイッチ素子１５のソース端子と、スイッチ素子１６のドレイン端子との接続点Ｎ５は、第１ブリッジ回路１０の３個目の出力端子である。

【0027】

第２ブリッジ回路２０は、第１アーム２０ａと、第２アーム２０ｂと、第３アーム２０ｃと、を含む。第２ブリッジ回路２０は、３個のアームを含む３相のブリッジ回路である。第１アーム２０ａは、Ｕ相のアームである。第２アーム２０ｂは、Ｖ相のアームである。第３アーム２０ｃは、Ｗ相のアームである。第１アーム２０ａと、第２アーム２０ｂとの位相差は、１２０度である。第２アーム２０ｂと、第３アーム２０ｃとの位相差は、１２０度である。第３アーム２０ｃと、第１アーム２０ａとの位相差は、１２０度である。

【0028】

第１アーム２０ａは、スイッチ素子２１と、スイッチ素子２２と、を含む。第２アーム２０ｂは、スイッチ素子２３と、スイッチ素子２４と、を含む。第３アーム２０ｃは、スイッチ素子２５と、スイッチ素子２６と、を含む。

【0029】

スイッチ素子２１と、スイッチ素子２３と、スイッチ素子２５とは、ハイサイドのスイッチ素子である。スイッチ素子２２と、スイッチ素子２４と、スイッチ素子２６とは、ローサイドのスイッチ素子である。

【0030】

スイッチ素子２１からスイッチ素子２６は、例えば、ＭＯＳＦＥＴであるが、これに限定されない。スイッチ素子２１からスイッチ素子２６は、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴなどでも良い。

【0031】

スイッチ素子２１からスイッチ素子２６は、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。寄生ダイオードに加えて、各トランジスタのドレインとソース間にダイオード素子を逆並列に付加しても良い。

【0032】

スイッチ素子２１のソース端子は、スイッチ素子２２のドレイン端子に電気的に接続されている。スイッチ素子２１のドレイン端子は、スイッチ素子２３のドレイン端子に電気的に接続されている。スイッチ素子２２のソース端子は、スイッチ素子２４のソース端子に電気的に接続されている。

【0033】

スイッチ素子２３のソース端子は、スイッチ素子２４のドレイン端子に電気的に接続されている。スイッチ素子２３のドレイン端子は、スイッチ素子２５のドレイン端子に電気的に接続されている。スイッチ素子２４のソース端子は、スイッチ素子２６のソース端子に電気的に接続されている。

【0034】

スイッチ素子２５のソース端子は、スイッチ素子２６のドレイン端子に電気的に接続されている。

【0035】

スイッチ素子２１のソース端子と、スイッチ素子２２のドレイン端子との接続点Ｎ６は、第２ブリッジ回路２０の１個目の入力端子である。スイッチ素子２３のソース端子と、スイッチ素子２４のドレイン端子との接続点Ｎ７は、第２ブリッジ回路２０の２個目の入力端子である。スイッチ素子２５のソース端子と、スイッチ素子２６のドレイン端子との接続点Ｎ８は、第２ブリッジ回路２０の３個目の入力端子である。

【0036】

スイッチ素子２１のドレイン端子と、スイッチ素子２３のドレイン端子と、スイッチ素子２５のドレイン端子との接続点Ｎ９は、電源装置１００の一方の出力端子である。スイッチ素子２２のソース端子と、スイッチ素子２４のソース端子と、スイッチ素子２６のソース端子との接続点Ｎ１０は、電源装置１００の他方の出力端子である。

【0037】

接続点Ｎ９は、平滑化コンデンサ３の高電位側に電気的に接続されている。接続点Ｎ１０は、平滑化コンデンサ３の低電位側に電気的に接続されている。平滑化コンデンサ３の２次側電圧Ｖ２が、電源装置１００の出力電圧となる。

【0038】

平滑化コンデンサ３の高電位側は、負荷４の高電位側に電気的に接続されている。平滑化コンデンサ３の低電位側は、負荷４の低電位側に電気的に接続されている。

【0039】

リアクトル３１の一端は、接続点Ｎ３に電気的に接続されている。リアクトル３１の他端は、トランス部４０に電気的に接続されている。

【0040】

リアクトル３２の一端は、接続点Ｎ４に電気的に接続されている。リアクトル３２の他端は、トランス部４０に電気的に接続されている。

【0041】

リアクトル３３の一端は、接続点Ｎ５に電気的に接続されている。リアクトル３３の他端は、トランス部４０に電気的に接続されている。

【0042】

トランス部４０は、第１巻線と、第２巻線と、コアと、を含む。トランス部４０は、変圧器の一種である。

【0043】

図２は、実施形態に係るトランス部の構成例を示す図である。図２に示すように、トランス部４０は、トランス４０ａと、トランス４０ｂと、トランス４０ｃと、を含む。実施形態において、トランス部４０は、３相変圧器である。図２に示す例では、トランス部４０は、Ｙ結線方式の３相変圧器である。図２では、トランス部４０は、Ｙ結線方式の３相変圧器であるものとして示しているが、本開示はこれに限定されない。例えば、トランス部４０は、デルタ結線方式の３相変圧器であってもよい。

【0044】

トランス４０ａは、第１巻線４１ａと、第２巻線４２ａと、コア４３ａと、第１端子４４ａと、第２端子４５ａと、を含む。トランス４０ａは、Ｕ相のトランスである。

【0045】

第１巻線４１ａは、１次側の巻線である。第２巻線４２ａは、２次側の巻線である。第１巻線４１ａと、第２巻線４２ａとは、コア４３ａに巻かれている。第１巻線４１ａの一端は、第１端子４４ａに電気的に接続されている。第１端子４４ａは、リアクトル３１の他端に電気的に接続されている。第２巻線４２ａの一端は、第２端子４５ａに電気的に接続されている。第２端子４５ａは、接続点Ｎ６に電気的に接続されている。

【0046】

トランス４０ｂは、第１巻線４１ｂと、第２巻線４２ｂと、コア４３ｂと、第１端子４４ｂと、第２端子４５ｂと、を含む。トランス４０ｂは、Ｖ相のトランスである。

【0047】

第１巻線４１ｂは、１次側の巻線である。第２巻線４２ｂは、２次側の巻線である。第１巻線４１ｂと、第２巻線４２ｂとは、コア４３ｂに巻かれている。第１巻線４１ｂの一端は、第１端子４４ｂに電気的に接続されている。第１端子４４ｂは、リアクトル３２の他端に電気的に接続されている。第２巻線４２ｂの一端は、第２端子４５ｂに電気的に接続されている。第２端子４５ｂは、接続点Ｎ７に電気的に接続されている。

【0048】

トランス４０ｃは、第１巻線４１ｃと、第２巻線４２ｃと、コア４３ｃと、第１端子４４ｃと、第２端子４５ｃと、を含む。トランス４０ｃは、Ｗ相のトランスである。

【0049】

第１巻線４１ｃは、１次側の巻線である。第２巻線４２ｃは、２次側の巻線である。第１巻線４１ｃと、第２巻線４２ｃとは、コア４３ｃに巻かれている。第１巻線４１ｃの一端は、第１端子４４ｃに電気的に接続されている。第１端子４４ｃは、リアクトル３３の他端に電気的に接続されている。第２巻線４２ｃの一端は、第２端子４５ｃに電気的に接続されている。第２端子４５ｃは、接続点Ｎ８に電気的に接続されている。

【0050】

第１巻線４１ａの他端と、第１巻線４１ｂの他端と、第１巻線４１ｃの他端とは、それぞれ、電気的に接続されている。第２巻線４２ａの他端と、第２巻線４２ｂの他端と、第２巻線４２ｃの他端とは、それぞれ、電気的に接続されている。

【0051】

制御部５０は、第１ブリッジ回路１０および第２ブリッジ回路２０を制御する。制御部５０は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの情報処理装置と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）又はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などの記憶装置とを有する。制御部５０は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の集積回路により実現されてもよい。制御部５０は、ハードウェアと、ソフトウェアとの組み合わせで実現されてもよい。

【0052】

制御部５０は、１次側駆動パルスを第１ブリッジ回路１０に出力することで、スイッチ素子１１からスイッチ素子１６のオン状態とオフ状態とを切り替える。具体的には、制御部５０は、ハイレベルの１次側駆動パルスをスイッチ素子１１からスイッチ素子１６のゲート端子に出力することで、スイッチ素子１１からスイッチ素子１６をオン状態に切り替える。制御部５０は、ローレベルの１次側駆動パルスをスイッチ素子１１からスイッチ素子１６のゲート端子に出力することで、スイッチ素子１１からスイッチ素子１６をオフ状態に切り替える。

【0053】

制御部５０は、２次側駆動パルスを第２ブリッジ回路２０に出力することで、スイッチ素子２１からスイッチ素子２６のオン状態とオフ状態とを切り替える。具体的には、制御部５０は、ハイレベルの２次側駆動パルスをスイッチ素子２１からスイッチ素子２６のゲート端子に出力することで、スイッチ素子２１からスイッチ素子２６をオン状態に切り替える。制御部５０は、ローレベルの２次側駆動パルスをスイッチ素子２１からスイッチ素子２６のゲート端子に出力することで、スイッチ素子２１からスイッチ素子２６をオフ状態に切り替える。

【0054】

本実施形態では、制御部５０は、例えば、１次側駆動パルスのデューティ比を制御することで、平滑化コンデンサ２に蓄積されたエネルギーを放電することができる。制御部５０は、例えば、２次側駆動パルスのデューティ比を制御することで、平滑化コンデンサ３に蓄積されたエネルギーを放電することができる。

【0055】

（比較例の制御方法）
本実施形態を説明する前に、比較例に係る電源装置の制御方法について説明する。図３は、比較例に係る電源装置の制御方法を説明するための図である。比較例に係る電源装置の構成は、図１に示す電源装置１００と同一である。以下では、説明の簡単のため、２次側の処理を例として説明する。１次側の処理も２次側の処理と同様なので、説明を省略する。

【0056】

図３は、２次側の各部のパルスパターンと各相の出力電圧を示す。各スイッチ素子に入力される２次側駆動パルスのスイッチング周波数は一定である。各部に入力される２次側駆動パルスのデューティ比は０．５である。なお、本実施形態の定義では、後述の式（１）に示すように、デューティ比は１となる。

【0057】

波形１１１は、スイッチ素子２１のゲート端子に入力される２次側駆動パルスを示す。波形１１２は、スイッチ素子２２のゲート端子に入力される２次側駆動パルスを示す。波形１１３は、スイッチ素子２３のゲート端子に入力される２次側駆動パルスを示す。波形１１４は、スイッチ素子２４のゲート端子に入力される２次側駆動パルスを示す。波形１１５は、スイッチ素子２５のゲート端子に入力される２次側駆動パルスを示す。波形１１６は、スイッチ素子２６のゲート端子に入力される２次側駆動パルスを示す。波形１１７は、第１アーム２０ａからの出力電圧を示す。波形１１８は、第２アーム２０ｂからの出力電圧を示す。波形１１９は、第３アーム２０ｃからの出力電圧を示す。時間ｔ０から時間ｔ６が、電源装置１００の１周期分の制御パターンとなる。時間ｔ０から時間ｔ１、時間ｔ１から時間ｔ２、時間ｔ２から時間ｔ３、時間ｔ３から時間ｔ４、時間ｔ４から時間ｔ５、および時間ｔ５から時間ｔ６までの期間は、それぞれ同じ長さである。

【0058】

時間ｔ０から時間ｔ３の間、スイッチ素子２１のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２１は、時間ｔ０から時間ｔ３の間はオフ状態となる。時間ｔ３から時間ｔ６の間、スイッチ素子２１のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２１は、時間ｔ３から時間ｔ６の間はオン状態となる。時間ｔ６から時間ｔ９の間、スイッチ素子２１のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２１は、時間ｔ６から時間ｔ９の間はオフ状態となる。

【0059】

時間ｔ０から時間ｔ３の間、スイッチ素子２２のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２２は、時間ｔ０から時間ｔ３の間はオン状態となる。時間ｔ３から時間ｔ６の間、スイッチ素子２２のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２２は、時間ｔ３から時間ｔ６の間はオフ状態となる。時間ｔ６から時間ｔ９の間、スイッチ素子２２のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２２は、時間ｔ６から時間ｔ９の間はオン状態となる。

【0060】

時間ｔ０から時間ｔ１の間、スイッチ素子２３のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２３は、時間ｔ０から時間ｔ１の間はオフ状態となる。時間ｔ１から時間ｔ４の間、スイッチ素子２３のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２３は、時間ｔ１から時間ｔ４の間はオン状態となる。時間ｔ４から時間ｔ７の間、スイッチ素子２３のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２３は、時間ｔ４から時間ｔ７の間はオフ状態となる。時間ｔ７から時間ｔ９の間、スイッチ素子２３のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２３は、時間ｔ７から時間ｔ９の間はオン状態となる。

【0061】

時間ｔ０から時間ｔ１の間、スイッチ素子２４のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２４は、時間ｔ０から時間ｔ１の間はオン状態となる。時間ｔ１から時間ｔ４の間、スイッチ素子２４のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２４は、時間ｔ１から時間ｔ４の間はオフ状態となる。時間ｔ４から時間ｔ７の間、スイッチ素子２４のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２４は、時間ｔ４から時間ｔ７の間はオン状態となる。時間ｔ７から時間ｔ９の間、スイッチ素子２４のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２４は、時間ｔ７から時間ｔ９の間はオフ状態となる。

【0062】

時間ｔ０から時間ｔ２の間、スイッチ素子２５のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２５は、時間ｔ０から時間ｔ２の間はオン状態となる。時間ｔ２から時間ｔ５の間、スイッチ素子２５のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２５は、時間ｔ２から時間ｔ５の間はオフ状態となる。時間ｔ５から時間ｔ８の間、スイッチ素子２５のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２５は、時間ｔ５から時間ｔ８の間はオン状態となる。時間ｔ８から時間ｔ９の間、スイッチ素子２５のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２５は、時間ｔ８から時間ｔ９の間はオフ状態となる。

【0063】

時間ｔ０から時間ｔ２の間、スイッチ素子２６のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２６は、時間ｔ０から時間ｔ２の間はオフ状態となる。時間ｔ２から時間ｔ５の間、スイッチ素子２６のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２６は、時間ｔ２から時間ｔ５の間はオン状態となる。時間ｔ５から時間ｔ８の間、スイッチ素子２６のゲート端子には、ローレベルの２次側駆動パルスが入力される。スイッチ素子２６は、時間ｔ５から時間ｔ８の間はオフ状態となる。時間ｔ８から時間ｔ９の間、スイッチ素子２６のゲート端子には、ハイレベルの２次側駆動パルスが入力される。スイッチ素子２６は、時間ｔ８から時間ｔ９の間はオン状態となる。

【0064】

波形１１１から波形１１６に示すように、比較例に係る制御方法では、スイッチ素子２１と、スイッチ素子２３と、スイッチ素子２５とのハイサイド側のスイッチ素子の全てが同時にオン状態またはオフ状態となるパターンは存在しない。同様に、比較例に係る制御方法では、スイッチ素子２２と、スイッチ素子２４と、スイッチ素子２６とのローサイド側のスイッチ素子の全てが同時にオン状態またはオフ状態となるパターンは存在しない。

【0065】

（実施形態の制御方法）
次に、実施形態に係る制御方法を説明する。制御部５０は、例えば、図１に示す平滑化コンデンサ３に蓄積されたエネルギーを放電するために、スイッチ素子２１と、スイッチ素子２３と、スイッチ素子２５とのハイサイド側のスイッチ素子の全て同時にオン状態またはオフ状態となるパターンを設け、かつデューティ比を所定の値に制御する。

【0066】

図４を用いて、実施形態に係る電源装置の制御方法について説明する。図４は、実施形態に係る電源装置の制御方法を説明するための図である。

【0067】

波形１２１は、スイッチ素子２１のゲート端子に入力される２次側駆動パルスを示す。波形１２２は、スイッチ素子２２のゲート端子に入力される２次側駆動パルスを示す。波形１２３は、スイッチ素子２３の２次側駆動ゲート端子に入力されるパルスを示す。波形１２４は、スイッチ素子２４のゲート端子に入力される２次側駆動パルスを示す。波形１２５は、スイッチ素子２５のゲート端子に入力される２次側駆動パルスを示す。波形１２６は、スイッチ素子２６のゲート端子に入力される２次側駆動パルスを示す。波形１２７は、第１アーム２０ａからの出力電圧を示す。波形１２８は、第２アーム２０ｂからの出力電圧を示す。波形１２９は、第３アーム２０ｃからの出力電圧を示す。

【0068】

図４に示すように、波形１２１から波形１２６には、図３に示す波形１１１から波形１１６に対して、追加のパルスパターンである追加パターンＰ１から追加パターンＰ９が付加されている。

【0069】

追加パターンＰ１は、時間ｔ０から時間ｔ１の間において付加されている追加パターンである。追加パターンＰ１は、ハイサイド側の各スイッチ素子のそれぞれのゲート端子にローレベルの２次側駆動パルスが入力され、ローサイド側の各スイッチ素子のそれぞれのゲート端子にハイレベルの２次側駆動パルスが入力されるパルスパターンである。すなわち、追加パターンＰ１においては、スイッチ素子２１、スイッチ素子２３、およびスイッチ素子２５の全てがオフ状態となり、スイッチ素子２２、スイッチ素子２４、およびスイッチ素子２６の全てがオン状態となる。追加パターンＰ１は、時間ｔ０と時間ｔ１との間の区間の中央に追加しているものとして示しているが、本開示はこれに限定されない。

【0070】

追加パターンＰ２は、時間ｔ１から時間ｔ２の間において付加されている追加パターンである。追加パターンＰ２は、ハイサイド側の各スイッチ素子のそれぞれのゲート端子にハイレベルの２次側駆動パルスが入力され、ローサイド側の各スイッチ素子のそれぞれのゲート端子にローレベルの２次側駆動パルスが入力されるパルスパターンである。すなわち、追加パターンＰ２において、スイッチ素子２１、スイッチ素子２３、およびスイッチ素子２５の全てがオン状態となり、スイッチ素子２２、スイッチ素子２４、およびスイッチ素子２６の全てがオフ状態となる。追加パターンＰ２は、時間ｔ１と時間ｔ２との間の中央に追加しているものとして示しているが、本開示はこれに限定されない。

【0071】

追加パターンＰ３は、時間ｔ２から時間ｔ３の間において付加されている追加パターンである。追加パターンＰ３のパルスパターンは、追加パターンＰ１のパルスパターンと同じなので、説明を省略する。

【0072】

追加パターンＰ４は、時間ｔ３から時間ｔ４の間において付加されている追加パターンである。追加パターンＰ４のパルスパターンは、追加パターンＰ２のパルスパターンと同じなので、説明を省略する。

【0073】

追加パターンＰ５は、時間ｔ４から時間ｔ５の間において付加されている追加パターンである。追加パターンＰ５のパルスパターンは、追加パターンＰ１のパルスパターンと同じなので、説明を省略する。

【0074】

追加パターンＰ６は、時間ｔ５から時間ｔ６の間において付加されている追加パターンである。追加パターンＰ６のパルスパターンは、追加パターンＰ２のパルスパターンと同じなので、説明を省略する。

【0075】

追加パターンＰ７は、時間ｔ６から時間ｔ７の間において付加されている追加パターンである。追加パターンＰ７のパルスパターンは、追加パターンＰ１のパルスパターンと同じなので、説明を省略する。

【0076】

追加パターンＰ８は、時間ｔ７から時間ｔ８の間において付加されている追加パターンである。追加パターンＰ８のパルスパターンは、追加パターンＰ２のパルスパターンと同じなので、説明を省略する。

【0077】

追加パターンＰ９は、時間ｔ８から時間ｔ９の間において付加されている追加パターンである。追加パターンＰ９のパルスパターンは、追加パターンＰ１のパルスパターンと同じなので、説明を省略する。

【0078】

波形１２１から波形１２６は、それぞれ、図４に示す波形１１１から波形１１６よりもデューティ比が小さい。

【0079】

図５は、実施形態に係るデューティ比の定義を説明するための図である。図５は、横軸が時間を示し、縦軸がスイッチ素子のゲート端子に入力される信号レベルを示す。周期Ｔは、制御の１周期分の期間である。デューティ比区間Ｔｄｕｔｙは、追加パターン部の期間である。実施形態では、デューティ比Ｄは、以下のように定義される。
Ｄ＝（周期Ｔ／２－デューティ比区間Ｔｄｕｔｙ）／（周期Ｔ／２）・・・（１）

【0080】

実施形態では、式（１）に示すように、デューティ比Ｄは、デューティ比区間Ｔｄｕｔｙが長いほど、小さくなる。また、デューティ比Ｄは、デューティ比区間Ｔｄｕｔｙが０の場合に１（標準値）となる。

【0081】

図４および図５に示すように、本実施形態では、制御部５０は、２次側駆動パルスに追加パターンを付加することで、デューティ比を制御することができる。

【0082】

（放電制御処理）
本実施形態では、制御部５０は、図１に示す平滑化コンデンサ３に蓄積されたエネルギーを放電する際に、第２ブリッジ回路２０に出力する第２駆動バルスのデューティ比を標準値の２／３に制御する。以下では、第２駆動パルスのデューティ比を標準値の２／３に制御するものとして説明するが、本開示はこれに限定されない。本開示では、制御部５０は、第２駆動パルスのデューティ比を標準値の２／３±Ｘ（Ｘは任意の係数）の範囲内で制御してもよい。例えば、制御部５０は、第２駆動パルスのデューティ比の標準値が１である場合、第２駆動パルスのデューティ比を０．６５等に制御してもよい。

【0083】

図６は、実施形態に係る放電処理を行う場合の電源装置の制御方法を説明するための図である。

【0084】

波形１３１は、スイッチ素子２１のゲート端子に入力される２次側駆動パルスを示す。波形１３２は、スイッチ素子２２のゲート端子に入力される２次側駆動パルスを示す。波形１３３は、スイッチ素子２３の２次側駆動ゲート端子に入力されるパルスを示す。波形１３４は、スイッチ素子２４のゲート端子に入力される２次側駆動パルスを示す。波形１３５は、スイッチ素子２５のゲート端子に入力される２次側駆動パルスを示す。波形１３６は、スイッチ素子２６のゲート端子に入力される２次側駆動パルスを示す。波形１３７は、第１アーム２０ａからの出力電圧を示す。波形１３８は、第２アーム２０ｂからの出力電圧を示す。波形１３９は、第３アーム２０ｃからの出力電圧を示す。

【0085】

図６に示すように、波形１３１から波形１３６には、図３に示す波形１１１から波形１１６に対して、追加のパルスパターンである追加パターンＰ１１から追加パターンＰ１９が付加されている。

【0086】

追加パターンＰ１１は、時間ｔ０から時間ｔ１の間において付加されている追加パターンである。追加パターンＰ１１は、ハイサイド側の各スイッチ素子のそれぞれのゲート端子にローレベルの２次側駆動パルスが入力され、ローサイド側の各スイッチ素子のそれぞれのゲート端子にハイレベルの２次側駆動パルスが入力されるパルスパターンである。すなわち、追加パターンＰ１１においては、スイッチ素子２１、スイッチ素子２３、およびスイッチ素子２５の全てがオフ状態となり、スイッチ素子２２、スイッチ素子２４、およびスイッチ素子２６の全てがオン状態となる。

【0087】

追加パターンＰ１２は、時間ｔ１から時間ｔ２の間において付加されている追加パターンである。追加パターンＰ１２は、ハイサイド側の各スイッチ素子のそれぞれのゲート端子にハイレベルの２次側駆動パルスが入力され、ローサイド側の各スイッチ素子のそれぞれのゲート端子にローレベルの２次側駆動パルスが入力されるパルスパターンである。すなわち、追加パターンＰ２において、スイッチ素子２１、スイッチ素子２３、およびスイッチ素子２５の全てがオン状態となり、スイッチ素子２２、スイッチ素子２４、およびスイッチ素子２６の全てがオフ状態となる。

【0088】

追加パターンＰ１３は、時間ｔ２から時間ｔ３の間において付加されている追加パターンである。追加パターンＰ１３のパルスパターンは、追加パターンＰ１１のパルスパターンと同じなので、説明を省略する。

【0089】

追加パターンＰ１４は、時間ｔ３から時間ｔ４の間において付加されている追加パターンである。追加パターンＰ１４のパルスパターンは、追加パターンＰ１２のパルスパターンと同じなので、説明を省略する。

【0090】

追加パターンＰ１５は、時間ｔ４から時間ｔ５の間において付加されている追加パターンである。追加パターンＰ１５のパルスパターンは、追加パターンＰ１１のパルスパターンと同じなので、説明を省略する。

【0091】

追加パターンＰ１６は、時間ｔ５から時間ｔ６の間において付加されている追加パターンである。追加パターンＰ１６のパルスパターンは、追加パターンＰ１２のパルスパターンと同じなので、説明を省略する。

【0092】

追加パターンＰ１７は、時間ｔ６から時間ｔ７の間において付加されている追加パターンである。追加パターンＰ１７のパルスパターンは、追加パターンＰ１１のパルスパターンと同じなので、説明を省略する。

【0093】

追加パターンＰ１８は、時間ｔ７から時間ｔ８の間において付加されている追加パターンである。追加パターンＰ１８のパルスパターンは、追加パターンＰ１２のパルスパターンと同じなので、説明を省略する。

【0094】

追加パターンＰ１９は、時間ｔ８から時間ｔ９の間において付加されている追加パターンである。追加パターンＰ１９のパルスパターンは、追加パターンＰ１１のパルスパターンと同じなので、説明を省略する。

【0095】

図６に示す例では、制御部５０は、スイッチ素子２１からスイッチ素子２６のデューティ比を標準値の２／３に制御する。

【0096】

波形１３７、波形１３８、および波形１３９に示すように、第１アーム２０ａ、第２アーム２０ｂ、および第３アーム２０ｃからの出力電圧は、０Ｖである。すなわち、制御部５０は、スイッチ素子２１からスイッチ素子２６のデューティ比を標準値の２／３に制御することで、第１アーム２０ａ、第２アーム２０ｂ、および第３アーム２０ｃから電圧が出力されないように制御することができる。これにより、第２ブリッジ回路２０側のエネルギーが第１ブリッジ回路１０側に伝達しないようにすることができる。

【0097】

制御部５０は、第２ブリッジ回路２０側のエネルギーが第１ブリッジ回路１０側に伝達されない状態において、スイッチ素子２１からスイッチ素子２６をスイッチング動作させる。これにより、制御部５０は、第２ブリッジ回路２０側のエネルギーを第１ブリッジ回路１０側に伝達させることなく、スイッチ素子２１からスイッチ素子２６のスイッチング損失により、平滑化コンデンサ３に蓄積されたエネルギーを放電させることができる。

【0098】

制御部５０は、例えば、電源装置１００の動作が停止する際に、図６で説明した動作を実行することで、平滑化コンデンサ３に蓄積されたエネルギーを放電させる。この際、制御部５０は、平滑化コンデンサ３の放電開始を示す旨の制御信号に基づいて、平滑化コンデンサ３の放電処理を開始する。例えば、平滑化コンデンサ３の放電開始を示す旨の制御信号は、負荷４への直流電圧の出力動作の停止を示す制御信号であり得る。例えば、平滑化コンデンサ３の放電開始を示す旨の制御信号は、電源装置１００の動作停止を示す制御信号であってもよい。

【0099】

また、電源装置１００に他の電源装置が並列に接続されている場合において、他の電源装置からの出力電圧が電源装置１００に流入することで、平滑化コンデンサ３にエネルギーが蓄積されることも想定される。そのため、平滑化コンデンサ３の放電開始を示す旨の制御信号は、他の電源装置の動作停止を示す制御信号であってもよい。また、この場合、電源装置１００は、他の電源装置からの出力電圧が平滑化コンデンサ３に流入していることを検出する、電圧センサを備えていてもよい。そして、制御部５０は、例えば、電圧センサが他の電源装置からの出力電圧を検出し、かつ他の電源装置からの出力電圧の流入が止まったことを検出した場合に、平滑化コンデンサ３の放電処理を開始してもよい。

【0100】

なお、平滑化コンデンサ３の放電開始を示す旨の制御信号は、上記に限定されず、その他の制御信号であってもよい。

【0101】

制御部５０は、例えば、電源装置１００の動作を開始する際に、図６で説明した動作を実行して、平滑化コンデンサ３に蓄積されたエネルギーを放電させてもよい。これにより、制御部５０は、平滑化コンデンサ３に残留している残留電荷を放電させることができる。制御部５０は、例えば、電源装置の動作を開始する旨の制御信号に基づいて、平滑化コンデンサ３の放電処理を開始すればよい。制御部５０は、例えば、図示しない残留電荷測定装置により測定された平滑化コンデンサ３に蓄積されている残留電荷が所定以上である場合に、放電処理を開始することとしてもよい。

【0102】

制御部５０は、例えば、平滑化コンデンサ３に蓄積されたエネルギーを放電させている間は、第１ブリッジ回路１０のスイッチ素子１１からスイッチ素子１６のスイッチング動作を停止していることが好ましい。

【0103】

また、本実施形態では、制御部５０は、第１ブリッジ回路１０のスイッチ素子の１次側駆動バルスのデューティ比を２／３に制御して、スイッチ素子１１からスイッチ素子１６をスイッチング動作させてもよい。これにより、制御部５０は、第１ブリッジ回路１０側のエネルギーを第２ブリッジ回路２０に伝達させることなく、スイッチ素子１１からスイッチ素子１６のスイッチング損失により、平滑化コンデンサ２に蓄積されたエネルギーを放電させることができる。

【0104】

上述のとおり、本実施形態は、外部の放電回路などを加えることなく、第２ブリッジ回路２０側の平滑化コンデンサ３に蓄積されたエネルギーを放電させることができる。これにより、本実施形態では、ＤＡＢコンバータの構成を高コスト化および大型化することなく、出力側コンデンサに蓄積されたエネルギーを放電することができるようになる。

【0105】

以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

【符号の説明】

【0106】

１ 電源
２，３ 平滑化コンデンサ
４ 負荷
１０ 第１ブリッジ回路
２０ 第２ブリッジ回路
１０ａ，２０ａ 第１アーム
１０ｂ，２０ｂ 第２アーム
１０ｃ，２０ｃ 第３アーム
１１，１２，１３，１４，１５，１６，２１，２２，２３，２４，２５，２６ スイッチ素子
３１，３２，３３ リアクトル
４０ トランス部
４０ａ，４０ｂ，４０ｃ トランス
４１ａ，４１ｂ，４１ｃ 第１巻線
４２ａ，４２ｂ，４２ｃ 第２巻線
４３ａ，４３ｂ，４３ｃ コア
４４ａ，４４ｂ，４４ｃ 第１端子
４５ａ，４５ｂ，４５ｃ 第２端子
５０ 制御部
１００ 電源装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】