ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023146240
(43)【公開日】2023-10-12
(54)【発明の名称】表示装置の製造方法
(51)【国際特許分類】
H05B 33/10 20060101AFI20231004BHJP
H05B 33/04 20060101ALI20231004BHJP
H10K 59/10 20230101ALI20231004BHJP
H10K 50/10 20230101ALI20231004BHJP
H05B 33/02 20060101ALI20231004BHJP
H05B 33/12 20060101ALI20231004BHJP
H05B 33/22 20060101ALI20231004BHJP
H05B 33/26 20060101ALI20231004BHJP
G09F 9/00 20060101ALI20231004BHJP
G09F 9/30 20060101ALI20231004BHJP
【ＦＩ】
H05B33/10
H05B33/04
H01L27/32
H05B33/14 A
H05B33/02
H05B33/12 B
H05B33/22 Z
H05B33/26
G09F9/00 338
G09F9/30 365
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022053327
(22)【出願日】2022-03-29
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】小亀 平章
(72)【発明者】
【氏名】三村 寿文
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC21
3K107CC45
3K107DD21
3K107DD26
3K107DD89
3K107EE21
3K107EE46
3K107GG11
3K107GG13
3K107GG28
5C094AA31
5C094BA27
5C094CA19
5C094GB10
5C094HA05
5C094HA08
5G435AA14
5G435BB05
5G435CC09
5G435KK05
5G435LL04
5G435LL07
5G435LL08
5G435LL17
(57)【要約】
【課題】 表示装置の信頼性を向上させることが可能な製造方法を提供する。
【解決手段】 一実施形態に係る表示装置の製造方法においては、第１下電極と、第１上電極と、前記第１下電極と前記第１上電極の間に位置する第１有機層とを含む第１表示素子を基板に形成し、前記第１表示素子を覆う第１封止層を形成し、前記第１封止層の上に第１レジストを形成し、水を含む洗浄液を用いた前記基板の洗浄を含む第１パターニング工程により、前記第１封止層および前記第１表示素子のうち前記第１レジストから露出した部分を除去する。
【選択図】 図１６
【解決手段】 一実施形態に係る表示装置の製造方法においては、第１下電極と、第１上電極と、前記第１下電極と前記第１上電極の間に位置する第１有機層とを含む第１表示素子を基板に形成し、前記第１表示素子を覆う第１封止層を形成し、前記第１封止層の上に第１レジストを形成し、水を含む洗浄液を用いた前記基板の洗浄を含む第１パターニング工程により、前記第１封止層および前記第１表示素子のうち前記第１レジストから露出した部分を除去する。
【選択図】 図１６
【特許請求の範囲】
【請求項1】
第１下電極と、第１上電極と、前記第１下電極と前記第１上電極の間に位置する第１有機層とを含む第１表示素子を基板に形成し、
前記第１表示素子を覆う第１封止層を形成し、
前記第１封止層の上に第１レジストを形成し、
水を含む洗浄液を用いた前記基板の洗浄を含む第１パターニング工程により、前記第１封止層および前記第１表示素子のうち前記第１レジストから露出した部分を除去する、
表示装置の製造方法。
前記第１表示素子を覆う第１封止層を形成し、
前記第１封止層の上に第１レジストを形成し、
水を含む洗浄液を用いた前記基板の洗浄を含む第１パターニング工程により、前記第１封止層および前記第１表示素子のうち前記第１レジストから露出した部分を除去する、
表示装置の製造方法。
【請求項2】
前記洗浄液は、純水である、
請求項１に記載の表示装置の製造方法。
請求項１に記載の表示装置の製造方法。
【請求項3】
前記第１パターニング工程は、
前記第１封止層のうち前記第１レジストから露出した部分をドライエッチングにより除去し、
前記ドライエッチングの後に、前記洗浄液を用いて前記基板を洗浄する、
ことを含む、請求項１または２に記載の表示装置の製造方法。
前記第１封止層のうち前記第１レジストから露出した部分をドライエッチングにより除去し、
前記ドライエッチングの後に、前記洗浄液を用いて前記基板を洗浄する、
ことを含む、請求項１または２に記載の表示装置の製造方法。
【請求項4】
前記第１パターニング工程は、前記第１上電極のうち、前記ドライエッチングの後の前記第１封止層から露出した部分をエッチングにより除去することをさらに含み、
前記洗浄液を用いた洗浄は、前記第１封止層に対する前記ドライエッチングの後、前記第１上電極に対する前記エッチングの前に実施される、
請求項３に記載の表示装置の製造方法。
前記洗浄液を用いた洗浄は、前記第１封止層に対する前記ドライエッチングの後、前記第１上電極に対する前記エッチングの前に実施される、
請求項３に記載の表示装置の製造方法。
【請求項5】
前記第１表示素子は、前記第１上電極と前記第１封止層の間に配置され前記第１表示素子の光学特性を調整する第１キャップ層をさらに含み、
前記第１パターニング工程は、前記第１キャップ層のうち、前記ドライエッチングの後の前記第１封止層から露出した部分をエッチングにより除去することをさらに含み、
前記洗浄液を用いた洗浄は、前記第１封止層に対する前記ドライエッチングの後、前記第１キャップ層に対する前記エッチングの前に実施される、
請求項３に記載の表示装置の製造方法。
前記第１パターニング工程は、前記第１キャップ層のうち、前記ドライエッチングの後の前記第１封止層から露出した部分をエッチングにより除去することをさらに含み、
前記洗浄液を用いた洗浄は、前記第１封止層に対する前記ドライエッチングの後、前記第１キャップ層に対する前記エッチングの前に実施される、
請求項３に記載の表示装置の製造方法。
【請求項6】
前記第１表示素子を形成する前に、導電性を有する下部と、前記下部の側面から突出した上部とを含む隔壁を前記基板に形成する、
請求項３乃至５のうちいずれか１項に記載の表示装置の製造方法。
請求項３乃至５のうちいずれか１項に記載の表示装置の製造方法。
【請求項7】
前記下部の前記側面の一部が前記洗浄液によって洗浄される、
請求項６に記載の表示装置の製造方法。
請求項６に記載の表示装置の製造方法。
【請求項8】
前記第１封止層に対する前記ドライエッチングには、フッ素を含むエッチングガスが用いられ、
前記下部は、アルミニウムを含む、
請求項６または７に記載の表示装置の製造方法。
前記下部は、アルミニウムを含む、
請求項６または７に記載の表示装置の製造方法。
【請求項9】
前記第１パターニング工程の後、第２下電極と、第２上電極と、前記第２下電極と前記第２上電極の間に位置する第２有機層とを含む第２表示素子を前記基板に形成し、
前記第２表示素子を覆う第２封止層を形成し、
前記第２封止層の上に第２レジストを形成し、
前記洗浄液を用いた前記基板の洗浄を含む第２パターニング工程により、前記第２封止層および前記第２表示素子のうち前記第２レジストから露出した部分を除去する、
請求項１乃至８のうちいずれか１項に記載の表示装置の製造方法。
前記第２表示素子を覆う第２封止層を形成し、
前記第２封止層の上に第２レジストを形成し、
前記洗浄液を用いた前記基板の洗浄を含む第２パターニング工程により、前記第２封止層および前記第２表示素子のうち前記第２レジストから露出した部分を除去する、
請求項１乃至８のうちいずれか１項に記載の表示装置の製造方法。
【請求項10】
前記第２パターニング工程の後、第３下電極と、第３上電極と、前記第３下電極と前記第３上電極の間に位置する第３有機層とを含む第３表示素子を前記基板に形成し、
前記第３表示素子を覆う第３封止層を形成し、
前記第３封止層の上に第３レジストを形成し、
前記洗浄液を用いた前記基板の洗浄を含む第３パターニング工程により、前記第３封止層および前記第３表示素子のうち前記第３レジストから露出した部分を除去する、
請求項９に記載の表示装置の製造方法。
前記第３表示素子を覆う第３封止層を形成し、
前記第３封止層の上に第３レジストを形成し、
前記洗浄液を用いた前記基板の洗浄を含む第３パターニング工程により、前記第３封止層および前記第３表示素子のうち前記第３レジストから露出した部分を除去する、
請求項９に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置の製造方法に関する。
【背景技術】
【0002】
近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。
【0003】
上記のような表示装置を製造するにあたり、信頼性の低下を抑制する技術が必要とされている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０００－１９５６７７号公報
【特許文献2】特開２００４－２０７２１７号公報
【特許文献3】特開２００８－１３５３２５号公報
【特許文献4】特開２００９－３２６７３号公報
【特許文献5】特開２０１０－１１８１９１号公報
【特許文献6】国際公開第２０１８／１７９３０８号
【特許文献7】米国特許出願公開第２０２２／００７７２５１号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、表示装置の信頼性を向上させることが可能な製造方法を提供することにある。
【課題を解決するための手段】
【0006】
一実施形態に係る表示装置の製造方法においては、第１下電極と、第１上電極と、前記第１下電極と前記第１上電極の間に位置する第１有機層とを含む第１表示素子を基板に形成し、前記第１表示素子を覆う第１封止層を形成し、前記第１封止層の上に第１レジストを形成し、水を含む洗浄液を用いた前記基板の洗浄を含む第１パターニング工程により、前記第１封止層および前記第１表示素子のうち前記第１レジストから露出した部分を除去する。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0009】
なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向と称し、Ｙ軸に沿った方向を第２方向と称し、Ｚ軸に沿った方向を第３方向と称する。第３方向Ｚと平行に各種要素を見ることを平面視という。
【0010】
本実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
【0011】
図１は、本実施形態に係る表示装置ＤＳＰの構成例を示す図である。表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡとを有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
【0012】
本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
【0013】
表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、青色の第１副画素ＳＰ１、緑色の第２副画素ＳＰ２および赤色の第３副画素ＳＰ３を含む。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。
【0014】
副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子ＤＥとを備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４とを備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
【0015】
画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極およびドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極およびキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極およびドレイン電極の一方は電源線ＰＬおよびキャパシタ４に接続され、他方は表示素子ＤＥに接続されている。表示素子ＤＥは、発光素子としての有機発光ダイオード（ＯＬＥＤ）である。
【0016】
なお、画素回路１の構成は図示した例に限らない。例えば、画素回路１は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
【0017】
図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。図２の例においては、第２副画素ＳＰ２と第１副画素ＳＰ１が第１方向Ｘに並んでいる。第３副画素ＳＰ３と第１副画素ＳＰ１も第１方向Ｘに並んでいる。さらに、第３副画素ＳＰ３と第２副画素ＳＰ２が第２方向Ｙに並んでいる。
【0018】
副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、複数の第１副画素ＳＰ１が第２方向Ｙに繰り返し配置された列と、副画素ＳＰ２，ＳＰ３が第２方向Ｙに交互に配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。
【0019】
なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは図２の例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３が第１方向Ｘに順に並んでいてもよい。
【0020】
表示領域ＤＡには、リブ５および隔壁６が配置されている。リブ５は、第１副画素ＳＰ１において第１画素開口ＡＰ１を有し、第２副画素ＳＰ２において第２画素開口ＡＰ２を有し、第３副画素ＳＰ３において第３画素開口ＡＰ３を有している。図２の例においては、第２画素開口ＡＰ２が第３画素開口ＡＰ３よりも大きく、第１画素開口ＡＰ１が第２画素開口ＡＰ２よりも大きい。
【0021】
隔壁６は、隣り合う副画素ＳＰの境界に配置され、平面視においてリブ５と重なっている。隔壁６は、第１方向Ｘに延びる複数の第１隔壁６ｘと、第２方向Ｙに延びる複数の第２隔壁６ｙとを有している。複数の第１隔壁６ｘは、第２方向Ｙに隣り合う２つの第１画素開口ＡＰ１の間、および、第２方向Ｙに隣り合う画素開口ＡＰ２，ＡＰ３の間にそれぞれ配置されている。第２隔壁６ｙは、第１方向Ｘに隣り合う画素開口ＡＰ１，ＡＰ２の間、および、第１方向Ｘに隣り合う画素開口ＡＰ１，ＡＰ３の間にそれぞれ配置されている。
【0022】
図２の例においては、第１隔壁６ｘおよび第２隔壁６ｙが互いに接続されている。これにより、隔壁６は全体として画素開口ＡＰ１，ＡＰ２，ＡＰ３を囲う格子状である。隔壁６は、リブ５と同様に副画素ＳＰ１，ＳＰ２，ＳＰ３において開口を有するということもできる。
【0023】
第１副画素ＳＰ１は、第１画素開口ＡＰ１とそれぞれ重なる第１下電極ＬＥ１、第１上電極ＵＥ１および第１有機層ＯＲ１を備えている。第２副画素ＳＰ２は、第２画素開口ＡＰ２とそれぞれ重なる第２下電極ＬＥ２、第２上電極ＵＥ２および第２有機層ＯＲ２を備えている。第３副画素ＳＰ３は、第３画素開口ＡＰ３とそれぞれ重なる第３下電極ＬＥ３、第３上電極ＵＥ３および第３有機層ＯＲ３を備えている。
【0024】
第１下電極ＬＥ１、第１上電極ＵＥ１および第１有機層ＯＲ１は、第１副画素ＳＰ１の第１表示素子ＤＥ１を構成する。第２下電極ＬＥ２、第２上電極ＵＥ２および第２有機層ＯＲ２は、第２副画素ＳＰ２の第２表示素子ＤＥ２を構成する。第３下電極ＬＥ３、第３上電極ＵＥ３および第３有機層ＯＲ３は、第３副画素ＳＰ３の第３表示素子ＤＥ３を構成する。表示素子ＤＥ１，ＤＥ２，ＤＥ３は、後述するキャップ層を含んでもよい。
【0025】
例えば、第１表示素子ＤＥ１は青色の波長域の光を放ち、第２表示素子ＤＥ２は緑色の波長域の光を放ち、第３表示素子ＤＥ３は赤色の波長域の光を放つ。
【0026】
第１下電極ＬＥ１は、第１コンタクトホールＣＨ１を通じて第１副画素ＳＰ１の画素回路１（図１参照）に接続されている。第２下電極ＬＥ２は、第２コンタクトホールＣＨ２を通じて第２副画素ＳＰ２の画素回路１に接続されている。第３下電極ＬＥ３は、第３コンタクトホールＣＨ３を通じて第３副画素ＳＰ３の画素回路１に接続されている。
【0027】
図２の例において、第１コンタクトホールＣＨ１は、第２方向Ｙに隣り合う２つの第１画素開口ＡＰ１の間の第１隔壁６ｘと全体的に重なっている。コンタクトホールＣＨ２，ＣＨ３は、第２方向Ｙに隣り合う画素開口ＡＰ２，ＡＰ３の間の第１隔壁６ｘと全体的に重なっている。他の例として、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の少なくとも一部が第１隔壁６ｘと重なっていなくてもよい。
【0028】
図３は、図２中のIII－III線に沿う表示装置ＤＳＰの概略的な断面図である。上述の基板１０の上に回路層１１が配置されている。回路層１１は、図１に示した画素回路１、走査線ＧＬ、信号線ＳＬおよび電源線ＰＬなどの各種回路や配線を含む。
【0029】
回路層１１は、有機絶縁層１２により覆われている。有機絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。図３の断面には表れていないが、上述のコンタクトホールＣＨ１，ＣＨ２，ＣＨ３はいずれも有機絶縁層１２に設けられている。
【0030】
下電極ＬＥ１，ＬＥ２，ＬＥ３は、有機絶縁層１２の上に配置されている。リブ５は、有機絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、リブ５により覆われている。
【0031】
隔壁６は、リブ５の上に配置された導電性を有する下部６１と、下部６１の上に配置された上部６２とを含む。上部６２は、下部６１よりも大きい幅を有している。これにより、図３においては上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状ということもできる。
【0032】
第１有機層ＯＲ１は、第１画素開口ＡＰ１を通じて第１下電極ＬＥ１を覆っている。第１上電極ＵＥ１は、第１有機層ＯＲ１を覆い、第１下電極ＬＥ１と対向している。第２有機層ＯＲ２は、第２画素開口ＡＰ２を通じて第２下電極ＬＥ２を覆っている。第２上電極ＵＥ２は、第２有機層ＯＲ２を覆い、第２下電極ＬＥ２と対向している。第３有機層ＯＲ３は、第３画素開口ＡＰ３を通じて第３下電極ＬＥ３を覆っている。第３上電極ＵＥ３は、第３有機層ＯＲ３を覆い、第３下電極ＬＥ３と対向している。
【0033】
図３の例においては、第１上電極ＵＥ１の上に第１キャップ層ＣＰ１が配置され、第２上電極ＵＥ２の上に第２キャップ層ＣＰ２が配置され、第３上電極ＵＥ３の上に第３キャップ層ＣＰ３が配置されている。キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、それぞれ有機層ＯＲ１，ＯＲ２，ＯＲ３が発する光の光学特性を調整する。
【0034】
第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１の一部は、上部６２の上に位置している。当該一部は、第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１の他の部分と離間している。同様に、第２有機層ＯＲ２、第２上電極ＵＥ２および第２キャップ層ＣＰ２の一部は上部６２の上に位置し、当該一部は第２有機層ＯＲ２、第２上電極ＵＥ２および第２キャップ層ＣＰ２の他の部分と離間している。さらに、第３有機層ＯＲ３、第３上電極ＵＥ３および第３キャップ層ＣＰ３の一部は上部６２の上に位置し、当該一部は第３有機層ＯＲ３、第３上電極ＵＥ３および第３キャップ層ＣＰ３の他の部分と離間している。
【0035】
第１副画素ＳＰ１には第１封止層ＳＥ１が配置され、第２副画素ＳＰ２には第２封止層ＳＥ２が配置され、第３副画素ＳＰ３には第３封止層ＳＥ３が配置されている。第１封止層ＳＥ１は、第１キャップ層ＣＰ１や第１副画素ＳＰ１の周囲の隔壁６を連続的に覆っている。第２封止層ＳＥ２は、第２キャップ層ＣＰ２や第２副画素ＳＰ２の周囲の隔壁６を連続的に覆っている。第３封止層ＳＥ３は、第３キャップ層ＣＰ３や第３副画素ＳＰ３の周囲の隔壁６を連続的に覆っている。
【0036】
封止層ＳＥ１，ＳＥ２，ＳＥ３は、樹脂層１３によって覆われている。樹脂層１３は、封止層１４によって覆われている。さらに、封止層１４は、樹脂層１５によって覆われている。
【0037】
有機絶縁層１２および樹脂層１３，１５は、有機材料で形成されている。リブ５および封止層１４，ＳＥ１，ＳＥ２，ＳＥ３は、例えばシリコン窒化物（ＳｉＮｘ）などの無機材料で形成されている。リブ５および封止層１４，ＳＥ１，ＳＥ２，ＳＥ３は、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）または酸化アルミニウム（Ａｌ２Ｏ３）のいずれかの単層体として形成されてもよい。また、リブ５および封止層１４，ＳＥ１，ＳＥ２，ＳＥ３は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層および酸化アルミニウム層のうちの少なくとも２つの組合せによる積層体として形成されてもよい。
【0038】
下電極ＬＥ１，ＬＥ２，ＬＥ３は、例えば銀（Ａｇ）で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えばＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉｄｅ）、ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃ Ｏｘｉｄｅ）またはＩＧＺＯ（ＩｎｄｉｕｍＧａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明な導電性酸化物で形成することができる。上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えばマグネシウムと銀の合金（ＭｇＡｇ）などの金属材料で形成されている。例えば、下電極ＬＥ１，ＬＥ２，ＬＥ３はアノードに相当し、上電極ＵＥ１，ＵＥ２，ＵＥ３はカソードに相当する。
【0039】
有機層ＯＲ１，ＯＲ２，ＯＲ３は、一対の機能層と、これら機能層の間に配置された発光層とを含む。一例として、有機層ＯＲ１，ＯＲ２，ＯＲ３は、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層を順に積層した構造を有している。
【0040】
キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、例えば、透明な複数の薄膜の多層体によって形成されている。多層体は、複数の薄膜として、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極ＵＥ１，ＵＥ２，ＵＥ３の材料とは異なり、また、封止層ＳＥ１，ＳＥ２，ＳＥ３の材料とも異なる。なお、キャップ層ＣＰ１，ＣＰ２，ＣＰ３は省略されてもよい。
【0041】
隔壁６には、共通電圧が供給されている。この共通電圧は、下部６１の側面に接触した上電極ＵＥ１，ＵＥ２，ＵＥ３にそれぞれ供給される。下電極ＬＥ１，ＬＥ２，ＬＥ３には、副画素ＳＰ１，ＳＰ２，ＳＰ３がそれぞれ有する画素回路１を通じて画素電圧が供給される。
【0042】
第１下電極ＬＥ１と第１上電極ＵＥ１の間に電位差が形成されると、第１有機層ＯＲ１の発光層が青色の波長域の光を放つ。第２下電極ＬＥ２と第２上電極ＵＥ２の間に電位差が形成されると、第２有機層ＯＲ２の発光層が緑色の波長域の光を放つ。第３下電極ＬＥ３と第３上電極ＵＥ３の間に電位差が形成されると、第３有機層ＯＲ３の発光層が赤色の波長域の光を放つ。
【0043】
図４は、副画素ＳＰ１，ＳＰ２の間に配置された隔壁６とその近傍を拡大した概略的な断面図である。この図においては、基板１０、回路層１１、樹脂層１３、封止層１４および樹脂層１５を省略している。
【0044】
隔壁６の下部６１は、第１副画素ＳＰ１側（第１表示素子ＤＥ１側）の第１側面Ｆ１と、第２副画素ＳＰ２側（第２表示素子ＤＥ２側）の第２側面Ｆ２とを有している。隔壁６の上部６２は、第１側面Ｆ１から突出した第１端部Ｅ１と、第２側面Ｆ２から突出した第２端部Ｅ２とを有している。第１上電極ＵＥ１は第１側面Ｆ１に接触し、第２上電極ＵＥ２は第２側面Ｆ２に接触している。
【0045】
図４の例において、下部６１は、リブ５の上に配置された第１金属層６１１と、第１金属層６１１の上に配置された第２金属層６１２とを有している。第２金属層６１２は、第１金属層６１１よりも厚く形成されている。
【0046】
図４の例において、上部６２は、第２金属層６１２の上に配置された第１薄膜６２１と、第１薄膜６２１の上に配置された第２薄膜６２２とを有している。
【0047】
第１金属層６１１は、例えばモリブデン（Ｍｏ）によって形成されている。第２金属層６１２は、例えばアルミニウム（Ａｌ）によって形成されている。第２金属層６１２は、アルミニウム合金によって形成されてもよいし、アルミニウムとアルミニウム合金の積層構造を有してもよい。
【0048】
第１薄膜６２１は、例えばチタン（Ｔｉ）によって形成されている。第２薄膜６２２は、例えばＩＴＯ、ＩＺＯまたはＩＧＺＯなどの透明な導電性酸化物によって形成されている。
【0049】
なお、下部６１および上部６２の少なくとも一方は、単層構造を有してもよい。単層構造の下部６１は、例えばアルミニウムまたはアルミニウム合金によって形成することができる。また、単層構造の上部６２は、例えばチタンまたはシリコン酸化物によって形成することができる。
【0050】
図４の例において、第１キャップ層ＣＰ１は、第１上電極ＵＥ１を覆う第１層Ｌ１と、第１層Ｌ１を覆う第２層Ｌ２とを有している。同様に、第２キャップ層ＣＰ２および第３キャップ層ＣＰ３も第１層Ｌ１と第２層Ｌ２を有している。例えば、第１層Ｌ１は有機材料によって形成され、第２層Ｌ２はフッ化リチウム（ＬｉＦ）などの無機材料によって形成されている。
【0051】
図３および図４の例においては、上部６２の上の第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１と、上部６２の上の第２有機層ＯＲ２、第２上電極ＵＥ２および第２キャップ層ＣＰ２とが離間している。
【0052】
第１封止層ＳＥ１は、第１表示素子ＤＥ１、第１側面Ｆ１および第１端部Ｅ１を連続的に覆っている。第２封止層ＳＥ２は、第２表示素子ＤＥ２、第２側面Ｆ２および第２端部Ｅ２を連続的に覆っている。第１封止層ＳＥ１の端部および第２封止層ＳＥ２の端部は、上部６２の上に位置し、互いに離間している。
【0053】
副画素ＳＰ１，ＳＰ３の間の隔壁６とその近傍の構成や、副画素ＳＰ２，ＳＰ３の間の隔壁６とその近傍の構成は、図４に示した副画素ＳＰ１，ＳＰ２の間の隔壁６とその近傍の構成と同様である。
【0054】
続いて、表示装置ＤＳＰの製造方法について説明する。
図５は、表示装置ＤＳＰの製造方法の一例を示すフローチャートである。図６は、図５におけるパターニング工程（工程Ｐ７，Ｐ１０，Ｐ１３）の詳細を示すフローチャートである。図７乃至図２１は、それぞれ表示装置ＤＳＰの製造工程の一部を示す概略的な断面図である。図７乃至図２１においては、基板１０および回路層１１を省略している。
図５は、表示装置ＤＳＰの製造方法の一例を示すフローチャートである。図６は、図５におけるパターニング工程（工程Ｐ７，Ｐ１０，Ｐ１３）の詳細を示すフローチャートである。図７乃至図２１は、それぞれ表示装置ＤＳＰの製造工程の一部を示す概略的な断面図である。図７乃至図２１においては、基板１０および回路層１１を省略している。
【0055】
表示装置ＤＳＰの製造においては、先ず基板１０の上に回路層１１および有機絶縁層１２が形成される（図５の工程Ｐ１）。
【0056】
【0057】
工程Ｐ２の後、図８に示すように、下電極ＬＥ１，ＬＥ２，ＬＥ３の端部を覆うリブ５が形成される（図５の工程Ｐ３）。なお、画素開口ＡＰ１，ＡＰ２，ＡＰ３は、工程Ｐ３において形成されてもよいし、隔壁６が形成された後に形成されてもよい。
【0058】
工程Ｐ３の後、隔壁６が形成される（図５の工程Ｐ４）。具体的には、先ず図９に示すように、リブ５の上に下部６１の基となる金属層６１ａが形成され、金属層６１ａの上に上部６２の基となる薄膜６２ａが形成される。
【0059】
下部６１が図４に示したように第１金属層６１１および第２金属層６１２を含む場合、金属層６１ａはこれら金属層６１１，６１２の材料で形成された２つの層を含む。上部６２が図４に示したように第１薄膜６２１および第２薄膜６２２を含む場合、薄膜６２ａはこれら薄膜６２１，６２２の材料で形成された２つの層を含む。
【0060】
次に、図１０に示すように、隔壁６の形状に応じたレジストＲが薄膜６２ａの上に形成される。さらに、レジストＲをマスクとしたエッチングにより、薄膜６２ａおよび金属層６１ａのうちレジストＲから露出した部分が除去される。これにより、図１１に示すように上部６２が形成される。図１１の例においては、金属層６１ａのうちレジストＲから露出した部分の一部が残されている。一例として、薄膜６２ａのうち第２薄膜６２２の基となる層に対するエッチングはウェットエッチングであり、薄膜６２ａのうち第１薄膜６２１の基となる層および金属層６１ａに対するエッチングは異方性のドライエッチングである。
【0061】
続いて、金属層６１ａに対して等方性のウェットエッチングが施される。一例として、当該ウェットエッチングには、リン酸、硝酸および酢酸を含むエッチング液が用いられる。当該ウェットエッチングにより金属層６１ａのうちレジストＲから露出した部分が除去され、図１２に示すように下部６１が形成される。当該ウェットエッチングにおいては、下部６１の側面も侵食される。そのため、下部６１の幅が上部６２の幅よりも小さくなり、オーバーハング状の隔壁６が得られる。ウェットエッチングの後、レジストＲが除去される。
【0062】
工程Ｐ４の後、第１表示素子ＤＥ１および第１封止層ＳＥ１が形成される（図５の工程Ｐ５）。具体的には、図１３に示すように、第１画素開口ＡＰ１を通じて第１下電極ＬＥ１に接触する第１有機層ＯＲ１、第１有機層ＯＲ１を覆う第１上電極ＵＥ１、第１上電極ＵＥ１を覆う第１キャップ層ＣＰ１が蒸着によって順に形成される。さらに、第１キャップ層ＣＰ１や隔壁６を連続的に覆う第１封止層ＳＥ１がＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。
【0063】
これら第１有機層ＯＲ１、第１上電極ＵＥ１、第１キャップ層ＣＰ１および第１封止層ＳＥ１は、少なくとも表示領域ＤＡの全体に対して形成され、第１副画素ＳＰ１だけでなく第２副画素ＳＰ２および第３副画素ＳＰ３にも配置されている。第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１は、オーバーハング状の隔壁６によって分断される。
【0064】
【0065】
続いて、第１表示素子ＤＥ１および第１封止層ＳＥ１に対する第１パターニング工程が実施される（図５の工程Ｐ７）。第１パターニング工程においては、先ず図１５に示すように、第１封止層ＳＥ１のうち第１レジストＲ１から露出した部分がドライエッチングにより除去される（図６の工程Ｐ２１）。
【0066】
このドライエッチングには、フッ素を含むエッチングガスが用いられる。このようなエッチングガスの例としては、六フッ化硫黄（ＳＦ６）、四フッ化メタン（ＣＦ４）、六フッ化エタン（Ｃ２Ｆ６）、三フッ化メタン（ＣＨＦ３）および三フッ化窒素（ＮＦ３）が挙げられる。第１キャップ層ＣＰ１の第２層Ｌ２などは、このドライエッチングのエッチングストッパとして機能する。
【0067】
このドライエッチングを経ると、第１レジストＲ１の表層が硬化し得る。そこで、アッシングによって第１レジストＲ１の表層が削られる（図６の工程Ｐ２２）。これにより、第１レジストＲ１を後の工程で除去しやすくなる。
【0068】
続いて、図１６に示すように、第１表示素子ＤＥ１が形成された基板が洗浄される（図６の工程Ｐ２３）。この工程においては、基板が洗浄用のチャンバに配置され、シャワー装置から噴射される洗浄液ＣＬに一定時間にわたり晒される。この一定時間は、例えば１０分以下であり、一例では５分である。
【0069】
洗浄液ＣＬは、例えば純水である。ただしこの例に限られず、洗浄液ＣＬとしては、水酸化ナトリウム水溶液、水酸化カリウム水溶液、リン酸水溶液、フッ酸水溶液、シュウ酸水溶液、硝酸水溶液および酢酸水溶液など、水を含む他の液体を用いてもよい。
【0070】
上述の第１封止層ＳＥ１に対するドライエッチングの直後には、第２副画素ＳＰ２や第３副画素ＳＰ３に隣接する下部６１の側面を含む各所に、フッ素などのエッチングガスの成分が付着し得る。洗浄液ＣＬを用いた洗浄により、下部６１の側面などにおいて、このようなエッチングガスの成分が除去される。
【0071】
洗浄の後、例えば自然乾燥によって基板が乾燥される。乾燥後、本実施形態においては第１レジストＲ１が剥離液によって除去される（図６の工程Ｐ２４）。
【0072】
第１レジストＲ１を除去した後、第１キャップ層ＣＰ１の第２層Ｌ２のうち第１封止層ＳＥ１から露出した部分がウェットエッチングにより除去される（図６の工程Ｐ２５）。さらに、第１キャップ層ＣＰ１の第１層Ｌ１のうち第１封止層ＳＥ１から露出した部分がアッシングにより除去される（図６の工程Ｐ２６）。
【0073】
次に、第１上電極ＵＥ１のうち第１封止層ＳＥ１から露出した部分がウェットエッチングにより除去される（図６の工程Ｐ２７）。さらに、第１有機層ＯＲ１のうち第１封止層ＳＥ１から露出した部分がアッシングにより除去される（図６の工程Ｐ２８）。最後に、剥離液を用いた洗浄やアッシングにより、各層の残渣が除去される（図６の工程Ｐ２９）。
【0074】
以上の第１パターニング工程を経ると、図１７に示すように、第１副画素ＳＰ１に第１表示素子ＤＥ１および第１封止層ＳＥ１が形成され、第２副画素ＳＰ２および第３副画素ＳＰ３に表示素子や封止層が形成されていない基板を得ることができる。
【0075】
第１パターニング工程の後、第２表示素子ＤＥ２および第２封止層ＳＥ２が形成される（図５の工程Ｐ８）。具体的には、図１８に示すように、第２画素開口ＡＰ２を通じて第２下電極ＬＥ２に接触する第２有機層ＯＲ２、第２有機層ＯＲ２を覆う第２上電極ＵＥ２、第２上電極ＵＥ２を覆う第２キャップ層ＣＰ２、第２キャップ層ＣＰ２を覆う第２封止層ＳＥ２が順に形成される。これら第２有機層ＯＲ２、第２上電極ＵＥ２、第２キャップ層ＣＰ２および第２封止層ＳＥ２は、少なくとも表示領域ＤＡの全体に対して形成され、第２副画素ＳＰ２だけでなく第１副画素ＳＰ１および第３副画素ＳＰ３にも配置されている。
【0076】
【0077】
続いて、第２表示素子ＤＥ２および第２封止層ＳＥ２に対する第２パターニング工程が実施される（図５の工程Ｐ１０）。第２パターニング工程の流れは、第１パターニング工程と同様である。
【0078】
すなわち、第２封止層ＳＥ２のうち第２レジストＲ２から露出した部分がドライエッチングにより除去され（図６の工程Ｐ２１）、アッシングによって第２レジストＲ２の表層が削られる（図６の工程Ｐ２２）。続いて、洗浄液ＣＬによって基板が洗浄され（図６の工程Ｐ２３）、基板が乾燥した後に第２レジストＲ２が除去される（図６の工程Ｐ２４）。
【0079】
その後、第２キャップ層ＣＰ２（第１層Ｌ１および第２層Ｌ２）、第２上電極ＵＥ２および第２有機層ＯＲ２のうち第２封止層ＳＥ２から露出した部分が順次除去され（図６の工程Ｐ２５～Ｐ２８）、さらに各層の残渣が除去される（図６の工程Ｐ２９）。
【0080】
以上の第２パターニング工程を経ると、図１９に示すように、第１副画素ＳＰ１に第１表示素子ＤＥ１および第１封止層ＳＥ１が形成され、第２副画素ＳＰ２に第２表示素子ＤＥ２および第２封止層ＳＥ２が形成され、第３副画素ＳＰ３に表示素子や封止層が形成されていない基板を得ることができる。
【0081】
第２パターニング工程の後、第３表示素子ＤＥ３および第３封止層ＳＥ３が形成される（図５の工程Ｐ１１）。具体的には、図２０に示すように、第３画素開口ＡＰ３を通じて第３下電極ＬＥ３に接触する第３有機層ＯＲ３、第３有機層ＯＲ３を覆う第３上電極ＵＥ３、第３上電極ＵＥ３を覆う第３キャップ層ＣＰ３、第３キャップ層ＣＰ３を覆う第３封止層ＳＥ３が順に形成される。これら第３有機層ＯＲ３、第３上電極ＵＥ３、第３キャップ層ＣＰ３および第３封止層ＳＥ３は、少なくとも表示領域ＤＡの全体に対して形成され、第３副画素ＳＰ３だけでなく第１副画素ＳＰ１および第２副画素ＳＰ２にも配置されている。
【0082】
【0083】
続いて、第３表示素子ＤＥ３および第３封止層ＳＥ３に対する第３パターニング工程が実施される（図５の工程Ｐ１３）。第３パターニング工程の流れは、第１パターニング工程および第２パターニング工程と同様である。
【0084】
すなわち、第３封止層ＳＥ３のうち第３レジストＲ３から露出した部分がドライエッチングにより除去され（図６の工程Ｐ２１）、アッシングによって第３レジストＲ３の表層が削られる（図６の工程Ｐ２２）。続いて、洗浄液ＣＬによって基板が洗浄され（図６の工程Ｐ２３）、基板が乾燥した後に第３レジストＲ３が除去される（図６の工程Ｐ２４）。
【0085】
その後、第３キャップ層ＣＰ３（第１層Ｌ１および第２層Ｌ２）、第３上電極ＵＥ３および第３有機層ＯＲ３のうち第３封止層ＳＥ３から露出した部分が順次除去され（図６の工程Ｐ２５～Ｐ２８）、さらに各層の残渣が除去される（図６の工程Ｐ２９）。
【0086】
以上の第３パターニング工程を経ると、図２１に示すように、第１副画素ＳＰ１に第１表示素子ＤＥ１および第１封止層ＳＥ１が形成され、第２副画素ＳＰ２に第２表示素子ＤＥ２および第２封止層ＳＥ２が形成され、第３副画素ＳＰ３に第３表示素子ＤＥ３および第３封止層ＳＥ３が形成された基板を得ることができる。
【0087】
このように表示素子ＤＥ１，ＤＥ２，ＤＥ３および封止層ＳＥ１，ＳＥ２，ＳＥ３が形成された後、図３に示した樹脂層１３、封止層１４および樹脂層１５が順に形成され、表示装置ＤＳＰが完成する（図５の工程Ｐ１４）。
【0088】
以上の本実施形態に係る製造方法において、仮に、工程Ｐ２３にて基板を洗浄しない場合、封止層ＳＥ１，ＳＥ２，ＳＥ３に対するドライエッチングで使用されるエッチングガスに起因した不所望な層が隔壁６の下部６１の側面に形成される可能性がある。例えば下部６１がアルミニウムを含み、エッチングガスがフッ素を含む場合、この層はフッ化アルミニウム（ＡｌＦ３）により形成され得る。
【0089】
例えば、第１パターニング工程にてこのような不所望な層が形成されると、その後に形成される上電極ＵＥ２，ＵＥ３と下部６１の側面との間にこの層が介在し、上電極ＵＥ２，ＵＥ３と下部６１の導通が妨げられる可能性がある。第２パターニング工程にてこの層が形成された場合にも同様に、その後に形成される第３上電極ＵＥ３と下部６１の側面との導通が妨げられ得る。
【0090】
これに対し、本実施形態においては、洗浄液ＣＬによって下部６１の側面が洗浄される。これにより、下部６１の側面などに付着したエッチングガスの成分が除去され、上述の不所望な層の形成が抑制される。結果として、上電極ＵＥ２，ＵＥ３と下部６１の良好な導通が確保され、表示装置ＤＳＰの信頼性を高めることができる。
【0091】
本実施形態においては、封止層ＳＥ１，ＳＥ２，ＳＥ３に対するドライエッチングの後、上電極ＵＥ１，ＵＥ２，ＵＥ３に対するエッチングの前、より具体的にはキャップ層ＣＰ１，ＣＰ２，ＣＰ３のエッチングの前に洗浄液ＣＬを用いた洗浄が実施される。このように、封止層ＳＥ１，ＳＥ２，ＳＥ３に対するドライエッチングの直後に洗浄液ＣＬを用いた洗浄を行うことにより、エッチングガスの成分を良好に除去することができる。
【0092】
表示素子ＤＥ１，ＤＥ２，ＤＥ３は水分への耐性が低いため、表示素子ＤＥ１，ＤＥ２，ＤＥ３を形成した後に水を含む洗浄液で基板を洗浄することは一般的ではなく、仮に洗浄した場合であっても基板を加熱するなどして十分に乾燥する必要がある。この点に関し、本実施形態においてはオーバーハング状の隔壁６によって表示素子ＤＥ１，ＤＥ２，ＤＥ３が分断され、さらに表示素子ＤＥ１，ＤＥ２，ＤＥ３が端部まで封止層ＳＥ１，ＳＥ２，ＳＥ３で覆われている。これにより、洗浄液ＣＬを用いて基板が洗浄された場合でも、表示素子ＤＥ１，ＤＥ２，ＤＥ３への水分の浸入が抑制される。したがって、基板の乾燥に自然乾燥を適用するなど、製造工程の簡略化が可能である。
【0093】
なお、本実施形態にて開示した表示装置ＤＳＰの製造方法は、種々の態様に変形し得る。以下に、いくつかの変形例を開示する。
【0094】
図２２は、第１変形例に係るパターニング工程（図５の工程Ｐ７，Ｐ１０，Ｐ１３）を示すフローチャートである。第１変形例を第１パターニング工程に適用する場合、先ず図５の工程Ｐ２１と同様に第１封止層ＳＥ１のうち第１レジストＲ１から露出した部分がドライエッチングにより除去される（図２２の工程Ｐ３１）。このドライエッチングの直後、図５の工程Ｐ２３と同様に洗浄液ＣＬによって基板が洗浄される（図２２の工程Ｐ３２）。
【0095】
続いて、第１レジストＲ１を除去することなく、図５の工程Ｐ２５～Ｐ２８と同様に、第１キャップ層ＣＰ１、第１上電極ＵＥ１および第１有機層ＯＲ１のうち第１封止層ＳＥ１から露出した部分（第１レジストＲ１から露出した部分）が順次除去される（図２２の工程Ｐ３３～Ｐ３６）。その後、剥離液によって第１レジストＲ１が除去され（図２２の工程Ｐ３７）、さらに各層の残渣が除去される（図２２の工程Ｐ３８）。第２パターニング工程および第３パターニング工程についても、第１パターニング工程と同様の流れを適用できる。
【0096】
図２３は、第２変形例に係るパターニング工程（図５の工程Ｐ７，Ｐ１０，Ｐ１３）を示すフローチャートである。第２変形例を第１パターニング工程に適用する場合、先ず図５の工程Ｐ２１と同様に第１封止層ＳＥ１のうち第１レジストＲ１から露出した部分がドライエッチングにより除去される（図２３の工程Ｐ４１）。このドライエッチングの直後、図５の工程Ｐ２３と同様に洗浄液ＣＬによって基板が洗浄される（図２３の工程Ｐ４２）。
【0097】
続いて、第１キャップ層ＣＰ１、第１上電極ＵＥ１および第１有機層ＯＲ１のうち第１封止層ＳＥ１から露出した部分が剥離液により一括して除去される（図２３の工程Ｐ４３）。第１レジストＲ１は、工程Ｐ４３で一緒に除去されてもよいし、工程Ｐ４３の前または後に実施される別の工程で除去されてもよい。第２パターニング工程および第３パターニング工程についても、第１パターニング工程と同様の流れを適用できる。
【0098】
第１変形例および第２変形例に係るパターニング工程を適用した場合であっても、上述した本実施形態と同様の効果を得ることができる。
【0099】
以上、本発明の実施形態として説明した表示装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
【0100】
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0101】
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0102】
ＤＳＰ…表示装置、ＤＡ…表示領域、ＳＡ…周辺領域、ＰＸ…画素、ＳＰ…副画素、ＬＥ１，ＬＥ２，ＬＥ３…第１乃至第３下電極、ＯＲ１，ＯＲ２，ＯＲ３…第１乃至第３有機層、ＵＥ１，ＵＥ２，ＵＥ３…第１乃至第３上電極、ＳＥ１，ＳＥ２，ＳＥ３…第１乃至第３封止層、ＤＥ１，ＤＥ２，ＤＥ３…第１乃至第３表示素子、５…リブ、６…隔壁、６１…隔壁の下部、６２…隔壁の上部、Ｒ１，Ｒ２，Ｒ３…第１乃至第３レジスト、ＣＬ…洗浄液。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】