特開 2023-146303 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023146303

(43)【公開日】2023-10-12

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/762 20060101AFI20231004BHJP

   H01L 27/088 20060101ALI20231004BHJP

   H01L 21/8249 20060101ALI20231004BHJP

【ＦＩ】

H01L21/76 D

H01L27/088 331A

H01L27/06 321C

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022053427

(22)【出願日】2022-03-29

(71)【出願人】

【識別番号】000233273

【氏名又は名称】株式会社 日立パワーデバイス

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】山下 史哲

【テーマコード（参考）】

5F032

5F048

【Ｆターム（参考）】

5F032AA03

5F032AA06

5F032CA09

5F032CA23

5F032DA24

5F032DA33

5F032DA43

5F032DA53

5F032DA71

5F032DA74

5F048AA04

5F048AB10

5F048BA01

5F048BG05

5F048BG11

5F048BG14

5F048BG16

(57)【要約】

【課題】
高周波の入力信号により動作する半導体装置において、素子に高周波信号が入力された際の素子間クロストークを低減可能な半導体装置を提供する。
【解決手段】
半導体基板と、前記半導体基板の主面に形成されたポリシリコン層と、前記ポリシリコン層を介して前記主面上に形成された第１の素子形成領域および第２の素子形成領域と、前記第１の素子形成領域と前記第２の素子形成領域とを分離する素子分離領域と、を備え、前記素子分離領域は、前記ポリシリコン層の一部と、第１の絶縁層および第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層との間に形成され、前記ポリシリコン層よりも抵抗値の低い低抵抗ポリシリコン層とで構成されることを特徴とする。
【選択図】 図５

【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の主面に形成されたポリシリコン層と、
前記ポリシリコン層を介して前記主面上に形成された第１の素子形成領域および第２の素子形成領域と、
前記第１の素子形成領域と前記第２の素子形成領域とを分離する素子分離領域と、を備え、
前記素子分離領域は、前記ポリシリコン層の一部と、第１の絶縁層および第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層との間に形成され、前記ポリシリコン層よりも抵抗値の低い低抵抗ポリシリコン層とで構成されることを特徴とする半導体装置。

【請求項2】

請求項１に記載の半導体装置であって、
前記第１の素子形成領域は、表面側に第１の半導体素子を有するとともに、前記第１の半導体素子に高周波信号が入力され、
前記第２の素子形成領域は、表面側に第２の半導体素子を有するとともに、前記第２の半導体素子に負荷が接続されることを特徴とする半導体装置。

【請求項3】

請求項１に記載の半導体装置であって、
前記素子分離領域は、前記第１の素子形成領域と第２の素子形成領域との間の領域の表面側に前記低抵抗ポリシリコン層と電気的に接続された電極を有し、
前記電極は、接地電位を含む任意の電位に接続されることを特徴とする半導体装置。

【請求項4】

請求項１に記載の半導体装置であって、
前記素子分離領域は、前記ポリシリコン層の一部を挟んで、前記第１の素子形成領域側に形成された前記第１の絶縁層と前記低抵抗ポリシリコン層と前記第２の絶縁層とで構成される第１の積層構造と、前記第２の素子形成領域側に形成された前記第１の絶縁層と前記低抵抗ポリシリコン層と前記第２の絶縁層とで構成される第２の積層構造とを有することを特徴とする半導体装置。

【請求項5】

請求項１から４のいずれか１項に記載の半導体装置であって、
超音波診断装置用アナログスイッチとして使用されることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の構造とその製造方法に係り、特に、高周波の入力信号により動作する半導体装置に適用して有効な技術に関する。

【背景技術】

【0002】

高周波信号の切り替えに使用される高周波デバイスは、衛星放送や携帯電話などの各種映像・情報通信分野において、重要な役割を果たしている。医療分野においても、例えば、超音波診断装置に高耐圧アナログスイッチIC（Integrated Circuit）として利用されている。

【0003】

高周波デバイスは、高周波の入力信号により動作するため、高周波デバイスに形成された複数の素子間において、相互インダクタンスによる誘導（電磁）結合でノイズが誘起され、クロストークが発生する。

【0004】

本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には、「Ｎ－型のコレクタ領域１１５ａと活性層領域１１５ｂとの間に、絶縁膜１０４と電流取り出し領域５とで構成される素子分離領域を設け、電流取り出し領域５の表面側を所望の電位（例えば接地電位）に固定した半導体装置」が開示されている。（特許文献１の図２及び段落［００２５］－［００２６］）

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００２－１１８２３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、従来の一般的な高周波デバイスでは、シリコン酸化膜及び高抵抗のポリシリコンにより素子間を分離し、さらに支持基板の裏面を接地電位に接続する素子分離構造が採用されている。

【0007】

素子分離領域のポリシリコンは高抵抗であるため、例えば一方の素子に高周波の信号が入力された場合、素子分離酸化膜容量を介して信号が他方の素子に接続された負荷に伝搬する信号クロストークが発生し易い。

【0008】

半導体装置におけるクロストークの発生は、信号遅延による誤動作や消費電力の増大、EM断線（Electromigration）などの不具合に繋がる可能性がある。

【0009】

上記特許文献１によれば、一つの半導体領域に変位電流が生じても、他の半導体領域がその変位電流によって誤動作を発生することを確実に防止することができるとしている。（特許文献１の段落［００１５］，［００２６］）
しかしながら、電流取り出し領域５の抵抗値によっては、半導体領域間に生じるクロストークを十分に抑制できない可能性がある。

【0010】

また、電流取り出し領域５がポリシリコンで形成されている場合、ポリシリコンを低抵抗化するには限界があり、より高い周波数の高周波信号が入力された場合にはクロストークを充分に抑制できない場合がある。

【0011】

そこで、本発明の目的は、高周波の入力信号により動作する半導体装置において、素子に高周波信号が入力された際の素子間クロストークを低減可能な半導体装置を提供することにある。

【課題を解決するための手段】

【0012】

上記課題を解決するために、本発明は、半導体基板と、前記半導体基板の主面に形成されたポリシリコン層と、前記ポリシリコン層を介して前記主面上に形成された第１の素子形成領域および第２の素子形成領域と、前記第１の素子形成領域と前記第２の素子形成領域とを分離する素子分離領域と、を備え、前記素子分離領域は、前記ポリシリコン層の一部と、第１の絶縁層および第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層との間に形成され、前記ポリシリコン層よりも抵抗値の低い低抵抗ポリシリコン層とで構成されることを特徴とする。

【発明の効果】

【0013】

本発明によれば、高周波の入力信号により動作する半導体装置において、素子に高周波信号が入力された際の素子間クロストークを低減可能な半導体装置を実現することができる。

【0014】

これにより、入力信号対雑音比（S/N比）を向上することができ、半導体装置の信頼性向上が図れる。

【0015】

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

【図面の簡単な説明】

【0016】

【図1】従来の半導体装置の素子分離構造を示す図である。（従来例１）

【図2】図１の半導体装置における素子間クロストークＣＢＥを示す図である。

【図3】従来の半導体装置の素子分離構造を示す図である。（従来例２）

【図4】図３の半導体装置における素子間クロストークＣＢＥを示す図である。

【図5】本発明の実施例１に係る半導体装置の素子分離構造を示す図である。

【図6】図５の半導体装置における素子間クロストークＣＢＥを示す図である。

【図7】図１の半導体装置の等価回路を示す図である。（従来例１）

【図8】図３の半導体装置の等価回路を示す図である。（従来例２）

【図9】図５の半導体装置の等価回路を示す図である。（実施例１）

【図10】素子間クロストークの入力信号周波数依存性比較を示す図である。

【図11】本発明の実施例２に係る半導体装置の製造方法を示す図である。

【発明を実施するための形態】

【0017】

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複した説明は適宜省略する。

【実施例0018】

先ず、図１から図４を参照して、従来の高周波デバイスにおけるクロストークについて説明する。

【0019】

［従来例１］
図１は、従来例１の半導体装置１の素子分離構造を示す図である。図２は、図１の半導体装置１における素子間クロストークＣＢＥを示す図である。

【0020】

図１に示す従来例１の半導体装置１は、主要な構成として、半導体基板１５と、半導体基板１５の主面に形成されたポリシリコン層２と、ポリシリコン層２を介して半導体基板１５の主面上に形成された複数の（図１では２つの）素子形成領域３と、複数の素子形成領域３を互いに分離する素子分離領域とを備えている。

【0021】

素子分離領域は、ポリシリコン層２の一部（図１では上に凸形状の部分）と、例えばシリコン酸化膜からなる絶縁層４とで構成されている。

【0022】

ポリシリコン層２は、比較的抵抗値の高い高抵抗ポリシリコンで形成されており、少なくとも後述する図３及び図５の低抵抗ポリシリコン層２２よりも高い抵抗値を有している。

【0023】

素子形成領域３は、活性層５と、不純物拡散層８と、絶縁層４と活性層５との間に形成された高濃度不純物層１３とを有している。

【0024】

不純物拡散層８は、低濃度不純物層１０と、中濃度不純物層１１と、高濃度不純物層１２とで構成されている。

【0025】

ポリシリコン層２と絶縁層４との間には、低濃度不純物層１４が形成されている。

【0026】

素子分離領域を構成するポリシリコン層２の一部（上に凸形状の部分）と素子形成領域３の表面側には、例えばシリコン酸化膜からなる絶縁層６が形成されている。

【0027】

素子形成領域３上の絶縁層６には、絶縁層６を貫通するコンタクトホール７が形成されており、絶縁層６上に形成された電極９がコンタクトホール７を介して不純物拡散層８の高濃度不純物層１２と接続されている。

【0028】

活性層５と、不純物拡散層８と、高濃度不純物層１３と、電極９とで１つの半導体素子が構成されている。図１の例では、図１の左側の活性層５，不純物拡散層８，高濃度不純物層１３，電極９で１つの半導体素子が構成され、右側の活性層５，不純物拡散層８，高濃度不純物層１３，電極９で１つの半導体素子が構成されている。

【0029】

半導体基板１５は、ポリシリコン層２及び素子形成領域３の支持基板であり、半導体基板（支持基板）１５の裏面は接地電位１８に接続されている。

【0030】

ここで、図１の左側の電極９に高周波信号源１６が接続され、右側の電極９に負荷抵抗１７が接続されている場合を考える。

【0031】

高周波信号源１６から左側の電極９に高周波の信号が入力された場合、素子分離領域のポリシリコン層２は高抵抗であるため、素子分離膜容量１９を介して信号が右側の電極９に接続された負荷抵抗１７に伝搬する素子間クロストークＣＢＥが発生する。

【0032】

この素子間クロストークＣＢＥの大きさは、図２に示すように高周波信号源１６が接続された半導体素子の素子分離膜容量１９に対するポリシリコン抵抗２０と、他方の半導体素子の素子分離膜容量１９及び負荷抵抗１７の合成抵抗により決まるため、ポリシリコン抵抗２０が高抵抗の場合には負荷抵抗１７側に伝搬するクロストーク電圧値は比較的大きくなる。

【0033】

［従来例２］
図３は、従来例２の半導体装置２１の素子分離構造を示す図である。図４は、図３の半導体装置２１における素子間クロストークＣＢＥを示す図である。

【0034】

従来例２の半導体装置２１は、従来例１の半導体装置１に対して、ポリシリコン層２を低抵抗化して低抵抗ポリシリコン層２２とし、さらに素子分離領域のポリシリコン層２上の絶縁層６にコンタクトホール７と電極９を設け、素子分離領域のポリシリコン層２がコンタクトホール７及び電極９を介して接地電位１８に接続されている点において異なっている。その他の構成は、従来例１の半導体装置１と同様である。

【0035】

図３のような構造とすることで、低抵抗ポリシリコン層２２を介して素子分離領域を接地電位に接続することが可能となり、図４に示すように低抵抗ポリシリコン層２２と素子分離膜容量１９及び負荷抵抗１７の合成抵抗を低くすることができ、素子間クロストークＣＢＥを低減することが可能となる。

【0036】

しかしながら、従来例２の半導体装置２１のように、ポリシリコン層全体を低抵抗化し、表面から電極を取り出して接地電位に接続した場合でも、低抵抗ポリシリコン層２２の低抵抗化には限界があり、より周波数の高い高周波信号が入力された場合には素子間クロストークＣＢＥを充分に抑制できない場合がある。

【0037】

次に、図５から図１０を参照して、本発明の実施例１に係る半導体装置について説明する。

【0038】

図５は、本実施例の半導体装置２３の素子分離構造を示す図である。図６は、図５の半導体装置２３における素子間クロストークＣＢＥを示す図である。

【0039】

図５に示す本実施例の半導体装置２３は、主要な構成として、半導体基板１５と、半導体基板１５の主面に形成されたポリシリコン層２と、ポリシリコン層２を介して半導体基板１５の主面上に形成された複数の（図５では２つの）素子形成領域３と、複数の素子形成領域３を互いに分離する素子分離領域とを備えている。

【0040】

素子分離領域は、ポリシリコン層２の一部（図５では上に凸形状の部分）と、例えばシリコン酸化膜からなる絶縁層２４，２５と、絶縁層２４，２５の間に形成され、ポリシリコン層２よりも抵抗値の低い低抵抗ポリシリコン層２２とで構成されている。

【0041】

低抵抗ポリシリコン層２２は、比較的抵抗値の低いポリシリコンで形成されており、少なくともポリシリコン層２よりも低い抵抗値を有している。

【0042】

素子形成領域３は、活性層５と、不純物拡散層８と、絶縁層２５と活性層５との間に形成された高濃度不純物層１３とを有している。

【0043】

不純物拡散層８は、低濃度不純物層１０と、中濃度不純物層１１と、高濃度不純物層１２とで構成されている。

【0044】

素子分離領域を構成するポリシリコン層２の一部（上に凸形状の部分）と素子形成領域３の表面側には、例えばシリコン酸化膜からなる絶縁層６が形成されている。

【0045】

素子形成領域３上の絶縁層６には、絶縁層６を貫通するコンタクトホール７が形成されており、絶縁層６上に形成された電極９がコンタクトホール７を介して不純物拡散層８の高濃度不純物層１２と接続されている。

【0046】

活性層５と、不純物拡散層８と、高濃度不純物層１３と、電極９とで１つの半導体素子が構成されている。図５の例では、図５の左側の活性層５，不純物拡散層８，高濃度不純物層１３，電極９で１つの半導体素子（「第１の半導体素子」と呼ぶ）が構成され、右側の活性層５，不純物拡散層８，高濃度不純物層１３，電極９で１つの半導体素子（「第２の半導体素子」と呼ぶ）が構成されている。

【0047】

ここで、「第１の半導体素子」が形成される素子形成領域を「第１の素子形成領域」と呼び、「第２の半導体素子」が形成される素子形成領域を「第２の素子形成領域」と呼ぶ。

【0048】

半導体基板１５は、ポリシリコン層２及び素子形成領域３の支持基板であり、半導体基板（支持基板）１５の裏面は接地電位１８に接続されている。

【0049】

素子分離領域の低抵抗ポリシリコン層２２上の絶縁層６には、絶縁層６を貫通するコンタクトホール７が設けられており、絶縁層６上に形成された電極９がコンタクトホール７を介して低抵抗ポリシリコン層２２と電気的に接続されている。電極９は、任意の電位ＡＰ（例えば接地電位）に接続される。

【0050】

なお、図５に示すように、素子分離領域の低抵抗ポリシリコン層２２の表面に高濃度不純物層１２を形成し、高濃度不純物層１２を介して電極９と低抵抗ポリシリコン層２２とを電気的に接続しても良い。

【0051】

また、図５に示すように、素子分離領域の２つの電極９の間の絶縁層６を除去して、絶縁層２４が表面に露出するように構成しても良く、２つの電極９の間の絶縁層６を残して、絶縁層６が絶縁層２４を覆うように構成しても良い。

【0052】

以上説明したように、図５に示す本実施例の半導体装置２３の素子分離領域は、ポリシリコン層２の一部（上に凸形状の部分）と、ポリシリコン層２の一部を挟んで、第１の素子形成領域３側に形成された第１の絶縁層２４と低抵抗ポリシリコン層２２と第２の絶縁層２５とで構成される第１の積層構造と、第２の素子形成領域３側に形成された第１の絶縁層２４と低抵抗ポリシリコン層２２と第２の絶縁層２５とで構成される第２の積層構造とを有している。

【0053】

このような素子分離領域を有することで、図６に示すように、負荷抵抗１７側の合成抵抗は、直列に接続された素子分離膜容量２６と接地電位１８に接続された低抵抗ポリシリコン層２２によって、従来例１及び従来例２よりも低くなるため、素子間クロストークＣＢＥをより効果的に低減することが可能となる。

【0054】

図７から図１０を用いて、本実施例の素子分離構造による素子間クロストーク抑制効果について、従来例１及び従来例２との比較結果を説明する。

【0055】

図７は、従来例１（図１）の半導体装置１の等価回路を示す図である。図８は、従来例２（図３）の半導体装置２１の等価回路を示す図である。図９は、本実施例（図５）の半導体装置２３の等価回路を示す図である。図１０は、素子間クロストークＣＢＥの入力信号周波数依存性比較を示す図である。

【0056】

従来例１（図１及び図２）、従来例２（図３及び図４）、本実施例（図５及び図６）において、ポリシリコン層２の抵抗値を1MΩ、低抵抗ポリシリコン層２２の抵抗値を1KΩ、素子分離膜容量１９，２６，２７を3pF、負荷抵抗１７の抵抗値を50Ωと仮定し、図７から図９に示す等価回路における入力信号電圧Vinに対する50Ωの負荷抵抗１７で発生する電圧Voutの入力信号周波数依存性を比較する。

【0057】

ここでは、入力信号電圧Vinに対する出力信号電圧Voutの大きさをＫＣＲとし、以下の式（１）により素子間クロストークＣＢＥの入力信号周波数依存性を比較した結果を図１０に示す。

【0058】

【数1】

【0059】

図１０の横軸は入力信号周波数fを示し、縦軸は入力信号電圧Vinに対する出力信号電圧Voutの大きさＫＣＲを示している。また、Ａ，Ｂ，Ｃは、それぞれ従来例１（図１及び図２），従来例２（図３及び図４），本実施例（図５及び図６）の値を示している。

【0060】

図１０に示すように、入力信号周波数10MHzにおけるＫＣＲは、従来例１（Ａ）で約-46.5dB、従来例２（Ｂ）で約-55.6dB であるのに対し、本実施例では約-76.2dBとなり、本実施例での素子間クロストークＣＢＥは従来例に対して20.6dB以上低い結果となる。

【0061】

これは、本実施例の50Ωの負荷抵抗１７で発生する電圧Voutの大きさが、従来例に対して1/10以下であることを意味しており、本実施例において顕著な素子間クロストーク抑制効果を得られることがわかる。

【0062】

したがって、本実施例の素子分離構造を採用することにより、従来構造では素子間クロストークの悪化により使用できなかった、より周波数の高い高周波の入力信号領域においても半導体装置を使用することが可能となる。

【0063】

また、本実施例の素子分離構造を、例えば超音波診断装置用の高耐圧アナログスイッチICに採用することで、素子間クロストークが減少し、鮮明な画像が得られるなどのメリットがある。

【実施例0064】

図１１を参照して、本発明の実施例２に係る半導体装置の製造方法について説明する。図１１は、実施例１（図５）の半導体装置２３の製造方法を示す図である。

【0065】

先ず、ステップＳ１において、活性層基板２８上にフォトレジストを用いたフォトリソグラフィによりマスクパターン２９を形成する。活性層基板２８は、図５の活性層５となる。また、マスクパターン２９により形成されるパターンは、素子分離領域を構成するポリシリコン層２の一部（上に凸形状の部分）となる部分を形成するためのパターンである。

【0066】

次に、ステップＳ２において、マスクパターン２９をマスクにウエットエッチングを行い、活性層基板２８に断面が略Ｖ字状の溝３０を形成する。この略Ｖ字状の溝３０が、素子分離領域を構成するポリシリコン層２の一部（上に凸形状の部分）となる部分に相当する。

【0067】

続いて、ステップＳ３において、活性層基板２８に酸化処理を施し、溝３０を含む活性層基板２８の表面と裏面に酸化膜３１を形成する。活性層基板２８にシリコン基板を用いた場合、酸化膜３１はシリコン酸化膜となる。また、溝３０を含む活性層基板２８の表面の酸化膜３１は、図５の絶縁層２５となる。

【0068】

次に、ステップＳ４において、溝３０を含む活性層基板２８の表面の酸化膜３１上に、ポリシリコン膜３２を成膜する。このポリシリコン膜３２は、比較的高抵抗なポリシリコン膜である。

【0069】

続いて、ステップＳ５において、イオン打ち込み３３により、溝３０を含む活性層基板２８の表面のポリシリコン膜３２に不純物を打ち込み、ポリシリコン膜３２を低抵抗化して低抵抗ポリシリコン膜３４を形成する。この低抵抗ポリシリコン膜３４が、図５の低抵抗ポリシリコン層２２となる。なお、不純物を打ち込んだ後、必要に応じてアニール処理（熱処理）を行う。

【0070】

次に、ステップＳ６において、溝３０を含む活性層基板２８の表面の低抵抗ポリシリコン膜３４上に、ポリシリコン膜３５を成膜する。このポリシリコン膜３５は、ポリシリコン膜３２と同様に、比較的高抵抗なポリシリコン膜である。

【0071】

続いて、ステップＳ７において、溝３０を含む活性層基板２８の表面のポリシリコン膜３５に酸化処理を施し、酸化膜３６を形成する。酸化膜３６は、シリコン酸化膜であり、図５の絶縁層２４となる。

【0072】

次に、ステップＳ８において、溝３０を含む活性層基板２８の表面の酸化膜３６上に、ポリシリコン膜３７を成膜する。このポリシリコン膜３７は、ポリシリコン膜３２，３５と同様に、比較的高抵抗なポリシリコン膜である。

【0073】

続いて、ステップＳ９において、活性層基板２８の上下を反転させる。

【0074】

次に、ステップＳ１０において、活性層基板２８の裏面に、支持基板３８を貼り合わせる。この際、ステップＳ９で活性層基板２８を上下反転させているため、支持基板３８とポリシリコン膜３７とが貼り合わされることになる。この支持基板３８が、図５の支持基板１５となる。

【0075】

最後に、CMP（Chemical Mechanical Polishing：化学機械研磨）により、活性層基板２８の表面の酸化膜３１と活性層基板２８の一部を研磨・除去することで、図５に示すような素子分離構造が完成する。なお、CMPにより活性層基板２８を研磨する際、酸化膜３１や低抵抗ポリシリコン膜３４、酸化膜３６を研磨ストッパとして使用する。図５の例では、酸化膜３１を研磨ストッパとして使用しているため、図５において絶縁層２４が表面に露出している。

【0076】

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。