特開 2023-147531 ソースドライバ、及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023147531

(43)【公開日】2023-10-13

(54)【発明の名称】ソースドライバ、及び表示装置

(51)【国際特許分類】

   G09G 3/36 20060101AFI20231005BHJP

   G09G 3/20 20060101ALI20231005BHJP

   G02F 1/133 20060101ALI20231005BHJP

【ＦＩ】

G09G3/36

G09G3/20 612F

G09G3/20 623D

G09G3/20 641C

G09G3/20 623B

G09G3/20 641Q

G09G3/20 642A

G09G3/20 611J

G09G3/20 611F

G02F1/133 550

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022055090

(22)【出願日】2022-03-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】重田 賢一

【テーマコード（参考）】

2H193

5C006

5C080

【Ｆターム（参考）】

2H193ZA02

2H193ZC23

2H193ZF04

2H193ZF13

2H193ZF33

2H193ZF34

5C006AA16

5C006AA22

5C006AF46

5C006AF71

5C006AF83

5C006BB11

5C006BC03

5C006BC13

5C006BC16

5C006BC20

5C006BF24

5C006BF25

5C006BF43

5C006BF49

5C006BF50

5C006FA18

5C006FA22

5C006FA26

5C006FA37

5C006FA41

5C080AA10

5C080BB05

5C080CC03

5C080DD05

5C080DD22

5C080EE29

5C080FF12

5C080JJ02

5C080JJ03

5C080JJ05

(57)【要約】

【課題】
基準電圧源からの接続ラインの長さの違いに起因する輝度ムラを抑制することができるソースドライバを提供することを目的とする。
【構成】
第１基準電圧が供給される第１の接続点と第２基準電圧が供給される第２の接続点との間に直列に接続された複数の第１の抵抗を含み、複数の第１分圧電圧を複数の参照電圧の第１参照電圧として出力する第１のラダー抵抗回路と、第１の接続点と第１基準電圧より高い電源電圧が供給される電源端子との間と、第２の接続点と第２基準電圧より低い接地電位が供給される接地端子との間とのうちの少なくとも一方に直列に接続された複数の第２の抵抗を含み、少なくとも１つの第２分圧電圧を複数の参照電圧の第２参照電圧として出力する第２のラダー抵抗回路とを有する。
【選択図】図３

【特許請求の範囲】

【請求項1】

異なる電圧レベルを有する複数の参照電圧に基づき、映像信号にて表現可能な輝度範囲の各輝度レベルに対応した複数の階調電圧を生成する階調電圧生成回路を含み、前記複数の階調電圧のうちから前記映像信号によって示される輝度レベルに対応した階調電圧を選択し、選択した階調電圧を有する駆動信号を表示パネルに送出するソースドライバであって、
前記階調電圧生成回路は、
複数の基準電圧のうちの最も高いレベルの第１基準電圧を第１の接続点に供給する第１の入力部と、
前記複数の基準電圧のうちの最も低いレベルの第２基準電圧を第２の接続点に供給する第２の入力部と、
前記第１の接続点と前記第２の接続点との間において互いに直列に接続された複数の第１の抵抗を含み、前記第１基準電圧と前記第２基準電圧との間の電圧差を前記複数の第１の抵抗によって分圧して複数の第１分圧電圧を生成し、前記複数の第１分圧電圧を前記複数の参照電圧の第１参照電圧として出力する第１のラダー抵抗回路と、
前記第１の接続点と前記第１基準電圧より高い電源電圧が供給される電源端子との間と、前記第２の接続点と前記第２基準電圧より低い接地電位が供給される接地端子との間とのうちの少なくとも一方において互いに直列に接続された複数の第２の抵抗を含み、前記複数の第２の抵抗によって前記複数の第２の抵抗間の印加電圧を分圧して少なくとも１つの第２分圧電圧を生成し、前記少なくとも１つの第２分圧電圧を前記複数の参照電圧の第２参照電圧として出力する第２のラダー抵抗回路と、を有することを特徴とするソースドライバ。

【請求項2】

前記第２のラダー抵抗回路は前記複数の第２の抵抗に直列に接続された定電流源を有することを特徴とする請求項１記載のソースドライバ。

【請求項3】

前記階調電圧生成回路は、
ガンマ補正データに応じて前記複数の参照電圧のうちから所定数の参照電圧を選出するガンマ特性調整部と、
互いに直列に接続された複数の第３の抵抗を含み、前記複数の第３の抵抗によって前記所定数の参照電圧間の電圧差を分圧して前記複数の階調電圧を生成する第３のラダー抵抗回路と、を含むことを特徴とする請求項１又は２記載のソースドライバ。

【請求項4】

前記第１の入力部は、前記第１基準電圧を入力する第１の入力端子と、前記第１の入力端子と前記第１の接続点との間に設けられたボルテージフォロワと、を有し、
前記第２の入力部は、前記第２基準電圧を入力する第２の入力端子と、前記第２の入力端子と前記第２の接続点との間に設けられたボルテージフォロワと、を有し、
前記ガンマ特性調整部は、前記所定数の参照電圧を入力して前記第３のラダー抵抗回路に出力する前記所定数に等しい数のボルテージフォロワを有することを特徴とする請求項３記載のソースドライバ。

【請求項5】

表示パネルと、
異なる電圧レベルを有する複数の参照電圧に基づき、映像信号にて表現可能な輝度範囲の各輝度レベルに対応した複数の階調電圧を生成する階調電圧生成回路を含み、前記複数の階調電圧のうちから前記映像信号によって示される輝度レベルに対応した階調電圧を選択し、選択した階調電圧を有する駆動信号を前記表示パネルに送出するソースドライバと、を有する表示装置であって、
前記階調電圧生成回路は、
複数の基準電圧のうちの最も高いレベルの第１基準電圧を第１の接続点に供給する第１の入力部と、
前記複数の基準電圧のうちの最も低いレベルの第２基準電圧を第２の接続点に供給する第２の入力部と、
前記第１の接続点と前記第２の接続点との間において互いに直列に接続された複数の第１の抵抗を含み、前記第１基準電圧と前記第２基準電圧との間の電圧差を前記複数の第１の抵抗によって分圧して複数の第１分圧電圧を生成し、前記複数の第１分圧電圧を前記複数の参照電圧の第１参照電圧として出力する第１のラダー抵抗回路と、
前記第１の接続点と前記第１基準電圧より高い電源電圧が供給される電源端子との間と、前記第２の接続点と前記第２基準電圧より低い接地電位が供給される接地端子との間とのうちの少なくとも一方において互いに直列に接続された複数の第２の抵抗を含み、前記複数の第２の抵抗によって前記複数の第２の抵抗間の印加電圧を分圧して少なくとも１つの第２分圧電圧を生成し、前記少なくとも１つの第２分圧電圧を前記複数の参照電圧の第２参照電圧として出力する第２のラダー抵抗回路と、を有することを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示パネルのソースラインに駆動電圧を印加するソースドライバ、及びそのソースドライバを有する表示装置に関する。

【背景技術】

【0002】

例えば、液晶型の表示パネルには、２次元画面の水平方向に伸張する複数のゲートラインと、２次元画面の垂直方向に伸張する複数のソースラインと、映像信号に対応した駆動電圧を各ソースラインに印加するソースドライバと、ソースドライバに基準電圧を供給する基準電圧源と、ゲート電圧を各ゲートラインに印加するゲートドライバと、が配置されている。

【0003】

特許文献１、２に開示されたように、ソースドライバは、デジタルの映像信号をアナログの電圧値を有する駆動電圧に変換するＤＡ変換回路と、映像信号によって表現可能な全輝度範囲に対応した、各々が異なる電圧値を有する複数（例えば６４個）の階調電圧を発生する階調電圧発生回路とを含む。その階調電圧発生回路は表示パネルに配置された基準電圧源によって生成される基準電圧をラダー抵抗回路によって分圧して複数の階調電圧を発生する構成になっている。ＤＡ変換回路では、階調電圧発生回路から発生された複数の階調電圧のうちから、映像信号にて示される輝度レベルに対応した階調電圧を選択し、これを駆動電圧として出力する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－１５１６６号公報

【特許文献2】特開２０１６－９９５５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、表示パネルでも特に大型のものにおいては、ソースドライバを複数の半導体ＩＣチップに分割して構築している。ソースドライバを構成する複数の半導体ＩＣチップは、一般的に表示パネルの基板上においてパネル本体に沿って配列されており、複数の半導体ＩＣチップの各々で半導体ＩＣチップの複数の出力端子と全ソースラインのうちの複数の出力端子数分のソースラインとが各々接続されている。基準電圧源は複数の半導体ＩＣチップの各々と基板上において接続ラインを介して接続されている。すなわち、１つの基準電圧源から複数の半導体ＩＣチップに対して基準電圧を供給する構成になっている。

【0006】

しかしながら、ソースドライバを構成する複数の半導体ＩＣチップと基準電圧源との間を繋ぐ接続ラインの長さは複数の半導体ＩＣチップの各々で異なるので、接続ラインの各々が有する配線抵抗値の違いによって複数の半導体ＩＣチップの各々で受け入れる基準電圧のレベルが若干異なってしまう。その結果、半導体ＩＣチップの各々で同一の輝度レベルに対する階調電圧、すなわち駆動電圧のレベルが異なることとなり、それが輝度ムラとなって画像の表示に現れるという問題があった。

【0007】

そこで、本発明は、基準電圧源からの接続ラインの長さの違いに起因する輝度ムラを抑制することができるソースドライバ及び表示装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係るソースドライバは、異なる電圧レベルを有する複数の参照電圧に基づき、映像信号にて表現可能な輝度範囲の各輝度レベルに対応した複数の階調電圧を生成する階調電圧生成回路を含み、前記複数の階調電圧のうちから前記映像信号によって示される輝度レベルに対応した階調電圧を選択し、選択した階調電圧を有する駆動信号を表示パネルに送出するソースドライバであって、前記階調電圧生成回路は、複数の基準電圧のうちの最も高いレベルの第１基準電圧を第１の接続点に供給する第１の入力部と、前記複数の基準電圧のうちの最も低いレベルの第２基準電圧を第２の接続点に供給する第２の入力部と、前記第１の接続点と前記第２の接続点との間において互いに直列に接続された複数の第１の抵抗を含み、前記第１基準電圧と前記第２基準電圧との間の電圧差を前記複数の第１の抵抗によって分圧して複数の第１分圧電圧を生成し、前記複数の第１分圧電圧を前記複数の参照電圧の第1参照電圧として出力する第１のラダー抵抗回路と、前記第１の接続点と前記第１基準電圧より高い電源電圧が供給される電源端子との間と、前記第２の接続点と前記第２基準電圧より低い接地電位が供給される接地端子との間とのうちの少なくとも一方において互いに直列に接続された複数の第２の抵抗を含み、前記複数の第２の抵抗によって前記複数の第２の抵抗間の印加電圧を分圧して少なくとも１つの第２分圧電圧を生成し、前記少なくとも１つの第２分圧電圧を前記複数の参照電圧の第２参照電圧として出力する第２のラダー抵抗回路と、を有することを特徴としている。

【0009】

本発明に係る表示装置は、表示パネルと、異なる電圧レベルを有する複数の参照電圧に基づき、映像信号にて表現可能な輝度範囲の各輝度レベルに対応した複数の階調電圧を生成する階調電圧生成回路を含み、前記複数の階調電圧のうちから前記映像信号によって示される輝度レベルに対応した階調電圧を選択し、選択した階調電圧を有する駆動信号を前記表示パネルに送出するソースドライバと、を有する表示装置であって、前記階調電圧生成回路は、複数の基準電圧のうちの最も高いレベルの第１基準電圧を第１の接続点に供給する第１の入力部と、前記複数の基準電圧のうちの最も低いレベルの第２基準電圧を第２の接続点に供給する第２の入力部と、前記第１の接続点と前記第２の接続点との間において互いに直列に接続された複数の第１の抵抗を含み、前記第１基準電圧と前記第２基準電圧との間の電圧差を前記複数の第１の抵抗によって分圧して複数の第１分圧電圧を生成し、前記複数の第１分圧電圧を前記複数の参照電圧の第１参照電圧として出力する第１のラダー抵抗回路と、前記第１の接続点と前記第１基準電圧より高い電源電圧が供給される電源端子との間と、前記第２の接続点と前記第２基準電圧より低い接地電位が供給される接地端子との間とのうちの少なくとも一方において互いに直列に接続された複数の第２の抵抗を含み、前記複数の第２の抵抗によって前記複数の第２の抵抗間の印加電圧を分圧して少なくとも１つの第２分圧電圧を生成し、前記少なくとも１つの第２分圧電圧を前記複数の参照電圧の第２参照電圧として出力する第２のラダー抵抗回路と、を有することを特徴としている。

【発明の効果】

【0010】

本発明のソースドライバ及び表示装置によれば、第１のラダー抵抗回路によって生成される複数の参照電圧の範囲外の参照電圧を第２のラダー抵抗回路によって拡張して生成することができるので、基準電圧源と各ソースドライバとの間を繋ぐ接続ラインの長さの違いがあっても各ソースドライバで同じ複数の階調電圧を生成することができ、これにより輝度ムラを抑制することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の実施例１のソースドライバを含む表示装置の概略構成を示すブロック図である。

【図2】ソースドライバの内部構成を示すブロック図である。

【図3】階調電圧生成回路の内部構成を示す回路図である。

【図4】ソースドライバと基準電圧源との間の接続ラインに配線抵抗が存在する場合の階調電圧生成回路の動作を説明する図である。

【図5】図４の配線抵抗により生じる参照電圧の低下を示す図である。

【図6】本発明の実施例２のソースドライバの階調電圧生成回路の内部構成を示す回路図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

【実施例0013】

図１は、本発明の実施例１のソースドライバを搭載した表示装置の概略構成を示すブロック図である。

【0014】

図１に示すように、表示装置１００は、表示コントローラ１０、ゲートドライバ１１、ソースドライバ１２、基準電圧源１３、及び表示パネル２０と、を有する。ゲートドライバ１１、ソースドライバ１２及び基準電圧源１３は表示パネル２０の基板（図示せず）上に配置されている。

【0015】

表示パネル２０は、例えば液晶表示パネルからなり、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）のゲート線ＧＬ１～ＧＬｍと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の偶数）のソース線ＤＬ１～ＤＬｎとを有する。ゲート線ＧＬ１～ＧＬｍ及びソース線ＤＬ１～ＤＬｎによる各交叉部には、赤色、緑色又は青色の表示を行う表示セル（破線にて囲まれた領域）が形成されている。

【0016】

表示コントローラ１０は、映像信号ＶＤを受け、当該映像信号ＶＤに基づき、ゲート線ＧＬ１～ＧＬｒの各々にゲート選択信号を印加するタイミングを示すゲートタイミング信号をゲートドライバ１１に供給する。

【0017】

また、表示コントローラ１０は、映像信号ＶＤに基づき、クロック信号、極性反転信号及び同期信号等を含む各種の制御信号、並びに各画素の輝度レベルをデジタル値で表す表示データＰＤの系列を生成する。表示コントローラ１０は、これら制御信号及び表示データＰＤの系列を含むデジタルの映像信号ＤＶＳをソースドライバ１２に供給する。

【0018】

ゲートドライバ１１は、表示コントローラ１０から供給されたゲートタイミング信号に応じて、ゲート線を選択する少なくとも１つのパルスを含むゲート選択信号を順に生成し、表示パネル２０のゲート線ＧＬ１～ＧＬｍの各々に供給する。

【0019】

ソースドライバ１２は、映像信号ＤＶＳに含まれる表示データＰＤの系列を１水平走査ライン分（ｎ個）ずつ取り込み、各表示データＰＤを、輝度レベルに対応したアナログ電圧値を有する画素駆動信号に変換する。そして、ソースドライバ１２は、生成したｎ個の画素駆動信号を、表示パネル２０のソース線ＤＬ１～ＤＬｎに夫々供給する。

【0020】

なお、ソースドライバ１２は、各々が独立したＳ個（Ｓは２以上の整数）の半導体ＩＣチップに各々含まれているＳ個のソースドライバ１２－１～１２－Ｓから構成される。

【0021】

ソースドライバ１２－１～１２－Ｓは、表示パネル２０のソース線ＤＬ１～ＤＬｎを互いに隣接するｗ（ｗは２以上の整数）本のソース線からなるソース線群に区分けした各ソース線群に対応して設けられており、互いに同一の内部構成を有する。例えばソースドライバ１２－１はソース線ＤＬ１～ＤＬｎのうちのｗ本のソース線ＤＬ１～ＤＬｗの各々に、各々に対応した画素駆動信号を供給する。また、ソースドライバ１２－Ｓはソース線ＤＬ１～ＤＬｎのうちのｗ本のソース線ＤＬｑ（ｑは２以上の整数）～ＤＬｎの各々に、各々に対応した画素駆動信号を供給する。

【0022】

基準電圧源１３は２つの基準電圧ＶＧＨ、ＶＧＬを生成する。ＶＧＨ、ＶＧＬの電圧レベルの大小関係はＶＧＨ＞ＶＧＬである。基準電圧源１３はソースドライバ１２－１～１２－Ｓの各々に図３で示されるような接続ライン１４、１５を介して接続されている。基準電圧ＶＧＨ、ＶＧＬはソースドライバ１２－１～１２－Ｓの各々に接続ライン１４、１５を介して供給される。

【0023】

図２は、ソースドライバ１２－１～１２－Ｓのうちからソースドライバ１２－１を抜粋して、その内部の構成を概略的に表すブロック図である。

【0024】

図２に示すように、ソースドライバ１２－１は、階調電圧生成回路１３０、データ取込部１３１、ＤＡ変換部１３２、及び出力部１３３を有する。

【0025】

階調電圧生成回路１３０は、接続ライン１４、１５を介して基準電圧源１３に接続されている。階調電圧生成回路１３０は、基準電圧源１３から出力される基準電圧ＶＧＨ、ＶＧＬに基づいて、映像信号によって表現可能な輝度レベルの範囲を例えば２５６段階で表す、互いに異なる電圧値を示す階調電圧Ｘ０～Ｘ２５５を生成し、ＤＡ変換部１３２に供給する。

【0026】

データ取込部１３１は、１水平走査期間毎に、映像信号ＤＶＳに含まれる表示データＰＤの系列中から、ソース線ＤＬ１～ＤＬｗに対応したｗ個の表示データＰＤを順次取り込み、各々を表示データＰ１～ＰｗとしてＤＡ変換部１３２に供給する。

【0027】

ＤＡ変換部１３２は、階調電圧Ｘ０～Ｘ２５５を用いて、表示データＰ１～Ｐｗをアナログの電圧値を有する階調電圧信号Ｑ１～Ｑｗに変換する。すなわち、ＤＡ変換部１３２は、表示データＰ１～Ｐｗの各々毎に、階調電圧Ｘ０～Ｘ２５５のうちから、その表示データＰにて示される輝度レベルに対応した電圧値を有する階調電圧を選択する。そして、ＤＡ変換部１３２は、表示データＰ１～Ｐｗの各々毎に選択した階調電圧を各々が有する階調電圧信号Ｑ１～Ｑｗを得る。ＤＡ変換部１３２は、階調電圧信号Ｑ１～Ｑｗを出力部１３３に供給する。

【0028】

出力部１３３は、階調電圧信号Ｑ１～Ｑｗを各々個別に増幅した信号を画素駆動信号Ｇ１～Ｇｗとして出力する。すなわち、ソースドライバ１２－１の出力部１３３は、当該画素駆動信号Ｇ１～Ｇｗを出力し、各々を表示パネル２０のソース線ＤＬ１～ＤＬｗに供給する。

【0029】

図３は、ソースドライバ１２－１の階調電圧生成回路１３０の内部構成を示す回路図である。

【0030】

図３に示すように階調電圧生成回路１３０は、入力用のガンマバッファアンプとしてのアンプＧＡ１及びＧＡ２、ラダー抵抗回路ＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４、ガンマ特性調整回路ＤＥＣ、及び出力用のガンマバッファとしてのアンプＡＰ１～ＡＰｚを含む。ソースドライバ１２－１の端子Ｔ１、Ｔ２には接続ライン１４、１５が各々接続されている。

【0031】

図３において、アンプＧＡ１、ＧＡ２、ＡＰ１～ＡＰｚの各々は、例えば自身の反転入力端子と出力端子とが接続されているボルテージフォロワのオペアンプである。

【0032】

アンプＧＡ１は、ソースドライバ１２－１の端子Ｔ１（第１の入力端子）で受けた基準電圧ＶＧＨを自身の非反転入力端子で受け、当該基準電圧ＶＧＨを増幅した電位を第１電位Ｖ１として自身の出力端子から出力し、これをラインＬ１に印加する。アンプＧＡ１はボルテージフォロワのオペアンプであるので、第１電位Ｖ１は基準電圧ＶＧＨに等しい。

【0033】

アンプＧＡ２は、ソースドライバ１２－１の端子Ｔ２（第２の入力端子）で受けた基準電圧ＶＧＬを自身の非反転入力端子で受け、当該基準電圧ＶＧＬを増幅した電位を第２電位Ｖ２として自身の出力端子から出力し、これをラインＬ２に印加する。アンプＧＡ２はボルテージフォロワのオペアンプであるので、第２電位Ｖ２は基準電圧ＶＧＬに等しい。

【0034】

ラダー抵抗回路ＬＤ１は、直列に接続された抵抗Ｒ１～Ｒ２５５（複数の第１の抵抗）を含む第１のラダー抵抗回路である。ラダー抵抗回路ＬＤ１の一端（第１の接続点）となっている抵抗Ｒ１の一端がラインＬ１に接続されており、ラダー抵抗回路ＬＤ１の他端（第２の接続点）となっている抵抗Ｒ２５５の一端がラインＬ２に接続されている。

【0035】

かかる構成により、ラダー抵抗回路ＬＤ１は、ラインＬ１、Ｌ２間の電圧を分圧し、抵抗Ｒ１、Ｒ２５５の一端を含む抵抗Ｒ１～Ｒ２５５の互いの接続箇所から、互いに電圧値が異なる２５６個の電圧を参照電圧ＲＦ０～ＲＦ２５５として出力し、各々をガンマ特性調整回路ＤＥＣに供給する。

【0036】

ラダー抵抗回路ＬＤ３、ＬＤ４は基準電圧ＶＧＨ、ＶＧＬの誤差補償用の第２のラダー抵抗回路である。ラダー抵抗回路ＬＤ３は、直列に接続された抵抗ＲＡ１～ＲＡ３（複数の第２の抵抗）を含む。ラダー抵抗回路ＬＤ３の一端となっている抵抗ＲＡ１の一端には電源電圧ＡＶＤＤの電源端子Ｔ３に接続されている。電源電圧ＡＶＤＤのレベルは基準電圧ＶＧＨより高い。ラダー抵抗回路ＬＤ３の他端となっている抵抗ＲＡ３の一端はラインＬ１、すなわちラダー抵抗回路ＬＤ１の一端に接続されている。ラダー抵抗回路ＬＤ３は電源端子Ｔ３とラインＬ１との間の電圧を分圧し、抵抗ＲＡ１～ＲＡ３の互いの接続箇所から、互いに電圧値が異なる２個の電圧を参照電圧ＲＦ０１、ＲＦ０２として出力し、各々をガンマ特性調整回路ＤＥＣに供給する。

【0037】

ラダー抵抗回路ＬＤ４は、直列に接続された抵抗ＲＢ１～ＲＢ３（複数の第２の抵抗）を含む。ラダー抵抗回路ＬＤ４の一端となっている抵抗ＲＢ１の一端はラインＬ２、すなわちラダー抵抗回路ＬＤ１の他端に接続されている。ラダー抵抗回路ＬＤ３の他端となっている抵抗ＲＢ３の一端はそこに接地電位ＡＶＳＳが印加されるように接地端子Ｔ４に接続されている。接地電位ＡＶＳＳのレベルは基準電圧ＶＧＬより低い。ラダー抵抗回路ＬＤ４はラインＬ２と接地端子Ｔ４との間の電圧を分圧し、抵抗ＲＢ１～ＲＢ３の互いの接続箇所から、互いに電圧値が異なる２個の電圧を参照電圧ＲＦ２５６、ＲＦ２５７として出力し、各々をガンマ特性調整回路ＤＥＣに供給する。

【0038】

なお、実施例１ではラダー抵抗回路ＬＤ３、ＬＤ４各々の抵抗の数は３個であるが、本発明はこの抵抗の数に限定されず、これによりラダー抵抗回路ＬＤ３、ＬＤ４各々で生成する参照電圧の数も２つに限定しない。また、ラダー抵抗回路ＬＤ３の抵抗ＲＡ１～ＲＡ３及びラダー抵抗回路ＬＤ４の抵抗ＲＢ１～ＲＢ３の抵抗値は互いに同一でなくても良く、更にはラダー抵抗回路ＬＤ１の抵抗Ｒ１～Ｒ２５５の抵抗値と異なっても良い。

【0039】

ガンマ特性調整回路ＤＥＣは、参照電圧ＲＦ０１、ＲＦ０２、ＲＦ０～ＲＦ２５７のうちから、ガンマ補正データＰ－ＧＭＡによって示されるガンマ補正特性に沿った、互いに異なる電圧値を有するｚ個（所定数）の参照電圧を選出する。ガンマ補正特性はＲＧＢ（赤色、緑色、青色）毎に異なり、基準電圧源からの接続ライン１４、１５の長さによっても異なる。ｚは２以上の正の整数であり、例えば、１０である。そして、ガンマ特性調整回路ＳＸは、この選択したｚ個の参照電圧をガンマ参照電圧Ｆ１～Ｆｚとして、夫々をアンプＡＰ１～ＡＰｚの非反転入力端子に供給する。

【0040】

アンプＡＰ１～ＡＰｚは、各々の非反転入力端子で受けたガンマ参照電圧（Ｆ１～Ｆｚ）を個別に増幅した電位を自身の出力端子から出力する。アンプＡＰ１～ＡＰｚはボルテージフォロワのオペアンプであるので、自身の出力端子からの出力電位はガンマ参照電圧（Ｆ１～Ｆｚ）に各々等しい。

【0041】

ラダー抵抗回路ＬＤ２は、第３のラダー抵抗回路であり、アンプＡＰ１の出力端子に接続されている抵抗Ｒｘ１、及びアンプＡＰｚの出力端子に接続されている抵抗Ｒｘ２５５を含む２５６個の抵抗が直列接続された抵抗Ｒｘ１～Ｒｘ２５５（複数の第３の抵抗）を有する。

【0042】

なお、ｚが１０である場合には、抵抗Ｒｘ１～Ｒｘ２５５において、互いに接続されている抵抗同士の全ての接続点のうちの８箇所の接続点には、アンプＡＰ２～ＡＰｚ－１の出力端子が接続されている。例えば、図３に示すように、アンプＡＰ２の出力端子は、抵抗Ｒｘ１６と抵抗Ｒｘ１７との接続点に接続されている。この場合には、アンプＡＰｚ－１の出力端子は、抵抗Ｒｘ２４０と抵抗Ｒｘ２４１との接続点に接続されている。

【0043】

ラダー抵抗回路ＬＤ２は、アンプＡＰ１の出力端子の電位及びアンプＡＰｚの出力端子の電位間の電圧を分圧することで、抵抗Ｒｘ１～Ｒｘ２５５各々の一端から、互いに電圧値が異なる２５６個の電圧を階調電圧Ｘ０～Ｘ２５５として出力する。

【0044】

つまり、アンプＡＰ１～ＡＰｚ及びラダー抵抗回路ＬＤ２により、所望のガンマ補正特性に沿って２５６階調の輝度レベルを表す階調電圧Ｘ０～Ｘ２５５がＤＡ変換部１３２に対して出力される。

【0045】

上記したように、図３に示した階調電圧生成回路１３０においては、先ず、ラダー抵抗回路ＬＤ１によって、基準電圧源１３から供給された２つの基準電圧ＶＧＨ及びＶＧＬ間の電圧を分圧することにより参照電圧ＲＦ０～ＲＦ２５５を生成する。ラダー抵抗回路ＬＤ３によって、電源電圧ＡＶＤＤと、基準電圧ＶＧＨに基づいた第１電位Ｖ１との間の電圧を分圧することにより参照電圧ＲＦ０１、ＲＦ０２を生成する。電源電圧ＡＶＤＤと基準電圧ＶＧＨとの間の電圧差は例えば、０．２Ｖである。また、ラダー抵抗回路ＬＤ４によって、基準電圧ＶＧＬに基づいた第２電位Ｖ２と、接地電位ＡＶＳＳとの間の電圧を分圧することにより参照電圧ＲＦ２５６、ＲＦ２５７を生成する。基準電圧ＶＧＬと接地電位ＡＶＳＳとの間の電圧は例えば、０．２Ｖである。

【0046】

次に、ガンマ特性調整回路ＤＥＣにより、参照電圧ＲＦ０１、ＲＦ０２、ＲＦ０～ＲＦ２５７から、所望とするガンマ補正特性に沿って代表となるｚ個の電圧を、ガンマ参照電圧Ｆ１～Ｆｚとして選出する。

【0047】

そして、ラダー抵抗回路ＬＤ２によって、ガンマ参照電圧Ｆ２～Ｆｚ－１を中間電位として受けつつ、ガンマ参照電圧Ｆ１及びＦｚ間の電圧を分圧することで、２５６階調の輝度レベルを表す階調電圧Ｘ０～Ｘ２５５を生成する。

【0048】

図４は上述したガンマ特性調整回路ＤＥＣにおいてラダー抵抗回路ＬＤ３、ＬＤ４を有していないソースドライバ１２－１とソースドライバ１２－ｋ（ｋは２≦ｋ≦Ｓである）とを示している。ここでは、図４に破線で示したラダー抵抗回路ＬＤ３、ＬＤ４が存在しないとしている。ソースドライバ１２－ｋはソースドライバ１２－２～１２－Ｓのうちの１つである。基準電圧源１３から出力された基準電圧ＶＧＨ、ＶＧＬ各々が接続ライン１４、１５を介してソースドライバ１２－１とソースドライバ１２－ｋとに供給されている。基準電圧源１３とソースドライバ１２－１との間の接続ライン１４、１５による配線距離は基準電圧源１３とソースドライバ１２－ｋとの間のそれよりも短く、例えば、最短距離である。基準電圧源１３とソースドライバ１２－１との間に比べて基準電圧源１３とソースドライバ１２－ｋとの間の接続ライン１４、１５には図４に示すように配線抵抗１４ａ、１５ａが存在する。

【0049】

ソースドライバ１２－１の端子Ｔ１、Ｔ２における基準電圧ＶＧＨ、ＶＧＬ各々のレベル（値）をＶＧＨ(1)、ＶＧＬ(1)とし、ソースドライバ１２－ｋの端子Ｔ１、Ｔ２における基準電圧ＶＧＨ、ＶＧＬ各々のレベルをＶＧＨ(k)、ＶＧＬ(k)とする。配線抵抗１４ａ、１５ａの存在により、ソースドライバ１２－ｋの端子Ｔ１、Ｔ２における基準電圧ＶＧＨ、ＶＧＬ各々のレベルＶＧＨ(k)、ＶＧＬ(k)はソースドライバ１２－１の端子Ｔ１、Ｔ２における基準電圧ＶＧＨ、ＶＧＬ各々のレベルＶＧＨ(1)、ＶＧＬ(1)よりも低下する。このようにレベル低下した基準電圧レベルＶＧＨ(k)、ＶＧＬ(k)に基づいてソースドライバ１２－ｋの階調電圧生成回路１３０内のラダー抵抗回路ＬＤ１では参照電圧ＲＦ０～ＲＦ２５５が生成される。

【0050】

ソースドライバ１２－１及び１２－ｋ各々のガンマ特性調整回路ＤＥＣで同一のガンマ補正特性を得るためにガンマ特性調整回路ＤＥＣがラダー抵抗回路ＬＤ１だけの出力参照電圧ＲＦ０～ＲＦ２５５から同じ参照電圧の選択によりｚ個のガンマ参照電圧Ｆ１(1)～Ｆｚ(1)、Ｆ１(k)～Ｆｚ(k)を選出したとする。このようなガンマ参照電圧の選出では、例えば、ガンマ参照電圧Ｆ１(1)とガンマ参照電圧Ｆ１(k)とを比べると、図５の（Ａ）に示すように電圧差ΔＶ１が生じ、また、ガンマ参照電圧Ｆｚ(1)とガンマ参照電圧Ｆｚ(k)とを比べると、図５の（Ｂ）に示すように電圧差ΔＶｚが生じる。

【0051】

一方、図４に破線で示したラダー抵抗回路ＬＤ３、ＬＤ４が設けられ、ラダー抵抗回路ＬＤ１、ＬＤ３、ＬＤ４から参照電圧ＲＦ０１、ＲＦ０２、ＲＦ０～ＲＦ２５７がガンマ特性調整回路ＤＥＣに供給される構成であると、ソースドライバ１２－ｋのガンマ特性調整回路ＤＥＣでは、ガンマ参照電圧Ｆ１(k)～Ｆｚ(k)の各々がガンマ参照電圧Ｆ１(1)～Ｆｚ(1)に等しくなるように補償される。すなわち、上述した電圧差ΔＶ１、ΔＶｋが生じないように補償される。具体的には、ソースドライバ１２－１のガンマ特性調整回路ＤＥＣが参照電圧ＲＦ０～ＲＦ２５５からｚ個のガンマ参照電圧Ｆ１(1)～Ｆｚ(1)を選出した場合に、ソースドライバ１２－ｋのガンマ特性調整回路ＤＥＣはガンマ補正データに応じて参照電圧ＲＦ０１、ＲＦ０２、ＲＦ０～ＲＦ２５７から同一のｚ個のガンマ参照電圧Ｆ１(k)～Ｆｚ(k)を選出する。ソースドライバ１２－ｋのガンマ特性調整回路ＤＥＣでは、ラダー抵抗回路ＬＤ１から得られる参照電圧ＲＦ０～ＲＦ２５５の他に、ラダー抵抗回路ＬＤ３から得られる参照電圧ＲＦ０１、ＲＦ０２と、ラダー抵抗回路ＬＤ４から得られる参照電圧ＲＦ２５６、ＲＦ２５７とが選択対象として用いられる。これにより選出されたガンマ参照電圧Ｆ１(k)～Ｆｚ(k)の各々はガンマ参照電圧Ｆ１(1)～Ｆｚ(1)に等しくなる。

【0052】

このように本発明の実施例１のソースドライバによれば、階調電圧生成回路１３０においては、ラダー抵抗回路ＬＤ１の出力参照電圧ＲＦ０～ＲＦ２５５を得ると共に、それらの参照電圧ＲＦ０～ＲＦ２５５をラダー抵抗回路ＬＤ３から参照電圧ＲＦ０より高い参照電圧ＲＦ０１、ＲＦ０２まで、またラダー抵抗回路ＬＤ４から参照電圧ＲＦ２５５より低い参照電圧ＲＦ２５６、ＲＦ２５７まで拡張して各々得ることができるので、基準電圧源１３からソースドライバ１２－２～１２－Ｓ各々までの接続ライン１４、１５の長さの違いによる基準電圧ＶＧＨ、ＶＧＬ各々のレベルの違いがあっても、適正なｚ個のガンマ参照電圧Ｆ１～Ｆｚを選出することができ、また、それらガンマ参照電圧Ｆ１～Ｆｚからソースドライバ１２－２～１２－Ｓ各々で同じように２５６階調の輝度レベルを表す階調電圧Ｘ０～Ｘ２５５を生成することができる。よって、そのように生成された階調電圧Ｘ０～Ｘ２５５のうちから表示データＰＤにて示される輝度レベルに対応した電圧値を有する階調電圧を選択して駆動電圧として出力するので、接続ライン１４、１５の長さの違いに起因する輝度ムラを抑制することができる。また、ラダー抵抗回路ＬＤ３，ＬＤ４により参照電圧ＲＦ０１、ＲＦ０２、ＲＦ２５６、ＲＦ２５７を得るので、ソースドライバ１２－２～１２－Ｓ内の回路規模を大きく変更することなく比較的簡易な構成で済むという効果もある。

【実施例0053】

図６は本発明の実施例２のソースドライバの階調電圧生成回路１３０の内部構成を示す回路図である。この階調電圧生成回路１３０においては、ラダー抵抗回路ＬＤ３、ＬＤ４に定電流源ＣＳ１、ＣＳ２が設けられている。具体的には、ラダー抵抗回路ＬＤ３では端子Ｔ３と抵抗ＲＡ１の一端との間に定電流源ＣＳ１は接続されている。ラダー抵抗回路ＬＤ４では抵抗ＲＢ３と端子Ｔ４との間に定電流源ＣＳ２は接続されている。なお、実施例２のその他の構成は実施例１と同一である。

【0054】

定電流源ＣＳ１、ＣＳ２を設けたことによりラダー抵抗回路ＬＤ３では抵抗ＲＡ１～ＲＡ３を流れる電流が定電流源ＣＳ１によって制限され、ラダー抵抗回路ＬＤ４では抵抗ＲＢ１～ＲＢ３を流れる電流が定電流源ＣＳ２によって制限される。電源ノイズの影響を受けることなくラダー抵抗回路ＬＤ３からは参照電圧ＲＦ０１、ＲＦ０２を、ラダー抵抗回路ＬＤ４からは参照電圧ＲＦ２５６、ＲＦ２５７を各々安定して得ることができる。

【0055】

また、実施例２においても実施例１と同様に、ソースドライバ１２－２～１２－Ｓ各々でガンマ特性調整回路ＤＥＣはガンマ補正データに応じて参照電圧ＲＦ０１、ＲＦ０２、ＲＦ０～ＲＦ２５７から適正なｚ個のガンマ参照電圧Ｆ１～Ｆｚを選出し、それらから２５６階調の輝度レベルを表す階調電圧Ｘ０～Ｘ２５５を生成するので、接続ライン１４、１５の長さの違いに起因する輝度ムラを抑制することができる。

【0056】

なお、上記した実施例１、２では、ラダー抵抗回路ＬＤ３、ＬＤ４の両方が設けられているが、ラダー抵抗回路ＬＤ３、ＬＤ４のいずれか一方だけを備えた階調電圧生成回路１３０でも良い。例えば、基準電圧ＶＧＨ、ＶＧＬ各々のレベル低下により参照電圧ＲＦ０～ＲＦ２５５各々のレベルが低下している場合にはラダー抵抗回路ＬＤ３だけでも良い。

【0057】

また、上記した実施例１、２では、２５６の階調電圧Ｘ０～Ｘ２５５を生成する階調電圧生成回路１３０が示されているが、本発明は２５６の階調電圧の生成に限定されない。