特開 2023-147645 電力増幅回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023147645

(43)【公開日】2023-10-13

(54)【発明の名称】電力増幅回路

(51)【国際特許分類】

   H03F 1/32 20060101AFI20231005BHJP

   H03F 3/213 20060101ALI20231005BHJP

   H03F 1/02 20060101ALI20231005BHJP

【ＦＩ】

H03F1/32

H03F3/213

H03F1/02 111

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022055280

(22)【出願日】2022-03-30

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(74)【代理人】

【識別番号】100126480

【弁理士】

【氏名又は名称】佐藤 睦

(72)【発明者】

【氏名】嶋本 健一

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA12

5J500AA41

5J500AC21

5J500AF18

5J500AF19

5J500AH06

5J500AH10

5J500AH19

5J500AH30

5J500AH35

5J500AK02

5J500AK11

5J500AK16

5J500AK17

5J500AK49

5J500AK51

5J500AK55

5J500AM08

5J500AM20

5J500AT01

5J500CK06

5J500LV08

5J500NG06

5J500NH05

5J500NH07

5J500NH08

5J500NH09

5J500NH15

5J500RG01

5J500WU08

(57)【要約】

【課題】出力信号の品質劣化を抑制する。
【解決手段】電力増幅回路は、平衡信号の一方である第１信号が入力されるベース又はゲートと、前記第１信号を増幅した第１増幅信号が出力されるコレクタ又はドレインと、接地に電気的に接続されたエミッタ又はソースと、を有する第１増幅トランジスタと、前記平衡信号の他方である第２信号が入力されるベース又はゲートと、前記第２信号を増幅した第２増幅信号が出力されるコレクタ又はドレインと、前記接地に電気的に接続されたエミッタ又はソースと、を有する第２増幅トランジスタと、前記第２増幅トランジスタの前記コレクタ又は前記ドレインと前記第１増幅トランジスタの前記ベース又は前記ゲートとの間に電気的に接続された第１可変容量部と、前記第１増幅トランジスタの前記コレクタ又は前記ドレインと前記第２増幅トランジスタの前記ベース又は前記ゲートとの間に電気的に接続された第２可変容量部と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

平衡信号の一方である第１信号が入力されるベース又はゲートと、前記第１信号を増幅した第１増幅信号が出力されるコレクタ又はドレインと、接地に電気的に接続されたエミッタ又はソースと、を有する第１増幅トランジスタと、
前記平衡信号の他方である第２信号が入力されるベース又はゲートと、前記第２信号を増幅した第２増幅信号が出力されるコレクタ又はドレインと、前記接地に電気的に接続されたエミッタ又はソースと、を有する第２増幅トランジスタと、
前記第２増幅トランジスタの前記コレクタ又は前記ドレインと前記第１増幅トランジスタの前記ベース又は前記ゲートとの間に電気的に接続された第１可変容量部と、
前記第１増幅トランジスタの前記コレクタ又は前記ドレインと前記第２増幅トランジスタの前記ベース又は前記ゲートとの間に電気的に接続された第２可変容量部と、を備える、
電力増幅回路。

【請求項2】

請求項１に記載の電力増幅回路であって、
前記第１可変容量部は、
直列に接続された第１キャパシタ及び第１スイッチを含み、
前記第２可変容量部は、
直列に接続された第２キャパシタ及び第２スイッチを含む、
電力増幅回路。

【請求項3】

請求項２に記載の電力増幅回路であって、
前記第１可変容量部は、
直列に接続された第３キャパシタ及び第３スイッチであって、前記第１キャパシタ及び前記第１スイッチと並列に接続された前記第３キャパシタ及び前記第３スイッチをさらに含み、
前記第２可変容量部は、
直列に接続された第４キャパシタ及び第４スイッチであって、前記第２キャパシタ及び前記第２スイッチと並列に接続された前記第４キャパシタ及び前記第４スイッチをさらに含む、
電力増幅回路。

【請求項4】

請求項１から３のいずれか一項に記載の電力増幅回路であって、
前記電力増幅回路は、
前記第１増幅信号及び前記第２増幅信号に基づく第３信号の大きさと第１所定値との大小関係に基づいて前記第１可変容量部及び前記第２可変容量部を制御する第１制御回路をさらに備える、
電力増幅回路。

【請求項5】

請求項４に記載の電力増幅回路であって、
前記第１制御回路は、
前記第３信号の振幅に基づく第１電圧を生成する検波回路と、
前記第１電圧と前記第１所定値との比較結果に基づくレベルの第４信号を前記第１可変容量部及び前記第２可変容量部へ出力する第１比較回路と、を含む、
電力増幅回路。

【請求項6】

請求項１から５のいずれか一項に記載の電力増幅回路であって、
前記電力増幅回路は、
前記第１増幅トランジスタ及び前記第２増幅トランジスタに供給される電源電圧の大きさに基づいて前記第１可変容量部及び前記第２可変容量部を制御する第２制御回路をさらに備える、
電力増幅回路。

【請求項7】

請求項６に記載の電力増幅回路であって、
前記第２制御回路は、
前記電源電圧と第２所定値との比較結果に基づくレベルの第５信号を前記第１可変容量部及び前記第２可変容量部へ出力する第２比較回路を含む、
電力増幅回路。

【請求項8】

請求項７に記載の電力増幅回路であって、
前記第２制御回路は、
前記電源電圧と、前記第２所定値と異なる第３所定値との比較結果に基づくレベルの第６信号を前記第１可変容量部及び前記第２可変容量部へ出力する第３比較回路をさらに含む、
電力増幅回路。

【請求項9】

請求項５に記載の電力増幅回路であって、
前記電力増幅回路は、
前記第１増幅トランジスタ及び前記第２増幅トランジスタに供給される電源電圧と第２所定値との比較結果に基づくレベルの第５信号を出力する第２比較回路と、
前記第４信号のレベル及び前記第５信号のレベルに基づいて前記第１可変容量部及び前記第２可変容量部を制御する第３制御回路と、をさらに備える、
電力増幅回路。

【請求項10】

請求項１から９のいずれか一項に記載の電力増幅回路であって、
前記第１増幅トランジスタ及び前記第２増幅トランジスタの前段には、第３増幅トランジスタが設けられる、
電力増幅回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力増幅回路に関する。

【背景技術】

【0002】

差動対によって増幅された平衡信号を、バランによってシングルエンド信号に変換して出力する電力増幅システムがある（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１０４１１６６２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載の電力増幅システムでは、電力増幅システムの出力電力が増大した場合、出力信号の位相が進むことがある。このような場合、出力信号の品質が劣化するため、出力信号の劣化を抑制する技術が求められる。

【0005】

本発明はこのような事情に鑑みてなされたものであり、出力信号の品質劣化を抑制することが可能な電力増幅回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一側面に係る電力増幅回路は、平衡信号の一方である第１信号が入力されるベース又はゲートと、前記第１信号を増幅した第１増幅信号が出力されるコレクタ又はドレインと、接地に電気的に接続されたエミッタ又はソースと、を有する第１増幅トランジスタと、前記平衡信号の他方である第２信号が入力されるベース又はゲートと、前記第２信号を増幅した第２増幅信号が出力されるコレクタ又はドレインと、前記接地に電気的に接続されたエミッタ又はソースと、を有する第２増幅トランジスタと、前記第２増幅トランジスタの前記コレクタ又は前記ドレインと前記第１増幅トランジスタの前記ベース又は前記ゲートとの間に電気的に接続された第１可変容量部と、前記第１増幅トランジスタの前記コレクタ又は前記ドレインと前記第２増幅トランジスタの前記ベース又は前記ゲートとの間に電気的に接続された第２可変容量部と、を備える。

【発明の効果】

【0007】

本発明によれば、出力信号の品質劣化を抑制することが可能な電力増幅回路を提供することが可能となる。

【図面の簡単な説明】

【0008】

【図1】図１は、電力増幅回路１０１の回路図である。

【図2】図２は、整合回路４０、４１及び４２、増幅器５０、差動対５５並びにバイアス供給回路２０１の詳細な回路図である。

【図3】図３は、出力信号ＲＦｏｕｔの電力に対する増幅トランジスタ５２ｃ及び５３ｃにおける出力位相の変化の一例を示す図である。

【図4】図４は、出力信号ＲＦｏｕｔの電力に対するＮＲ ＡＣＬＲ（New Radio Adjacent Channel Leakage Ratio）の変化の一例を示す図である。

【図5】図５は、電源電圧Ｖｃｃ２ごとの、出力信号ＲＦｏｕｔの電力に対する増幅トランジスタ５２ｃ及び５３ｃにおける出力位相の変化の一例を示す図である。

【図6】図６は、電力増幅回路１０２の回路図である。

【図7】図７は、整合回路４１及び４２並びに差動対５６の詳細な回路図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。

【0010】

［第１実施形態］
第１実施形態に係る電力増幅回路１０１について説明する。図１は、電力増幅回路１０１の回路図である。図１に示すように、電力増幅回路１０１は、入力端子３１に供給される入力信号ＲＦｉｎを増幅して、出力信号ＲＦｏｕｔをアンテナ４７に出力する２段の増幅回路である。入力信号ＲＦｉｎは、例えばＲＦ（Radio Frequency）信号である。

【0011】

電力増幅回路１０１は、整合回路４０、４１及び４２と、スイッチ回路４３及び４４と、ＳＡＷ（Surface Acoustic Wave）フィルタ回路４５と、カプラー４６と、増幅器５０と、差動対５５と、バイアス供給回路２０１と、制御回路４０１（第１制御回路）と、を備える。

【0012】

本実施形態では、整合回路４０及び４１、増幅器５０並びに差動対５５は、パワーアンプ集積回路２１に形成される。バイアス供給回路２０１及び制御回路４０１は、パワーアンプ制御集積回路２２に形成される。

【0013】

図２は、整合回路４０、４１及び４２、増幅器５０、差動対５５並びにバイアス供給回路２０１の詳細な回路図である。図２に示すように、整合回路４０は、入力端子３１の前段に設けられた回路と増幅器５０との間のインピーダンスを整合する。

【0014】

本実施形態では、整合回路４０は、キャパシタ４０ａ及び４０ｂと、インダクタ４０ｃと、を含む。キャパシタ４０ａは、入力端子３１に接続された第１端と、第２端と、を有する。キャパシタ４０ｂは、キャパシタ４０ａの第２端に接続された第１端と、第２端と、を有する。インダクタ４０ｃは、キャパシタ４０ａの第２端に接続された第１端と、接地に接続された第２端と、を有する。

【0015】

増幅器５０は、入力端子３１から整合回路４０を通じて入力端子５０ａに供給される入力信号ＲＦｉｎを増幅して、増幅信号ＲＦ１を出力端子５０ｂから出力する。本実施形態では、増幅器５０は、入力端子５０ａと、出力端子５０ｂと、増幅トランジスタ５０ｃ（第３増幅トランジスタ）と、キャパシタ５０ｄと、抵抗素子５０ｅと、を含む。

【0016】

本実施形態では、増幅トランジスタなどのトランジスタは、例えばヘテロ接合バイポーラトランジスタ（HBT : Heterojunction Bipolar Transistor）等のバイポーラトランジスタによって構成される。なお、当該トランジスタは、電界効果トランジスタ（MOSFET : Metal-oxide-semiconductor Field-Effect Transistor）等の他のトランジスタによって構成されていてもよい。その場合、ベース、コレクタ、及びエミッタを、それぞれ、ゲート、ドレイン、及びソースに読み替えればよい。

【0017】

増幅トランジスタ５０ｃは、出力端子５０ｂに接続されたコレクタと、キャパシタ５０ｄを通じて入力端子５０ａに接続され、かつ、抵抗素子５０ｅを通じてバイアス供給回路２０１に接続されたベースと、接地に接続されたエミッタと、を有する。

【0018】

整合回路４１は、増幅器５０と差動対５５との間のインピーダンスを整合する。また、整合回路４１は、シングルエンド信号である増幅信号ＲＦ１を、平衡信号である増幅信号ＲＦｐ２（第１信号）及びＲＦｍ２（第２信号）に変換するバランである。

【0019】

本実施形態では、整合回路４１は、インダクタ４１ａ及び４１ｂを含む。インダクタ４１ａは、増幅器５０における出力端子５０ｂに接続された第１端と、増幅トランジスタ５０ｃを動作させるための電源電圧Ｖｃｃ１を供給する電源電圧供給端子１８１に接続された第２端と、を有する。インダクタ４１ｂは、増幅信号ＲＦｐ２を出力する第１端と、増幅信号ＲＦｍ２を出力する第２端と、を有し、インダクタ４１ａと電磁界的に結合する。

【0020】

差動対５５は、増幅器５２及び５３と、可変容量部６１（第１可変容量部）及び６６（第２可変容量部）と、を含む。増幅器５２及び５３は、整合回路４１から供給される増幅信号ＲＦｐ２及びＲＦｍ２をそれぞれ増幅する。

【0021】

本実施形態では、増幅器５２は、入力端子５２ａと、出力端子５２ｂと、増幅トランジスタ５２ｃ（第１増幅トランジスタ）と、キャパシタ５２ｄと、抵抗素子５２ｅと、を含む。増幅器５３は、入力端子５３ａと、出力端子５３ｂと、増幅トランジスタ５３ｃ（第２増幅トランジスタ）と、キャパシタ５３ｄと、抵抗素子５３ｅと、を含む。

【0022】

増幅器５２におけるキャパシタ５２ｄは、入力端子５２ａを通じてインダクタ４１ｂの第１端に接続された第１端と、第２端と、を有する。出力端子５２ｂには、例えば、インダクタ（図示しない）を通じて増幅トランジスタ５２ｃの電源電圧Ｖｃｃ２が供給される。例えば、電力増幅回路１０１においてエンベロープトラッキング（Envelope tracking）の制御が行われる場合、電源電圧Ｖｃｃ２は変化する。

【0023】

増幅トランジスタ５２ｃは、出力端子５２ｂに接続されたコレクタと、キャパシタ５２ｄの第２端に接続され、かつ、抵抗素子５２ｅを通じてバイアス供給回路２０１に接続されたベースと、接地に電気的に接続されたエミッタと、を有する。増幅トランジスタ５２ｃのベースには、平衡信号の一方である増幅信号ＲＦｐ２が入力される。増幅トランジスタ５２ｃのコレクタからは、増幅信号ＲＦｐ２を増幅した増幅信号ＲＦｐ３（第１増幅信号）が出力される。

【0024】

増幅器５３におけるキャパシタ５３ｄは、入力端子５３ａを通じてインダクタ４１ｂの第２端に接続された第１端と、第２端と、を有する。出力端子５３ｂには、例えば、インダクタ（図示しない）を通じて増幅トランジスタ５３ｃの電源電圧Ｖｃｃ２が供給される。

【0025】

増幅トランジスタ５３ｃは、出力端子５３ｂに接続されたコレクタと、キャパシタ５３ｄの第２端に接続され、かつ、抵抗素子５３ｅを通じてバイアス供給回路２０１に接続されたベースと、接地に電気的に接続されたエミッタと、を有する。増幅トランジスタ５３ｃのベースには、平衡信号の他方である増幅信号ＲＦｍ２が入力される。増幅トランジスタ５３ｃのコレクタからは、増幅信号ＲＦｍ２を増幅した増幅信号ＲＦｍ３（第２増幅信号）が出力される。

【0026】

整合回路４２は、差動対５５とスイッチ回路４３との間のインピーダンスを整合する。また、整合回路４２は、平衡信号である増幅信号ＲＦｐ３及びＲＦｍ３を、シングルエンド信号である増幅信号ＲＦ４に変換するバランである。

【0027】

本実施形態では、整合回路４２は、インダクタ４２ａ及び４２ｂを含む。インダクタ４２ａは、増幅器５２における出力端子５２ｂに接続された第１端と、増幅器５３における出力端子５３ｂに接続された第２端と、を有する。インダクタ４２ｂは、増幅信号ＲＦ４を出力する第１端と、接地に接続された第２端と、を有し、インダクタ４２ａと電磁界的に結合する。

【0028】

バイアス供給回路２０１は、バイアス用トランジスタ２５１と、トランジスタ２６１及び２６２と、抵抗素子２７１と、キャパシタ２８１と、バイアス用トランジスタ３５１及び３５２と、トランジスタ３６１及び３６２と、抵抗素子３７１と、キャパシタ３８１と、を含む。

【0029】

バイアス供給回路２０１におけるバイアス用トランジスタ２５１は、抵抗素子５０ｅを通じて増幅トランジスタ５０ｃのベースにバイアス電圧Ｖｂ１を供給する。

【0030】

詳細には、バイアス用トランジスタ２５１は、バッテリー電圧供給端子１７１に接続されたコレクタと、抵抗素子２７１を通じて電流供給端子１７４に接続され、バイアス電流が供給されるベースと、抵抗素子５０ｅを通じて増幅トランジスタ５０ｃのベースに接続されたエミッタと、を有する。なお、バイアス用トランジスタ２５１のベースには、バイアス電圧が供給されてもよい。

【0031】

トランジスタ２６２は、コレクタと、コレクタに接続されたベースと、接地に接続されたエミッタと、を有する。以下、トランジスタのコレクタと当該トランジスタのベースとの接続を、ダイオード接続と称することがある。

【0032】

トランジスタ２６１は、ダイオード接続されており、バイアス用トランジスタ２５１のベースに接続されたコレクタ及びベースと、トランジスタ２６２のコレクタ及びベースに接続されたエミッタと、を有する。

【0033】

キャパシタ２８１は、バイアス用トランジスタ２５１のベースに接続された第１端と、接地に接続された第２端と、を有する。

【0034】

バイアス用トランジスタ３５１は、抵抗素子５２ｅを通じて増幅トランジスタ５２ｃのベースにバイアス電圧Ｖｂｐ２を供給する。バイアス用トランジスタ３５２は、抵抗素子５３ｅを通じて増幅トランジスタ５３ｃのベースにバイアス電圧Ｖｂｍ２を供給する。

【0035】

詳細には、バイアス用トランジスタ３５１は、バッテリー電圧供給端子１７２に接続されたコレクタと、抵抗素子３７１を通じて電流供給端子１７５に接続され、バイアス電流が供給されるベースと、抵抗素子５２ｅを通じて増幅トランジスタ５２ｃのベースに接続されたエミッタと、を有する。なお、バイアス用トランジスタ３５１のベースには、バイアス電圧が供給されてもよい。

【0036】

バイアス用トランジスタ３５２は、バッテリー電圧供給端子１７３に接続されたコレクタと、バイアス用トランジスタ３５１のベースに接続され、バイアス電流が供給されるベースと、抵抗素子５３ｅを通じて増幅トランジスタ５３ｃのベースに接続されたエミッタと、を有する。なお、バイアス用トランジスタ３５２のベースには、バイアス電圧が供給されてもよい。

【0037】

トランジスタ３６２は、ダイオード接続されており、コレクタ及びベースと、接地に接続されたエミッタと、を有する。

【0038】

トランジスタ３６１は、ダイオード接続されており、バイアス用トランジスタ３５１のベース及びバイアス用トランジスタ３５２のベースに接続されたコレクタ及びベースと、トランジスタ３６２のコレクタ及びベースに接続されたエミッタと、を有する。

【0039】

キャパシタ３８１は、バイアス用トランジスタ３５１のベース及びバイアス用トランジスタ３５２のベースに接続された第１端と、接地に接続された第２端と、を有する。

【0040】

図１に示すように、ＳＡＷフィルタ回路４５は、例えば、周波数帯域の異なる複数のＳＡＷフィルタを含む。スイッチ回路４３及び４４は、整合回路４２から供給される増幅信号ＲＦ４が複数のＳＡＷフィルタのうちのいずれかを通過するように増幅信号ＲＦ４の経路を切り替える。

【0041】

カプラー４６は、スイッチ回路４４から供給される増幅信号ＲＦ４の電力の一部を増幅信号ＲＦ５（第３信号）として制御回路４０１へ出力するとともに、増幅信号ＲＦ４の電力の残りをアンテナ４７へ出力する。

【0042】

制御回路４０１は、増幅信号ＲＦｐ３及び増幅信号ＲＦｍ３に基づく増幅信号ＲＦ５の大きさと直流電圧Ｖｄ１（第１所定値）との大小関係に基づいて差動対５５における可変容量部６１及び６６を制御する。

【0043】

本実施形態では、制御回路４０１は、検波回路４１１と、比較器４２１（第１比較回路）と、直流電源４２２と、を含む。

【0044】

検波回路４１１は、増幅信号ＲＦ５の振幅に基づく直流電圧信号Ｓｄ１（第１電圧）を生成する。本実施形態では、検波回路４１１は、例えば、ダイオード及びキャパシタを含み、カプラー４６から供給される増幅信号ＲＦ５をダイオードによって整流する。そして、検波回路４１１は、整流した増幅信号ＲＦ５の電圧をキャパシタによって平滑化することにより直流電圧信号Ｓｄ１を生成し、直流電圧信号Ｓｄ１を比較器４２１へ出力する。

【0045】

直流電源４２２は、接地に接続された陰極と、接地に対する直流電圧Ｖｄ１を供給する陽極と、を有する。

【0046】

比較器４２１は、直流電圧信号Ｓｄ１と直流電圧Ｖｄ１との比較結果に基づくレベルの比較結果信号ＳＬ１（第４信号）を可変容量部６６及び６７へ出力する。本実施形態では、比較器４２１は、検波回路４１１から直流電圧信号Ｓｄ１が供給される第１入力端子と、直流電源４２２の陽極から直流電圧Ｖｄ１が供給される第２入力端子と、出力端子と、を有する。

【0047】

比較器４２１は、例えば、直流電圧信号Ｓｄ１が直流電圧Ｖｄ１以上のときにハイレベルの比較結果信号ＳＬ１をＣＣＣ（Cross Coupling Capacitor）制御信号Ｓｃ１として出力端子から差動対５５へ出力する。一方、比較器４２１は、例えば、直流電圧信号Ｓｄ１が直流電圧Ｖｄ１より低いとき、ローレベルの比較結果信号ＳＬ１をＣＣＣ制御信号Ｓｃ１として出力端子から差動対５５へ出力する。

【0048】

図２に示すように、差動対５５における可変容量部６１及び６６は、増幅トランジスタ５２ｃ及び５３ｃにおける位相を変化させる機能を有する。本実施形態では、可変容量部６１及び６６は、それぞれ可変容量回路７１ａ及び７６ｃを含む。可変容量回路７１ａは、スイッチ７２ａ（第１スイッチ）と、キャパシタ７３ａ（第１キャパシタ）と、を含む。可変容量回路７６ａは、スイッチ７７ａ（第２スイッチ）と、キャパシタ７８ａ（第２キャパシタ）と、を含む。

【0049】

可変容量回路７１ａは、増幅トランジスタ５３ｃのコレクタと増幅トランジスタ５２ｃのベースとの間に電気的に接続される。可変容量回路７１ａにおけるスイッチ７２ａ及びキャパシタ７３ａは、互いに直列に接続される。

【0050】

本実施形態では、スイッチ７２ａは、出力端子５３ｂを通じて増幅トランジスタ５３ｃのコレクタに接続された第１端と、第２端と、を有する。

【0051】

キャパシタ７３ａは、スイッチ７２ａの第２端に接続された第１端と、増幅トランジスタ５２ｃのベースに接続された第２端と、を有する。

【0052】

可変容量回路７６ａは、増幅トランジスタ５２ｃのコレクタと増幅トランジスタ５３ｃのベースとの間に電気的に接続される。可変容量回路７６ａにおけるスイッチ７７ａ及びキャパシタ７８ａは、互いに直列に接続される。

【0053】

本実施形態では、スイッチ７７ａは、出力端子５２ｂを通じて増幅トランジスタ５２ｃのコレクタに接続された第１端と、第２端と、を有する。

【0054】

キャパシタ７８ａは、スイッチ７７ａの第２端に接続された第１端と、増幅トランジスタ５３ｃのベースに接続された第２端と、を有する。

【0055】

スイッチ７２ａ及び７７ａは、例えば、ハイレベルのＣＣＣ制御信号Ｓｃ１が供給されると、導通状態となり、ローレベルのＣＣＣ制御信号Ｓｃ１が供給されると、非導通状態となる。

【0056】

スイッチ７２ａ及び７７ａが導通状態のときは、キャパシタ７３ａ及び７８ａは、クロスカップリングキャパシタとして機能し、増幅トランジスタ５２ｃ及び５３ｃにおける、入力信号の位相を基準としたときの出力信号の位相（以下、出力位相と称することがある。）を遅らせる。一方、スイッチ７２ａ及び７７ａが非導通状態のときは、キャパシタ７３ａ及び７８ａは、クロスカップリングキャパシタとして機能せず、増幅トランジスタ５２ｃ及び５３ｃは、通常の差動増幅器として機能する。言い換えれば、可変容量回路７１ａ及び７６ａは、ＣＣＣ制御信号Ｓｃ１に基づいて、所定の容量値（容量値がゼロの場合を含む）の容量を増幅トランジスタ５２ｃ及び５３ｃに接続する回路である。

【0057】

（効果）
図３は、出力信号ＲＦｏｕｔの電力に対する増幅トランジスタ５２ｃ及び５３ｃにおける出力位相の変化の一例を示す図である。なお、図３おいて、横軸は、単位を「ｄＢｍ」とする出力信号ＲＦｏｕｔの電力を示す。縦軸は、単位を「°」とする出力位相を示す。

【0058】

図３に示すように、曲線Ｃｒ１は、差動対５５にクロスカップリングキャパシタが設けられない場合における出力位相の変化である。出力信号ＲＦｏｕｔの電力が１５ｄＢｍを超えたあたりから出力位相が進み始める。そして、２８ｄＢｍにおける出力位相は、１５ｄＢｍにおける出力位相と比べて略２．８°進んでいる。

【0059】

図４は、出力信号ＲＦｏｕｔの電力に対するＮＲ ＡＣＬＲ（New Radio Adjacent Channel Leakage Ratio）の変化の一例を示す図である。なお、図４おいて、横軸は、単位を「ｄＢｍ」とする出力信号ＲＦｏｕｔの電力を示す。縦軸は、単位を「ｄＢｃ」とするＮＲ ＡＣＬＲを示す。

【0060】

図４に示すように、曲線Ｃｒ２は、差動対５５にクロスカップリングキャパシタが設けられない場合におけるＮＲ ＡＣＬＲの変化である。出力位相が進むと信号の歪が大きくなるので、出力位相が進む１５ｄＢｍ以上において、ＮＲ ＡＣＬＲが大きくなり、好ましくない。

【0061】

これに対して、曲線Ｃ１（図３参照）は、差動対５５におけるスイッチ７２ａ及び７７ａが導通状態のときの出力位相の変化である。つまり、差動対５５にクロスカップリングキャパシタが設けられた場合における出力位相の変化である。出力信号ＲＦｏｕｔの電力が１５ｄＢｍを超えたあたりから出力位相が進み始めるものの、曲線Ｃｒ１と比べて、出力位相の進み度合いが抑制されている。例えば、２８ｄＢｍにおける出力位相は、１５ｄＢｍにおける出力位相と比べて略１．０°の進みに抑えることができる。

【0062】

曲線Ｃ２（図４参照）は、差動対５５にクロスカップリングキャパシタが設けられた場合におけるＮＲ ＡＣＬＲの変化である。曲線Ｃｒ２と比べて、ＮＲ ＡＣＬＲを小さくすることができる。例えば、２７．５ｄＢｍでは、曲線Ｃｒ２と比べて、ＮＲ ＡＣＬＲを略３．５ｄＢｃ小さくすることができる。

【0063】

例えば、差動対５５にクロスカップリングキャパシタを単に設けるだけでは、出力信号ＲＦｏｕｔの電力に関わらず、出力位相が一律に変化してしまうので、好ましくない。

【0064】

本実施形態では、出力位相の進みによる信号の歪が小さいとき、例えば、出力信号ＲＦｏｕｔの電力が１５ｄＢｍより小さいときは、スイッチ７２ａ及び７７ａを非導通状態にし、増幅トランジスタ５２ｃ及び５３ｃを通常の差動増幅器として動作させる。

【0065】

そして、出力位相の進みによる信号の歪が大きいとき、例えば、出力信号ＲＦｏｕｔの電力が１５ｄＢｍ以上のときは、スイッチ７２ａ及び７７ａを導通状態にし、キャパシタ７３ａ及び７８ａをクロスカップリングキャパシタとして機能させる。これにより、出力位相による信号の歪が大きくなるハイパワー領域だけ、出力位相を調整することができる。

【0066】

［第２実施形態］
第２実施形態に係る電力増幅回路１０２について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

【0067】

図５は、電源電圧Ｖｃｃ２ごとの、出力信号ＲＦｏｕｔの電力に対する増幅トランジスタ５２ｃ及び５３ｃにおける出力位相の変化の一例を示す図である。なお、図５おいて、横軸は、単位を「ｄＢｍ」とする出力信号ＲＦｏｕｔの電力を示す。縦軸は、単位を「°」とする出力位相を示す。

【0068】

曲線Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８及びＣ９は、それぞれ電源電圧Ｖｃｃ２が３．０Ｖ、３．４Ｖ、４．０Ｖ、４．４Ｖ、４．８Ｖ、５．２Ｖ及び５．６Ｖのときの位相の出力電力変化である。

【0069】

電源電圧Ｖｃｃ２の値に応じて、出力信号ＲＦｏｕｔの電力に対する出力位相の変化が大きく異なる。このため、エンベロープトラッキング制御によって電源電圧Ｖｃｃ２が変化する場合、出力信号ＲＦｏｕｔの電力のみに基づいて出力位相を制御する構成では、出力位相の進みの調整が不十分となり、信号の歪が大きくなることがある。第２実施形態に係る電力増幅回路１０２は、このような課題を解決する。

【0070】

図６は、電力増幅回路１０２の回路図である。図６に示すように、第２実施形態に係る電力増幅回路１０２は、差動対の電源電圧にさらに基づいて可変容量部の制御が行われる点で第１実施形態に係る電力増幅回路１０１と異なる。

【0071】

電力増幅回路１０２は、図１に示す電力増幅回路１０１と比べて、差動対５５の代わりに差動対５６を備え、制御回路４０２（第２制御回路）と、ＣＣＣ制御ロジック回路４４１（第３制御回路）と、をさらに備える。制御回路４０２及びＣＣＣ制御ロジック回路４４１は、パワーアンプ制御集積回路２２に形成される。

【0072】

図７は、整合回路４１及び４２並びに差動対５６の詳細な回路図である。図７に示すように、差動対５６は、図２に示す差動対５５と比べて、可変容量部６１及び６６の代わりに可変容量部６２（第１可変容量部）及び６７（第２可変容量部）をそれぞれ含む。

【0073】

可変容量部６２は、図２に示す可変容量部６１と比べて、可変容量回路７１ｂ及び７１ｃをさらに含む。可変容量回路７１ｂは、スイッチ７２ｂ（第３スイッチ）と、キャパシタ７３ｂ（第３キャパシタ）と、を含む。可変容量回路７１ｃは、スイッチ７２ｃと、キャパシタ７３ｃと、を含む。

【0074】

スイッチ７２ｂ及びキャパシタ７３ｂは、直列に接続される。スイッチ７２ｂ及びキャパシタ７３ｂは、スイッチ７２ａ及びキャパシタ７３ａと並列に接続される。

【0075】

本実施形態では、スイッチ７２ｂは、出力端子５３ｂを通じて増幅トランジスタ５３ｃのコレクタに接続された第１端と、第２端と、を有する。

【0076】

キャパシタ７３ｂは、スイッチ７２ｂの第２端に接続された第１端と、増幅トランジスタ５２ｃのベースに接続された第２端と、を有する。

【0077】

スイッチ７２ｃ及びキャパシタ７３ｃは、直列に接続される。スイッチ７２ｃ及びキャパシタ７３ｃは、スイッチ７２ａ及びキャパシタ７３ａと並列に接続される。

【0078】

本実施形態では、スイッチ７２ｃは、出力端子５３ｂを通じて増幅トランジスタ５３ｃのコレクタに接続された第１端と、第２端と、を有する。

【0079】

キャパシタ７３ｃは、スイッチ７２ｃの第２端に接続された第１端と、増幅トランジスタ５２ｃのベースに接続された第２端と、を有する。

【0080】

可変容量部６７は、図２に示す可変容量部６６と比べて、可変容量回路７６ｂ及び７６ｃをさらに含む。可変容量回路７６ｂは、スイッチ７７ｂ（第４スイッチ）と、キャパシタ７８ｂ（第４キャパシタ）と、を含む。可変容量回路７６ｃは、スイッチ７７ｃと、キャパシタ７８ｃと、を含む。

【0081】

スイッチ７７ｂ及びキャパシタ７８ｂは、直列に接続される。スイッチ７７ｂ及びキャパシタ７８ｂは、スイッチ７７ａ及びキャパシタ７８ａと並列に接続される。

【0082】

本実施形態では、スイッチ７７ｂは、出力端子５２ｂを通じて増幅トランジスタ５２ｃのコレクタに接続された第１端と、第２端と、を有する。

【0083】

キャパシタ７８ｂは、スイッチ７７ｂの第２端に接続された第１端と、増幅トランジスタ５３ｃのベースに接続された第２端と、を有する。

【0084】

スイッチ７７ｃ及びキャパシタ７８ｃは、直列に接続される。スイッチ７７ｃ及びキャパシタ７８ｃは、スイッチ７７ａ及びキャパシタ７８ａと並列に接続される。

【0085】

本実施形態では、スイッチ７７ｃは、出力端子５２ｂを通じて増幅トランジスタ５２ｃのコレクタに接続された第１端と、第２端と、を有する。

【0086】

キャパシタ７８ｃは、スイッチ７７ｃの第２端に接続された第１端と、増幅トランジスタ５３ｃのベースに接続された第２端と、を有する。

【0087】

スイッチ７２ｂ及び７７ｂは、例えば、ハイレベルのＣＣＣ制御信号Ｓｃ２が供給されると、導通状態となり、ローレベルのＣＣＣ制御信号Ｓｃ２が供給されると、非導通状態となる。

【0088】

スイッチ７２ｃ及び７７ｃは、例えば、ハイレベルのＣＣＣ制御信号Ｓｃ３が供給されると、導通状態となり、ローレベルのＣＣＣ制御信号Ｓｃ３が供給されると、非導通状態となる。

【0089】

図６に示すように、制御回路４０２は、差動対５６における増幅トランジスタ５２ｃ及び５３ｃに供給される電源電圧Ｖｃｃ２の大きさに基づいて可変容量部６２及び６７を制御する。

【0090】

本実施形態では、制御回路４０２は、比較器４３１ａ（第２比較回路）、４３１ｂ（第３比較回路）及び４３１ｃと、直流電源４３２ａ、４３２ｂ及び４３２ｃと、を含む。

【0091】

直流電源４３２ａは、接地に接続された陰極と、接地に対する直流電圧Ｖｄ２（第２所定値）を供給する陽極と、を有する。

【0092】

比較器４３１ａは、電源電圧Ｖｃｃ２と直流電圧Ｖｄ２との比較結果に基づくレベルの比較結果信号ＳＬ２（第５信号）を可変容量部６２及び６７へ出力する。本実施形態では、比較器４３１ａは、電源電圧Ｖｃｃ２が供給される第１入力端子と、直流電源４３２ａの陽極から直流電圧Ｖｄ２が供給される第２入力端子と、出力端子と、を有する。

【0093】

比較器４３１ａは、例えば、電源電圧Ｖｃｃ２が直流電圧Ｖｄ２以上のときにハイレベルの比較結果信号ＳＬ２を出力端子からＣＣＣ制御ロジック回路４４１へ出力する。一方、比較器４３１ａは、例えば、電源電圧Ｖｃｃ２が直流電圧Ｖｄ２より低いとき、ローレベルの比較結果信号ＳＬ２を出力端子からＣＣＣ制御ロジック回路４４１へ出力する。

【0094】

直流電源４３２ｂは、接地に接続された陰極と、直流電圧Ｖｄ２と異なる直流電圧Ｖｄ３（第３所定値）、例えば直流電圧Ｖｄ２より高い直流電圧Ｖｄ３を供給する陽極と、を有する。

【0095】

比較器４３１ｂは、電源電圧Ｖｃｃ２と直流電圧Ｖｄ３との比較結果に基づくレベルの比較結果信号ＳＬ３（第６信号）を可変容量部６２及び６７へ出力する。本実施形態では、比較器４３１ｂは、電源電圧Ｖｃｃ２が供給される第１入力端子と、直流電源４３２ｂの陽極から直流電圧Ｖｄ３が供給される第２入力端子と、出力端子と、を有する。

【0096】

比較器４３１ｂは、例えば、電源電圧Ｖｃｃ２が直流電圧Ｖｄ３以上のときにハイレベルの比較結果信号ＳＬ３を出力端子からＣＣＣ制御ロジック回路４４１へ出力する。一方、比較器４３１ｂは、例えば、電源電圧Ｖｃｃ２が直流電圧Ｖｄ３より低いとき、ローレベルの比較結果信号ＳＬ３を出力端子からＣＣＣ制御ロジック回路４４１へ出力する。

【0097】

直流電源４３２ｃは、接地に接続された陰極と、直流電圧Ｖｄ２及びＶｄ３と異なる直流電圧Ｖｄ４、例えば直流電圧Ｖｄ３より高い直流電圧Ｖｄ４を供給する陽極と、を有する。

【0098】

比較器４３１ｃは、電源電圧Ｖｃｃ２と直流電圧Ｖｄ４との比較結果に基づくレベルの比較結果信号ＳＬ４を可変容量部６２及び６７へ出力する。本実施形態では、比較器４３１ｃは、電源電圧Ｖｃｃ２が供給される第１入力端子と、直流電源４３２ｃの陽極から直流電圧Ｖｄ４が供給される第２入力端子と、出力端子と、を有する。

【0099】

比較器４３１ｃは、例えば、電源電圧Ｖｃｃ２が直流電圧Ｖｄ４以上のときにハイレベルの比較結果信号ＳＬ４を出力端子からＣＣＣ制御ロジック回路４４１へ出力する。一方、比較器４３１ｃは、例えば、電源電圧Ｖｃｃ２が直流電圧Ｖｄ４より低いとき、ローレベルの比較結果信号ＳＬ４を出力端子からＣＣＣ制御ロジック回路４４１へ出力する。

【0100】

ＣＣＣ制御ロジック回路４４１は、比較器４２１、４３１ａ、４３１ｂ及び４３１ｃからそれぞれ供給される比較結果信号ＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４に基づいて可変容量部６１及び６２を制御する。

【0101】

ＣＣＣ制御ロジック回路４４１は、比較結果信号ＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４の各々のレベルに基づいてＣＣＣ制御信号Ｓｃ１、Ｓｃ２及びＳｃ３のレベルをそれぞれ決定する。

【0102】

ＣＣＣ制御ロジック回路４４１は、決定したレベルのＣＣＣ制御信号Ｓｃ１をスイッチ７２ａ及び７７ａに出力する。同様に、ＣＣＣ制御ロジック回路４４１は、決定したレベルのＣＣＣ制御信号Ｓｃ２をスイッチ７２ｂ及び７７ｂに出力する。同様に、ＣＣＣ制御ロジック回路４４１は、決定したレベルのＣＣＣ制御信号Ｓｃ３をスイッチ７２ｃ及び７７ｃに出力する。

【0103】

このように、増幅信号ＲＦ５及び電源電圧Ｖｃｃ２に基づいて可変容量部６２及び６７を制御する構成により、出力信号ＲＦｏｕｔの電力増大による出力位相の進みを抑制するだけでなく、電源電圧Ｖｃｃ２の大小によって異なる出力位相の進みを抑制することができる。これにより、エンベロープトラッキング制御によって電源電圧Ｖｃｃ２が変化する場合においても、出力位相の進みを抑制することができるので、信号の歪によるＮＲ ＡＣＬＲの増大を抑制することができる。

【0104】

なお、制御回路４０２からは、比較結果信号ＳＬ２、ＳＬ３及びＳＬ４の３つの比較結果信号が出力される構成について説明したが、これに限定するものではない。制御回路４０２からは、１つ、２つ又は４つ以上の比較結果信号が出力される構成であってもよい。

【0105】

また、電力増幅回路１０２には、制御回路４０１が設けられる構成について説明したが、これに限定するものではない。電力増幅回路１０２には、制御回路４０１が設けられない構成であってもよい。

【0106】

また、電力増幅回路１０１及び１０２では、可変容量部が、直列に接続されたキャパシタ及びスイッチを含む構成について説明したが、これに限定するものではない。可変容量部は、バリキャップを含む構成であってもよい。

【0107】

また、電力増幅回路１０１及び１０２では、可変容量部におけるスイッチが制御回路によって自動的に制御される構成について説明したが、これに限定するものではない。可変容量部におけるスイッチは、手動によってレベルを切り替えることが可能な信号が供給される構成であってもよい。

【0108】

以上、本発明の例示的な実施形態について説明した。電力増幅回路１０１及び１０２では、増幅トランジスタ５２ｃは、平衡信号の一方である増幅信号ＲＦｐ２が入力されるベースと、増幅信号ＲＦｐ２を増幅した増幅信号ＲＦｐ３が出力されるコレクタと、接地に電気的に接続されたエミッタと、を有する。増幅トランジスタ５３ｃは、当該平衡信号の他方である増幅信号ＲＦｍ２が入力されるベースと、増幅信号ＲＦｍ２を増幅した増幅信号ＲＦｍ３が出力されるコレクタと、接地に電気的に接続されたエミッタと、を有する。可変容量部６１及び６２は、増幅トランジスタ５３ｃのコレクタと増幅トランジスタ５２ｃのベースとの間に電気的に接続される。そして、可変容量部６６及び６７は、増幅トランジスタ５２ｃのコレクタと増幅トランジスタ５３ｃのベースとの間に電気的に接続される。

【0109】

このような構成により、可変容量部６１及び６６の各々のキャパシタンス又は可変容量部６２及び６７の各々のキャパシタンスを変化させることにより、増幅トランジスタ５２ｃ及び５３ｃにおける出力位相を変化させることができる。これにより、増幅信号ＲＦｐ３及びＲＦｍ３の電力が増大した場合において、可変容量部６１及び６６の各々のキャパシタンス又は可変容量部６２及び６７の各々のキャパシタンスを適宜調整することで、出力位相の進みを抑制し、増幅信号ＲＦｐ３及びＲＦｍ３の歪の増大を抑制することができる。したがって、出力信号の品質劣化を抑制することが可能な電力増幅回路を提供することができる。

【0110】

また、電力増幅回路１０１及び１０２では、可変容量部６１及び６２は、直列に接続されキャパシタ７３ａ及びスイッチ７２ａを含む。そして、可変容量部６６及び６７は、直列に接続されたキャパシタ７８ａ及びスイッチ７７ａを含む。

【0111】

このような構成により、スイッチ７２ａ及び７７ａの各々の導通状態及び非導通状態を切り替えることで、増幅トランジスタ５２ｃ及び５３ｃ間にクロスカップリングキャパシタが接続された状態と、ＣＣＣが切り離された状態とを簡易に切り替えることができる。これにより、増幅信号ＲＦｐ３及びＲＦｍ３の電力が増大した場合には、増幅トランジスタ５２ｃ及び５３ｃ間にＣＣＣが接続された状態にすることができるので、出力位相の進みを抑制することができる。また、増幅信号ＲＦｐ３及びＲＦｍ３の電力が減少した場合には、ＣＣＣが切り離された状態にすることができるので、ＣＣＣによって増幅信号ＲＦｐ３及びＲＦｍ３の電力が劣化することを抑制することができる。

【0112】

また、電力増幅回路１０２では、可変容量部６２は、直列に接続されたキャパシタ７３ｂ及びスイッチ７２ｂであって、キャパシタ７３ａ及びスイッチ７２ａと並列に接続されたキャパシタ７３ｂ及びスイッチ７２ｂをさらに含む。そして、可変容量部６７は、直列に接続されたキャパシタ７８ｂ及びスイッチ７７ｂであって、キャパシタ７８ａ及びスイッチ７７ａと並列に接続されたキャパシタ７８ｂ及びスイッチ７７ｂをさらに含む。

【0113】

このような構成により、スイッチ７２ｂ及び７７ｂの各々の導通状態及び非導通状態をさらに切り替えることで、ＣＣＣのキャパシタンスが大きい状態と、ＣＣＣのキャパシタンスが小さい状態と、ＣＣＣが切り離された状態とを簡易に切り替えることができる。これにより、出力位相を細かく調整することができるので、出力位相の進みを効果的に抑制することができる。

【0114】

また、電力増幅回路１０１及び１０２では、制御回路４０１は、増幅信号ＲＦｐ３及びＲＦｍ３に基づく増幅信号ＲＦ５の大きさと直流電圧Ｖｄ１との大小関係に基づいて可変容量部６１及び６６又は可変容量部６２及び６７を制御する。

【0115】

このような構成により、可変容量部６１及び６６の各々のキャパシタンス又は可変容量部６２及び６７の各々のキャパシタンスを、直流電圧Ｖｄ１の大きさに応じた増幅信号ＲＦｐ３及びＲＦｍ３の電力で自動的に変化させる回路を実現することができる。

【0116】

また、電力増幅回路１０１及び１０２では、検波回路４１１は、増幅信号ＲＦ５の振幅に基づく直流電圧信号Ｓｄ１を生成する。比較器４２１は、直流電圧信号Ｓｄ１と直流電圧Ｖｄ１との比較結果に基づくレベルの比較結果信号ＳＬ１を可変容量部６１及び６６又は可変容量部６２及び６７へ出力する。

【0117】

このような構成により、可変容量部６１及び６６の各々のキャパシタンス又は可変容量部６２及び６７の各々のキャパシタンスを、直流電圧信号Ｓｄ１と直流電圧Ｖｄ１との比較結果に応じて自動的に変化させる回路を実現することができる。

【0118】

また、電力増幅回路１０２では、制御回路４０２は、増幅トランジスタ５２ｃ及び５３ｃに供給される電源電圧Ｖｃｃ２の大きさに基づいて可変容量部６２及び６７を制御する。

【0119】

このような構成により、可変容量部６２及び６７の各々のキャパシタンスを、電源電圧Ｖｃｃ２の大きさに応じた増幅信号ＲＦｐ３及びＲＦｍ３の電力で自動的に変化させる回路を実現することができる。これにより、例えば、エンベロープトラッキング制御によって電源電圧Ｖｃｃ２が変化する場合において、出力位相の進みを効果的に抑制することができる。

【0120】

また、電力増幅回路１０２では、制御回路４０２は、電源電圧Ｖｃｃ２と直流電圧Ｖｄ２との比較結果に基づくレベルの比較結果信号ＳＬ２を可変容量部６２及び６７へ出力する比較器４３１ａを含む。

【0121】

このような構成により、可変容量部６２及び６７の各々のキャパシタンスを、電源電圧Ｖｃｃ２と直流電圧Ｖｄ２との比較結果に応じて自動的に変化させる回路を実現することができる。

【0122】

また、電力増幅回路１０２では、制御回路４０２は、電源電圧Ｖｃｃ２と、直流電圧Ｖｄ２と異なる直流電圧Ｖｄ３との比較結果に基づくレベルのＣＣＣ制御信号Ｓｃ３を可変容量部６２及び６７へ出力する比較器４３１ｂをさらに含む。

【0123】

このような構成により、可変容量部６２及び６７の各々のキャパシタンスを、電源電圧Ｖｃｃ２と、直流電圧Ｖｄ２と異なる直流電圧Ｖｄ３とで区切られる３つの電圧範囲のいずれに電源電圧Ｖｃｃ２が属するかに応じて自動的に変化させる回路を実現することができる。これにより、出力位相を細かく調整することができるので、出力位相の進みを効果的に抑制することができる。

【0124】

また、電力増幅回路１０２では、ＣＣＣ制御ロジック回路４４１は、比較結果信号ＳＬ１のレベル及び比較結果信号ＳＬ２のレベルに基づいて可変容量部６２及び６７を制御する。

【0125】

このような構成により、可変容量部６２及び６７の各々のキャパシタンスを、直流電圧信号Ｓｄ１と直流電圧Ｖｄ１との比較結果、及び電源電圧Ｖｃｃ２と直流電圧Ｖｄ２との比較結果に基づいて自動的に変化させる回路を実現することができる。これにより、例えば、エンベロープトラッキング制御による電源電圧Ｖｃｃ２の変化に基づく出力位相の進み、及び増幅信号ＲＦｐ３及びＲＦｍ３の電力の増減に基づく出力位相の進みの両方を効果的に抑制することができる。

【0126】

また、電力増幅回路１０１及び１０２では、増幅トランジスタ５２ｃ及び５３ｃの前段には、増幅トランジスタ５０ｃが設けられる。

【0127】

このような構成により、出力位相の変化の大きいパワー段の増幅トランジスタ５２ｃ及び５３ｃに対して、出力位相の進みを効果的に抑制することができる。

【0128】

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

【符号の説明】

【0129】

３１…入力端子
４０、４１、４２…整合回路
４３、４４…スイッチ回路
４５…ＳＡＷフィルタ回路
４６…カプラー
４７…アンテナ
５０…増幅器
５０ｃ…増幅トランジスタ
５２…増幅器
５２ｃ…増幅トランジスタ
５３…増幅器
５３ｃ…増幅トランジスタ
５５、５６…差動対
６１、６２、６６、６７…可変容量部
７１ａ、７１ｂ、７１ｃ…可変容量回路
７２ａ、７２ｂ、７２ｃ…スイッチ
７３ａ、７３ｂ、７３ｃ…キャパシタ
７６ａ、７６ｂ、７６ｃ…可変容量回路
７７ａ、７７ｂ、７７ｃ…スイッチ
７８ａ、７８ｂ、７８ｃ…キャパシタ
１０１、１０２…電力増幅回路
２０１…バイアス供給回路
４０１、４０２…制御回路
４１１…検波回路
４２１…比較器
４２２…直流電源
４３１ａ、４３１ｂ、４３１ｃ…比較器
４３２ａ、４３２ｂ、４３２ｃ…直流電源
４４１…ＣＣＣ制御ロジック回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】