特開 2023-148969 マイクロコントローラ及びマイクロコントローラの更新方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023148969

(43)【公開日】2023-10-13

(54)【発明の名称】マイクロコントローラ及びマイクロコントローラの更新方法

(51)【国際特許分類】

   G06F 8/654 20180101AFI20231005BHJP

【ＦＩ】

G06F8/654

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022057276

(22)【出願日】2022-03-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】森岡 健一

【テーマコード（参考）】

5B376

【Ｆターム（参考）】

5B376CA88

5B376FA11

(57)【要約】

【課題】メモリに記憶されているプログラムを更新するための更新プログラムをメモリに記憶せずに、メモリに記憶されているプログラムを更新する。
【解決手段】ＭＣＵ１００は、ＦｌａｓｈＲＯＭ１０１からプログラムを読み出して処理を実行するＣＰＵ１０４と、ＣＰＵ１０４によるＦｌａｓｈＲＯＭ１０１の読出し先を記憶するリマップレジスタ１０３と、ＣＰＵ１０４がリセットされた際にＦｌａｓｈＲＯＭ１０１に格納されているプログラムの書き換えを行うか否かを判定するフラグを記憶する書き換えフラグレジスタ１０８と、ＣＰＵ１０４及びリマップレジスタ１０３のリセットを行う値が書き込まれるとＣＰＵ１０４及びリマップレジスタ１０３をリセットするが、書き換えフラグレジスタ１０８はリセットしないリセット専用リマップレジスタ１０６と、を備える。
【選択図】図１１

【特許請求の範囲】

【請求項1】

メモリ部と、
前記メモリ部からプログラムを読み出して処理を実行するプロセッサと、
前記プロセッサによってリマップされる領域を指定するアドレスを記憶するリマップ情報記憶領域と、
前記メモリ部に格納されているプログラムの書き換えを行うか否かを判定するフラグを記憶する書き換えフラグ記憶領域と、
前記プロセッサ及び前記リマップ情報記憶領域のリセットを行う情報が書き込まれると前記プロセッサ及び前記リマップ情報記憶領域をリセットするリセット情報記憶領域と、
を備える、マイクロコントローラ。

【請求項2】

前記リセット情報記憶領域に前記プロセッサ及び前記リマップ情報記憶領域のリセットを行う情報が書き込まれて、前記プロセッサ及び前記リマップ情報記憶領域がリセットされる際に前記書き換えフラグ記憶領域はリセットされない、請求項１に記載のマイクロコントローラ。

【請求項3】

前記リセット情報記憶領域は、１ビットのフリップフロップである、請求項１又は請求項２に記載のマイクロコントローラ。

【請求項4】

前記メモリ部に格納されているプログラムの書き換えを行うプログラムが前記メモリ部以外の場所に記憶されている、請求項１～請求項３のいずれか１項に記載のマイクロコントローラ。

【請求項5】

メモリ部からプログラムを読み出して処理を実行するプロセッサ及び前記プロセッサによってリマップされる領域を指定するアドレスを記憶するリマップ情報記憶領域のリセットを行う情報をリセット情報記憶領域に書き込むリセット情報書き込みステップと、
前記リセットを行う情報が書き込まれると、前記リセット情報記憶領域から前記プロセッサ及び前記リマップ情報記憶領域をリセットするリマップ専用リセットステップと、
を含む、マイクロコントローラの更新方法。

【請求項6】

前記リマップ専用リセットステップにおいて、前記プロセッサがリセットされた際に前記メモリ部に格納されているプログラムの書き換えを行うか否かを判定するフラグを記憶する書き換えフラグ記憶領域はリセットされない、
請求項５に記載のマイクロコントローラの更新方法。

【請求項7】

外部からプログラムの書き換え指示が送られると、前記書き換えフラグ記憶領域にプログラムの書き換えを行うフラグを書き込む書き換えフラグ書き込みステップと、
前記リマップ専用リセットステップの後に、前記メモリ部のプログラムを書き換えるプログラム書き換えステップと、
を含む、請求項５又は請求項６に記載のマイクロコントローラの更新方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロコントローラ及びマイクロコントローラの更新方法に関する。

【背景技術】

【0002】

マイクロコントローラユニット（以降、ＭＣＵとも呼ぶ）は、プログラムを実行する際にメモリ空間の０番地から命令実行を開始する。従来、メモリ空間の０番地が存在する領域（ここではｂａｎｋ０と呼ぶ）をリマップ領域として、実行するプログラムを随時ｂａｎｋ０にリマップしながらプログラムを実行するＭＣＵが存在する。

【0003】

特許文献１には、プロセッサ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するプロセッサにおける割り込み処理の即時性を確保することができる割り込み制御装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１２－１４１６６７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

メモリに記憶されているプログラムを更新するために、プログラムを更新するための更新プログラムを同じメモリに記憶しておくのは、メモリの使用可能容量の減少に繋がる。

【0006】

本発明は、上記の点に鑑みてなされたものであり、メモリの使用可能容量の減少を抑制すると共に、メモリに記憶されているプログラムを更新することが可能なマイクロコントローラ及びマイクロコントローラの更新方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明のある観点によれば、メモリ部と、前記メモリ部からプログラムを読み出して処理を実行するプロセッサと、前記プロセッサによる前記メモリ部のアドレスを記憶するリマップ情報記憶領域と、前記メモリ部に格納されているプログラムの書き換えを行うか否かを判定するフラグを記憶する書き換えフラグ記憶領域と、前記プロセッサ及び前記リマップ情報記憶領域のリセットを行う情報が書き込まれると前記プロセッサ及び前記リマップ情報記憶領域をリセットするリセット情報記憶領域と、を備える、マイクロコントローラが提供される。

【0008】

本発明の別の観点によれば、メモリ部からプログラムを読み出して処理を実行するプロセッサ及び前記プロセッサによる前記メモリ部のアドレスを記憶するリマップ情報記憶領域のリセットを行う情報をリセット情報記憶領域に書き込むリセット情報書き込みステップと、前記リセットを行う情報が書き込まれると、前記リセット情報記憶領域から前記プロセッサ及び前記リマップ情報記憶領域をリセットするリマップ専用リセットステップと、を含むマイクロコントローラの更新方法が提供される。

【発明の効果】

【0009】

本発明によれば、メモリの使用可能容量の減少を抑制すると共に、メモリに記憶されているプログラムを更新することが可能なマイクロコントローラ及びマイクロコントローラの更新方法を提供することができる。

【図面の簡単な説明】

【0010】

【図1】ＭＣＵにおけるＦｌａｓｈＲＯＭのリマップの一例を説明する図である。

【図2】ＭＣＵにおけるＦｌａｓｈＲＯＭのリマップの一例を説明する図である。

【図3】ＭＣＵにおけるＦｌａｓｈＲＯＭのリマップの一例を説明する図である。

【図4】ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図5】ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図6】ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図7】ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図8】ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図9】ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図10】ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図11】本発明の実施形態に係るＭＣＵの構成例を示す図である。

【図12】実施形態に係るＭＣＵによるリセット処理の流れの一例を示すフローチャートである。

【図13】実施形態に係るＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【図14】実施形態に係るＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。

【0012】

（比較例）
本発明の実施形態の一例を詳細に説明する前に、本発明の実施形態の比較例を説明する。

【0013】

図１～図３は、ＭＣＵにおけるＦｌａｓｈＲＯＭのリマップの一例を説明する図である。図１～図３では、メモリ空間を区分けした区分を表すｂａｎｋに対応したアドレス及びメモリ空間が示されている。ｂａｎｋ０はメモリ空間のリマップ領域（Ｒｅｍａｐｐａｂｌｅ ｓｐａｃｅ）であり、リマップレジスタで指定されたアドレスから始まる領域がリマップされる。ｂａｎｋ１及びｂａｎｋ３は後に書き込みが行われるメモリ空間の予約領域である。ｂａｎｋ２はメモリ空間のプログラムが格納される領域であり、具体的にはＦｌａｓｈＲＯＭのプログラムが格納されている領域である。ｂａｎｋ４はメモリ空間のプログラムが格納されている領域であり、具体的にはＳＲＡＭのプログラムが格納されているＳＲＡＭの領域である。図１以降に示した例では、ｂａｎｋ２はＦｌａｓｈＲＯＭのブートプログラムが格納されるＦｌａｓｈＲＯＭブートプログラム領域、ＦｌａｓｈＲＯＭのユーザプログラム１が格納されるＦｌａｓｈＲＯＭユーザプログラム領域１、ＦｌａｓｈＲＯＭのユーザプログラム２が格納されるＦｌａｓｈＲＯＭユーザプログラム領域２からなる。ここで、ＣＰＵはｂａｎｋ０、ｂａｎｋ１、ｂａｎｋ２、…の順でメモリ空間のプログラムを実行する。

【0014】

電源起動時には、図２に示したように、ｂａｎｋ０にはｂａｎｋ２のＦｌａｓｈＲＯＭブートプログラム領域がリマップされ、ユーザプログラムを起動するまでの処理を行う。ＣＰＵがユーザプログラム１を実行する際には、図３に示したように、ｂａｎｋ０にはｂａｎｋ２のＦｌａｓｈＲＯＭユーザプログラム領域１がリマップされ、ユーザプログラム１が実行される。リマップは、リマップレジスタにリマップ対象領域の先頭アドレスを書き込むことで処理される。例えば、ｂａｎｋ２のユーザプログラム１をｂａｎｋ０にリマップするときは、リマップレジスタに、ユーザプログラム１が配置されているアドレス０ｘ１００Ｘ＿ＸＸＸＸが書き込まれる。リマップ処理は、リマップレジスタに書き込んだ時点で有効になる。リマップレジスタにアドレス０ｘ１００Ｘ＿ＸＸＸＸが書き込まれると、図３に示したように、ｂａｎｋ０にはＣＰＵが実行するＦｌａｓｈＲＯＭユーザプログラム領域１がリマップされ、ユーザプログラム１が実行される。

【0015】

ＭＣＵにおいて、機能を更新するなどの目的で、ＦｌａｓｈＲＯＭに記憶されているユーザプログラムを書き換えたい場合がある。ＦｌａｓｈＲＯＭに記憶されているユーザプログラムを書き換える場合の例を示す。

【0016】

図４～図１０は、ＭＣＵにおけるＦｌａｓｈＲＯＭに記憶されているユーザプログラムの書き換えの流れの一例を説明する図である。図４～図１０では、図１と同様にメモリ空間を区分けした区分を表すｂａｎｋに対応したアドレス及びメモリ空間を示している。ＦｌａｓｈＲＯＭに記憶されているユーザプログラムを書き換えるために、ｂａｎｋ４のＳＲＡＭの領域には、書き換えモード用のリマッププログラムが記憶されている。

【0017】

図４にはｂａｎｋ２のユーザプログラム１がｂａｎｋ０にリマップされて動作している様子が示されている。ユーザプログラム１を実行しているとき、ｂａｎｋ４のＳＲＡＭの領域は通常プログラムの作業用メモリとして使用されるが、以降で説明するプログラムの更新用に一部が書き換えモード用のリマッププログラムの配置のために使用されている。つまり、ｂａｎｋ４のＳＲＡＭの領域は、ユーザプログラム１の作業用としてのユーザプログラム１用ＷｏｒｋＲＡＭの領域と、プログラムの更新用としての書き換えモード用リマッププログラムの領域からなる。

【0018】

図４の状態で、ＭＣＵの外部からプログラムの更新要求があると、図５に示したように書き換えフラグレジスタのフラグが１に設定される。

【0019】

書き換えフラグレジスタのフラグが１に設定されると、図６に示したように、ＣＰＵの参照先は、ｂａｎｋ４のＳＲＡＭの領域の書き換えモード用リマッププログラムにジャンプする。ｂａｎｋ０とは違うｂａｎｋでプログラムを実行するのは、次の工程でｂａｎｋ０をリマップする際に、ＣＰＵがｂａｎｋ０でプログラムを実行していると、実行中のプログラムが書き換わってしまい、ＣＰＵが暴走してしまうことを回避するためである。

【0020】

続いてＣＰＵは、図７に示したように、ｂａｎｋ４のＳＲＡＭ領域の書き換えモード用リマッププログラムを実行して、ｂａｎｋ０にＦｌａｓｈＲＯＭブートプログラム領域をリマップすると共にＣＰＵのリセットを行う。なお、書き換えフラグレジスタのフラグが１の時は、ブートプログラムは、ユーザプログラムを書き換える書き換えプログラムが実行されるようにプログラムされている。ここで、ＣＰＵのリセットとは、ＣＰＵがｂａｎｋ０からメモリ空間のプログラムを実行させるようにすることをいう。

【0021】

ｂａｎｋ０にＦｌａｓｈＲＯＭブートプログラム領域をリマップすると共にＣＰＵがリセットを行うと、図８に示したように、ＣＰＵはｂａｎｋ０からプログラムを実行する。上述したように、ここでＣＰＵが実行するプログラムはユーザプログラムを書き換える書き換えプログラムである。ここでは、アドレス０ｘ１００Ｙ＿ＹＹＹＹから始まるユーザプログラム２が書き換えの対象になっているとする。

【0022】

ＣＰＵが書き換えプログラムを実行すると、図９に示したように、アドレス０ｘ１００Ｙ＿ＹＹＹＹから始まる領域のプログラムが、ユーザプログラム２からユーザプログラム３に書き換えられる。

【0023】

書き換えが完了すると、図１０に示したように、書き換えフラグレジスタのフラグが０になり、ＭＣＵは通常のブートプログラム動作を実行することで、書き換えたユーザプログラム３が実行可能な状態となる。

【0024】

しかし、この構成では、ユーザプログラムを更新するために、ＳＲＡＭを含むＲＡＭの領域の一部に書き換えモード用のリマッププログラムを常に配置しておく必要がある。そのため、ＲＡＭの領域でユーザプログラムが作業用メモリとして使える領域が少なくなってしまうという問題がある。

【0025】

そこで本実施形態に係るＭＣＵは、ＲＡＭの領域の一部に書き換えモード用のリマッププログラムを配置することなく、ＦｌａｓｈＲＯＭの書き換えを行うことを可能とした。

【0026】

図１１は、本発明の実施形態に係るＭＣＵ１００の構成例を示す図である。図１１に示したように、ＭＣＵ１００は、ＦｌａｓｈＲＯＭ１０１、ＳＲＡＭ１０２、リマップレジスタ１０３、ＣＰＵ１０４、書き換え処理部１０５、リマップ専用リセットレジスタ１０６、通信インタフェース（Ｉ／Ｆ）１０７、及び書き換えフラグレジスタ１０８を含む。ＦｌａｓｈＲＯＭ１０１、ＳＲＡＭ１０２、ＣＰＵ１０４は命令バス１０９に接続されている。リマップレジスタ１０３、ＣＰＵ１０４、書き換え処理部１０５、リマップ専用リセットレジスタ１０６、通信Ｉ／Ｆ１０７、及び書き換えフラグレジスタ１０８はデータバス１１０に接続されている。

【0027】

ＦｌａｓｈＲＯＭ１０１は、ＣＰＵ１０４によって読み出されて実行されるプログラムが格納される、書き換え可能な不揮発性メモリである。ＳＲＡＭ１０２は、ＣＰＵ１０４がプログラムを実行する際にプログラムの作業用として使用する揮発性メモリである。ＦｌａｓｈＲＯＭ１０１及びＳＲＡＭ１０２は、本発明のメモリ部の一例である。

【0028】

リマップレジスタ１０３は、本発明のリマップ情報記憶領域の一例であり、ｂａｎｋ０にリマップする領域を指定するアドレスが書き込まれるレジスタである。リマップレジスタ１０３のアドレスは、データバス１１０を介してＣＰＵ１０４によって書き込まれる。ＣＰＵ１０４は、本発明のプロセッサの一例であり、ＦｌａｓｈＲＯＭ１０１に記憶されているプログラム及びＳＲＡＭ１０２に記憶されているプログラムを命令バス１０９を介して読み出して実行する。ＣＰＵ１０４は、ＦｌａｓｈＲＯＭ１０１に記憶されているプログラムを読み出す際には、例えば、リマップレジスタ１０３に記憶されているアドレスに基づいてｂａｎｋ０にリマップしたプログラムを読み出す。

【0029】

書き換え処理部１０５は、書き換えフラグレジスタ１０８にＦｌａｓｈＲＯＭ１０１の書き換えを行うフラグが設定された場合に、ＦｌａｓｈＲＯＭ１０１のプログラムを書き換える処理を行うプロセッサである。書き換え処理部１０５のプログラムを書き換える処理は、データバス１１０を介してＣＰＵ１０４がプログラムの書き換えを指示することによって行われる。書き換え処理部１０５は、ＦｌａｓｈＲＯＭ１０１のプログラムを書き換える処理を行う際に、まず書き換え対象のプログラムをＦｌａｓｈＲＯＭ１０１から消去し、続いて新しいプログラムをＦｌａｓｈＲＯＭ１０１に書き込む処理を実行する。

【0030】

リマップ専用リセットレジスタ１０６は、本発明のリセット情報記憶領域の一例であり、リマップ専用のリセットを行う情報が書き込まれるレジスタである。リマップ専用リセットレジスタ１０６のリマップ専用のリセットを行う情報は、データバス１１０を介してＣＰＵ１０４によって書き込まれる。例えば、リマップ専用リセットレジスタ１０６に１のフラグが書き込まれることでリマップ専用のリセットが行われる。リマップ専用のリセットとは、リマップレジスタ１０３及びＣＰＵ１０４のリセットを行い、書き換えフラグレジスタ１０８のリセットは行わないリセットのことをいう。リマップ専用リセットレジスタ１０６は、例えば１ビットのフリップフロップで構成されてもよい。ここで、リマップレジスタ１０３のリセットとは、リマップレジスタに記憶されているアドレスを書き換えることをいい、ＣＰＵ１０４のリセットとは、ＣＰＵがｂａｎｋ０からメモリ空間のプログラムを実行するようにさせることをいう。また、書き換えフラグレジスタのリセットとは、書き換えフラグレジスタのフラグを書き換えることをいう。

【0031】

通信Ｉ／Ｆ１０７は、ＭＣＵ１００の外部との通信を行う。例えば、通信Ｉ／Ｆ１０７は、ＭＣＵ１００の外部から、ＦｌａｓｈＲＯＭ１０１へ記憶される書き換えプログラム、ＦｌａｓｈＲＯＭ１０１へのプログラムの書き換え命令などを受信する。通信Ｉ／Ｆ１０７が受信したプログラムや命令などをＣＰＵ１０４がデータバス１１０を介して読み出すことで、ＣＰＵ１０４は外部からプログラムの書き換え指示が送られてきたことを認識する。

【0032】

書き換えフラグレジスタ１０８は、本発明の書き換えフラグ記憶領域の一例であり、ＦｌａｓｈＲＯＭ１０１へのプログラムの書き換えを行うか否かを判定するフラグが記憶されるレジスタである。書き換えフラグレジスタ１０８のフラグは、データバス１１０を介してＣＰＵ１０４によって記憶される。例えば、書き換えを行う場合には１のフラグが、書き換えない場合には０のフラグが、書き換えフラグレジスタ１０８に記憶される。

【0033】

本発明の実施形態に係るＭＣＵ１００は、係る構成を有することで、ＳＲＡＭの領域にリマップレジスタ１０３及びＣＰＵ１０４のリセットを行うプログラムを設けずに、ＦｌａｓｈＲＯＭ１０１に記憶されているプログラムを更新することができる。

【0034】

次に、ＭＣＵ１００の作用について説明する。

【0035】

図１２は、外部からプログラムの書き換え指示が送られてきた場合におけるＭＣＵ１００によるリセット処理の流れの一例を示すフローチャートである。ＣＰＵ１０４がＦｌａｓｈＲＯＭ１０１からプログラムを読み出して、ＳＲＡＭ１０２に展開して実行することにより、ＭＣＵ１００によるリセット処理が行なわれる。

【0036】

ステップＳ１０１において、外部からプログラムの書き換え指示及び書き換えるプログラムの実体が送られてくると、ＣＰＵ１０４は、続いてステップＳ１０２において、書き換えフラグレジスタ１０８に書き換えのためのフラグを書き込む。ここでは、書き換えのためのフラグとして１が、書き換えフラグレジスタ１０８に書き込まれる。

【0037】

図１３は、本実施形態に係るＭＣＵ１００におけるＦｌａｓｈＲＯＭ１０１に記憶されているユーザプログラムの書き換えの流れの一例を説明する図であり、リマップレジスタ１０３にアドレス０ｘ１００Ｘ＿ＸＸＸＸが書き込まれた状態で、ＣＰＵ１０４によって書き換えフラグレジスタ１０８に１のフラグが書き込まれた状態を説明する図である。図１３には、図１と同様にメモリ空間を区分けした区分を表すｂａｎｋに対応したアドレス及びメモリ空間が示されている。

【0038】

ＣＰＵ１０４は、続いてステップＳ１０３において、リマップ専用リセットレジスタ１０６にリマップ専用のリセットを行う情報を書き込む。ここでは、リマップ専用のリセットを行うフラグとして１が、リマップ専用リセットレジスタ１０６に書き込まれる。

【0039】

リマップ専用リセットレジスタ１０６にフラグとして１が書き込まれると、ＭＣＵ１００は、続いてステップＳ１０４において、ＣＰＵ１０４及びリマップレジスタ１０３のリセットを行う。書き換えフラグレジスタ１０８にフラグとして１が書き込まれているので、ＭＣＵ１００は、続いてステップＳ１０５において、ＦｌａｓｈＲＯＭ１０１に書き込まれているプログラムの書き換えを実行する。

【0040】

図１４は、本実施形態に係るＭＣＵ１００におけるＦｌａｓｈＲＯＭ１０１に記憶されているユーザプログラムの書き換えの流れの一例を説明する図であり、ＭＣＵ１００がＣＰＵ１０４及びリマップレジスタ１０３のリセットを行った状態を説明する図である。図１４には、図１と同様にメモリ空間を区分けした区分を表すｂａｎｋに対応したアドレス及びメモリ空間が示されている。リマップレジスタ１０３がリセットされたので、リマップレジスタ１０３にはアドレス０ｘ１０００＿００００が書き込まれ、ＣＰＵ１０４はアドレス０ｘ１０００＿００００から始まる領域をｂａｎｋ０にリマップする。そしてＣＰＵ１０４がリセットされたので、ＣＰＵ１０４はｂａｎｋ０からプログラムを実行する。また書き換えフラグレジスタ１０８はリセットされていないので、フラグとして１が書き込まれている状態のままである。従ってＣＰＵ１０４は、書き換えフラグレジスタ１０８のフラグが１になっているため、ＣＰＵ１０４は、書き換え処理部１０５に対してプログラムの書き換えを指示し、書き換え処理部１０５は、ＦｌａｓｈＲＯＭ１０１に書き込まれているプログラムの書き換えを実行する。

【0041】

本発明の実施形態に係るＭＣＵ１００は、係る処理を実行することで、比較例で説明したような、ＳＲＡＭの領域にリマップレジスタ１０３及びＣＰＵ１０４をリセットさせるプログラムを設けずに、ＦｌａｓｈＲＯＭ１０１に記憶されているプログラムを更新することができる。したがって、メモリの使用可能容量の減少を抑制しつつ、メモリに記憶されているプログラムを更新することが可能となる。

【0042】

また、本発明の実施形態に係るＭＣＵ１００は、係る処理を実行することで、比較例で説明したような、ｂａｎｋ０とは違うｂａｎｋにジャンプし、書き換えモード用リマッププログラムを実行せずに、ＦｌａｓｈＲＯＭ１０１に記憶されているプログラムを更新することができる。したがって、プログラムの更新にかかる時間を短縮することが可能となる。

【0043】

上記各実施形態では、リセット処理のプログラムがＦｌａｓｈＲＯＭに予め記憶（インストール）されている態様を説明したが、これに限定されない。プログラムは、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及びＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリ等の非一時的（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙ）記憶媒体に記憶された形態で提供されてもよい。また、プログラムは、ネットワークを介して外部装置からダウンロードされる形態としてもよい。

【0044】

以上、添付図面を参照しながら本発明の実施形態について詳細に説明したが、本発明の技術的範囲はかかる例に限定されない。本発明の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これら各種の変更例または修正例についても、当然に本発明の技術的範囲に属するものと了解される。

【符号の説明】

【0045】

１００ ＭＣＵ
１０１ ＦｌａｓｈＲＯＭ
１０２ ＳＲＡＭ
１０３ リマップレジスタ
１０４ ＣＰＵ
１０５ 書き換え処理部
１０６ リマップ専用リセットレジスタ
１０７ 通信インタフェース（Ｉ／Ｆ）
１０８ 書き換えフラグレジスタ
１０９ 命令バス
１１０ データバス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】