特開 2023-150535 誤り許容通信回路、及び誤り許容通信方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023150535

(43)【公開日】2023-10-16

(54)【発明の名称】誤り許容通信回路、及び誤り許容通信方法

(51)【国際特許分類】

   H04L 1/00 20060101AFI20231005BHJP

   H04L 1/16 20230101ALI20231005BHJP

【ＦＩ】

H04L1/00 E

H04L1/16

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022059689

(22)【出願日】2022-03-31

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】山崎 淳

【テーマコード（参考）】

5K014

【Ｆターム（参考）】

5K014BA06

5K014DA01

5K014EA02

5K014FA11

(57)【要約】

【課題】本発明は、パケットにビット誤りが生じていた場合であっても、通信効率を向上させることができる誤り許容通信回路、及び誤り許容通信方法を提供することを目的とする。
【解決手段】誤り許容通信回路は、データをパケット単位に分割して送信するパケット通信において、前記パケット通信を制御する制御フラグ、及び前記ＣＲＣ符号を含む、外部の装置から受信したパケットを取得する取得部と、肯定応答を示す制御フラグ、及び肯定応答に対応するＣＲＣ符号を含むパケットと、否定応答を示す制御フラグ、及び否定応答に対応するＣＲＣ符号を含むパケットと、の少なくとも一方を含む検査用パケットを予め記憶する記憶部と、受信した前記パケットと前記検査用パケットとを比較して、受信した前記パケットに対するビット誤りを検出する検出部と、を備えている。
【選択図】図７

【特許請求の範囲】

【請求項1】

データをパケット単位に分割して送信するパケット通信において、前記パケット通信を制御する制御フラグ、及びＣＲＣ符号を含む、外部の装置から受信したパケットを取得する取得部と、
肯定応答を示す制御フラグ、及び肯定応答に対応するＣＲＣ符号を含むパケットと、否定応答を示す制御フラグ、及び否定応答に対応するＣＲＣ符号を含むパケットと、の少なくとも一方を含む検査用パケットを予め記憶する記憶部と、
受信した前記パケットと前記検査用パケットとを比較して、受信した前記パケットに対するビット誤りを検出する検出部と、
を備えた誤り許容通信回路。

【請求項2】

受信した前記パケットと、前記検査用パケットと、を比較して差分があるビットが１ビット以内である場合、比較結果として、肯定応答、及び否定応答のうち、対応するパケットを出力する出力部をさらに備える
請求項１に記載の誤り許容通信回路。

【請求項3】

前記検出部は、排他的論理和を用いて、受信した前記パケットと、前記検査用パケットと、を比較する
請求項１又は請求項２に記載の誤り許容通信回路。

【請求項4】

前記検出部は、
受信した前記パケットと、前記検査用パケットと、の排他的論理和の演算結果を上位方向、及び下位方向の各々の方向にビットシフトしてビット誤りを検出し、前記ビット誤りが１ビット以内であるか否かを判断する
請求項３に記載の誤り許容通信回路。

【請求項5】

データをパケット単位に分割して送信するパケット通信において、前記パケット通信を制御する制御フラグ、及びＣＲＣ符号を含む、外部の装置から受信したパケットを取得し、
肯定応答を示す制御フラグ、及び肯定応答に対応するＣＲＣ符号を含むパケットと、否定応答を示す制御フラグ、及び否定応答に対応するＣＲＣ符号を含むパケットと、の少なくとも一方を含む検査用パケットを予め記憶し、
受信した前記パケットと前記検査用パケットとを比較して、受信した前記パケットに対するビット誤りを検出する、
処理を実行する誤り許容通信方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、誤り許容通信回路、及び誤り許容通信方法に関する。

【背景技術】

【0002】

装置間のパケットの送受信において、一の装置がパケットを送信した場合、パケットを受信した他の装置が受信結果を示すパケットを返送して、通信の信頼性を確保する通信方法がある。

【0003】

例えば、特許文献１には、受信側装置から返送される制御パケットの制御情報が正常か否かを判定し、制御パケットの制御情報が正常ではないと判定されたとき、制御情報に含まれる応答が確認応答であるか否定応答であるかを推定し、応答が確認応答と推定されなかったときにデータパケットの再送を行う技術について開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－００４８９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

当該通信方法は、例えば、一の装置が、送信したパケットに対する受信結果を示すパケットが受信できなかった場合、又は他の装置が返送した否定応答を受信した場合、一の装置は、パケットが正常に送受信できなかったと判断してパケットの再送を行う。ここで、一の装置は、受信結果を示すパケットが受信できなかった場合、タイムアウトが発生する所定の期間が経過するまで待機し、パケットの再送を行う。

【0006】

しかしながら、受信結果を示すパケットに軽微なビット誤りが生じていた場合、一の装置は、受信結果が推定可能なパケットであっても、タイムアウトが発生するまで待機し、パケットを再送することがある。すなわち、受信結果を示すパケットにビット誤りが生じていた場合、不要なタイムアウトが発生するまで待機する期間が生じ、通信効率が低減することがあった。

【0007】

本発明は、パケットにビット誤りが生じていた場合であっても、通信効率を向上させることができる誤り許容通信回路、及び誤り許容通信方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

第１の態様の誤り許容通信回路は、データをパケット単位に分割して送信するパケット通信において、前記パケット通信を制御する制御フラグ、及びＣＲＣ符号を含む、外部の装置から受信したパケットを取得する取得部と、肯定応答を示す制御フラグ、及び肯定応答に対応するＣＲＣ符号を含むパケットと、否定応答を示す制御フラグ、及び否定応答に対応するＣＲＣ符号を含むパケットと、の少なくとも一方を含む検査用パケットを予め記憶する記憶部と、受信した前記パケットと前記検査用パケットとを比較して、受信した前記パケットに対するビット誤りを検出する検出部と、を備えている。

【0009】

第２の態様の誤り許容通信回路は、第１の態様に係る誤り許容通信回路において、受信した前記パケットと、前記検査用パケットと、を比較して差分があるビットが１ビット以内である場合、比較結果として、肯定応答、及び否定応答のうち、対応するパケットを出力する出力部をさらに備える。

【0010】

第３の態様の誤り許容通信回路は、第１の態様又は第２の態様に係る誤り許容通信回路において、前記検出部は、排他的論理和を用いて、受信した前記パケットと、前記検査用パケットと、を比較する。

【0011】

第４の態様の誤り許容通信回路は、第３の態様に係る誤り許容通信回路において、前記検出部は、受信した前記パケットと、前記検査用パケットと、の排他的論理和の演算結果を上位方向、及び下位方向の各々の方向にビットシフトしてビット誤りを検出し、前記ビット誤りが１ビット以内であるか否かを判断する。

【0012】

第５の態様の誤り許容通信方法は、データをパケット単位に分割して送信するパケット通信において、前記パケット通信を制御する制御フラグ、及びＣＲＣ符号を含む、外部の装置から受信したパケットを取得し、肯定応答を示す制御フラグ、及び肯定応答に対応するＣＲＣ符号を含むパケットと、否定応答を示す制御フラグ、及び否定応答に対応するＣＲＣ符号を含むパケットと、の少なくとも一方を含む検査用パケットを予め記憶し、受信した前記パケットと前記検査用パケットとを比較して、受信した前記パケットに対するビット誤りを検出する、処理を実行する。

【発明の効果】

【0013】

本開示によれば、パケットにビット誤りが生じていた場合であっても、通信効率を向上できる。

【図面の簡単な説明】

【0014】

【図1】第１実施形態に係る通信システムの構成の一例を示すブロック図である。

【図2】第１実施形態に係る送信装置の構成の一例を示すブロック図である。

【図3】第１実施形態に係る選択通信回路の構成の一例を示すブロック図である。

【図4】第１実施形態に係るパケットの構成の一例を示す模式図である。

【図5】第１実施形態に係るコマンドにおける制御フラグの一例を示す図である。

【図6】第１実施形態に係るＣＲＣ符号を選択する方法のフローの一例を示すフローチャートである。

【図7】第２実施形態に係る受信装置の構成の一例を示すブロック図である。

【図8】第２実施形態に係る誤り許容通信回路の構成の一例を示すブロック図である。

【図9】第２実施形態に係るパケットの比較の一例を示す模式図である。

【図10】第２実施形態に係るビット誤りを検出する方法のフローの一例を示すフローチャートである。

【図11】第３実施形態に係る送受信装置の構成の一例を示すブロック図である。

【図12】第３実施形態に係る通信システムの構成の一例を示すブロック図である。

【発明を実施するための形態】

【0015】

［第１実施形態］
以下、図面を参照して、本発明を実施するための形態例を詳細に説明する。図１は、本実施形態に係る通信システム１の構成の一例を示す概略図である。

【0016】

一例として、図１に示すように、通信システム１は、パケット毎に分割したパケット通信において、パケットを送信する送信装置１０、及び当該送信装置１０から送信されたパケットを受信する受信装置５０を含んで構成されている。

【0017】

送信装置１０は、パケットを送信する際に、送信するパケットに誤り検出符号を付加したパケットを受信装置５０に送信する。ここで、本実施形態に係る誤り検出符号は、巡回冗長検査（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）方式で導出されたＣＲＣ符号である。送信装置１０は、パケットのデータ長に応じて、８ビットのＣＲＣ符号（以下、「８ビットＣＲＣ符号」という。）、又は１６ビットのＣＲＣ符号（以下、「１６ビットＣＲＣ符号」という。）を選択し、選択したＣＲＣ符号をパケットに付与して送信する。

【0018】

なお、本実施形態では、付与するＣＲＣ符号は、８ビットＣＲＣ符号、及び１６ビットＣＲＣ符号である形態について説明する。しかし、これに限定されない。３２ビット、６４ビット、又は１２８ビットのＣＲＣ符号であってもよいし、如何なるＣＲＣ符号であってもよい。また、本実施形態では、８ビットＣＲＣ符号、及び１６ビットＣＲＣ符号の組み合わせからＣＲＣ符号を選択する形態について説明する。しかし、これに限定されない。８ビットＣＲＣ符号、及び３２ビットＣＲＣ符号の組み合わせから選択してもよいし、１６ビットＣＲＣ符号、及び３２ビットＣＲＣ符号の組み合わせから選択してもよいし、送信するパケットに適用可能なＣＲＣ符号であれば、如何なるＣＲＣ符号の組み合わせであってもよい。

【0019】

受信装置５０は、送信装置１０からパケットを受信し、受信したパケットに含まれているＣＲＣ符号を用いて、受信したパケットに誤り及び破損があるか否かを検査する。

【0020】

次に、図２を参照して、送信装置１０の構成について説明する。図２は、本実施形態に係る送信装置１０の構成の一例を示すブロック図である。

【0021】

図２に示すように、本実施形態に係る送信装置１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３、及び選択通信回路１４を含んで構成されている。ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、及び選択通信回路１４の各々は、バス１９により相互に接続されている。

【0022】

ＣＰＵ１１は、送信装置１０の全体を統括し、制御する。ＲＯＭ１２は、データ等を記憶している。ＲＡＭ１３は、処理の実行時のワークエリアとして用いられるメモリである。

【0023】

選択通信回路１４は、パケットに応じて８ビットＣＲＣ符号、又は１６ビットＣＲＣ符号を選択し、選択したＣＲＣ符号をパケットに付与して送信する。

【0024】

次に、図３を参照して、選択通信回路１４の構成について説明する。図３は、本実施形態に係る選択通信回路１４の構成の一例を示すブロック図である。

【0025】

一例として図３に示すように、選択通信回路１４は、取得部１４Ａ、選択部１４Ｂ、８ビットＣＲＣ符号付与部１４Ｃ、１６ビットＣＲＣ符号付与部１４Ｄ、及び出力部１４Ｅを備えている。

【0026】

取得部１４Ａは、選択通信回路１４に入力されたパケットを取得する。

【0027】

選択部１４Ｂは、取得したパケットに応じて、付与するＣＲＣ符号を選択する。具体的には、選択部１４Ｂは、取得したパケットのデータ長に応じて、後述する８ビットＣＲＣ符号付与部１４Ｃ、又は後述する１６ビットＣＲＣ符号付与部１４Ｄを選択して、付与するＣＲＣ符号を選択する。

【0028】

一例として図４に示すように、本実施形態に係るパケットには、通信を制御する制御フラグを示すＣＭＤ（コマンド）、アドレスを示すＡＤＲ、データを示すＤＡＴＡ、及びＣＲＣ符号を示すＣＲＣを含んで構成されている。送信装置１０は、肯定応答、又は否定応答等の受信結果を示すパケットを送信する場合、ＣＭＤが１バイト、及びＣＲＣが１バイトで構成されるパケットを送信する。また、送信装置１０は、例えば、ＡＤＲ及びＤＡＴＡを含んでいるパケットを送信する場合、ＣＭＤが１バイト、ＡＤＲが１バイトから４バイト、ＤＡＴＡが１バイトから１６バイト、及びＣＲＣが２バイトで構成されてパケットを送信する。

【0029】

選択部１４Ｂは、取得したパケットがＣＭＤのみを含んでいる場合、後述する８ビットＣＲＣ符号付与部１４Ｃにパケットを入力し、取得したパケットがＡＤＲ、及びＤＡＴＡを含んでいる場合、後述する１６ビットＣＲＣ符号付与部１４Ｄにパケットを入力する。

【0030】

なお、本実施形態に係る選択部１４Ｂは、パケットに含まれているデータに応じて、８ビットＣＲＣ符号付与部１４Ｃ、又は１６ビットＣＲＣ符号付与部１４Ｄを選択する形態について説明した。しかし、これに限定されない。選択部１４Ｂは、ＣＭＤに含まれる制御フラグに応じて、８ビットＣＲＣ符号付与部１４Ｃ、又は１６ビットＣＲＣ符号付与部１４Ｄを選択してもよい。例えば、図５に示すように、ＣＭＤは、ｂｉｔ０からｂｉｔ７までの８ビットの制御フラグで構成されており、ｂｉｔ０及びｂｉｔ７を参照することによって、肯定応答（ＡＣＫ）及び否定応答（ＮＡＣＫ）が識別可能である。また、ｂｉｔ０からｂｉｔ３は、ＤＡＴＡのデータ長を示し、ｂｉｔ４からｂｉｔ５は、ＡＤＲのデータ長を示しているため、ｂｉｔ０からｂｉｔ５を参照することによって、ＤＡＴＡ、及びＡＤＲのデータ長を判定可能である。

【0031】

例えば、選択部１４Ｂは、ｂｉｔ７のみに「１」が設定されている場合、又はｂｉｔ０及びｂｉｔ７のみに「１」が設定されている場合、肯定応答、又は否定応答を示すパケットであると判定して、８ビットＣＲＣ符号付与部１４Ｃを選択してもよい。また、選択部１４Ｂは、ＣＭＤの制御フラグを用いて、ＤＡＴＡのデータ長を判定し、データ長が１バイト以上である場合、パケットにＡＤＲ、及びＤＡＴＡが含まれていると判定して、１６ビットＣＲＣ符号付与部１４Ｄを選択してもよい。

【0032】

８ビットＣＲＣ符号付与部１４Ｃは、取得したパケットを用いて８ビットのＣＲＣ符号を導出し、取得したパケットに導出したＣＲＣ符号を付与する。取得したパケットにＣＭＤのみが含まれている場合、８ビットＣＲＣ符号付与部１４Ｃは、当該ＣＭＤに対して、ＣＲＣ演算を行い、８ビット（１バイト）のＣＲＣ符号を導出し、導出した８ビットＣＲＣ符号をパケットに付与する。

【0033】

１６ビットＣＲＣ符号付与部１４Ｄは、取得したパケットを用いて１６ビットのＣＲＣ符号を導出し、取得したパケットに導出したＣＲＣ符号を付与する。取得したパケットにＣＭＤ、ＡＤＲ、及びＤＡＴＡが含まれている場合、１６ビットＣＲＣ符号付与部１４Ｄは、ＣＭＤ、ＡＤＲ、及びＤＡＴＡに対して、ＣＲＣ演算を行い、１６ビット（２バイト）のＣＲＣ符号を導出し、導出した１６ビットＣＲＣ符号をパケットに付与する。

【0034】

出力部１４Ｅは、ＣＲＣ符号が付与されたパケットを外部の装置に送信して出力する。

【0035】

次に、図６を参照して、本実施形態に係るＣＲＣ符号を選択する方法について説明する。図６は、本実施形態に係るＣＲＣ符号を選択する方法の一例を示すフローチャートである。

【0036】

ステップＳ１０１において、選択通信回路１４は、入力されたパケットを取得する。

【0037】

ステップＳ１０２において、選択通信回路１４は、パケットのデータ長を抽出する。

【0038】

ステップＳ１０３において、選択通信回路１４は、パケットがＣＭＤのみを含むか否かの判定を行う。パケットがＣＭＤのみを含む場合（ステップＳ１０３：ＹＥＳ）、選択通信回路１４は、ステップＳ１０４に移行する。一方、パケットがＣＭＤのみではない（ＡＤＲ、及びＤＡＴＡが含まれる）場合（ステップＳ１０３：ＮＯ）、選択通信回路１４は、ステップＳ１０５に移行する。

【0039】

ステップＳ１０４において、選択通信回路１４は、８ビットＣＲＣ符号付与部１４Ｃにパケットを入力して、パケットに８ビットＣＲＣ符号を付与する。

【0040】

ステップＳ１０５において、選択通信回路１４は、１６ビットＣＲＣ符号付与部１４Ｄにパケットを入力して、パケットに１６ビットＣＲＣ符号を付与する。

【0041】

ステップＳ１０６において、選択通信回路１４は、ＣＲＣ符号が付与されたパケットを外部の装置に送信して出力する。

【0042】

以上説明したように、本実施形態によれば、パケットの送受信の信頼性を確保した場合であっても、通信効率を向上できる。

【0043】

なお、上記実施形態では、選択通信回路１４に、ＣＲＣ符号を選択する選択部１４Ｂと、外部の装置へパケットを送信する出力部１４Ｅと、が含まれる形態について説明した。しかし、これに限定されない。ＣＲＣ符号を選択する選択部１４Ｂと、外部の装置へパケットを送信する出力部１４Ｅと、は、それぞれ異なる回路に含まれていてもよい。

【0044】

また、上記実施形態では、ＣＭＤが肯定応答、又は否定応答を示す場合、８ビットＣＲＣ符号を選択する形態について説明した。しかし、これに限定されない。ＣＭＤがパスリセット（制御フラグが全て「１」）である場合、８ビットＣＲＣ符号を選択してもよい。

【0045】

［第２実施形態］
第１実施形態では、パケットを送信する送信装置１０が、パケットに応じて付与するＣＲＣ符号を選択する形態について説明した。本実施形態では、受信装置５０が、パケットを受信する形態について説明する。

【0046】

従来では、受信装置５０は、受信したパケットに１ビットの誤りがある場合、正常にパケットが送受信できなかったと判断して、否定応答を返送してパケットの再送を要求することがある。本実施形態に係る受信装置５０は、受信したパケットにおいて、誤りがあるビットが１ビット以内である場合、受信装置５０は、誤りを許容してパケットを受信する形態について説明する。

【0047】

例えば、受信したパケットに含まれるビット誤りが１ビットである場合、ＣＭＤ、及びＣＲＣ符号を考慮すると、受信したパケットが示す応答と、他の応答と、を判別可能である。具体的には、ＣＭＤの制御フラグにおいて、ｂｉｔ７が「１」であれば、肯定応答、及び否定応答を示すパケットであることが判別可能である。しかしながら、受信したパケットに２ビット以上の誤りがある場合、受信したパケットが示す応答と、他の応答と、が判別できない場合がある。

【0048】

そのため、本実施形態に係る受信装置５０は、受信した肯定応答、又は否定応答を示すパケットと、記憶している肯定応答、又は否定応答に対応するパケットと、を比較し、差分（ビット誤り）が１ビットであるか否かを検出する形態について説明する。

【0049】

なお、以下では、通信システムの構成（図１参照）、送信装置１０の構成（図２参照）、選択通信回路１４の構成（図３参照）、パケットのデータ構成（図４参照）、制御フラグの一例（図５参照）、及びＣＲＣ符号を選択する方法（図６参照）は、第１実施形態と同様であるため、説明を省略する。

【0050】

図７を参照して、受信装置５０の構成について説明する。図７は、本実施形態に係る受信装置５０の構成の一例を示すブロック図である。

【0051】

図７に示すように、本実施形態に係る受信装置５０は、ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３、及び誤り許容通信回路５４を含んで構成されている。ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３、及び誤り許容通信回路５４の各々は、バス５９により相互に接続されている。なお、ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３は、上述したＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３と同様であるため、説明を省略する。

【0052】

誤り許容通信回路５４は、外部の装置からパケットを受信し、受信したパケットがＣＭＤ、及びＣＲＣ符号のみを含んでいる場合、パケットに対して誤り及び破損が生じているか否かを判定する。

【0053】

次に、図８を参照して、誤り許容通信回路５４の構成について説明する。図８は、本実施形態に係る誤り許容通信回路５４の構成の一例を示すブロック図である。

【0054】

一例として図８に示すように、誤り許容通信回路５４は、取得部５４Ａ、記憶部５４Ｂ、ビット誤り検出部５４Ｃ、及び出力部５４Ｄを備えている。

【0055】

取得部５４Ａは、外部の装置から受信したパケットを取得する。

【0056】

記憶部５４Ｂは、肯定応答に対応するパケット（以下、「肯定応答パケット」という。）、及び否定応答に対応するパケット（以下、「否定応答パケット」という。）を記憶している。肯定応答パケットとは、肯定応答を示すＣＭＤ、及び肯定応答に対応するＣＲＣ符号で構成されるパケットであり、否定応答パケットとは、否定応答を示すＣＭＤ、及び否定応答に対応するＣＲＣ符号で構成されるパケットである。ここで、肯定応答パケット、及び否定応答パケットは、「検査用パケット」の一例である。

【0057】

ビット誤り検出部５４Ｃは、ＸＯＲ（排他的論理和）演算を用いて、受信したパケットと、記憶部５４Ｂに記憶されている肯定応答パケット、及び否定応答パケットの各々と、をビット毎に比較して、差分（ビット誤り）を検出する。

【0058】

一例として図９に示すように、ビット誤り検出部５４Ｃは、受信したパケットに含まれる肯定応答（ＡＣＫ）を示すＣＭＤ、及び肯定応答に対応するＣＲＣ符号と、記憶した肯定応答のＣＭＤ、及び肯定応答に対応するＣＲＣ符号と、のＸＯＲ演算を行い、比較した場合、差分（ビット誤り）が検出可能である。

【0059】

例えば、肯定応答パケットが「０ｘ８０ ０ｘ８ｂ」であるとする。また、受信したパケットが通信途中で破損し、ビット誤りが生じた結果、受信した肯定応答を示すパケットが「０ｘ８１ ０ｘ８ｂ」になったとする。ビット誤り検出部５４Ｃは、受信したパケットに含まれるＣＭＤ及びＣＲＣ符号と、肯定応答に対応するＣＭＤ及びＣＲＣ符号と、をビット毎にＸＯＲ演算で比較して、比較結果として１ビットの差分（ビット誤り）を示す「０ｘ０１ ０ｘ００」を検出する。

【0060】

ビット誤り検出部５４Ｃは、差分（ビット誤り）が１ビット以内であれば、肯定応答（ＡＣＫ）を受信したものと判定する。また、同様に、ビット誤り検出部５４Ｃは、受信したパケットと、否定応答パケットと、をビット毎に比較して、１ビットのビット誤りを検出し、差分（ビット誤り）が１ビット以内であれば、否定応答（ＮＡＣＫ）を受信したものと判定する。

【0061】

また、比較結果から差分（ビット誤り）が１ビット以内であるか否かを判定する方法として、ビット列を左右の各々の方向から「１」のビットを探索して、最初に検出した位置を比較する方法がある。例えば、上述したＸＯＲ演算の結果のビット列を右方向（下位ビット方向）、及び左方向（上位ビット方向）の各々の方向にシフトして探索する。各々の方向から探索して最初に検出したビットの位置を記憶し、検出した位置が同じである場合、ＸＯＲ演算の結果に１ビットの誤りがあることが検出される。一方、各々の方向から探索して最初に検出したビットの位置が異なっている場合、２ビット以上の誤りがあることが検出される。また、各々の方向から探索して「１」のビットが検出されなかった場合、誤りがないことが検出される。

【0062】

出力部５４Ｄは、受信したパケット、及び誤り検出結果をＲＡＭ５３に出力する。

【0063】

次に、図１０を参照して、本実施形態に係る誤りを許容する方法について説明する。図１０は、本実施形態に係る誤りを許容する方法の一例を示すフローチャートである。

【0064】

ステップＳ２０１において、誤り許容通信回路５４は、外部の装置から受信したパケットを取得する。

【0065】

ステップＳ２０２において、誤り許容通信回路５４は、受信したパケットと、記憶していた肯定応答パケットと、を比較する。

【0066】

ステップＳ２０３において、誤り許容通信回路５４は、受信したパケットと、記憶していた否定応答パケットと、を比較する。

【0067】

ステップＳ２０４において、誤り許容通信回路５４は、受信したパケットと、肯定応答パケットと、を比較した結果、肯定応答との差分（ビット誤り）が１ビット以内であるか否かの判定を行う。肯定応答パケットとの差分（ビット誤り）が１ビット以内である場合（ステップＳ２０４：ＹＥＳ）、誤り許容通信回路５４は、ステップＳ２０５に移行する。一方、肯定応答パケットとの差分（ビット誤り）が１ビット以内ではない（肯定応答パケットとの差分（ビット誤り）が１ビットを超える）場合（ステップＳ２０４：ＮＯ）、誤り許容通信回路５４は、ステップＳ２０６に移行する。

【0068】

ステップＳ２０５において、誤り許容通信回路５４は、誤り検出結果として、受信したパケット、及び肯定応答を受信した旨を出力する。

【0069】

ステップＳ２０６において、誤り許容通信回路５４は、受信したパケットが否定応答パケットとの差分（ビット誤り）が１ビット以内であるか否かの判定を行う。否定応答パケットとの差分（ビット誤り）が１ビット以内である場合（ステップＳ２０６：ＹＥＳ）、誤り許容通信回路５４は、ステップＳ２０７に移行する。一方、否定応答パケットとの差分（ビット誤り）が１ビット以内ではない（否定応答パケットとの差分（ビット誤り）が１ビットを超える）場合（ステップＳ２０６：ＮＯ）、誤り許容通信回路５４は、ステップＳ２０８に移行する。

【0070】

ステップＳ２０７において、誤り許容通信回路５４は、誤り検出結果として、受信したパケット、及び否定応答を受信した旨を出力する。

【0071】

ステップＳ２０８において、誤り許容通信回路５４は、誤り検出結果として、正常にパケットが受信できなかった旨を出力する。

【0072】

以上説明したように、受信したパケットに誤り及び破損がある場合であっても誤り及び破損を許容してパケットが受信可能となり、パケットを再送する頻度を低減できる。すなわち、本実施形態によれば、パケットの送受信の信頼性を確保した上で通信効率を向上できる。

【0073】

なお、本実施形態では、肯定応答、及び否定応答を示すパケットの誤りを許容する形態について説明した。しかし、これに限定されない。パスリセットを示すパケットの誤りを許容してもよい。

【0074】

また、本実施形態では、ＸＯＲ演算の結果を左右の各々の方向からビットを探索してビット誤りを検出する形態について説明した。しかし、これに限定されない。マスクビットを用いて、ビット誤りを検出してもよい。例えば、ＸＯＲ演算の結果と、１ビットのみ「１」が設定された複数のマスクビットと、を比較し、対応するマスクを検索することによってビット誤りを検出してもよい。

【0075】

また、本実施形態では、受信したパケット、肯定応答パケット、及び否定応答パケットは、２バイトである形態について説明した。しかし、これに限定されない。受信したパケット、肯定応答パケット、及び否定応答パケットは、３バイト以上であってもよい。

【0076】

また、本実施形態では、受信したパケットと、肯定応答パケット、及び否定応答パケットの各々と、のＸＯＲ演算を行って比較する形態について説明した。しかし、これに限定されない。例えば、受信したパケットと、肯定応答パケット、及び否定応答パケットの各々をビット反転したパケットと、のＸＯＲ演算を行って比較してもよい。この場合、比較結果において「０」がビット誤りとなる。

【0077】

［第３実施形態］
第１実施形態では、選択通信回路１４を備えた送信装置１０が、パケットを送信する形態について説明し、第２実施形態では、誤り許容通信回路５４を備えた受信装置５０がパケットを受信する形態について説明した。本実施形態では、選択通信回路１４、及び誤り許容通信回路５４を備えた送受信装置が、パケットを送受信する形態について説明する。

【0078】

図１１を参照して、送受信装置１００の構成について説明する。図１１は、本実施形態に係る送受信装置１００の構成の一例を示すブロック図である。

【0079】

図１１に示すように、本実施形態に係る送受信装置１００は、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、選択通信回路１０４、誤り許容通信回路１０５を含んで構成されている。ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、選択通信回路１０４、誤り許容通信回路１０５の各々は、バス１０９により相互に接続されている。なお、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、選択通信回路１０４、及び誤り許容通信回路１０５は、上述したＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、選択通信回路１４、及び誤り許容通信回路５４と同様であるため、説明を省略する。すなわち、送受信装置１００は、選択通信回路１０４、及び誤り許容通信回路１０５を備える。

【0080】

一例として、図１２に示すように、送受信装置１００Ａは、他の送受信装置１００Ｂと相互に通信を行う。例えば、送受信装置１００Ａは、パケットを送信する際に、選択通信回路１４を用いて、ＣＲＣ符号を付与してパケットを送信し、パケットを受信する際に、誤り許容通信回路１０５を用いて、ビット誤りを検出してパケットを受信する。

【0081】

以上説明したように、本実施形態によれば、パケットの送受信の信頼性を確保した場合であっても、さらに通信効率を向上できる。

【0082】

なお、上記各実施形態で説明した受信装置、送信装置、及び送受信装置の構成は一例であり、実施形態の主旨を逸脱しない範囲内においてその構成を変更してもよいことは言うまでもない。

【符号の説明】

【0083】

１ 通信システム
１０ 送信装置
１１、５１、１０１ ＣＰＵ
１２、５２、１０２ ＲＯＭ
１３、５３、１０３ ＲＡＭ
１４、１０４ 選択通信回路
１４Ａ 取得部
１４Ｂ 選択部
１４Ｃ ８ビットＣＲＣ符号付与部
１４Ｄ １６ビットＣＲＣ符号付与部
１４Ｅ 出力部
１９、５９、１０９ バス
５０ 受信装置
５４、１０５ 誤り許容通信回路
５４Ａ 取得部
５４Ｂ 記憶部
５４Ｃ 検出部
５４Ｄ 出力部
１００、１００Ａ、１００Ｂ 送受信装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】