特開 2023-150807 半導体素子の熱抵抗測定方法及び半導体素子の熱抵抗測定装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023150807

(43)【公開日】2023-10-16

(54)【発明の名称】半導体素子の熱抵抗測定方法及び半導体素子の熱抵抗測定装置

(51)【国際特許分類】

   G01R 31/26 20200101AFI20231005BHJP

【ＦＩ】

G01R31/26 B

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022060097

(22)【出願日】2022-03-31

(71)【出願人】

【識別番号】000006611

【氏名又は名称】株式会社富士通ゼネラル

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(74)【代理人】

【識別番号】100066980

【弁理士】

【氏名又は名称】森 哲也

(72)【発明者】

【氏名】原岡 了佑

(72)【発明者】

【氏名】伊藤 秀一

【テーマコード（参考）】

2G003

【Ｆターム（参考）】

2G003AA02

2G003AB15

2G003AB16

2G003AD06

2G003AE01

(57)【要約】

【課題】複数の半導体素子のそれぞれの熱抵抗を測定することができる半導体素子の熱抵抗測定方法及び半導体素子の熱抵抗測定装置を提供することを目的とする。
【解決手段】半導体素子の熱抵抗測定方法は、半導体モジュール１１に設けられＳｉ－ＦＥＴ１１３を不飽和状態に制御し、かつ半導体モジュール１１に設けられＳｉ－ＦＥＴ１１３に直列に接続されたＧａＮ－ＦＥＴ１１１を飽和状態に制御して、Ｓｉ－ＦＥＴ１１３の熱抵抗を測定する第一熱抵抗測定工程（ステップＳ１１）と、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御してＧａＮ－ＦＥＴ１１１の熱抵抗を測定する第二熱抵抗測定工程（ステップＳ１５）とを備えている。
【選択図】図４

【特許請求の範囲】

【請求項1】

半導体モジュールに設けられエンハンスメント型の第一電圧制御型半導体素子を不飽和状態に制御し、かつ前記半導体モジュールに設けられ前記第一電圧制御型半導体素子に直列に接続されたディプレッション型の第二電圧制御型半導体素子を飽和状態に制御して、前記第一電圧制御型半導体素子の熱抵抗を測定する第一熱抵抗測定工程と、
前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を飽和状態に制御して前記第二電圧制御型半導体素子の熱抵抗を測定する第二熱抵抗測定工程と
を備える半導体素子の熱抵抗測定方法。

【請求項2】

前記第一熱抵抗測定工程は、
前記不飽和状態に制御した前記第一電圧制御型半導体素子を発熱させる第一発熱工程と、
前記第一発熱工程で前記第一電圧制御型半導体素子を発熱させる前に、前記第一電圧制御型半導体素子に設けられた制御端子及びキャリア流入側端子の間の端子間電圧を、前記不飽和状態に制御した状態で測定する第一発熱前電圧測定工程と、
前記第一発熱工程の後に前記不飽和状態で発熱を継続している前記第一電圧制御型半導体素子の前記端子間電圧を測定する第一発熱中電圧測定工程と
を有する
請求項１に記載の半導体素子の熱抵抗測定方法。

【請求項3】

前記第一発熱前電圧測定工程において測定された前記端子間電圧、前記第一発熱中電圧測定工程において測定された前記端子間電圧及び前記第一電圧制御型半導体素子が有する温度特性係数に基づいて、前記第一電圧制御型半導体素子の熱抵抗を算出する第一熱抵抗算出工程を備える
請求項２に記載の半導体素子の熱抵抗測定方法。

【請求項4】

前記第一発熱前電圧測定工程において、
前記第二電圧制御型半導体素子を前記飽和状態に制御し、かつ前記第一電圧制御型半導体素子を前記不飽和状態に制御することが可能な電圧値の第一測定用電圧を前記半導体モジュールに設けられた一方の端子及び他方の端子の間に印加し、
前記第一電圧制御型半導体素子が発熱しない電流量の第一測定用電流を前記一方の端子から前記半導体モジュールに流して前記端子間電圧を測定する
請求項２又は３に記載の半導体素子の熱抵抗測定方法。

【請求項5】

前記第一発熱工程において、
前記第一電圧制御型半導体素子の前記制御端子及び前記キャリア流入側端子の間に前記第一発熱前電圧測定工程において測定された前記端子間電圧と同じ電圧値の電圧を印加し、
前記第二電圧制御型半導体素子を前記飽和状態に制御した状態で前記不飽和状態に制御した前記第一電圧制御型半導体素子を発熱させることが可能な第一発熱用電圧を前記半導体モジュールの前記一方の端子及び前記他方の端子の間に印加し、
前記第一測定用電流よりも電流量が大きい第一発熱用電流を前記一方の端子から前記半導体モジュールに流して前記第一電圧制御型半導体素子を発熱させる
請求項４に記載の半導体素子の熱抵抗測定方法。

【請求項6】

前記第一発熱中電圧測定工程において、
前記第一測定用電圧を前記半導体モジュールの前記一方の端子及び前記他方の端子の間に印加し、
前記第一測定用電流を前記一方の端子から前記半導体モジュールに流して前記端子間電圧を測定する
請求項４又は５に記載の半導体素子の熱抵抗測定方法。

【請求項7】

前記第二熱抵抗測定工程は、
前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を前記飽和状態に制御した状態で前記第二電圧制御型半導体素子を発熱させる第二発熱工程と、
前記第二発熱工程で前記第二電圧制御型半導体素子を発熱させる前に、前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を前記飽和状態に制御した状態で前記半導体モジュールの一方の端子及び他方の端子の間の両端子間電圧を測定する第二発熱前電圧測定工程と、
前記第二発熱工程の後に前記飽和状態で前記第二電圧制御型半導体素子が発熱を継続している状態で前記半導体モジュールの前記両端子間電圧を測定する第二発熱中電圧測定工程と
を有する
請求項１から６までのいずれか一項に記載の半導体素子の熱抵抗測定方法。

【請求項8】

前記第二発熱前電圧測定工程において測定された前記両端子間電圧、前記第二発熱中電圧測定工程において測定された前記両端子間電圧及び前記第二電圧制御型半導体素子が有する温度特性係数に基づいて、前記第二電圧制御型半導体素子の熱抵抗を算出する第二熱抵抗算出工程を備える
請求項７に記載の半導体素子の熱抵抗測定方法。

【請求項9】

前記第二発熱前電圧測定工程において、
前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を前記飽和状態に制御し、
前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子に異常な発熱が発生しない電流量の第二測定用電流を前記一方の端子から前記半導体モジュールに流して前記両端子間電圧を測定する
請求項７又は８に記載の半導体素子の熱抵抗測定方法。

【請求項10】

前記第二発熱工程において、
前記半導体モジュールの前記一方の端子及び前記他方の端子の間に前記第二発熱前電圧測定工程において測定された前記両端子間電圧と同じ電圧値の電圧を印加し、
前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を前記飽和状態に制御した状態で前記第二電圧制御型半導体素子を発熱させることが可能であり、かつ前記第二測定用電流よりも電流量が大きい第二発熱用電流を前記一方の端子から前記半導体モジュールに流して前記第二電圧制御型半導体素子を発熱させる
請求項９に記載の半導体素子の熱抵抗測定方法。

【請求項11】

前記第二発熱中電圧測定工程において、
前記第一電圧制御型半導体素子及び第二電圧制御型半導体素子を前記飽和状態に制御した状態で、前記第二測定用電流を前記一方の端子から前記半導体モジュールに流して前記両端子間電圧を測定する
請求項９又は１０に記載の半導体素子の熱抵抗測定方法。

【請求項12】

エンハンスメント型の第一電圧制御型半導体素子に設けられた制御端子及びキャリア流入側端子の間に電圧を印加する端子間可変電源と、
前記第一電圧制御型半導体素子と前記第一電圧制御型半導体素子に直列に接続されたディプレッション型の第二電圧制御型半導体素子とを有する半導体モジュールの一方の端子及び他方の端子の間に電圧を印加する両端子間可変電源と
を備え、
前記端子間可変電源は、前記第一電圧制御型半導体素子の熱抵抗を測定する場合に前記第一電圧制御型半導体素子を不飽和状態に制御可能な電圧を前記制御端子及び前記キャリア流入側端子の間に印加し、前記第二電圧制御型半導体素子の熱抵抗を測定する場合に前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を飽和状態に制御可能な電圧を前記制御端子及び前記キャリア流入側端子の間に印加し、
前記両端子間可変電源は、前記第二電圧制御型半導体素子の熱抵抗を測定する場合に、前記半導体モジュールの前記一方の端子及び前記他方の端子の間に電圧を印加するとともに前記一方の端子から前記飽和状態に制御された前記第二電圧制御型半導体素子に電流を流す
半導体素子の熱抵抗測定装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子の熱抵抗測定方法及び半導体素子の熱抵抗測定装置に関する。

【背景技術】

【0002】

半導体素子の熱抵抗の測定において、例えば半導体素子自体に電圧を印加し自己発熱させることで熱抵抗を測定することが広く知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－１３５８６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、複数の半導体素子が近接配置され、熱的に結合しているような半導体モジュールは、各々の半導体素子を個々に自己発熱させることでそれぞれの熱抵抗を個別に測定することが困難であるという問題を有している。

【0005】

本発明の目的は、複数の半導体素子のそれぞれの熱抵抗を個別に測定することができる半導体素子の熱抵抗測定方法及び半導体素子の熱抵抗測定装置を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明の一態様による半導体素子の熱抵抗測定方法は、半導体モジュールに設けられエンハンスメント型の第一電圧制御型半導体素子を不飽和状態に制御し、かつ前記半導体モジュールに設けられ前記第一電圧制御型半導体素子に直列に接続されたディプレッション型の第二電圧制御型半導体素子を飽和状態に制御して、前記第一電圧制御型半導体素子の熱抵抗を測定する第一熱抵抗測定工程と、前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を飽和状態に制御して前記第二電圧制御型半導体素子の熱抵抗を測定する第二熱抵抗測定工程とを備える。

【0007】

また、上記目的を達成するために、本発明の一態様による半導体素子の熱抵抗測定装置は、エンハンスメント型の第一電圧制御型半導体素子に設けられた制御端子及びキャリア流入側端子の間に電圧を印加する端子間可変電源と、前記第一電圧制御型半導体素子と前記第一電圧制御型半導体素子に直列に接続されたディプレッション型の第二電圧制御型半導体素子とを有する半導体モジュールの一方の端子及び他方の端子の間に電圧を印加する両端子間可変電源とを備え、前記端子間可変電源は、前記第一電圧制御型半導体素子の熱抵抗を測定する場合に前記第一電圧制御型半導体素子を不飽和状態に制御可能な電圧を前記制御端子及び前記キャリア流入側端子の間に印加し、前記第二電圧制御型半導体素子の熱抵抗を測定する場合に前記第一電圧制御型半導体素子及び前記第二電圧制御型半導体素子を飽和状態に制御可能な電圧を前記制御端子及び前記キャリア流入側端子の間に印加し、前記両端子間可変電源は、前記第二電圧制御型半導体素子の熱抵抗を測定する場合に、前記半導体モジュールの前記一方の端子及び前記他方の端子の間に電圧を印加するとともに前記一方の端子から前記飽和状態に制御された前記第二電圧制御型半導体素子に電流を流す。

【発明の効果】

【0008】

本発明の一態様によれば、複数の半導体素子のそれぞれの熱抵抗を測定することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施形態による半導体素子の熱抵抗測定装置の概略構成の一例を示す回路図である。

【図2】本発明の一実施形態による半導体素子の熱抵抗測定装置に備えられた半導体デバイスの概略構成の一例を模式的に示す平面図である。

【図3】本発明の一実施形態による半導体素子の熱抵抗測定装置に備えられた半導体デバイスの概略構成の一例を模式的に示す断面図である。

【図4】本発明の一実施形態による半導体素子の熱抵抗測定方法の流れの一例を示すフローチャートである。

【図5】本発明の一実施形態による半導体素子の熱抵抗測定方法における第一熱抵抗測定工程の流れの一例を示すフローチャートである。

【図6】本発明の一実施形態による半導体素子の熱抵抗測定方法での第一熱抵抗測定工程において、半導体モジュールに供給される種々の電圧及び電流を説明するための図である。

【図7】本発明の一実施形態による半導体素子の熱抵抗測定方法における第二熱抵抗測定工程の流れの一例を示すフローチャートである。

【図8】本発明の一実施形態による半導体素子の熱抵抗測定方法での第二熱抵抗測定工程において、半導体モジュールに供給される種々の電圧及び電流を説明するための図である。

【発明を実施するための形態】

【0010】

本発明の一実施形態による半導体素子の熱抵抗測定方法及び半導体素子の熱抵抗測定装置について図１から図８を用いて説明する。

【0011】

（半導体素子の熱抵抗測定装置）
本実施形態による半導体素子の熱抵抗測定装置の概略構成について図１から図３を用いて説明する。図１は、本実施形態による半導体素子の熱抵抗測定装置（以下、「熱抵抗測定装置」と略記する場合がある）１の概略構成の一例を示す図である。

【0012】

図１に示すように、本実施形態による熱抵抗測定装置１は、シリコン（Ｓｉ）で形成された半導体基板１１３ａ（図１では不図示、図３参照）を有する電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）１１３に設けられたゲート電極ｇ３（制御端子の一例）及びソース電極ｓ３（キャリア流入側端子の一例）の間に電圧を印加する可変電源１３（端子間可変電源の一例）を備えている。以下、シリコンで形成された半導体基板を有する電界効果トランジスタを「Ｓｉ－ＦＥＴ」と称する。Ｓｉ－ＦＥＴ１１３は、例えばＮ型のＦＥＴである。Ｓｉ－ＦＥＴ１１３は、エンハンスメント型の第一電圧制御型半導体素子の一例に相当する。

【0013】

また、熱抵抗測定装置１は、Ｓｉ－ＦＥＴ１１３とＳｉ－ＦＥＴ１１３に直列に接続されたＧａＮ－ＦＥＴ１１１を有する半導体モジュール１１のドレイン端子Ｄ（一方の端子の一例）及びソース端子Ｓ（他方の端子の一例）の間に電圧を印加する可変電源１５（両端子間可変電源の一例）を備えている。ＧａＮ－ＦＥＴ１１１は、窒化ガリウム（ＧａＮ）で形成された半導体基板１１１ａ（図１では不図示、図３参照）を有する電界効果トランジスタである。以下、窒化ガリウムで形成された半導体基板を有する電界効果トランジスタを「ＧａＮ－ＦＥＴ」と称する。ＧａＮ－ＦＥＴ１１１は、例えばＮ型のＦＥＴである。ＧａＮ－ＦＥＴ１１１は、ディプレッション型の第二電圧制御型半導体素子の一例に相当する。

【0014】

可変電源１３の正極側は、半導体モジュール１１のゲート端子Ｇに接続されている。半導体モジュールのゲート端子Ｇは、Ｓｉ－ＦＥＴ１１３のゲート電極ｇ３に接続されている。このため、可変電源１３の正極側は、半導体モジュール１１のゲート端子Ｇを介してＳｉ－ＦＥＴ１１３のゲート電極ｇ３に接続される。可変電源１３の負極側は、半導体モジュール１１のソース端子Ｓに接続されている。半導体モジュール１１のソース端子Ｓは、Ｓｉ－ＦＥＴ１１３のソース電極ｓ３に接続されている。このため、可変電源１３の負極側は、半導体モジュール１１のソース端子Ｓを介してＳｉ－ＦＥＴ１１３のソース電極ｓ３に接続される。

【0015】

可変電源１５の正極側は、半導体モジュール１１のドレイン端子Ｄに接続されている。半導体モジュール１１のドレイン端子Ｄは、ＧａＮ－ＦＥＴ１１１のドレイン電極ｄ１に接続されている。このため、可変電源１５の正極側は、半導体モジュール１１のドレイン端子Ｄを介してＧａＮ－ＦＥＴ１１１のドレイン電極ｄ１に接続される。
可変電源１５の負極側は、半導体モジュール１１のソース端子Ｓ及び可変電源１３の負極側に接続されている。半導体モジュール１１のソース端子Ｓは、Ｓｉ－ＦＥＴ１１３のソース電極ｓ３に接続されている。このため、可変電源１５の負極側は、半導体モジュール１１のソース端子Ｓを介してＳｉ－ＦＥＴ１１３のソース電極ｓ３に接続される。

【0016】

図１に示すように、半導体モジュール１１は、可変電源１３の正極側と負極側の間に直列に接続されたＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３を有している。ＧａＮ－ＦＥＴ１１１のソース電極ｓ１は、Ｓｉ－ＦＥＴ１１３のドレイン電極ｄ３に接続されている。ＧａＮ－ＦＥＴ１１１のゲート電極ｇ１は、Ｓｉ－ＦＥＴ１１３のソース電極ｓ３に接続されている。このため、ＧａＮ－ＦＥＴ１１１のゲート電極ｇ１は、Ｓｉ－ＦＥＴ１１３のソース電極ｓ３を介して半導体モジュール１１のソース端子Ｓ、可変電源１３の負極側及び可変電源１５の負極側に接続される。

【0017】

ここで、半導体モジュール１１の構成について図１を参照しつつ図２及び図３を用いて説明する。図２は、半導体モジュール１１の概略構成の一例を示す平面模式図である。図３は、図２中に示すＡ－Ａ線で切断した半導体モジュール１１のＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３の部分の概略構成の一例を示す断面模式図である。

【0018】

図２に示すように、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１は、重なって配置されている。Ｓｉ－ＦＥＴ１１３は、ＧａＮ－ＦＥＴ１１１の上に配置されている。半導体モジュール１１のゲート端子Ｇ、ドレイン端子Ｄ及びソース端子Ｓは所定形状の配線パターンを有し、ＧａＮ－ＦＥＴ１１１の周囲を囲んで配置されている。

【0019】

図３に示すように、ＧａＮ－ＦＥＴ１１１は、半導体モジュール１１に設けられたケース１１５の上に配置されている。ＧａＮ－ＦＥＴ１１１は、熱伝導性を有する伝熱性接合剤１１７によってケース１１５と熱的かつ機械的に接合されている。ＧａＮ－ＦＥＴ１１１は、半導体基板１１１ａを有している。半導体基板１１１ａのケース１１５側の表面が伝熱性接合剤１１７を介してケース１１５に接合されている。

【0020】

ＧａＮ－ＦＥＴ１１１は、伝熱性接合剤１１７と接している半導体基板１１１ａの表面の裏面側に形成された２個のゲート電極ｇ１、ソース電極ｓ１及びドレイン電極ｄ１（図３では不図示、図２参照）を有している。このように、ＧａＮ－ＦＥＴ１１１は、半導体基板１１１ａの１つの表面上にゲート電極ｇ１、ソース電極ｓ１及びドレイン電極ｄ１が形成された横型構造を有している。

【0021】

図２に示すように、半導体基板１１１ａは、ゲート電極ｇ１、ソース電極ｓ１及びドレイン電極ｄ１が形成された表面に直交する軸方向から見て（以下、「平面視」と称する）、長方形状を有している。ドレイン電極ｄ１は、半導体基板１１１ａの一方の長辺の近傍で当該長辺に沿って延在して配置されている。ドレイン電極ｄ１は、正方形状を有する複数（本実施形態では６個）の電極パッドを有し、隣接する当該電極パッド同士が配線パターンによって接続された形状を有している。２個のゲート電極ｇ１は、半導体基板１１１ａの他方の長辺寄りに配置されている。２個のゲート電極ｇ１の一方は、半導体基板１１１ａの一方の短辺の近傍に配置され、２個のゲート電極ｇ１の他方は、半導体基板１１１ａの他方の短辺の近傍に配置されている。ソース電極ｓ１は、半導体基板１１１ａのほぼ中央であって、２個のゲート電極ｇ１に挟まれ、かつドレイン電極ｄ１に隣り合って配置されている。

【0022】

図２に示すように、Ｓｉ－ＦＥＴ１１３は、ＧａＮ－ＦＥＴ１１１のソース電極ｓ１の上に配置されている。図３に戻って、Ｓｉ－ＦＥＴ１１３は、ソース電極ｓ１の上に形成された導電性接合剤１１９によってＧａＮ－ＦＥＴ１１１と電気的かつ物理的（熱的）に接合されている。Ｓｉ－ＦＥＴ１１３は、Ｓｉで形成された半導体基板１１３ａと、半導体基板１１１ａのＧａＮ－ＦＥＴ１１１側の表面に形成されたドレイン電極ｄ３と、当該表面の裏面側に形成されたソース電極ｓ３及びゲート電極ｇ３を有している。このように、Ｓｉ－ＦＥＴ１１３は、半導体基板１１１ａの２つの表面上にソース電極ｓ３及びドレイン電極ｄ３が形成された構造を有している。

【0023】

Ｓｉ－ＦＥＴ１１３のドレイン電極ｄ３と、ＧａＮ－ＦＥＴ１１１のソース電極ｓ１とは、導電性接合剤１１９によって電気的に接続されている。これにより、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１は、直列に接続される。

【0024】

図２に戻って、Ｓｉ－ＦＥＴ１１３のゲート電極ｇ３は、ボンディングワイヤＢＷ１によって半導体モジュール１１のゲート端子Ｇに接続されている。Ｓｉ－ＦＥＴ１１３のソース電極ｓ３は、複数（本実施形態では４本）のボンディングワイヤＢＷ２によって半導体モジュール１１のソース端子Ｓに接続されている。ＧａＮ－ＦＥＴ１１１の２個のゲート電極ｇ１のそれぞれは、ボンディングワイヤＢＷ３によって半導体モジュール１１のソース端子Ｓに接続されている。これにより、ＧａＮ－ＦＥＴ１１１の２個のゲート電極ｇ１は、ボンディングワイヤＢＷ３、ソース端子Ｓ及びボンディングワイヤＢＷ２を介してＳｉ－ＦＥＴ１１３のソース電極ｓ３と接続される。ＧａＮ－ＦＥＴ１１１のドレイン電極ｄ１は、複数（本実施形態では６本）のボンディングワイヤＢＷ４によって半導体モジュール１１のドレイン端子Ｄに接続されている。ボンディングワイヤＢＷ４は、正方形状に形成されたドレイン電極ｄ１の電極パッドに接合されている。

【0025】

このように、半導体モジュール１１は、Ｓｉ－ＦＥＴ１１３がＧａＮ－ＦＥＴ１１１の上に配置されたチップオンチップ構造を有している。よって熱的に結合している。また、半導体モジュール１１は、ＧａＮ－ＦＥＴ１１１とＳｉ－ＦＥＴ１１３とが直列に接続（カスケード接続）された構成を有している。このため、この直列接続の回路に単純に電流を流すだけでは、ＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３のそれぞれが発熱し、かつ上に記載の通り、熱的にも結合しているため、その発熱が、それぞれのＦＥＴの発熱を個別に検出することができない。よって、それぞれのＦＥＴの熱抵抗を個別に算出することができない。

【0026】

そこで、本実施形態による熱抵抗測定装置１では、可変電源１３は、Ｓｉ－ＦＥＴ１１３の熱抵抗を測定する場合にＳｉ－ＦＥＴ１１３を不飽和状態に制御可能な電圧をゲート電極ｇ３及びソース電極ｓ３の間に印加し、ＧａＮ－ＦＥＴ１１１の熱抵抗を測定する場合にＳｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御可能な電圧をゲート電極ｇ３及びソース電極ｓ３の間に印加する。さらに、本実施形態による熱抵抗測定装置１では、可変電源１５は、ＧａＮ－ＦＥＴ１１１の熱抵抗を測定する場合に、半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に電圧を印加するとともにドレイン端子Ｄから飽和状態に制御されたＧａＮ－ＦＥＴ１１１に電流を流す。

【0027】

このように、熱抵抗測定装置１は、可変電源１３，１５から半導体モジュール１１に印加する電圧を適宜変化させ、Ｓｉ－ＦＥＴ１１３の熱抵抗を測定する場合と、ＧａＮ－ＦＥＴ１１１の熱抵抗を測定する場合とでＳｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１の動作状態を適宜異ならせることによって、Ｓｉ－ＦＥＴ１１３の熱抵抗及びＧａＮ－ＦＥＴ１１１の熱抵抗を個別に測定するようになっている。

【0028】

本実施形態では、「不飽和状態」は、ＦＥＴのＩＶ特性（ドレイン・ソース間電圧に対するドレイン・ソース間電流の特性）における線形領域でＦＥＴが動作する状態を意味する。すなわち、「不飽和状態」は、ドレイン・ソース間電流がドレイン・ソース間電圧に依存して変化する領域でＦＥＴが動作する状態を意味する。また、本実施形態では、「飽和状態」は、ＦＥＴのＩＶ特性における飽和領域でＦＥＴが動作する状態を意味する。すなわち、「飽和状態」は、ドレイン・ソース間電流がドレイン・ソース間電圧に依存せずゲート・ソース間電圧に依存して変化する領域でＦＥＴが動作する状態を意味する。「不飽和状態」及び「飽和状態」のいずれもＦＥＴは、オン状態である。しかしながら、ゲート－ソース間電圧が同一の場合には、「飽和状態」の方が「非飽和状態」よりも大きいドレイン－ソース間電流が流れる。

【0029】

熱抵抗測定装置１は、制御部１７を備えている。制御部１７は、可変電源１３，１５を制御してゲート電極ｇ３とソース電極ｓ３の間の電圧を測定したり、ＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３のそれぞれの発熱量に基づいてＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３のそれぞれの熱抵抗を算出したりする。

【0030】

（半導体素子の熱抵抗測定方法）
本実施形態による半導体素子の熱抵抗測定方法について図４から図８を用いて説明する。図４は、本実施形態による半導体素子の熱抵抗測定方法（以下、「熱抵抗測定方法」と略記する場合がある）の流れの一例を示すフロントゲートである。

【0031】

図４に示すように、本実施形態による熱抵抗測定方法では、まず、ステップＳ１１において、第一熱抵抗測定工程が実行され、ステップＳ１３の処理に移行する。ステップＳ１１の第一熱抵抗測定工程では、半導体モジュール１１（図６参照）に設けられたＳｉ－ＦＥＴ１１３（エンハンスメント型の第一電圧制御型半導体素子の一例、図６参照）を不飽和状態に制御し、かつ半導体モジュール１１に設けられＳｉ－ＦＥＴ１１３に直列に接続されたＧａＮ－ＦＥＴ１１１（ディプレッション型の第二電圧制御型半導体素子の一例、図６参照）を飽和状態に制御して、Ｓｉ－ＦＥＴ１１３の熱抵抗を測定する。

【0032】

ここで、第一熱抵抗測定工程（ステップＳ１１）の具体的な処理について図５及び図６を用いて説明する。図５は、第一熱抵抗測定工程の流れの一例を示すフローチャートである。図６は、第一熱抵抗測定工程において、可変電源１３，１５によって半導体モジュール１１に供給される種々の電圧及び電流を説明するための図である。図６（ａ）は、第一熱抵抗測定工程における第一発熱前電圧測定工程及び第一発熱中電圧測定工程（いずれも詳細は後述）を説明するための図であり、図６（ｂ）は、第一発熱工程（詳細は後述）を説明するための図である。

【0033】

図５に示すように、第一熱抵抗測定工程では、まず、ステップＳ１１１において、第一発熱前電圧測定工程が実行され、ステップＳ１１３の処理に移行する。ステップＳ１１１の第一発熱前電圧測定工程では、第一発熱工程（詳細は後述）でＳｉ－ＦＥＴ１１３を発熱させる前に、Ｓｉ－ＦＥＴ１１３に設けられたゲート電極ｇ３（制御端子の一例）とソース電極ｓ３（キャリア流入側端子の一例）の間の端子間電圧Ｖｇｓｍ１を、Ｓｉ－ＦＥＴ１１３を不飽和状態に制御した状態で測定する。つまり、第一発熱前電圧測定工程では、ＩＶ特性における線形領域で動作するようにＳｉ－ＦＥＴ１１３が制御された状態で端子間電圧Ｖｇｓｍ１が測定される。より具体的には、第一発熱前電圧測定工程において、ＧａＮ－ＦＥＴ１１１を飽和状態に制御し、かつＳｉ－ＦＥＴ１１３を不飽和状態に制御することが可能な電圧値の第一測定用電圧Ｖｍｐ１を半導体モジュール１１に設けられたドレイン端子Ｄ及びソース端子Ｓの間に印加する。つまり、第一測定用電圧Ｖｍｐ１は、ＧａＮ－ＦＥＴ１１１が飽和状態となる電圧がドレイン端子ｄ１及びソース端子ｓ１に印加され、Ｓｉ－ＦＥＴ１１３が不飽和状態となる電圧がドレイン端子ｄ３及びソース端子ｓ３に印加される電圧値に設定される。さらに、第一発熱前電圧測定工程において、飽和状態に制御されたＧａＮ－ＦＥＴ１１１及び不飽和状態に制御されたＳｉ－ＦＥＴ１１３の両方が流すことが可能な電流量に設定された第一測定用電流Ｉｍｐ１をドレイン端子Ｄから半導体モジュール１１に流して、Ｓｉ－ＦＥＴ１１３のゲート電極ｇ３及びソース電極ｓ３の間の端子間電圧Ｖｇｓｐ１を測定する。第一発熱前電圧測定工程では、ＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３に許容値以上の電流が流れることにより、ＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３の少なくとも一方に、電圧や電流などが定格範囲内で動作している場合には生じない発熱（以下、「異常な発熱」と称する）が発生することが防止される。

【0034】

図６（ａ）に示すように、ステップＳ１１１の第一発熱前電圧測定工程において、熱抵抗測定装置１に備えられた制御部１７は、可変電源１５を制御して、第一測定用電圧Ｖｍｐ１を半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に印加するとともに、第一測定用電流Ｉｍｐ１をドレイン端子Ｄから半導体モジュール１１に供給する。第一測定用電流Ｉｍｐ１は、Ｓｉ－ＦＥＴ１１３が不飽和状態でも流すことができる電流値（換言すると飽和状態での電流値よりも小さい値）に設定される。これにより、第一測定用電流Ｉｍｐ１は、Ｓｉ－ＦＥＴ１１３に異常な発熱が発生しない電流量となる。第一測定用電圧Ｖｍｐ１及び第一測定用電流Ｉｍｐ１は、例えばＳｉ－ＦＥＴ１１３のデータシートに記載された電気的特性（電流－電圧特性など）に基づいて決定されてもよいし、実測値に基づいて決定されてもよい。

【0035】

第一発熱前電圧測定工程では、ＧａＮ－ＦＥＴ１１１は飽和状態に制御される。したがって、半導体モジュール１１のドレイン端子Ｄから供給される第一測定用電流Ｉｍｐ１は、ＧａＮ－ＦＥＴ１１１を通ってＳｉ－ＦＥＴ１１３のドレイン電極ｄ３に入力される。制御部１７は、飽和状態にあるＧａＮ－ＦＥＴ１１１及び不飽和状態にあるＳｉ－ＦＥＴ１１３を有する半導体モジュール１１のソース端子Ｓから出力される電流を測定し、当該電流が第一測定用電流Ｉｍｐ１となるように可変電源１３を調整する。制御部１７は、第一発熱前電圧測定工程において、半導体モジュール１１のソース端子Ｓから出力される電流が第一測定用電流Ｉｍｐ１と同じ電流値になる可変電源１３の出力電圧、すなわちＳｉ－ＦＥＴ１１３のゲート電極ｇ３とソース電極ｓ３との間の端子間電圧Ｖｇｓｐ１を測定して記憶する。

【0036】

図５に戻って、ステップＳ１１３において、第一発熱工程が実行され、ステップＳ１１５の処理に移行する。ステップＳ１１３の第一発熱工程では、不飽和状態に制御したＳｉ－ＦＥＴ１１３を発熱させる。一般的に、ＦＥＴでは、線形領域で制御された状態である不飽和状態の抵抗は、飽和状態のオン抵抗と比較して大きい。このため、第一発熱工程では、飽和領域で動作するＧａＮ－ＦＥＴ１１１の発熱は無視できる程に、不飽和状態で動作するＳｉ－ＦＥＴ１１３の発熱が支配的になる。ステップＳ１１３の第一発熱工程において、Ｓｉ－ＦＥＴ１１３のゲート電極ｇ３及びソース電極ｓ３の間に第一発熱前電圧測定工程（ステップＳ１１１）において測定された端子間電圧Ｖｇｓｐ１と同じ電圧値の電圧を印加する。また、ステップＳ１１３の第一発熱工程において、ＧａＮ－ＦＥＴ１１１を飽和状態に制御した状態で不飽和状態に制御したＳｉ－ＦＥＴ１１３を発熱させることが可能な第一発熱用電圧Ｖｐｈ１を半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に印加する。さらに、ステップＳ１１３の第一発熱工程において、第一測定用電流Ｉｍｐ１よりも電流量が大きい第一発熱用電流Ｉｐｈ１をドレイン端子Ｄから半導体モジュール１１に流してＳｉ－ＦＥＴ１１３を発熱させる。第一発熱用電流Ｉｐｈ１は、例えば飽和状態に制御されたＧａＮ－ＦＥＴ１１１では許容範囲内であり、かつ不飽和状態に制御されたＳｉ－ＦＥＴ１１３では許容範囲を超えた電流量に設定される。このため、Ｓｉ－ＦＥＴ１１３は、ＧａＮ－ＦＥＴ１１１よりも発熱量が大きくなる。

【0037】

図６（ｂ）に示すように、ステップＳ１１３の第一発熱工程において、制御部１７は、ステップＳ１１１において測定された端子間電圧Ｖｇｓｐ１をＳｉ－ＦＥＴ１１３のゲート電極ｇ３及びソース電極ｓ３に印加した状態で、半導体モジュール１１を破損させない程度に発熱させることが可能な第一発熱用電圧Ｖｐｈ１及び第一発熱用電流Ｉｐｈ１が流れるように可変電源１５を制御する。第一発熱用電圧Ｖｐｈ１（すなわち半導体モジュール１１のドレイン－ソース間電圧）、第一発熱用電流Ｉｐｈ１（すなわち半導体モジュール１１のドレイン電流）、ＧａＮ－ＦＥＴ１１１の完全なオン状態（飽和状態）におけるオン抵抗Ｒｏｎｇを用いると、ステップＳ１１３の第一発熱工程における、ＧａＮ－ＦＥＴ１１１の消費電力ＴＧ１は、以下の式（１）で表すことができ、Ｓｉ－ＦＥＴ１１３の消費電力ＴＳ１は、以下の式（２）で表すことができる。
ＴＧ１＝Ｉｐｈ１^２×Ｒｏｎｇ ・・・（１）
ＴＳ１＝Ｉｐｈ１×Ｖｐｈ１－ＴＧ１ ・・・（２）

【0038】

例えば、第一発熱用電圧Ｖｐｈ１を２０［Ｖ］とし、第一発熱用電流Ｉｐｈ１を２［Ａ］とし、オン抵抗Ｒｏｎｇを３５［ｍΩ］とすると、ＧａＮ－ＦＥＴ１１１の発熱ＴＧ１は、０．１４［Ｗ］（＝２^２×３５×１０^－３）となり、Ｓｉ－ＦＥＴ１１３の発熱ＴＳ１は、３９．８６［Ｗ］（＝２×２０－０．１４）となる。このため、Ｓｉ－ＦＥＴ１１３の消費電力ＴＳ１は、ＧａＮ－ＦＥＴ１１１の発熱ＴＧ１の約２８０倍となる。半導体モジュール１１の発熱は、ＧａＮ－ＦＥＴ１１１の発熱ＴＧ１及びＳｉ－ＦＥＴ１１３の発熱ＴＳ１を合算して得られるため、ステップＳ１１３の第一発熱工程における半導体モジュール１１の発熱は、Ｓｉ－ＦＥＴ１１３により消費される電力に起因する発熱が支配的となり、半導体モジュール１１の発熱をＳｉ－ＦＥＴ１１３の電力消費による発熱と見なすことができる。

【0039】

図５に戻って、ステップＳ１１５において、第一発熱中電圧測定工程が実行され、第一熱抵抗測定工程が終了し、ステップＳ１３（図４参照）の処理に移行する。ステップＳ１１５の第一発熱中電圧測定工程では、第一発熱工程（ステップＳ１１３）の後に、不飽和状態で発熱を継続しているＳｉ－ＦＥＴ１１３の端子間電圧Ｖｇｓｍ１（Ｓｉ－ＦＥＴ１１３のゲート電極ｇ３及びソース電極ｓ３の間の電圧）を測定する。より具体的には、ステップＳ１１５の第一発熱中電圧測定工程において、第一測定用電圧Ｖｍｐ１を半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に印加する。さらに、ステップＳ１１５の第一発熱中電圧測定工程において、第一測定用電流Ｉｍｐ１をドレイン端子Ｄから半導体モジュール１１に流して端子間電圧Ｖｇｓｍ１を測定する。第一発熱中電圧測定工程では、Ｓｉ－ＦＥＴ１１３の発熱による温度上昇が安定した後に端子間電圧Ｖｇｓｍ１が測定される。

【0040】

図６（ａ）に示すように、ステップＳ１１５の第一発熱中電圧測定工程において、制御部１７は、ステップＳ１１１の第一発熱前電圧測定工程と同一の第一測定用電圧Ｖｍｐ１及び第一測定用電流Ｉｍｐ１となるように可変電源１５を制御する。これにより、可変電源１５は、半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に第一測定用電圧Ｖｍｐ１を印加するとともに、第一測定用電流Ｉｍｐ１をドレイン端子Ｄから半導体モジュール１１に供給する。制御部１７は、第一発熱中電圧測定工程において、半導体モジュール１１のソース端子Ｓから出力される電流が第一測定用電流Ｉｍｐ１と同じ電流値になる可変電源１３の出力電圧、すなわちＳｉ－ＦＥＴ１１３のゲート電極ｇ３とソース電極ｓ３との間の端子間電圧Ｖｇｓｍ１を測定して記憶する。なお、図６（ａ）では、第一発熱中電圧測定工程における端子間電圧Ｖｇｓｍ１には丸かっこが付されている。

【0041】

図４に戻って、ステップＳ１３において、第一熱抵抗算出工程が実行され、ステップＳ１５の処理に移行する。ステップＳ１５の第一熱抵抗算出工程では、第一発熱前電圧測定工程（ステップＳ１１１）において測定された端子間電圧Ｖｇｓｐ１、第一発熱中電圧測定工程（ステップＳ１１５）において測定された端子間電圧Ｖｇｓｍ１及びＳｉ－ＦＥＴ１１３が有する温度特性係数Ｋｓ［ｍＶ／℃］に基づいて、Ｓｉ－ＦＥＴ１１３の熱抵抗を算出する。Ｓｉ－ＦＥＴ１１３が有する温度特性係数は、例えば恒温槽などを用いて実測された、Ｓｉ－ＦＥＴ１１３と同様に形成されたＳｉ－ＦＥＴのドレイン－ソース間電圧の温度特性より算出され、制御部１７に記憶されている。

【0042】

ＦＥＴでは、ドレイン－ソース間電流が同じであっても温度が変わることによってゲート－ソース間電圧が変化する。また、ＦＥＴは、ゲート－ソース間電圧と温度変化との関係を表す固有の温度特性係数を有している。このため、制御部１７は、第一発熱前電圧測定工程（ステップＳ１１１）において測定された端子間電圧Ｖｇｓｐ１と、第一発熱中電圧測定工程（ステップＳ１１５）において測定された端子間電圧Ｖｇｓｍ１との差分である端子間電圧差ΔＶｇｓを温度特性係数Ｋｓで除算することにより、Ｓｉ－ＦＥＴ１１３の発熱前後の温度差ΔＴ１を算出する。さらに、制御部１７は、Ｓｉ－ＦＥＴ１１３を発熱させるために半導体モジュール１１に印加した負荷の大きさ（第一発熱用電圧Ｖｐｈ１と第一発熱用電流Ｉｐｈ１を乗算して得られる電力）によって温度差ΔＴ１を除算することにより、Ｓｉ－ＦＥＴ１１３の熱抵抗値Ｒｔｈ＿Ｓ［℃／Ｗ］を算出する。このように、本実施形態による半導体素子の熱抵抗測定方法では、ステップＳ１１及びステップＳ１５の処理を実行することによって、直列接続されたＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３のうちのＳｉ－ＦＥＴ１１３の熱抵抗値Ｒｔｈ＿Ｓを測定することができる。

【0043】

図４に示すように、ステップＳ１５において、第二熱抵抗測定工程が実行され、ステップＳ１７の処理に移行する。ステップＳ１５の第二熱抵抗測定工程では、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御してＧａＮ－ＦＥＴ１１１の熱抵抗を測定する。

【0044】

ここで、第二熱抵抗測定工程（ステップＳ１５）の具体的な処理について図７及び図８を用いて説明する。図７は、第二熱抵抗測定工程の流れの一例を示すフローチャートである。図８は、第二熱抵抗測定工程において、可変電源１３，１５によって半導体モジュール１１に供給される種々の電圧及び電流を説明するための図である。図８（ａ）は、第二熱抵抗測定工程における第二発熱前電圧測定工程及び第二発熱中電圧測定工程（いずれも詳細は後述）での状態を示し、図８（ｂ）は、第二発熱工程（詳細は後述）での状態を示している。

【0045】

図５に示すように、第二熱抵抗測定工程では、まず、ステップＳ１５１において、第二発熱前電圧測定工程が実行され、ステップＳ１５３の処理に移行する。ステップＳ１５１の第二発熱前電圧測定工程では、第二発熱工程（詳細は後述）でＧａＮ－ＦＥＴ１１１を発熱させる前に、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御した状態で半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間の両端子間電圧Ｖｄｓｍ２を測定する。より具体的には、ステップＳ１５１の第二発熱前電圧測定工程において、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御する。さらに、ステップＳ１５１の第二発熱前電圧測定工程において、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１に異常な発熱が発生しない電流量の第二測定用電流Ｉｍｐ２をドレイン端子Ｄから半導体モジュール１１に流して両端子間電圧Ｖｄｓｐ２（すなわち半導体モジュール１１のゲート－ソース間電圧）を測定する。

【0046】

図８（ａ）に示すように、ステップＳ１５１の第二発熱前電圧測定工程において、熱抵抗測定装置１に備えられた制御部１７は、可変電源１３を制御して、Ｓｉ－ＦＥＴ１１３が飽和状態となる端子間電圧Ｖｇｓｐ２をＳｉ－ＦＥＴ１１３のゲート電極ｇ３及びソース電極ｓ３の間に印加する。Ｓｉ－ＦＥＴ１１３のソース電極ｓ３は例えば０［Ｖ］であるため、ディプレッション型のＧａＮ－ＦＥＴ１１１もオン状態にある。制御部１７は、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１がオン状態に制御した後に、可変電源１５を制御して第二測定用電流Ｉｍｐ２をドレイン端子Ｄから半導体モジュール１１に供給する。第二測定用電流Ｉｍｐ２は、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１に異常な発熱が発生しない電流量となる。第二測定用電流Ｉｍｐ２は、例えばＳｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１の電気的特性（オン抵抗など）の設計値などに基づいて決定される。制御部１７は、第二発熱前電圧測定工程において、可変電源１５の電圧を上昇させるとともに第二測定用電流Ｉｍｐ２を増大させ、半導体モジュール１１のソース端子Ｓから、設定された電流量の第二測定用電流Ｉｍｐ２が供給されるようになった時の両端子間電圧Ｖｄｓｐ２（すなわち半導体モジュール１１のドレイン－ソース間電圧）を測定して記憶する。

【0047】

図７に戻って、ステップＳ１５３において、第二発熱工程が実行され、ステップＳ１５５の処理に移行する。ステップＳ１５３の第二発熱工程では、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御した状態でＧａＮ－ＦＥＴ１１１を発熱させる。より具体的には、ステップＳ１５３の第二発熱工程において、半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に第二発熱前電圧測定工程（ステップＳ１５１）において測定された両端子間電圧Ｖｄｓｐ２と同じ電圧値の電圧を印加する。また、ステップＳ１５３の第二発熱工程において、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御した状態でＧａＮ－ＦＥＴ１１１を発熱させることが可能であり、かつ第二測定用電流Ｉｍｐ２よりも電流量が大きい第二発熱用電流Ｉｐｈ２をドレイン端子Ｄから半導体モジュール１１に流してＧａＮ－ＦＥＴ１１１を発熱させる。

【0048】

図８（ｂ）に示すように、ステップＳ１５３の第二発熱工程において、制御部１７は、ステップＳ１５１において測定された両端子間電圧Ｖｄｓｐ２を半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に印加するとともに、半導体モジュール１１を破損させない程度に発熱させることが可能な第二発熱用電流Ｉｐｈ２が流れるように可変電源１５を制御する。両端子間電圧Ｖｄｓｐ２（すなわち半導体モジュール１１のドレイン－ソース間電圧）、第二発熱用電流Ｉｐｈ２（すなわち半導体モジュール１１のドレイン-ソース間電流）、ＧａＮ－ＦＥＴ１１１の飽和状態におけるオン抵抗Ｒｏｎｇ及びＳｉ－ＦＥＴ１１３の飽和状態におけるオン抵抗Ｒｏｎｓを用いると、ステップＳ１５３の第二発熱工程における、ＧａＮ－ＦＥＴ１１１の発熱ＴＧ２は、以下の式（３）で表すことができ、Ｓｉ－ＦＥＴ１１３の発熱ＴＳ２は、以下の式（４）で表すことができる。
ＴＧ２＝Ｉｐｈ２^２×Ｒｏｎｇ ・・・（３）
ＴＳ２＝Ｉｐｈ２^２×Ｒｏｎｓ ・・・（４）

【0049】

例えば、第二発熱用電流Ｉｐｈ２を５０［Ａ］とし、ＧａＮ－ＦＥＴ１１１のオン抵抗Ｒｏｎｇを３５［ｍΩ］とし、Ｓｉ－ＦＥＴ１１３のオン抵抗Ｒｏｎｓを３［ｍΩ］とすると、ＧａＮ－ＦＥＴ１１１の発熱ＴＧ２は、８７．５［Ｗ］（＝５０^２×３５×１０^－３）となり、Ｓｉ－ＦＥＴ１１３の発熱ＴＳ２は、７．５［Ｗ］（＝５０^２×３×１０^－３）となる。このため、ＧａＮ－ＦＥＴ１１１の発熱ＴＧ２は、Ｓｉ－ＦＥＴ１１３の発熱ＴＳ２の約１２倍となる。半導体モジュール１１の発熱は、ＧａＮ－ＦＥＴ１１１の発熱ＴＧ２及びＳｉ－ＦＥＴ１１３の発熱ＴＳ２を合算して得られるため、ステップＳ１５３の第二発熱工程における半導体モジュール１１の発熱は、ＧａＮ－ＦＥＴ１１１の発熱が支配的となり、半導体モジュール１１の発熱をＧａＮ－ＦＥＴ１１１の発熱と見なすことができる。

【0050】

図７に戻って、ステップＳ１５５において、第二発熱中電圧測定工程が実行され、第二熱抵抗測定工程が終了し、ステップＳ１７（図４参照）の処理に移行する。ステップＳ１５５の第二発熱中電圧測定工程では、第二発熱工程（ステップＳ１５３）の後に飽和状態でＧａＮ－ＦＥＴ１１１が発熱を継続している状態で半導体モジュール１１の両端子間電圧Ｖｄｓｍ２を測定する。より具体的には、ステップＳ１５５の第二発熱中電圧測定工程において、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御した状態で、第二測定用電流Ｉｍｐ２をドレイン端子Ｄから半導体モジュール１１に流して両端子間電圧Ｖｄｓｍ２を測定する。

【0051】

図８（ａ）に示すように、ステップＳ１５５の第二発熱中電圧測定工程において、制御部１７は、ステップＳ１５１の第二発熱前電圧測定工程での両端子間電圧Ｖｄｓｐ２と同じ電圧をＳｉ－ＦＥＴ１１３のゲート電極ｇ３及びソース電極ｓ３の間に印加するように可変電源１３を制御し、かつステップＳ１５１の第二発熱前電圧測定工程と同一の第二測定用電流Ｉｍｐ２となるように可変電源１５を制御する。これにより、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１が飽和状態に制御され、かつＧａＮ－ＦＥＴ１１１が発熱した状態で、第二測定用電流Ｉｍｐ２がドレイン端子Ｄから半導体モジュール１１に供給される。制御部１７は、第二発熱中電圧測定工程において、半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間の両端子間電圧Ｖｄｓｍ２を測定して記憶する。なお、図８（ａ）では、第二発熱中電圧測定工程における両端子間電圧Ｖｄｓｍ２には丸かっこが付されている。

【0052】

図７に戻って、ステップＳ１７において、第二熱抵抗算出工程が実行され、熱抵抗測定方法の処理が終了する。ステップＳ１７の第二熱抵抗算出工程では、第二発熱前電圧測定工程（ステップＳ１５１）において測定された両端子間電圧Ｖｄｓｐ２、第二発熱中電圧測定工程（ステップＳ１５５）において測定された両端子間電圧Ｖｄｓｍ２及びＧａＮ－ＦＥＴ１１１が有する温度特性係数Ｋｇ［ｍＶ／℃］に基づいて、ＧａＮ－ＦＥＴ１１１の熱抵抗を算出する。ＧａＮ－ＦＥＴ１１１が有する温度特性係数は、例えば恒温槽などを用いて実測された、ＧａＮ－ＦＥＴ１１１と同様に形成されたＧａＮ－ＦＥＴのドレイン－ソース間電圧の温度特性より算出され、制御部１７に記憶されている。

【0053】

制御部１７は、第二発熱前電圧測定工程（ステップＳ１５１）において測定された両端子間電圧Ｖｄｓｐ２と、第二発熱中電圧測定工程（ステップＳ１５５）において測定された両端子間電圧Ｖｄｓｍ２との差分である両端子間電圧差ΔＶｄｓを温度特性係数Ｋｇで除算することにより、ＧａＮ－ＦＥＴ１１１の発熱前後の温度差ΔＴ２を算出する。さらに、制御部１７は、ＧａＮ－ＦＥＴ１１１を発熱させるために半導体モジュール１１に印加した負荷の大きさ（両端子間電圧Ｖｄｓｐ２及び第二発熱用電流Ｉｐｈ２を乗算した得られる電力）によって温度差ΔＴ２を除算することにより、ＧａＮ－ＦＥＴ１１１の熱抵抗値Ｒｔｈ＿Ｇ［℃／Ｗ］を算出する。このように、本実施形態による半導体素子の熱抵抗測定方法では、ステップＳ１５及びステップＳ１７の処理を実行することによって、直列接続されたＧａＮ－ＦＥＴ１１１及びＳｉ－ＦＥＴ１１３のうちのＧａＮ－ＦＥＴ１１１の熱抵抗値Ｒｔｈ＿Ｇを測定することができる。

【0054】

このように、本実施形態による半導体素子の熱抵抗測定方法では、直列に接続されたＳｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１のそれぞれの熱抵抗を、ステップＳ１１及びステップＳ１３の処理と、ステップＳ１５及びステップＳ１７の処理というように熱抵抗測定工程を２段階に分けて実行するようになっている。

【0055】

（半導体素子の熱抵抗測定方法及び熱抵抗測定装置の効果）
一般的に、単体のＦＥＴは、飽和状態に制御された状態で測定された発熱前後のドレイン－ソース間電圧に基づいて熱抵抗が測定される。しかしながら、チップオンチップ構造（２種のチップを組み合わせた構造）を有する半導体モジュールの熱抵抗は、この方法では測定できない。例えばＳｉより優れたスイッチング性能を持つＧａＮを用いたＧａＮ－ＦＥＴは、ノーマリーオン型デバイスである。ノーマリーオン型デバイスは、ゲート－ソース間に電圧をかけなくてもオン状態になっているデバイスである。ノーマリーオン型デバイスは、ゲート－ソース間に負の電圧をかけることによってオフ状態になるが、パワーデバイスの安全性を保つために、ゲートに電圧が印加されていないゼロバイアス時に電流を遮断する必要がある。このため、ＧａＮ－ＦＥＴは、ゼロバイアス時に電流が遮断されるノーマリーオフ型デバイスであるＳｉ－ＦＥＴとカスケード接続されることにより、ノーマリーオフが実現される。このようなカスケード型ＧａＮ－ＦＥＴは、上述の単体のＦＥＴに適用される一般的な熱抵抗の測定方法では、カスケード接続されている２種のチップの正確な熱抵抗を測定することはできない。

【0056】

カスケード型ＧａＮ－ＦＥＴのように、ノーマリーオンデバイスとノーマリーオフデバイスがカスケード接続されているデバイス（以下、「カスケード型デバイス」と称する）では、上述の単体のＦＥＴに適用される一般的な熱抵抗の測定方法では、２つのチップの熱抵抗を測定することができない。２つのチップの熱抵抗をそれぞれ測定するためには、ノーマリーオンデバイス及びノーマリーオフデバイスのうちの測定対象のデバイスのみを発熱させた状態でカスケード型デバイスに測定電流を流してカスケード型デバイスの端子間電圧（例えばドレイン－ソース間電圧）を測定する必要がある。カスケード型ＧａＮ－ＦＥＴに上述の単体のＦＥＴに適用される一般的な熱抵抗の測定方法を適用すると、ＧａＮ－ＦＥＴに必ず測定電流が流れてしまうので、オン抵抗が高いＧａＮ－ＦＥＴの発熱が支配的となる。このため、ＧａＮ－ＦＥＴの熱抵抗を測定することができても、Ｓｉ－ＦＥＴの熱抵抗を測定することができない。

【0057】

そこで、本実施形態による半導体素子の熱抵抗測定方法及び熱抵抗測定装置では、カスケード型デバイスに設けられるノーマリーオンデバイス及びノーマリーオフデバイスのそれぞれのオン抵抗が異なる特性を利用して、カスケード型デバイスの熱抵抗を正確に測定することができる。

【0058】

上述のように、本実施形態による半導体素子の熱抵抗測定装置１は、カスケード型デバイスである半導体モジュール１１に設けられたＳｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１に対し、Ｓｉ－ＦＥＴ１１３を不飽和状態かつＧａＮ－ＦＥＴ１１１を飽和状態に制御できる。熱抵抗測定装置１は、このように制御した半導体モジュール１１の発熱前後（すなわち発熱前及び発熱中）のＳｉ－ＦＥＴ１１３の端子間電圧（すなわちゲート電極ｇ３及びソース電極ｓ３の間の電圧）を測定し、この測定結果に基づいてＳｉ－ＦＥＴ１１３の熱抵抗を算出できる（ステップＳ１１及びステップＳ１３）。さらに、熱抵抗測定装置１は、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１に対し、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御できる。熱抵抗測定装置１は、このように制御した半導体モジュール１１の発熱前後の半導体モジュール１１の両端子間電圧（すなわちドレイン端子Ｄ及びソース端子Ｓの間のドレイン－ソース間電圧）を測定し、この測定結果に基づいてＧａＮ－ＦＥＴ１１１の熱抵抗を算出できる（ステップＳ１５及びステップＳ１７）。

【0059】

このように、本実施形態による半導体素子の熱抵抗測定方法及び熱抵抗測定装置１は、カスケード型パワーデバイスの２つの半導体チップ（例えばチップオンチップ構造を有する２つの半導体チップ）のそれぞれの熱抵抗を測定できる。

【0060】

以上説明したように、本実施形態による半導体素子の熱抵抗測定方法は、半導体モジュール１１に設けられＳｉ－ＦＥＴ１１３を不飽和状態に制御し、かつ半導体モジュール１１に設けられＳｉ－ＦＥＴ１１３に直列に接続されたＧａＮ－ＦＥＴ１１１を飽和状態に制御して、Ｓｉ－ＦＥＴ１１３の熱抵抗を測定する第一熱抵抗測定工程（ステップＳ１１）と、Ｓｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御してＧａＮ－ＦＥＴ１１１の熱抵抗を測定する第二熱抵抗測定工程（ステップＳ１５）とを備えている。

【0061】

また、本実施形態による半導体素子の熱抵抗測定装置１は、Ｓｉ－ＦＥＴ１１３に設けられたゲート電極ｇ３及びソース電極ｓ３の間に電圧を印加する可変電源１３と、Ｓｉ－ＦＥＴ１１３とＳｉ－ＦＥＴ１１３に直列に接続されたＧａＮ－ＦＥＴ１１１とを有する半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に電圧を印加する可変電源１５とを備え、可変電源１３は、Ｓｉ－ＦＥＴ１１３の熱抵抗を測定する場合にＳｉ－ＦＥＴ１１３を不飽和状態に制御可能な電圧をゲート電極ｇ３及びソース電極ｓ３の間に印加し、ＧａＮ－ＦＥＴ１１１の熱抵抗を測定する場合にＳｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１を飽和状態に制御可能な電圧をゲート電極ｇ３及びソース電極ｓ３の間に印加し、可変電源１５は、ＧａＮ－ＦＥＴ１１１の熱抵抗を測定する場合に、半導体モジュール１１のドレイン端子Ｄ及びソース端子Ｓの間に電圧を印加するとともにドレイン端子Ｄから飽和状態に制御されたＧａＮ－ＦＥＴ１１１に電流を流す。

【0062】

これにより、本実施形態による半導体素子の熱抵抗測定方法及び熱抵抗測定装置１は、複数の半導体素子（本実施形態ではＳｉ－ＦＥＴ１１３及びＧａＮ－ＦＥＴ１１１）のそれぞれの熱抵抗を測定することができる。

【0063】

本発明は、上記実施形態に限らず、種々の変形が可能である。
上記実施形態による半導体素子の熱抵抗測定方法は、第一熱抵抗測定工程（ステップＳ１１）と、第一熱抵抗算出工程（ステップＳ１３）とを別の工程として備え、第二熱抵抗測定工程（ステップＳ１５）と、第二熱抵抗算出工程（ステップＳ１７）とを別の工程として備えているが、本発明はこれに限られない。例えば、半導体素子の熱抵抗測定方法は、第一熱抵抗算出工程が第一熱抵抗測定工程に含まれ、第二熱抵抗算出工程が第二熱抵抗測定工程に含まれていてもよい。

【0064】

上記実施形態による半導体素子の熱抵抗測定方法では、Ｓｉ－ＦＥＴ１１３の熱抵抗を測定した後にＧａＮ－ＦＥＴ１１１の熱抵抗を測定するようになっているが、本発明はこれに限らない。半導体素子の熱抵抗測定方法では、ＧａＮ－ＦＥＴ１１１の熱抵抗を測定した後にＳｉ－ＦＥＴ１１３の熱抵抗を測定するようになっていてもよい。

【0065】

上記実施形態では、電圧制御型半導体素子としてＳｉ－ＦＥＴ及びＧａＮ－ＦＥＴが例示されているが、ＩＧＢＴなどの他の電圧制御型半導体素子であっても、本実施形態と同様の効果が得られる。また、上記実施形態では、ディプレッション型（ノーマリーオン型）の素子としてＧａＮ－ＦＥＴが例示され、エンハンスメント型（ノーマリーオフ型）の素子としてＳｉ－ＦＥＴが例示されているが、他のディプレッション型素子及びエンハンスメント型素子であっても、本実施形態と同様の効果が得られる。

【符号の説明】

【0066】

１ 熱抵抗測定装置
１１ 半導体モジュール
１３，１５ 可変電源
１７ 制御部
１１１ ＧａＮ－ＦＥＴ
１１１ａ，１１３ａ 半導体基板
１１３ Ｓｉ－ＦＥＴ
１１５ ケース
１１７ 伝熱性接合剤
１１９ 導電性接合剤
ＢＷ１，ＢＷ２，ＢＷ３，ＢＷ４ ボンディングワイヤ
Ｄ ドレイン端子
ｄ１，ｄ３ ドレイン電極
Ｇ ゲート端子
ｇ１，ｇ３ ゲート電極
ＧａＮ 窒化ガリウム
Ｉｍ１ 第一測定用電流
Ｉｍｐ１ 第一測定用電流
Ｉｍｐ２ 第二測定用電流
Ｉｐｈ１ 第一発熱用電流
Ｉｐｈ２ 第二発熱用電流
Ｋｇ，Ｋｓ 温度特性係数
Ｒｏｎｇ，Ｒｏｎｓ オン抵抗
Ｒｔｈ＿Ｇ，Ｒｔｈ＿Ｓ 熱抵抗値
Ｓ ソース端子
ｓ１，ｓ３ ソース電極
ＴＧ１，ＴＧ２，ＴＳ１，ＴＳ２ 発熱
Ｖｄｓｍ２，Ｖｄｓｐ２ 両端子間電圧
Ｖｇｓｍ１，Ｖｇｓｐ１，Ｖｇｓｐ２ 端子間電圧
Ｖｍｐ１ 第一測定用電圧
Ｖｐｈ１ 第一発熱用電圧
ΔＴ１ 温度差
ΔＴ２ 温度差
ΔＶｄｓ 両端子間電圧差
ΔＶｇｓ 端子間電圧差

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】