特開 2023-150996 円偏波アンテナ用給電回路および円偏波アンテナ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023150996

(43)【公開日】2023-10-16

(54)【発明の名称】円偏波アンテナ用給電回路および円偏波アンテナ装置

(51)【国際特許分類】

   H01P 5/08 20060101AFI20231005BHJP

   H01P 5/12 20060101ALI20231005BHJP

   H01Q 21/24 20060101ALI20231005BHJP

【ＦＩ】

H01P5/08 Z

H01P5/12

H01Q21/24

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022060377

(22)【出願日】2022-03-31

(71)【出願人】

【識別番号】000165848

【氏名又は名称】原田工業株式会社

(74)【代理人】

【識別番号】110002871

【氏名又は名称】弁理士法人坂本国際特許商標事務所

(72)【発明者】

【氏名】難波 将仁

(72)【発明者】

【氏名】土橋 正紀

(72)【発明者】

【氏名】川津 吉統

【テーマコード（参考）】

5J021

【Ｆターム（参考）】

5J021FA05

5J021FA32

5J021JA02

5J021JA06

(57)【要約】

【課題】広範な周波数帯において優れた軸比特性を得ることができる円偏波アンテナ用給電回路等を提供する。
【解決手段】円偏波アンテナ用給電回路であって、入力信号を、同位相で同振幅の第１の同相信号および第２の同相信号に分配する分配器と、分配器により分配された第１の同相信号および第２の同相信号を、互いに９０度の位相差を有する２つの出力信号に変換する移相器と、を備え、分配器または移相器を構成するインダクタの少なくとも一部が、分布定数回路として構成される。移相器は、分配器により分配された第１の同相信号の位相を進める第１の位相シフト回路と、分配器により分配された第２の同相信号の位相を遅らせる第２の位相シフト回路と、を有してもよい。
【選択図】図２

【特許請求の範囲】

【請求項1】

円偏波アンテナ用給電回路であって、
入力信号を、同位相で同振幅の第１の同相信号および第２の同相信号に分配する分配器と、
前記分配器により分配された前記第１の同相信号および前記第２の同相信号を、互いに９０度の位相差を有する２つの出力信号に変換する移相器と、
を備え、
前記分配器または前記移相器を構成するインダクタの少なくとも一部が、分布定数回路として構成された円偏波アンテナ用給電回路。

【請求項2】

前記移相器は、
前記分配器により分配された前記第１の同相信号の位相を進める第１の位相シフト回路と、
前記分配器により分配された前記第２の同相信号の位相を遅らせる第２の位相シフト回路と、
を有する、請求項１に記載の円偏波アンテナ用給電回路。

【請求項3】

前記分配器は、入力ポートから前記入力信号が入力されて前記第１の同相信号を第１の出力部に出力する第１の分配回路と、前記入力ポートから前記入力信号が入力されて前記第２の同相信号を第２の出力部に出力する第２の分配回路と、
を備え、
前記第１の分配回路および前記第２の分配回路を構成するインダクタの少なくとも一部が、部分定数回路のインダクタとして構成され、
前記第１の分配回路と、前記第２の分配回路とは、前記入力ポートから互いに離れる方向に延びて形成され、
前記第１の分配回路と、前記第２の分配回路とは、互いに前記第１の出力部と前記第２の出力部との間の距離よりも近づく部分を有しない形状とされる、請求項１または２に記載の円偏波アンテナ用給電回路。

【請求項4】

前記分配器は、前記入力信号が入力されて前記第１の同相信号を出力する第１の分配回路と、前記入力信号が入力されて前記第２の同相信号を出力する第２の分配回路と、
を備え、
前記第１の分配回路と、前記第２の分配回路とは、互いに等価であり、
前記第１の分配回路および前記第２の分配回路を構成するインダクタの少なくとも一部が、分布定数回路のインダクタとして構成され、
前記第１の分配回路と、前記第２の分配回路とは、互いに鏡像の関係となるように実装されている、請求項１または２に記載の円偏波アンテナ用給電回路。

【請求項5】

前記分配器または前記移相器を構成するコンデンサがチップ部品として構成され、
前記コンデンサの一の極が接続されるグランド側の接続部は、グランドパターンが前記接続部に向けて突出する突出部に設けられ、または、前記グランドパターンの一部として形成されたアイランド部に設けられる、請求項１～請求項４のいずれか１項に記載の円偏波アンテナ用給電回路。

【請求項6】

２つの給電点を有する円偏波アンテナと、前記２つの給電点に、互いに９０度の位相差を有する２つの出力信号を与える円偏波アンテナ用給電回路と、を備えるアンテナ装置であって、
円偏波アンテナ用給電回路は、
入力信号を同位相で同振幅の２つの同相信号に分配する分配器と、
前記分配器により分配された前記２つの同相信号を、互いに９０度の位相差を有する前記２つの出力信号に変換する移相器と、
を備え、
前記分配器または前記移相器を構成するインダクタの少なくとも一部が、分布定数回路として構成された円偏波アンテナ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、円偏波アンテナ用給電回路および円偏波アンテナ装置に関する。

【背景技術】

【0002】

ＧＮＳＳ（Ｇｌｏｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍ）アンテナの分波回路として、ハイブリッド回路を用いたもの（特許文献１）や移相器とウィルキンソン回路とを組み合わせたもの（特許文献２）が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－２６６４３８号公報

【特許文献2】特開２０１５－０１９１３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１のようにハイブリッド回路をマルチバンドＧＮＳＳアンテナの分波回路として使用すると、広範な周波数帯において優れた軸比特性を得ることができない。また、特許文献２のように移相器およびウィルキンソン回路をチップ部品等の集中定数素子により構成した場合、部品のばらつきによる軸比特性の劣化などの問題が生ずる。

【0005】

そこで、本開示は、広範な周波数帯において優れた軸比特性を得ることができる円偏波アンテナ用給電回路等を提供することを目的とする。

【課題を解決するための手段】

【0006】

１つの側面では、
円偏波アンテナ用給電回路であって、
入力信号を、同位相で同振幅の第１の同相信号および第２の同相信号に分配する分配器と、
前記分配器により分配された前記第１の同相信号および前記第２の同相信号を、互いに９０度の位相差を有する２つの出力信号に変換する移相器と、
を備え、
前記分配器または前記移相器を構成するインダクタの少なくとも一部が、分布定数回路として構成された円偏波アンテナ用給電回路が提供される。

【発明の効果】

【0007】

本開示によれば、広範な周波数帯において優れた軸比特性を得ることができる。

【図面の簡単な説明】

【0008】

【図1】本実施例の円偏波アンテナ用給電回路を示すブロック図である。

【図2】本実施例の円偏波アンテナ用給電回路を示す回路図である。

【図3】分配器および移相器が実装された回路基板を示す図である。

【図3A】回路基板を含むアンテナ装置の構成を例示する断面図である。

【図3B】回路基板における他の実装パターンを例示する図である。

【図3C】回路基板における他の実装パターンを例示する図である。

【図4】本実施例における通過損失差のばらつきをシミュレーションした結果を示す図である。

【図4A】本実施例における通過特性における位相差のばらつきをシミュレーションした結果を示す図である。

【図5】公知例（例えば、特許文献２の装置）のように、インダクタＬ１～Ｌ７として、チップ部品を使用した場合（本実施例に対する比較例）の通過損失差のばらつきをシミュレーションした結果を示す図である。

【図5A】公知例（例えば、特許文献２の装置）のように、インダクタＬ１～Ｌ７として、チップ部品を使用した場合（本実施例に対する比較例）の通過特性における位相差のばらつきをシミュレーションした結果を示す図である。

【図6】図４～図５Ａに示したシミュレーションの結果から算出された軸比特性を示す図である。

【発明を実施するための形態】

【0009】

以下、添付図面を参照しながら実施例について説明する。

【0010】

図１は、本実施例の円偏波アンテナ用給電回路を示すブロック図、図２は、本実施例の円偏波アンテナ用給電回路を示す回路図である。

【0011】

図１に示すように、本実施例の円偏波アンテナ用給電回路は、分配器１０と、移相器２０と、を備える。移相器２０のポートＰ１およびポートＰ２は、パッチ電極１の２つの給電点のそれぞれに接続される。

【0012】

図２に示すように、分配器１０は、ポートＰ０（入力ポート）に与えられる入力信号を同位相で同振幅の第１の同相信号Ｓ１および第２の同相信号Ｓ２に分配するウィルキンソン回路である。本実施例では、分配器１０は、コンデンサＣ８、インダクタＬ６、コンデンサＣ６、インダクタＬ４、コンデンサＣ４からなる第１の分配回路１０Ａとしてのローパスフィルタと、コンデンサＣ８、インダクタＬ７、コンデンサＣ７、インダクタＬ５、コンデンサＣ５からなる第２の分配回路１０Ｂとしてのローパスフィルタと、第１の分配回路１０Ａの出力部１３および第２の分配回路１０Ｂの出力部１４を互いに結合する抵抗Ｒ１と、を備える。図２に示すように、ポートＰ０はコンデンサＣ８を介してグランドに接続される。

【0013】

また、第１の同相信号Ｓ１が出力される出力部１３は、コンデンサＣ４を介してグランドに接続される。インダクタＬ６およびインダクタＬ４は、ポートＰ０と、出力部１３との間に直列に接続され、インダクタＬ６とインダクタＬ４との接続点は、コンデンサＣ６を介してグランドに接続される。

【0014】

同様に、第２の同相信号Ｓ２が出力される出力部１４は、コンデンサＣ５を介してグランドに接続される。インダクタＬ７およびインダクタＬ５は、ポートＰ０と、出力部１４との間に直列に接続され、インダクタＬ７とインダクタＬ５との接続点は、コンデンサＣ７を介してグランドに接続される。

【0015】

コンデンサＣ４とコンデンサＣ５、インダクタＬ４とインダクタＬ５、コンデンサＣ６とコンデンサＣ７、インダクタＬ６とインダクタＬ７とは、設計上、互いに等価であり、したがって、２つのローパスフィルタ（第１の分配回路１０Ａおよび第２の分配回路１０Ｂ）も、設計上、互いに等価である。このため、２つのローパスフィルタ（第１の分配回路１０Ａおよび第２の分配回路１０Ｂ）からそれぞれ出力される第１の同相信号Ｓ１および第２の同相信号Ｓ２の位相および振幅は、設計上、同一となる。なお、本発明において、「第１の分配回路１０Ａと第２の分配回路１０Ｂとが、互いに等価である」ことは、本実施例のように、第１の分配回路１０Ａと第２の分配回路１０Ｂとが、互いに実質的に等価（例えば、回路図としては等価）となる設計がされている場合を含む概念であり、チップ部品である各素子の値に相違（誤差）がある場合も含め、第１の分配回路１０Ａと第２の分配回路１０Ｂとが完全に等価であることを意味しない。

【0016】

図２に示すように、移相器２０は、インダクタＬ３、コンデンサＣ２、インダクタＬ１からなるローパスフィルタである位相シフト回路２１（第１の位相シフト回路）と、コンデンサＣ３、インダクタＬ２、コンデンサＣ１からなるハイパスフィルタである位相シフト回路２２（第２の位相シフト回路）と、を備える。

【0017】

位相シフト回路２１におけるインダクタＬ３およびインダクタＬ１は、第１の同相信号Ｓ１が出力される第１の分配回路１０Ａの出力部１３と、ポートＰ１との間に直列に接続され、インダクタＬ３とインダクタＬ１との接続点は、コンデンサＣ２を介してグランドに接続される。位相シフト回路２１を構成するインダクタＬ３、コンデンサＣ２、インダクタＬ１の定数は、所定の周波数、例えば、使用されるＧＮＳＳの通過帯域の中心付近の周波数において、４５度だけ位相を遅らせるような定数とされる。

【0018】

位相シフト回路２２におけるコンデンサＣ３およびコンデンサＣ１は、第２の同相信号Ｓ２が出力される第２の分配回路１０Ｂの出力部１４と、ポートＰ２との間に直列に接続され、コンデンサＣ３とコンデンサＣ１との接続点は、インダクタＬ２を介してグランドに接続される。位相シフト回路２２を構成するコンデンサＣ３、インダクタＬ２、コンデンサＣ１の定数は、上記所定の周波数において、４５度だけ位相を進めるような定数とされる。

【0019】

このように、位相シフト回路２１は、４５度だけ位相を遅らせる位相遅れ回路とされ、位相シフト回路２２は、４５度だけ位相を進める位相進み回路とされることにより、ポートＰ１およびポートＰ２には、互いに９０度の位相差を有する２つの信号が、それぞれ出力される。なお、移相器２０の構成は任意であり、移相器２０として、互いに９０度の位相差を有する２つの信号が得られる任意の位相シフト回路が適用可能である。

【0020】

次に、分配器１０および移相器２０の実装方法の一例について説明する。

【0021】

図３は、分配器および移相器が実装された回路基板を示す図、図３Ａは、回路基板を含むアンテナ装置の構成を例示する断面図である。

【0022】

図３において、回路基板４のポートＰ０、ポートＰ１、ポートＰ２、コンデンサＣ１～Ｃ８、インダクタＬ１～Ｌ７は、図２における同一符号の要素に対応している。

【0023】

図３に示すように、インダクタＬ１～Ｌ７のそれぞれは、回路基板４に形成されたマイクロストリップラインとして構成されている。一方、コンデンサＣ１～Ｃ８のそれぞれは、回路基板４に実装されたチップ部品として構成されている。このように、本実施例では、インダクタＬ１～Ｌ７の少なくとも一部を分布定数回路として構成することにより、コストダウンを図ることができる。また、コンデンサＣ１～Ｃ８のそれぞれを集中定数回路として構成することにより、回路の実装面積を抑制することができる。

【0024】

さらに、インダクタＬ１～Ｌ７の少なくとも一部を分布定数回路として構成することにより、インダクタンスとしてチップ部品を用いる場合と比べて、インダクタンス値のばらつきを抑制することができる。さらにまた、チップ部品を用いる場合とは異なり、インダクタＬ１～Ｌ７のそれぞれを分布定数回路として構成することにより、それぞれのインダクタンス値を任意の値に調整することが可能となる。したがって、チップ部品により構成されたコンデンサＣ１～Ｃ８の容量として、所定の規格値のものを使用した場合であっても、インダクタンス値の側で回路定数を調整できるため、分配器１０および移相器２０の特性（周波数特性）の設計自由度を大幅に向上させることができる。

【0025】

図３に示すように、分配器１０は、直線Ｌを通り、回路基板４の実装面に直交する平面に対して、第１の分配回路１０Ａ、第２の分配回路１０Ｂおよび抵抗Ｒ１が互いに鏡像となる実装パターンを有する。すなわち、インダクタＬ４とインダクタＬ５、インダクタＬ６とインダクタＬ７は、それぞれ、上記平面に対して、鏡像となるパターンのマイクロストリップラインとして構成されている。また、コンデンサＣ３とコンデンサＣ４、コンデンサＣ７とコンデンサＣ６も、それぞれ、上記平面に対して、鏡像且つ互いが離れるよう配置されるとともに、抵抗Ｒ１、およびマイクロストリップライン以外の回路基板４上の導体パターンについても鏡像の関係が確保されている。なお、実装パターンにおいて鏡像の関係が確保されていなくても、第１の分配回路１０Ａと第２の分配回路１０Ｂの実装パターンが互いに離れていれば、相互間の干渉を抑制することができる。

【0026】

一般に、マイクロストリップラインを含む回路基板４上の導体パターンは、グランドパターン３０にある程度近接しても、例えば、０．４ｍｍ程度まで近接しても、問題を生じない。しかし、マイクロストリップライン同士は、互いに例えば、０．４ｍｍ程度の近距離だと容量結合等により回路の性能に悪影響を及ぼす可能性がある。とくに、分配器１０のストリップラインである、インダクタＬ４とインダクタＬ５、インダクタＬ６とインダクタＬ７が互いに近接していると、ポートＰ１、Ｐ２間のアイソレーションが悪化し、互いの信号が干渉し合う可能性がある。また、実装スペースを考慮してミアンダ形状のストリップラインとすると、ストリップライン内での容量結合により特性が変化する可能性があり、本実施例のように、ミアンダ形状の微細パターンを避けた形状のストリップラインとすることが望ましい。

【0027】

本実施例では、実装スペースを抑制しつつ、最大限にアイソレーションを確保するため、各ポートＰ１、Ｐ２に対応する第１の分配回路１０Ａおよび第２の分配回路１０Ｂの回路を互いに鏡像となるように実装するとともに、物理的な距離も確保してアイソレーションの悪化を抑制している。なお、スペースに余裕がある場合には、ストリップラインを直線状または直線状に近い形状とし、且つ、第１の分配回路１０Ａと第２の分配回路１０Ｂの実装パターンを互いに離すのが最も好ましい。

【0028】

また、第１の分配回路１０Ａおよび第２の分配回路１０Ｂを互いに鏡像となるように実装することにより、回路間の結合に起因する回路への影響の対称性を確保することにより、容量結合等による第１の分配回路１０Ａおよび第２の分配回路１０Ｂにおける特性変化を均等化させることができる。これにより、第１の分配回路１０Ａおよび第２の分配回路１０Ｂの性能を容易に調整することが可能となる。

【0029】

さらに、図３に示すように、本実施例では、第１の分配回路１０Ａと、第２の分配回路１０Ｂとは、ポートＰ０から互いに離れる方向に延びて形成される。また、第１の分配回路１０Ａと、第２の分配回路１０Ｂとは、互いに第１の出力部１１と第２の出力部１２との間の距離よりも近づく部分を有しない形状とされる。これにより、第１の分配回路１０Ａと、第２の分配回路１０Ｂとの間の容量結合の影響を抑制できる。

【0030】

また、本実施例では、分配器１０および移相器２０に使用されるコンデンサの実装に係る不良率を低減するようなグランドパターン３０を回路基板４に形成している。例えば、チップ部品であるコンデンサＣ７の一の極が接続されるグランド側の接続部３１ａは、グランドパターン３０が接続部３１ａに向けて突出する突出部３１に設けられる。また、チップ部品であるコンデンサＣ６の一の極が接続されるグランド側の接続部３２ａは、グランドパターン３０の一部として形成されたアイランド部３２Ａに設けられる。また、チップ部品であるコンデンサＣ４の一の極が接続されるグランド側の接続部３２ｂ、およびチップ部品であるコンデンサＣ５の一の極が接続されるグランド側の接続部３２ｃは、グランドパターン３０の一部として形成されたアイランド部３２Ｂに設けられる。また、チップ部品であるコンデンサＣ２の一の極が接続されるグランド側の接続部３２ｄは、グランドパターン３０の一部として形成されたアイランド部３２Ｃに設けられる。

【0031】

このように、グランドに接続されるチップ部品の一の極を、突出部３１またはアイランド部３２Ａ～３２Ｃに形成された接続部３１ａ、３２ａ～３２ｄに接続することにより、リフロー時の熱伝導の速度を、チップ部品の両極間で整えることができる。例えば、仮に、チップ部品の一の極を大面積（ベタパターン）のグランドパターンに接続し、他の極を細い導電パターンや面積の小さな導電パターンに接続する場合、両極間におけるはんだの溶けるタイミングの相違に起因して、先に溶けたはんだの表面張力によりチップ部品が引っ張られて移動、回転する。このため接続不良（オープン不良）や、チップ部品の傾きにより衝撃に対する耐性が低下するなど、実装上の不良が増加する要因となる。

【0032】

本実施例では、グランドパターン３０に突出部３１やアイランド部３２Ａ～３２Ｃをあえて形成し、これらの領域にチップ部品のグランド側の極を接続している。突出部３１やアイランド部３２Ａ～３２Ｃは、チップ部品の他の極が接続される導体パターンと同様、熱的には、実質的に細いパターンや実質的に面積の小さいパターンとして機能する。このため、はんだ付けする際の熱的な条件を、チップ部品の両極間で整えることができ、はんだ付けに係る不良の発生を抑制することができる。

【0033】

また、本実施例では、ポートＰ２とコンデンサＣ１との間に形成されているような経路３３（例えば、５０Ωに整合するライン）と同様の経路（例えば、後述する図３Ｂおよび図３Ｃに示す経路３４）を、ポートＰ１とインダクタＬ１との間に形成せず、ポートＰ１とインダクタＬ１とを直結している。これは、従来、インピーダンスを５０Ωに設定していた部分をマイクロストリップラインにすることで、あえてインピーダンスを高くしてインダクタンスに見せることにより、実装スペースの抑制を可能としたものである。

【0034】

図３Ａに示すように、例えば、円偏波アンテナ装置１００は、２つの給電点が形成されたパッチ電極１と、セラミックからなる誘電体層２とを有する送受信可能な円偏波アンテナを備える。円偏波アンテナ装置１００は、パッチ電極１、誘電体層２および回路基板４を、順次、積層して構成され、回路基板４の表面４１（図３Ａにおいて上面）には、グランド導体が形成されてもよい。この場合、回路基板４の裏面４２（図３Ａにおいて下面）に、分配器１０おより移相器２０が実装されてもよい。また、この場合、回路基板４のポートＰ１およびポートＰ２は、図３Ａにおいて誘電体板２を上下方向に貫通する導通ピンなどによりパッチ電極１の２つの給電点のそれぞれに接続することができる。ただし、本発明は、分配器１０および移相器２０が、図３Ａに示す回路基板４の裏面４２に実装される場合に限定されない。また、本発明において、誘電体層の構成は任意である。例えば、本実施例に示すパッチアンテナにおけるセラミック等の誘電体層に限定されず、誘電体層としてセラミック以外の素材を用いてもよく、任意の素材からなる基板（積層基板の中の一部の層を含む）を誘電体層として用いてもよい。また、例えば、アンテナエレメントを板金で形成した場合などには、誘電体層として空隙（空気）を利用してもよい。さらに、アンテナに設けられる給電点の数も２つに限定されず、例えば、本願発明は、４点給電の円偏波アンテナについても適用される。

【0035】

図３Ｂおよび図３Ｃは、回路基板における他の実装パターンを例示する図である。図３Ｂおよび図３Ｃにおいて、図３と同一の要素および対応する要素には、同一符号を付している。

【0036】

図３Ｂおよび図３Ｃの例では、図３に示す実装パターンとは異なり、第１の分配回路１０Ａおよび第２の分配回路１０Ｂの回路が、互いに鏡像となる実装パターンを採用していない。しかし、実装パターンにおいて鏡像の関係が確保されていなくても、第１の分配回路１０Ａと第２の分配回路１０Ｂの実装パターンを、互いに離す方向に引き回すことにより、相互間の干渉を抑制することができる。

【0037】

また、図３Ｂおよび図３Ｃの例では、図３の場合と比較して、実装スペースに余裕があるため、インダクタＬ１～Ｌ７を構成するストリップラインの形状を、図３の場合よりも直線状または直線状に近い形状とし、かつ、ストリップライン間の距離を確保している。さらに、図３Ｂおよび図３Ｃの例においても、突出部３１またはアイランド部３２Ａ～３２Ｃに相当するグランドパターンを採用することで、リフロー時の熱伝導の速度を、チップ部品（例えば、図３ＢのコンデンサＣ２、コンデンサＣ４、コンデンサＣ５、コンデンサＣ６、図３ＣのコンデンサＣ２、コンデンサＣ４、コンデンサＣ５、コンデンサＣ６、コンデンサＣ７、コンデンサＣ８）の両極間で整えている。

【0038】

なお、図３Ｃの例では、抵抗Ｒ１から分岐したインダクタＬ４およびインダクタＬ５の一部を、互いに平行な直線状のストリップラインとして構成している。このように、分岐後すぐに離れる方向にストリップラインを延さず、暫く平行であっても、その後離れるように実装されていれば、相互間の干渉を抑制する効果がある。

【0039】

なお、例えば、理想的には、第１の分配回路１０Ａと第２の分配回路１０Ｂとの間で、レイアウトを等価にする（例えば、図３）とともに、各素子の値を等価とするのが好ましい。しかし、両者の回路のレイアウトが異なる場合（例えば、図３Ｂ、図３Ｃ）に、レイアウトの相違に起因する分布定数的な影響をキャンセルする目的で、各素子の定数を調整し、第１の分配回路１０Ａと第２の分配回路１０Ｂの特性を等価に近づけることもできる。

【0040】

図４は、本実施例における通過損失差のばらつきをシミュレーションした結果を示す図、図４Ａは、本実施例における通過特性における位相差のばらつきをシミュレーションした結果を示す図である。図４および図４Ａでは、インダクタＬ１～Ｌ７のインダクタンス値を固定し、コンデンサＣ１～Ｃ８の容量および抵抗Ｒ１の抵抗値の偏差に基づく変化幅を示している。コンデンサＣ１～Ｃ８の偏差は、容量の公称値が５ｐＦ以下については、±０．２５ｐＦとし、容量の公称値が６ｐＦ以上については、±０．５ｐＦとしている。また、抵抗Ｒ１の偏差を、公称値の±５％としている。 図４は、ポートＰ１からポートＰ０までの経路と、ポートＰ２からポートＰ０までの経路における損失差（ゲイン差）の最小値（点線）および最大値（実線）の周波数特性を示し、図４Ａは、ポートＰ１からポートＰ０までの経路と、ポートＰ２からポートＰ０までの経路における位相差の最小値（点線）および最大値（実線）の周波数特性を示している。

【0041】

一方、図５は、公知例（例えば、特許文献２の装置）のように、インダクタＬ１～Ｌ７として、チップ部品を使用した場合（本実施例に対する比較例）の通過損失差のばらつきをシミュレーションした結果を示す図、図５Ａは、公知例（例えば、特許文献２の装置）のように、インダクタＬ１～Ｌ７として、チップ部品を使用した場合（本実施例に対する比較例）の通過特性における位相差のばらつきをシミュレーションした結果を示す図である。図５および図５Ａでは、インダクタＬ１～Ｌ７のインダクタンス値、コンデンサＣ１～Ｃ８の容量および抵抗Ｒ１の抵抗値の偏差に基づく変化幅を示している。インダクタＬ１～Ｌ７の偏差は、インダクタンス値の公称値が５．６ｎＨ以下については、±０．３ｎＨとし、インダクタンス値の公称値が６．８ｎＨ以上については、±５％としている。コンデンサＣ１～Ｃ８の偏差は、容量の公称値が５ｐＦ以下については、±０．２５ｐＦとし、容量の公称値が６ｐＦ以上については、±０．５ｐＦとしている。また、抵抗Ｒ１の偏差を、公称値の±５％としている。
図５は、ポートＰ１からポートＰ０の経路と、ポートＰ２からポートＰ０の経路における損失差（ゲイン差）の最小値（点線）および最大値（実線）の周波数特性を示し、図５Ａは、ポートＰ１からポートＰ０の経路と、ポートＰ２からポートＰ０の経路における位相差の最小値（点線）および最大値（実線）の周波数特性を示している。

【0042】

図４と図５とを対比すると、本実施例（図４）では、比較例（図５）に比べて、損失差の変化幅（最小値と最小値の差）が小さく、広い周波数帯において、損失差が理想値である０ｄＢに近い値となっている。例えば、１．６１０ＧＨｚの周波数において、本実施例（図４）では、－１．０１６ｄＢ～０．９５４の範囲に収まるのに対し、比較例（図５）では、－１．４２０ｄＢ～１．１１３ｄＢの範囲まで損失差の幅が拡大する。

【0043】

また、図４Ａと図５Ａとを比較すると、本実施例（図４Ａ）では、比較例（図５Ａ）に比べて、位相差の変化幅（最小値と最小値の差）が小さく、広い周波数帯において、位相差が理想の角度である９０度に近い角度となっている。例えば、１．６１０ＧＨｚの周波数において、本実施例（図４Ａ）では、７６．８０３度～１０３．５２１度の範囲に収まるのに対し、比較例（図５Ａ）では、７４．２９８度～１０１．６１９度の範囲まで位相差の幅が拡大する。このように、チップ部品の一部を分布定数に替えることで、アンテナ装置全体としての性能の劣化を抑制できることが分かる。

【0044】

図６は、図４～図５Ａに示したシミュレーションの結果から算出された軸比特性を示す図である。図６において、曲線７１は、本実施例における軸比を示し、曲線７２は、比較例における軸比を示す。曲線７１および曲線７２は、いずれも、チップ部品のばらつきにより、軸比特性が最も悪くなる状態を示している。

【0045】

図６に示すように、本実施例では、比較例と比べて、各周波数において、軸比がより０ｄＢに近い値となる。また、周波数の上昇に伴う軸比の上昇幅もより抑制される。このように、本実施例では、チップ部品（インダクタ）のインダクタンス値のばらつきによる軸比特性の劣化を抑制することができる。このため、広範な周波数帯において優れた軸比特性を得ることができる。

【0046】

以上説明したように、本実施例では、分配器１０および移相器２０を構成するインダクタが、分布定数回路として構成されているので、チップ部品等の部品を用いた場合のようなインダクタンス値のばらつきが抑制される。したがって、良好な特性、例えば、広範な周波数帯において優れた軸比特性を得ることができる。また、コンデンサとして、任意の容量に設定することが困難なチップ部品を用いているにもかかわらず、インダクタのインダクタンス値を自由に設定できるため、分配器１０および移相器２０に、設計通りの特性を容易に与えることができる。

【0047】

さらに、本実施例では、第１の分配回路１０Ａおよび第２の分配回路１０Ｂの回路を互いに鏡像となるように実装することにより、回路間の結合に起因する回路への影響の対称性を確保して、第１の分配回路１０Ａおよび第２の分配回路１０Ｂにおける特性変化を均等化させることができる。

【0048】

以上、実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。また、前述した実施例の構成要素を全部または複数を組み合わせることも可能である。

【符号の説明】

【0049】

１ パッチ電極
２ 誘電体層
４ 回路基板
１０ 分配器
１１ 第１の分配回路
１２ 第２の分配回路
２０ 移相器
２１ 第１の位相シフト回路
２２ 第２の位相シフト回路
３０ グランドパターン
３１ 突出部
３２Ａ、３２Ｂ、３２Ｃ アイランド部
１００ 円偏波アンテナ装置

【図1】

【図2】

【図3】

【図3A】

【図3B】

【図3C】

【図4】

【図4A】

【図5】

【図5A】

【図6】