知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023151445
(43)【公開日】2023-10-16
(54)【発明の名称】合成回路
(51)【国際特許分類】
H03F 1/02 20060101AFI20231005BHJP
H03F 3/68 20060101ALI20231005BHJP
H03F 3/24 20060101ALI20231005BHJP
【ＦＩ】
H03F1/02 188
H03F3/68 220
H03F3/24
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022061052
(22)【出願日】2022-03-31
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(74)【代理人】
【識別番号】100126480
【弁理士】
【氏名又は名称】佐藤 睦
(72)【発明者】
【氏名】田中 勇輝
(72)【発明者】
【氏名】今井 翔平
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA12
5J500AA21
5J500AA41
5J500AA63
5J500AA65
5J500AC21
5J500AC36
5J500AC46
5J500AC62
5J500AC73
5J500AC75
5J500AC92
5J500AF09
5J500AF12
5J500AH06
5J500AH10
5J500AH29
5J500AH33
5J500AH35
5J500AK29
5J500AK42
5J500AK44
5J500AM08
5J500AS14
5J500AT01
5J500CK06
5J500CK07
5J500LV08
5J500RU06
(57)【要約】
【課題】 ドハティ増幅器において、１／４波長線路を用いずにより広帯域な合成回路を提供することを目的とする。
【解決手段】 入力信号から分配された第１分配信号が増幅されてキャリア増幅回路から出力される第１信号と、前記入力信号から分配された第２分配信号が増幅されてピーク増幅回路から出力される第２信号と、を合成して合成信号を出力する合成部と、前記合成信号が入力されるように前記合成部と直列に接続される整合部であって、前記入力信号の周波数の増加に伴うインピーダンスの虚部の変動係数が負の値を示し、前記合成部と負荷との間のインピーダンスを整合させる整合部と、を備える。
【選択図】図１
【解決手段】 入力信号から分配された第１分配信号が増幅されてキャリア増幅回路から出力される第１信号と、前記入力信号から分配された第２分配信号が増幅されてピーク増幅回路から出力される第２信号と、を合成して合成信号を出力する合成部と、前記合成信号が入力されるように前記合成部と直列に接続される整合部であって、前記入力信号の周波数の増加に伴うインピーダンスの虚部の変動係数が負の値を示し、前記合成部と負荷との間のインピーダンスを整合させる整合部と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力信号から分配された第１分配信号が増幅されてキャリア増幅回路から出力される第１信号と、前記入力信号から分配された第２分配信号が増幅されてピーク増幅回路から出力される第２信号と、を合成して合成信号を出力する合成部と、
前記合成信号が入力されるように前記合成部と直列に接続される整合部であって、前記入力信号の周波数の増加に伴うインピーダンスの虚部の変動係数が負の値を示し、前記合成部と負荷との間のインピーダンスを整合させる整合部と、
を備える合成回路。
前記合成信号が入力されるように前記合成部と直列に接続される整合部であって、前記入力信号の周波数の増加に伴うインピーダンスの虚部の変動係数が負の値を示し、前記合成部と負荷との間のインピーダンスを整合させる整合部と、
を備える合成回路。
【請求項2】
前記整合部は、
前記入力信号の周波数を第１周波数ｆinとしたときに、
式（１）及び式（２）によって求められる、下限の周波数であるｆminを第２周波数ｆminと、上限の周波数であるｆmaxを第３周波数ｆmaxとし、
前記合成部の出力側から、前記負荷をみたときのインピーダンスをインピーダンスＺLとした場合、
Ｒinを第１周波数ｆinでのインピーダンスの実部とし、
第２周波数ｆminにおける前記インピーダンスＺLの実部をＲｅ｛ＺL（ｆmin）｝とし、第２周波数ｆminにおける前記インピーダンスＺLの虚部をＩｍ｛ＺL（ｆmin）｝とし、
第３周波数ｆmaxにおける前記インピーダンスＺLの実部をＲｅ｛ＺL（ｆmax）｝とし、第３周波数ｆmaxにおける前記インピーダンスＺLの虚部をＩｍ｛ＺL（ｆmam）｝としたときに、
式（３）及び式（４）によって求められる係数である、係数Ａと、係数Ｂとについて、
（数５）
－１．０[ｎｏｎ－ｄｉｍ．]＜Ａ＜１．０[ｎｏｎ－ｄｉｍ．] ・・・ 式（５）
（数６）
－１９．０[ｎｏｎ－ｄｉｍ．]＜Ｂ＜０．０[ｎｏｎ－ｄｉｍ．] ・・・ 式（６）
式（５）及び式（６）の条件を満たす請求項１に記載の合成回路。
前記入力信号の周波数を第１周波数ｆinとしたときに、
【数1】
【数2】
前記合成部の出力側から、前記負荷をみたときのインピーダンスをインピーダンスＺLとした場合、
Ｒinを第１周波数ｆinでのインピーダンスの実部とし、
第２周波数ｆminにおける前記インピーダンスＺLの実部をＲｅ｛ＺL（ｆmin）｝とし、第２周波数ｆminにおける前記インピーダンスＺLの虚部をＩｍ｛ＺL（ｆmin）｝とし、
第３周波数ｆmaxにおける前記インピーダンスＺLの実部をＲｅ｛ＺL（ｆmax）｝とし、第３周波数ｆmaxにおける前記インピーダンスＺLの虚部をＩｍ｛ＺL（ｆmam）｝としたときに、
【数3】
【数4】
（数５）
－１．０[ｎｏｎ－ｄｉｍ．]＜Ａ＜１．０[ｎｏｎ－ｄｉｍ．] ・・・ 式（５）
（数６）
－１９．０[ｎｏｎ－ｄｉｍ．]＜Ｂ＜０．０[ｎｏｎ－ｄｉｍ．] ・・・ 式（６）
式（５）及び式（６）の条件を満たす請求項１に記載の合成回路。
【請求項3】
前記整合部は、インダクタとキャパシタとを含むローパスフィルタを含む、
請求項１または請求項２に記載の合成回路。
請求項１または請求項２に記載の合成回路。
【請求項4】
前記整合部は、一方の端子が前記合成部と電気的に接続され、他方の端子が前記合成部と反対側でアンテナと電気的に接続されるバンドパスフィルタを含む、
請求項１または請求項２に記載の合成回路。
請求項１または請求項２に記載の合成回路。
【請求項5】
前記整合部は、
前記合成信号が入力される第１入力側巻線と、前記第１入力側巻線と電磁界結合される第１出力側巻線と、を含む第１トランスと、
前記第１入力側巻線と並列に接続されるキャパシタである第１キャパシタと、
前記第１出力側巻線と並列に接続されるキャパシタである第２キャパシタと、
を含む請求項１または請求項２に記載の合成回路。
前記合成信号が入力される第１入力側巻線と、前記第１入力側巻線と電磁界結合される第１出力側巻線と、を含む第１トランスと、
前記第１入力側巻線と並列に接続されるキャパシタである第１キャパシタと、
前記第１出力側巻線と並列に接続されるキャパシタである第２キャパシタと、
を含む請求項１または請求項２に記載の合成回路。
【請求項6】
前記キャリア増幅回路は、第１キャリア増幅器と第２キャリア増幅器とで差動増幅回路を形成する、
請求項１から請求項５のいずれか一項に記載の合成回路。
請求項１から請求項５のいずれか一項に記載の合成回路。
【請求項7】
前記ピーク増幅回路は、第１ピーク増幅器と第２ピーク増幅器とで差動増幅回路を形成する、
請求項６に記載の合成回路。
請求項６に記載の合成回路。
【請求項8】
前記合成部は、
前記第１キャリア増幅器及び前記第２キャリア増幅器のそれぞれの出力端子と電気的に接続される第１変換器であって、前記第１キャリア増幅器及び前記第２キャリア増幅器の出力側のインピーダンスを変換する第１変換器と、
前記第１ピーク増幅器及び前記第２ピーク増幅器のそれぞれの出力端子と電気的に接続される第２変換器であって、前記第１ピーク増幅器及び前記第２ピーク増幅器の出力側のインピーダンスを変換する第２変換器と、を含む、請求項７に記載の合成回路。
前記第１キャリア増幅器及び前記第２キャリア増幅器のそれぞれの出力端子と電気的に接続される第１変換器であって、前記第１キャリア増幅器及び前記第２キャリア増幅器の出力側のインピーダンスを変換する第１変換器と、
前記第１ピーク増幅器及び前記第２ピーク増幅器のそれぞれの出力端子と電気的に接続される第２変換器であって、前記第１ピーク増幅器及び前記第２ピーク増幅器の出力側のインピーダンスを変換する第２変換器と、を含む、請求項７に記載の合成回路。
【請求項9】
前記第１変換器は、
一端が前記第１キャリア増幅器と電気的に接続され、他端が前記第２キャリア増幅器と電気的に接続される第２入力側巻線と、前記第２入力側巻線と電磁界結合される第２出力側巻線と、を含む第２トランスと、
前記第２入力側巻線と電気的に並列に接続されるキャパシタである第３キャパシタと、
前記第２出力側巻線と前記整合部との間に電気的に直列に接続されるキャパシタである第４キャパシタとを含む、
請求項８に記載の合成回路。
一端が前記第１キャリア増幅器と電気的に接続され、他端が前記第２キャリア増幅器と電気的に接続される第２入力側巻線と、前記第２入力側巻線と電磁界結合される第２出力側巻線と、を含む第２トランスと、
前記第２入力側巻線と電気的に並列に接続されるキャパシタである第３キャパシタと、
前記第２出力側巻線と前記整合部との間に電気的に直列に接続されるキャパシタである第４キャパシタとを含む、
請求項８に記載の合成回路。
【請求項10】
前記第２変換器は、
一端が前記第１ピーク増幅器と電気的に接続され、他端が前記第２ピーク増幅器と電気的に接続される第３入力側巻線と、前記第３入力側巻線と電磁界結合される第３出力側巻線と、を含む第３トランスと、
前記第３入力側巻線と電気的に並列に接続されるキャパシタである第５キャパシタと、
前記第３出力側巻線と電気的に並列に接続されるキャパシタである第６キャパシタとを含む、
請求項９に記載の合成回路。
一端が前記第１ピーク増幅器と電気的に接続され、他端が前記第２ピーク増幅器と電気的に接続される第３入力側巻線と、前記第３入力側巻線と電磁界結合される第３出力側巻線と、を含む第３トランスと、
前記第３入力側巻線と電気的に並列に接続されるキャパシタである第５キャパシタと、
前記第３出力側巻線と電気的に並列に接続されるキャパシタである第６キャパシタとを含む、
請求項９に記載の合成回路。
【請求項11】
前記第２出力側巻線の一端が前記第４キャパシタを通じて前記整合部と電気的に直列に接続される前記合成回路であって、
前記第２出力側巻線の他端と、前記第３出力側巻線の一端との間に電気的に直列に接続される第７キャパシタをさらに備える、
請求項１０に記載の合成回路。
前記第２出力側巻線の他端と、前記第３出力側巻線の一端との間に電気的に直列に接続される第７キャパシタをさらに備える、
請求項１０に記載の合成回路。
【請求項12】
前記第３出力側巻線の他端と基準電位との間に電気的に直列に接続される第８キャパシタをさらに備える、
請求項１１に記載の合成回路。
請求項１１に記載の合成回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、合成回路に関する。
【背景技術】
【0002】
ドハティ増幅器は、高効率な電力増幅器（パワーアンプ）である。ドハティ増幅器は、一般的に、入力信号の電力レベルにかかわらず動作するキャリア増幅器と、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピーク増幅器とが並列に接続されている。そして、入力信号の電力レベルが大きい場合、キャリア増幅器が飽和出力電力レベルで飽和を維持しながら動作する。すなわち、キャリア増幅器のみが増幅動作しているバックオフ状態では、キャリア増幅器のみが動作するのでピーク増幅器が不要な電流を消費せず効率が高くなる。また、ピーク増幅器が動作をする最小の電力から飽和状態になるまでの入力電力の範囲で、キャリア増幅器のインピーダンスが半分に低下する負荷変調の効果がある。キャリア増幅器の飽和出力電力は負荷インピーダンスに反比例するという性質から、負荷変調の効果によってキャリア増幅器の飽和電力はピーク増幅器の出力の出力電力増加に伴い増加する。言い換えると、ピーク増幅器が動作をしている電力範囲においては、キャリア増幅器が常に飽和電力に近いところで動作をしており高効率に動作をしているといえる。つまり、負荷変調の効果はドハティ増幅器の高効率動作を得るために重要な効果である。
【0003】
また、ドハティ増幅器は、キャリア増幅器の出力とピーク増幅器の出力とを合成する合成器を要する。当該合成器には、１／４波長線路が用いられるところ、１／４波長線路は小型化や広帯域特性を得るのに不向きである。そこで、１／４波長線路を用いないドハティ増幅器が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２１－１９２４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に記載の電力増幅回路の合成回路は、１／４波長線路を用いず、トランスを二つ用いて構成されている。これにより、ドハティ増幅器の小型化や広帯域特性を得ることができる。しかし、技術進歩に応じて更なる広帯域化が求められている。
【0006】
そこで、本開示は、ドハティ増幅器において、１／４波長線路を用いずにより広帯域な合成回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一側面に係る合成回路は、入力信号から分配された第１分配信号が増幅されてキャリア増幅回路から出力される第１信号と、前記入力信号から分配された第２分配信号が増幅されてピーク増幅回路から出力される第２信号と、を合成して合成信号を出力する合成部と、前記合成部と直列に接続される、前記合成信号が入力される整合部であって、前記入力信号の周波数の増加に伴うインピーダンスの虚部の変動係数が負の値を示し、前記合成部と負荷との間でインピーダンスを整合する整合部と、備える。
【発明の効果】
【0008】
本開示によれば、ドハティ増幅器において、１／４波長線路を用いずにより広帯域な合成回路を提供することができる。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係る電力増幅回路の構成の概略を示す図である。
【図2】整合部の構成の一例を示す図である。
【図3】整合部の構成の一例を示す図である。
【図4】整合部の構成の一例を示す図である。
【図5】比帯域が「０．４９１」未満のときの近似直線と、比帯域が「０．４９１」のときの近似直線を示すグラフである。
【図6】変動係数Ａ及び変動係数Ｂと、比帯域との関係を示すテーブルである。
【図7】周波数範囲におけるインピーダンスＺLの実部のシミュレーション結果に対する近似直線を示すグラフである。
【図8】周波数範囲におけるインピーダンスＺLの虚部のシミュレーション結果に対する近似直線を示すグラフである。
【図9】従来電力増幅回路のリターンロスと周波数との関係を示すグラフである。
【図10】電力増幅回路のリターンロスと周波数との関係を示すグラフである。
【図11】第２実施形態に係る電力増幅回路の構成の一例を示す図である。
【図12】周波数範囲におけるインピーダンスＺLの実部のシミュレーション結果に対する近似直線を示すグラフである。
【図13】周波数範囲におけるインピーダンスＺLの虚部のシミュレーション結果に対する近似直線を示すグラフである。
【図14】第２実施形態に係る電力増幅回路のリターンロスと周波数との関係を示すグラフである。
【発明を実施するための形態】
【0010】
【0011】
電力増幅回路１００は、例えば、携帯電話機に搭載され、基地局に送信する信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）－ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ－ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ－Ａｄｖａｎｃｅｄ、ＬＴＥ－Ａｄｖａｎｃｅｄ Ｐｒｏなどの通信規格の信号の電力を増幅することができる。なお、電力増幅回路１００が増幅する信号の通信規格はこれらに限られない。
【0012】
電力増幅回路１００は、例えば、ドハティ増幅回路を形成し、入力端子１０１から入力される入力信号ＲＦｉｎを増幅して出力信号ＲＦｏｕｔを出力する。入力信号ＲＦｉｎは無線周波数（ＲＦ：Ｒａｄｉｏ－Ｆｒｅｑｕｅｎｃｙ）信号であり、入力信号ＲＦｉｎの周波数は、例えば数ＧＨｚ程度である。
【0013】
図１に示すように、電力増幅回路１００は、例えば、分配器１１０と、キャリア増幅回路１２０と、ピーク増幅回路１３０と、合成回路１４０とを含む。以下に、各構成要素について説明する。
【0014】
分配器１１０は、例えば、入力信号ＲＦｉｎを、信号ＲＦ１と、信号ＲＦ１より位相が略９０度進んだ信号ＲＦ２とに分配する。略９０度とは例えば、４５度から１３５度の位相を含む。なお、本実施形態においては、一例として、キャリア増幅回路１２０及びピーク増幅回路１３０が差動増幅回路であるため、信号ＲＦ１，ＲＦ２はさらに、それぞれ位相が略１８０度異なる２つの入力信号に分配される。略１８０度とは例えば、１３５度から２２５度の位相を含む。
【0015】
キャリア増幅回路１２０は、信号ＲＦ１を増幅し、増幅信号を出力する。キャリア増幅回路１２０は、例えば、キャリア増幅器１２１と、キャリア増幅器１２２とを含み、差動増幅回路を構成していてもよい。なお、キャリア増幅回路１２０は、シングルの増幅器で構成されていてもよい。以下、一例として、キャリア増幅回路１２０が差動増幅回路であるとして説明する。
【0016】
ピーク増幅回路１３０は、入力される信号ＲＦ２を増幅し、増幅信号を出力する。ピーク増幅回路１３０は、例えば、ピーク増幅器１３１と、ピーク増幅器１３２とを含み、差動増幅回路を構成していてもよい。なお、ピーク増幅回路１３０は、シングルの増幅器で構成されていてもよい。以下、一例として、ピーク増幅回路１３０が差動増幅回路であるとして説明する。なお、ピーク増幅回路１３０は、複数が直列に接続されて構成されていてもよい。
【0017】
差動増幅回路は、対をなす二つの増幅器を備え、当該二つの増幅器の各々に入力される同振幅逆位相の信号の電位差を増幅して出力する。したがって、２つの増幅素子の各々に同振幅同位相の信号（例えば、ノイズ等）が同時に入力される場合、当該同振幅同位相の信号は打ち消される。すなわち、キャリア増幅回路１２０及びピーク増幅回路１３０に差動増幅器を用いることにより、ノイズや入力信号の高調波の発生を抑制することができる。
【0018】
なお、差動増幅器が備える増幅素子は特に限定されないが、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒｎｓｉｓｔｏｒ）等のバイポーラトランジスタ、又はＭＯＳＦＥＴ（Ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電界効果トランジスタであってもよい。
【0019】
電力増幅回路１００では、一例として、キャリア増幅回路１２０はＡＢ級動作し、ピーク増幅回路１３０はＣ級動作する。すなわち、キャリア増幅回路１２０は、入力信号ＲＦｉｎの電力レベルにかかわらず、電力レベルがゼロ（第１レベル）以上の領域で動作する。ピーク増幅回路１３０は、入力信号ＲＦｉｎの電圧レベルが、最大レベルＶｍａｘから所定レベル低いレベルであるバックオフ以上の領域で動作する。なお、ピーク増幅回路１３０は例えば、キャリア増幅回路１２０とは異なるバイアスレベルでＡＢ級動作する増幅回路であってもよい。
【0020】
このように、入力信号の電力レベルに応じて２つの増幅器の動作を組み合わせることにより、キャリア増幅回路１２０が飽和出力で動作する領域が広がる。従って、一つの増幅回路のみから構成される電力増幅回路に比べて、電力効率が向上する。
【0021】
合成回路１４０は、例えば、合成部１４１と、整合部１４２と、キャパシタ１４３と、キャパシタ１４４とを含む。なお、合成回路１４０は、キャリア増幅回路１２０、ピーク増幅回路１３０及び負荷Ｒと電気的に直列に接続される。
【0022】
合成部１４１は、例えば、キャリア増幅回路１２０から出力される増幅信号と、ピーク増幅回路１３０から出力される増幅信号とを合成して合成信号を出力する。合成部１４１は、例えば、変換器１４１ａと、変換器１４１ｂとを含む。
【0023】
変換器１４１ａは、キャリア増幅回路１２０の出力端子に電気的に接続される。変換器１４１ｂは、ピーク増幅回路１３０の出力端子に電気的に接続される。変換器１４１ａ，１４１ｂは、例えば、各増幅回路１２０，１３０に関する特性（インピーダンスや位相等）を変換するとともに、増幅された電力を負荷Ｒに伝達する。
【0024】
変換器１４１ａ，１４１ｂによって、各増幅回路１２０，１３０を構成する増幅素子に関する特性（インピーダンスや位相等）を実質的に変換させることで、各増幅回路１２０，１３０を負荷Ｒ側から見たときに、各増幅回路１２０，１３０を電流源とみなせるか電圧源とみなせるかが調整される。なお、各増幅回路１２０，１３０を電流源とみなせるか電圧源とみなせるかは、各増幅回路１２０，１３０の出力インピーダンスの絶対値の相対的な比較で決定される。ここで、出力インピーダンスは、各増幅回路１２０，１３０のトランジスタにアイドル電流を流さない状態でバイアスしたときに、負荷Ｒ側から測定した進行波と反射波とから求まる反射係数に基づき算出されてもよい。
【0025】
電力増幅回路１００では、変換器１４１ａによってキャリア増幅回路１２０側が電流源とみなせるように、変換器１４１ｂによってピーク増幅回路１３０側が電圧源とみなせるように構成される。すなわち、変換器１４１ａ及び変換器１４１ｂは、キャリア増幅回路１２０の出力側（変換器１４１ａの出力側）のインピーダンスの絶対値を、ピーク増幅回路１３０の出力側（変換器１４１ｂの出力側）のインピーダンスの絶対値よりも大きくする。
【0026】
ここで、変換器１４１ａ及び変換器１４１ｂの構成の一例について説明する。
【0027】
変換器１４１ａは、例えば、第１トランス１４１１と、第１キャパシタ１４１２、第２キャパシタ１４１３を含む。
【0028】
第１トランス１４１１は、例えば、入力側巻線１４１１ａと出力側巻線１４１１ｂとを含む巻線トランスであり、入力側巻線１４１１ａに入力された信号を出力側巻線１４１１ｂに伝搬する。具体的には、第１トランス１４１１は、入力側巻線１４１１ａにキャリア増幅回路１２０から出力される増幅信号ＲＦ１１（電流Ｉａ）が入力され、出力側巻線１４１１ｂから出力する。なお、第１トランス１４１１は、入力側巻線１４１１ａ及び出力側巻線１４１１ｂの巻線比を調整することにより、インピーダンス整合の機能を兼ねることができる。
【0029】
第１キャパシタ１４１２は、例えば入力側巻線１４１１ａと並列に接続される。第２キャパシタ１４１３は、例えば出力側巻線１４１１ｂと直接に接続される。第１キャパシタ１４１２及び第２キャパシタ１４１３は、例えば、第１トランス１４１１の寄生インダクタンスの影響を考慮した場合の、第１トランス１４１１のインピーダンス整合のために設けられる。なお、第１キャパシタ１４１２は、キャリア増幅回路１２０に寄生する容量で代替えすることもできるため、省略されてもよい。
【0030】
変換器１４１ｂは、例えば、第２トランス１４１４、第３キャパシタ１４１５、第４キャパシタ１４１６を含む。第２トランス１４１４、第３キャパシタ１４１５及び第４キャパシタ１４１６のそれぞれは、第１トランス１４１１と、第１キャパシタ１４１２及び第２キャパシタ１４１３と同様であるためその説明を省略する。なお、変換器１４１ｂでは、変換器１４１ａの第２キャパシタ１４１３に替えて、第４キャパシタ１４１６を出力用巻線１４１１ｄと電気的に直列に接続する。
【0031】
電力増幅回路１００は、負荷Ｒ側からみたときの変換器１４１ａの出力インピーダンスは、負荷Ｒ側からみたときの変換器１４１ｂの出力インピーダンスよりも大きくなるよう構成される。したがって、電力増幅回路１００では、変換器１４１ａが相対的に電流源とみなされ、変換器１４１ｂが相対的に電圧源とみなされる。
【0032】
すなわち、電力増幅回路１００では、キャリア増幅回路１２０側を電流源とみなせ、ピーク増幅回路１３０側を電圧源とみなせることによって、負荷Ｒに流れる電流は電流源のみにより決定される。このため、電力増幅回路１００では、１／４波長線路を用いずに、キャリア増幅回路１２０における小信号状態から飽和状態への遷移に伴い、キャリア増幅回路１２０の増幅素子から見た出力インピーダンスを適切に半分まで減少できる。したがって、小型かつ広帯域にドハティ増幅器が実現できるとともに、その高い効率を実現できる。
【0033】
さらに言うと、電力増幅回路１００に差動の増幅器を用いることで、電源ノイズに対して強い回路を実現できる。また、バイアス回路が簡単になることや優れた線形性を示す回路を実現できる。
【0034】
なお、電力増幅回路１００は、例えば、初段（ドライバ段）が一つの増幅器により構成され、出力段（パワー段）において上述のドハティ増幅回路が設けられていてもよい。また、電力増幅回路１００は、出力段（パワー段）のキャリア増幅回路１２０とピーク増幅回路１３０のそれぞれに、初段（ドライバ段）となる増幅器が接続されていてもよい。
【0035】
整合部１４２は、負荷との間でインピーダンスを整合させる。整合部１４２は、インピーダンスの虚部が負の値を示す回路である。整合部１４２の一次側、変換器１４１ａの二次側及び変換器１４１ｂの二次側は、電気的に直列に接続される。整合部１４２の二次側は、負荷Ｒと電気的に接続される。
【0036】
キャパシタ１４３は、合成部１４１の特性を調整するためのキャパシタである。キャパシタ１４３の一端は、変換器１４１ａの出力側巻線１４１１ｂと電気的に接続される。キャパシタ１４３の他端は、変換器１４１ｂの出力側巻線１４１４ｂと電気的に接続される。すなわち、キャパシタ１４３は、変換器１４１ａと変換器１４１ｂとの間に電気的に直列に接続される。
【0037】
キャパシタ１４４は、合成部１４１の特性を調整するためのキャパシタである。キャパシタ１４４の一端は、変換器１４１ｂの出力側巻線１４１４ｂと電気的に接続される。キャパシタ１４４の他端は、整合部１４２と電気的に接続される。すなわち、キャパシタ１４３は、変換器１４１ｂと整合部１４２との間に電気的に直列に接続される。
【0038】
なお、合成回路１４０は、キャパシタ１４３及びキャパシタ１４４を有していなくてもよいし、キャパシタ１４３またはキャパシタ１４４のうちいずれかのみ有していてもよい。また、合成回路１４０は、キャパシタ１４３またはキャパシタ１４４のうちのいずれかに替えて接地を設けてもよい。これにより、広帯域化を図るとともに、回路を小型化できる。
【0039】
【0040】
図２に示すように、整合部１４２は、インダクタ１４２ａと、キャパシタ１４２ｂとで形成されるローパスフィルタであってもよい。インダクタ１４２ａの一端は第２キャパシタ１４１３を通じて出力側巻線１４１１ｂと電気的に接続される。インダクタ１４２ａの他端は負荷Ｒと電気的に接続される。キャパシタ１４２ｂは、負荷Ｒと電気的に並列に接続される。すなわち、図２に示す整合部１４２は、インピーダンスを大きく変換する回路である。なお、図３に示す整合部１４２は、一段のローパスフィルタであってもよく、多段のローパスフィルタであってもよい。これにより、簡易な構成によって、広帯域化を図ることができる。
【0041】
なお、図２において、インダクタ１４２ａのインダクタンスを調整することによって、第２キャパシタ１４１３を省略してもよい。これにより、回路を小型化できる。
【0042】
図３に示すように、整合部１４２は、インダクタ１４２ｃと、キャパシタ１４２ｄとで形成されるローパスフィルタであってもよい。インダクタ１４２ｃの一端は第２キャパシタ１４１３を通じて出力側巻線１４１１ｂと電気的に接続される。インダクタ１４２cの他端は負荷Ｒと電気的に接続される。キャパシタ１４２dは、インダクタ１４２ｃ及び負荷Ｒと電気的に並列に接続される。すなわち、図３に示す整合部１４２は、インピーダンスを小さく変換する回路である。なお、図３に示す整合部１４２は、一段のローパスフィルタであってもよく、多段のローパスフィルタであってもよい。これにより、簡易な構成によって、広帯域化を図ることができる。
【0043】
図４に示すように、整合部１４２は、インダクタ及びキャパシタで形成されるバンドパスフィルタであってもよい。バンドパスフィルタは、電力増幅回路１００が接続されるアンテナに設けられるものを利用してもよい。これにより、簡易な構成によって、回路の小型化を図りつつ、広帯域化を図ることができる。
【0044】
次に、図５から図１０を参照して、整合部１４２において入力信号ＲＦｉｎの周波数の増加に伴うインピーダンスの虚部の周波数変動（或いは、周波数変動の向きを示す変動係数）が負の値を示す、合成回路１４０のインピーダンスの周波数特性について説明する。
【0045】
電力増幅回路１００では、合成回路１４０において、入力信号ＲＦｉｎの周波数の増加に伴う合成部１４１のインピーダンスの周波数変動を打ち消すように、整合部１４２のインピーダンスの虚部の入力信号ＲＦｉｎの周波数の増加に伴う周波数変動（後述のインピーダンスＺLの虚部の入力信号ＲＦｉｎの周波数の増加に伴う周波数変動）が負の値を示す。すなわち、電力増幅回路１００では、合成回路１４０が、合成部１４１のインピーダンスの周波数変動と、合成部１４１の出力端子から負荷側を見たときのインピーダンスＺLの周波数変動とが打ち消しあうように構成される。電力増幅回路１００では、合成部１４１のインピーダンスの周波数変動を打ち消すことによって、合成部１４１の入力端子から見たインピーダンスの周波数変動を小さくできる。このため、入力信号ＲＦｉｎの周波数によるリターンロスの変動を小さくできる。これにより、電力増幅回路１００の広帯域化を実現できる。なお、リターンロスとは、例えば、キャリア増幅回路１２０及びピーク増幅回路１３０の出力端子Ｃ１～Ｃ４における電力損失である。なお、インピーダンスＺLの虚部の入力信号ＲＦｉｎの周波数の増加に伴う周波数変動、或いは、変動係数が負の値を示す場合とは、例えば、後述の変動係数Ｂが負の値である場合を含むが、これにかぎられない。
【0046】
電力増幅回路１００では、合成部１４１のインピーダンスの周波数変動とインピーダンスＺLの周波数変動とが打ち消しあうように、合成回路１４０のインピーダンスの周波数特性を設定する。まず、整合部１４２のインピーダンスの周波数特性を特定するために必要な、周波数範囲の定義、インピーダンスＺLの実部の周波数特性の近似方法について説明する。
【0047】
まず、周波数範囲について説明する。周波数範囲は、例えば、入力信号ＲＦｉｎの周波数を周波数ｆinとしたとき、以下の式（１）及び式（２）を満たす周波数ｆmaxと周波数ｆminとの間の範囲である。
【数1】
【数2】
【0048】
式（１）及び式（２）において、周波数ｆmax及び周波数ｆminは、周波数ｆinに対して任意に決められる周波数である。また、式（２）における「０．４９１」は、合成部１４１の変換器１４１ａ及び変換器１４１ｂの結合係数を最大（例えば「１」）と仮定したときの比帯域である。比帯域は、周波数範囲を入力信号ＲＦｉｎの周波数ｆinで割り算した値である。
【0049】
図５を参照して、式（２）のように比帯域を「０．４９１」未満とする条件とした理由について説明する。図５は、比帯域が「０．４９１」未満のときの近似直線と、比帯域が「０．４９１」のときの近似直線を示すグラフである。図５は、横軸を周波数ｆ、縦軸をインピーダンスＺLの実部Ｒｅ（ＺL）の値を示す。
【0050】
図５に示すように、実部の周波数変動を示すＬ0に対して、比帯域を「０．４９１」未満としたときの近似直線をＬ1で示し、比帯域を「０．４９１」としたときの近似直線をＬ2で示す。言い換えれば、Ｌ1は、式（２）の左辺を「０．４９１」未満としたときの、周波数に対するインピーダンスＺLの実部Ｒｅ（ＺL）の値の変動を近似した直線であり、Ｌ2は、式（２）の左辺を「０．４９１」としたときの、周波数に対するインピーダンスＺLの実部Ｒｅ（ＺL）の値の変動を近似した直線である。図５に示すように、比帯域が「０．４９１」未満の近似直線Ｌ1の傾きは、比帯域が「０．４９１」の近似直線Ｌ2の傾きよりも緩やかである。すなわち、比帯域が「０．４９１」未満のときに、実部の周波数変動を示す近似直線の傾き（後述の変動係数Ａ）が極めて小さくなるため、後述の図６から導き出される条件に該当しやすくなる。。よって、式（２）において、比帯域が「０．４９１」未満であることを条件とした。
【0051】
次に、インピーダンスＺLの実部の周波数特性の近似方法について説明する。入力信号ＲＦｉｎの周波数範囲を示す下限の周波数ｆminと上限の周波数ｆmaxのそれぞれのインピーダンスＺLの実部（周波数ｆminの信号ＲＦiｎと、周波数ｆmaxの信号ＲＦiｎとのそれぞれが電力増幅回路１００に伝送された場合におけるインピーダンスＺLの実部）をＲｅ｛ＺL（ｆmin）｝とＲｅ｛ＺL（ｆmax）｝とする。また、周波数ｆminと上限の周波数ｆmaxのそれぞれのインピーダンスＺLの虚部（周波数ｆminの信号ＲＦiｎと、周波数ｆmaxの信号ＲＦiｎとのそれぞれが電力増幅回路１００に伝送された場合におけるインピーダンスＺLの虚部）をＩｍ｛ＺL（ｆmin）｝とＩｍ｛ＺL（ｆmax）｝とする。この場合、式（３）によって実部の近似直線の傾きを示す変動係数Ａが求まり、式（４）によって虚部の近似直線の傾きを示す変動係数Ｂが求まる。すなわち、変動係数ＡはインピーダンスＺLの実部の周波数特性の傾きを示し、変動係数ＢはインピーダンスＺLの虚部の周波数特性の傾きを示す。
【数3】
【数4】
【0052】
なお、式（３）及び式（４）におけるＲinは入力信号ＲＦｉｎの周波数がｆinのときのインピーダンスＺLの実部Ｒｅ（ＺL）の値である。
【0053】
次に、電力増幅回路１００が広帯域化されるための、変動係数Ａ及び変動係数Ｂのそれぞれの値の範囲について説明する。以下、便宜上、本実施形態における整合部１４２を有していない回路を電力増幅回路１００との比較対象として従来電力増幅回路（不図示）とする。
【0054】
周波数特性の近似方法において、インピーダンスＺLの周波数特性における実部をＲｅ（ＺL）とし虚部をＩｍ（ＺL）とする。Ｒｅ（ＺL）とＩｍ（ＺL）とのそれぞれを式（５）と式（６）のように近似する。
【数5】
【数6】
【0055】
なお、ｆ0は合成回路１４０の設計中心周波数（設計時に周波数範囲の中心周波数であるｆｉｎとして設定する周波数）である。また、式（５）及び式（６）におけるＲ0は、周波数ｆ0のときのＲｅ（ＺL）である。
【0056】
ここで、図６を参照して、変動係数Ａ及び変動係数Ｂと、比帯域（周波数範囲を周波数ｆ0で割った割合）との関係について説明する。なお、当該比帯域は、ｆ0が設計時に設定する周波数であり、ｆinが実際に電力増幅回路１００に入力される入力信号ＲＦｉｎの周波数であるという点を除けば、式（２）で定義した「周波数範囲を入力信号ＲＦｉｎの周波数ｆinで割り算した値」である比帯域と同義である。図６は、変動係数Ａ及び変動係数Ｂと、比帯域との関係を示すテーブルである。なお、図６に示す比帯域は、一例として、変換器１４１ａ及び変換器１４１ｂの結合係数Ｋを「０．６５」としたときの値である。
【0057】
図６の（Ａ,Ｂ）が（０,０）のときの比帯域「１８．１」が、従来電力増幅回路における比帯域である。すなわち、電力増幅回路１００では、比帯域１８．１よりも大きい比帯域を示す変動係数Ａ及び変動係数Ｂであることが必要と評価できる。したがって、図６における変動係数Ａ及び変動係数Ｂの組み合わせは、図６の太枠の比帯域に対応する組み合わせとなる。
【0058】
すなわち、変動係数Ａについては、－１．０[ｎｏｎ－ｄｉｍ．]＜Ａ＜１．０[ｎｏｎ－ｄｉｍ．]の範囲で、且つ、変動係数Ｂについては、－１９．０[ｎｏｎ－ｄｉｍ．]＜Ｂ＜０．０[ｎｏｎ－ｄｉｍ．]の条件を満たす、変動係数Ａ及び変動係数Ｂの組み合わせのときに、従来電力増幅回路よりも広帯域化が図れる。
【0059】
言い換えると、電力増幅回路１００は、インピーダンスＺLの実部については周波数に対する変動が小さく、インピーダンスＺLの虚部については周波数に対してマイナスに変動する場合に広帯域化を図ることができる。すなわち、虚部の周波数変動が負である合成回路１４２が接続されると、広帯域化を図ることができる。
【0060】
以上より、電力増幅回路１００は、合成回路１４０が、式（１）及び式（２）を満たす周波数範囲（具体的には、式（１）及び式（２）を満たす下限の周波数ｆminと上限の周波数ｆmax）において、式（３）及び式（４）によって求められる変動係数Ａ及び変動係数Ｂが、－１．０[ｎｏｎ－ｄｉｍ．]＜Ａ＜１．０[ｎｏｎ－ｄｉｍ．]の範囲で、且つ、－１９．０[ｎｏｎ－ｄｉｍ．]＜Ｂ＜０．０[ｎｏｎ－ｄｉｍ．]の条件を満たすように構成される場合、従来電力増幅回路と比較して広帯域化が図れる。
【0061】
具体的に、図７、図８、図９、図１０を参照して、一例として、図１に示した電力増幅回路１００において、入力信号ＲＦｉｎの周波数ｆinを３．７５ＧＨｚとし、周波数範囲を、周波数ｆminを３．４１ＧＨｚとし、周波数ｆmaxを４．０９ＧＨｚとした場合、広帯域化を図ることができることについて説明する。ここで、当該周波数範囲は、（ｆmax－ｆmin）／ｆinが「０．１８」であるため、式（２）を満たす。
【0062】
図７は、周波数範囲におけるインピーダンスＺLの実部のシミュレーション結果に対する近似直線を示すグラフである。図７は、横軸を周波数を入力信号の周波数ｆinで割った値で示し、縦軸を、各周波数におけるインピーダンスＺLの実部Ｒｅ（ＺL）を合成回路１４０の設計中心周波数ｆ0のときのＲｅ（ＺL）であるＲ0で割った値で示す。
【0063】
図７の破線の近似直線Ｌ3で示されるように、インピーダンスＺLの実部の周波数特性は周波数が大きくなるにつれて直線的に大きくなる傾向を示している。なお、図７において、近似直線Ｌ3は、実線Ｌ4で示すシミュレーション結果の近似直線である。
【0064】
一方、図８は、周波数範囲におけるインピーダンスＺLの虚部のシミュレーション結果に対する近似直線を示すグラフである。図８は、横軸が所定の周波数を入力信号の周波数ｆinで割った値で示され、縦軸が所定の周波数におけるインピーダンスＺLの虚部Ｉｍ（ＺL）を合成回路１４０の設計中心周波数ｆ0のときのＲｅ（ＺL）であるＲ0で割った値で示される。
【0065】
図８の破線の近似直線Ｌ5で示されるように、インピーダンスＺLの虚部の周波数特性は周波数が大きくなるにつれて直線的に減少する傾向を示している。なお、図８において、近似直線Ｌ5は、実線Ｌ6で示すシミュレーション結果の近似直線である。
【0066】
式（３）及び式（４）に基づき当該周波数範囲についての変動係数Ａは「０．７９」となり、変動係数Ｂは「－０．６９」となる。すなわち、－１．０[ｎｏｎ－ｄｉｍ．]＜Ａ＜１．０[ｎｏｎ－ｄｉｍ．]の範囲で、且つ、－１９．０[ｎｏｎ－ｄｉｍ．]＜Ｂ＜０．０[ｎｏｎ－ｄｉｍ．]の条件を満たす。なお、[ｎｏｎ－ｄｉｍ．] とは、例えば無次元(単位なし)を示す。
【0067】
そして、図９、図１０を参照して、電力増幅回路１００のリターンロスと、従来電力増幅回路のリターンロスとを比較する。図９は、従来電力増幅回路のリターンロスと周波数との関係を示すグラフである。図１０は、電力増幅回路１００のリターンロスと周波数との関係を示すグラフである。図９、図１０は、縦軸がリターンロスで示され、横軸が周波数で示される。なお、変換器１４１ａ及び変換器１４１ｂの結合係数を「０．６５」とする。
【0068】
一般的に、ある周波数において電力増幅回路のリターンロスが「－２０．０ｄＢ」以下となる場合、当該周波数における電力増幅回路の最大出力電力の偏差が１ｄＢ以内に収まるため良好な特性の電力増幅回路が得られる。図９に示すように、従来電力増幅回路では、リターンロスが「－２０．０ｄＢ」以下となる周波数帯域が３．３４ＧＨｚから４．０２ＧＨｚである。一方、図１０に示すように、電力増幅回路１００では、リターンロスが「－２０．０ｄＢ」以下となる周波数帯域が３．２７ＧＨｚから４．０７ＧＨｚである。このように、電力増幅回路１００は、従来電力増幅回路と比較して広帯域化することができる。
【0069】
＝＝＝第２実施形態に係る電力増幅回路２００＝＝＝
次に、図１１を参照して、第２実施形態に係る電力増幅回路２００について説明する。図１１は、第２実施形態に係る電力増幅回路２００の構成の一例を示す図である。第２実施形態では、第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。
次に、図１１を参照して、第２実施形態に係る電力増幅回路２００について説明する。図１１は、第２実施形態に係る電力増幅回路２００の構成の一例を示す図である。第２実施形態では、第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。
【0070】
図１１に示すように、電力増幅回路２００は、電力増幅回路１００と比較して、整合部２４２が、トランス２４２ａ、キャパシタ２４２ｂ及びキャパシタ２４２ｃを含んで構成される。
【0071】
トランス２４２ａは、例えば、入力側巻線２４２ａ１と出力側巻線２４２ａ２とを含む巻線トランスであり、入力側巻線２４２ａ１に入力された信号を出力側巻線２４２ａ２に伝搬する。具体的には、トランス２４２ａは、入力側巻線２４２ａ１にキャリア増幅回路２２０から出力される増幅信号ＲＦ１１とピーク増幅回路２３０から出力される増幅信号ＲＦ２１とが合成された信号が入力され、出力側巻線２４２ａ２から出力する。
【0072】
キャパシタ２４２ｂは、例えば入力側巻線２４２ａ１と並列に接続される。キャパシタ２４２ｃは、例えば出力側巻線２４２ａ２と直接に接続される。キャパシタ２４２ｂ及びキャパシタ２４２ｃは、例えば、トランス２４２ａの寄生インダクタンスの影響を考慮した場合のトランス２４２ａのインピーダンス整合のために設けられる。
【0073】
電力増幅回路２００は、電力増幅回路１００よりの広帯域化を図ることができる。以下、具体的に、一例として、電力増幅回路２００がより広帯域化を図ることができることについて説明する。
【0074】
ここで、具体的に、図１２、図１３、図１４を参照して、一例として、電力増幅回路２００において、入力信号ＲＦｉｎの周波数ｆinを３．９０ＧＨｚとし、周波数範囲を、周波数ｆminを３．５０ＧＨｚとし、周波数ｆmaxを４．３０ＧＨｚとした場合について説明する。ここで、当該周波数範囲は、（ｆmax－ｆmin）／ｆinが「０．１８」であるため、式（２）を満たす。
【0075】
図１２は、周波数範囲におけるインピーダンスＺLの実部のシミュレーション結果に対する近似直線を示すグラフである。図１２は、横軸を周波数を入力信号の周波数ｆinで割った値で示し、縦軸を、周波数におけるインピーダンスＺLの実部Ｒｅ（ＺL）を合成回路１４０の設計中心周波数ｆ0のときのＲｅ（ＺL）であるＲ0で割った値で示す。
【0076】
図１２の破線の近似直線Ｌ7で示されるように、インピーダンスＺLの実部の周波数特性は周波数が大きくなってもほぼ変動がない。なお、図１２において、近似直線Ｌ7は、実線Ｌ8で示すシミュレーション結果の近似直線である。
【0077】
図１３は、周波数範囲におけるインピーダンスＺLの虚部のシミュレーション結果に対する近似直線を示すグラフである。図１３は、横軸が所定の周波数を入力信号の周波数ｆinで割った値で示され、縦軸が所定の周波数におけるインピーダンスＺLの虚部Ｉｍ（ＺL）を合成回路１４０の設計中心周波数ｆ0のときのＲｅ（ＺL）であるＲ0で割った値で示される。
【0078】
図１３の破線の近似直線Ｌ9で示されるように、インピーダンスＺLの虚部の周波数特性は周波数が大きくなるにつれて直線的に減少する傾向を示している。なお、図１３において、近似直線Ｌ9は、実線Ｌ10で示すシミュレーション結果の近似直線である。
【0079】
式（３）及び式（４）に基づき当該周波数範囲についての変動係数Ａは「－０．００８」となり、変動係数Ｂは「－２．５」となる。すなわち、－１．０[ｎｏｎ－ｄｉｍ．]＜Ａ＜１．０[ｎｏｎ－ｄｉｍ．]の範囲で、且つ、－１９．０[ｎｏｎ－ｄｉｍ．]＜Ｂ＜０．０[ｎｏｎ－ｄｉｍ．]の条件を満たす。
【0080】
そして、図１４を参照して、電力増幅回路２００のリターンロスについて説明する。図１４は、第２実施形態に係る電力増幅回路２００のリターンロスと周波数との関係を示すグラフである。図１４は、縦軸がリターンロスで示され、横軸が周波数で示される。なお、変換器２４１ａ及び変換器２４１ｂの結合係数を「０．６５」とする。
【0081】
図１４に示すように、電力増幅回路２００では、リターンロスが「－２０．０ｄＢ」以下となる周波数帯域が３．２７ＧＨｚから４．２２ＧＨｚである。このように、電力増幅回路１００は、電力増幅回路１００（周波数帯域が３．２７ＧＨｚから４．０７ＧＨｚ）及び従来電力増幅回路（周波数帯域が３．３４ＧＨｚから４．０２ＧＨｚ）と比較して広帯域化することができる。
【0082】
＝＝＝まとめ＝＝＝
本開示の例示的な実施形態に係る合成回路１４０は、入力信号ＲＦｉｎから分配された信号ＲＦ１（第１分配信号）が増幅されてキャリア増幅回路１２０から出力される増幅信号（第１信号）と、入力信号ＲＦｉｎから分配された信号ＲＦ２（第２分配信号）が増幅されてピーク増幅回路１３０から出力される増幅信号と、を合成して合成信号を出力する合成部１４１と、合成信号が入力されるように合成部１４１と直列に接続される整合部１４２であって、入力信号ＲＦｉｎの周波数の増加に伴うインピーダンスの虚部の変動係数Ｂが負の値を示し、合成部１４１と負荷との間のインピーダンスを整合させる整合部１４２と、を備える。これにより、ドハティ増幅器において、１／４波長線路を用いずにより広帯域化を図ることができる。
本開示の例示的な実施形態に係る合成回路１４０は、入力信号ＲＦｉｎから分配された信号ＲＦ１（第１分配信号）が増幅されてキャリア増幅回路１２０から出力される増幅信号（第１信号）と、入力信号ＲＦｉｎから分配された信号ＲＦ２（第２分配信号）が増幅されてピーク増幅回路１３０から出力される増幅信号と、を合成して合成信号を出力する合成部１４１と、合成信号が入力されるように合成部１４１と直列に接続される整合部１４２であって、入力信号ＲＦｉｎの周波数の増加に伴うインピーダンスの虚部の変動係数Ｂが負の値を示し、合成部１４１と負荷との間のインピーダンスを整合させる整合部１４２と、を備える。これにより、ドハティ増幅器において、１／４波長線路を用いずにより広帯域化を図ることができる。
【0083】
また、本開示の例示的な実施形態に係る合成回路１４０の整合部１４２は、入力信号ＲＦｉｎの周波数を第１周波数ｆinとしたときに、式（１）及び式（２）によって求められる、下限の周波数であるｆminを第２周波数ｆminと、上限の周波数であるｆmaxを第３周波数ｆmaxとし、合成部１４１の出力側から、負荷をみたときのインピーダンスをインピーダンスＺLとした場合、Ｒinを第１周波数ｆinでのインピーダンスの実部とし、第２周波数ｆminにおける前記インピーダンスＺLの実部をＲｅ｛ＺL（ｆmin）｝とし、第２周波数ｆminにおける前記インピーダンスＺLの虚部をＩｍ｛ＺL（ｆmin）｝とし、第３周波数ｆmaxにおける前記インピーダンスＺLの実部をＲｅ｛ＺL（ｆmax）｝とし、第３周波数ｆmaxにおける前記インピーダンスＺLの虚部をＩｍ｛ＺL（ｆmam）｝としたときに、式（３）及び式（４）によって求められる係数である、変動係数Ａと、変動係数Ｂとについて、式（５）及び式（６）の条件を満たす。これにより、ドハティ増幅器において、１／４波長線路を用いずにより広帯域化を図ることができる。
【0084】
また、本開示の例示的な実施形態に係る合成回路１４０の整合部１４２は、インダクタとキャパシタとを含むローパスフィルタ（図２及び図３を参照）を含む。これにより、簡易な構成によって、広帯域化を図ることができる。
【0085】
また、本開示の例示的な実施形態に係る合成回路１４０の整合部１４２は、一方の端子が合成部１４１と電気的に接続され、他方の端子が合成部１４１と反対側でアンテナ（不図示）と電気的に接続されるバンドパスフィルタ（図４を参照）を含む。これにより、簡易な構成によって、回路の小型化を図りつつ、広帯域化を図ることができる。
【0086】
また、本開示の例示的な実施形態に係る合成回路２４０の整合部２４２は、合成信号が入力される入力側巻線２４２ａ１（第１入力側巻線）と、入力側巻線２４２ａ１（第１入力側巻線）と電磁界結合される出力側巻線２４２ａ２（第１出力側巻線）と、を含むトランス２４２ａ（第１トランス）と、入力側巻線２４２ａ１（第１入力側巻線）と並列に接続されるキャパシタであるキャパシタ２４２ｂ（第１キャパシタ）と、出力側巻線２４２ａ２（第１出力側巻線）と並列に接続されるキャパシタであるキャパシタ２４２ｃ（第２キャパシタ）と、を含む。これにより、ドハティ増幅器において、１／４波長線路を用いずにより広帯域化を図ることができる。
【0087】
また、本開示の例示的な実施形態に係る電力増幅回路１００のキャリア増幅回路１２０は、キャリア増幅器１２１（第１キャリア増幅器）とキャリア増幅器１２２（第２キャリア増幅器）とで差動増幅回路を形成する。これにより、すなわち、キャリア増幅回路１２０に差動増幅器を用いることにより、ノイズや入力信号の高調波の発生を抑制することができる。
【0088】
また、本開示の例示的な実施形態に係る電力増幅回路１００のピーク増幅回路１３０は、ピーク増幅器１３１（第１ピーク増幅器）とピーク増幅器１３２（第２ピーク増幅器）とで差動増幅回路を形成する。これにより、ピーク増幅回路１３０に差動増幅器を用いることにより、ノイズや入力信号の高調波の発生を抑制することができる。
【0089】
また、本開示の例示的な実施形態に係る合成回路１４０の合成部１４１は、キャリア増幅器１２１（第１キャリア増幅器）及びキャリア増幅器１２２（第２キャリア増幅器）のそれぞれの出力端子と電気的に接続される変換器１４１ａ（第１変換器）であって、キャリア増幅器１２１（第１キャリア増幅器）及びキャリア増幅器１２２（第２キャリア増幅器）の出力側のインピーダンスを変換する変換器１４１ａ（第１変換器）と、ピーク増幅器１３１（第１ピーク増幅器）及びピーク増幅器１３２（第２ピーク増幅器）のそれぞれの出力端子と電気的に接続される変換器１４１ｂ（第２変換器）であって、ピーク増幅器１３１（第１ピーク増幅器）及びピーク増幅器１３２（第２ピーク増幅器）の出力側のインピーダンスを変換する変換器１４１ｂ（第２変換器）と、を含む。これにより、小型かつ広帯域にドハティ増幅器が実現できるとともに、その高い効率を実現できる。
【0090】
また、本開示の例示的な実施形態に係る合成回路１４０の変換器１４１ａ（第１変換器）は、一端がキャリア増幅器１２１（第１キャリア増幅器）と電気的に接続され、他端がキャリア増幅器１２２（第２キャリア増幅器）と電気的に接続される入力側巻線１４１１ａ（第２入力側巻線）と、入力側巻線１４１１ａ（第２入力側巻線）と電磁界結合される出力側巻線１４１１ｂ（第２出力側巻線）と、を含む第１トランス１４１１（第２トランス）と、入力側巻線１４１１ａ（第２入力側巻線）と電気的に並列に接続されるキャパシタである第１キャパシタ１４１２（第３キャパシタ）と、出力側巻線１４１１ｂ（第２出力側巻線）と整合部１４２との間に電気的に直列に接続されるキャパシタである第２キャパシタ１４１３（第４キャパシタ）とを含む。これにより、小型かつ広帯域にドハティ増幅器が実現できるとともに、その高い効率を実現できる。
【0091】
また、本開示の例示的な実施形態に係る合成回路１４０の変換器１４１ｂ（第２変換器）は、一端がピーク増幅器１３１（第１ピーク増幅器）と電気的に接続され、他端がピーク増幅器１３２（第２ピーク増幅器）と電気的に接続される入力側巻線１４１４ａ（第３入力側巻線）と、入力側巻線１４１４ａ（第３入力側巻線）と電磁界結合される出力側巻線１４１４ｂ（第３出力側巻線）と、を含む第２トランス１４１４（第３トランス）と、入力側巻線１４１４ａ（第３入力側巻線）と電気的に並列に接続されるキャパシタである第３キャパシタ１４１５（第５キャパシタ）と、出力側巻線１４１４ｂ（第３出力側巻線）と電気的に並列に接続されるキャパシタである第４キャパシタ１４１６（第６キャパシタ）とを含む。これにより、小型かつ広帯域にドハティ増幅器が実現できるとともに、その高い効率を実現できる。
【0092】
また、本開示の例示的な実施形態に係る合成回路１４０は、出力側巻線１４１１ｂ（第２出力側巻線）の一端が第２キャパシタ１４１３（第４キャパシタ）を通じて整合部１４２と電気的に直列に接続される。そして、合成回路１４０は、出力側巻線１４１１ｂ（第２出力側巻線）の他端と、出力側巻線１４１４ｂ（第３出力側巻線）の一端との間に電気的に直列に接続されるキャパシタ１４３（第７キャパシタ）をさらに備える。これにより、合成部１４１の特性を調整することができるため、より広帯域化を図ることができる。
【0093】
また、本開示の例示的な実施形態に係る合成回路１４０は、出力側巻線１４１４ｂ（第３出力側巻線）の他端と基準電位との間に電気的に直列に接続されるキャパシタ１４４（第８キャパシタ）（図２～図４を参照）をさらに備える。これにより、合成部１４１の特性を調整することができるため、より広帯域化を図ることができる。
【0094】
以上説明した実施形態は、本開示の理解を容易にするためのものであり、本開示を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更又は改良され得るとともに、本開示にはその等価物も含まれる。すなわち、実施形態に当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。実施形態が備える素子及びその配置などは、例示したものに限定されるわけではなく適宜変更することができる。
【符号の説明】
【0095】
１００，２００…電力増幅回路、１１０,２１０…分配器、１２０，２２０…キャリア増幅回路、１３０，２３０…ピーク増幅回路、１４０，２４０…合成回路、１４１，２４１…合成部、１４２,２４２…整合部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】