(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023151972
(43)【公開日】2023-10-16
(54)【発明の名称】制御装置および制御方法
(51)【国際特許分類】
H01H 47/00 20060101AFI20231005BHJP
H01H 47/22 20060101ALI20231005BHJP
H01H 9/54 20060101ALI20231005BHJP
【ＦＩ】
H01H47/00 G
H01H47/22 A
H01H9/54 H
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022061862
(22)【出願日】2022-04-01
(71)【出願人】
【識別番号】000002945
【氏名又は名称】オムロン株式会社
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100189555
【弁理士】
【氏名又は名称】徳山 英浩
(74)【代理人】
【識別番号】100091524
【弁理士】
【氏名又は名称】和田 充夫
(74)【代理人】
【識別番号】100172236
【弁理士】
【氏名又は名称】岩木 宣憲
(72)【発明者】
【氏名】長野 昌明
(72)【発明者】
【氏名】谷野 光平
(72)【発明者】
【氏名】渡邉 智紀
(72)【発明者】
【氏名】山田 智浩
【テーマコード（参考）】
5G034
5G057
【Ｆターム（参考）】
5G034AA20
5G034AD03
5G057AA12
5G057BB01
5G057BC04
5G057KK32
5G057RS10
5G057RT10
(57)【要約】
【課題】電源のリップルを抑制しつつ複数のリレーを制御可能な制御装置を提供すること。
【解決手段】制御装置が、駆動させる同一スペックのリレーの数を取得する取得部と、取得部で取得されたリレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部とを備える。出力部は、パルス電流のデューティ比と取得部で取得されたリレーの数とに基づいて、パルス電流の出力順が隣接するリレー間におけるパルス電流の出力タイミングの差を決定する。
【選択図】図７
【解決手段】制御装置が、駆動させる同一スペックのリレーの数を取得する取得部と、取得部で取得されたリレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部とを備える。出力部は、パルス電流のデューティ比と取得部で取得されたリレーの数とに基づいて、パルス電流の出力順が隣接するリレー間におけるパルス電流の出力タイミングの差を決定する。
【選択図】図７
【特許請求の範囲】
【請求項1】
駆動させる同一スペックのリレーの数を取得する取得部と、
前記取得部で取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部と
を備え、
前記出力部は、
前記パルス電流のデューティ比と前記取得部で取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する、制御装置。
前記取得部で取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部と
を備え、
前記出力部は、
前記パルス電流のデューティ比と前記取得部で取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する、制御装置。
【請求項2】
前記出力部は、
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００よりも小さい場合、下記式（１）：
λ／Ｂ 式（１）
［式（１）において、λは前記パルス電流の周期（ｍＳ）であり、Ｂは前記取得部で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する、請求項１に記載の制御装置。
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００よりも小さい場合、下記式（１）：
λ／Ｂ 式（１）
［式（１）において、λは前記パルス電流の周期（ｍＳ）であり、Ｂは前記取得部で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する、請求項１に記載の制御装置。
【請求項3】
前記出力部は、
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００である場合、下記式（２）：
λ×Ａ 式（２）
［式（２）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）である］
で規定される時間を前記出力タイミングの差として決定する、請求項１または２に記載の制御装置。
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００である場合、下記式（２）：
λ×Ａ 式（２）
［式（２）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）である］
で規定される時間を前記出力タイミングの差として決定する、請求項１または２に記載の制御装置。
【請求項4】
前記出力部は、
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００よりも大きい場合、下記式（３）：
λ／（Ａ×Ｂ×２） 式（３）
［式（３）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）であり、Ｂは前記取得部で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する、請求項１または２に記載の制御装置。
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００よりも大きい場合、下記式（３）：
λ／（Ａ×Ｂ×２） 式（３）
［式（３）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）であり、Ｂは前記取得部で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する、請求項１または２に記載の制御装置。
【請求項5】
前記出力部は、
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００よりも大きい場合、下記式（３）：
λ／（Ａ×Ｂ×２） 式（３）
［式（３）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）であり、Ｂは前記取得部で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する、請求項３に記載の制御装置。
前記パルス電流のデューティ比（％）と前記取得部で取得された前記リレーの数との積が１００よりも大きい場合、下記式（３）：
λ／（Ａ×Ｂ×２） 式（３）
［式（３）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）であり、Ｂは前記取得部で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する、請求項３に記載の制御装置。
【請求項6】
前記出力部は、
前記取得部で取得された前記リレーの数が閾値を超えた場合、前記取得部で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する、請求項２または５に記載の制御装置。
前記取得部で取得された前記リレーの数が閾値を超えた場合、前記取得部で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する、請求項２または５に記載の制御装置。
【請求項7】
前記出力部は、
前記取得部で取得された前記リレーの数が閾値を超えた場合、前記取得部で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する、請求項３に記載の制御装置。
前記取得部で取得された前記リレーの数が閾値を超えた場合、前記取得部で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する、請求項３に記載の制御装置。
【請求項8】
前記出力部は、
前記取得部で取得された前記リレーの数が閾値を超えた場合、前記取得部で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する、請求項４に記載の制御装置。
前記取得部で取得された前記リレーの数が閾値を超えた場合、前記取得部で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する、請求項４に記載の制御装置。
【請求項9】
駆動させる同一スペックのリレーの数を取得し、
取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力する、リレーの制御方法であって、
前記パルス電流のデューティ比と取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する、制御方法。
取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力する、リレーの制御方法であって、
前記パルス電流のデューティ比と取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する、制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、複数のリレーを制御可能な制御装置および制御方法に関する。
【背景技術】
【0002】
特許文献１には、１つのリレーを備えたリレー駆動回路が開示されている。特許文献１のリレー駆動回路では、リレーがスイッチング素子を含む、スイッチング素子の制御端子にパルス電圧が印加される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００６－１１４４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１のリレー駆動回路が複数のリレーを備え、全てのリレーのオンオフが同時に行われる場合、リレーの数に比例してリレーに供給される電流量が増加する。この場合、リレーに電流を供給する電源の充放電が大きくなり、電源のリップルが増大するおそれがある。
【0005】
本開示は、電源のリップルを抑制しつつ複数のリレーを制御可能な制御装置および制御方法を提供することにある。
【課題を解決するための手段】
【0006】
本開示の一態様の制御装置は、
駆動させる同一スペックのリレーの数を取得する取得部と、
前記取得部で取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部と
を備え、
前記出力部は、
前記パルス電流のデューティ比と前記取得部で取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
駆動させる同一スペックのリレーの数を取得する取得部と、
前記取得部で取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部と
を備え、
前記出力部は、
前記パルス電流のデューティ比と前記取得部で取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
【0007】
本開示の一態様の制御方法は、
駆動させる同一スペックのリレーの数を取得し、
取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力する、リレーの制御方法であって、
前記パルス電流のデューティ比と取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
駆動させる同一スペックのリレーの数を取得し、
取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力する、リレーの制御方法であって、
前記パルス電流のデューティ比と取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
【発明の効果】
【0008】
前記態様の制御装置によれば、電源のリップルを抑制しつつ複数のリレーを制御可能な制御装置を実現できる。
【0009】
前記態様の制御方法によれば、電源のリップルを抑制しつつ複数のリレーを制御可能な制御方法を実現できる。
【図面の簡単な説明】
【0010】
【図1】本開示の一実施形態の制御装置を備えた回路を示すブロック図。
【発明を実施するための形態】
【0011】
以下、本開示の一例を添付図面に従って説明する。以下の説明は、本質的に例示に過ぎず、本開示、その適用物、あるいは、その用途を制限することを意図するものではない。図面は模式的なものであり、各寸法の比率等は現実のものとは必ずしも合致していない。
【0012】
本開示の一実施形態の制御装置１００は、図１に示すように、複数の同一スペックのリレー１０を駆動させる回路１の一部を構成している。本実施形態では、回路１は、５台のリレー１０と、各リレー１０に電流を供給する電源２０と、５つのスイッチング素子３０と、５つのダイオードＤ１と、生成回路２００とを備える。各スイッチング素子３０は、対応する１つのリレー１０のコイル１１に直列に接続されている。各ダイオードＤ１は、対応する１つのリレー１０のコイル１１に逆並列に接続されている。制御装置１００は、駆動させるリレー１０に対応するスイッチング素子３０を制御して、駆動させるリレー１０のコイル１１に対してパルス電流を出力させる。
【0013】
各リレー１０は、コイル１１および接点１２を有している。例えば、接点１２は、コイル１１にパルス電流が入力されることでオフ状態からオン状態に切り替わる。各リレー１０は、任意のスペック（例えば、入力電圧、負荷電圧、最大負荷電流）のリレーで構成されている。電源２０は、例えば、バッテリーを含み、各スイッチング素子３０は、例えば、ｎｐｎトランジスタを含む。生成回路２００は、例えば、振幅が一定のパルス電圧を生成する。パルス電圧のパルス幅および振幅の大きさは、各リレー１０のコイル１１を流れる電流の最大値がリレー１０をオン状態にさせるのに必要な値以上の値となるように設定されている。
【0014】
制御装置１００は、図１に示すように、プロセッサ１０１、記憶装置１０２および通信装置１０３を含む。プロセッサ１０１は、ＣＰＵ、ＭＰＵ、ＧＰＵ、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ等を含む。記憶装置１０２は、例えば、内部記録媒体または外部記録媒体で構成されている。内部記録媒体は、不揮発メモリ等を含む。外部記録媒体は、ハードディスク（ＨＤＤ）、ソリッドステートドライブ（ＳＳＤ）、光ディスク装置等を含む。通信装置１０３は、例えば、サーバ等の外部装置との間でデータの送受信を行うための通信回路または通信モジュールで構成されている。
【0015】
制御装置１００は、取得部１１０および出力部１２０を備える。取得部１１０および出力部１２０は、例えば、プロセッサ１０１が記憶装置１０２に記憶されているプログラムを実行することにより実現される。
【0016】
取得部１１０は、駆動させる同一スペックのリレー１０の数を取得する。駆動させるリレー１０の数は、例えば、各スイッチング素子３０にパルス電流を出力させるときの回路１の電圧から取得してもよいし、ユーザ等により入力された駆動させるリレー１０に関するデータから取得してもよい。
【0017】
出力部１２０は、取得部１１０で取得されたリレー１０の数が複数（つまり、２以上）である場合、駆動させる複数のリレー１０の各々に対して、出力タイミングをずらしてパルス電流を出力させる。本実施形態では、出力部１２０は、各スイッチング素子３０に対して生成回路２００で生成されたパルス電圧を印加させ、対応するリレー１０のコイル１１にパルス電流を出力させる。
【0018】
出力部１２０は、パルス電流のデューティ比と取得部１１０で取得されたリレー１０の数とに基づいて、パルス電流の出力順が隣接するリレー１０間におけるパルス電流の出力タイミングの差を決定する。例えば、出力部１２０は、次に示す（Ａ）～（Ｂ）の少なくともいずれかの方法により、パルス電流の出力タイミングの差を決定する。
【0019】
（Ａ）出力部１２０は、パルス電流のデューティ比（％）と取得部１１０で取得されたリレー１０の数との積が１００よりも小さい場合、「式（１）：λ／Ｂ」で規定される時間をパルス電流の出力タイミングの差として決定する。λはパルス電流の周期（ｍＳ）であり、Ｂは取得部１１０で取得されたリレー１０の数である。
【0020】
λ＝１００ｍｓ、Ａ＝３０％、Ｂ＝２の場合、パルス電流のタイミングの差は、１００／２＝５０ｍｓとなる。この場合、図２に示すように、１台のリレー１０に対してパルス電流が出力され、いずれのリレー１０に対してもパルス電流が出力されないオンオフの狭間が存在している。つまり、電源２０のリップルは、１台のリレー１０にパルス電流が出力される場合のリップルに抑制される。
【0021】
（Ｂ）出力部１２０は、パルス電流のデューティ比（％）と取得部１１０で取得されたリレー１０の数との積が１００である場合、「式（２）：λ×Ａ」で規定される時間をパルス電流の出力タイミングの差として決定する。Ａはパルス電流のデューティ比（％）である。
【0022】
λ＝１００ｍｓ、Ａ＝２０％、Ｂ＝５場の合、パルス電流のタイミングの差は、１００×０．２＝２０ｍｓとなる。この場合、図３に示すように、常時１台のリレー１０に対してパルス電流が出力されている。つまり、電源２０のリップルは、１台のリレー１０にパルス電流が出力される場合のリップルよりも抑制される。
【0023】
（Ｃ）出力部１２０は、パルス電流のデューティ比（％）と取得部１１０で取得されたリレー１０の数との積が１００よりも大きい場合、「式（３）：λ／（Ａ×Ｂ×２）」で規定される時間をパルス電流の出力タイミングの差として決定する。
【0024】
λ＝１００ｍｓ、Ａ＝２５％、Ｂ＝５の場合、パルス電流のタイミングの差は、１００／（０．２５×５×２）＝２５ｍｓとなる。この場合、図４に示すように、常時１台または２台のリレー１０に対して同時にパルス電流が出力される。つまり、電源２０のリップルは、１台のリレー１０にパルス電流が出力される場合のリップルに抑制される。
【0025】
λ＝１００ｍｓ、Ａ＝５０％、Ｂ＝４の場合、パルス電流のタイミングの差は、１００／（０．５×４×２）＝２５ｍｓとなる。この場合、図５に示すように、２台のリレー１０に対してパルス電流が出力され、３台以上のリレー１０に対してパルス電流が同時に出力されない。つまり、電源２０のリップルは、１台のリレー１０にパルス電流が出力される場合のリップルよりも抑制される。
【0026】
λ＝１００ｍｓ、Ａ＝５０％、Ｂ＝５の場合、パルス電流のタイミングの差は、１００／（０．５×５×２）２０ｍｓとなる。この場合、図６に示すように、２台または３台のリレー１０に対して同時にパルス電流が出力される。つまり、電源２０のリップルは、１台のリレー１０にパルス電流が出力される場合のリップルに抑制される。
【0027】
出力部１２０は、取得部１１０で取得されたリレー１０の数が閾値を超えた場合、取得部１１０で取得されたリレー１０の数が閾値であるとして、出力タイミングをずらす量を決定する。閾値を超えた部分のリレー１０については、閾値内のいずれかのリレー１０であるとみなされる。
【0028】
例えば、閾値が８台であり、Ｂ＝１３である場合、出力部１２０は、Ｂ＝８であるとみなしてパルス電流のタイミングの差を決定する。閾値を超えた部分のリレー１０、つまり、９台目から１３台目のリレー１０については、それぞれ閾値内のいずれかのリレー１０であるとみなされる。つまり、出力部１２０は、１台目から５台目のリレー１０がそれぞれ２台ずつあり、６台目から８台目のリレー１０がそれぞれ１台ずつあるとして、パルス電流を出力させる。これにより、電源２０のリップルは、最大でも１台のリレー１０にパルス電流が出力される場合のリップルに抑制される。
【0029】
閾値は、任意に設定することができる。パルス電流の周期の大きさ等を考慮して、パルス電流の周期の細分化が困難にならないように閾値を設定するのが好ましい。
【0030】
図７を参照して、制御装置１００を用いたリレー１０の制御方法の一例を説明する。以下に説明するリレー１０の制御方法は、例えば、プロセッサ１０１が所定のプログラムを実行することで実施される。
【0031】
図７に示すように、出力タイミング決定処理が開始されると、取得部１１０が、駆動させるリレー１０の数を取得する（ステップＳ１）。
【0032】
駆動させるリレー１０の数が取得されると、出力部１２０は、取得されたリレー１０の数が２以上であるか否かを判定する（ステップＳ２）。
【0033】
取得されたリレー１０の数が２以上であると判定された場合、出力部１２０は、パルス電流のデューティ比と取得されたリレー１０の数とに基づいて、パルス電流の出力順が隣接するリレー１０間におけるパルス電流の出力タイミングの差を決定する（ステップS３）。
【0034】
取得されたリレー１０の数が２以上である場合、出力部１２０は、ステップＳ３で決定されたパルス電流の出力タイミングの差に基づいて、駆動させる複数のリレー１０の各々に対して、出力タイミングをずらしてパルス電流を出力させ（ステップＳ４）、パルス電流出力処理が終了する。ステップＳ２で取得されたリレー１０の数が２以上であると判定されなかった場合、出力部１２０は、駆動させる１つのリレー１０に対して、予め設定されたデューティ比のパルス電流を出力させ（ステップＳ４）、パルス電流出力処理が終了する。
【0035】
制御装置１００は、次のような効果を発揮できる。
【0036】
制御装置１００は、駆動させる同一スペックのリレー１０の数を取得する取得部１１０と、取得部１１０で取得されたリレー１０の数が複数である場合、駆動させる複数のリレー１０の各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部１２０とを備える。出力部１２０は、パルス電流のデューティ比と取得部１１０で取得されたリレー１０の数とに基づいて、パルス電流の出力順が隣接するリレー１０間におけるパルス電流の出力タイミングの差を決定する。このような構成により、電源２０のリップルが、最大でも１台のリレー１０にパルス電流が出力される場合のリップルに抑制される。その結果、電源２０のリップルを抑制しつつ複数のリレー１０を制御可能な制御装置１００を実現できる。
【0037】
制御装置１００は、次に示す複数の構成のいずれか１つまたは複数の構成を任意に採用できる。つまり、次に示す複数の構成のいずれか１つまたは複数の構成は、前記実施形態に含まれていた場合は任意に削除でき、前記実施形態に含まれていない場合は任意に付加することができる。このような構成を採用することにより、電源２０のリップルをより確実に抑制しつつ複数のリレー１０を制御可能な制御装置１００を実現できる。
【0038】
出力部１２０は、パルス電流のデューティ比（％）と取得部１１０で取得されたリレー１０の数との積が１００よりも小さい場合、式（１）：λ／Ｂ［式（１）において、λはパルス電流の周期（ｍＳ）であり、Ｂは取得部１１０で取得されたリレー１０の数である］で規定される時間をパルス電流の出力タイミングの差として決定する。
【0039】
出力部１２０は、パルス電流のデューティ比（％）と取得部１１０で取得されたリレー１０の数との積が１００である場合、式（２）：λ×Ａ［式（２）において、λはパルス電流の周期（ｍＳ）であり、Ａはパルス電流のデューティ比（％）である］で規定される時間をパルス電流の出力タイミングの差として決定する。
【0040】
出力部１２０は、パルス電流のデューティ比（％）と取得部１１０で取得されたリレー１０の数との積が１００よりも大きい場合、式（３）：λ／（Ａ×Ｂ×２）［式（３）において、λはパルス電流の周期（ｍＳ）であり、Ａはパルス電流のデューティ比（％）であり、Ｂは取得部１１０で取得されたリレー１０の数である］で規定される時間をパルス電流の出力タイミングの差として決定する。
【0041】
出力部１２０は、取得部１１０で取得されたリレー１０の数が閾値を超えた場合、取得部１１０で取得されたリレー１０の数が閾値であるとして、パルス電流の出力タイミングの差を決定する。
【0042】
制御方法は、次のような効果を発揮できる。
【0043】
駆動させる同一スペックのリレー１０の数を取得し、取得されたリレー１０の数が複数である場合、駆動させる複数のリレー１０の各々に対して、出力タイミングをずらしてパルス電流を出力する制御方法であって、パルス電流のデューティ比と取得されたリレー１０の数とに基づいて、パルス電流の出力順が隣接するリレー１０間におけるパルス電流の出力タイミングの差を決定する。このような構成により、電源２０のリップルが、最大でも１台のリレー１０にパルス電流が出力される場合のリップルに抑制される。その結果、電源２０のリップルを抑制しつつ複数のリレー１０を制御可能な制御方法を実現できる。
【0044】
制御装置１００は、次のように構成することもできる。
【0045】
パルス電流の出力順が隣接するリレー１０間におけるパルス電流の出力タイミングの差は、パルス電流のデューティ比と取得されたリレー１０の数とに基づく任意の方法で決定することができる。
【0046】
制御装置１００は、回路１に限らず、複数の同一スペックのリレー１０をパルス電流により駆動させる任意の構成の回路に適用できる。
【0047】
本開示は、コンピュータに前記制御方法を実行させるためのプログラムを含む。
【0048】
以上、図面を参照して本開示における種々の実施形態を詳細に説明したが、最後に、本開示の種々の態様について説明する。なお、以下の説明では、一例として、参照符号も添えて記載する。
【0049】
本開示の第１態様の制御装置１００は、
駆動させる同一スペックのリレーの数を取得する取得部１１０と、
前記取得部１１０で取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部１２０と
を備え、
前記出力部１２０は、
前記パルス電流のデューティ比と前記取得部１１０で取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
駆動させる同一スペックのリレーの数を取得する取得部１１０と、
前記取得部１１０で取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力させる出力部１２０と
を備え、
前記出力部１２０は、
前記パルス電流のデューティ比と前記取得部１１０で取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
【0050】
本開示の第２態様の制御装置１００は、
前記出力部１２０は、
前記パルス電流のデューティ比（％）と前記取得部１１０で取得された前記リレーの数との積が１００よりも小さい場合、下記式（１）：
λ／Ｂ 式（１）
［式（１）において、λは前記パルス電流の周期（ｍＳ）であり、Ｂは前記取得部１１０で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する。
前記出力部１２０は、
前記パルス電流のデューティ比（％）と前記取得部１１０で取得された前記リレーの数との積が１００よりも小さい場合、下記式（１）：
λ／Ｂ 式（１）
［式（１）において、λは前記パルス電流の周期（ｍＳ）であり、Ｂは前記取得部１１０で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する。
【0051】
本開示の第３態様の制御装置１００は、
前記出力部１２０は、
前記パルス電流のデューティ比（％）と前記取得部１１０で取得された前記リレーの数との積が１００である場合、下記式（２）：
λ×Ａ 式（２）
［式（２）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）である］
で規定される時間を前記出力タイミングの差として決定する。
前記出力部１２０は、
前記パルス電流のデューティ比（％）と前記取得部１１０で取得された前記リレーの数との積が１００である場合、下記式（２）：
λ×Ａ 式（２）
［式（２）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）である］
で規定される時間を前記出力タイミングの差として決定する。
【0052】
本開示の第４態様の制御装置１００は、
前記出力部１２０は、
前記パルス電流のデューティ比（％）と前記取得部１１０で取得された前記リレーの数との積が１００よりも大きい場合、下記式（３）：
λ／（Ａ×Ｂ×２） 式（３）
［式（３）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）であり、Ｂは前記取得部１１０で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する。
前記出力部１２０は、
前記パルス電流のデューティ比（％）と前記取得部１１０で取得された前記リレーの数との積が１００よりも大きい場合、下記式（３）：
λ／（Ａ×Ｂ×２） 式（３）
［式（３）において、λは前記パルス電流の周期（ｍＳ）であり、Ａは前記パルス電流のデューティ比（％）であり、Ｂは前記取得部１１０で取得された前記リレーの数である］
で規定される時間を前記出力タイミングの差として決定する。
【0053】
本開示の第５態様の制御装置１００は、
前記出力部１２０は、
前記取得部１１０で取得された前記リレーの数が閾値を超えた場合、前記取得部１１０で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する。
前記出力部１２０は、
前記取得部１１０で取得された前記リレーの数が閾値を超えた場合、前記取得部１１０で取得された前記リレーの数が前記閾値であるとして、前記出力タイミングの差を決定する。
【0054】
本開示の第６態様の制御方法は、
駆動させる同一スペックのリレーの数を取得し、
取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力する、リレーの制御方法であって、
前記パルス電流のデューティ比と取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
駆動させる同一スペックのリレーの数を取得し、
取得された前記リレーの数が複数である場合、駆動させる複数の前記リレーの各々に対して、出力タイミングをずらしてパルス電流を出力する、リレーの制御方法であって、
前記パルス電流のデューティ比と取得された前記リレーの数とに基づいて、前記パルス電流の出力順が隣接する前記リレー間における前記パルス電流の出力タイミングの差を決定する。
【0055】
前記様々な実施形態または変形例のうちの任意の実施形態または変形例を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。また、実施形態同士の組み合わせまたは実施例同士の組み合わせまたは実施形態と実施例との組み合わせが可能であると共に、異なる実施形態または実施例の中の特徴同士の組み合わせも可能である。
【0056】
本開示は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本開示の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
【産業上の利用可能性】
【0057】
本開示の制御装置および制御方法は、例えば、車載用のリレーに適用できる。
【符号の説明】
【0058】
１ 回路
１０ リレー
１１ コイル
１２ 接点
２０ 電源
３０ スイッチング素子
１００ 制御装置
１０１ プロセッサ
１０２ 記憶装置
１０３ 通信装置
１１０ 取得部
１２０ 出力部
２００ 生成回路
１０ リレー
１１ コイル
１２ 接点
２０ 電源
３０ スイッチング素子
１００ 制御装置
１０１ プロセッサ
１０２ 記憶装置
１０３ 通信装置
１１０ 取得部
１２０ 出力部
２００ 生成回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】