(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023152696
(43)【公開日】2023-10-17
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G01K 7/01 20060101AFI20231005BHJP
G05F 3/26 20060101ALI20231005BHJP
【ＦＩ】
G01K7/01 C
G05F3/26
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023011750
(22)【出願日】2023-01-30
(31)【優先権主張番号】17/708,862
(32)【優先日】2022-03-30
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】永富 弘樹
(72)【発明者】
【氏名】田中 誠
【テーマコード（参考）】
2F056
5H420
【Ｆターム（参考）】
2F056JT08
5H420BB13
5H420CC02
5H420DD02
5H420EA12
5H420EA18
5H420EB09
5H420EB37
5H420FF03
5H420FF14
5H420FF25
5H420FF26
5H420LL07
5H420NB03
5H420NB13
5H420NE22
(57)【要約】
【課題】高精度の過熱検出を可能とする半導体装置。
【解決手段】外部負荷に負荷電流を流す第１のトランジスタと、負荷電流が流れたときに過熱検出対象に発生する消費電力に応じた電流を出力する電流生成回路と、過熱検出対象の熱抵抗と熱容量に相当する抵抗と容量で構成され、一端が電流生成回路に接続される抵抗・容量ネットワークと、電流生成回路と抵抗・容量ネットワークの接続点に接続される過熱検出回路と、電流生成回路と抵抗・容量ネットワークの接続点の電圧を所定の電圧に設定するための電圧源と、を有する半導体装置。
【選択図】図１
【解決手段】外部負荷に負荷電流を流す第１のトランジスタと、負荷電流が流れたときに過熱検出対象に発生する消費電力に応じた電流を出力する電流生成回路と、過熱検出対象の熱抵抗と熱容量に相当する抵抗と容量で構成され、一端が電流生成回路に接続される抵抗・容量ネットワークと、電流生成回路と抵抗・容量ネットワークの接続点に接続される過熱検出回路と、電流生成回路と抵抗・容量ネットワークの接続点の電圧を所定の電圧に設定するための電圧源と、を有する半導体装置。
【選択図】図１
【特許請求の範囲】
【請求項1】
外部負荷に負荷電流を流す第１のトランジスタと、
前記負荷電流が流れたときに過熱検出対象に発生する消費電力に応じた電流を出力する電流生成回路と、
前記過熱検出対象の熱抵抗と熱容量に相当する抵抗と容量で構成され、一端が前記電流生成回路に接続される抵抗・容量ネットワークと、
前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続される過熱検出回路と、
前記電流生成回路と前記抵抗・容量ネットワークの接続点の電圧を所定の電圧に設定するための電圧源と、を有する、
半導体装置。
前記負荷電流が流れたときに過熱検出対象に発生する消費電力に応じた電流を出力する電流生成回路と、
前記過熱検出対象の熱抵抗と熱容量に相当する抵抗と容量で構成され、一端が前記電流生成回路に接続される抵抗・容量ネットワークと、
前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続される過熱検出回路と、
前記電流生成回路と前記抵抗・容量ネットワークの接続点の電圧を所定の電圧に設定するための電圧源と、を有する、
半導体装置。
【請求項2】
前記電流生成回路と前記抵抗・容量ネットワークの接続点と、前記電圧源との間には第１のスイッチが設置される、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項3】
前記第１のスイッチは、前記半導体装置のリセット期間中にオンに制御される、
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項4】
前記電圧源は、サンプル・ホールド回路であり、
前記サンプル・ホールド回路は、前記半導体装置のリセット直前の、前記電流生成回路と前記抵抗・容量ネットワークの接続点の電圧を保持し、リセット期間中に前記電流生成回路と前記抵抗・容量ネットワークの接続点を保持した電圧に設定する、
請求項１に記載の半導体装置。
前記サンプル・ホールド回路は、前記半導体装置のリセット直前の、前記電流生成回路と前記抵抗・容量ネットワークの接続点の電圧を保持し、リセット期間中に前記電流生成回路と前記抵抗・容量ネットワークの接続点を保持した電圧に設定する、
請求項１に記載の半導体装置。
【請求項5】
前記過熱検出回路の出力に接続される出力固定回路を更に備え、
前記出力固定回路は、前記リセット期間中、前記過熱検出回路の出力を固定する、
請求項３に記載の半導体装置。
前記出力固定回路は、前記リセット期間中、前記過熱検出回路の出力を固定する、
請求項３に記載の半導体装置。
【請求項6】
前記外部負荷は、前記半導体装置に接続されるワイヤーハーネスと当該ワイヤーハーネスに接続される負荷とで構成され、
前記過熱検出対象は前記外部負荷であり、
前記抵抗・容量ネットワークは、前記外部負荷の熱抵抗と熱容量に相当する抵抗と容量で構成される、
請求項３に記載の半導体装置。
前記過熱検出対象は前記外部負荷であり、
前記抵抗・容量ネットワークは、前記外部負荷の熱抵抗と熱容量に相当する抵抗と容量で構成される、
請求項３に記載の半導体装置。
【請求項7】
温度センサを更に有し、
前記抵抗・容量ネットワークの他端は前記温度センサに接続され、
前記過熱検出対象は前記第１のトランジスタであり、
前記抵抗・容量ネットワークは、前記第１のトランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される、
請求項３に記載の半導体装置。
前記抵抗・容量ネットワークの他端は前記温度センサに接続され、
前記過熱検出対象は前記第１のトランジスタであり、
前記抵抗・容量ネットワークは、前記第１のトランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成される、
請求項３に記載の半導体装置。
【請求項8】
前記第１のトランジスタに並列に接続される第２のトランジスタを更に有し、
前記電流生成回路は、
前記第２のトランジスタに流れる電流に応じた電流を第１と第２の出力として出力するカレントミラー回路と、
前記第１の出力に接続され、前記第１のトランジスタのソース電圧に応じて制御される第３のトランジスタと、
前記第２の出力に接続され、前記第１のトランジスタのソース電圧に応じて制御される第４のトランジスタと、を有し、
前記第３と第４のトランジスタの出力電流を合成し、合成電流を前記外部負荷の消費電力に応じた電流として出力する、
請求項６に記載の半導体装置。
前記電流生成回路は、
前記第２のトランジスタに流れる電流に応じた電流を第１と第２の出力として出力するカレントミラー回路と、
前記第１の出力に接続され、前記第１のトランジスタのソース電圧に応じて制御される第３のトランジスタと、
前記第２の出力に接続され、前記第１のトランジスタのソース電圧に応じて制御される第４のトランジスタと、を有し、
前記第３と第４のトランジスタの出力電流を合成し、合成電流を前記外部負荷の消費電力に応じた電流として出力する、
請求項６に記載の半導体装置。
【請求項9】
前記第１のトランジスタに並列に接続される第２のトランジスタを更に有し、
前記電流生成回路は、
前記第２のトランジスタに流れる電流に応じた電流を第１と第２の出力として出力するカレントミラー回路と、
前記第１の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第３のトランジスタと、
前記第２の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第４のトランジスタと、を有し、
前記第３と第４のトランジスタの出力電流を合成し、合成電流を前記第１のトランジスタの消費電力に応じた電流として出力する、
請求項７に記載の半導体装置。
前記電流生成回路は、
前記第２のトランジスタに流れる電流に応じた電流を第１と第２の出力として出力するカレントミラー回路と、
前記第１の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第３のトランジスタと、
前記第２の出力に接続され、前記第１のトランジスタのドレイン－ソース間電圧に応じて制御される第４のトランジスタと、を有し、
前記第３と第４のトランジスタの出力電流を合成し、合成電流を前記第１のトランジスタの消費電力に応じた電流として出力する、
請求項７に記載の半導体装置。
【請求項10】
前記電流生成回路は、
前記第３のトランジスタのゲートに接続される第１の比較器と、
前記第４のトランジスタのゲートに接続される第２の比較器と、を更に有し、
前記第１と第２の比較器の反転入力は前記第１のトランジスタのソースに接続され、
前記第１の比較器の非反転入力は第１の基準電圧に接続され、
前記第２の比較器の非反転入力は第２の基準電圧に接続される、
請求項８に記載の半導体装置。
前記第３のトランジスタのゲートに接続される第１の比較器と、
前記第４のトランジスタのゲートに接続される第２の比較器と、を更に有し、
前記第１と第２の比較器の反転入力は前記第１のトランジスタのソースに接続され、
前記第１の比較器の非反転入力は第１の基準電圧に接続され、
前記第２の比較器の非反転入力は第２の基準電圧に接続される、
請求項８に記載の半導体装置。
【請求項11】
前記電流生成回路は、
前記第３のトランジスタのゲートに接続される第１の比較器と、
前記第４のトランジスタのゲートに接続される第２の比較器と、を更に有し、
前記第１と第２の比較器の非反転入力は前記第１のトランジスタのソースに接続され、
前記第１の比較器の反転入力は第１の基準電圧に接続され、
前記第２の比較器の反転入力は第２の基準電圧に接続される、
請求項９に記載の半導体装置。
前記第３のトランジスタのゲートに接続される第１の比較器と、
前記第４のトランジスタのゲートに接続される第２の比較器と、を更に有し、
前記第１と第２の比較器の非反転入力は前記第１のトランジスタのソースに接続され、
前記第１の比較器の反転入力は第１の基準電圧に接続され、
前記第２の比較器の反転入力は第２の基準電圧に接続される、
請求項９に記載の半導体装置。
【請求項12】
前記電流生成回路と前記第２のトランジスタの間に接続される第５のトランジスタと、
前記第５のトランジスタのゲートに接続される差動増幅器と、を更に有し、
前記差動増幅器の非反転入力は前記第１のトランジスタのソースに接続され、
前記差動増幅器の反転入力は前記第２のトランジスタのソースに接続される、
請求項８または９に記載の半導体装置。
前記第５のトランジスタのゲートに接続される差動増幅器と、を更に有し、
前記差動増幅器の非反転入力は前記第１のトランジスタのソースに接続され、
前記差動増幅器の反転入力は前記第２のトランジスタのソースに接続される、
請求項８または９に記載の半導体装置。
【請求項13】
前記温度センサに接続される定電流源と、
前記温度センサと前記定電流源の接続点に接続されるボルテージフォロワ回路と、を更に有し、
前記抵抗・容量ネットワークの他端は、前記ボルテージフォロワ回路を介して前記温度センサに接続される、
請求項７に記載の半導体装置。
前記温度センサと前記定電流源の接続点に接続されるボルテージフォロワ回路と、を更に有し、
前記抵抗・容量ネットワークの他端は、前記ボルテージフォロワ回路を介して前記温度センサに接続される、
請求項７に記載の半導体装置。
【請求項14】
前記過熱検出回路は、第３の比較器を有し、
前記第３の比較器の非反転入力は、前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続され、反転入力は第３の基準電圧に接続される、
請求項３に記載の半導体装置。
前記第３の比較器の非反転入力は、前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続され、反転入力は第３の基準電圧に接続される、
請求項３に記載の半導体装置。
【請求項15】
前記抵抗・容量ネットワークは、少なくとも２段のＲＣ回路で構成されるＣａｕｅｒ型またはＦｏｓｔｅｒ型の等価回路であり、
前記第１のスイッチは前記ＲＣ回路の１段目に接続され、
第２のスイッチが前記ＲＣ回路の２段目に接続される、
請求項３に記載の半導体装置。
前記第１のスイッチは前記ＲＣ回路の１段目に接続され、
第２のスイッチが前記ＲＣ回路の２段目に接続される、
請求項３に記載の半導体装置。
【請求項16】
外部負荷に負荷電流を流す第１のＮチャネル型トランジスタと、
前記第１のＮチャネル型トランジスタに並列に接続される第２のＮチャネル型トランジスタと、
前記第２のＮチャネル型トランジスタのソースにドレインが接続される第３のＮチャネル型トランジスタと、
非反転入力が前記第１のＮチャネル型トランジスタのソースに接続され、反転入力が前記第２のＮチャネル型トランジスタのソースに接続され、出力が前記第３のＮチャネル型トランジスタのゲートに接続される差動増幅器と、
前記第３のＮチャネル型トランジスタのソースに接続され、前記外部負荷と前記第１のＮチャネル型トランジスタのいずれかを過熱検出対象とし、当該過熱検出対象の消費電力に応じた電流を出力する電流生成回路と、
前記過熱検出対象の熱抵抗と熱容量に相当する抵抗と容量で構成され、一端が前記電流生成回路の出力に接続される抵抗・容量ネットワークと、
前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続される過熱検出回路と、
前記電流生成回路と前記抵抗・容量ネットワークの接続点の電圧を所定の電圧に設定するための電圧源と、
前記電流生成回路と前記抵抗・容量ネットワークの接続点と、前記電圧源との間に接続される第１のスイッチと、を有する、
半導体装置。
前記第１のＮチャネル型トランジスタに並列に接続される第２のＮチャネル型トランジスタと、
前記第２のＮチャネル型トランジスタのソースにドレインが接続される第３のＮチャネル型トランジスタと、
非反転入力が前記第１のＮチャネル型トランジスタのソースに接続され、反転入力が前記第２のＮチャネル型トランジスタのソースに接続され、出力が前記第３のＮチャネル型トランジスタのゲートに接続される差動増幅器と、
前記第３のＮチャネル型トランジスタのソースに接続され、前記外部負荷と前記第１のＮチャネル型トランジスタのいずれかを過熱検出対象とし、当該過熱検出対象の消費電力に応じた電流を出力する電流生成回路と、
前記過熱検出対象の熱抵抗と熱容量に相当する抵抗と容量で構成され、一端が前記電流生成回路の出力に接続される抵抗・容量ネットワークと、
前記電流生成回路と前記抵抗・容量ネットワークの接続点に接続される過熱検出回路と、
前記電流生成回路と前記抵抗・容量ネットワークの接続点の電圧を所定の電圧に設定するための電圧源と、
前記電流生成回路と前記抵抗・容量ネットワークの接続点と、前記電圧源との間に接続される第１のスイッチと、を有する、
半導体装置。
【請求項17】
前記第１のスイッチは、前記半導体装置のリセット期間中にオンに制御される、
請求項１６に記載の半導体装置。
請求項１６に記載の半導体装置。
【請求項18】
前記外部負荷は、前記半導体装置に接続されるワイヤーハーネスと当該ワイヤーハーネスに接続される負荷とで構成され、
前記過熱検出対象は前記外部負荷であり、
前記抵抗・容量ネットワークは、前記外部負荷の熱抵抗と熱容量に相当する抵抗と容量で構成され、
前記電流生成回路は、
前記第３のＮチャネル型トランジスタのソースに接続される第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続され、第１と第２の出力を有する第２のカレントミラー回路と、
前記第２のカレントミラー回路の前記第１の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第１のＰチャネル型トランジスタと、
前記第２のカレントミラー回路の前記第２の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第２のＰチャネル型トランジスタと、
反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、非反転入力に第１の基準電圧が接続され、出力が前記第１のＰチャネル型トランジスタのゲートに接続される第１の比較器と、
反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、非反転入力に第２の基準電圧が接続され、出力が前記第２のＰチャネル型トランジスタのゲートに接続される第２の比較器と、を有する、
請求項１７に記載の半導体装置。
前記過熱検出対象は前記外部負荷であり、
前記抵抗・容量ネットワークは、前記外部負荷の熱抵抗と熱容量に相当する抵抗と容量で構成され、
前記電流生成回路は、
前記第３のＮチャネル型トランジスタのソースに接続される第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続され、第１と第２の出力を有する第２のカレントミラー回路と、
前記第２のカレントミラー回路の前記第１の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第１のＰチャネル型トランジスタと、
前記第２のカレントミラー回路の前記第２の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第２のＰチャネル型トランジスタと、
反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、非反転入力に第１の基準電圧が接続され、出力が前記第１のＰチャネル型トランジスタのゲートに接続される第１の比較器と、
反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、非反転入力に第２の基準電圧が接続され、出力が前記第２のＰチャネル型トランジスタのゲートに接続される第２の比較器と、を有する、
請求項１７に記載の半導体装置。
【請求項19】
温度センサと、
前記温度センサに接続される定電流源と、
前記温度センサと前記定電流源の接続点に接続されるボルテージフォロワ回路と、を更に有し、
前記抵抗・容量ネットワークの他端は前記ボルテージフォロワ回路に接続され、
前記過熱検出対象は前記第１のＮチャネル型トランジスタであり、
前記抵抗・容量ネットワークは、前記第１のＮチャネル型トランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成され、
前記電流生成回路は、
前記第３のＮチャネル型トランジスタのソースに接続される第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続され、第１と第２の出力を有する第２のカレントミラー回路と、
前記第２のカレントミラー回路の前記第１の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第１のＰチャネル型トランジスタと、
前記第２のカレントミラー回路の前記第２の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第２のＰチャネル型トランジスタと、
非反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、反転入力に第１の基準電圧が接続され、出力が前記第１のＰチャネル型トランジスタのゲートに接続される第１の比較器と、
非反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、反転入力に第２の基準電圧が接続され、出力が前記第２のＰチャネル型トランジスタのゲートに接続される第２の比較器と、を有する、
請求項１７に記載の半導体装置。
前記温度センサに接続される定電流源と、
前記温度センサと前記定電流源の接続点に接続されるボルテージフォロワ回路と、を更に有し、
前記抵抗・容量ネットワークの他端は前記ボルテージフォロワ回路に接続され、
前記過熱検出対象は前記第１のＮチャネル型トランジスタであり、
前記抵抗・容量ネットワークは、前記第１のＮチャネル型トランジスタと前記温度センサ間の熱抵抗と熱容量に相当する抵抗と容量で構成され、
前記電流生成回路は、
前記第３のＮチャネル型トランジスタのソースに接続される第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続され、第１と第２の出力を有する第２のカレントミラー回路と、
前記第２のカレントミラー回路の前記第１の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第１のＰチャネル型トランジスタと、
前記第２のカレントミラー回路の前記第２の出力にソースが接続され、ドレインが前記抵抗・容量ネットワークの前記一端に接続される第２のＰチャネル型トランジスタと、
非反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、反転入力に第１の基準電圧が接続され、出力が前記第１のＰチャネル型トランジスタのゲートに接続される第１の比較器と、
非反転入力に前記第１のＮチャネル型のトランジスタのソースが接続され、反転入力に第２の基準電圧が接続され、出力が前記第２のＰチャネル型トランジスタのゲートに接続される第２の比較器と、を有する、
請求項１７に記載の半導体装置。
【請求項20】
前記抵抗・容量ネットワークは、少なくとも２段のＲＣ回路で構成されるＣａｕｅｒ型またはＦｏｓｔｅｒ型等価回路であり、
前記第１のスイッチは前記ＲＣ回路の１段目に接続され、
第２のスイッチが前記ＲＣ回路の２段目に接続される、
請求項１７に記載の半導体装置。
前記第１のスイッチは前記ＲＣ回路の１段目に接続され、
第２のスイッチが前記ＲＣ回路の２段目に接続される、
請求項１７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置、特に電力用半導体素子を有する半導体装置に関する。
【背景技術】
【0002】
自動車に搭載されるモータ、ヒータ、ランプ等の負荷を駆動するために、電力用半導体素子が用いられる。電力用半導体素子としては、パワーMOSFETやIGBT（Insulated Gate Bipolar Transistor）が使用される。また、製品の小型化と低コスト化のために、パワーMOSFETチップと制御チップ（保護回路含む）を１つのパッケージに搭載したIPD（Intelligent Power Device）と呼ばれる製品も使用されている。これらの半導体装置では、ダイオード等の温度センサを用いた過熱保護対策が重要となっている。
【0003】
特許文献１には、被温度検知素子と温度検知用ダイオード間の熱抵抗を低減する技術が開示されている。具体的には、温度検知用ダイオードを、被温度検知素子で囲まれる位置に形成している。また、被温度検知素子の温度を、温度検知用ダイオードからの距離に応じて、１次近似計算、または２次近似計算によって求めることが開示されている。
【0004】
特許文献２には、出力トランジスタ近傍に配置されたダイオードD2と、出力トランジスタから離れた周辺回路領域に配置されたダイオードD1とで、出力トランジスタの過温度を検知する技術が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平８－２１３４４１号公報
【特許文献2】特開２０１６－７２９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
半導体装置と上述した負荷との間はワイヤーハーネスで接続される。ワイヤーハーネスも電流が流れることにより発熱し、そして高熱になると溶断してしまう。半導体装置の温度だけではなく、ワイヤーハーネスを含めた外部負荷の熱も監視することが求められている。
【0007】
その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
【課題を解決するための手段】
【0008】
一実施の形態に係る半導体装置は、外部負荷に負荷電流を流す第１のトランジスタと、負荷電流が流れたときに過熱検出対象に発生する消費電力に応じた電流を出力する電流生成回路と、過熱検出対象の熱抵抗と熱容量に相当する抵抗と容量で構成され、一端が電流生成回路に接続される抵抗・容量ネットワークと、電流生成回路と抵抗・容量ネットワークの接続点に接続される過熱検出回路と、電流生成回路と抵抗・容量ネットワークの接続点の電圧を所定の電圧に設定するための電圧源と、で構成される。
【発明の効果】
【0009】
本発明によれば、高精度の過熱検知が可能となる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、一実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、各実施の形態の少なくとも一部は、互いに任意に組み合わされてもよい。
【0012】
［実施の形態１］
（半導体装置の構成）
図１は、実施の形態１に係る半導体装置100の回路図である。半導体装置100は、Nチャネル型のトランジスタ1～3、差動増幅器4、電流生成回路5、抵抗・容量ネットワーク（RC-NW）15、過熱検出回路（比較器）16、電圧源（V1、V2、V3）を有する。VBは、例えばバッテリから電源電圧が供給される電源電圧供給線である。トランジスタ1は、負荷Lを駆動するためのパワーMOSFET（メインMOSとも呼ぶ）である。メインMOS 1のソースには、ワイヤーハーネスを経由して、負荷Lが接続される。トランジスタ2は、メインMOS 1と並列に接続され、メインMOS 1に流れる電流を検知するためのパワーMOSFET（センスMOSとも呼ぶ）である。センスMOS 2は、メインMOS 1と同じセル構造であるが、セル数が異なる。メインMOS 1とセンスMOS 2のゲートには、共通の制御信号が接続される。センスMOS 2のソースには、トランジスタ3のドレインが接続される。差動増幅器4の非反転入力端子には、メインMOS 1のソースが接続され、反転入力端子にはセンスMOS 2のソースが接続される。差動増幅器4の出力は、トランジスタ3のゲートに接続される。
（半導体装置の構成）
図１は、実施の形態１に係る半導体装置100の回路図である。半導体装置100は、Nチャネル型のトランジスタ1～3、差動増幅器4、電流生成回路5、抵抗・容量ネットワーク（RC-NW）15、過熱検出回路（比較器）16、電圧源（V1、V2、V3）を有する。VBは、例えばバッテリから電源電圧が供給される電源電圧供給線である。トランジスタ1は、負荷Lを駆動するためのパワーMOSFET（メインMOSとも呼ぶ）である。メインMOS 1のソースには、ワイヤーハーネスを経由して、負荷Lが接続される。トランジスタ2は、メインMOS 1と並列に接続され、メインMOS 1に流れる電流を検知するためのパワーMOSFET（センスMOSとも呼ぶ）である。センスMOS 2は、メインMOS 1と同じセル構造であるが、セル数が異なる。メインMOS 1とセンスMOS 2のゲートには、共通の制御信号が接続される。センスMOS 2のソースには、トランジスタ3のドレインが接続される。差動増幅器4の非反転入力端子には、メインMOS 1のソースが接続され、反転入力端子にはセンスMOS 2のソースが接続される。差動増幅器4の出力は、トランジスタ3のゲートに接続される。
【0013】
電流生成回路5は、Nチャネル型のトランジスタ6、7、Pチャネル型のトランジスタ8～12、比較器13、14を有する。トランジスタ6と7は、第１のカレントミラー回路を構成する。トランジスタ6のドレインには、トランジスタ3のソースが接続される。トランジスタ8～10は、第２のカレントミラー回路を構成し、第１のカレントミラー回路に接続される。第２のカレントミラー回路は、トランジスタ9と10に流れる電流が１：１となるように構成される。トランジスタ9のドレインには、トランジスタ11のソースが接続される。トランジスタ10のドレインには、トランジスタ12のソースが接続される。比較器13の反転入力端子にはメインMOS 1のソース（ノードN2）が接続され、非反転入力端子には基準電圧Vref 1が接続される。比較器13の出力はトランジスタ11のゲートに接続される。比較器14の反転入力端子にはメインMOS 1のソース（ノードN2）が接続され、非反転入力端子には基準電圧Vref 2が接続される。比較器14の出力はトランジスタ12のゲートに接続される。
【0014】
抵抗・容量ネットワーク（RC-NW）15の一端には、第２のカレントミラーの出力（ノードN1）が接続される。抵抗・容量ネットワークRC-NWの他端は接地される。
【0015】
ノードN1には、過熱検出回路（比較器）16が接続される。比較器16の反転入力端子には基準電圧Vrefが接続される。
【0016】
抵抗・容量ネットワーク15は、過熱検出対象を回路化したCauer型等価回路である。実施の形態１では、抵抗・容量ネットワーク15を構成する抵抗R1、R2、R3、容量C1、C2、C3は、半導体装置100に接続されるワイヤーハーネスを含めた外部負荷の熱抵抗と熱容量に相当する。Cauer型等価回路は、一般的に知られているものであるため、詳細は省略する。
【0017】
更に、容量C1と抵抗R1の接続点にはスイッチSW1を介して電圧源V1が接続される。容量C2と抵抗R2の接続点にはスイッチSW2を介して電圧源V2が接続される。容量C3と抵抗R3の接続点にはスイッチSW3を介して電圧源V3が接続される。各スイッチSW1～SW3は、Micro Controller Unit（MCU）17により制御される。
【0018】
（半導体装置の動作）
次に、図１を用いて実施の形態１に係る半導体装置100の動作を説明する。まず、半導体装置100に所望の動作をさせるために、メインMOS 1とセンスMOS 2のゲートに制御電圧が与えられる。ゲート電圧の制御は、例えばMCU 17がPWM（Pulse Width Modulation）方式を用いて行う。ゲートに制御電圧が与えられると、メインMOS 1には、負荷電流ILが流れる。差動増幅器4とトランジスタ3は、メインMOS 1のソース電圧とセンスMOS 2のソース電圧が等しくなるようにセンス電流ISを制御する。この制御の結果、センス電流ISは、負荷電流ILに対してメインMOS 1とセンスMOS 2のセンス比（例：１０００：１）に応じた電流となる。
次に、図１を用いて実施の形態１に係る半導体装置100の動作を説明する。まず、半導体装置100に所望の動作をさせるために、メインMOS 1とセンスMOS 2のゲートに制御電圧が与えられる。ゲート電圧の制御は、例えばMCU 17がPWM（Pulse Width Modulation）方式を用いて行う。ゲートに制御電圧が与えられると、メインMOS 1には、負荷電流ILが流れる。差動増幅器4とトランジスタ3は、メインMOS 1のソース電圧とセンスMOS 2のソース電圧が等しくなるようにセンス電流ISを制御する。この制御の結果、センス電流ISは、負荷電流ILに対してメインMOS 1とセンスMOS 2のセンス比（例：１０００：１）に応じた電流となる。
【0019】
次に、電流生成回路5の動作を説明する。センス電流ISは、第１と第２のカレントミラー回路により、トランジスタ9と10のドレイン電流となる。比較器13と14は、メインMOS 1のソース電圧と基準電圧Vref 1、Vref 2とを比較している。トランジスタ11と12のゲートには、比較器13と14の出力が接続されている。メインMOS 1のソース電圧（外部負荷電圧VN2）が上昇すると、比較器13と14の反転入力の電圧が上昇する。比較器13と14の反転入力の電圧がそれぞれVref 1、Vref 2より上がるとトランジスタ11、12がオンになる。すなわち、トランジスタ11と12のドレイン電流は、センス電流ISとメインMOS 1のソース電圧（外部負荷電圧VN2）で決まる電流となる。電流生成回路5の出力電流Iwatは、トランジスタ11と12のドレイン電流の合成電流である。従って、電流Iwatは、センス電流ISと外部負荷電圧VN2に比例する電流となる（Iwat∝IS*VN2）。換言すると、Iwatは外部負荷の消費電力に比例する電流となる。
【0020】
抵抗・容量ネットワーク15は、上述した通り、外部負荷の熱抵抗と熱容量に相当する。抵抗・容量ネットワーク15に外部負荷の電力に比例する電流Iwatが流れると、外部負荷温度に相当する電圧がノードN1に発生する。
【0021】
過熱検出回路（比較器）16は、ノードN1の電圧と基準電圧Vrefを比較し、比較結果をOT_DET信号として出力する。基準電圧Vrefを、予め外部負荷の過熱状態を検出するための電圧に設定しておけば、過熱検出回路16は、外部負荷の過熱時にはHiレベルを、非過熱時にはLoレベルを出力する。
【0022】
過熱検出回路16の出力OT_DETは、例えばMCU 17に出力する。MCU 17は、外部負荷の過熱が検出された場合は、メインMOS 1の動作を停止させる等の制御を行う。
【0023】
ここまでが半導体装置100の基本的な動作である。次に、スイッチSW1～SW3の動作について説明する。スイッチSW1～SW3は、半導体装置100を含めたシステムで、運用中に意図しないリセットが実行された時に対応するためのものである。
【0024】
スイッチSW1～SW3の動作を説明する前に、図２を用いてシステムに意図しないリセットが実行された場合の問題を説明する。ここで意図しないリセットとは、例えば、システム動作中、電源電圧（VB）が下限電圧以下に落ちた場合に実行されるリセットである。電源電圧が落ちた場合、電源電圧が正常に回復するまでシステムをリセット状態にすることが一般的に行われている。本実施の形態では、MCU 17はVBとは別の電源電圧で動作し、メインMOS 1の制御（ゲート信号生成）、VBの監視、ノードN1の電圧の監視、リセット制御、スイッチSW1～SW3の制御を行う。
【0025】
図２において、Calculated temperatureはノードN1の電圧に対応する温度を意味する。Actual temperatureは、外部負荷の実際の温度を意味する。システム運用中に電源電圧が落ち、リセットが実行されると、ノードN1の電圧は、熱抵抗・熱容量（抵抗R1、R2、R3、容量C1、C2、C3）で決まる時定数に応じて下がる。そしてリセット解除後、ノードN1の電圧は、時定数に応じて上がる。もし、時定数が小さければ、リセット解除後、ノードN1の電圧はすぐに外部負荷の実際の温度に追従するような値となる。しかし、時定数の値が大きいと、リセット解除後、ノードN1の電圧は外部負荷の実際の温度にすぐに追従できない。ノードN1の電圧が外部負荷の実際の温度に追従する前に、外部負荷の実際の温度が破壊温度（Destruction line）に到達し、外部負荷が熱破壊される可能性がある。本実施の形態では、ワイヤーハーネスを含めた外部負荷に対応させて熱抵抗・熱容量の値を設定しているため、時定数は大きくなる。例えば、その熱抵抗・熱容量は、半導体装置100内部の熱抵抗・熱容量よりも大きくなる。
【0026】
そこで本実施の形態では、リセットが実行された場合は、スイッチSW1～SW3をオンさせることにより、ノードN1の電圧が所定の電圧となるように制御する。所定の電圧とは、例えば外部負荷の飽和熱に相当する電圧である。飽和熱とは、外部負荷が破壊されない最大の温度である。なお、過熱検出回路16は、飽和熱に相当する電圧（Vref）とノードN1の電圧を比較することで異常を検出している。従って、抵抗R1、R2、R3の抵抗値をそれぞれR1、R2、R3とすると、電圧源V1～V3は次のようになる。
V1=Vref
V2=Vref*(R2+R3)/(R1+R2+R3)
V3=Vref*R3/(R1+R2+R3)
V1=Vref
V2=Vref*(R2+R3)/(R1+R2+R3)
V3=Vref*R3/(R1+R2+R3)
【0027】
図３は、本実施の形態の動作を説明するために図である。リセットが実行されると、MCU 17は、スイッチSW1～SW3をオンにすることで、ノードN1の電圧をVrefに設定する。リセット解除後、MCU 17は、スイッチSW1～SW3をオフにする。リセット解除直後、ノードN1の電圧はVrefを示すが、外部負荷の実際の温度はVref以下の電圧に相当する温度になる。なぜなら、リセット前に外部負荷が飽和熱以下であれば、リセット期間中の放熱により、リセット後も外部負荷は飽和熱以下となるからである。従って、リセット解除後、ノードN1の電圧は、常に外部負荷の温度よりも高い温度を示す（外部負荷の温度よりも高い温度に相当する電圧となる）。リセット解除後の動作で外部負荷の温度が上がった場合、外部負荷が飽和熱に到達する前にノードN1の電圧が飽和熱に相当する電圧（Vref）に到達するため、外部負荷が破壊される前に異常検出が可能となる。
【0028】
（効果）
以上のように、本実施の形態１に係る半導体装置100では、ワイヤーハーネスを含めた外部負荷の消費電力に比例する電流を出力する電流生成回路5と、電流生成回路5に接続される抵抗・容量ネットワーク15とを備える。これにより、ワイヤーハーネスを含めた外部負荷の高精度の過熱検出が可能となる。
以上のように、本実施の形態１に係る半導体装置100では、ワイヤーハーネスを含めた外部負荷の消費電力に比例する電流を出力する電流生成回路5と、電流生成回路5に接続される抵抗・容量ネットワーク15とを備える。これにより、ワイヤーハーネスを含めた外部負荷の高精度の過熱検出が可能となる。
【0029】
更に、半導体装置100では、リセットが実行された場合、抵抗・容量ネットワーク15の監視ノード（N1）の電圧を所定の電圧に制御するスイッチSW1～SW3を有する。これにより、意図しないリセットが実行されても、外部負荷が破壊される前に異常を検出することが可能となる。
【0030】
なお、本実施の形態は、上記に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。例えば、電流生成回路は、２つのトランジスタ11と12で電流Iwatを生成しているが、これに限られない。３つ以上のトランジスタで電流Iwatを生成してもよい。この場合、第２のカレントミラーは３つ以上の電流を出力するようにし、比較器も３つ以上設置すればよい。
【0031】
また、抵抗・容量ネットワーク15は３段のRC回路であるが、２段以下、または４段以上にしてもよい。この場合、スイッチSW1～SW3も合わせて増減すればよい。
【0032】
また、MCU 17によるリセット期間が極端に短い場合は、リセット期間が所定時間以上となるように延長してもよい。このようにすることで、外部負荷が破壊される前に、異常を検出することがより確実となる。
【0033】
【0034】
（半導体装置の動作）
半導体装置100aの基本的な動作は、実施の形態１と同様である。実施の形態１で説明した通り、リセット期間中、ノードN1の電圧はVrefに設定される。この時、過熱検出回路（比較器）16は、VrefとVrefを比較することになり、過熱状態の誤検出につながる可能性がある。そこで、実施の形態２では、リセット期間中は、START信号をLoにすることにより過熱検出回路（比較器）16の出力信号OT_DETをLo（非過熱状態）に固定する。なお、START信号は、MCU 17が制御すればよい。
半導体装置100aの基本的な動作は、実施の形態１と同様である。実施の形態１で説明した通り、リセット期間中、ノードN1の電圧はVrefに設定される。この時、過熱検出回路（比較器）16は、VrefとVrefを比較することになり、過熱状態の誤検出につながる可能性がある。そこで、実施の形態２では、リセット期間中は、START信号をLoにすることにより過熱検出回路（比較器）16の出力信号OT_DETをLo（非過熱状態）に固定する。なお、START信号は、MCU 17が制御すればよい。
【0035】
（効果）
以上のように、本実施の形態２に係る半導体装置100aでは、実施の形態１と同様の効果に加え、リセット期間中の過熱状態の誤検出を防ぐことが可能となる。
以上のように、本実施の形態２に係る半導体装置100aでは、実施の形態１と同様の効果に加え、リセット期間中の過熱状態の誤検出を防ぐことが可能となる。
【0036】
［実施の形態３］
（半導体装置の構成）
図５は、実施の形態３に係る半導体装置100bの回路図である。実施の形態１、２との違いは、電流生成回路5bと抵抗・容量ネットワーク15bの構成が異なっていること、温度センサ19、ボルテージフォロワ回路（差動増幅器）20、定電流源I1が追加されていることである。実施の形態１と２では、ワイヤーハーネスを含む外部負荷を過熱検出の対象としていた。実施の形態３では、半導体装置100bの内部を過熱検出の対象とする。
（半導体装置の構成）
図５は、実施の形態３に係る半導体装置100bの回路図である。実施の形態１、２との違いは、電流生成回路5bと抵抗・容量ネットワーク15bの構成が異なっていること、温度センサ19、ボルテージフォロワ回路（差動増幅器）20、定電流源I1が追加されていることである。実施の形態１と２では、ワイヤーハーネスを含む外部負荷を過熱検出の対象としていた。実施の形態３では、半導体装置100bの内部を過熱検出の対象とする。
【0037】
パワーMOSFETを用いた半導体装置では、ダイオードで構成される温度センサを半導体装置に設置することで、パワーMOSFETの温度を監視することが行われる。しかしながら、レイアウト上の問題で、高熱となるパワーMOSFETの近傍位置に温度センサを配置できないことがある。この場合、パワーMOSFETで発生した熱が温度センサに伝わるまでに時間がかかり、温度検出の精度が低くなる。例えば、パワーMOSFETが短時間で急激に発熱した場合、温度センサが示す温度よりもパワーMOSFETは高熱になっているため、動作を継続するとパワーMOSFETが破壊される可能性がある。
【0038】
そこで実施の形態３では、温度センサとパワーMOSFET間を抵抗・容量ネットワークで回路化することで過熱検出を行う。従って、抵抗・容量ネットワーク15bを構成する抵抗R1b、R2b、R3b、容量C1b、C2b、C3bを、半導体装置100b内部の温度センサ19とメインMOS 1間の熱抵抗と熱容量に相当するものにする。
【0039】
また、電流生成回路5b内の比較器13bと14bの非反転入力には、メインMOS 1のソース（ノードN2）が接続される。比較器13bの反転入力には基準電圧Vref 1が接続される。比較器14bの反転入力には基準電圧Vref 2が接続される。
【0040】
温度センサ19は、直列接続されているｎ段のダイオードD1で構成される。温度センサ19には、定電流源I1が接続される。温度センサ19と定電流源I1の接続ノードN3には、ボルテージフォロワ回路（差動増幅器）20が接続される。ボルテージフォロワ回路20の出力は抵抗・容量ネットワーク15bの他端に接続される。
【0041】
（半導体装置の動作）
半導体装置100bの基本的な動作は、実施の形態１、２と同様である。ただし、電流生成回路5bと抵抗・容量ネットワーク15bの動作が異なる。
半導体装置100bの基本的な動作は、実施の形態１、２と同様である。ただし、電流生成回路5bと抵抗・容量ネットワーク15bの動作が異なる。
【0042】
実施の形態１と同様に、センス電流ISは、第１と第２のカレントミラー回路により、トランジスタ9と10のドレイン電流となる。実施の形態１と異なり、比較器13bと14bは、メインMOS 1のオン電圧Von（Vds）と基準電圧Vref 1、Vref 2とを比較している。メインMOS 1のオン電圧が上昇すると、比較器13bと14bの非反転入力の電圧が下降する。比較器13bと14bの非反転入力の電圧がVref 1、Vref 2より下がるとトランジスタ11、12がオンになる。従って、トランジスタ11と12のドレイン電流は、センス電流ISとオン電圧Vonで決まる電流となる。電流生成回路5bの出力電流Iwatは、トランジスタ11と12に流れる電流の合成電流である。電流Iwatは、センス電流ISと、メインMOS 1のオン電圧Vonに比例する電流となり、Iwat∝Von*ISとなる。換言すると、IwatはメインMOS 1の消費電力に比例する電流となる。
【0043】
温度センサ19は、ｎ段のダイオードD1で構成される。定電流回路I1により電流が流れると、ノードN3は、VB-Vf*n（VfはダイオードD1の順方向電圧）となる。Vfは温度依存性（約-2mV/℃）を持つため、ノードN3の電圧は、周辺温度に応じて変化する。
【0044】
抵抗・容量ネットワーク15bは、上述した通り、メインMOS 1と温度センサ19間の熱抵抗と熱容量に相当する。従って、電流生成回路5bの出力電流Iwatが抵抗・容量ネットワーク15bに流れると、周辺温度とメインMOS 1で発生する温度を加算した温度に相当する電圧がノードN1に発生することになる。
【0045】
過熱検出回路（比較器）16は、ノードN1の電圧と基準電圧Vrefを比較し、比較結果をOT_DET信号として出力する。基準電圧Vrefを、予めメインMOS 1の過熱状態を検出するための電圧に設定しておけば、過熱検出回路16は、メインMOS 1の過熱時にはHiレベルを、非過熱時にはLoレベルを出力する。
【0046】
なお、スイッチSW1～SW3、AND回路18については、実施の形態１、２と同様であるため、詳細は省略する。
【0047】
（効果）
以上のように、本実施の形態３に係る半導体装置100bでは、パワーMOSFETに対しても実施の形態１、２と同様の効果を得ることが可能となる。なお、上述した通り、半導体装置内部の時定数は、外部負荷の時定数と比べて小さい。しかしながら、チップサイズの増大に伴い、本実施の形態３も効果を得ることが期待できる。
以上のように、本実施の形態３に係る半導体装置100bでは、パワーMOSFETに対しても実施の形態１、２と同様の効果を得ることが可能となる。なお、上述した通り、半導体装置内部の時定数は、外部負荷の時定数と比べて小さい。しかしながら、チップサイズの増大に伴い、本実施の形態３も効果を得ることが期待できる。
【0048】
［実施の形態４］
（半導体装置の構成）
図６は、実施の形態４に係る半導体装置100cの回路図である。実施の形態３との違いは、抵抗・容量ネットワーク（RC-NW）15である。実施の形態３では、抵抗・容量ネットワーク（RC-NW）15はCauer型等価回路で構成していたが、本実施の形態４では、Foster型等価回路で構成している。Foster型等価回路は、Cauer型等価回路と比べ、複雑ではなく、デジタル回路による計算がしやすいといったメリットがある。なお、Foster型等価回路は、一般的に知られているものであるため、詳細は省略する。
（半導体装置の構成）
図６は、実施の形態４に係る半導体装置100cの回路図である。実施の形態３との違いは、抵抗・容量ネットワーク（RC-NW）15である。実施の形態３では、抵抗・容量ネットワーク（RC-NW）15はCauer型等価回路で構成していたが、本実施の形態４では、Foster型等価回路で構成している。Foster型等価回路は、Cauer型等価回路と比べ、複雑ではなく、デジタル回路による計算がしやすいといったメリットがある。なお、Foster型等価回路は、一般的に知られているものであるため、詳細は省略する。
【0049】
（効果）
以上のように、本実施の形態４に係る半導体装置100cでは、実施の形態３と同様の効果を得ることができる。なお、実施の形態４を実施の形態１、２に適用してもよい。
以上のように、本実施の形態４に係る半導体装置100cでは、実施の形態３と同様の効果を得ることができる。なお、実施の形態４を実施の形態１、２に適用してもよい。
【0050】
［実施の形態５］
（半導体装置の構成）
図７は、実施の形態５に係る半導体装置100dの回路図である。実施の形態１、２との違いは、所定の電圧を生成するための電圧源V1、V2、V3をそれぞれ可変電圧にしたことである。V1、V2、V3の各電圧はMCU 17から変更可能である。例えば、破壊温度までのマージンを持たせて過熱検出を行いたい場合は、VrefとともにV1、V2、V3の電圧を下げることで実現可能である。
（半導体装置の構成）
図７は、実施の形態５に係る半導体装置100dの回路図である。実施の形態１、２との違いは、所定の電圧を生成するための電圧源V1、V2、V3をそれぞれ可変電圧にしたことである。V1、V2、V3の各電圧はMCU 17から変更可能である。例えば、破壊温度までのマージンを持たせて過熱検出を行いたい場合は、VrefとともにV1、V2、V3の電圧を下げることで実現可能である。
【0051】
（効果）
以上のように、本実施の形態５に係る半導体装置100dでは、実施の形態１と同様の効果に加え、過熱検出の設定を可変にすることが可能となる。
以上のように、本実施の形態５に係る半導体装置100dでは、実施の形態１と同様の効果に加え、過熱検出の設定を可変にすることが可能となる。
【0052】
［実施の形態６］
（半導体装置の構成）
図８は、実施の形態６に係る半導体装置100eの回路図である。実施の形態１、２との違いは、電圧源V1、V2、V3とスイッチSW1、SW2、SW3を、サンプル・ホールド回路22で置き換えたことである。
（半導体装置の構成）
図８は、実施の形態６に係る半導体装置100eの回路図である。実施の形態１、２との違いは、電圧源V1、V2、V3とスイッチSW1、SW2、SW3を、サンプル・ホールド回路22で置き換えたことである。
【0053】
（半導体装置の動作）
半導体装置100eの基本的な動作は、実施の形態１、２と同様である。実施の形態１、２で説明した通り、リセット期間中、ノードN1の電圧は所定の電圧に設定される。実施の形態６では、所定の電圧をリセット直前のノードN1の電圧をサンプル・ホールドすることで得る。なお、図８では、抵抗・容量ネットワーク15は３段のRC回路で構成されているため、各段に同じ構成のサンプル・ホールド回路が設置される。
半導体装置100eの基本的な動作は、実施の形態１、２と同様である。実施の形態１、２で説明した通り、リセット期間中、ノードN1の電圧は所定の電圧に設定される。実施の形態６では、所定の電圧をリセット直前のノードN1の電圧をサンプル・ホールドすることで得る。なお、図８では、抵抗・容量ネットワーク15は３段のRC回路で構成されているため、各段に同じ構成のサンプル・ホールド回路が設置される。
【0054】
通常動作中、MCU 17から出力されるRST/RSTB信号により、サンプル・ホールド回路22のSW11はオン、SW12はオフとなる。この時、サンプル・ホールド回路22は、ノードN1を含む各ノードの電圧に応じて各コンデンサC11を充電する。
【0055】
MCU 17からリセットが実行されると、RST/RSTB信号が反転し、サンプル・ホールド回路22のSW11はオフ、SW12はオンとなる。この時、サンプル・ホールド回路22は、リセット直前までに充電されたコンデンサC11により、ノードN1を含む各ノードの電圧を、リセット直前の電圧に設定する。
【0056】
（効果）
以上のように、本実施の形態６に係る半導体装置100eでは、リセットが実行されても、抵抗・容量ネットワーク15の監視ノード（N1）の電圧をリセット直前の電圧に設定することが可能となる。これにより、意図しないリセットが実行されても、外部負荷が破壊される前に異常を検出することが可能となる。
以上のように、本実施の形態６に係る半導体装置100eでは、リセットが実行されても、抵抗・容量ネットワーク15の監視ノード（N1）の電圧をリセット直前の電圧に設定することが可能となる。これにより、意図しないリセットが実行されても、外部負荷が破壊される前に異常を検出することが可能となる。
【0057】
なお、サンプル・ホールド回路22は、図９のような構成にしてもよい。すなわち、コンデンサC11の前後にボルテージフォロワ回路VF11、VF12を接続する。C11の容量値が抵抗・容量ネットワーク15に影響を及ぼしにくくなり、過熱検出の精度がより向上する。
【0058】
［実施の形態７］
（半導体装置の構成）
図１０は、実施の形態１乃至６で使用する基準電圧生成回路の回路図である。図１０で示される通り、基準電圧生成回路は、差動増幅器21、抵抗R4、定電流源I2を有する。基準電圧生成回路は、VBと、差動増幅器21で生成される電圧とを抵抗R4で分圧した電圧を、基準電圧Vref、Vref 1、Vref 2として出力する。すなわち、基準電圧Vref、Vref 1、Vref 2は、電圧VBを基準とした電圧となる。なお、抵抗R4は、すべてが同じ抵抗値である必要はない。
（半導体装置の構成）
図１０は、実施の形態１乃至６で使用する基準電圧生成回路の回路図である。図１０で示される通り、基準電圧生成回路は、差動増幅器21、抵抗R4、定電流源I2を有する。基準電圧生成回路は、VBと、差動増幅器21で生成される電圧とを抵抗R4で分圧した電圧を、基準電圧Vref、Vref 1、Vref 2として出力する。すなわち、基準電圧Vref、Vref 1、Vref 2は、電圧VBを基準とした電圧となる。なお、抵抗R4は、すべてが同じ抵抗値である必要はない。
【0059】
半導体装置100を自動車に搭載した場合、電源電圧VBはバッテリから供給されることになる。バッテリから供給される電圧は、バッテリの充電状態などにより変動することが予想される。電圧VBが変動すると、ノードN1、N2、N3の電圧も変動することになる。そこで、本実施の形態７では、基準電圧Vref、Vref 1、Vref 2を、VBを基準とした電圧とすることで、電圧変動に追従するようにしている。
【0060】
（効果）
以上のように、本実施の形態７では、各実施の形態の効果に加え、電源電圧の変動に追従することが可能となる。
以上のように、本実施の形態７では、各実施の形態の効果に加え、電源電圧の変動に追従することが可能となる。
【0061】
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。
【符号の説明】
【0062】
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ 半導体装置
１ メインMOSFET
２ センスMOSFET
３、６、７ Nチャネル型トランジスタ
４、２０、２１ 差動増幅器
５、５ｂ 電流生成回路
８、９、１０、１１、１２ Pチャネル型トランジスタ
１３、１４、１６ 比較器
１５、１５ｂ 抵抗・容量ネットワーク
１８ AND回路
１９ 温度センサ
２２ サンプル・ホールド回路
１ メインMOSFET
２ センスMOSFET
３、６、７ Nチャネル型トランジスタ
４、２０、２１ 差動増幅器
５、５ｂ 電流生成回路
８、９、１０、１１、１２ Pチャネル型トランジスタ
１３、１４、１６ 比較器
１５、１５ｂ 抵抗・容量ネットワーク
１８ AND回路
１９ 温度センサ
２２ サンプル・ホールド回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】