(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023153674
(43)【公開日】2023-10-18
(54)【発明の名称】メモリシステム
(51)【国際特許分類】
G06F 12/00 20060101AFI20231011BHJP
G11C 16/04 20060101ALI20231011BHJP
G11C 16/34 20060101ALI20231011BHJP
【ＦＩ】
G06F12/00 550Z
G11C16/04 170
G11C16/34 163
G06F12/00 597U
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022063074
(22)【出願日】2022-04-05
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】安田 哲也
【テーマコード（参考）】
5B160
5B225
【Ｆターム（参考）】
5B160AA10
5B160AA12
5B160AA14
5B160NA03
5B225BA01
5B225CA27
5B225DD05
5B225DD08
5B225DE08
5B225EA05
5B225FA01
(57)【要約】 （修正有）
【課題】ライト処理性能を安定させるメモリシステムを提供する。
【解決手段】メモリシステム１は、複数の物理ブロックを含む不揮発性メモリ２０と、メモリコントローラ１０と、を備える。メモリコントローラは、複数の物理ブロックを、複数の第１ブロック集合にそれぞれ複数割り当て、第１ブロック集合が持つ不良物理ブロック数毎に、複数の第１ブロック集合を複数のグループに分け、複数のグループ内の複数の第１ブロック集合をイレース回数でソートしたリストを生成し、不良物理ブロックの基準値を算出し、不揮発性メモリへのライト処理時に、リストを参照し、基準値に基づいて複数のグループから第１ブロック集合を複数選択した第２ブロック集合を生成し、第２ブロック集合の物理ブロックへデータをライトする。
【選択図】図１
【解決手段】メモリシステム１は、複数の物理ブロックを含む不揮発性メモリ２０と、メモリコントローラ１０と、を備える。メモリコントローラは、複数の物理ブロックを、複数の第１ブロック集合にそれぞれ複数割り当て、第１ブロック集合が持つ不良物理ブロック数毎に、複数の第１ブロック集合を複数のグループに分け、複数のグループ内の複数の第１ブロック集合をイレース回数でソートしたリストを生成し、不良物理ブロックの基準値を算出し、不揮発性メモリへのライト処理時に、リストを参照し、基準値に基づいて複数のグループから第１ブロック集合を複数選択した第２ブロック集合を生成し、第２ブロック集合の物理ブロックへデータをライトする。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数の物理ブロックを含む不揮発性メモリと、コントローラとを備え、
前記コントローラは、
前記複数の物理ブロックを、複数の第１ブロック集合にそれぞれ複数割り当て、
前記第１ブロック集合が持つ不良物理ブロック数毎に、複数の前記第１ブロック集合を複数のグループに分け、
前記複数のグループ内の複数の前記第１ブロック集合をイレース回数でソートしたリストを生成し、
前記不良物理ブロックの基準値を算出し、
前記不揮発性メモリへのライト処理時に、前記リストを参照し、前記基準値に基づいて前記複数のグループから前記第１ブロック集合を複数選択した第２ブロック集合を生成し、
前記第２ブロック集合の物理ブロックへデータをライトする、
メモリシステム。
前記コントローラは、
前記複数の物理ブロックを、複数の第１ブロック集合にそれぞれ複数割り当て、
前記第１ブロック集合が持つ不良物理ブロック数毎に、複数の前記第１ブロック集合を複数のグループに分け、
前記複数のグループ内の複数の前記第１ブロック集合をイレース回数でソートしたリストを生成し、
前記不良物理ブロックの基準値を算出し、
前記不揮発性メモリへのライト処理時に、前記リストを参照し、前記基準値に基づいて前記複数のグループから前記第１ブロック集合を複数選択した第２ブロック集合を生成し、
前記第２ブロック集合の物理ブロックへデータをライトする、
メモリシステム。
【請求項2】
前記コントローラは、
前記不揮発性メモリ全体における前記第１ブロック集合の数と、前記不揮発性メモリ全体における前記不良物理ブロック数と、前記第２ブロック集合における第１ブロック集合の数とに基づいた前記基準値を算出する、
請求項１に記載のメモリシステム。
前記不揮発性メモリ全体における前記第１ブロック集合の数と、前記不揮発性メモリ全体における前記不良物理ブロック数と、前記第２ブロック集合における第１ブロック集合の数とに基づいた前記基準値を算出する、
請求項１に記載のメモリシステム。
【請求項3】
前記コントローラは、物理ブロックへライトするデータの訂正符号長に基づいて前記第２ブロック集合を生成する、請求項１に記載のメモリシステム。
【請求項4】
前記コントローラは、前記ライト処理時に、
消去可能な前記第２ブロック集合が含む前記第１ブロック集合について前記リストを更新し、
前記基準値に基づいて前記複数のグループから前記第１ブロック集合を複数選択した第２ブロック集合を生成する、
請求項１に記載のメモリシステム。
消去可能な前記第２ブロック集合が含む前記第１ブロック集合について前記リストを更新し、
前記基準値に基づいて前記複数のグループから前記第１ブロック集合を複数選択した第２ブロック集合を生成する、
請求項１に記載のメモリシステム。
【請求項5】
前記リストは前記第１ブロック集合のイレース回数を含み、
消去可能な前記第２ブロック集合が含む前記第１ブロック集合の前記イレース回数は、前記リストを更新した時に１増加する、
請求項４に記載のメモリシステム。
消去可能な前記第２ブロック集合が含む前記第１ブロック集合の前記イレース回数は、前記リストを更新した時に１増加する、
請求項４に記載のメモリシステム。
【請求項6】
前記コントローラは、
前記第２ブロック集合を複数含む第３ブロック集合を複数生成し、
前記第３ブロックに含まれる不良物理ブロックの数が、周期値となるように前記第２ブロック集合を選択する、
請求項１に記載のメモリシステム。
前記第２ブロック集合を複数含む第３ブロック集合を複数生成し、
前記第３ブロックに含まれる不良物理ブロックの数が、周期値となるように前記第２ブロック集合を選択する、
請求項１に記載のメモリシステム。
【請求項7】
前記周期値は、前記第２ブロック集合の最大不良物理ブロック数に基づいて定められる、請求項６に記載のメモリシステム。
【請求項8】
前記周期値を所定期間毎に更新する、請求項６に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、メモリシステムに関する。
【背景技術】
【0002】
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、様々なコンピューティングデバイスのメインストレージとして使用されている。
【0003】
不揮発性メモリは、複数の物理ブロックを含む。また、メモリシステムは、不揮発性メモリへ並列アクセスを実現したり、訂正符号を生成したりするために、複数の物理ブロックから構成される物理ブロックの集合を生成する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第９６２６２８９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
物理ブロックの集合には、不良物理ブロックも含まれる可能性がある。物理ブロックの集合間において、物理ブロック集合に含まれる不良物理ブロックの数に偏りがあると、ライト処理の性能が不安定になる。
【0006】
一つの実施形態は、ライト処理性能を安定させることを目的とする。
【課題を解決するための手段】
【0007】
一つの実施形態によれば、メモリシステムは、複数の物理ブロックを含む不揮発性メモリと、コントローラとを備える。コントローラは、複数の物理ブロックを、複数の第１ブロック集合にそれぞれ複数割り当て、第１ブロック集合が持つ不良物理ブロック数毎に、複数の第１ブロック集合を複数のグループに分け、複数のグループ内の複数の第１ブロック集合をイレース回数でソートしたリストを生成し、不揮発性メモリへのライト処理時に、リストを参照し、基準値に基づいて複数のグループから第１ブロック集合を複数選択した第２ブロック集合を生成し、第２ブロック集合の物理ブロックへデータをライトする。
【図面の簡単な説明】
【0008】
【図1】第１実施形態にかかるメモリシステムの構成の一例を示す図。
【図2】第１実施形態におけるメモリセルアレイの構成を示す回路図。
【図3】第１実施形態にかかる各ブロックの関係を示す図。
【図4】第１実施形態にかかるメディアブロックテーブルの一例を示す図。
【図5】第１実施形態にかかるコンポジションブロックテーブルの一例を示す図。
【図6】第１実施形態にかかるフリーブロックリストの一例を示す図。
【図7】第１実施形態にかかるフリーブロックリストを概念的に示す図。
【図8】第１実施形態にかかるコンポジションブロックの一例を示す図。
【図9】第１実施形態にかかる初回起動時のライト処理の処理手順を示すフローチャート。
【図10】第１実施形態にかかるブロック解放処理の処理手順を示すフローチャート。
【図11】第１実施形態にかかる初回起動以降のライト処理の処理手順を示すフローチャート。
【図12】第２実施形態にかかる周期に基づくコンポジションブロックの一例を示す図。
【図13】第２実施形態にかかる初回起動時のライト処理の処理手順を示すフローチャート。
【図14】第２実施形態にかかるブロック解放処理の処理手順を示すフローチャート。
【図15】第２実施形態にかかる初回起動以降のライト処理の処理手順を示すフローチャート。
【発明を実施するための形態】
【0009】
以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0010】
（第１実施形態）
図１は、第１実施形態にかかるメモリシステム１の構成の一例を示す図である。図１に示すように、メモリシステム１は、メモリコントローラ１０、ＮＡＮＤ型フラッシュメモリ２０（以下、「ＮＡＮＤメモリ２０」と記載）及びＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３０を備える。メモリコントローラ１０は、ＮＡＮＤメモリ２０およびＤＲＡＭ３０と接続する。メモリシステム１は、メモリコントローラ１０とＮＡＮＤメモリ２０とが１つのパッケージとして構成されるメモリカード等であってもよいし、ＳＳＤ（Solid State Drive）等であってもよい。メモリシステム１は、ホスト２と接続可能であり、図１ではホスト２と接続された状態が示されている。
図１は、第１実施形態にかかるメモリシステム１の構成の一例を示す図である。図１に示すように、メモリシステム１は、メモリコントローラ１０、ＮＡＮＤ型フラッシュメモリ２０（以下、「ＮＡＮＤメモリ２０」と記載）及びＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３０を備える。メモリコントローラ１０は、ＮＡＮＤメモリ２０およびＤＲＡＭ３０と接続する。メモリシステム１は、メモリコントローラ１０とＮＡＮＤメモリ２０とが１つのパッケージとして構成されるメモリカード等であってもよいし、ＳＳＤ（Solid State Drive）等であってもよい。メモリシステム１は、ホスト２と接続可能であり、図１ではホスト２と接続された状態が示されている。
【0011】
メモリコントローラ１０は、例えばＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）として構成され得る。また、メモリコントローラ１０は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）またはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を備えていてもよい。メモリコントローラ１０は、ＮＡＮＤメモリ２０に各種動作を命令することができる。メモリコントローラ１０は、外部のホスト２からの要求（リクエスト）に基づいた動作と、ホスト２からの要求に依らない動作とを実行する。メモリコントローラ１０の各機能は、プログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）により実現されてもよく、専用のハードウェアで実現されてもよい。
【0012】
メモリコントローラ１０は、ホストインタフェース（Ｉ／Ｆ）１１、ＣＰＵ１２、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅｓ）部１３、ＮＡＮＤインタフェース（Ｉ／Ｆ）１５、及びＤＲＡＭインタフェース（Ｉ／Ｆ）１６を備える。メモリコントローラ１０は、ホストＩ／Ｆ１１、ＣＰＵ１２、ＥＣＣ部１３、ＮＡＮＤＩ／Ｆ１５、及びＤＲＡＭＩ／Ｆ１６は、内部バスで相互に接続されている。
【0013】
ホスト１１は、ホスト２に接続され、メモリシステム１とホスト２との間の通信を司る。ホストＩ／Ｆ１１は、例えばメモリシステム１とホスト２との間で、データ、要求、及びアドレスの転送を制御する。ホストＩ／Ｆ１１は、ホスト２との間の通信インタフェース規格に従った処理を実施する。ホストＩ／Ｆ１１は、ホスト２から受信したアクセス先のアドレスおよびコマンドの信号を受信する。また、ホストＩ／Ｆ１１は、ホスト２から書き込み対象のデータを受信する。
【0014】
ＣＰＵ１２は、メモリコントローラ１０全体の動作を制御する。ＣＰＵ１２は、例えばホスト２から受信したライト要求に応答してライトコマンドを発行して、発行したライトコマンドを、ＮＡＮＤＩ／Ｆ１５を介してＮＡＮＤメモリ２０に送信する。また、ＣＰＵ１２は、ホスト２から受信したリード要求に応答してリードコマンドを発行して、発行したリードコマンドを、ＮＡＮＤＩ／Ｆ１５を介してＮＡＮＤメモリ２０に送信する。また、ＣＰＵ１２は、ホスト２から受信したイレース要求に応答して、イレースコマンドを発行して、発行したイレースコマンドを、ＮＡＮＤＩ／Ｆ１５を介してＮＡＮＤメモリ２０に送信する。
【0015】
ＥＣＣ部１３は、データを符号化することで誤り検出訂正用のパリティを生成するとともに、データとパリティとを含む符号語を生成する。例えば、ＥＣＣ部１３は、予め定められている単位のデータをＣＰＵ１２から受信し、受信したデータを符号化して、パリティを生成することで符号語を生成する。また、ＥＣＣ部１３は、ＮＡＮＤメモリ２０から読み出された符号語を復号してデータを復元する。例えば、ＮＡＮＤメモリ２０から読み出されたデータに誤りがあった時、ＥＣＣ部１３は、読み出されたデータに対応する符号語を復号して、データを復元する。
【0016】
ＥＣＣ部１３は、データを符号化して、当該データに対応するＥＣＣ（すなわちパリティ）を生成する。ＥＣＣ部１３は、線形符号であるＥＣＣを生成し得る。線形符号である複数のＥＣＣは、それらＥＣＣ間での減算が、すなわち排他的論理和（ＸＯＲ）演算が、可能である。このようなＥＣＣとして、例えばＲｅｅｄ－Ｓｏｌｏｍｏｎ（ＲＳ）符号、ＸＯＲパリティが用いられる。
【0017】
ＮＡＮＤＩ／Ｆ１５は、ＮＡＮＤメモリ２０との間の通信を司る。ＮＡＮＤＩ／Ｆ１５は、ＮＡＮＤインタフェース規格に基づいて構成されている。
【0018】
ＤＲＡＭＩ／Ｆ１６は、ＤＲＡＭ３０との間の通信を司る。ＤＲＡＭＩ／Ｆ１６は、ＤＲＡＭインタフェース規格に基づいて構成されている。ＤＲＡＭ３０は、各種テーブルを格納する領域を有する。
【0019】
不揮発性メモリとしてのＮＡＮＤメモリ２０は、メモリセルアレイを含む。メモリセルアレイは、マトリクス状に配置された複数のメモリセルを含む。ＮＡＮＤメモリ２０のメモリセルアレイは、複数の物理ブロックを含む。ＮＡＮＤメモリ２０は、複数の不揮発性メモリチップ（例えば複数のＮＡＮＤ型フラッシュメモリダイ）を含んでいてもよい。ＮＡＮＤメモリ２０は、二次元構造の不揮発性メモリであってもよいし、三次元構造の不揮発性メモリであってもよい。
【0020】
図２は、１個のブロックの構成例を示す回路図である。なお、各物理ブロックＢＬＫは、同一の構成を有している。物理ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を有する。各ストリングユニットＳＵは、複数のＮＡＮＤストリング２１２を含む。
【0021】
ＮＡＮＤストリング２１２の各々は、例えば６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）および選択トランジスタＳＴ１、ＳＴ２を含んでいる。メモリセルトランジスタＭＴは、制御ゲートと電荷蓄積層とを備え、データを不揮発に保持する。そして６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）は、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に直列接続されている。なお、メモリセルトランジスタＭＴは、電荷蓄積層に絶縁膜を用いたＭＯＮＯＳ型であってもよいし、電荷蓄積層に導電膜を用いたＦＧ型であってもよい。さらに、ＮＡＮＤストリング２１２内のメモリセルトランジスタＭＴの個数は６４個に限定されない。
【0022】
ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ１のゲートは、各々の選択ゲート線ＳＧＤ０～ＳＧＤ３に接続される。これに対してストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、例えば選択ゲート線ＳＧＳに共通接続される。ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、ストリングユニットＳＵ毎に異なる選択ゲート線ＳＧＳ０～ＳＧＳ３（不図示）に接続されてもよい。同一のブロックＢＬＫ内にある各メモリセルトランジスタＭＴ０～ＭＴ６３の制御ゲートは、各々のワード線ＷＬ０～ＷＬ６３に共通接続される。
【0023】
ストリングユニットＳＵ内にある各ＮＡＮＤストリング２１２の選択トランジスタＳＴ１のドレインは、各々異なるビット線ＢＬ（ＢＬ０～ＢＬ（Ｎ－１）、但しＮは２以上の自然数）に接続される。また、ビット線ＢＬは、複数のブロックＢＬＫ間で各ストリングユニットＳＵ内にある１つのＮＡＮＤストリング２１２を共通に接続する。更に、各選択トランジスタＳＴ２のソースは、ソース線ＳＬに共通に接続されている。
【0024】
つまりストリングユニットＳＵは、各々が異なるビット線ＢＬに接続され、且つ同一の選択ゲート線ＳＧＤに接続された複数のＮＡＮＤストリング２１２の集合である。またブロックＢＬＫは、ワード線ＷＬを共通にする複数のストリングユニットＳＵの集合である。そしてメモリセルアレイは、少なくとも１つのビット線ＢＬを共有する複数の物理ブロックＢＬＫの集合である。
【0025】
ライトおよびリードは、１つのストリングユニットＳＵにおける１つのワード線ＷＬに接続されたメモリセルトランジスタＭＴに対して、一括して実行され得る。ライトおよびリードの際に、一括して選択されるメモリセルトランジスタＭＴの群をメモリセルグループと表記する。そして、１つのメモリセルグループにライトされる、あるいはリードされる１ビットのデータの集まりの単位をページと表記する。
【0026】
イレースは、物理ブロックＢＬＫ単位で実行される。即ち、１つのブロックＢＬＫに格納された全てのデータは、一括にイレースされる。
【0027】
ライト処理において、メモリコントローラ１０は、ホスト２からのライト要求に応答して、ライトコマンドとライト要求に関連付けられたデータを、ＮＡＮＤＩ／Ｆ１５を介してＮＡＮＤメモリ２０に送信する。ライト処理において、ＮＡＮＤメモリ２０は受信したデータをメモリセルアレイに書き込む。
【0028】
イレース処理において、メモリコントローラ１０は、ホスト２からのイレース要求に応答して、イレースコマンドをＮＡＮＤＩ／Ｆ１５を介してＮＡＮＤメモリ２０に送信する。イレース処理において、ＮＡＮＤメモリ２０は受信したイレースコマンドに基づいて、メモリセルアレイのデータを消去する。
【0029】
続いて、物理ブロックを有する各種ブロックの関係を図３に示す。図３に示すように、コンポジションブロック５３は、複数のメディアブロック５２ａおよびメディアブロック５２ｂを有する。コンポジションブロック５３内に含まれるメディアブロック５２の数は、メモリコントローラ１０によって決定され、どのコンポジションブロック５３も同一の数のメディアブロック５２を有する。また、各メディアブロック５２は、複数の物理ブロック５１を有する。例えば、メディアブロック５２ａは、物理ブロック５１ａ～物理ブロック５１ｄを有する。以下、複数のメディアブロック５２ａおよびメディアブロック５２ｂを区別しない場合には、メディアブロック５２と称する。物理ブロック５１ａ～物理ブロック５１ｄを区別しない場合には、物理ブロック５１と称する。
【0030】
本実施形態では、全てのコンポジションブロック５３は同一の数のメディアブロック５２を有するが、これに限られない。例えば、メモリコントローラ１０がコンポジションブロック５３に含まれるパリティのサイズを小さくしてＮＡＮＤメモリ２０にデータを書き込む際、コンポジションブロック５３が有するメディアブロック５２の数を減らしてもよい。
【0031】
メディアブロック５２は、並列アクセス実現のための並列動作要素である各プレーンから物理ブロックを１つずつ選択したブロックである。メディアブロック５２は、第１ブロック集合の一例である。メモリシステム１が、出荷前および出荷後に初期起動した際に、物理ブロック５１とメディアブロック５２との対応関係を設定する。また、ＣＰＵ１２は、全てのメディアブロック５２をフリーブロックリストにｅｎｑｕｅｕｅする。ここで、フリーブロックリストとは、有効なデータが格納されていない物理ブロック５１のリストをいう。メモリシステム１が初回起動した際、メディアブロック５２と対応付けられる物理ブロック５１はイレースされた状態である。
【0032】
コンポジションブロック５３は、物理ブロック５１を訂正符号長分まとめるために複数のメディアブロック５２を選択したブロックである。コンポジションブロック５３は、メモリコントローラ１０がイレース処理を行う際の、消去単位である。コンポジションブロック５３は、第２ブロック集合の一例である。ＣＰＵ１２は、ライト処理時に、フリーブロックリストからメディアブロック５２をｄｅｑｕｅｕｅして、コンポジションブロック５３を割り当てる。以下では割り当てることを生成すると称する。
【0033】
ところで、メディアブロック５２は、ライトもリードもできない物理ブロック５１である不良物理ブロックを有する可能性がある。仮に、メディアブロック５２に含まれる物理ブロック５１のうちの不良物理ブロックの数を考慮せずに、コンポジションブロック５３を生成すると、コンポジションブロック５３内の不良物理ブロックの数に偏りが生じてしまい、ライト性能にばらつきが出てしまう。
【0034】
そこで、メモリシステム１は、不良物理ブロックの数が偏らないようにコンポジションブロックを生成する。
【0035】
コンポジションブロック５３を生成する方法を説明する前に、メモリシステム１が、ＤＲＡＭ３０で記憶するテーブル情報を説明する。メモリシステム１のＤＲＡＭ３０は、メディアブロックテーブルと、コンポジションブロックテーブルと、フリーブロックリストとを記憶する。
【0036】
まず、図４を用いてメディアブロックテーブルについて説明する。メディアブロックテーブルは、「ＭＢ Ｉｎｄｅｘ」と、「ＰＢ Ｉｎｄｅｘｅｓ」と、「Ｅｒａｓｅ Ｃｏｕｎｔ」と、「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」とを対応付けたテーブルである。なお、このテーブルでは、１つのメディアブロック５２が４つの物理ブロック５１を有する例を示している。
【0037】
物理ブロック５１はそれぞれ、識別情報を付される。「ＰＢ Ｉｎｄｅｘ」が「Ｗ」である物理ブロック５１を「ＰＢ ＃Ｗ」と称する。「ＰＢ Ｉｎｄｅｘｅｓ」は、メディアブロック５２に含まれる物理ブロック５１の識別情報を表したテーブルである。物理ブロック５１が不良物理ブロックである場合、識別情報は「Ｄｅｆｅｃｔ」と示す。なお、物理ブロック５１が、不良物理ブロックである場合、「Ｄｅｆｅｃｔ」を示すマジック値（例えば、０ｘＦＦ）が入力されていてもよい。
【0038】
「ＭＢ Ｉｎｄｅｘ」は、それぞれのメディアブロック５２の識別情報である。例えば、「ＭＢ Ｉｎｄｅｘ」が「０」であるメディアブロックには、物理ブロックの識別情報が「ＰＢ ＃０」、「Ｄｅｆｅｃｔ」、「ＰＢ ＃２」、「ＰＢ ＃３」である物理ブロック５１が対応付けられている。また、「ＭＢ Ｉｎｄｅｘ」が「Ｘ」であるメディアブロック５２を「ＭＢ ＃Ｘ」と称する。
【0039】
「ＭＢ ＃１」であるメディアブロック５２には、物理ブロックの識別情報が「ＰＢ ＃４」、「ＰＢ ＃５」、「ＰＢ ＃６」、「ＰＢ ＃７」である物理ブロック５１が対応付けられている。「ＭＢ ＃２」であるメディアブロック５２には、物理ブロックの識別情報が「ＰＢ ＃８」、「ＰＢ ＃９」、「Ｄｅｆｅｃｔ」、「Ｄｅｆｅｃｔ」である物理ブロック５１が対応付けられている。「ＭＢ ＃３」であるメディアブロック５２には、物理ブロックの識別情報が「ＰＢ ＃１２」、「ＰＢ ＃１３」、「ＰＢ ＃１４」、「ＰＢ ＃１５」である物理ブロック５１が対応付けられている。「ＭＢ ＃４」であるメディアブロック５２には、物理ブロックの識別情報が「ＰＢ ＃１６」、「Ｄｅｆｅｃｔ」、「ＰＢ ＃１８」、「ＰＢ ＃１９」である物理ブロック５１が対応付けられている。「ＭＢ ＃５」であるメディアブロック５２には、物理ブロックの識別情報が「ＰＢ ＃２０」、「ＰＢ ＃２１」、「ＰＢ ＃２２」、「ＰＢ ＃２３」である物理ブロック５１が対応付けられている。「ＭＢ ＃ｐ」であるメディアブロック５２には、物理ブロックの識別情報が「ＰＢ ＃ｍ」、「Ｄｅｆｅｃｔ」、「Ｄｅｆｅｃｔ」、「ＰＢ ＃ｍ＋１」である物理ブロック５１（但し、ｍは０以上の自然数）が対応付けられている。
【0040】
「ＭＢ ＃０」であるメディアブロック５２には、不良物理ブロックが１つ含まれる。「ＭＢ ＃１」であるメディアブロック５２には、不良物理ブロックが含まれない。「ＭＢ ＃２」であるメディアブロック５２には、不良物理ブロックが２つ含まれる。「ＭＢ ＃３」であるメディアブロック５２には、不良物理ブロックが含まれない。「ＭＢ ＃４」であるメディアブロック５２には、不良物理ブロックが１つ含まれる。「ＭＢ ＃５」であるメディアブロック５２には、不良物理ブロックが含まれない。「ＭＢ ＃ｐ」であるメディアブロック５２には、不良物理ブロックが２つ含まれる。
【0041】
「ＥｒａｓｅＣｏｕｎｔ」は、メディアブロック５２に対応する物理ブロック５１のデータをイレースした回数を示す。ＣＰＵ１２は、イレースコマンドをＮＡＮＤＩ／Ｆ１５に送信した場合、イレース対象のメディアブロックの「ＭＢ Ｉｎｄｅｘ」の「ＥｒａｓｅＣｏｕｎｔ」をカウントアップする。このように、ＣＰＵ１２は、メディアブロック５２に対応する物理ブロック５１のデータをイレースした回数を「ＥｒａｓｅＣｏｕｎｔ」に格納する。すなわち、メディアブロックテーブルは、メディアブロック５２のイレース回数を管理する。
【0042】
「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」は、フリーブロックリストにおけるメディアブロック５２の前後関係を示すリストである。「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｐｒｅｖ」は、そのメディアブロック５２の前のメディアブロック５２を示す。「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｎｅｘｔ」は、そのメディアブロック５２の次のメディアブロック５２を示す。
【0043】
例えば、「ＭＢ ＃０」であるメディアブロック５２は、「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｐｒｅｖ」が、「ｎｕｌｌ」で、「Ｎｅｘｔ」が「ｎｕｌｌ」である。これは、「ＭＢ ＃０」であるメディアブロック５２は、フリーブロックリストに追加されていないことを示す。
【0044】
「ＭＢ＃２」であるメディアブロック５２は、「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｐｒｅｖ」が、「ｎｕｌｌ」で、「Ｎｅｘｔ」が「ＭＢ ＃ｐ」である。これは、「ＭＢ ＃２」であるメディアブロック５２がフリーブロックであることと、フリーブロックであるメディアブロック５２の先頭であり、「ＭＢ ＃ｐ」であるメディアブロック５２が後ろに存在することを示している。
【0045】
「ＭＢ ＃３」であるメディアブロック５２は「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｐｒｅｖ」が、「ＭＢ ＃５」で、「Ｎｅｘｔ」が「ｎｕｌｌ」である。これは、「ＭＢ ＃３」であるメディアブロック５２がフリーブロックであることと、フリーブロックリスト内において、「ＭＢ ＃３」であるメディアブロック５２の前に「ＭＢ ＃５」であるメディアブロック５２が存在すること、フリーブロックリストの末尾であることを示している。
【0046】
「ＭＢ＃５」であるメディアブロック５２は「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｐｒｅｖ」が、「ＭＢ ＃１」で、「Ｎｅｘｔ」が「ＭＢ ＃３」である。これは、「ＭＢ ＃５」であるメディアブロック５２がフリーブロックであることと、フリーブロックリスト内において、「ＭＢ ＃５」であるメディアブロック５２の前に「ＭＢ ＃１」であるメディアブロック５２が存在し、「ＭＢ ＃３」であるメディアブロック５２が後ろに存在することを示している。
【0047】
続いて、図５を用いてコンポジションブロックテーブルについて説明する。コンポジションブロックテーブルは、「ＣＢ Ｉｎｄｅｘ」と、「ＭＢ Ｉｎｄｅｘｅｓ」とを対応付けたテーブルである。
【0048】
「ＣＢ Ｉｎｄｅｘ」は、それぞれのコンポジションブロック５３の識別情報である。「ＭＢ Ｉｎｄｅｘｅｓ」は、各コンポジションブロック５３に対応するメディアブロック５２の識別情報である。ＣＰＵ１２は、データを書き込む際、フリーブロック内のデータを消去する前にコンポジションブロックテーブルのエントリーを生成する。また、「ＣＢ Ｉｎｄｅｘ」が「Ｙ」であるコンポジションブロック５３を「ＣＢ ＃Ｙ」と称する。「ＣＢ ＃０」のコンポジションブロック５３は、「ＭＢ ＃０」であるメディアブロック５２と「ＭＢ ＃４」であるメディアブロック５２を有する。なお、「ＣＢ ＃２」のコンポジションブロックの「ＭＢ Ｉｎｄｅｘｅｓ」が「ｎｕｌｌ」となっている。これは、「ＣＢ ＃２」のコンポジションブロック５３が未構築であることを示す。また、コンポジションテーブルのエントリー数は、出荷時に決定されており、その後増減しない。
【0049】
続いて、図６を用いてフリーブロックリストについて説明する。フリーブロックリストは、「ＦＢ Ｉｎｄｅｘ」と、「Ｄｅｆｅｃｔ」と、「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」とを対応付けたリストである。「ＦＢ Ｉｎｄｅｘ」は、フリーブロックリストの識別情報である。「Ｄｅｆｅｃｔ」は、フリーブロックリストに属するメディアブロックに含まれる不良物理ブロックの数を示す。「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」は、フリーブロックリストに属するメディアブロック５２のうち、先頭および末尾のメディアブロック５２の識別情報を示す。また、「ＦＢ Ｉｎｄｅｘ」が「Ｚ」であるフリーブロックを「ＦＢ ＃Ｚ」と称する。
【0050】
図６に示すように、「ＦＢ Ｉｎｄｅｘ」の番号と「Ｄｅｆｅｃｔ」の番号は同一である。「ＦＢ ＃０」のフリーブロックリストの「Ｄｅｆｅｃｔ」は、「０」である。よって、「ＦＢ ＃０」のフリーブロックリストには、不良物理ブロックの数が０であるメディアブロック５２が追加される。同様に、「ＦＢ ＃１」のフリーブロックリストの「Ｄｅｆｅｃｔ」は、「１」である。よって、「ＦＢ ＃１」のフリーブロックリストには、不良物理ブロックの数が１であるメディアブロック５２が追加される。「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｈｅａｄ」は、フリーブロックリストに追加されたメディアブロック５２の先頭の「ＭＢ Ｉｎｄｅｘ」を示す。「ＭＢ ＬｉｎｋｅｄＬｉｓｔ」の「Ｔａｉｌ」は、フリーブロックリストに追加されたメディアブロック５２の末尾の「ＭＢ Ｉｎｄｅｘ」を示す。
【0051】
図６の「ＦＢ ＃０」であるフリーブロックリストに注目する。「Ｈｅａｄ」が「ＭＢ ＃１」であり、「Ｔａｉｌ」が「ＭＢ ＃３」である。これは、メディアブロック５２に含まれる不良物理ブロックの数が０であるフリーブロックリストの先頭が「ＭＢ ＃１」であるということを示している。ここで図４のメディアブロックテーブルを参照する。「ＭＢ ＃１」の「Ｐｒｅｖ」は「ｎｕｌｌ」であり、「Ｎｅｘｔ」は「ＭＢ ＃５」である。「ＭＢ ＃１」のイレース回数は１である。次に、「ＭＢ ＃５」を参照すると、「ＭＢ ＃５」の「Ｐｒｅｖ」は「ＭＢ ＃１」であり、「Ｎｅｘｔ」は「ＭＢ ＃３」である。「ＭＢ ＃５」のイレース回数は１である。次に、「ＭＢ ＃３」を参照すると、「ＭＢ ＃３」の「Ｐｒｅｖ」は「ＭＢ ＃５」であり、「Ｎｅｘｔ」は「ｎｕｌｌ」である。「ＭＢ ＃３」のイレース回数は２である。これにより、「ＦＢ ＃０」であるフリーブロックリストの先頭のメディアブロック５２は「ＭＢ ＃１」であり、末尾のメディアブロック５２は「ＭＢ ＃３」であり、間に「ＭＢ ＃５」のブロックリストが存在することが示される。さらに、「ＦＢ ＃０」のフリーブロックリストに含まれる複数のメディアブロック５２は、イレース回数でソートされている。
【0052】
以上のように、メモリシステム１は、コンポジションブロック５３を生成する前（例えば出荷前または出荷後に初回起動した際）に、メディアブロック５２と、物理ブロック５１とを対応付けたメディアブロックテーブルを構築する。メモリシステム１は、メディアブロックに含まれる不良物理ブロックの数でメディアブロックをグルーピングして、フリーブロックリストを生成する。メモリシステム１は、フリーブロックリスト中の各グループのメディアブロックをイレース回数でソートする。
【0053】
メモリシステム１は、ホスト２からのライト処理要求を受け付けると、データを書き込み可能なコンポジションブロック５３が存在するかどうかを確認する。書き込み可能なコンポジションブロックがない場合、メモリシステム１はフリーブロックリストを参照し、不良物理ブロックの数が所定数となるようにメディアブロック５２を選択して、コンポジションブロック５３を生成する。
【0054】
また、コンポジションブロック５３を作成後、ホスト２からデータの破棄を指示するトリムコマンドを受け取ったり、メモリシステム１によってガベージコレクションが行われたりして、コンポジションブロック５３に含まれるメディアブロック内に有効なデータがなくなると、ブロック解放処理が行われる。つまり、コンポジションブロック５３内のメディアブロック５２が無効データを有するメディアブロック５２のみになると、メモリシステム１はブロック解放処理を行う。ここでは、有効データは、後にホスト２からリードされる可能性があるデータである。無効データは、もはやホスト２からリードされる可能性が無いデータである。ブロック解放処理では、メモリシステム１は、まず、有効データが存在しないコンポジションブロック５３に含まれるメディアブロック５２を、フリーブロックリストに追加する。つまり、メモリシステム１は、無効データのみを有するコンポジションブロック５３に含まれるメディアブロック５２を、フリーブロックリストに追加する。メモリシステム１は、フリーブロックリストに追加したメディアブロック５２を、不良物理ブロックの数に応じてグルーピングする。メモリシステム１は、コンポジションブロックテーブルを参照し、無効データのみを有するコンポジションブロック５３のリストに追加されているメディアブロック５２を消去する。
【0055】
コンポジションブロック５３を生成する際、メモリシステム１はフリーブロックリストを参照して、複数のメディアブロック５２を選択する。フリーブロックリストに追加されているメディアブロック５２には、イレースされた状態のメディアブロック５２と、無効データのみを有するメディアブロック５２が存在する。選択したメディアブロック５２がデータを有する場合、メモリシステム１は、データを有するメディアブロック５２の「ＥｒａｓｅＣｏｕｎｔ」の値を１増やし、メディアブロック５２に含まれる物理ブロック５１のデータを消去する。
【0056】
また、メモリシステム１は、ブロック解放処理を、コンポジションブロック５３を生成する直前に実行してもよい。
【0057】
ここで、コンポジションブロック５３を生成する方法を説明する。図７は、フリーブロックリストで管理されるメディアブロック５２の状態の例である。メディアブロック５２ａ～メディアブロック５２ｌのそれぞれに付されている数字は、イレース回数を表す。
【0058】
メモリシステム１は、メディアブロック５２に含まれる不良物理ブロックの数でメディアブロック５２をグルーピングして、各グループのメディアブロック５２をイレース回数に基づいてソートする。メディアブロック５２ａ～メディアブロック５２ｄは、不良物理ブロックの数が０であるフリーブロックリストに属している。メディアブロック５２ｅ～メディアブロック５２ｈは不良物理ブロックの数が１であるフリーブロックリストに属している。換言すると、メディアブロック５２ｅ～メディアブロック５２ｈは、それぞれ不良物理ブロックＤＢを１つ有する。また、不良物理ブロックの数が２であるフリーブロックリストは、メディアブロック５２ｉ～メディアブロック５２ｌを有する。換言すると、メディアブロック５２ｉ～メディアブロック５２ｌは、それぞれ不良物理ブロックＤＢを２つ有する。
【0059】
ＣＰＵ１２は、複数のメディアブロック５２を有するコンポジションブロック５３を生成する際、コンポジションブロック５３内のメディアブロック５２の不良物理ブロックの数が平均値となるように、メディアブロック５２を選択する。平均値とは、ＮＡＮＤメモリ２０全体における物理ブロック５１の総数と、ＮＡＮＤメモリ２０全体における不良物理ブロックの数と、コンポジションブロック５３を構成する物理ブロック５１の数とに基づいて算出される値である。例えば、メモリシステム１は、ＮＡＮＤメモリ２０全体における不良物理ブロックの数と、コンポジションブロックを構成するメディアブロックの数とを乗算した値を、ＮＡＮＤメモリ２０全体におけるメディアブロック５２の総数で除算して、不良物理ブロックの数の平均値を計算する。平均値は、基準値の一例である。
【0060】
図８は、コンポジションブロック５３に含まれる不良物理ブロックの数の平均値を２とする場合のコンポジションブロック５３の構成を示す。コンポジションブロック５３を生成する際、ＣＰＵ１２は、算出した物理ブロック５１の数の平均値に基づいて、フリーブロックリストを参照し、イレース回数の少ない順に複数のメディアブロック５２を選択する。この例では、ＣＰＵ１２は、不良物理ブロックの数が２のメディアブロック５２からイレース回数が２であるメディアブロック５２ｉを選択し、不良物理ブロックの数が０のメディアブロックからイレース回数が１であるメディアブロック５２ａを選択し、コンポジションブロック５３ｂを生成する。続いて、ＣＰＵ１２は、不良物理ブロックの数が１のメディアブロック５２から、イレース回数が２であるメディアブロック５２ｅとイレース回数が４であるメディアブロック５２ｆとを選択し、コンポジションブロック５３ａを生成する。このように、ＣＰＵ１２は、コンポジションブロック５３ｂ、コンポジションブロック５３ａの順にコンポジションブロック５３を生成する。
【0061】
続いて、第１実施形態にかかるメモリシステム１（より詳しくはＣＰＵ１２）によるライト処理手順について、図９を用いて説明する。図９は、メモリシステム１を初回に起動した時の、本実施形態にかかるライト処理の処理手順を示すフローチャートである。
【0062】
まず、ＣＰＵ１２は、製造または出荷した後に初回起動した際にメディアブロック５２と、物理ブロック５１とを対応付けたメディアブロックテーブルを構築する（ステップＳ１）。そして、ＣＰＵ１２は、全てのメディアブロック５２をフリーブロックリストへｅｎｑｕｅｕｅする（ステップＳ２）。
【0063】
ＣＰＵ１２は、フリーブロックリストにｅｎｑｕｅｕｅしたメディアブロック５２を、不良物理ブロックの数に応じてグルーピングし、イレース回数でソートする（ステップＳ３）。ＣＰＵ１２は、コンポジションブロックに含まれる不良物理ブロックの数が所定の値となるように、フリーブロックリストから複数のメディアブロック５２を選択する（ステップＳ４）。ＣＰＵ１２は、選択した複数のメディアブロック５２をフリーブロックリストからｄｅｑｕｅｕｅする（ステップＳ５）。ＣＰＵ１２は、選択したメディアブロック５２をコンポジションブロックテーブルにｅｎｑｕｅｕｅして、コンポジションブロック５３を構築する（ステップＳ６）。ＣＰＵ１２は、コンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ７）。
【0064】
第１実施形態にかかるＣＰＵ１２によるブロック解放処理手順について、図１０のフローチャートを用いて説明する。
【0065】
コンポジションブロック５３内のメディアブロック５２の全てが無効データのみを有するメディアブロック５２になると、ＣＰＵ１２は、無効データのみを有するコンポジションブロック５３に含まれるメディアブロック５２を、フリーブロックリストにｅｎｑｕｅｕｅする（ステップＳ１１）。ＣＰＵ１２は、フリーブロックリストにｅｎｑｕｅｕｅしたメディアブロック５２を、不良物理ブロックの数に応じてグルーピングし、イレース回数でソートする（ステップＳ１２）。ＣＰＵ１２は、コンポジションブロックテーブルを参照し、無効データのみを有するコンポジションブロック５３にｅｎｑｕｅｕｅされているメディアブロック５２をｄｅｑｕｅｕｅする（ステップＳ１３）。
【0066】
【0067】
ライト処理を行う際、ＣＰＵ１２は、データを書き込み可能なコンポジションブロック５３が存在するかどうかを確認する。書き込み可能なコンポジションブロック５３がある場合（ステップＳ２０＿Ｙｅｓ）、ＣＰＵ１２は、書き込み可能なコンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ２７）。書き込み可能なコンポジションブロック５３がない場合（ステップ２０＿Ｎｏ）、ＣＰＵ１２は、フリーブロックリストを参照し、コンポジションブロック５３に含まれる不良物理ブロックの数が所定の値となるように、フリーブロックリストから複数のメディアブロック５２を選択する（ステップＳ２１）。選択した複数のメディアブロック５２をフリーブロックリストからｄｅｑｕｅｕｅする（ステップＳ２２）。選択したメディアブロック５２に無効データが書き込まれている場合（ステップＳ２３＿Ｙｅｓ）、ＣＰＵ１２は、無効データが書き込まれているメディアブロック５２の「Ｅｒａｓｅ Ｃｏｕｎｔ」の値を１増やす（ステップＳ２４）。ＣＰＵ１２は、メディアブロック５２に含まれる物理ブロック５１のデータを消去する（ステップＳ２５）。ＣＰＵ１２は、選択したメディアブロック５２をコンポジションブロックテーブルにｅｎｑｕｅｕｅし、コンポジションブロック５３を構築する（ステップＳ２６）。ＣＰＵ１２は、コンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ２７）。
【0068】
選択したメディアブロック５２に無効データが書き込まれていない（選択したメディアブロック５２がイレースされた状態である）場合（ステップＳ２３＿Ｎｏ）、ＣＰＵ１２は、選択したメディアブロック５２をコンポジションブロックテーブルにｅｎｑｕｅｕｅし、コンポジションブロック５３１を構築する（ステップＳ２６）。ＣＰＵ１２は、コンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ２７）。
【0069】
なお、ここでは、コンポジションブロック５３に含まれるメディアブロック５２内に有効なデータがなくなると、その都度ブロック解放処理が行われているが、コンポジションブロック５３を構築する直前にブロック解放処理が行われていてもよい。
【0070】
第１実施形態では、メモリシステム１は（より詳しくは、ＣＰＵ１２は）、コンポジションブロック５３を生成する際、メディアブロック５２を、メディアブロック５２内の不良物理ブロックの数毎にグループ分けする。メモリシステム１は、グループ内で、メディアブロック５２をイレース処理回数でソートしたフリーブロックリストを生成する。そして、メモリシステム１は、フリーブロックリストを参照し、不良物理ブロックの数の平均値に基づいて各グループのメディアブロックを複数選択する。メモリシステム１は、選択したメディアブロックを用いてコンポジションブロック５３を生成し、コンポジションブロック５３の物理ブロック５１へデータをライトする。
【0071】
ここで、比較例１のメモリシステムを検討する。比較例１のメモリシステムは、メディアブロック内の不良物理ブロックの数を考慮せずに、イレース処理回数でソートしたフリーブロックリストを生成する。このフリーブロックリストからメディアブロックが選択されることによって、コンポジションブロックが生成される。比較例１のメモリシステムの場合、メディアブロックに含まれる不良物理ブロックの数を考慮していないので、コンポジションブロックに含まれる不良物理ブロックの数が、コンポジションブロックによって大きく異なる可能性がある。この結果、不良物理ブロックを多く含むコンポジションブロックに対してライト処理を実行すると、ライトエラー率が高まり、ライト処理性能が低下してしまう。
【0072】
また、比較例２のメモリシステムを検討する。比較例２のメモリシステムはメディアブロックに含まれる不良物理ブロックの数のみを管理し、メディアブロックのイレース処理回数を考慮しない。比較例２のメモリシステムは、メディアブロックに含まれる不良物理ブロックの数でメディアブロックをグルーピングして、フリーブロックリストを生成する。このフリーブロックリストからメディアブロックが選択されることによって、コンポジションブロックが生成される。比較例２のメモリシステムがコンポジションブロックに含まれる不良物理ブロックを平準化した場合、メディアブロックのイレース処理回数を考慮しないため、コンポジションブロックに含まれるメディアブロックのイレース回数の平準化が不可能になる。このことで、ライト処理性能が低下する。
【0073】
一方、第１実施形態にかかるメモリシステム１は、不良物理ブロックの数毎にグループ分けしたフリーブロックリストから、不良物理ブロックの数が平均値となるようにメディアブロック５２を複数選択することで、コンポジションブロック５３の不良物理ブロックの数を平準化することができる。
【0074】
また、メモリシステム１は、ＮＡＮＤメモリ２０全体におけるメディアブロック５２の総数と、ＮＡＮＤメモリ２０全体における不良物理ブロックの数と、コンポジションブロックを構成するメディアブロックの数とに基づいて平均値を算出する。このように、メ１は、コンポジションブロック５３内のメディアブロック５２における不良物理ブロックの数の平均値を基準値とすることで、コンポジションブロック５３の不良物理ブロックの数を平準化することができる。
【0075】
さらに、メディアブロック５２のイレース処理回数を基にメディアブロック５２をソートし、フリーブロックリストを作成することで、コンポジションブロック５３に含まれるメディアブロック５２のイレース回数を平準化することが可能である。
【0076】
以上の実施形態により、メモリシステム１のライト処理の性能を安定させることができる。
【0077】
（第２実施形態）
第１実施形態では、メモリシステム１がコンポジションブロック５３を生成する際、１つのコンポジションブロック５３に含まれる不良物理ブロックの数が所定の値になるように、メモリシステム１がメディアブロック５２を選択する場合について述べた。
第１実施形態では、メモリシステム１がコンポジションブロック５３を生成する際、１つのコンポジションブロック５３に含まれる不良物理ブロックの数が所定の値になるように、メモリシステム１がメディアブロック５２を選択する場合について述べた。
【0078】
第１実施形態のメモリシステム１は、不良物理ブロックの数が平均値を上回るフリーブロックリストを選択してコンポジションブロック５３を生成することができない。つまり、平均値が例えば２である場合、ＣＰＵ１２は、不良物理ブロックの数が３であるフリーブロックリストを選択できない。
【0079】
そこで、第２実施形態のメモリシステム１は、複数のコンポジションブロック５３群に含まれる不良物理ブロックの数の周期においての平均を考慮して、コンポジションブロック５３を生成する。複数のコンポジションブロック５３群を周期コンポジションブロック５３１とする。メモリシステム１は、周期コンポジションブロックテーブルを備える。
【0080】
また、メディアブロックに含まれる最大の不良物理ブロックの数を、メディアブロックに含まれる不良物理ブロックの数の平均値で除算し、結果を整数値へ切り上げた値を周期値とする。ＣＰＵ１２は、周期コンポジションブロック５３１に含まれる不良物理ブロックの数が周期値となるように、フリーブロックリストからメディアブロック５２を選択する。
【0081】
図１２を用いて、周期コンポジションブロック５３１ａおよび周期コンポジションブロック５３１ｂを生成する例について説明する。この例では、ＣＰＵ１２は、周期コンポジションブロック５３１に含まれるコンポジションブロック５３を２ブロック、周期値を２と決定し、周期コンポジションブロック５３１ａおよび周期コンポジションブロック５３１ｂを生成する。尚、周期コンポジションブロック５３１に含まれる不良物理ブロックの数が周期値以上であれば、ＣＰＵ１２は周期コンポジションブロック５３１内に含まれるコンポジションブロック５３の数を任意に決定できる。
【0082】
まず、ＣＰＵ１２は、不良物理ブロックの数が２のメディアブロック５２ｉと不良物理ブロックの数が０のメディアブロック５２ｎとをフリーブロックリストから選択し、コンポジションブロック５３ａを生成する。そして、ＣＰＵ１２は、不良物理ブロックの数が２のメディアブロック５２ｊと不良物理ブロックの数が０のメディアブロック５２ｏとをフリーブロックリストから選択し、コンポジションブロック５３ｆを生成する。ＣＰＵ１２は、周期コンポジションブロックテーブルに、コンポジションブロック５３ａおよびコンポジションブロック５３ｆを追加する。周期コンポジションブロック５３１ｂ内の不良物理ブロックの数の平均値は２となる。
【0083】
続いて、ＣＰＵ１２は、不良物理ブロックの数が０のメディアブロック５２ｂと不良物理ブロックの数が１のメディアブロック５２ｆとをフリーブロックリストから選択し、コンポジションブロック５３ｃを生成する。そして、ＣＰＵ１２は、不良物理ブロックの数が３のメディアブロック５２ｍと不良物理ブロックの数が０のメディアブロック５２ａとをフリーブロックリストから選択し、コンポジションブロック５３ｄを生成する。ＣＰＵ１２は、周期コンポジションブロックテーブルに、コンポジションブロック５３ｄおよびコンポジションブロック５３ｃを追加する。この場合、周期コンポジションブロック５３１ａの不良物理ブロックの数の平均値が２となる。
【0084】
なお、メディアブロック５２の不良物理ブロックの数は、時間経過や書き込み消去回数の増加により増えるので、メモリシステム１は、所定期間が経過する毎に周期値を算出し直すようにしてもよい。すなわち、メモリシステム１は、動的に周期値を算出し、周期コンポジションブロック５３１を生成する際に、算出した周期値を反映するようにしてもよい。
【0085】
【0086】
まず、メモリシステム１は、製造または出荷した後に初回起動した際にメディアブロック５２と、物理ブロック５１とを対応付けたメディアブロックテーブルを構築する（ステップＳ３１）。そして、ＣＰＵ１２は、全てのメディアブロック５２をフリーブロックリストへｅｎｑｕｅｕｅする（ステップＳ３２）。
【0087】
ＣＰＵ１２は、周期コンポジションブロック５３１内に含まれる不良物理ブロックの数の平均値が所定値となるようにフリーブロックリストから複数のメディアブロック５２を選択する（ステップＳ３３）。ＣＰＵ１２は、選択した複数のメディアブロック５２をフリーブロックリストからｄｅｑｕｅｕｅする（ステップＳ３４）。ＣＰＵ１２は、選択したメディアブロック５２をコンポジションブロックテーブルにｅｎｑｕｅｕｅして、コンポジションブロック５３を構築する（ステップＳ３５）。ＣＰＵ１２は、周期コンポジションテーブルに、作成したコンポジションブロックをｅｎｑｕｅｕｅして、周期コンポジションブロック５３１を構築する（ステップＳ３６）。ＣＰＵ１２は、コンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ３７）。
【0088】
第２実施形態にかかるＣＰＵ１２によるブロック解放処理手順について、図１４のフローチャートを用いて説明する。
【0089】
周期コンポジションブロック５３１内のメディアブロック５２の全てが無効データのみを有するメディアブロックのみになると、ＣＰＵ１２は、無効データのみを有する周期コンポジションブロック５３１に含まれるメディアブロック５２を、フリーブロックリストにｅｎｑｕｅｕｅする（ステップＳ４１）。ＣＰＵ１２は、フリーブロックリストにｅｎｑｕｅｕｅしたメディアブロック５２を、不良物理ブロックの数に応じてグルーピングし、イレース回数でソートする（ステップＳ４２）。ＣＰＵ１２は、周期コンポジションブロックテーブルを参照し、無効データのみを有するコンポジションブロック５３をｄｅｑｕｅｕｅする（ステップＳ４３）。ＣＰＵ１２は、コンポジションブロックテーブルを参照し、無効データのみを有するコンポジションブロック５３にｅｎｑｕｅｕｅされているメディアブロック５２をｄｅｑｕｅｕｅする（ステップＳ４４）。
【0090】
【0091】
ライト処理を行う際、ＣＰＵ１２は、データを書き込み可能なコンポジションブロック５３が存在するかどうかを確認する。書き込み可能なコンポジションブロック５３がある場合（ステップＳ５０＿Ｙｅｓ）、ＣＰＵ１２は、書き込み可能なコンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ５８）。書き込み可能なコンポジションブロック５３がない場合（ステップ５０＿Ｎｏ）、ＣＰＵ１２は、フリーブロックリストを参照し、コンポジションブロック５３に含まれる不良物理ブロックの数が所定の値となるように、フリーブロックリストから複数のメディアブロック５２を選択する（ステップＳ５１）。選択した複数のメディアブロック５２をフリーブロックリストからｄｅｑｕｅｕｅする（ステップＳ５２）。選択したメディアブロック５２に無効データが書き込まれている場合（ステップＳ５３＿Ｙｅｓ）、ＣＰＵ１２は、無効データが書き込まれているメディアブロック５２の「Ｅｒａｓｅ Ｃｏｕｎｔ」の値を１増やす（ステップＳ５４）。ＣＰＵ１２は、メディアブロック５２に含まれる物理ブロック５１のデータを消去する（ステップＳ５５）。ＣＰＵ１２は、選択したメディアブロック５２をコンポジションブロックテーブルにｅｎｑｕｅｕｅし、コンポジションブロック５３を構築する（ステップＳ５６）。ＣＰＵ１２は、周期コンポジションテーブルに、作成したコンポジションブロックをｅｎｑｕｅｕｅし、周期コンポジションブロック５３１を構築する（ステップＳ５７）。ＣＰＵ１２は、コンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ５８）。
【0092】
選択したメディアブロック５２に無効データが書き込まれていない（選択したメディアブロック５２がイレースされた状態である）場合（ステップＳ５３＿Ｎｏ）、ＣＰＵ１２は、選択したメディアブロック５２をコンポジションブロックテーブルにｅｎｑｕｅｕｅし、コンポジションブロック５３を構築する（ステップＳ５６）。ＣＰＵ１２は、周期コンポジションテーブルに、作成したコンポジションブロックをｅｎｑｕｅｕｅし、周期コンポジションブロック５３１を構築する（ステップＳ５７）。ＣＰＵ１２は、コンポジションブロック５３に含まれる物理ブロック５１にデータをライトする（ステップＳ５８）。
【0093】
なお、ここでは、コンポジションブロック５３に含まれるメディアブロック５２内に有効なデータがなくなると、その都度ブロック解放処理が行われているが、コンポジションブロック５３を構築する直前にブロック解放処理が行われていてもよい。
【0094】
第２実施形態では、メモリシステム１は、所定の数の周期コンポジションブロック５３１のそれぞれに含まれる不良物理ブロックの数が、周期値となるよう、周期コンポジションブロック５３１を生成する。この場合、メモリシステム１は、平均値を超えるメディアブロック５２が存在しても、当該メディアブロック５２を選択してコンポジションブロック５３を生成することができる。
【0095】
また、メモリシステム１は、メディアブロック５２に含まれる最大の不良物理ブロックの数に基づいて周期値を定める。これにより、メモリシステム１は、不良物理ブロックの数が多いメディアブロック５２を選択しても、周期コンポジションブロック５３１のそれぞれに含まれる不良物理ブロックの数を平準化することができる。
【0096】
また、メモリシステム１は、所定期間毎に、周期値を定めるようにしてもよい。この期間は、時間経過により不良物理ブロックが増加すると考えられる期間又はメディアブロック５２の消去回数が所定数増加すると考えられる期間である。メモリシステム１は、内部にタイマーを備え、所定の期間が経過したことを判定してもよい。これにより、不良物理ブロックの数が増加した場合でもコンポジションブロック５３のそれぞれに含まれる不良物理ブロックの数を平準化することができる。
【0097】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0098】
１ メモリシステム、２ ホスト、１０ メモリコントローラ、１１ ホストＩ／Ｆ、１２ ＣＰＵ、１３ ＥＣＣ部、１５ ＮＡＮＤＩ／Ｆ、１６ ＤＲＡＭＩ／Ｆ、２０ ＮＡＮＤメモリ、３０ ＤＲＡＭ、５１ 物理ブロック、５２ メディアブロック、５３ コンポジションブロック。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】