(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023154738
(43)【公開日】2023-10-20
(54)【発明の名称】ひずみゲージ、及び、ひずみの測定方法
(51)【国際特許分類】
H10N 30/853 20230101AFI20231013BHJP
G01L 1/24 20060101ALI20231013BHJP
H10N 30/30 20230101ALI20231013BHJP
H10N 30/06 20230101ALI20231013BHJP
H10N 30/87 20230101ALI20231013BHJP
【ＦＩ】
H01L41/187
G01L1/24 Z
H01L41/113
H01L41/29
H01L41/047
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022064259
(22)【出願日】2022-04-08
(71)【出願人】
【識別番号】593006630
【氏名又は名称】学校法人立命館
(74)【代理人】
【識別番号】100111567
【弁理士】
【氏名又は名称】坂本 寛
(72)【発明者】
【氏名】小林 大造
(72)【発明者】
【氏名】藤村 潤
(57)【要約】
【課題】増幅回路や電源を不要とするひずみゲージを提供する。
【解決手段】ひずみゲージ１００は、ヘテロ接合型光電変換素子１０と、ヘテロ接合型光電変換素子を挟む電極対２１，２２と、を備え、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体１２とＮ型半導体１１との少なくとも一方が圧電半導体である。
【選択図】図１
【解決手段】ひずみゲージ１００は、ヘテロ接合型光電変換素子１０と、ヘテロ接合型光電変換素子を挟む電極対２１，２２と、を備え、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体１２とＮ型半導体１１との少なくとも一方が圧電半導体である。
【選択図】図１
【特許請求の範囲】
【請求項1】
ヘテロ接合型光電変換素子と、
前記ヘテロ接合型光電変換素子を挟む電極対と、を備え、
前記ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体である
ひずみゲージ。
前記ヘテロ接合型光電変換素子を挟む電極対と、を備え、
前記ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体である
ひずみゲージ。
【請求項2】
前記電極対の間の電圧の測定値より、光が照射された状態における前記ヘテロ接合型光電変換素子に印加されたひずみが得られる
請求項１に記載のひずみゲージ。
請求項１に記載のひずみゲージ。
【請求項3】
前記光が照射された状態における前記ヘテロ接合型光電変換素子に印加されたひずみを、前記電極対の間の起電力の変化によって得る
請求項２に記載のひずみゲージ。
請求項２に記載のひずみゲージ。
【請求項4】
前記Ｎ型半導体が前記圧電半導体である
請求項１に記載のひずみゲージ。
請求項１に記載のひずみゲージ。
【請求項5】
前記Ｐ型半導体が結晶化セレンである
請求項４に記載のひずみゲージ。
請求項４に記載のひずみゲージ。
【請求項6】
前記Ｐ型半導体と前記Ｎ型半導体とは、前記ヘテロ接合型光電変換素子に印加されるひずみが大きくなるとバンドオフセットが小さくなる組み合わせである
請求項１に記載のひずみゲージ。
請求項１に記載のひずみゲージ。
【請求項7】
前記Ｐ型半導体と前記Ｎ型半導体とは、設定されたひずみの測定範囲の上限のひずみが印加されたときの前記電極対間の開放電圧が最大になる組み合わせである
請求項１に記載のひずみゲージ。
請求項１に記載のひずみゲージ。
【請求項8】
前記電極対のうちの前記Ｎ型半導体に接続されている電極は透明電極である
請求項１に記載のひずみゲージ。
請求項１に記載のひずみゲージ。
【請求項9】
ヘテロ接合型光電変換素子を利用したひずみの測定方法であって、
前記ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるヘテロ接合型光電変換素子の、前記Ｐ型半導体と前記Ｎ型半導体とに電極対を接続し、
前記ヘテロ接合型光電変換素子に光を照射し、
前記電極対の間の電圧の測定値より、前記光が照射された状態における前記ヘテロ接合型光電変換素子に印加されたひずみを得る、ことを備えた
ひずみの測定方法。
前記ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるヘテロ接合型光電変換素子の、前記Ｐ型半導体と前記Ｎ型半導体とに電極対を接続し、
前記ヘテロ接合型光電変換素子に光を照射し、
前記電極対の間の電圧の測定値より、前記光が照射された状態における前記ヘテロ接合型光電変換素子に印加されたひずみを得る、ことを備えた
ひずみの測定方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ひずみゲージ、及び、ひずみの測定方法に関する。
【背景技術】
【0002】
特開２０１３－３２９１８号公報（以下、特許文献１）に開示されているような、従来のひずみゲージは、金属に対して与えられた外力によって生じたひずみを、金属の外力によって変化した抵抗によって読み取るものが一般的である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－３２９１８号公報
【発明の概要】
【0004】
しかしながら、このような一般的なひずみゲージでは、抵抗値を読み取るために増幅回路や電源が必要となる。そのため、増幅回路や電源を不要とするひずみゲージの要望がある。
【0005】
ある実施の形態に従うと、ひずみゲージは、ヘテロ接合型光電変換素子と、ヘテロ接合型光電変換素子を挟む電極対と、を備え、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体である。
【0006】
他の実施の形態に従うと、ひずみの測定方法は、ヘテロ接合型光電変換素子を利用したひずみの測定方法であって、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるヘテロ接合型光電変換素子の、Ｐ型半導体とＮ型半導体とに電極対を接続し、ヘテロ接合型光電変換素子に光を照射し、電極対の間の電圧の測定値より、光が照射された状態におけるヘテロ接合型光電変換素子に印加されたひずみを得る、ことを備えている。
【0007】
更なる詳細は、後述の実施形態として説明される。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
＜１．ひずみゲージ、及び、ひずみの測定方法の概要＞
【0010】
（１）本実施の形態に係るひずみゲージは、ヘテロ接合型光電変換素子と、ヘテロ接合型光電変換素子を挟む電極対と、を備え、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体である。
【0011】
Ｐ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるため、光が照射された状態においてひずみが印加されると、圧電半導体のエネルギー順位が変化し、Ｐ型半導体とＮ型半導体との間のバンドオフセットが変化する。その結果、Ｐ型半導体とＮ型半導体とそれぞれに接続された電極間の電圧が変化する。Ｐ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるヘテロ接合型光電変換素子に対してひずみを印加することで電極間の電圧が変化し、その変化が、印加されたひずみに応じた変化であることは、発明者らによる測定によって検証された。従って、光が照射された状態において印加されたひずみと電極間の電圧の変化との関係を予め記憶しておくことによって、電極間の測定電圧に基づいて印加されたひずみを得ることができる。そのため、このひずみゲージを用いることによって、増幅回路や電源を不要として容易にひずみが測定される。
【0012】
（２）好ましくは、ひずみゲージは、電極対の間の電圧の測定値より、光が照射された状態におけるヘテロ接合型光電変換素子に印加されたひずみが得られる。これにより、増幅回路や電源を不要として容易にひずみが測定される。
【0013】
（３）好ましくは、ひずみゲージは、光が照射された状態におけるヘテロ接合型光電変換素子に印加されたひずみを、電極対の間の起電力の変化によって得る。これにより、増幅回路や電源を不要として容易にひずみが測定される。
【0014】
（４）好ましくは、Ｎ型半導体が圧電半導体である。これにより、ひずみを印加することでＮ型半導側のエネルギー順位が変化し、Ｐ型半導体とＮ型半導体との間のバンドオフセットが変化する。
【0015】
（５）好ましくは、Ｐ型半導体が結晶化セレンである。セレンは、可視光の光吸収係数が高い。そのため、光電変換素子の光電変換を向上させることができる。
【0016】
（６）好ましくは、Ｐ型半導体とＮ型半導体とは、ヘテロ接合型光電変換素子に印加されるひずみが大きくなるとバンドオフセットが小さくなる組み合わせである。これにより、電圧変化で印加されたひずみを測定することができる。
【0017】
（７）好ましくは、Ｐ型半導体とＮ型半導体とは、設定されたひずみの測定範囲の上限のひずみが印加されたときの電極対間の開放電圧が最大になる組み合わせである。これにより、このひずみゲージを用いて、設定された測定範囲内のひずみの印加を測定することが可能になる。
【0018】
（８）好ましくは、電極対のうちのＮ型半導体に接続されている電極は透明電極である。透明電極を用いることで、ひずみゲージに照射された光が透過し、光電変換素子に到達する。
【0019】
（９）本実施の形態に係るひずみの測定方法はヘテロ接合型光電変換素子を利用したひずみの測定方法であって、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるヘテロ接合型光電変換素子の、Ｐ型半導体とＮ型半導体とに電極対を接続し、ヘテロ接合型光電変換素子に光を照射し、電極対の間の電圧の測定値より、光が照射された状態におけるヘテロ接合型光電変換素子に印加されたひずみを得る、ことを備える。
【0020】
光が照射された状態において印加されたひずみと電極間の電圧の変化との関係を予め記憶しておくことによって、電極間の測定電圧に基づいて印加されたひずみを得ることができる。そのため、このひずみゲージを用いることによって、増幅回路や電源を不要として容易にひずみが測定される。
【0021】
＜２．ひずみゲージ、及び、ひずみの測定方法の例＞
【0022】
【0023】
光電変換素子１０は、ヘテロ接合型光電変換素子であって、ＰＮ接合部におけるＮ型半導体１１とＰ型半導体１２との少なくとも一方が圧電半導体である。一例として、光電変換素子１０は、Ｎ型半導体１１が圧電半導体であって、一例として、ｃ軸に配向したウルツ鉱型の圧電半導体である。ウルツ鉱型の圧電半導体は、一例として、酸化亜鉛系材料の圧電半導体であって、例えば、マグネシウム添加酸化亜鉛（ＺｎＭｇＯ（ＺＭＯ））である。
【0024】
Ｐ型半導体１２は、結晶化セレン（Ｓｅ）の薄膜である。セレンは、可視光の光吸収係数が高い。そのため、光電変換素子１０の光電変換を向上させることができる。
【0025】
Ｎ型半導体１１には、電極対２１，２２のうちの電極２１が接続されている。Ｐ型半導体１２には、電極対２１，２２のうちの電極２２が接続されている。電極２１は透明電極であって、例えば、ＩＴＯ（Indium-Tin Oxide）透明電極である。透明電極を用いることで、ひずみゲージ１００に照射された光が透過し、光電変換素子１０に到達する。電極２２は、非透過性の電極であってよく、例えば、金（Ａｕ）電極である。
【0026】
光電変換素子１０は、基板２３上に積層されていてもよい。一例として、電極２１が基板２３上に配置され、その上にＮ型半導体１１、Ｐ型半導体１２、及び、電極２２の順に積層されている。この場合、基板２３は、柔軟性を有する透明基板であって、一例として、ＰＥＴ（ポリエチレンテレフタレート）基板である。これにより、ひずみゲージ１００に照射された光が透過し、光電変換素子１０に到達する。
【0027】
電極２１，２２には、電圧計２４が接続可能である。電極２１，２２の間に電圧計２４が接続されることによって、電極２１，２２の間の開放電圧、すなわち、起電力が測定される。
【0028】
【0029】
詳しくは、図２を参照して、始めに、ＰＥＴ基板などである基板２３を用意し、その上面にＩＴＯ薄膜を形成する（ステップＳ１）。ＩＴＯ薄膜の形成はエッチングプロセスであってよく、例えば、蒸着エッチングであってよい。これにより、基板２３上に電極２１が成形される。
【0030】
次に、ＩＴＯ薄膜の上にマグネシウム添加酸化亜鉛（ＺｎＭｇＯ）をスパッタにて成膜して、ＺｎＭｇＯのＮ型半導体１１を形成する（ステップＳ２）。これにより、電極２１の上にＮ型半導体１１が成形される。
【0031】
次に、ＺｎＭｇＯの薄膜の上にテルル（Ｔｅ）及びセレン（Ｓｅ）を例えば抵抗加熱式の蒸着などによって成膜し（ステップＳ３）、高温でアニール処理する（ステップＳ４）。これにより、Ｎ型半導体１１の上にセレンが結晶化され、Ｐ型半導体１２が成形される。
【0032】
次に、全体に結晶化セレンの薄膜の上に、金（Ａｕ）を、例えば抵抗加熱式などによって蒸着する（ステップＳ５）。これにより、Ｐ型半導体１２の上に金の薄膜が形成され、電極２２が成形される。
【0033】
ひずみゲージ１００は、光照射時における、光電変換素子１０に圧縮ひずみ（以下、ひずみと称する）が印加されたときの、印加されていないときからの変化を利用して、ひずみを測定可能とするものである。図３は、ひずみゲージ１００へのひずみの印加方法の一例を表した図である。図３に表されたように、一例として、ひずみゲージ１００は、光電変換素子１０のＰ型半導体１２側をフレキシブル基板２００に向けて、フレキシブル基板２００にセットされる。ひずみゲージ１００に対して、フレキシブル基板２００とは逆側から光が照射されて、光電変換素子１０に対してＮ型半導体１１側から光エネルギーＥが与えられる。その状態で、フレキシブル基板２００に曲率が与えられることによって、ひずみゲージ１００にひずみが与えられる。
【0034】
図４は、光電変換素子１０のエネルギー準位を説明するための図であって、図４のＴｙｐｅＡは光電変換素子１０にひずみが印加されていないときのエネルギー準位、ＴｙｐｅＢはひずみが印加されたときのエネルギー準位を表している。
【0035】
図４を参照して、光電変換素子１０のＰＮ接合部（境界）では、圧電半導体であるマグネシウム添加酸化亜鉛（ＺｎＭｇＯ）（Ｎ型半導体１１）と、結晶化セレン（Ｓｅ）（Ｐ型半導体１２）との間のエネルギー準位差であるバンドオフセット△Ｅｃが生じている。
【0036】
圧電半導体がｃ軸に配向している場合にひずみを印加すると、圧電半導体であるＮ層内で分極が生じる。実施の形態に係る光電変換素子１０は、Ｎ型半導体１１がｃ軸に配向したウルツ鉱型の圧電半導体であるマグネシウム添加酸化亜鉛（ＺｎＭｇＯ）で構成されているため、ひずみを印加するとＮ層内で分極が生じる。
【0037】
Ｎ層内で分極が生じると、ＰＮ接合部に負の分極電荷が増加する。ＰＮ接合部に負の分極電荷が増加すると、伝導帯の電子（負）が反発して価電子帯の正孔が引き寄せられ、圧電分極電荷が発生する。これにより、図４の「変化後」に示されたように、酸化亜鉛窓層の伝導帯下端（ＣＢＭ：Conduction Band Minimum）のエネルギー準位が、ひずみが印加されていない「変化前」より高くなる。その結果、ＰＮ接合部のバンドオフセット△Ｅｃが改善（減少）される。
【0038】
すなわち、光電変換素子１０にひずみを印加すると、マグネシウム添加酸化亜鉛（ＺｎＭｇＯ）と結晶化セレン（Ｓｅ）との伝導帯エネルギー準位のバンドオフセット△Ｅｃ（整合性）が、ひずみが印加されていない状態（ＴｙｐｅＡ）から変化（改善）する。その結果、電極２１，２２の間の光照射時の開放電圧及び短絡電流が、ひずみに応じて変化する。
【0039】
このように、ヘテロ接合型光電変換素子である光電変換素子１０では、Ｎ型半導体１１とＰ型半導体１２との少なくとも一方に圧電半導体を用いることによって、ＰＮ接合部（境界）のバンドアライメント制御が、光電変換素子１０へのひずみの印加によって容易に行えるようになる。このとき、Ｎ型半導体１１とＰ型半導体１２とは、光電変換素子１０に印加されるひずみが大きくなるとバンドオフセット△Ｅｃが小さくなる組み合わせとする。また、Ｎ型半導体１１とＰ型半導体１２とは、Ｎ型半導体１１の伝導帯下端（ＣＢＭ）のエネルギー準位の方が、Ｐ型半導体１２の伝導帯下端（ＣＢＭ）のエネルギー準位より低い組み合わせとする。これにより、逆の状態よりも分極によるエネルギー準位のシフトが生じやすくなる。
【0040】
この点、マグネシウム添加酸化亜鉛（ＺｎＭｇＯ）は、圧電効果を有するＮ型半導体として用いることが可能であるとともに、結晶化セレン（Ｓｅ）との境界でのバンドアライメント制御が容易である。従って、マグネシウム添加酸化亜鉛（ＺｎＭｇＯ）は、光電変換素子１０のＮ型半導体１１を構成する材質として好適である。
【0041】
図５は、発明者らによる、マグネシウム添加酸化亜鉛（ＺｎＭｇＯ）の伝導帯下端（ＣＢＭ）のエネルギー準位を変化させたときの光電変換素子１０の光電変換特性のシミュレーション結果を表した図である。シミュレーションには、一次元デバイスシミュレータのＳＣＡＰＳ（Solar Cell Capacitance Simulator）（M. Burgelman et al., Thin Sol. Films 361-362(2000)527. ）を用い、変化させたバンドオフセット△Ｅｃの値ごとの電流密度と、電圧と、変換効率と、開放電圧と、を算出した。
【0042】
図５のシミュレーション結果Ｌ１はバンドオフセット△Ｅｃが－０．４［ｅＶ］（△Ｅｃ＝－０．４［ｅＶ］）、シミュレーション結果Ｌ２はバンドオフセット△Ｅｃが－０．３［ｅＶ］（△Ｅｃ＝－０．３［ｅＶ］）、シミュレーション結果Ｌ３はバンドオフセット△Ｅｃが－０．２［ｅＶ］（△Ｅｃ＝－０．２［ｅＶ］）、シミュレーション結果Ｌ４はバンドオフセット△Ｅｃが±０．０［ｅＶ］（△Ｅｃ＝±０．０［ｅＶ］）のときの、ＳＣＡＰＳを用いて算出された電流密度と電圧との関係を表したシミュレーション結果である。また、図５のシミュレーション結果Ｌ５及びＬ６は、シミュレーション結果Ｌ１～Ｌ４より得られた、バンドオフセット△Ｅｃが－０．５，－０．４，－０．３，－０．２，－０．１，±０．０［ｅＶ］それぞれでの開放電圧、及び、変換効率の算出結果である。
【0043】
図５のシミュレーション結果Ｌ５及びＬ６より、バンドオフセット△Ｅｃの変化に応じて、顕著に開放電圧が変化することがわかる。また、バンドオフセット△Ｅｃが減少する（改善される）ほど、変換効率が向上することがわかる。
【0044】
図６は、ひずみゲージ１００に対して同一のひずみを繰り返し印加したときの、ひずみゲージ１００の開放電圧の測定結果を表した図である。開放電圧は、電極２１，２２の間に接続された電圧計２４を用いて測定される。図６の測定では、光を照射した状態におけるひずみゲージ１００の、ひずみを印加しない（無ひずみ）状態、－０．３１％印加した状態、及び、＋０．３１％印加した状態の３状態を、それぞれ３回ずつ繰り返して、各状態での開放電圧を測定したものである。開放電圧の測定値が棒グラフで、平均値が折れ線グラフで示されている。
【0045】
なお、ひずみゲージ１００に印加されるひずみεは、図７の式（１）のように定義される。すなわち、図７を参照して、ひずみεは、ひずみゲージ１００が上面にセットされたフレキシブル基板２００の厚みｈ、及び、上面を凸として湾曲したときの曲率半径ｒを用いて、ｈ／２ｒで表される。
【0046】
図６の測定において、負のひずみεは、曲率半径ｒが負、つまり、ひずみゲージ１００がセットされたフレキシブル基板２００の上面を凹としてひずみゲージ１００に印加されたひずみを表している。
【0047】
図６を参照して、ひずみゲージ１００に対して同一のひずみεが複数回印加されたとき、各測定での開放電圧の無ひずみ時の開放電圧からの変化は、概ね等しいことがわかった。また、－０．３１％印加したときと＋０．３１％印加したときとで、無ひずみからの開放電圧の変化の傾向が同じであることもわかった。これより、ひずみゲージ１００は、ひずみ印加時の開放電圧の変化の再現性を有することが確認できた。
【0048】
図８は、ひずみゲージ１００に対するひずみの印加量と開放電圧の測定結果との関係を表した図である。図８の測定は、光を照射した状態におけるひずみゲージ１００に対して－０．３１～＋０．４２％のひずみを印加して、各印加時の開放電圧を測定したものである。
【0049】
図８を参照して、ひずみゲージ１００は、印加するひずみεを変化させることで、ひずみεの大きさに応じて開放電圧が変化することがわかった。印加するひずみεを－０．３１～＋０．４２％に変化させることにより、測定された開放電圧の変化量は０．１５［Ｖ］であった。図８の測定より、ひずみゲージ１００は、印加するひずみの量と開放電圧との間に相関関係を有することが確認された。
【0050】
以上の測定より、ひずみゲージ１００は、印加するひずみの量に対する開放電圧の変化量に再現性を有し、かつ、印加するひずみの量と開放電圧との間に相関関係を有することが確認された。そのため、印加するひずみの量に対する開放電圧の変化量の相関関係を予め測定しておくことによって、開放電圧の測定値に基づいて印加されたひずみ量を測定することが可能になる。すなわち、ひずみゲージ１００を用いることで、増幅回路や電源を用いることなく、電極２１，２２の間の電圧の測定値より、光が照射された状態における光電変換素子１０に印加されたひずみが得られる。具体的には、光が照射された状態における光電変換素子１０に印加されたひずみが、電極２１，２２の間の起電力の変化によって得られる。これにより、ひずみゲージ１００を用いることで印加されたひずみを容易に測定することができる。
【0051】
好ましくは、Ｎ型半導体１１とＰ型半導体１２とは、ひずみゲージ１００を用いて測定することが設定されたひずみの測定範囲の上限のひずみが印加されたときの電極２１，２２の間の開放電圧が最大になる組み合わせとする。これにより、ひずみゲージ１００を用いて、設定された測定範囲内のひずみの印加を測定することが可能になる。
【0052】
光電変換素子１０のＮ型半導体１１とＰ型半導体１２とは、少なくとも一方が圧電半導体であればよい。Ｎ型半導体１１のみが圧電半導体に限定されない。他の例として、光電変換素子１０は、Ｎ型半導体１１及びＰ型半導体１２のいずれも圧電半導体であってもよい。例えば、Ｎ型半導体１１が酸化亜鉛（ＺｎＯ）、Ｐ型半導体１２がテルル化カドミウム（ＣｄＴｅ）とする。また、他の例として、Ｎ型半導体１１とＰ型半導体１２とのうちのＰ型半導体１２のみが圧電半導体であってもよい。例えば、Ｎ型半導体１１が酸化チタン（ＴｉＯ2）、Ｐ型半導体１２がテルル化カドミウム（ＣｄＴｅ）とする。
【0053】
図９は、Ｎ型半導体１１が酸化亜鉛（ＺｎＯ）、Ｐ型半導体１２がテルル化カドミウム（ＣｄＴｅ）であるときのエネルギー準位を説明するための図であり、図１０は、Ｎ型半導体１１が酸化チタン（ＴｉＯ2）、Ｐ型半導体１２がテルル化カドミウム（ＣｄＴｅ）であるときのエネルギー準位を説明するための図である。それぞれ、ひずみを印加しない（無ひずみ）とき（ＳＴ１０，ＳＴ２０）、小さいひずみを印加した（ひずみ小）とき（ＳＴ１１，ＳＴ２１）、大きいひずみを印加した（ひずみ大）とき（ＳＴ１２，ＳＴ２２）のエネルギー準位を表している。
【0054】
詳しくは、図９を参照して、無ひずみのとき（ＳＴ１０）の酸化亜鉛（ＺｎＯ）の伝導帯下端（ＣＢＭ）のエネルギー準位Ｅ１０、及び、ＣＢＭから価電子帯上端（ＶＢＭ（Valence Band Maximum））までのエネルギー準位Ｅ３０は、ひずみ小のとき（ＳＴ１１）には、それぞれ、エネルギー準位Ｅ１１，Ｅ３１に変化し、ひずみ大のとき（ＳＴ１２）には、それぞれ、エネルギー準位Ｅ１２，Ｅ３２に変化する。
【0055】
また、無ひずみのとき（ＳＴ１０）のテルル化カドミウム（ＣｄＴｅ）の伝導帯下端（ＣＢＭ）のエネルギー準位Ｅ２０、及び、ＣＢＭから価電子帯上端（ＶＢＭ）までのエネルギー準位Ｅ４０は、ひずみ小のとき（ＳＴ１１）には、それぞれ、エネルギー準位Ｅ２１，Ｅ４１に変化し、ひずみ大のとき（ＳＴ１２）には、それぞれ、エネルギー準位Ｅ２２，Ｅ４２に変化する。
【0056】
無ひずみのとき（ＳＴ１０）のエネルギー準位Ｅ１０，Ｅ２０，Ｅ３０，Ｅ４０は、それぞれ、４．５［ｅＶ］、３．３７［ｅＶ］、４．３［ｅＶ］、１．５［ｅＶ］であることが知られている。従って、無ひずみのとき（ＳＴ１０）の酸化亜鉛（ＺｎＯ）とテルル化カドミウム（ＣｄＴｅ）とのバンドオフセット△Ｅｃ１０は、－０．２～－０．３［ｅＶ］程度となる。
【0057】
Ｎ型半導体１１が酸化亜鉛（ＺｎＯ）、Ｐ型半導体１２がテルル化カドミウム（ＣｄＴｅ）であるとき、酸化亜鉛（ＺｎＯ）のエネルギーバンドは、ひずみが印加されることにより接合界面に向かって上昇し、テルル化カドミウム（ＣｄＴｅ）のエネルギーバンドは下降する。すなわち、ひずみ小のとき（ＳＴ１１）のバンドオフセット△Ｅｃ１１は負の値であって、バンドオフセット△Ｅｃ１０より大きくなる。ひずみ大のとき（ＳＴ１２）のバンドオフセット△Ｅｃ１２はバンドオフセット△Ｅｃ１１より大きくなり、正の値となる。
【0058】
従って、Ｎ型半導体１１を酸化亜鉛（ＺｎＯ）、Ｐ型半導体１２をテルル化カドミウム（ＣｄＴｅ）とした場合、酸化亜鉛（ＺｎＯ）とテルル化カドミウム（ＣｄＴｅ）とのいずれもがひずみの印加に従ってエネルギー順位が変化するため、バンドオフセットの変化が大きい。その結果、ひずみゲージ１００の光電変換素子１０がＮ型半導体１１を酸化亜鉛（ＺｎＯ）、Ｐ型半導体１２をテルル化カドミウム（ＣｄＴｅ）とした場合、小さなひずみで急激に開放電圧が変化する。そのため、このひずみゲージ１００を用いても、微小なひずみを高感度に検出することが可能になる。
【0059】
また、図１０を参照して、無ひずみのとき（ＳＴ２０）の酸化チタン（ＴｉＯ2）の伝導帯下端（ＣＢＭ）のエネルギー準位Ｅ５０、及び、ＣＢＭから価電子帯上端（ＶＢＭ）までのエネルギー準位Ｅ７０は、ひずみ小のとき（ＳＴ２１）には、それぞれ、エネルギー準位Ｅ５１，Ｅ７１に変化し、ひずみ大のとき（ＳＴ２２）には、それぞれ、エネルギー準位Ｅ５２，Ｅ７２に変化する。
【0060】
また、無ひずみのとき（ＳＴ２０）のテルル化カドミウム（ＣｄＴｅ）の伝導帯下端（ＣＢＭ）のエネルギー準位Ｅ６０、及び、ＣＢＭから価電子帯上端（ＶＢＭ）までのエネルギー準位Ｅ８０は、ひずみ小のとき（ＳＴ２１）には、それぞれ、エネルギー準位Ｅ６１，Ｅ８１に変化し、ひずみ大のとき（ＳＴ２２）には、それぞれ、エネルギー準位Ｅ６２，Ｅ８２に変化する。
【0061】
無ひずみのとき（ＳＴ２０）のエネルギー準位Ｅ５０，Ｅ６０，Ｅ７０，Ｅ８０は、それぞれ、４．４～４．６［ｅＶ］、４．３［ｅＶ］、３．０～３．２［ｅＶ］、１．５［ｅＶ］であることが知られている。従って、無ひずみのとき（ＳＴ２０）の酸化チタン（ＴｉＯ2）とテルル化カドミウム（ＣｄＴｅ）とのバンドオフセット△Ｅｃ２０は、－０．２～－０．３［ｅＶ］程度となる。
【0062】
Ｎ型半導体１１が酸化チタン（ＴｉＯ2）、Ｐ型半導体１２がテルル化カドミウム（ＣｄＴｅ）であるとき、テルル化カドミウム（ＣｄＴｅ）のエネルギーバンドはひずみが印加されることにより接合界面から降下するのに対して、酸化チタン（ＴｉＯ2）のエネルギーバンドは印加されるひずみの有無に関わらず一定である。すなわち、ひずみ小のとき（ＳＴ２１）のバンドオフセット△Ｅｃ２１は負の値であって、バンドオフセット△Ｅｃ２０より大きくなる。ひずみ大のとき（ＳＴ２２）のバンドオフセット△Ｅｃ２２はバンドオフセット△Ｅｃ２１より大きくなり、正の値となる。
【0063】
従って、Ｎ型半導体１１が酸化チタン（ＴｉＯ2）、Ｐ型半導体１２がテルル化カドミウム（ＣｄＴｅ）とした場合、酸化チタン（ＴｉＯ2）とテルル化カドミウム（ＣｄＴｅ）とのうちの一方（テルル化カドミウム（ＣｄＴｅ））のみのエネルギー順位が変化し、他方（酸化チタン（ＴｉＯ2））のエネルギー順位が変化しないため、ひずみの印加による開放電圧の変化は、両方が圧電素子である場合（図９）と比較して、大きなひずみの範囲にわたって緩やかに変化するものとなる。そのため、このひずみゲージ１００を用いることによって、測定範囲の広いひずみを測定することができる。
【0064】
図１１は、本実施の形態に係るひずみゲージ１００を用いたひずみの測定方法の概要を表したフローチャートである。図１１を参照して、始めに、ひずみゲージ１００をセットする（ステップＳ１０１）。ひずみゲージ１００のセットは、光電変換素子１０のＮ型半導体１１とＰ型半導体１２とのそれぞれに電極２１，２２を接続し、フレキシブル基板２００にセットして、電極対２１，２２の間に電圧計２４を接続することを含む。
【0065】
セットされたひずみゲージ１００の光電変換素子１０に光を照射し（ステップＳ１０３）、電圧計２４で電極対２１，２２の間の開放電圧を測定する（ステップＳ１０５）。
【0066】
演算機などで演算してひずみを測定する場合、演算機は、図８の印加されたひずみと開放電圧の変化との関係を予め記憶しておく。その関係は、例えば、上のように実際にひずみを変化させて開放電圧を測定して実験的に求め、演算機に入力されるものであってよい。印加されたひずみと開放電圧との関係は開放電圧をパラメータとしてひずみを算出する演算式として記憶されていてもよい。この場合、演算機は、予め記憶している演算式に測定された開放電圧を代入することでひずみを得る（ステップＳ１０７）。
【0067】
このように、本実施の形態に係るひずみゲージ１００を用いることによって、増幅回路や電源を不要として容易にひずみが測定される。
【0068】
＜３．付記＞
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。
【符号の説明】
【0069】
１０ ：光電変換素子
１１ ：Ｎ型半導体
１２ ：Ｐ型半導体
２１ ：電極
２２ ：電極
２３ ：基板
２４ ：電圧計
１００ ：ゲージ
２００ ：フレキシブル基板
Ｅ ：光エネルギー
Ｅ１０ ：エネルギー準位
Ｅ１１ ：エネルギー準位
Ｅ１２ ：エネルギー準位
Ｅ２０ ：エネルギー準位
Ｅ２１ ：エネルギー準位
Ｅ２２ ：エネルギー準位
Ｅ３０ ：エネルギー準位
Ｅ３１ ：エネルギー準位
Ｅ３２ ：エネルギー準位
Ｅ４０ ：エネルギー準位
Ｅ４１ ：エネルギー準位
Ｅ４２ ：エネルギー準位
Ｅ５０ ：エネルギー準位
Ｅ５１ ：エネルギー準位
Ｅ５２ ：エネルギー準位
Ｅ６０ ：エネルギー準位
Ｅ６１ ：エネルギー準位
Ｅ６２ ：エネルギー準位
Ｅ７０ ：エネルギー準位
Ｅ７１ ：エネルギー準位
Ｅ７２ ：エネルギー準位
Ｅ８０ ：エネルギー準位
Ｅ８１ ：エネルギー準位
Ｅ８２ ：エネルギー準位
Ｌ１ ：シミュレーション結果
Ｌ２ ：シミュレーション結果
Ｌ３ ：シミュレーション結果
Ｌ４ ：シミュレーション結果
Ｌ５ ：シミュレーション結果
ｈ ：厚み
ｒ ：曲率半径
１１ ：Ｎ型半導体
１２ ：Ｐ型半導体
２１ ：電極
２２ ：電極
２３ ：基板
２４ ：電圧計
１００ ：ゲージ
２００ ：フレキシブル基板
Ｅ ：光エネルギー
Ｅ１０ ：エネルギー準位
Ｅ１１ ：エネルギー準位
Ｅ１２ ：エネルギー準位
Ｅ２０ ：エネルギー準位
Ｅ２１ ：エネルギー準位
Ｅ２２ ：エネルギー準位
Ｅ３０ ：エネルギー準位
Ｅ３１ ：エネルギー準位
Ｅ３２ ：エネルギー準位
Ｅ４０ ：エネルギー準位
Ｅ４１ ：エネルギー準位
Ｅ４２ ：エネルギー準位
Ｅ５０ ：エネルギー準位
Ｅ５１ ：エネルギー準位
Ｅ５２ ：エネルギー準位
Ｅ６０ ：エネルギー準位
Ｅ６１ ：エネルギー準位
Ｅ６２ ：エネルギー準位
Ｅ７０ ：エネルギー準位
Ｅ７１ ：エネルギー準位
Ｅ７２ ：エネルギー準位
Ｅ８０ ：エネルギー準位
Ｅ８１ ：エネルギー準位
Ｅ８２ ：エネルギー準位
Ｌ１ ：シミュレーション結果
Ｌ２ ：シミュレーション結果
Ｌ３ ：シミュレーション結果
Ｌ４ ：シミュレーション結果
Ｌ５ ：シミュレーション結果
ｈ ：厚み
ｒ ：曲率半径
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】