ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023155672
(43)【公開日】2023-10-23
(54)【発明の名称】表示装置
(51)【国際特許分類】
G02F 1/16766 20190101AFI20231016BHJP
G02F 1/167 20190101ALI20231016BHJP
【ＦＩ】
G02F1/16766
G02F1/167
【審査請求】未請求
【請求項の数】21
【出願形態】ＯＬ
(21)【出願番号】P 2022065133
(22)【出願日】2022-04-11
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】林 宏宜
【テーマコード（参考）】
2K101
【Ｆターム（参考）】
2K101AA04
2K101BA02
2K101BB43
2K101BC02
2K101BD61
2K101EC08
2K101EC12
2K101EC26
2K101EC27
2K101EC72
2K101ED13
2K101EE02
2K101EJ11
(57)【要約】
【課題】実施形態の課題は、表示性能の向上した電気泳動表示装置を提供する。
【解決手段】実施形態に係る電気泳動表示装置は、基材と、基材上に設けられた共通電極ＣＥと、共通電極に対向して設けられた複数の画素電極ＰＥと、共通電極と画素電極との間に設けられた絶縁層と、を有するアレイ基板ＡＲと、アレイ基板に対向する対向基板ＣＴと、複数の電気泳動素子を含み、アレイ基板と対向基板との間に配置された電気泳動層ＤＬと、画素電極と共通電極との間に発生する横電界により前記泳動素子を駆動する駆動部と、を備えている。
【選択図】図４
【解決手段】実施形態に係る電気泳動表示装置は、基材と、基材上に設けられた共通電極ＣＥと、共通電極に対向して設けられた複数の画素電極ＰＥと、共通電極と画素電極との間に設けられた絶縁層と、を有するアレイ基板ＡＲと、アレイ基板に対向する対向基板ＣＴと、複数の電気泳動素子を含み、アレイ基板と対向基板との間に配置された電気泳動層ＤＬと、画素電極と共通電極との間に発生する横電界により前記泳動素子を駆動する駆動部と、を備えている。
【選択図】図４
【特許請求の範囲】
【請求項1】
基材と、前記基材の上に設けられた共通電極と、前記共通電極に対向して設けられた複数の画素電極と、前記共通電極と前記画素電極との間に設けられた絶縁層と、を有するアレイ基板と、
前記アレイ基板に対向する対向基板と、
複数の電気泳動素子を含み、前記アレイ基板と前記対向基板との間に配置された電気泳動層と、
前記画素電極と前記共通電極との間に発生する横電界により前記電気泳動素子を駆動する駆動部と、
を備える電気泳動表示装置。
前記アレイ基板に対向する対向基板と、
複数の電気泳動素子を含み、前記アレイ基板と前記対向基板との間に配置された電気泳動層と、
前記画素電極と前記共通電極との間に発生する横電界により前記電気泳動素子を駆動する駆動部と、
を備える電気泳動表示装置。
【請求項2】
マトリクス状に並んだ複数の画素を有する表示領域を備え、
前記共通電極は前記複数の画素に亘って設けられ、
前記画素電極は、マトリクス状に並んで設けられ、１画素において、平面視で、前記画素電極の少なくとも一部が前記共通電極に対向している、
請求項１に記載の電気泳動表示装置。
前記共通電極は前記複数の画素に亘って設けられ、
前記画素電極は、マトリクス状に並んで設けられ、１画素において、平面視で、前記画素電極の少なくとも一部が前記共通電極に対向している、
請求項１に記載の電気泳動表示装置。
【請求項3】
１画素において、平面視で、前記画素電極は周縁部を除く部分が前記共通電極に対向している、請求項２に記載の電気泳動表示装置。
【請求項4】
１画素において、前記共通電極は開口を有し、平面視で、前記画素電極は、前記開口に対向している、請求項２に記載の電気泳動表示装置。
【請求項5】
前記共通電極の前記開口は、渦巻状に形成され、前記画素電極は、渦巻状に形成され前記開口に対向している、請求項４に記載の電気泳動表示装置。
【請求項6】
前記共通電極の前記開口は、環状に形成され、前記画素電極は環状に形成され前記開口に対向している、請求項４に記載の電気泳動表示装置。
【請求項7】
１画素において、前記画素電極は開口を有し、平面視で、前記画素電極の前記開口は前記共通電極に対向している、請求項２に記載の電気泳動表示装置。
【請求項8】
１画素において、前記共通電極は開口を有し、前記画素電極は開口を有し、平面視で、前記画素電極は、前記共通電極の前記開口に対向し、前記画素電極の前記開口は前記共通電極に対向している、請求項２に記載の電気泳動表示装置。
【請求項9】
１画素において、前記共通電極は複数の開口を有し、前記画素電極は複数の開口を有し、平面視で、前記画素電極は、前記共通電極の前記複数の開口に対向し、前記画素電極の前記複数の開口は前記共通電極に対向している、請求項８に記載の電気泳動表示装置。
【請求項10】
前記共通電極の前記複数の開口は、それぞれ環状に形成され、前記画素電極の前記複数の開口のうち、少なくとも１つは環状に形成されている、請求項９に記載の電気泳動表示装置。
【請求項11】
１画素において、前記共通電極は、互いに離間して設けられた複数の開口を有し、前記画素電極は、前記共通電極の前記開口にそれぞれ対向して設けられた複数の分割電極を含んでいる、請求項２に記載の電気泳動表示装置。
【請求項12】
前記共通電極の前記複数の開口は、同一の形状、寸法に形成され、前記複数の分割電極は、同一の形状、寸法に形成されている、請求項１１に記載の電気泳動表示装置。
【請求項13】
１画素において、前記共通電極の前記複数の開口は、第１方向および前記第１方向と交差する第２方向に、間隔を置いてマトリクス状に並んでいる、請求項１１に記載の電気泳動表示装置。
【請求項14】
１画素において、前記共通電極の前記複数の開口は、第１方向および前記第１方向と交差する第２方向に、間隔を置いて千鳥状に並んでいる、請求項１１に記載の電気泳動表示装置。
【請求項15】
前記対向基板は、対向電極を含んでいない請求項１から１４のいずれか1項に記載の電気泳動表示装置。
【請求項16】
前記対向基板に設けられ前記電気泳動層に対向する対向電極を更に備え、
前記対向電極は、前記画素電極にそれぞれ対向する複数の開口を有し、
前記駆動部は、前記画素電極と前記対向電極との間に発生する斜め電界により前記電気泳動素子を駆動する、請求項１に記載の電気泳動表示装置。
前記対向電極は、前記画素電極にそれぞれ対向する複数の開口を有し、
前記駆動部は、前記画素電極と前記対向電極との間に発生する斜め電界により前記電気泳動素子を駆動する、請求項１に記載の電気泳動表示装置。
【請求項17】
マトリクス状に並んだ複数の画素を有する表示領域を備え、
前記対向電極は、複数の開口を有する格子状に形成され、平面視で、前記画素の間の境界領域と対向している、請求項１６に記載の電気泳動表示装置。
前記対向電極は、複数の開口を有する格子状に形成され、平面視で、前記画素の間の境界領域と対向している、請求項１６に記載の電気泳動表示装置。
【請求項18】
前記対向電極は、それぞれ第1方向に延びる複数本の第１列と、前記第１方向と交差する第２方向にそれぞれ延び前記第１列と交差する複数本の第２列と、を有している、請求項１７に記載の電気泳動表示装置。
【請求項19】
前記第１列および前記第２列の少なくとも一方は、波状に湾曲して延びている、請求項１８に記載の電気泳動表示装置。
【請求項20】
マトリクス状に並んだ複数の画素を有する表示領域を備え、
１画素において、前記対向電極は、第１方向および前記第１方向と交差する第２方向に間隔を置いて並んだ複数の開口を有し、
１画素において、前記画素電極は、平面視で、それぞれ前記対向電極の複数の開口に対向する複数の分割電極を含んでいる、請求項１６に記載の電気泳動表示装置。
１画素において、前記対向電極は、第１方向および前記第１方向と交差する第２方向に間隔を置いて並んだ複数の開口を有し、
１画素において、前記画素電極は、平面視で、それぞれ前記対向電極の複数の開口に対向する複数の分割電極を含んでいる、請求項１６に記載の電気泳動表示装置。
【請求項21】
マトリクス状に並んだ複数の画素を有する表示領域を備え、
１画素において、前記対向電極は、第１方向および前記第１方向と交差する第２方向に間隔を置いて並んだ複数の開口を有し、
１画素において、前記画素電極は、平面視で、それぞれ前記対向電極に対向する複数の開口を有している、請求項１６に記載の電気泳動表示装置。
１画素において、前記対向電極は、第１方向および前記第１方向と交差する第２方向に間隔を置いて並んだ複数の開口を有し、
１画素において、前記画素電極は、平面視で、それぞれ前記対向電極に対向する複数の開口を有している、請求項１６に記載の電気泳動表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、電気泳動素子を用いた表示装置に関する。
【背景技術】
【0002】
表示装置の一例として、アレイ基板と対向基板との間に、マイクロカプセルが配列された電気泳動素子を配置した電気泳動表示装置が提案されている。電気泳動表示装置は、画像の書き換え時の電位を保持する記憶性を有している。そのため、電気泳動表示装置は、表示状態を維持するために電圧を印加する必要がなく、低消費電力駆動が可能である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第６９５９３５９号公報
【特許文献2】特開２０２０－１２６２１８号公報
【特許文献3】特表２００６－５２５５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電気泳動表示装置においては、表示性能の向上が望まれている。
ここで述べる実施形態の課題は、表示性能の向上を図ることが可能な電気泳動表示装置を提供することにある。
ここで述べる実施形態の課題は、表示性能の向上を図ることが可能な電気泳動表示装置を提供することにある。
【課題を解決するための手段】
【0005】
実施形態に係る電気泳動表示装置は、基材と、前記基材上に設けられた共通電極と、前記共通電極に対向して設けられた複数の画素電極と、前記共通電極と前記画素電極との間に設けられた絶縁層と、を有するアレイ基板と、前記アレイ基板に対向する対向基板と、複数の電気泳動素子を含み、前記アレイ基板と前記対向基板との間に配置された電気泳動層と、前記画素電極と前記共通電極との間に発生する横電界により前記電気泳動素子を駆動する駆動部と、を備えている。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書および各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略あるいは簡略化することがある。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書および各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略あるいは簡略化することがある。
【0008】
各実施形態においては、表示装置の一例として、電気泳動表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、液晶層を備える液晶表示装置、各画素に発光層が配置された有機ＥＬ表示装置、各画素に小型のＬＥＤが配置されたＬＥＤ表示装置などが挙げられる。
【0009】
（第１実施形態）
図１は、第１実施形態に係る表示装置ＤＳＰの構成を示す平面図である。本実施形態では、表示装置ＤＳＰの一例として、電気泳動素子あるいは電子インクを用いた電気泳動表示装置を開示する。
図１に示すように、第１方向Ｘ、第２方向Ｙおよび第３方向Ｚを定義する。本実施形態においては、第１方向Ｘ、第２方向Ｙおよび第３方向Ｚは互いに直交している。ただし、第１方向Ｘ、第２方向Ｙおよび第３方向Ｚは、９０度以外の角度で交わってもよい。第１方向Ｘおよび第２方向Ｙは、表示装置ＤＳＰが備える各基板の主面と平行である。第３方向Ｚは、表示装置ＤＳＰが備える各要素の厚さ方向に相当する。
図１は、第１実施形態に係る表示装置ＤＳＰの構成を示す平面図である。本実施形態では、表示装置ＤＳＰの一例として、電気泳動素子あるいは電子インクを用いた電気泳動表示装置を開示する。
図１に示すように、第１方向Ｘ、第２方向Ｙおよび第３方向Ｚを定義する。本実施形態においては、第１方向Ｘ、第２方向Ｙおよび第３方向Ｚは互いに直交している。ただし、第１方向Ｘ、第２方向Ｙおよび第３方向Ｚは、９０度以外の角度で交わってもよい。第１方向Ｘおよび第２方向Ｙは、表示装置ＤＳＰが備える各基板の主面と平行である。第３方向Ｚは、表示装置ＤＳＰが備える各要素の厚さ方向に相当する。
【0010】
以下の説明において、「第１部材の上方の第２部材」および「第１部材の下方の第２部材」と記載した場合、第２部材は、第１部材に接していてもよく、第１部材から離れていてもよい。後者の場合、第１部材と第２部材との間に他の部材が介在してもよい。また、第３方向Ｚ（法線方向）と平行な方向から表示装置ＤＳＰやその構成要素を見ることを平面視という。
【0011】
表示装置ＤＳＰは、アクティブマトリクス型の表示パネルＰＮＬと、配線基板ＣＢと、コントローラＣＴＬとを備えている。表示パネルＰＮＬは、アレイ基板ＡＲと、第３方向Ｚにおいてアレイ基板ＡＲに対向する対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に配置された後述の電気泳動層と、を備えている。図１の例において、アレイ基板ＡＲおよび対向基板ＣＴは、第１方向Ｘと平行な短辺と、第２方向Ｙと平行な長辺とを有する矩形状である。ただし、アレイ基板ＡＲおよび対向基板ＣＴの形状はこの例に限られない。
【0012】
表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域ＳＡとを有している。本実施形態においては、周辺領域ＳＡが額縁状である。表示パネルＰＮＬは、ゲートドライバＧＤ１、ＧＤ２と、ソースドライバＳＤと、を備えている。ゲートドライバＧＤ１、ＧＤ２は、後述する走査線に走査信号を供給する。ソースドライバＳＤは、後述する信号線に画像信号を供給する。
【0013】
配線基板ＣＢは、アレイ基板ＡＲに接続されている。コントローラＣＴＬは、例えばＩＣチップであり、配線基板ＣＢに実装されている。コントローラＣＴＬは、配線基板ＣＢなどを介し、ゲートドライバＧＤ１、ＧＤ２およびソースドライバＳＤに駆動信号を供給する。コントローラＣＴＬは、例えばアレイ基板ＡＲなどの他の位置に実装されてもよい。
なお、上述したゲートドライバＧＤ、ソースドライバＳＤ、配線基板ＣＢ、コントローラＣＴＬは、本願における駆動部の一例を構成しているものとする。
なお、上述したゲートドライバＧＤ、ソースドライバＳＤ、配線基板ＣＢ、コントローラＣＴＬは、本願における駆動部の一例を構成しているものとする。
【0014】
図２は、表示装置ＤＳＰの概略的な回路図である。図３は、図２に示した画素ＰＸに適用し得る等価回路図である。図２および図３に示すように、表示パネルＰＮＬは、第１基材１０と、複数の画素ＰＸと、複数の走査線Ｇと、複数の信号線Ｓと、複数の容量配線ＣＷと、共通電極ＣＥとを備えている。複数の画素ＰＸは、表示領域ＤＡにおいてマトリクス状に配列されている。複数の画素ＰＸ、複数の走査線Ｇ、複数の信号線Ｓ、複数の容量配線ＣＷ、および共通電極ＣＥは、第１基材１０の上方に配置されている。
【0015】
複数の走査線Ｇは、第１方向Ｘに延びるとともに第２方向Ｙに並んでいる。各走査線Ｇは、ゲートドライバＧＤ１、ＧＤ２のいずれかに接続されるとともに、第１方向Ｘに並ぶ複数の画素ＰＸに接続されている。複数の信号線Ｓは、第２方向Ｙに延びるとともに、第１方向Ｘに並んでいる。各信号線Ｓは、ソースドライバＳＤに接続されるとともに、第２方向Ｙに並ぶ複数の画素ＰＸに接続されている。複数の容量配線ＣＷは、第２方向Ｙに延びるとともに、第１方向Ｘに並んでいる。各容量配線ＣＷは、コントローラＣＴＬに接続されるとともに、第２方向Ｙに並ぶ複数の画素ＰＸに接続されている。
【0016】
ゲートドライバＧＤ１、ＧＤ２は、走査線Ｇに走査信号ＳＧを供給する。コントローラＣＴＬは、ソースドライバＳＤに画像信号（あるいは映像信号）Ｖｓｉｇを供給する。ソースドライバＳＤは、画像信号Ｖｓｉｇを対応する信号線Ｓに供給する。コントローラＣＴＬは、容量配線ＣＷに電圧Ｖｐｃを供給する。また、コントローラＣＴＬは、共通電極ＣＥに共通電圧Ｖｃｏｍを供給する。例えば、電圧Ｖｐｃと共通電圧Ｖｃｏｍは同電位である。
【0017】
図３に示すように、各画素ＰＸは、トランジスタＴｒと、第1容量Ｃ１と、第２容量Ｃ２と、画素電極ＰＥと、共通電極ＣＥと、を備えている。本実施形態において、画素電極ＰＥおよび共通電極ＣＥは、第１基材１０に設けられている。
トランジスタＴｒは、例えばＰチャネル型の薄膜トランジスタ（ＴＦＴ）により構成されている。トランジスタＴｒの半導体層は、酸化物半導体で形成されている。なお、上記半導体層としては、低温多結晶シリコンなどの多結晶シリコンや非晶質シリコンのような酸化物半導体以外の半導体を利用してもよい。また、トランジスタＴｒは、Ｎチャネル型のＴＦＴにより構成されてもよい。
トランジスタＴｒは、例えばＰチャネル型の薄膜トランジスタ（ＴＦＴ）により構成されている。トランジスタＴｒの半導体層は、酸化物半導体で形成されている。なお、上記半導体層としては、低温多結晶シリコンなどの多結晶シリコンや非晶質シリコンのような酸化物半導体以外の半導体を利用してもよい。また、トランジスタＴｒは、Ｎチャネル型のＴＦＴにより構成されてもよい。
【0018】
トランジスタＴｒは、第１電極Ｅ１と、第２電極Ｅ２と、ゲート電極ＧＥとを有している。第１電極Ｅ１および第２電極Ｅ２の一方がソース電極として機能し、他方がドレイン電極として機能する。トランジスタＴｒにおいて、第１電極Ｅ１は信号線Ｓに接続され、第２電極Ｅ２は画素電極ＰＥに接続され、ゲート電極ＧＥは走査線Ｇに接続されている。これにより、トランジスタＴｒは、走査線Ｇに与えられる走査信号ＳＧにより、導通状態または非導通状態に切替えられる。画像信号Ｖｓｉｇは、信号線Ｓおよび導通状態のトランジスタＴｒを介して画素電極ＰＥに供給される。共通電極ＣＥには、共通電位Ｖｃｏｍが供給される。
第１容量Ｃ１は、画素電極ＰＥと共通電極ＣＥとの間に形成される。第２容量Ｃ２は、画素電極ＰＥと容量配線ＣＷとの間に形成に形成される。画素電極ＰＥに供給された画像信号Ｖｓｉｇの電位は、第１容量Ｃ１と、第２容量Ｃ２とによって保持される。
第１容量Ｃ１は、画素電極ＰＥと共通電極ＣＥとの間に形成される。第２容量Ｃ２は、画素電極ＰＥと容量配線ＣＷとの間に形成に形成される。画素電極ＰＥに供給された画像信号Ｖｓｉｇの電位は、第１容量Ｃ１と、第２容量Ｃ２とによって保持される。
【0019】
図４は、表示パネルＰＮＬの概略的な断面図である。図４に示すように、アレイ基板ＡＲは、第１基材１０を有している。第１基材１０の一方の表面上に導電層が設けられ、この導電層をパターニングすることにより走査線Ｇを形成している。第１基材１０の表面上に絶縁層１１、半導体層ＳＣ、絶縁層１２が順に積層されている。絶縁層１１は、走査線Ｇを覆っている。半導体層ＳＣは、絶縁層１１の上に配置されている。絶縁層１２は、半導体層ＳＣおよび絶縁層１１を覆っている。
絶縁層１２の上に、共通電極ＣＥ、絶縁層１３、および複数の画素電極ＰＥが設けられている。共通電極ＣＥは、絶縁層１２のほぼ全面を覆っている。共通電極ＣＥは、それぞれ画素電極と対向する複数の貫通孔ＣＨ１を有している。絶縁層１３は、共通電極ＣＥの上に設けられ、共通電極ＣＥおよび貫通孔ＣＨ１を覆っている。絶縁層１３の上面は平坦であり、第1基材１０の上面とほぼ平行となっている。複数の画素電極ＰＥは絶縁層１３の上面の上に設けられ、第1方向Ｘおよび第２方向Ｙにマトリクス状に配列されている。各画素電極ＰＥは、貫通孔ＣＨ１、並びに、絶縁層１２および絶縁層１３に形成される貫通孔ＣＨ２を通して、半導体層ＳＣのドレインＤＥに接続されている。
絶縁層１２の上に、共通電極ＣＥ、絶縁層１３、および複数の画素電極ＰＥが設けられている。共通電極ＣＥは、絶縁層１２のほぼ全面を覆っている。共通電極ＣＥは、それぞれ画素電極と対向する複数の貫通孔ＣＨ１を有している。絶縁層１３は、共通電極ＣＥの上に設けられ、共通電極ＣＥおよび貫通孔ＣＨ１を覆っている。絶縁層１３の上面は平坦であり、第1基材１０の上面とほぼ平行となっている。複数の画素電極ＰＥは絶縁層１３の上面の上に設けられ、第1方向Ｘおよび第２方向Ｙにマトリクス状に配列されている。各画素電極ＰＥは、貫通孔ＣＨ１、並びに、絶縁層１２および絶縁層１３に形成される貫通孔ＣＨ２を通して、半導体層ＳＣのドレインＤＥに接続されている。
【0020】
対向基板ＣＴは、第２基材１４を有している。第２基材１４の下面は平坦であり、所定の隙間を置いてアレイ基板ＡＲとほぼ平行に対向している。本実施形態において、対向基板ＣＴは、対向電極を有していない。対向基板ＣＴの周縁部は、図示しないシール部材によりアレイ基板ＡＲに貼付されている、
【0021】
表示パネルＰＬＮの各部を構成する材料を例示する。
第１基材１０および第２基材１４は、例えばプラスチックやガラス等の絶縁性の材料で形成されている。本実施形態において、第２基材１４は、画面側（観察側）に位置するため、透光性のガラス基板、透光性の樹脂基板又は透光性の樹脂フィルムである。第１基材１０は、画面の反対側に位置しているため、不透明であってもよいし、透明であってもよい。
走査線Ｇは、モリブデンを含む材料で構成されている。絶縁層１１、１２、１３は、シリコン酸化膜及びシリコン窒化膜等の無機膜で構成されている。半導体層ＳＣは、酸化物半導体で形成されている。なお、上記半導体層としては、低温多結晶シリコンなどの多結晶シリコンや非晶質シリコンのような酸化物半導体以外の半導体を利用してもよい。半導体層ＳＣは、リン又はボロン等の不純物を含むソース領域およびドレイン領域と、これらの間に位置するチャネル領域と、を有している。
第１基材１０および第２基材１４は、例えばプラスチックやガラス等の絶縁性の材料で形成されている。本実施形態において、第２基材１４は、画面側（観察側）に位置するため、透光性のガラス基板、透光性の樹脂基板又は透光性の樹脂フィルムである。第１基材１０は、画面の反対側に位置しているため、不透明であってもよいし、透明であってもよい。
走査線Ｇは、モリブデンを含む材料で構成されている。絶縁層１１、１２、１３は、シリコン酸化膜及びシリコン窒化膜等の無機膜で構成されている。半導体層ＳＣは、酸化物半導体で形成されている。なお、上記半導体層としては、低温多結晶シリコンなどの多結晶シリコンや非晶質シリコンのような酸化物半導体以外の半導体を利用してもよい。半導体層ＳＣは、リン又はボロン等の不純物を含むソース領域およびドレイン領域と、これらの間に位置するチャネル領域と、を有している。
【0022】
画素電極ＰＥおよび共通電極ＣＥは、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料で形成されている。画素電極ＰＥおよび共通電極ＣＥは透光性の導電膜に限らず、反射性を有する遮光性の金属材料により形成されたものであっても良い。
なお、上述した材料はあくまで一例である。本実施形態では、アレイ基板ＡＲ、対向基板ＣＴの各部は、上記以外の材料で構成されていてもよい。例えば、走査線Ｇは、アルミニウム、銅、銀、モリブデン又はこれらの合金膜で構成されていてもよい。
なお、上述した材料はあくまで一例である。本実施形態では、アレイ基板ＡＲ、対向基板ＣＴの各部は、上記以外の材料で構成されていてもよい。例えば、走査線Ｇは、アルミニウム、銅、銀、モリブデン又はこれらの合金膜で構成されていてもよい。
【0023】
図４に示すように、表示パネルＰＮＬは、アレイ基板ＡＲと対向基板ＣＴの間に配置された表示機能層ＤＬを備えている。表示機能層ＤＬには、画素電極ＰＥと共通電極ＣＥの間に印加される電圧が作用する。本実施形態において、表示機能層ＤＬは電気泳動層であり、Ｘ－Ｙ平面内においてほとんど隙間なく配列された複数のマイクロカプセル３０を含んでいる。
【0024】
電気泳動素子として機能するマイクロカプセル３０は、例えば２０μｍ～７０μｍ程度の粒径を有する球状体である。図示した例では、模式的に少数に示しているが、マイクロカプセル３０は、１つの画素電極ＰＥと対向する領域に１つあるいは複数個、設けられている。マイクロカプセル３０は、アレイ基板ＡＲと対向基板ＣＴとの間の全域に亘って、すなわち、表示領域ＤＡの全域に亘って、分散配置されている。なお、１つの画素電極ＰＥと対向して配置されるマイクロカプセル３０の数は、図示した例より多くてもよい。
【0025】
マイクロカプセル３０は、球状の外殻（外皮）３２と、外皮３２内に収容された複数の白色粒子（電気泳動粒子）３４ａ、複数の黒色粒子（電気泳動粒子）３４ｂ、および分散媒３６と、を有している。
外皮３２は、例えば、アクリル樹脂、ユリア樹脂、アラビアガムなどの透光性を持つ高分子樹脂などを用いて形成されている。分散媒３６は、マイクロカプセル３０内において、白色粒子３４ａと黒色粒子３４ｂとを分散させる液体である。分散媒３６としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセロソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）などを例示することができ、その他の油類であってもよい。これらの物質は単独または混合物として用いることができ、さらに界面活性剤などを配合してもよい。
外皮３２は、例えば、アクリル樹脂、ユリア樹脂、アラビアガムなどの透光性を持つ高分子樹脂などを用いて形成されている。分散媒３６は、マイクロカプセル３０内において、白色粒子３４ａと黒色粒子３４ｂとを分散させる液体である。分散媒３６としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセロソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）などを例示することができ、その他の油類であってもよい。これらの物質は単独または混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【0026】
白色粒子３４ａは、例えば二酸化チタン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、一例では負に帯電されている。黒色粒子３４ｂは、例えばアニリンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、一例では正に帯電されている。これらの顔料には、必要に応じて各種添加剤を添加することができる。また、白色粒子３４ａおよび黒色粒子３４ｂの代わりに、例えば赤色、緑色、青色、イエロー、シアン、マゼンタなどの顔料が用いられてもよい。
電気泳動層ＤＬの周囲は、前述した枠状の封止部材により封止されている。封止部材は、電気泳動層ＤＬ内への水分、湿気の浸入を防止する防湿材としても機能する。
電気泳動層ＤＬの周囲は、前述した枠状の封止部材により封止されている。封止部材は、電気泳動層ＤＬ内への水分、湿気の浸入を防止する防湿材としても機能する。
【0027】
上記構成の表示パネルＰＬＮにおいて、電気泳動層（表示機能層）ＤＬに黒表示する場合、任意の画素ＰＸに対応する画素電極ＰＥが共通電極ＣＥよりも相対的に高電位に保持される。すなわち、共通電極ＣＥの電位を基準電位としたとき、画素電極ＰＥが正極性に保持され、画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界が形成される。これにより、負に帯電した白色粒子３４ａが画素電極ＰＥに引き寄せられる一方、正に帯電した黒色粒子３４ｂが対向基板ＣＴの側に移動する。その結果、対向基板ＣＴ側からこの画素ＰＸを観察すると黒色が視認される。
また、画素ＰＸを白表示させる場合には、共通電極ＣＥの電位を基準電位としたとき、画素電極ＰＥが負極性に保持され、画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界が形成される。これにより、正に帯電した黒色粒子３４ｂが画素電極ＰＥに引き寄せられる一方、負に帯電した白色粒子３４ａが対向基板ＣＴの側に移動する。その結果、この画素ＰＸを観察すると白色が視認される。
このように、表示パネルＰＤＬでは、任意の画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界を形成することにより、白色粒子３４ａと黒色粒子３４ｂとの分散状態を変化させ、任意の文字、画像等を表示あるいは書換えすることができる。
また、画素ＰＸを白表示させる場合には、共通電極ＣＥの電位を基準電位としたとき、画素電極ＰＥが負極性に保持され、画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界が形成される。これにより、正に帯電した黒色粒子３４ｂが画素電極ＰＥに引き寄せられる一方、負に帯電した白色粒子３４ａが対向基板ＣＴの側に移動する。その結果、この画素ＰＸを観察すると白色が視認される。
このように、表示パネルＰＤＬでは、任意の画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界を形成することにより、白色粒子３４ａと黒色粒子３４ｂとの分散状態を変化させ、任意の文字、画像等を表示あるいは書換えすることができる。
【0028】
次に、共通電極ＣＥおよび画素電極ＰＥの配列パターン、配列構造について説明する。
図５は、第１実施形態に係る表示装置のアレイ基板ＡＲにおける共通電極および画素電極の配列パターン例を模式的に示す平面図である。図６は、１画素分の共通電極および画素電極を示す平面図である。なお、図５においては、図面の簡素化を図るために絶縁層、半導体層等を省略し、共通電極および画素電極のみを図示している。
図５は、第１実施形態に係る表示装置のアレイ基板ＡＲにおける共通電極および画素電極の配列パターン例を模式的に示す平面図である。図６は、１画素分の共通電極および画素電極を示す平面図である。なお、図５においては、図面の簡素化を図るために絶縁層、半導体層等を省略し、共通電極および画素電極のみを図示している。
【0029】
図示のように、第１実施形態によれば、共通電極ＣＥは、全画素に亘って延びるベタの電極を用いている。共通電極ＣＥは、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥを形成している。一例では、各共通電極ＣＥの平面視の形状は、矩形状、ここでは、ほぼ正方形状をなしている。各共通電極ＣＥに、貫通孔ＣＨ１が設けられている。
なお、複数の共通電極ＣＥは連続したベタの電極に限らず、互いに独立して形成され、、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列された複数の共通電極としてもよい。
なお、複数の共通電極ＣＥは連続したベタの電極に限らず、互いに独立して形成され、、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列された複数の共通電極としてもよい。
【0030】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ画素電極ＰＥの少なくとも一部は共通電極ＣＥに第３方向Ｚに重なって配置されている。一例では、各画素電極ＰＥの平面視での形状は、矩形状、例えば、正方形状に形成されている。画素電極ＰＥは、共通電極ＣＥの１画素領域よりも小さい寸法に形成されている。画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置されている。画素電極ＰＥの４辺は、各共通電極ＣＥの４辺より中心の側にずれて位置している。すなわち、平面視において、共通電極ＣＥの周縁部は、画素電極ＰＥと第３方向Ｚに重なることなく、画素電極ＰＥの外側に位置している。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
【0031】
以上説明したように、第1実施形態１に係る表示装置ＤＳＰによれば、表示パネルＰＬＮのアレイ基板ＡＲに複数の画素電極ＰＥおよび共通電極ＣＥが設けられ、画素電極ＰＥと共通電極ＣＥとの間に生じる横電界あるいは斜め電界により電気泳動素子を駆動する。表示パネルＰＬＮの対向基板ＣＴには、共通電極および対向電極のいずれも設けられていない。
すなわち、対向基板ＣＴに共通電極あるいは対向電極を形成する必要がなくなり、対向基板への電極形成作業を削減することが可能となる。また、アレイ基板ＡＲから対向基板ＣＴの側に給電する必要がなくなり、通電のためのトランスファ形成工程を削減することが可能となる。更に、視認方向からは共通電極、対向電極が無くなるため、透過率分の表示性能の向上を図ることができる。
以上のことから、本実施形態によれば、表示性能および製造性が向上した電気泳動表示装置を得ることができる。
すなわち、対向基板ＣＴに共通電極あるいは対向電極を形成する必要がなくなり、対向基板への電極形成作業を削減することが可能となる。また、アレイ基板ＡＲから対向基板ＣＴの側に給電する必要がなくなり、通電のためのトランスファ形成工程を削減することが可能となる。更に、視認方向からは共通電極、対向電極が無くなるため、透過率分の表示性能の向上を図ることができる。
以上のことから、本実施形態によれば、表示性能および製造性が向上した電気泳動表示装置を得ることができる。
【0032】
第１実施形態において、画素電極ＰＥ、共通電極ＣＥの配列パターンは上述した実施形態に限定されることなく、種々変更することが可能である。以下、配列パターンの変形例について説明する。なお、後述する種々の変形例において、上述した第１実施形態と同一の部分には、同一の参照符号を付して、その説明を省略あるいは簡略化する場合がある。
【0033】
（第１変形例）
図７は、第１変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図８は、第1変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第１変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。各共通電極ＣＥに、貫通孔ＣＨ１が設けられている。更に、各共通電極ＣＥは、その中央部に例えば矩形状の開口ＯＰ１を有している。これにより、各共通電極ＣＥは、平面視で矩形環状に形成されている。
図７は、第１変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図８は、第1変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第１変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。各共通電極ＣＥに、貫通孔ＣＨ１が設けられている。更に、各共通電極ＣＥは、その中央部に例えば矩形状の開口ＯＰ１を有している。これにより、各共通電極ＣＥは、平面視で矩形環状に形成されている。
【0034】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。一例では、各画素電極ＰＥは、矩形状、例えば、正方形状に形成されている。画素電極ＰＥは、共通電極ＣＥの１画素領域よりも小さいく、かつ、開口ＯＰ１よりも大きい寸法に形成されている。画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置され、共通電極ＣＥを覆っている。１つの画素ＰＸにおいて、画素電極ＰＥの４辺は、共通電極ＣＥの外側の４辺より中心の側にずれて位置し、かつ、開口ＯＰ１の４辺より外側に位置している。すなわち、平面視において、画素電極ＰＥの周縁部は共通電極ＣＥに重なり、共通電極ＣＥの周縁部は、画素電極ＰＥと重なることなく、画素電極ＰＥの外側に位置している。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
【0035】
前述したように、各画素電極ＰＥと共通電極ＣＥとの間に第1容量Ｃ１が形成される。上記のように、共通電極ＣＥに開口ＯＰ１を設けることにより、容量Ｃ１の容量値を任意に設定することができる。なお、開口ＯＰ１は、矩形状に限らず、他の種々の形状を選択可能である。また、共通電極ＣＥと画素電極ＰＥとが重なる領域の面積は、第1方向Ｘおよび第２方向Ｙに均等である場合に限らず、任意に変更可能である。
【0036】
（第２変形例）
図９は、第２変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図１０は、第２変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第２変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。各共通電極ＣＥに、貫通孔ＣＨ１が設けられている。
図９は、第２変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図１０は、第２変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第２変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。各共通電極ＣＥに、貫通孔ＣＨ１が設けられている。
【0037】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。一例では、各画素電極ＰＥは、矩形状、例えば、正方形状に形成されている。各画素電極ＰＥは、その中央部に例えば矩形状の開口ＯＰ２を有している。これにより、画素電極ＰＥは、平面視で矩形環状に形成されている。
画素電極ＰＥは、共通電極ＣＥの１画素領域よりも小さい寸法に形成されている。画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置され、共通電極ＣＥに重なっている。１つの画素ＰＸにおいて、画素電極ＰＥの外側の４辺は、共通電極ＣＥの４辺より中心の側にずれて位置している。すなわち、平面視において、共通電極ＣＥの周縁部は、画素電極ＰＥと重なることなく、画素電極ＰＥの外側に位置している。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
画素電極ＰＥは、共通電極ＣＥの１画素領域よりも小さい寸法に形成されている。画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置され、共通電極ＣＥに重なっている。１つの画素ＰＸにおいて、画素電極ＰＥの外側の４辺は、共通電極ＣＥの４辺より中心の側にずれて位置している。すなわち、平面視において、共通電極ＣＥの周縁部は、画素電極ＰＥと重なることなく、画素電極ＰＥの外側に位置している。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
【0038】
前述したように、各画素電極ＰＥと共通電極ＣＥとの間に第1容量Ｃ１が形成される。画素電極ＰＥに開口ＯＰ２を設けることにより、容量Ｃ１の容量値を任意に設定することができる。画素のサイズによっては画素電極ＰＥの中心付近の電界が弱くなることがあるが、上記のように画素電極ＰＥの中央部に開口ＯＰ２を設けることにより、中心付近に生じる電界の強度を上げることが可能となる。なお、開口ＯＰ２は、矩形状に限らず、他の種々の形状を選択可能である。
【0039】
（第３変形例）
図１１は、第３変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図１２は、第３変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第３変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。各共通電極ＣＥに、貫通孔ＣＨ１が設けられている。更に、共通電極ＣＥは、例えば矩形環状の開口ＯＰ１を有している。これにより、各共通電極ＣＥは、平面視で矩形環状に形成された外周部ＣＥ１と、外周部ＣＥ１の内側に位置する矩形状の中央部ＣＥ２と、を有している。外周部ＣＥ１と中央部ＣＥ２とは、図示しない下層の配線で互いに電気的に接続される。
図１１は、第３変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図１２は、第３変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第３変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。各共通電極ＣＥに、貫通孔ＣＨ１が設けられている。更に、共通電極ＣＥは、例えば矩形環状の開口ＯＰ１を有している。これにより、各共通電極ＣＥは、平面視で矩形環状に形成された外周部ＣＥ１と、外周部ＣＥ１の内側に位置する矩形状の中央部ＣＥ２と、を有している。外周部ＣＥ１と中央部ＣＥ２とは、図示しない下層の配線で互いに電気的に接続される。
【0040】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。各画素電極ＰＥは、矩形状、例えば、正方形状に形成されている。画素電極ＰＥは、その中央部に例えば矩形状の開口ＯＰ２を有している。これにより、画素電極ＰＥは、平面視で矩形環状に形成されている。
画素電極ＰＥの外形寸法は、共通電極ＣＥの外周部ＣＥ１の外形寸法よりも小さく、かつ、外周部ＣＥ１の内径寸法よりも大きい。画素電極ＰＥの内径寸法、すなわち、開口ＯＰ２の外形寸法は、共通電極ＣＥの中央部ＣＥ２の寸法よりも小さい。画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置され、共通電極ＣＥと重なっている。１つの画素ＰＸにおいて、画素電極ＰＥの外側の４辺は、共通電極ＣＥの外側の４辺より中心の側にずれて位置し、かつ、開口ＯＰ１の外側の４辺より外側に位置している。画素電極ＰＥの内側の４辺は、共通電極ＣＥの中央部ＣＥ２の４辺より中心の側にずれて位置している。すなわち、平面視において、画素電極ＰＥは共通電極ＣＥの開口ＯＰ１を覆っている。画素電極ＰＥの外周縁部は、共通電極ＣＥの外周部ＣＥ１に重なり、画素電極ＰＥの内周縁部は、中央部ＣＥ２に重なっている。共通電極ＣＥの外周縁部は、画素電極ＰＥと重なることなく、画素電極ＰＥの外側に位置している。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
画素電極ＰＥの外形寸法は、共通電極ＣＥの外周部ＣＥ１の外形寸法よりも小さく、かつ、外周部ＣＥ１の内径寸法よりも大きい。画素電極ＰＥの内径寸法、すなわち、開口ＯＰ２の外形寸法は、共通電極ＣＥの中央部ＣＥ２の寸法よりも小さい。画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置され、共通電極ＣＥと重なっている。１つの画素ＰＸにおいて、画素電極ＰＥの外側の４辺は、共通電極ＣＥの外側の４辺より中心の側にずれて位置し、かつ、開口ＯＰ１の外側の４辺より外側に位置している。画素電極ＰＥの内側の４辺は、共通電極ＣＥの中央部ＣＥ２の４辺より中心の側にずれて位置している。すなわち、平面視において、画素電極ＰＥは共通電極ＣＥの開口ＯＰ１を覆っている。画素電極ＰＥの外周縁部は、共通電極ＣＥの外周部ＣＥ１に重なり、画素電極ＰＥの内周縁部は、中央部ＣＥ２に重なっている。共通電極ＣＥの外周縁部は、画素電極ＰＥと重なることなく、画素電極ＰＥの外側に位置している。
各画素電極ＰＥは、共通電極ＣＥの対応する貫通孔ＣＨ１を通って前述の半導体層ＳＣに接続される。
【0041】
前述したように、画素電極ＰＥおよび共通電極に開口ＯＰ２、ＯＰ１を設けることにより、容量Ｃ１の容量値を任意に設定することができる。また、画素電極ＰＥの中央部に開口ＯＰ２を設けることにより、中心付近に生じる電界の強度を上げることができる。
なお、開口ＯＰ１、ＯＰ２は、矩形状に限らず、他の種々の形状を選択可能である。
共通電極ＣＥにおける外周部ＣＥ１と中央部ＣＥ２とは、下層の配線に限らず、例えば、図１３に示すような、共通電極ＣＥと同層の細線パターンＰ１で接続する構成としても良い。
なお、開口ＯＰ１、ＯＰ２は、矩形状に限らず、他の種々の形状を選択可能である。
共通電極ＣＥにおける外周部ＣＥ１と中央部ＣＥ２とは、下層の配線に限らず、例えば、図１３に示すような、共通電極ＣＥと同層の細線パターンＰ１で接続する構成としても良い。
【0042】
（第４変形例）
図１４は、第４変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図１５は、第４変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第４変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、例えば矩形環状の２つの開口ＯＰ１ａ、ＯＰ１ｂを有している。これにより、各共通電極ＣＥは、平面視で矩形環状に形成された外周部ＣＥ１と、外周部ＣＥ１の内側に位置する矩形環状の中間部ＣＥ３と、中間部ＣＥ３の内側に位置する矩形状の中央部ＣＥ２と、を有している。外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２は、後述する下層の配線で互いに電気的に接続される。
図１４は、第４変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図１５は、第４変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第４変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、例えば矩形環状の２つの開口ＯＰ１ａ、ＯＰ１ｂを有している。これにより、各共通電極ＣＥは、平面視で矩形環状に形成された外周部ＣＥ１と、外周部ＣＥ１の内側に位置する矩形環状の中間部ＣＥ３と、中間部ＣＥ３の内側に位置する矩形状の中央部ＣＥ２と、を有している。外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２は、後述する下層の配線で互いに電気的に接続される。
【0043】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。各画素電極ＰＥは、矩形状、例えば、正方形状に形成されている。画素電極ＰＥは、例えば矩形環状の開口ＯＰ２ａおよび矩形状の開口ＯＰ２ｂを有している。これにより、画素電極ＰＥは、平面視で矩形環状に形成された外周部ＰＥＯと、外周部ＰＥＯの内側に位置する矩形環状の中央部ＰＥＣと、を有している。外周部ＰＥＯと中央部ＰＥＣは、後述する下層の配線で互いに電気的に接続される。
【0044】
画素電極ＰＥの外周部ＰＥＯの外形寸法は、共通電極ＣＥの外周部ＣＥ１の外形寸法よりも小さく、かつ、外周部ＣＥ１の内径寸法よりも大きい。外周部ＰＥＯの内径寸法、すなわち、開口ＯＰ２ａの外形寸法は、共通電極ＣＥの中間部ＣＥ３の外形寸法よりも小さい。画素電極ＰＥの中央部ＰＥＣの外形寸法は、共通電極ＣＥの中間部ＣＥ３の外形寸法よりも小さく、かつ、中間部ＣＥ３の内径寸法よりも大きい。中央部ＰＥＣの内径寸法、すなわち、開口ＯＰ２ｂの外形寸法は、共通電極ＣＥの中央部ＣＥ２の外形寸法よりも小さい。
【0045】
画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置され、共通電極ＣＥと重なっている。１つの画素ＰＸにおいて、画素電極ＰＥの外側の４辺は、共通電極ＣＥの外側の４辺より中心の側にずれて位置し、かつ、開口ＯＰ１ａの外側の４辺より外側に位置している。画素電極ＰＥの外周部ＰＥＯの内側の４辺は、共通電極ＣＥの中間部ＣＥ３の外側の４辺より中心の側にずれて位置している。平面視において、画素電極ＰＥの外周部ＰＥＯは共通電極ＣＥの開口ＯＰ１ａを覆っている。外周部ＰＥＯの外周縁部は、共通電極ＣＥの外周部ＣＥ１に重なり、外周部ＰＥＯの内周縁部は、中間部ＣＥ３に重なっている。なお、共通電極ＣＥの外周縁部は、画素電極ＰＥと重なることなく、画素電極ＰＥの外側に位置している。
【0046】
平面視において、画素電極ＰＥの中央部ＰＥＣの外側の４辺は、共通電極ＣＥの中間部ＣＥ３の外側の４辺より中心の側にずれて位置し、かつ、開口ＯＰ１ｂの外側の４辺より外側に位置している。中央部ＰＥＣの内側の４辺は、共通電極ＣＥの中央部ＣＥ２の外側の４辺より中心の側にずれて位置している。これにより、平面視において、画素電極ＰＥの中央部ＰＥＣは共通電極ＣＥの開口ＯＰ１ｂを覆っている。中央部ＰＥＣの外周縁部は、共通電極ＣＥの中間部ＣＥ３に重なり、中央部ＰＥＣの内周縁部は、中央部ＣＥ２に重なっている。画素電極ＰＥの開口ＯＰ２ｂは、共通電極ＣＥの中央部ＣＥ２に対向している。
【0047】
前述したように、画素電極ＰＥおよび共通電極に開口ＯＰ２、ＯＰ１を設けることにより、容量Ｃ１の容量値を任意に設定することができる。画素電極ＰＥに開口ＯＰ２ａ、ＯＰ２ｂを設けることにより、画素電極ＰＥの中心付近に生じる電界の強度を上げることができる。
なお、開口ＯＰ１、ＯＰ２は、矩形状、矩形環状に限らず、他の種々の形状を選択可能である。画素電極ＰＥは、２重の環状形状としているが、これに限らず、３重以上の環状形状としてもよく、あるいは、中心の開口ＯＰ２ｂが無い形状としてもよい。共通電極ＣＥおよび画素電極ＰＥにおいて、パターン線幅は、内側/外側や上下左右などで同一でなくてもよい。
更に、共通電極ＣＥは、必要な容量値に応じて形状変更可能であり、例えば、図１６に示すように、開口ＯＰ１ａを省略して外周部ＣＥ１と中間部とを一体化することにより、画素電極ＰＥと対向する面積を増大してもよい。
なお、開口ＯＰ１、ＯＰ２は、矩形状、矩形環状に限らず、他の種々の形状を選択可能である。画素電極ＰＥは、２重の環状形状としているが、これに限らず、３重以上の環状形状としてもよく、あるいは、中心の開口ＯＰ２ｂが無い形状としてもよい。共通電極ＣＥおよび画素電極ＰＥにおいて、パターン線幅は、内側/外側や上下左右などで同一でなくてもよい。
更に、共通電極ＣＥは、必要な容量値に応じて形状変更可能であり、例えば、図１６に示すように、開口ＯＰ１ａを省略して外周部ＣＥ１と中間部とを一体化することにより、画素電極ＰＥと対向する面積を増大してもよい。
【0048】
次に、画素電極ＰＥおよび共通電極ＣＥの接続構造の一例を開示する。
図１７は、第４変形例における１画素分の画素電極ＰＥおよび共通電極ＣＥを拡大して示す平面図である。図１８は、図１７の線Ｂ－Ｂに沿ったアレイ基板の断面図である。
図示のように、絶縁層１２の上に、共通電極ＣＥ、絶縁層１３、および画素電極ＰＥが設けられている。絶縁層１３は、共通電極ＣＥの上に設けられ、共通電極ＣＥおよび開口ＯＰ１ａ、ＯＰ１ｂを覆っている。絶縁層１３の上面は平坦であり、画素電極ＰＥは絶縁層１３の上面の上に設けられている。
共通電極ＣＥの外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２は、それぞれ絶縁層１２に設けられた貫通孔ＣＨ３を通して、半導体層ＳＣのドレインＤＥ１に接続されている。ドレインＤＥ１は、絶縁層１１を通して共通電圧配線Ｖｃｏｍに接続されている。このように、共通電極ＣＥの外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２は、ドレインＤＥ１により互いに電気的に接続されているとともに、共通電圧配線Ｖｃoｍに電気的に接続されている。
図１７は、第４変形例における１画素分の画素電極ＰＥおよび共通電極ＣＥを拡大して示す平面図である。図１８は、図１７の線Ｂ－Ｂに沿ったアレイ基板の断面図である。
図示のように、絶縁層１２の上に、共通電極ＣＥ、絶縁層１３、および画素電極ＰＥが設けられている。絶縁層１３は、共通電極ＣＥの上に設けられ、共通電極ＣＥおよび開口ＯＰ１ａ、ＯＰ１ｂを覆っている。絶縁層１３の上面は平坦であり、画素電極ＰＥは絶縁層１３の上面の上に設けられている。
共通電極ＣＥの外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２は、それぞれ絶縁層１２に設けられた貫通孔ＣＨ３を通して、半導体層ＳＣのドレインＤＥ１に接続されている。ドレインＤＥ１は、絶縁層１１を通して共通電圧配線Ｖｃｏｍに接続されている。このように、共通電極ＣＥの外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２は、ドレインＤＥ１により互いに電気的に接続されているとともに、共通電圧配線Ｖｃoｍに電気的に接続されている。
【0049】
画素電極ＰＥの外周部ＰＥＯおよび中央部ＰＥＣは、それぞれ絶縁層１２、１３に設けられた貫通孔ＣＨ４および共通電極ＣＥの開口ＯＰ１ａあるいは開口ＯＰ１ｂを通して、半導体層ＳＣのドレインＤＥ２に接続されている。これにより、外周部ＰＥＯおよび中央部ＰＥＣは、ドレインＤＥ２を介して、互いに電気的に接続されているとともに、トランジスタＴｒのドレインに電気的に接続される。
共通電極ＣＥにおける外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２の接続は、下層の配線に限らず、共通電極ＣＥと同層の細線パターンで接続する構成としても良い。同様に、画素電極ＰＥにおける外周部ＰＥＯと中央部ＰＥＣとの接続は、下層の配線に限らず、画素電極ＰＥと同層の細線パターンで接続する構成としても良い。
共通電極ＣＥにおける外周部ＣＥ１、中間部ＣＥ３、中央部ＣＥ２の接続は、下層の配線に限らず、共通電極ＣＥと同層の細線パターンで接続する構成としても良い。同様に、画素電極ＰＥにおける外周部ＰＥＯと中央部ＰＥＣとの接続は、下層の配線に限らず、画素電極ＰＥと同層の細線パターンで接続する構成としても良い。
【0050】
（第５変形例）
図１９は、第５変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２０は、第５変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第５変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、渦巻状に形成された開口ＯＰ１あるいはスリットを有している。開口ＯＰ１は、共通電極ＣＥの外周縁部から中心に向かって、ほぼ矩形状に屈曲して延びている。これにより、共通電極ＣＥは、開口ＯＰ１に対応した渦巻状のパターンを有している。共通電極ＣＥは、開口ＯＰ１によって電気的に分断されることなく、全域に亘って導通している。
図１９は、第５変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２０は、第５変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第５変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、渦巻状に形成された開口ＯＰ１あるいはスリットを有している。開口ＯＰ１は、共通電極ＣＥの外周縁部から中心に向かって、ほぼ矩形状に屈曲して延びている。これにより、共通電極ＣＥは、開口ＯＰ１に対応した渦巻状のパターンを有している。共通電極ＣＥは、開口ＯＰ１によって電気的に分断されることなく、全域に亘って導通している。
【0051】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。各画素電極ＰＥは、矩形状、例えば、正方形状に形成されている。画素電極ＰＥは、渦巻状に形成された開口ＯＰ２あるいはスリットを有している。開口ＯＰ２は、画素電極ＰＥの外周縁部から中心に向かって、ほぼ矩形状に屈曲して延びている。これにより、画素電極ＰＥは、開口ＯＰ２に対応した渦巻状のパターンを有している。画素電極ＰＥは、電気的に分断されることなく、全域に亘って導通している。
【0052】
画素電極ＰＥの外形寸法は、共通電極ＣＥの外形寸法よりも小さく、かつ、開口ＯＰ１の外形寸法よりも大きい。画素電極ＰＥの各部の幅は、開口ＯＰ１の各部の幅よりも大きい。画素電極ＰＥは、そのほぼ中心が共通電極ＣＥの中心と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、画素電極ＰＥは共通電極ＣＥの開口ＯＰ１ａを覆っている。画素電極ＰＥの各部の幅方向の両端部は、共通電極ＣＥに重なっている。同時に、画素電極ＰＥの開口ＯＰ２は共通電極ＣＥに対向している。なお、共通電極ＣＥの外周縁部は、画素電極ＰＥと重なることなく、画素電極ＰＥの外側に位置している。
【0053】
以上のように、画素電極ＰＥおよび共通電極に開口ＯＰ２、ＯＰ１を設けることにより、容量Ｃ１の容量値を任意に設定することができる。画素電極ＰＥに開口ＯＰ２を設けることにより、画素電極ＰＥの中心付近に生じる電界の強度を上げることができる。開口ＯＰ１、ＯＰ２を渦巻状とすることにより、共通電極ＣＥは分断されることなく連続した電極とすることができ、同様に、画素電極ＰＥも連続した電極とすることができる。
なお、開口ＯＰ１、ＯＰ２は、矩形の渦巻状に限らず、他の種々の形状を選択可能である。共通電極ＣＥおよび画素電極ＰＥにおいて、パターン線幅は、一定あるいは同一でなくてもよい。例えば、電極の中心に向かうほど、パターン線幅が広くなる、あるいは、小さくなるパターンとしてもよい。第５変形例において、共通電極ＣＥは、例えば、図２１に示すように、貫通孔ＣＨ１のみを有するベタの電極としても良い。
なお、開口ＯＰ１、ＯＰ２は、矩形の渦巻状に限らず、他の種々の形状を選択可能である。共通電極ＣＥおよび画素電極ＰＥにおいて、パターン線幅は、一定あるいは同一でなくてもよい。例えば、電極の中心に向かうほど、パターン線幅が広くなる、あるいは、小さくなるパターンとしてもよい。第５変形例において、共通電極ＣＥは、例えば、図２１に示すように、貫通孔ＣＨ１のみを有するベタの電極としても良い。
【0054】
（第６変形例）
図２２は、第６変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２３は、第６変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第６変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、複数、例えば、９つの開口ＯＰ１を有している。開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに間隔を置いて３行３列に並んでいる。
図２２は、第６変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２３は、第６変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第６変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、複数、例えば、９つの開口ＯＰ１を有している。開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに間隔を置いて３行３列に並んでいる。
【0055】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。１画素分の画素電極ＰＥは、複数の分割電極ＰＥ１で構成されている。複数、例えば、９つの分割電極ＰＥ１は、例えば、矩形状に形成され、第1方向Ｘおよび第２方向Ｙに間隔を置いて３行３列に並んでいる。一例では、９つの分割電極ＰＥ１は、同一の寸法に形成され、かつ、共通電極ＣＥの開口ＯＰ１よりも大きい寸法を有している。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。なお、共通電極ＣＥの外周縁部は、分割電極ＰＥ１と重なることなく、分割電極ＰＥ１の外側に位置している。
９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。なお、共通電極ＣＥの外周縁部は、分割電極ＰＥ１と重なることなく、分割電極ＰＥ１の外側に位置している。
９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
【0056】
以上のように、第６変形例によれば、共通電極に開口ＯＰ１を設けることにより、また、画素電極ＰＥを複数の分割電極ＰＥ１に分割することにより、容量Ｃ１の容量値を任意に設定することができる。画素電極ＰＥを複数に分割することにより、画素電極ＰＥの全域に亘って電界強度を均一にすることができる。
なお、開口ＯＰ１および分割電極ＰＥ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法に限らず、互いに異なる寸法の分割電極としてもよい。すなわち、分割電極ＰＥ１と共通電極ＣＥとの重畳領域の面積は、均一に限らず、場所により互いに相違していてもよい。第６変形例において、開口ＯＰ１および分割電極ＰＥ１の設置数は、９つ（３行３列）に限らず、２行２列、あるいは４行４列としてもよい。
なお、開口ＯＰ１および分割電極ＰＥ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法に限らず、互いに異なる寸法の分割電極としてもよい。すなわち、分割電極ＰＥ１と共通電極ＣＥとの重畳領域の面積は、均一に限らず、場所により互いに相違していてもよい。第６変形例において、開口ＯＰ１および分割電極ＰＥ１の設置数は、９つ（３行３列）に限らず、２行２列、あるいは４行４列としてもよい。
【0057】
（第７変形例）
図２４は、第７変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２５は、第７変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第７変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、複数、例えば、８つの開口ＯＰ１を有している。開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。
図２４は、第７変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２５は、第７変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第７変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、複数、例えば、８つの開口ＯＰ１を有している。開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。
【0058】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。１画素分の画素電極ＰＥは、複数の分割電極ＰＥ１で構成されている。複数、例えば、８つの分割電極ＰＥ１は、例えば、矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。一例では、８つの分割電極ＰＥ１は、同一の寸法に形成され、かつ、共通電極ＣＥの開口ＯＰ１よりも大きい寸法を有している。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。なお、共通電極ＣＥの外周縁部は、分割電極ＰＥ１と重なることなく、分割電極ＰＥ１の外側に位置している。
８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。なお、共通電極ＣＥの外周縁部は、分割電極ＰＥ１と重なることなく、分割電極ＰＥ１の外側に位置している。
８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
【0059】
以上のように、第７変形例によれば、共通電極に開口ＯＰ１を設けることにより、また、画素電極ＰＥを複数の分割電極ＰＥ１に分割することにより、容量Ｃ１の容量値を任意に設定することができる。画素電極ＰＥを複数に分割することにより、画素電極ＰＥの全域に亘って電界強度を均一にすることができる。
なお、開口ＯＰ１および分割電極ＰＥ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法に限らず、互いに異なる寸法の分割電極としてもよい。第７変形例において、開口ＯＰ１および分割電極ＰＥ１の設置数は、８つ（４行２列）に限らず、３行２列、あるいは４行３列としてもよい。
また、図２６に示すように、１画素内で、複数の分割電極ＰＥ１同士が接した画素電極としてもよい。
なお、開口ＯＰ１および分割電極ＰＥ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法に限らず、互いに異なる寸法の分割電極としてもよい。第７変形例において、開口ＯＰ１および分割電極ＰＥ１の設置数は、８つ（４行２列）に限らず、３行２列、あるいは４行３列としてもよい。
また、図２６に示すように、１画素内で、複数の分割電極ＰＥ１同士が接した画素電極としてもよい。
【0060】
（第８変形例）
図２７は、第８変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２８は、第８変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第８変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、複数、例えば、８つの開口ＯＰ１を有している。開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。
図２７は、第８変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図２８は、第８変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第８変形例では、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。共通電極ＣＥは、複数、例えば、８つの開口ＯＰ１を有している。開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。
【0061】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。１画素分の画素電極ＰＥは、複数の分割電極ＰＥ１で構成されている。複数、例えば、８つの分割電極ＰＥ１は、例えば、円形に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。一例では、８つの分割電極ＰＥ１は、同一の寸法に形成され、かつ、共通電極ＣＥの開口ＯＰ１よりも大きい外径寸法を有している。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。なお、共通電極ＣＥの外周縁部は、分割電極ＰＥ１と重なることなく、分割電極ＰＥ１の外側に位置している。
８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。なお、共通電極ＣＥの外周縁部は、分割電極ＰＥ１と重なることなく、分割電極ＰＥ１の外側に位置している。
８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
【0062】
以上のように、第８変形例によれば、共通電極に開口ＯＰ１を設けることにより、また、画素電極ＰＥを複数の分割電極ＰＥ１に分割することにより、容量Ｃ１の容量値を任意に設定することができる。画素電極ＰＥを複数に分割することにより、画素電極ＰＥの全域に亘って電界強度を均一にすることができる。
なお、開口ＯＰ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、円形に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法、同一形状に限らず、互いに異なる寸法あるいは形状の分割電極としてもよい。分割電極ＰＥ１と共通電極ＣＥとの重畳領域の面積は、均一に限らず、場所により互いに相違していてもよい。開口ＯＰ１の数、および分割電極ＰＥ１の数は、８つに限らず、種々選択可能である。
なお、開口ＯＰ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、円形に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法、同一形状に限らず、互いに異なる寸法あるいは形状の分割電極としてもよい。分割電極ＰＥ１と共通電極ＣＥとの重畳領域の面積は、均一に限らず、場所により互いに相違していてもよい。開口ＯＰ１の数、および分割電極ＰＥ１の数は、８つに限らず、種々選択可能である。
【0063】
図２９は、第８実施形態における画素電極の更なる変形例を示す平面図である。
図２９（ａ）に示すように、１画素において、複数の分割電極ＰＥ１同士が接した画素電極としてもよい。あるいは、図２９（ｂ）に示すように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の円形の開口ＯＰ２を設けるようにしてもよい。
図２９（ａ）に示すように、１画素において、複数の分割電極ＰＥ１同士が接した画素電極としてもよい。あるいは、図２９（ｂ）に示すように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の円形の開口ＯＰ２を設けるようにしてもよい。
【0064】
（第９変形例）
図３０は、第９変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図３１は、第９変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第９変形例によれば、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。１画素において、共通電極ＣＥは、複数、例えば、７つの開口ＯＰ１を有している。共通電極ＣＥは、第1方向Ｘに隣合う２つの画素の境界上に設けられた複数、例えば、２つの開口ＯＰ１を更に有している。これらの開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて３行３列に並んでいる。
図３０は、第９変形例に係る共通電極および画素電極の配列パターンを模式的に示す平面図である。図３１は、第９変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図示のように、第９変形例によれば、第１方向Ｘおよび第２方向Ｙに連続して並ぶ複数の共通電極ＣＥは、それぞれ平面視で、矩形状、例えば、ほぼ正方形状をなしている。１画素において、共通電極ＣＥは、複数、例えば、７つの開口ＯＰ１を有している。共通電極ＣＥは、第1方向Ｘに隣合う２つの画素の境界上に設けられた複数、例えば、２つの開口ＯＰ１を更に有している。これらの開口ＯＰ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて３行３列に並んでいる。
【0065】
複数の画素電極ＰＥは、第１方向Ｘおよび第２方向Ｙに所定の間隔を置いて２次元のマトリクス状に配列され、それぞれ共通電極ＣＥに第３方向Ｚに重なって配置されている。１画素分の画素電極ＰＥは、複数の分割電極ＰＥ１に分割されている。複数、例えば、９つの分割電極ＰＥ１は、例えば、円形に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。一例では、９つの分割電極ＰＥ１は、同一の寸法に形成され、かつ、共通電極ＣＥの開口ＯＰ１よりも大きい外径寸法を有している。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。２つの分割電極ＰＥ１は、境界上に位置する開口ＯＰ１を覆うように配置されている。 ９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。また、分割電極ＰＥ１の周縁部は、共通電極ＣＥに重なっている。２つの分割電極ＰＥ１は、境界上に位置する開口ＯＰ１を覆うように配置されている。 ９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。
【0066】
以上のように、第９変形例によれば、共通電極に開口ＯＰ１を設けることにより、また、画素電極ＰＥを複数の分割電極ＰＥ１に分割することにより、容量Ｃ１の容量値を任意に設定することができる。画素電極ＰＥを複数に分割することにより、画素電極ＰＥの全域に亘って電界強度を均一にすることができる。更に、隣合う２つの画素間の境界上に分割電極ＰＥ１を設けることにより、画素の全域に亘って磁界強度の向上を図ることが可能となる。
なお、開口ＯＰ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、円形に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法、同一形状に限らず、互いに異なる寸法あるいは形状の分割電極としてもよい。分割電極ＰＥ１と共通電極ＣＥとの重畳領域の面積は、均一に限らず、場所により互いに相違していてもよい。開口ＯＰ１の数、および分割電極ＰＥ１の数は、９つに限らず、種々増減可能である。更に、複数の分割電極ＰＥ１は、１画素内で互いに接する形状としてもよい。
なお、開口ＯＰ１は、矩形状に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、円形に限らず、他の種々の形状を選択可能である。分割電極ＰＥ１は、同一寸法、同一形状に限らず、互いに異なる寸法あるいは形状の分割電極としてもよい。分割電極ＰＥ１と共通電極ＣＥとの重畳領域の面積は、均一に限らず、場所により互いに相違していてもよい。開口ＯＰ１の数、および分割電極ＰＥ１の数は、９つに限らず、種々増減可能である。更に、複数の分割電極ＰＥ１は、１画素内で互いに接する形状としてもよい。
【0067】
図３２は、第９変形例における画素電極の更なる変形例を示す平面図である。
図示のように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の開口ＯＰ２を設けるようにしてもよい。すなわち、画素電極ＰＥは、図３１（ｂ）に示した電極とネガ/ポジ反転した電極形状としても良い。
図示のように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の開口ＯＰ２を設けるようにしてもよい。すなわち、画素電極ＰＥは、図３１（ｂ）に示した電極とネガ/ポジ反転した電極形状としても良い。
【0068】
次に、他の実施形態に係る電気泳動表示装置について説明する。以下に述べる他の実施形態において、前述した第１実施形態と同一の構成部分には、第１実施形態と同一の参照符号を付して、その詳細な説明を省略または簡略化する場合がある。
（第２実施形態）
図３３は、第２実施形態に係る表示装置が備える表示パネルの概略的な断面図である。
第２実施形態によれば、表示パネルＰＮＬは、対向基板ＣＴに設けられた対向電極ＴＥを更に備えている。
（第２実施形態）
図３３は、第２実施形態に係る表示装置が備える表示パネルの概略的な断面図である。
第２実施形態によれば、表示パネルＰＮＬは、対向基板ＣＴに設けられた対向電極ＴＥを更に備えている。
【0069】
詳細には、図３３に示すように、電気泳動表示装置の表示パネルＰＮＬは、アレイ基板ＡＲと、第３方向Ｚにおいてアレイ基板ＡＲに対向する対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に配置された電気泳動層と、を備えている。
アレイ基板ＡＲは、前述した第１実施形態におけるアレイ基板ＡＲと同様に構成されている。すなわち、アレイ基板ＡＲは、第１基材１０を有している。第１基材１０の一方の表面上に導電層が設けられ、この導電層をパターニングすることにより走査線Ｇを形成している。第１基材１０の表面上に絶縁層１１、半導体層ＳＣ、絶縁層１２が順に積層されている。絶縁層１１は、走査線Ｇを覆っている。半導体層ＳＣは、絶縁層１１の上に配置されている。絶縁層１２は、半導体層ＳＣおよび絶縁層１１を覆っている。
絶縁層１２の上に、共通電極ＣＥ、絶縁層１３、および複数の画素電極ＰＥが設けられている。共通電極ＣＥは、絶縁層１２のほぼ全面を覆っている。共通電極ＣＥは、それぞれ画素電極と対向する複数の貫通孔ＣＨ１を有している。絶縁層１３は、共通電極ＣＥの上に設けられ、共通電極ＣＥおよび貫通孔ＣＨ１を覆っている。絶縁層１３の上面は平坦であり、第1基材１０の上面とほぼ平行となっている。複数の画素電極ＰＥは絶縁層１３の上面の上に設けられ、第1方向Ｘおよび第２方向Ｙにマトリクス状に配列されている。各画素電極ＰＥは、貫通孔ＣＨ１、並びに、絶縁層１２および絶縁層１３に形成される貫通孔ＣＨ２を通して、半導体層ＳＣのドレインＤＥに接続されている。
アレイ基板ＡＲは、前述した第１実施形態におけるアレイ基板ＡＲと同様に構成されている。すなわち、アレイ基板ＡＲは、第１基材１０を有している。第１基材１０の一方の表面上に導電層が設けられ、この導電層をパターニングすることにより走査線Ｇを形成している。第１基材１０の表面上に絶縁層１１、半導体層ＳＣ、絶縁層１２が順に積層されている。絶縁層１１は、走査線Ｇを覆っている。半導体層ＳＣは、絶縁層１１の上に配置されている。絶縁層１２は、半導体層ＳＣおよび絶縁層１１を覆っている。
絶縁層１２の上に、共通電極ＣＥ、絶縁層１３、および複数の画素電極ＰＥが設けられている。共通電極ＣＥは、絶縁層１２のほぼ全面を覆っている。共通電極ＣＥは、それぞれ画素電極と対向する複数の貫通孔ＣＨ１を有している。絶縁層１３は、共通電極ＣＥの上に設けられ、共通電極ＣＥおよび貫通孔ＣＨ１を覆っている。絶縁層１３の上面は平坦であり、第1基材１０の上面とほぼ平行となっている。複数の画素電極ＰＥは絶縁層１３の上面の上に設けられ、第1方向Ｘおよび第２方向Ｙにマトリクス状に配列されている。各画素電極ＰＥは、貫通孔ＣＨ１、並びに、絶縁層１２および絶縁層１３に形成される貫通孔ＣＨ２を通して、半導体層ＳＣのドレインＤＥに接続されている。
【0070】
対向基板ＣＴは、第２基材１４を有している。第２基材１４の下面は平坦であり、所定の隙間を置いてアレイ基板ＡＲとほぼ平行に対向している。第２実施形態において、対向基板ＣＴの下面に対向電極ＴＥが設けられ、電気泳動層ＤＬに対向している。対向電極ＴＥは、第３方向Ｚにおいて、画素電極ＰＥと重ならない位置に配置され、かつ、画素電極ＰＥと重ならない形状に形成されている。一例では、後述するように、対向電極ＴＥは、格子状に形成され、画素間の境界領域と対向する位置に配置される。
対向電極ＴＥは、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料で形成されている。
対向電極ＴＥは、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料で形成されている。
【0071】
図３４Ａは、表示パネルＰＮＬに適用可能な１画素の等価回路を示している。図示のように、表示パネルＰＮＬの各画素ＰＸは、トランジスタＴｒと、第1容量Ｃ１と、第２容量Ｃ２と、画素電極ＰＥと、共通電極ＣＥと、対向電極ＴＥと、を備えている。画素電極ＰＥおよび共通電極ＣＥは、アレイ基板ＡＲに設けられ、対向電極ＴＥは対向基板ＣＴに設けられている。
トランジスタＴｒは、例えばＰチャネル型の薄膜トランジスタ（ＴＦＴ）により構成されている。トランジスタＴｒは、第１電極Ｅ１と、第２電極Ｅ２と、ゲート電極ＧＥとを有している。トランジスタＴｒにおいて、第１電極Ｅ１は信号線Ｓに接続され、第２電極Ｅ２は画素電極ＰＥに接続され、ゲート電極ＧＥは走査線Ｇに接続されている。これにより、トランジスタＴｒは、走査線Ｇに与えられる走査信号ＳＧにより、導通状態または非導通状態に切替えられる。画像信号Ｖｓｉｇは、信号線Ｓおよび導通状態のトランジスタＴｒを介して画素電極ＰＥに供給される。共通電極ＣＥには、共通電圧Ｖｃｏｍが供給される。
トランジスタＴｒは、例えばＰチャネル型の薄膜トランジスタ（ＴＦＴ）により構成されている。トランジスタＴｒは、第１電極Ｅ１と、第２電極Ｅ２と、ゲート電極ＧＥとを有している。トランジスタＴｒにおいて、第１電極Ｅ１は信号線Ｓに接続され、第２電極Ｅ２は画素電極ＰＥに接続され、ゲート電極ＧＥは走査線Ｇに接続されている。これにより、トランジスタＴｒは、走査線Ｇに与えられる走査信号ＳＧにより、導通状態または非導通状態に切替えられる。画像信号Ｖｓｉｇは、信号線Ｓおよび導通状態のトランジスタＴｒを介して画素電極ＰＥに供給される。共通電極ＣＥには、共通電圧Ｖｃｏｍが供給される。
【0072】
対向電極ＴＥは、封止部材を通って延びる図示しない配線等を介して、共通電極ＣＥに接続されている。これにより、対向電極ＴＥには、共通電圧Ｖｃｏｍが供給される。
第１容量Ｃ１は、画素電極ＰＥと共通電極ＣＥとの間に形成される。第２容量Ｃ２は、画素電極ＰＥと対向電極ＴＥとの間に形成に形成される。画素電極ＰＥに供給された画像信号Ｖｓｉｇの電位は、第１容量Ｃ１と、第２容量Ｃ２とによって保持される。
図３４Ｂは、変形例に係る１画素の等価回路を示している。図示のように、共通電極ＣＥから独立した電圧Ｖｃｏｍ２を対向電極ＴＥに供給するものであっても良い。対向電極ＴＥの電圧Ｖｃｏｍ２を共通電極ＣＥの電圧Ｖｃｏｍから独立させて供給することにより、対向電極ＴＥと画素電極ＰＥとの間に形成される電界及び共通電極ＣＥと画素電極ＰＥとの間に形成される電界のそれぞれを、効率的に発生させることができる。これにより表示機能層ＤＬの応答性を向上させ画像をより鮮明に表示させることが可能となる。
第１容量Ｃ１は、画素電極ＰＥと共通電極ＣＥとの間に形成される。第２容量Ｃ２は、画素電極ＰＥと対向電極ＴＥとの間に形成に形成される。画素電極ＰＥに供給された画像信号Ｖｓｉｇの電位は、第１容量Ｃ１と、第２容量Ｃ２とによって保持される。
図３４Ｂは、変形例に係る１画素の等価回路を示している。図示のように、共通電極ＣＥから独立した電圧Ｖｃｏｍ２を対向電極ＴＥに供給するものであっても良い。対向電極ＴＥの電圧Ｖｃｏｍ２を共通電極ＣＥの電圧Ｖｃｏｍから独立させて供給することにより、対向電極ＴＥと画素電極ＰＥとの間に形成される電界及び共通電極ＣＥと画素電極ＰＥとの間に形成される電界のそれぞれを、効率的に発生させることができる。これにより表示機能層ＤＬの応答性を向上させ画像をより鮮明に表示させることが可能となる。
【0073】
図３５は、対向電極の一例を示す平面図である。図３６は、１画素分の共通電極および画素電極の一例を示す平面図である。
図３６に示すように、画素電極ＰＥが矩形状、例えば、正方形状を有している場合、対向電極ＴＥは、図３５に示すように、画素電極ＰＥと重ならない形状、例えば、格子状に形成されている。すなわち、対向電極ＴＥは、それぞれ第１方向Ｘに延びる複数本の第１列ＴＥ１と、これら第１列ＴＥ１と交差しそれぞれ第２方向Ｙに延びる複数本の第２列ＴＥ２と、を有している。同時に、対向電極ＴＥは、それぞれ第１列ＴＥ１と第２列ＴＥ２とで囲まれた複数の矩形状の開口ＯＰ３を有している。第１列ＴＥ１の線幅、第２列ＴＥ２の線幅は、同一でも良いし、互いに異なる幅としてもよい。対向電極ＴＥの開口ＯＰ３は、画素電極ＰＥよりも僅かに大きな寸法を有している。
平面視において、対向電極ＴＥは、画素電極ＰＥと重なることなく、隣合う画素間の境界領域に対向している。すなわち、対向電極ＴＥは、各開口ＯＰ３が画素電極ＰＥと対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
第２実施形態において、表示パネルＰＤＬの他の構成は、前述した第１実施形態における表示パネルＰＤＬと同一である。
図３６に示すように、画素電極ＰＥが矩形状、例えば、正方形状を有している場合、対向電極ＴＥは、図３５に示すように、画素電極ＰＥと重ならない形状、例えば、格子状に形成されている。すなわち、対向電極ＴＥは、それぞれ第１方向Ｘに延びる複数本の第１列ＴＥ１と、これら第１列ＴＥ１と交差しそれぞれ第２方向Ｙに延びる複数本の第２列ＴＥ２と、を有している。同時に、対向電極ＴＥは、それぞれ第１列ＴＥ１と第２列ＴＥ２とで囲まれた複数の矩形状の開口ＯＰ３を有している。第１列ＴＥ１の線幅、第２列ＴＥ２の線幅は、同一でも良いし、互いに異なる幅としてもよい。対向電極ＴＥの開口ＯＰ３は、画素電極ＰＥよりも僅かに大きな寸法を有している。
平面視において、対向電極ＴＥは、画素電極ＰＥと重なることなく、隣合う画素間の境界領域に対向している。すなわち、対向電極ＴＥは、各開口ＯＰ３が画素電極ＰＥと対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
第２実施形態において、表示パネルＰＤＬの他の構成は、前述した第１実施形態における表示パネルＰＤＬと同一である。
【0074】
図３７は、表示時における電界の作用状態を模式的に示す表示パネルの断面図である。
図示のように、上記構成の表示パネルＰＬＮにおいて、電気泳動層ＤＬに、例えば、白表示する場合、任意の画素ＰＸに対応する画素電極ＰＥが共通電極ＣＥよりも相対的に低い電位に保持される。すなわち、共通電極ＣＥおよび対向電極ＴＥの電位を基準電位としたとき、画素電極ＰＥが負極性に保持され、画素電極ＰＥと共通電極ＣＥとの間に横電界が形成され、画素電極ＰＥと対向電極ＴＥとの間に斜め電界が形成される。これにより、正に帯電した黒色粒子３４ｂが画素電極ＰＥに引き寄せられる一方、負に帯電した白色粒子３４ａが対向基板ＣＴの側に移動する。その結果、対向基板ＣＴ側からこの画素ＰＸを観察すると白色が視認される。
また、画素ＰＸを黒表示させる場合には、共通電極ＣＥおよび対向電極ＴＥの電位を基準電位としたとき、画素電極ＰＥが正極性に保持され、画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界が形成され、画素電極ＰＥと対向電極ＴＥとの間に斜め電界が形成される。これにより、負に帯電した白色粒子３４ａが画素電極ＰＥに引き寄せられる一方、正に帯電した黒色粒子３４ｂが対向基板ＣＴの側に移動する。その結果、この画素ＰＸを観察すると黒色が視認される。
図示のように、上記構成の表示パネルＰＬＮにおいて、電気泳動層ＤＬに、例えば、白表示する場合、任意の画素ＰＸに対応する画素電極ＰＥが共通電極ＣＥよりも相対的に低い電位に保持される。すなわち、共通電極ＣＥおよび対向電極ＴＥの電位を基準電位としたとき、画素電極ＰＥが負極性に保持され、画素電極ＰＥと共通電極ＣＥとの間に横電界が形成され、画素電極ＰＥと対向電極ＴＥとの間に斜め電界が形成される。これにより、正に帯電した黒色粒子３４ｂが画素電極ＰＥに引き寄せられる一方、負に帯電した白色粒子３４ａが対向基板ＣＴの側に移動する。その結果、対向基板ＣＴ側からこの画素ＰＸを観察すると白色が視認される。
また、画素ＰＸを黒表示させる場合には、共通電極ＣＥおよび対向電極ＴＥの電位を基準電位としたとき、画素電極ＰＥが正極性に保持され、画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界が形成され、画素電極ＰＥと対向電極ＴＥとの間に斜め電界が形成される。これにより、負に帯電した白色粒子３４ａが画素電極ＰＥに引き寄せられる一方、正に帯電した黒色粒子３４ｂが対向基板ＣＴの側に移動する。その結果、この画素ＰＸを観察すると黒色が視認される。
【0075】
このように、表示パネルＰＤＬでは、任意の画素電極ＰＥと共通電極ＣＥとの間に横電界あるいは斜め電界を形成することにより、白色粒子３４ａと黒色粒子３４ｂとの分散状態を変化させ、任意の文字、画像等を表示あるいは書換えすることができる。同時に、画素電極ＰＥと対向電極ＴＥとの間に斜め電界を形成することにより、画素電極間に集中している電界が緩和され、画素境界付近の電界が明確になる。そのため、電気泳動粒子が表示面側、すなわち、対向基板ＣＴの側に広く広がり、電気泳動粒子の動きが円滑となり、表示が鮮明になる。
【0076】
以上説明したように、第２実施形態に係る表示装置ＤＳＰによれば、表示パネルＰＬＮのアレイ基板ＡＲに複数の画素電極ＰＥおよび共通電極ＣＥが設けられ、対向基板ＣＴに対向電極ＴＥが設けられている。表示パネルＰＬＮは、画素電極ＰＥと共通電極ＣＥとの間に生じる横電界あるいは斜め電界、および、画素電極ＰＥと対向電極ＴＥとの間に生じる斜め電界により電気泳動素子を駆動する。画素電極ＰＥと対向電極ＴＥとの間に斜め電界を形成することにより、画素電極間に集中している電界が緩和され、画素境界付近の電界が明確になる。そのため、電気泳動粒子が表示面側、すなわち、対向基板ＣＴの側に広く広がり、表示が鮮明になる。
また、対向電極ＴＥは、多数の開口ＯＰ３を有し、比較的小さい面積に形成されている。本実施形態では、対向電極ＴＥは平面視で画素電極ＰＥと重なっていない。そのため、対向電極ＴＥを対向基板ＣＴに設けた場合でも、対向基板ＣＴの透過性を損なうことが殆どない。
以上のことから、本実施形態によれば、表示性能が向上した電気泳動表示装置を得ることができる。
また、対向電極ＴＥは、多数の開口ＯＰ３を有し、比較的小さい面積に形成されている。本実施形態では、対向電極ＴＥは平面視で画素電極ＰＥと重なっていない。そのため、対向電極ＴＥを対向基板ＣＴに設けた場合でも、対向基板ＣＴの透過性を損なうことが殆どない。
以上のことから、本実施形態によれば、表示性能が向上した電気泳動表示装置を得ることができる。
【0077】
第２実施形態において、画素電極ＰＥ、共通電極ＣＥ、対向電極ＴＥの配列パターンは上述した実施形態に限定されることなく、種々変更することが可能である。以下、配列パターンの変形例について説明する。なお、後述する種々の変形例において、上述した第２実施形態と同一の部分には、同一の参照符号を付して、その説明を省略あるいは簡略化する場合がある。
【0078】
（第１０変形例）
図３８は、第１０変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図３９は、第1０変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図３９に示すように、１画素分の画素電極ＰＥは、矩形状、例えば、正方形状を有し、更に、渦巻状に形成された開口ＯＰ２を有している。図３８に示すように、対向電極ＴＥは、画素電極ＰＥと重ならない形状、例えば、格子状に形成されている。対向電極ＴＥは、それぞれ第１方向Ｘに延びる複数本の第１列ＴＥ１と、これら第１列ＴＥ１と交差しそれぞれ第２方向Ｙに延びる複数本の第２列ＴＥ２と、それぞれ第１列ＴＥ１と第２列ＴＥ２とで囲まれた複数の矩形状の開口ＯＰ３と、を有している。対向電極ＴＥは、更に、各第１列ＴＥ１から各開口ＯＰ３内に延出した渦巻状の第３列ＴＥ３を一体に有している。複数の第３列ＴＥ３は、それぞれ画素電極ＰＥの開口ＯＰ２に対応した渦巻形状を成している。
図３８は、第１０変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図３９は、第1０変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図３９に示すように、１画素分の画素電極ＰＥは、矩形状、例えば、正方形状を有し、更に、渦巻状に形成された開口ＯＰ２を有している。図３８に示すように、対向電極ＴＥは、画素電極ＰＥと重ならない形状、例えば、格子状に形成されている。対向電極ＴＥは、それぞれ第１方向Ｘに延びる複数本の第１列ＴＥ１と、これら第１列ＴＥ１と交差しそれぞれ第２方向Ｙに延びる複数本の第２列ＴＥ２と、それぞれ第１列ＴＥ１と第２列ＴＥ２とで囲まれた複数の矩形状の開口ＯＰ３と、を有している。対向電極ＴＥは、更に、各第１列ＴＥ１から各開口ＯＰ３内に延出した渦巻状の第３列ＴＥ３を一体に有している。複数の第３列ＴＥ３は、それぞれ画素電極ＰＥの開口ＯＰ２に対応した渦巻形状を成している。
【0079】
第１列ＴＥ１の線幅、第２列ＴＥ２の線幅、第３列ＴＥ３の線幅は、同一でも良いし、互いに異なる幅としてもよい。対向電極ＴＥの開口ＯＰ３は、画素電極ＰＥよりも僅かに大きな寸法を有している。第３列ＴＥ３の線幅は、画素電極ＰＥの開口ＯＰ２の幅よりも僅かに小さい。
平面視において、対向電極ＴＥは、画素電極ＰＥと重なることなく、隣合う画素間の境界領域および開口ＯＰ２に対向している。対向電極ＴＥは、各開口ＯＰ３が画素電極ＰＥと対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
平面視において、対向電極ＴＥは、画素電極ＰＥと重なることなく、隣合う画素間の境界領域および開口ＯＰ２に対向している。対向電極ＴＥは、各開口ＯＰ３が画素電極ＰＥと対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
【0080】
上記のように構成された第１０変形例においても、前述した第２実施形態と同様の作用効果を得ることができる。更に、対向電極ＴＥの第３列ＴＥ３と画素電極ＰＥとの間に斜め電界を発生させることにより、画素電極ＰＥの中央部分に発生する電界の強度を上げることが可能となる。
【0081】
（第１１変形例）
図４０は、第１１変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４１は、第１１変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４１（ａ）に示すように、１画素分の画素電極ＰＥは、複数、例えば８つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
図４０は、第１１変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４１は、第１１変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４１（ａ）に示すように、１画素分の画素電極ＰＥは、複数、例えば８つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
【0082】
図４０に示すように、対向電極ＴＥは、画素電極ＰＥと重ならない形状、例えば、上述した第１０変形例に係る対向電極よりも目の細かい格子状に形成されている。対向電極ＴＥは、それぞれ第１方向Ｘに延びる複数本の第１列ＴＥ１と、これら第１列ＴＥ１と交差しそれぞれ第２方向Ｙに延びる複数本の第２列ＴＥ２と、それぞれ第１列ＴＥ１と第２列ＴＥ２とで囲まれた複数の矩形状の開口ＯＰ３と、を有している。一画素分において、対向電極ＴＥは、１６の矩形状の開口ＯＰ３を有している。
【0083】
第１列ＴＥ１の線幅、第２列ＴＥ２の線幅は、同一でも良いし、互いに異なる幅としてもよい。対向電極ＴＥの開口ＯＰ３は、分割電極ＰＥ１よりも僅かに大きな寸法を有している。
平面視において、対向電極ＴＥは、画素電極ＰＥと重なることなく、隣合う画素間の境界領域および分割電極ＰＥ１の間の境界領域に対向している。対向電極ＴＥは、各開口ＯＰ３が分割電極ＰＥ１と対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
平面視において、対向電極ＴＥは、画素電極ＰＥと重なることなく、隣合う画素間の境界領域および分割電極ＰＥ１の間の境界領域に対向している。対向電極ＴＥは、各開口ＯＰ３が分割電極ＰＥ１と対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
【0084】
上記のように構成された第１１変形例においても、前述した第２実施形態と同様の作用効果を得ることができる。更に、対向電極ＴＥと複数の分割電極ＰＥ１との間に斜め電界を発生させることにより、画素電極ＰＥの中央部分に発生する電界の強度を上げることが可能となる。
【0085】
図４１（ｂ）に示すように、第１１変形例において、画素電極ＰＥは９つの分割電極ＰＥ１で構成されていてもよい。分割電極ＰＥ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに間隔を置いて３行３列に並んでいる。９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。このような画素電極ＰＥについても、図４０に示す対向電極ＴＥを適用することができる。
【0086】
図４２は、第１１変形例における画素電極の更なる変形例を示す平面図である。
図４２（ａ）に示すように、１画素において、８つの分割電極ＰＥ１は、矩形状に限らず、円形の分割電極ＰＥ１としても良い。分割電極ＰＥ１の外径は、対向電極ＴＥの開口ＯＰ３の幅と同等以下に形成されている。
あるいは、図４２（ｂ）に示すように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の円形の開口ＯＰ２を設けるようにしてもよい。
いずれの画素電極ＰＥについても、図４０に示す対向電極ＴＥを適用することができる。
図４２（ａ）に示すように、１画素において、８つの分割電極ＰＥ１は、矩形状に限らず、円形の分割電極ＰＥ１としても良い。分割電極ＰＥ１の外径は、対向電極ＴＥの開口ＯＰ３の幅と同等以下に形成されている。
あるいは、図４２（ｂ）に示すように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の円形の開口ＯＰ２を設けるようにしてもよい。
いずれの画素電極ＰＥについても、図４０に示す対向電極ＴＥを適用することができる。
【0087】
（第１２変形例）
図４３は、第１２変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４４は、第１２変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４４（ａ）に示すように、１画素分の画素電極ＰＥは、複数、例えば８つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
図４３は、第１２変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４４は、第１２変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４４（ａ）に示すように、１画素分の画素電極ＰＥは、複数、例えば８つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の矩形状に形成され、第1方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて４行２列に並んでいる。８つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
【0088】
図４３に示すように、対向電極ＴＥは、例えば、矩形状のベタの電極で構成され、多数の開口ＯＰ３を有している。開口ＯＰ３は、第１方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて並んでいる。開口ＯＰ３は、例えば、同一寸法の矩形状に形成され、分割電極ＰＥ１よりも僅かに大きい寸法を有している。１画素分において、対向電極ＴＥは、例えば、８つの開口ＯＰ３を有している。
平面視において、対向電極ＴＥは、分割電極ＰＥ１と重なることなく、隣合う画素間の境界領域および隣合う分割電極ＰＥ１の間の境界領域に対向している。対向電極ＴＥは、各開口ＯＰ３が分割電極ＰＥ１と対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
平面視において、対向電極ＴＥは、分割電極ＰＥ１と重なることなく、隣合う画素間の境界領域および隣合う分割電極ＰＥ１の間の境界領域に対向している。対向電極ＴＥは、各開口ＯＰ３が分割電極ＰＥ１と対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
【0089】
上記のように構成された第１２変形例においても、前述した第２実施形態と同様の作用効果を得ることができる。更に、対向電極ＴＥと複数の分割電極ＰＥ１との間に斜め電界を発生させることにより、画素電極ＰＥの中央部分に発生する電界の強度を上げることが可能となる。
【0090】
図４４（ｂ）に示すように、第１２変形例において、画素電極ＰＥの分割電極ＰＥ１は、矩形状に限らず、円形の分割電極ＰＥ１としても良い。分割電極ＰＥ１の外径は、対向電極ＴＥの開口ＯＰ３の幅と同等以下に形成されている。
図４５に示すように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の円形の開口ＯＰ２を設けるようにしてもよい。この場合、対向電極ＴＥは、開口ＯＰ３が画素電極ＰＥに対向し、対向電極ＴＥが画素電極ＰＥの開口ＯＰ２と対向するように配置および形成される。
いずれの画素電極ＰＥについても、図４３に示す対向電極ＴＥを適用することができる。
図４５に示すように、画素電極ＰＥを矩形状の電極とし、千鳥状に並んだ複数の円形の開口ＯＰ２を設けるようにしてもよい。この場合、対向電極ＴＥは、開口ＯＰ３が画素電極ＰＥに対向し、対向電極ＴＥが画素電極ＰＥの開口ＯＰ２と対向するように配置および形成される。
いずれの画素電極ＰＥについても、図４３に示す対向電極ＴＥを適用することができる。
【0091】
（第１３変形例）
図４６は、第１３変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４７は、第１３変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４７（ａ）に示すように、１画素分の画素電極ＰＥは、複数、例えば９つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の円形に形成され、第１方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて３行３列に並んでいる。９つの内、１つの分割電極ＰＥ１は、隣りの画素に跨って位置している。９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
図４６は、第１３変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４７は、第１３変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４７（ａ）に示すように、１画素分の画素電極ＰＥは、複数、例えば９つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の円形に形成され、第１方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて３行３列に並んでいる。９つの内、１つの分割電極ＰＥ１は、隣りの画素に跨って位置している。９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
【0092】
図４６に示すように、対向電極ＴＥは、画素電極ＰＥと重ならない形状、例えば、多数の開口ＯＰ３を有する格子状に形成されている。対向電極ＴＥは、それぞれ第１方向Ｘに延びる複数本の第１列ＴＥ１と、これら第１列ＴＥ１と交差しそれぞれ第２方向Ｙに延びる複数本の第２列ＴＥ２と、それぞれ第１列ＴＥ１と第２列ＴＥ２とで囲まれた複数の矩形状の開口ＯＰ３と、を有している。本変形例において、第１列および第２列の少なくとも一方、例えば、第２列ＴＥ２は、それぞれほぼサイン波形状に湾曲しながら第２方向に延在している。第１列ＴＥ１の線幅と第２列ＴＥ２の線幅は同一でもよく、あるいは、互いに異なっていても良い。
第１列ＴＥ１と第２列ＴＥ２とで囲まれた開口ＯＰ３は、ほぼ矩形状に形成され、一画素分の画素電極ＰＥよりも僅かに大きい寸法を有している。
第１列ＴＥ１と第２列ＴＥ２とで囲まれた開口ＯＰ３は、ほぼ矩形状に形成され、一画素分の画素電極ＰＥよりも僅かに大きい寸法を有している。
【0093】
平面視において、対向電極ＴＥは、画素電極ＰＥと重なることなく、隣合う画素間の境界領域に対向している。対向電極ＴＥは、各開口ＯＰ３が分割電極ＰＥ１と対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
【0094】
上記のように構成された第１１変形例においても、前述した第２実施形態と同様の作用効果を得ることができる。更に、対向電極ＴＥと複数の分割電極ＰＥ１との間に斜め電界を発生させることにより、画素電極ＰＥの中央部分に発生する電界の強度を上げることが可能となる。
【0095】
第１３変形例において、分割電極ＰＥ１は、矩形状に限らず、他の形状、例えば、円形としてもよい。また、第１３変形例において、図４７（ｂ）に示すように、画素電極ＰＥをほぼ矩形状の電極とし、千鳥状に並んだ複数の円形の開口ＯＰ２を設けるようにしてもよい。
【0096】
（第１４変形例）
図４８は、第１４変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４９は、第１４変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４９に示すように、１画素分の画素電極ＰＥは、複数、例えば９つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の円形に形成され、第１方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて３行３列に並んでいる。９つの内、１つの分割電極ＰＥ１は、隣りの画素に跨って位置している。９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
図４８は、第１４変形例に係る対向電極および画素電極の配列パターンを模式的に示す平面図である。図４９は、第１４変形例に係る配列パターンの１画素分の共通電極および画素電極を示す平面図である。
図４９に示すように、１画素分の画素電極ＰＥは、複数、例えば９つの分割電極ＰＥ１で構成されている。分割電極ＰＥ１は、例えば、同一寸法の円形に形成され、第１方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて３行３列に並んでいる。９つの内、１つの分割電極ＰＥ１は、隣りの画素に跨って位置している。９つの分割電極ＰＥ１は、図示しない下層の配線等を介して、互いに電気的に接続されている。各分割電極ＰＥ１は、そのほぼ中心が共通電極ＣＥの図示しない開口ＯＰ１と一致した状態で配置され、共通電極ＣＥと重なっている。平面視において、分割電極ＰＥ１は共通電極ＣＥの開口ＯＰ１を覆っている。
【0097】
図４８に示すように、対向電極ＴＥは、例えば、矩形状のベタの電極で構成され、多数の開口ＯＰ３を有している。開口ＯＰ３は、第１方向Ｘおよび第２方向Ｙに千鳥状に間隔を置いて並んでいる。開口ＯＰ３は、例えば、同一寸法の円形に形成され、分割電極ＰＥ１よりも僅かに大きい寸法を有している。１画素分において、対向電極ＴＥは、例えば、９つの開口ＯＰ３を有している。
平面視において、対向電極ＴＥは、分割電極ＰＥ１と重なることなく、隣合う画素間の境界領域および隣合う分割電極ＰＥ１の間の境界領域に対向している。対向電極ＴＥは、各開口ＯＰ３が分割電極ＰＥ１と対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
平面視において、対向電極ＴＥは、分割電極ＰＥ１と重なることなく、隣合う画素間の境界領域および隣合う分割電極ＰＥ１の間の境界領域に対向している。対向電極ＴＥは、各開口ＯＰ３が分割電極ＰＥ１と対向するように配置および形成されている。なお、対向電極ＴＥは、画素電極の一部分と重なる形状、寸法に形成してもよい。
【0098】
上記のように構成された第１４変形例においても、前述した第２実施形態と同様の作用効果を得ることができる。更に、対向電極ＴＥと複数の分割電極ＰＥ１との間に斜め電界を発生させることにより、画素電極ＰＥの中央部分に発生する電界の強度を上げることが可能となる。
第１４変形例において、画素電極ＰＥの分割電極ＰＥ１は、円形に限らず、矩形状の分割電極ＰＥ１としても良い。同様に、対向電極ＴＥの開口ＯＰ３は、円形に限らず、他の形状、例えば矩形状としても良い。
第１４変形例において、画素電極ＰＥの分割電極ＰＥ１は、円形に限らず、矩形状の分割電極ＰＥ１としても良い。同様に、対向電極ＴＥの開口ＯＰ３は、円形に限らず、他の形状、例えば矩形状としても良い。
【0099】
本発明の実施形態およびその変形例を説明したが、これらの実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明の実施形態として上述した各構成を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、本発明の範囲に属する。例えば、表示パネル外形状は、矩形状に限定されることなく、平面視で多角形状や円形、楕円形、およびこれらを組み合わせた形状等の他の形状としてもよい。表示装置の構成部材の材料は、上述した例に限らず、種々選択可能である。前述した第１変形例乃至第９変形例は、第２実施形態にも適用することが可能である。
上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
本発明の実施形態として上述した各構成を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、本発明の範囲に属する。例えば、表示パネル外形状は、矩形状に限定されることなく、平面視で多角形状や円形、楕円形、およびこれらを組み合わせた形状等の他の形状としてもよい。表示装置の構成部材の材料は、上述した例に限らず、種々選択可能である。前述した第１変形例乃至第９変形例は、第２実施形態にも適用することが可能である。
上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0100】
ＤＳＰ…表示装置、ＡＲ…アレイ基板、ＣＴ…対向基板、
ＤＬ…表示機能層（電気泳動層）、Ｔｒ…トランジスタ、ＳＣ…半導体層、
Ｇ…走査線、Ｓ…信号線、ＰＥ…画素電極、ＰＥ１…分割電極、ＣＥ…共通電極、
ＴＥ…対向電極、ＯＰ１、ＯＰ２、ＯＰ３…開口、３０…マイクロカプセル
ＤＬ…表示機能層（電気泳動層）、Ｔｒ…トランジスタ、ＳＣ…半導体層、
Ｇ…走査線、Ｓ…信号線、ＰＥ…画素電極、ＰＥ１…分割電極、ＣＥ…共通電極、
ＴＥ…対向電極、ＯＰ１、ＯＰ２、ＯＰ３…開口、３０…マイクロカプセル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34A】
【図34B】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】